JP2002215064A - Optoelectronic device - Google Patents

Optoelectronic device

Info

Publication number
JP2002215064A
JP2002215064A JP2001014353A JP2001014353A JP2002215064A JP 2002215064 A JP2002215064 A JP 2002215064A JP 2001014353 A JP2001014353 A JP 2001014353A JP 2001014353 A JP2001014353 A JP 2001014353A JP 2002215064 A JP2002215064 A JP 2002215064A
Authority
JP
Japan
Prior art keywords
light
electro
optical device
scanning line
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001014353A
Other languages
Japanese (ja)
Other versions
JP3743291B2 (en
JP2002215064A5 (en
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001014353A priority Critical patent/JP3743291B2/en
Publication of JP2002215064A publication Critical patent/JP2002215064A/en
Publication of JP2002215064A5 publication Critical patent/JP2002215064A5/ja
Application granted granted Critical
Publication of JP3743291B2 publication Critical patent/JP3743291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To display a bright and high-quality picture by enhancing light resistance in an optoelectronic device such as liquid crystal device. SOLUTION: This optoelectronic device is provided with a pixel electrode (9a) and a TFT(thin film transistor) (30) which is connected to the pixel electrode and a scanning line (3a) which is connected to the TFT and a built-in light shielding films (300, 6a) which covers at least a channel region from the upper side, on a TFT array substrate (10). The scanning line extends in a direction intersecting the longitudinal direction of the channel region of the TFT and has a main body part which includes the gate electrode of the TFT which is overlapped on the channel region when it is seen as a plane and encirclement parts (3b) which are extended and provided so as to encircle the semiconductor layer of the TFT from the main line part of the scanning line at places where are separated by a prescribed distance in a direction along the scanning line from the channel region. Moreover, the scanning line has projecting parts projected to the substrate side.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素スイッチング用の薄膜トランジスタ(Thin Film Tran
sistor:以下適宜、TFTと称す)を、基板上の積層構
造中に備えた形式の電気光学装置の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an electro-optical device of an active matrix drive system, and particularly to a thin film transistor for pixel switching (Thin Film Tran).
(hereinafter, appropriately referred to as a TFT) in a laminated structure on a substrate.

【0002】[0002]

【背景技術】TFTアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用TFTのチャネル領域に入射光が照射されると光によ
る励起で光リーク電流が発生してTFTの特性が変化す
る。特に、プロジェクタのライトバルブ用の電気光学装
置の場合には、入射光の強度が高いため、TFTのチャ
ネル領域やその周辺領域に対する入射光の遮光を行うこ
とは重要となる。そこで従来は、対向基板に設けられた
各画素の開口領域を規定する遮光膜により、或いはTF
Tアレイ基板上においてTFTの上を通過すると共にA
l(アルミニウム)等の金属膜からなるデータ線によ
り、係るチャネル領域やその周辺領域を遮光するように
構成されている。更に、TFTアレイ基板上のTFTの
下側に対向する位置にも、例えば高融点金属からなる遮
光膜を設けることがある。このようにTFTの下側にも
遮光膜を設ければ、TFTアレイ基板側からの裏面反射
光や、複数の電気光学装置をプリズム等を介して組み合
わせて一つの光学系を構成する場合に他の電気光学装置
からプリズム等を突き抜けてくる投射光などの戻り光
が、当該電気光学装置のTFTに入射するのを未然に防
ぐことができる。
2. Description of the Related Art In an electro-optical device of a TFT active matrix drive type, when incident light is applied to a channel region of a pixel switching TFT provided in each pixel, light leakage current is generated by excitation by light, and characteristics of the TFT are increased. Changes. In particular, in the case of an electro-optical device for a light valve of a projector, since the intensity of incident light is high, it is important to shield the TFT channel region and its peripheral region from incident light. Therefore, conventionally, a light shielding film that defines an opening area of each pixel provided on the opposite substrate or a TF
After passing over the TFT on the T array substrate, A
The channel region and its peripheral region are shielded from light by a data line made of a metal film such as l (aluminum). Further, a light-shielding film made of, for example, a refractory metal may be provided at a position on the TFT array substrate facing the lower side of the TFT. If a light-shielding film is provided below the TFT as described above, the reflected light from the back side of the TFT array substrate or a combination of a plurality of electro-optical devices via a prism or the like constitutes another optical system. Return light, such as projection light, which passes through a prism or the like from the electro-optical device described above, can be prevented from entering the TFT of the electro-optical device.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。
However, the above-described various light-shielding techniques have the following problems.

【0004】即ち、先ず対向基板上やTFTアレイ基板
上に遮光膜を形成する技術によれば、遮光膜とチャネル
領域との間は、3次元的に見て例えば液晶層、電極、層
間絶縁膜等を介してかなり離間しており、両者間へ斜め
に入射する光に対する遮光が十分ではない。特にプロジ
ェクタのライトバルブとして用いられる小型の電気光学
装置においては、入射光は光源からの光をレンズで絞っ
た光束であり、斜めに入射する成分を無視し得ない程に
(例えば、基板に垂直な方向から10度から15度程度
傾いた成分を10%程度)含んでいるので、このような
斜めの入射光に対する遮光が十分でないことは実践上問
題となる。
That is, according to the technique of forming a light-shielding film on a counter substrate or a TFT array substrate, the space between the light-shielding film and the channel region is three-dimensionally viewed, for example, as a liquid crystal layer, an electrode, or an interlayer insulating film. And so on, so that the light obliquely incident between them is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, the incident light is a light beam obtained by focusing light from a light source with a lens, and a component obliquely incident cannot be ignored (for example, a light perpendicular to a substrate). (About 10% of a component tilted by about 10 to 15 degrees from a certain direction), and it is a practical problem that such oblique incident light is not sufficiently shielded.

【0005】加えて、遮光膜のない領域から電気光学装
置内に侵入した光、または一度電気光学装置を通過した
後に反射して戻ってくる光が、基板の上面或いは基板の
上面に形成された遮光膜の上面やデータ線の下面(即
ち、チャネル領域に面する側の内面)で反射された後
に、係る反射光或いはこれが更に基板の上面或いは遮光
膜やデータ線の内面で反射された多重反射光が最終的に
TFTのチャネル領域に到達してしまう場合もある。
In addition, light that has entered the electro-optical device from a region having no light-shielding film, or light that has been reflected and returned after passing through the electro-optical device once is formed on the upper surface of the substrate or the upper surface of the substrate. After being reflected on the upper surface of the light-shielding film or the lower surface of the data line (that is, the inner surface on the side facing the channel region), the reflected light or the reflected light is further reflected on the upper surface of the substrate or the light-shielding film or the inner surface of the data line. The light may eventually reach the channel region of the TFT.

【0006】特に近年の表示画像の高品位化という一般
的要請に沿うべく電気光学装置の高精細化或いは画素ピ
ッチの微細化を図るに連れて、更に明るい画像を表示す
べく入射光の光強度を高めるに連れて、上述した従来の
各種遮光技術によれば、十分な遮光を施すのがより困難
となり、TFTのトランジスタ特性の変化により、フリ
ッカ等が生じて、表示画像の品位が低下してしまうとい
う問題点がある。
In particular, as the electro-optical device has been improved in definition or the pixel pitch has been reduced to meet the recent general demand for higher quality display images, the light intensity of incident light has been increased to display brighter images. According to the conventional various light-shielding technologies described above, it becomes more difficult to perform sufficient light-shielding, and flicker occurs due to a change in the transistor characteristics of the TFT, thereby deteriorating the quality of a displayed image. There is a problem that it is.

【0007】尚、このような耐光性を高めるためには、
遮光膜の形成領域を広げればよいようにも考えられる
が、遮光膜の形成領域を広げてしまったのでは、表示画
像の明るさを向上させるべく各画素の開口率を高めるこ
とが根本的に困難になるという問題点が生じる。更に上
述の如くTFTの下側の遮光膜やデータ線等からなるT
FTの上側の遮光膜等の存在により、斜め光に起因した
内面反射や多重反射光が発生することに鑑みればむやみ
に遮光膜の形成領域を広げたのでは、このような内面反
射光や多重反射光の増大を招くという解決困難な問題点
もある。
Incidentally, in order to improve such light resistance,
It is thought that the area for forming the light-shielding film may be expanded, but if the area for forming the light-shielding film is expanded, it is fundamentally necessary to increase the aperture ratio of each pixel in order to improve the brightness of the display image. The problem that it becomes difficult arises. In addition, as described above, the T
Considering that the presence of the light-shielding film on the upper side of the FT causes internal reflection and multiple reflected light due to oblique light, if the area where the light-shielding film is formed is expanded unnecessarily, such internal reflection light and multiple light There is also a difficult problem to be solved that causes an increase in reflected light.

【0008】本発明は上述の問題点に鑑みなされたもの
であり、耐光性に優れており、明るく高品位の画像表示
が可能な電気光学装置を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an electro-optical device which is excellent in light resistance and capable of displaying a bright and high-quality image.

【0009】[0009]

【課題を解決するための手段】本発明の第1電気光学装
置は上記課題を解決するために、基板上に、画素電極
と、該画素電極に接続されており、チャネル領域を含む
と共に第1方向に長手状に延びる半導体層を有する薄膜
トランジスタと、該薄膜トランジスタに接続された走査
線と、少なくとも前記チャネル領域を上側から覆う内蔵
遮光膜とを備えており、前記走査線は、前記チャネル領
域にゲート絶縁膜を介して対向配置された前記薄膜トラ
ンジスタのゲート電極を含むと共に平面的に見て前記第
1方向と交差する第2方向に延びる本線部を有し、平面
的に見て前記チャネル領域から前記第2方向に所定距離
だけ外れた個所における前記本線部から前記半導体層を
包囲するように延設された包囲部を有する。
In order to solve the above-mentioned problems, a first electro-optical device according to the present invention includes a pixel electrode on a substrate, a first electrode connected to the pixel electrode, including a channel region and a first electrode. A thin film transistor having a semiconductor layer extending longitudinally in a direction, a scan line connected to the thin film transistor, and a built-in light-shielding film covering at least the channel region from above, and the scan line has a gate in the channel region. A main line portion including a gate electrode of the thin film transistor which is opposed to the thin film transistor via an insulating film and extending in a second direction intersecting with the first direction in plan view, and An enclosing portion extending so as to surround the semiconductor layer from the main line portion at a position deviated by a predetermined distance in the second direction.

【0010】本発明の第1電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、内蔵遮光膜は、少
なくともチャネル領域を上側から覆う。更に、走査線
は、平面的に見てチャネル領域から第2方向に所定距離
だけ外れた個所における本線部から半導体層を包囲する
ように延設された包囲部を有する。従って、基板面に対
して斜めに進行する入射光及び戻り光、並びにこれらに
基づく内面反射光及び多重反射光などの斜めの光が、チ
ャネル領域及びチャネル隣接領域に入射するのを、走査
線のうちゲート電極を含む本体部だけでなく、特に包囲
部による光吸収或いは光反射により、少なくとも部分的
に阻止できる。この際特に、チャネル領域やチャネル隣
接領域からの層間距離が非常に小さい位置(即ち、一般
にゲート絶縁膜の厚みだけ離れた層間位置)に配置され
る包囲部により遮光を行なうことで、且つ包囲部により
いずれの方向に傾斜した光に対しても遮光を行なうこと
で、非常に効果的に当該遮光を行なえる。
According to the first electro-optical device of the present invention, the pixel electrode is switched by the thin film transistor connected thereto, so that the driving by the active matrix driving method can be performed. Then, the built-in light shielding film covers at least the channel region from above. Further, the scanning line has an enclosing portion extending so as to surround the semiconductor layer from the main line portion at a position deviated by a predetermined distance in the second direction from the channel region when viewed in plan. Therefore, incident light and return light that proceed obliquely with respect to the substrate surface, and oblique light such as internal reflected light and multiple reflected light based on these light incident on the channel region and the channel adjacent region are prevented from being scanned. The light can be at least partially blocked not only by the main body including the gate electrode but also by light absorption or light reflection by the surrounding part. In this case, in particular, light is shielded by a surrounding portion disposed at a position where the interlayer distance from the channel region or the channel adjacent region is very small (that is, an interlayer position generally separated by the thickness of the gate insulating film). By blocking light inclined in any direction, the light can be blocked very effectively.

【0011】この結果、本発明の第1電気光学装置によ
れば、耐光性を高めることが可能となり、強力な入射光
や戻り光が入射するような過酷な条件下にあっても光リ
ーク電流の低減された薄膜トランジスタにより画素電極
を良好にスイッチング制御でき、最終的には本発明によ
り、明るく高コントラストの画像を表示可能となる。
As a result, according to the first electro-optical device of the present invention, the light resistance can be improved, and the light leakage current can be increased even under severe conditions where strong incident light or return light is incident. The pixel electrode can be satisfactorily switched and controlled by the thin film transistor with reduced number of pixels, and finally, a bright and high-contrast image can be displayed by the present invention.

【0012】尚、このような技術的効果に鑑み、本発明
において「平面的に見て半導体層を包囲する」とは、平
面的に見て半導体層の周囲に途切れなく延びるように包
囲部を形成する意味の他、平面的に見て半導体層の周囲
においてチャネル領域の下側からの光を多少なりとも遮
光(反射或いは吸収)する限りにおいて、半導体層の周
囲に若干の途切れを持って又は断続的に包囲部を形成す
る若しくは島状に点在する包囲部を形成する場合も含む
広い意味である。
In view of such technical effects, in the present invention, "surrounding the semiconductor layer in a plan view" means that the surrounding portion extends continuously around the semiconductor layer in a plan view. In addition to the meaning of forming, as long as the light from the lower side of the channel region is shielded (reflected or absorbed) to some extent around the semiconductor layer in a plan view, there is a slight break around the semiconductor layer or This is a broad meaning including the case where the surrounding portions are formed intermittently or the surrounding portions are scattered in an island shape.

【0013】本発明の第1電気光学装置の一態様では、
前記包囲部は、平面的に見て前記半導体層のソース領域
を包囲する第1包囲部と、平面的に見て前記半導体層の
ドレイン領域を包囲する第2包囲部とを含む。
In one embodiment of the first electro-optical device of the present invention,
The surrounding portion includes a first surrounding portion surrounding the source region of the semiconductor layer when viewed in plan, and a second surrounding portion surrounding the drain region of the semiconductor layer in plan view.

【0014】この態様によれば、チャネル領域の真上に
は走査線の本線部があり、そのソース領域側では第1包
囲部による遮光が行なわれ、そのドレイン領域側では第
2包囲部による遮光が行なわれる。従って、半導体層の
うちソース領域からチャネル領域を介してドレイン領域
に至る、チャネル領域を中心とする比較的広範な領域を
包囲部によりグルリと覆うことができる。この結果、基
板面に対していずれかの方向から斜めに進行する光(即
ち、斜めの入射光、戻り光、内面反射光、多重反射光な
ど)が、チャネル領域及びチャネル隣接領域に入射する
のを、第1及び第2包囲部による光吸収或いは光反射に
より、少なくとも部分的に阻止できる。
According to this aspect, the main line portion of the scanning line is located immediately above the channel region, and the light shielding by the first surrounding portion is performed on the source region side, and the light shielding by the second surrounding portion is performed on the drain region side. Is performed. Therefore, a relatively wide area centered on the channel region from the source region to the drain region via the channel region in the semiconductor layer can be covered with the surrounding portion. As a result, light traveling obliquely from any direction with respect to the substrate surface (ie, obliquely incident light, return light, internally reflected light, multiple reflected light, etc.) enters the channel region and the channel adjacent region. Can be at least partially prevented by light absorption or light reflection by the first and second surrounding portions.

【0015】本発明の第1電気光学装置の他の態様で
は、前記半導体層のソース領域の一部及びドレイン領域
の一部は夫々、コンタクトホール開孔領域とされてお
り、前記包囲部は、前記コンタクトホール開孔領域を含
めて前記半導体層を包囲する。
In another aspect of the first electro-optical device of the present invention, a part of a source region and a part of a drain region of the semiconductor layer are each a contact hole opening region, and the surrounding portion is Surrounding the semiconductor layer including the contact hole opening region.

【0016】この態様によれば、半導体層のソース領域
やドレイン領域を、例えばデータ線、画素電極又は蓄積
容量若しくはそれらに至る中継配線や中継層に、コンタ
クトホールを介して接続できる。そしてこの際特に、包
囲部により、コンタクトホール開孔領域の周囲における
遮光性能を向上させ得る。よって、コンタクトホールが
設けられていても、信頼性の高い遮光を行なえる。
According to this aspect, the source region and the drain region of the semiconductor layer can be connected to, for example, a data line, a pixel electrode, a storage capacitor, or a relay wiring or a relay layer leading to them, via a contact hole. In this case, in particular, the surrounding portion can improve the light shielding performance around the contact hole opening region. Therefore, even if the contact hole is provided, highly reliable light shielding can be performed.

【0017】この態様では、前記ソース領域及び前記ド
レイン領域のうち少なくとも一方は、前記コンタクトホ
ール開孔領域を含めて、前記チャネル領域の幅と同一幅
に形成されてもよい。
In this aspect, at least one of the source region and the drain region may be formed to have the same width as the width of the channel region including the contact hole opening region.

【0018】このように構成すれば、コンタクトホール
開孔領域を含めてチャネル領域と同一幅のソース領域や
ドレイン領域を、これらに平面的に見て比較的近接した
位置において平面形状が矩形の包囲部によりグルリと覆
うことができる。
According to this structure, the source region and the drain region having the same width as the channel region including the contact hole opening region are surrounded by a rectangular shape at a relatively close position in plan view. It can be covered with gully by the part.

【0019】本発明の第1電気光学装置の他の態様で
は、前記基板上に、少なくとも前記チャネル領域を下側
から覆う下側遮光膜を更に備える。
In another aspect of the first electro-optical device according to the present invention, the substrate further comprises a lower light-shielding film covering at least the channel region from below on the substrate.

【0020】この態様によれば、比較的層間距離の小さ
い下側遮光膜と遮光膜として機能する走査線の包囲部や
本体部との間に、チャネル隣接領域やチャネル領域を挟
持する構成が得られる。このため、いずれかの方向に傾
斜する斜めの光に対して非常に高い遮光性能が得られ
る。
According to this aspect, it is possible to obtain a configuration in which a channel adjacent region or a channel region is sandwiched between the lower light-shielding film having a relatively small interlayer distance and the surrounding portion or main body of the scanning line functioning as a light-shielding film. Can be Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0021】本発明の第1電気光学装置の他の態様で
は、前記走査線は、前記チャネル領域から前記第2方向
に所定距離だけ外れた個所における前記本線部から、前
記基板の垂直方向に突出した突出部を更に有する。
In another aspect of the first electro-optical device of the present invention, the scanning line protrudes in a direction perpendicular to the substrate from the main line portion at a position deviated from the channel region by a predetermined distance in the second direction. It further has a projected portion.

【0022】この態様によれば、本線部は、基板の垂直
方向に突出した突出部を含むので、チャネル領域を、突
出部を含む本線部により立体的に覆うことが可能とな
り、遮光性能を一層高められる。特に走査線がチャネル
領域の上側に位置する所謂トップゲート型の場合には、
突出部を含む本線部によりチャネル領域を上側から立体
的に覆う構成が得られる。
According to this aspect, since the main line portion includes the protruding portion projecting in the vertical direction of the substrate, the channel region can be covered three-dimensionally by the main line portion including the protruding portion, thereby further improving the light shielding performance. Enhanced. In particular, in the case of a so-called top gate type where the scanning line is located above the channel region,
A configuration in which the channel region is three-dimensionally covered from above is obtained by the main line portion including the protruding portion.

【0023】尚、包囲部に係る所定距離と、突出部に所
定距離とは、同じでもよいし、異なってもよい。
The predetermined distance for the surrounding part and the predetermined distance for the protruding part may be the same or different.

【0024】この突出部を有する態様では、前記走査線
は、前記包囲部から、前記基板の垂直方向に突出した突
出部を更に有してもよい。
In the aspect having the protruding portion, the scanning line may further include a protruding portion protruding from the surrounding portion in a vertical direction of the substrate.

【0025】このように構成すれば、本線部の突出部及
び包囲部の突出部により、チャネル領域を立体的に覆う
ことが可能となり、遮光性能を一層高められる。特に走
査線がチャネル領域の上側に位置する所謂トップゲート
型の場合には、突出部を夫々含む本線部及び包囲部によ
りチャネル領域を上側から立体的に覆う構成が得られ
る。尚、これらの突出部は、連続的に突出していてもよ
いし、別々に突出していてもよい。
According to this structure, the channel region can be three-dimensionally covered by the projecting portion of the main line portion and the projecting portion of the surrounding portion, and the light shielding performance can be further enhanced. In particular, in the case of a so-called top gate type in which the scanning line is located above the channel region, a configuration is obtained in which the channel region is three-dimensionally covered from above by the main line portion including the protruding portions and the surrounding portion. In addition, these protrusion parts may protrude continuously, and may protrude separately.

【0026】この突出部を有する態様では、前記基板上
に、少なくとも前記チャネル領域を下側から覆う下側遮
光膜を更に備えており、前記突出部は、その先端側にお
いて前記下側遮光膜に接触しているように構成してもよ
い。
In the aspect having the protruding portion, a lower light-shielding film that covers at least the channel region from below is further provided on the substrate. You may comprise so that it may contact.

【0027】このように構成すれば、比較的層間距離の
小さい下側遮光膜と遮光膜として機能する走査線の包囲
部や本体部との間に、チャネル隣接領域やチャネル領域
を挟持する構成が得られる。しかも、チャネル隣接領域
やチャネル領域が存在する、下側遮光膜と走査線の包囲
部及び本体部との間の空間は、突出部により少なくとも
部分的に閉じられた空間とされている。このため、いず
れかの方向に傾斜する斜めの光に対して非常に高い遮光
性能が得られる。
According to this structure, the channel adjacent region or the channel region is sandwiched between the lower light-shielding film having a relatively small interlayer distance and the surrounding portion or main body of the scanning line functioning as the light-shielding film. can get. In addition, the space between the lower light-shielding film and the surrounding portion of the scanning line and the main body where the channel adjacent region or the channel region exists is a space at least partially closed by the protruding portion. Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0028】或いは、この突出部を有する態様では、前
記基板上に、少なくとも前記チャネル領域を下側から覆
う下側遮光膜を更に備えており、前記突出部は、前記下
側遮光膜に接触していないように構成してもよい。
Alternatively, in the aspect having the projection, the substrate further includes a lower light-shielding film that covers at least the channel region from below, and the projection is in contact with the lower light-shielding film. It may be configured not to.

【0029】このように構成すれば、比較的層間距離の
小さい下側遮光膜と遮光膜として機能する走査線の包囲
部や本体部との間に、チャネル隣接領域やチャネル領域
を挟持する構成が得られる。しかも、チャネル隣接領域
やチャネル領域が存在する、下側遮光膜と走査線の包囲
部及び本体部との間の空間は、突出部により部分的に閉
じられた空間とされている。このため、いずれかの方向
に傾斜する斜めの光に対して非常に高い遮光性能が得ら
れる。
According to this structure, the channel adjacent region or the channel region is sandwiched between the lower light-shielding film having a relatively small interlayer distance and the surrounding portion or main body of the scanning line functioning as the light-shielding film. can get. In addition, the space between the lower light-shielding film and the surrounding portion of the scanning line and the main body where the channel adjacent region or the channel region exists is a space partially closed by the protruding portion. Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0030】尚、このように下側遮光膜と走査線とを接
触させない構成を採用する場合には、下側遮光膜の導電
性によらずに、下側遮光膜の電位変動による悪影響(例
えば、薄膜トランジスタに対する悪影響)を未然防止で
きる。
In the case where the configuration in which the lower light-shielding film is not brought into contact with the scanning line is employed, the adverse effect due to the potential fluctuation of the lower light-shielding film (for example, irrespective of the conductivity of the lower light-shielding film). And adverse effects on the thin film transistor) can be prevented.

【0031】本発明の第1電気光学装置の他の態様で
は、平面的に見て前記上側遮光膜は前記下側遮光膜より
輪郭が大きく且つ前記下側遮光膜は前記包囲部よりも輪
郭が大きい。
In another aspect of the first electro-optical device of the present invention, in plan view, the upper light-shielding film has a larger outline than the lower light-shielding film, and the lower light-shielding film has a larger outline than the surrounding portion. large.

【0032】この態様によれば、上側遮光膜が下側遮光
膜より輪郭が大きいので、上方から入射した光のうち、
上側遮光膜の脇を抜けて下側遮光膜の上面で反射する成
分を低減できる。即ち、上方からの入射光からなる内面
反射光或いは多重反射光を極力低減できる。他方、下側
遮光膜は包囲部よりも輪郭が大きいので、下方から入射
した光のうち、下側遮光膜の脇を抜けて包囲部に入射す
る成分を極力低減できる。そして、下方から入射した光
のうち、下側遮光膜の脇を抜けて上側遮光膜の下面で反
射する成分(即ち、戻り光からなる内面反射光或いは多
重反射光)については、包囲部により低減できる。従っ
て、最終的には遮光性能を非常に高められる。
According to this aspect, the contour of the upper light-shielding film is larger than that of the lower light-shielding film.
The component reflected by the upper surface of the lower light-shielding film passing through the side of the upper light-shielding film can be reduced. That is, the internal reflected light or the multiple reflected light composed of incident light from above can be reduced as much as possible. On the other hand, since the lower light-shielding film has a contour larger than that of the surrounding portion, components of light incident from below that pass through the lower light-shielding film and enter the surrounding portion can be reduced as much as possible. Then, of the light incident from below, components that pass through the lower light-shielding film and are reflected by the lower surface of the upper light-shielding film (that is, internal reflected light or multiple reflected light composed of return light) are reduced by the surrounding portion. it can. Therefore, ultimately, the light shielding performance can be greatly improved.

【0033】本発明の第2電気光学装置は上記課題を解
決するために、基板上に、画素電極と、該画素電極に接
続されており、チャネル領域を含むと共に第1方向に長
手状に延びる半導体層を有する薄膜トランジスタと、該
薄膜トランジスタに接続された走査線と、少なくとも前
記チャネル領域を上側から覆う内蔵遮光膜とを備えてお
り、前記走査線は、前記チャネル領域にゲート絶縁膜を
介して対向配置された前記薄膜トランジスタのゲート電
極を含むと共に平面的に見て前記第1方向と交差する第
2方向に延びる本線部を有し、平面的に見て前記チャネ
ル領域から前記第2方向に所定距離だけ外れた個所にお
ける前記本線部から下方に突出した突出部を有する。
In order to solve the above-mentioned problems, a second electro-optical device according to the present invention includes a pixel electrode on a substrate, which is connected to the pixel electrode, includes a channel region, and extends longitudinally in a first direction. A thin film transistor having a semiconductor layer, a scan line connected to the thin film transistor, and a built-in light-shielding film covering at least the channel region from above, wherein the scan line faces the channel region via a gate insulating film. A main line portion including a gate electrode of the thin film transistor arranged and extending in a second direction intersecting the first direction as viewed in plan, and having a predetermined distance in the second direction from the channel region in plan view And a protruding portion that protrudes downward from the main line portion at a position deviated from the main line portion.

【0034】本発明の第2電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、内蔵遮光膜は、少
なくともチャネル領域を上側から覆う。更に、走査線
は、平面的に見てチャネル領域から前記第2方向に所定
距離だけ外れた個所における本線部から下方に突出した
突出部を有する。従って、基板面に対して斜めに進行す
る入射光及び戻り光、並びにこれらに基づく内面反射光
及び多重反射光などの斜めの光が、チャネル領域及びチ
ャネル隣接領域に入射するのを、走査線のうちゲート電
極を含む本体部だけでなく、特に突出部による光吸収或
いは光反射により、少なくとも部分的に阻止できる。こ
の際特に、チャネル領域やチャネル隣接領域に近接した
位置において本線部及び突出部により、当該チャネル領
域やチャネル隣接領域を立体的に遮光するので、非常に
効果的に当該遮光を行なえる。
According to the second electro-optical device of the present invention, the pixel electrode is switched by the thin film transistor connected thereto, so that the driving by the active matrix driving method can be performed. Then, the built-in light shielding film covers at least the channel region from above. Further, the scanning line has a protruding portion that protrudes downward from the main line portion at a position deviated from the channel region by a predetermined distance in the second direction when viewed in plan. Therefore, incident light and return light that proceed obliquely with respect to the substrate surface, and oblique light such as internal reflected light and multiple reflected light based on these light incident on the channel region and the channel adjacent region are prevented from being scanned. The light can be at least partially blocked not only by the main body including the gate electrode but also by light absorption or light reflection particularly by the protrusion. In this case, in particular, since the main line portion and the protruding portion three-dimensionally shield the channel region and the channel adjacent region at positions close to the channel region and the channel adjacent region, the light shielding can be performed very effectively.

【0035】この結果、本発明の第2電気光学装置によ
れば、耐光性を高めることが可能となり、強力な入射光
や戻り光が入射するような過酷な条件下にあっても光リ
ーク電流の低減された薄膜トランジスタにより画素電極
を良好にスイッチング制御でき、最終的には本発明によ
り、明るく高コントラストの画像を表示可能となる。
As a result, according to the second electro-optical device of the present invention, the light resistance can be improved, and the light leakage current can be increased even under severe conditions where strong incident light or return light is incident. The pixel electrode can be satisfactorily switched and controlled by the thin film transistor with reduced number of pixels, and finally, a bright and high-contrast image can be displayed by the present invention.

【0036】本発明の第2電気光学装置の一態様では、
前記突出部は、前記走査線の下側に位置する層間絶縁膜
に掘られた溝内に形成されている。
In one embodiment of the second electro-optical device according to the present invention,
The protrusion is formed in a groove dug in an interlayer insulating film located below the scanning line.

【0037】この態様によれば、突出部を設けるべき個
所における層間絶縁膜に溝を掘った後に、導電膜を積層
することで走査線を形成すれば、突出部を容易に形成で
きる。
According to this aspect, the protruding portion can be easily formed by forming a scanning line by digging a groove in the interlayer insulating film at a position where the protruding portion is to be provided and then laminating a conductive film.

【0038】本発明の第2電気光学装置の他の態様で
は、前記基板上に、少なくとも前記チャネル領域を下側
から覆う下側遮光膜を更に備えており、前記突出部は、
その先端側において前記下側遮光膜に接触しているよう
に構成してもよい。
In another aspect of the second electro-optical device of the present invention, the substrate further comprises a lower light-shielding film covering at least the channel region from below, on the substrate,
The tip side may be configured to be in contact with the lower light-shielding film.

【0039】このように構成すれば、比較的層間距離の
小さい下側遮光膜と遮光膜として機能する走査線の本体
部との間に、チャネル隣接領域やチャネル領域を挟持す
る構成が得られる。しかも、チャネル隣接領域やチャネ
ル領域が存在する、下側遮光膜と走査線の本体部との間
の空間は、突出部により少なくとも部分的に閉じられた
空間とされている。このため、いずれかの方向に傾斜す
る斜めの光に対して非常に高い遮光性能が得られる。
According to this structure, a channel adjacent region or a channel region can be obtained between the lower light-shielding film having a relatively small interlayer distance and the main body of the scanning line functioning as a light-shielding film. In addition, the space between the lower light-shielding film and the main body of the scanning line, in which the channel adjacent region or the channel region exists, is a space at least partially closed by the protrusion. Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0040】この態様では、下側遮光膜は、導電膜から
なると共に前記走査線に沿って延びるストライプ状に形
成されてもよい。
In this embodiment, the lower light-shielding film may be formed of a conductive film and formed in a stripe shape extending along the scanning line.

【0041】このように構成すれば、下側遮光膜を走査
線の冗長配線として利用できる。この結果、走査線の低
抵抗化を図ることが可能となると共に走査線が部分的に
断線しても装置の不良化を効果的に阻止できる。
With this configuration, the lower light-shielding film can be used as a redundant wiring for the scanning line. As a result, it is possible to reduce the resistance of the scanning line, and it is possible to effectively prevent the device from being defective even if the scanning line is partially disconnected.

【0042】或いはこの態様では、下側遮光膜は、絶縁
膜からなると共に前記走査線に沿って延びる部分とこれ
に交差して延びる部分とを含む格子状に形成されてもよ
い。
Alternatively, in this aspect, the lower light-shielding film may be formed in a lattice shape including an insulating film and a portion extending along the scanning line and a portion extending crossing the scanning line.

【0043】このように構成すれば、下側遮光膜が絶縁
膜からなるので、下側遮光膜の電位変動による悪影響
(例えば、薄膜トランジスタに対する悪影響)を未然防
止できる。そして、格子状の下側遮光膜により、走査線
に沿った方向及び走査線に交差する方向の両者につい
て、遮光性能を一層高められる。
With this configuration, since the lower light-shielding film is made of an insulating film, it is possible to prevent an adverse effect (for example, an adverse effect on the thin-film transistor) due to a potential change of the lower light-shielding film. The lattice-shaped lower light-shielding film can further enhance the light-shielding performance both in the direction along the scanning line and in the direction intersecting the scanning line.

【0044】本発明の第2電気光学装置の他の態様で
は、前記基板上に、少なくとも前記チャネル領域を下側
から覆う下側遮光膜を更に備えており、前記突出部は、
前記下側遮光膜に接触していないように構成してもよ
い。
In another aspect of the second electro-optical device of the present invention, the substrate further comprises a lower light-shielding film that covers at least the channel region from below, on the substrate,
You may comprise so that it may not contact the said lower side light shielding film.

【0045】このように構成すれば、比較的層間距離の
小さい下側遮光膜と遮光膜として機能する走査線の本体
部との間に、チャネル隣接領域やチャネル領域を挟持す
る構成が得られる。しかも、チャネル隣接領域やチャネ
ル領域が存在する、下側遮光膜と走査線の本体部との間
の空間は、突出部により部分的に閉じられた空間とされ
ている。このため、いずれかの方向に傾斜する斜めの光
に対して非常に高い遮光性能が得られる。
According to this structure, a channel adjacent region or a channel region can be obtained between the lower light-shielding film having a relatively small interlayer distance and the main body of the scanning line functioning as the light-shielding film. In addition, the space between the lower light-shielding film and the main body of the scanning line, in which the channel adjacent region and the channel region exist, is a space partially closed by the protrusion. Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0046】尚、このように下側遮光膜と走査線とを接
触させない構成を採用する場合には、下側遮光膜の導電
性によらずに、下側遮光膜の電位変動による悪影響(例
えば、薄膜トランジスタに対する悪影響)を未然防止で
きる。この際、下側遮光膜は、格子状でもストライプ状
でもよい。
In the case of employing such a configuration in which the lower light-shielding film and the scanning line are not in contact with each other, an adverse effect due to a potential change of the lower light-shielding film (for example, irrespective of the conductivity of the lower light-shielding film). And adverse effects on the thin film transistor) can be prevented. At this time, the lower light-shielding film may have a lattice shape or a stripe shape.

【0047】本発明の第1又は第2電気光学装置の他の
態様では、前記走査線は、光吸収層と遮光層とを含む積
層体からなる。
In another aspect of the first or second electro-optical device of the present invention, the scanning line is formed of a laminate including a light absorbing layer and a light shielding layer.

【0048】この態様によれば、積層体からなる走査線
により、ゲート電極或いは走査線本来の機能を殆ど低下
させること無く、その本線部及び突出部により遮光性能
を高めることが可能となる。
According to this aspect, it is possible to enhance the light shielding performance by the main line portion and the protruding portion without substantially lowering the gate electrode or the original function of the scanning line by the scanning line formed of the laminated body.

【0049】この態様では、前記光吸収層は、導電性の
ポリシリコン膜からなり、前記遮光層は、導電性の高融
点金属を含む金属膜からなるように構成してもよい。
In this embodiment, the light absorption layer may be formed of a conductive polysilicon film, and the light shielding layer may be formed of a conductive metal film containing a high melting point metal.

【0050】このように構成すれば、積層体からなる走
査線のうち導電性のポリシリコン膜により、ゲート電極
を良好に機能させることができる。他方、積層体からな
る走査線のうち導電性のポリシリコン膜及び導電性の金
属膜により、走査線を配線として良好に機能させること
ができる。そして同時に、積層体からなる走査線によ
り、遮光性能を高められる。
According to this structure, the gate electrode can be satisfactorily functioned by the conductive polysilicon film in the scanning line composed of the stacked body. On the other hand, the conductive polysilicon film and the conductive metal film among the scan lines formed of the stacked body enable the scan lines to function well as wiring. At the same time, the light shielding performance can be enhanced by the scanning lines formed of the laminate.

【0051】本発明の第3電気光学装置は上記課題を解
決するために、基板上に、画素電極と、該画素電極に接
続されており、チャネル領域を含むと共に第1方向に長
手状に延びる半導体層を有する薄膜トランジスタと、該
薄膜トランジスタの半導体層の前記チャネル領域にゲー
ト絶縁膜を介して対向配置された前記薄膜トランジスタ
のゲート電極を含むと共に平面的に見て前記第1方向と
交差する第2方向に延びる走査線と、平面的に見て前記
チャネル領域から前記第2方向に所定距離だけ外れた個
所から、前記半導体層を包囲するように延設された遮光
部とを備える。
In order to solve the above-mentioned problems, a third electro-optical device according to the present invention includes a pixel electrode on a substrate, which is connected to the pixel electrode, includes a channel region, and extends longitudinally in the first direction. A second direction that includes a thin film transistor having a semiconductor layer, and a gate electrode of the thin film transistor that is opposed to the channel region of the semiconductor layer of the thin film transistor via a gate insulating film, and that intersects the first direction when viewed in plan And a light-shielding portion extending so as to surround the semiconductor layer from a position deviated from the channel region by a predetermined distance in the second direction when viewed in plan.

【0052】本発明の第3電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、平面的に見てチャ
ネル領域から第2方向に所定距離だけ外れた個所から、
半導体層を包囲するように延設された遮光部を有するの
で、基板面に対して斜めに進行する入射光及び戻り光、
並びにこれらに基づく内面反射光及び多重反射光などの
斜めの光が、チャネル領域及びチャネル隣接領域に入射
するのを、特に遮光部による光吸収或いは光反射によ
り、少なくとも部分的に阻止できる。この際特に、チャ
ネル領域やチャネル隣接領域からの層間距離が非常に小
さい位置に配置される遮光部により遮光を行なうこと
で、且つ遮光部によりいずれの方向に傾斜した光に対し
ても遮光を行なうことで、非常に効果的に当該遮光を行
なえる。
According to the third electro-optical device of the present invention, by performing switching control of the pixel electrode by the thin film transistor connected to the pixel electrode, driving by the active matrix driving method can be performed. Then, from a place deviated by a predetermined distance from the channel region in the second direction when viewed in a plane,
Since it has a light-shielding portion extending so as to surround the semiconductor layer, incident light and return light traveling obliquely to the substrate surface,
In addition, oblique light such as internally reflected light and multiple reflected light based on the light can be at least partially prevented from entering the channel region and the channel adjacent region, particularly by light absorption or light reflection by the light shielding portion. In this case, in particular, light is shielded by a light-shielding portion disposed at a position where the interlayer distance from the channel region or the channel adjacent region is extremely small, and light-shielded by the light-shielding portion is shielded in any direction. Thereby, the light shielding can be performed very effectively.

【0053】この結果、本発明の第3電気光学装置によ
れば、耐光性を高めることが可能となり、強力な入射光
や戻り光が入射するような過酷な条件下にあっても光リ
ーク電流の低減された薄膜トランジスタにより画素電極
を良好にスイッチング制御でき、最終的には本発明によ
り、明るく高コントラストの画像を表示可能となる。
As a result, according to the third electro-optical device of the present invention, the light resistance can be improved, and the light leakage current can be increased even under severe conditions where strong incident light or return light is incident. The pixel electrode can be satisfactorily switched and controlled by the thin film transistor with reduced number of pixels, and finally, a bright and high-contrast image can be displayed by the present invention.

【0054】尚、本発明では上述した第1電気光学装置
の各種態様と、上述した第2電気光学装置の各種態様と
を、更には上述した第3電気光学装置とを、任意に組み
合わせてもよい。
In the present invention, the various aspects of the first electro-optical device described above, the various aspects of the second electro-optical device described above, and the above-described third electro-optical device may be arbitrarily combined. Good.

【0055】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0056】[0056]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, the electro-optical device according to the invention is applied to a liquid crystal device.

【0057】(第1実施形態)先ず本発明の第1実施形
態における電気光学装置の画素部における構成につい
て、図1から図3を参照して説明する。図1は、電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。図2は、データ線、走査線、画素電極等が形成さ
れたTFTアレイ基板の相隣接する複数の画素群の平面
図である。図3は、図2のA−A’断面図である。尚、
図3においては、各層や各部材を図面上で認識可能な程
度の大きさとするため、各層や各部材毎に縮尺を異なら
しめてある。
(First Embodiment) First, a configuration of a pixel portion of an electro-optical device according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a sectional view taken along line AA ′ of FIG. still,
In FIG. 3, the scale of each layer and each member is different for each layer and each member in order to make each layer and each member a size that can be recognized in the drawing.

【0058】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、後述する対向基板に
形成された対向電極との間で一定期間保持される。液晶
は、印加される電圧レベルにより分子集合の配向や秩序
が変化することにより、光を変調し、階調表示を可能に
する。ノーマリーホワイトモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が減
少し、ノーマリーブラックモードであれば、各画素の単
位で印加された電圧に応じて入射光に対する透過率が増
加され、全体として電気光学装置からは画像信号に応じ
たコントラストを持つ光が出射する。ここで、保持され
た画像信号がリークするのを防ぐために、画素電極9a
と対向電極との間に形成される液晶容量と並列に蓄積容
量70を付加する。
In FIG. 1, each of a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment has a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. good. The scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected to the scanning line 3a at predetermined timings in a pulsed manner with the scanning signals G1, G2,.
Are applied in this order in a line-sequential manner.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the data line 6 is turned off.
The image signals S1, S2,..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are held for a certain period between the image signals S1, S2,. You. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit. In the normally black mode, the light enters according to the voltage applied in each pixel unit. Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, the pixel electrode 9a
A storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the capacitor and the counter electrode.

【0059】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on a TFT array substrate of the electro-optical device.
a (the outline is indicated by a dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a, respectively.

【0060】また、半導体層1aのうち図中右上がりの
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する。
Further, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region in the semiconductor layer 1a which rises to the right in the figure, and the scanning line 3a functions as a gate electrode.

【0061】特に、本実施形態では、走査線3aは、図
中左右に直線状に延びるその本線部から、当該チャネル
領域1a’を含む半導体層1aの周囲をグルリと包囲す
るように、各TFT30のソース側(図2中各TFTの
下側)及びドレイン側(図2中各TFT30の上側)に
夫々、包囲部3bが延設されている。即ち、本実施形態
では走査線3aの一部が、包囲部3bとして延設されて
いる。この包囲部3bの構成及び作用効果については、
後に図4から図6を参照して詳述する。
In particular, in the present embodiment, the scanning lines 3a extend from the main lines extending linearly to the left and right in the figure so that each TFT 30 surrounds the periphery of the semiconductor layer 1a including the channel region 1a '. An enclosing portion 3b extends from the source side (below each TFT in FIG. 2) and the drain side (above each TFT 30 in FIG. 2). That is, in the present embodiment, a part of the scanning line 3a is extended as the surrounding part 3b. Regarding the configuration and operational effects of the surrounding portion 3b,
This will be described later in detail with reference to FIGS.

【0062】このように、走査線3aとデータ線6aと
の交差する個所には夫々、チャネル領域1a’に走査線
3aの本線部がゲート電極として対向配置された画素ス
イッチング用のTFT30が設けられている。
As described above, at the intersections of the scanning lines 3a and the data lines 6a, the pixel switching TFTs 30 each having the main line portion of the scanning line 3a opposed to each other as a gate electrode in the channel region 1a 'are provided. ing.

【0063】図2及び図3に示すように、蓄積容量70
は、TFT30の高濃度ドレイン領域1e及び画素電極
9aに接続された画素電位側容量電極としての中継層7
1と、固定電位側容量電極としての容量線300の一部
とが、誘電体膜75を介して対向配置されることにより
形成されている。
As shown in FIG. 2 and FIG.
Is a relay layer 7 serving as a pixel potential side capacitance electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.
1 and a part of the capacitance line 300 as a fixed potential side capacitance electrode are formed by being opposed to each other via a dielectric film 75.

【0064】容量線300は、例えば金属又は合金を含
む導電性の遮光膜からなり上側遮光膜(内蔵遮光膜)の
一例を構成すると共に固定電位側容量電極としても機能
する。容量線300は、例えば、Ti(チタン)、Cr
(クロム)、W(タングステン)、Ta(タンタル)、
Mo(モリブデン)、Pb(鉛)等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等からな
る。但し、容量線300は、例えば導電性のポリシリコ
ン膜等からなる第1膜と高融点金属を含む金属シリサイ
ド膜等からなる第2膜とが積層された多層構造を持って
もよい。
The capacitance line 300 is made of a conductive light-shielding film containing a metal or an alloy, for example, and constitutes an example of an upper light-shielding film (built-in light-shielding film) and also functions as a fixed-potential-side capacitance electrode. The capacitance line 300 is made of, for example, Ti (titanium), Cr
(Chrome), W (tungsten), Ta (tantalum),
It is made of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of any of these, including at least one of high-melting metals such as Mo (molybdenum) and Pb (lead). However, the capacitance line 300 may have a multilayer structure in which, for example, a first film made of a conductive polysilicon film or the like and a second film made of a metal silicide film containing a refractory metal are stacked.

【0065】中継層71は、例えば導電性のポリシリコ
ン膜からなり画素電位側容量電極として機能する。中継
層71は、画素電位側容量電極としての機能の他、上側
遮光膜としての容量線300とTFT30との間に配置
される光吸収層としての機能を持ち、更に、画素電極9
aとTFT30の高濃度ドレイン領域1eとを中継接続
する機能を持つ。但し、中継層71も、容量線300と
同様に、金属又は合金を含む単一層膜若しくは多層膜か
ら構成してもよい。
The relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. The relay layer 71 has a function as a light absorption layer disposed between the capacitor line 300 as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitor electrode.
has a function of relay-connecting a with the high-concentration drain region 1e of the TFT 30. However, the relay layer 71 may be formed of a single-layer film or a multilayer film containing a metal or an alloy, similarly to the capacitance line 300.

【0066】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。そして、図2中縦
方向に夫々延びるデータ線6aと図2中横方向に夫々延
びる容量線300とが相交差して形成されることによ
り、TFTアレイ基板10上におけるTFT30の上側
に、平面的に見て格子状の上側遮光膜(内蔵遮光膜)が
構成されており、各画素の開口領域を規定している。
When viewed in plan, the capacitance line 300 is
The portion overlapping the TFT 30 protrudes vertically in FIG. The data lines 6a extending in the vertical direction in FIG. 2 and the capacitance lines 300 extending in the horizontal direction in FIG. 2 are formed so as to intersect with each other. An upper light-shielding film (built-in light-shielding film) is formed in a lattice shape when viewed, and defines an opening area of each pixel.

【0067】図2及び図3に示すように、TFTアレイ
基板10上におけるTFT30の下側には、下側遮光膜
11aが格子状に設けられている。
As shown in FIGS. 2 and 3, below the TFT 30 on the TFT array substrate 10, a lower light-shielding film 11a is provided in a lattice pattern.

【0068】下側遮光膜11aは、前述の如く上側遮光
膜の一例を構成する容量線300と同様に、例えば、T
i、Cr、W、Ta、Mo、Pb等の高融点金属のうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したもの等からな
る。
As described above, the lower light-shielding film 11a is formed of, for example, T
It is composed of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of any of these, including at least one of refractory metals such as i, Cr, W, Ta, Mo, and Pb.

【0069】また図3において、容量電極としての中継
層71と容量線300との間に配置される誘電体膜75
は、例えば膜厚5〜200nm程度の比較的薄いHTO
(High Temperature Oxide)膜、LTO(Low Temperat
ure Oxide)膜等の酸化シリコン膜、あるいは窒化シリ
コン膜等から構成される。蓄積容量70を増大させる観
点からは、膜の信頼性が十分に得られる限りにおいて、
誘電体膜75は薄い程良い。
In FIG. 3, a dielectric film 75 disposed between a relay layer 71 as a capacitor electrode and a capacitor line 300 is provided.
Is a relatively thin HTO having a thickness of, for example, about 5 to 200 nm.
(High Temperature Oxide) film, LTO (Low Temperat)
ure oxide film) or a silicon nitride film. From the viewpoint of increasing the storage capacitance 70, as long as the reliability of the film is sufficiently obtained,
The thinner the dielectric film 75, the better.

【0070】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための後述の走査線駆動回路や画像
信号をデータ線6aに供給するサンプリング回路を制御
する後述のデータ線駆動回路に供給される正電源や負電
源の定電位源でもよいし、対向基板20の対向電極21
に供給される定電位でも構わない。更に、下側遮光膜1
1aについても、その電位変動がTFT30に対して悪
影響を及ぼすことを避けるために、容量線300と同様
に、画像表示領域からその周囲に延設して定電位源に接
続するとよい。
The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. As such a constant potential source, a scanning line driving circuit for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a sampling circuit for supplying an image signal to the data line 6a which will be described later. A constant potential source such as a positive power supply or a negative power supply supplied to the circuit may be used.
May be supplied to the constant potential. Further, the lower light shielding film 1
In order to prevent the potential fluctuation from adversely affecting the TFT 30, it is preferable to extend the pixel 1 a from the image display area to the periphery thereof and connect it to the constant potential source, similarly to the capacitor line 300.

【0071】画素電極9aは、中継層71を中継するこ
とにより、コンタクトホール83及び85を介して半導
体層1aのうち高濃度ドレイン領域1eに電気的に接続
されている。即ち、本実施形態では、中継層71は、蓄
積容量70の画素電位側容量電極としての機能及び光吸
収層としての機能に加えて、画素電極9aをTFT30
へ中継接続する機能を果たす。このように中継層71を
利用すれば、層間距離が例えば2000nm程度に長く
ても、両者間を一つのコンタクトホールで接続する技術
的困難性を回避しつつ比較的小径の二つ以上の直列なコ
ンタクトホールで両者間を良好に接続でき、画素開口率
を高めること可能となり、コンタクトホール開孔時にお
けるエッチングの突き抜け防止にも役立つ。
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact holes 83 and 85 by relaying the relay layer 71. That is, in the present embodiment, in addition to the function of the storage capacitor 70 as the pixel potential side capacitor electrode and the function as the light absorption layer, the relay layer 71 sets the pixel electrode 9a to the TFT 30.
Performs the function of relay connection to By using the relay layer 71 in this way, even if the interlayer distance is long, for example, about 2000 nm, two or more series having relatively small diameters can be connected while avoiding the technical difficulty of connecting them with one contact hole. The contact hole can provide a good connection between the two, increasing the pixel aperture ratio, and also helping to prevent etching penetration when the contact hole is opened.

【0072】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
In FIG. 2 and FIG. 3, the electro-optical device is
The device includes a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed opposite to the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0073】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
As shown in FIG. 3, the TFT array substrate 10
Is provided with a pixel electrode 9a, and above it,
Alignment film 16 that has been subjected to a predetermined alignment treatment such as a rubbing treatment
Is provided. The pixel electrode 9a is made of, for example, ITO (In
It is composed of a transparent conductive film such as a dium tin oxide film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

【0074】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. I have. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

【0075】対向基板20には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く上側遮光膜を構成する容量線
300及びデータ線6aと共に当該対向基板20上の遮
光膜により、対向基板20側からの入射光がチャネル領
域1a’や低濃度ソース領域1b及び低濃度ドレイン領
域1cに侵入するのを、より確実に阻止できる。更に、
このような対向基板20上の遮光膜は、少なくとも入射
光が照射される面を高反射な膜で形成することにより、
電気光学装置の温度上昇を防ぐ働きをする。尚、このよ
うに対向基板20上の遮光膜は好ましくは、平面的に見
て容量線300とデータ線6aとからなる遮光層の内側
に位置するように形成する。これにより、対向基板20
上の遮光膜により、各画素の開口率を低めることなく、
このような遮光及び温度上昇防止の効果が得られる。
The opposing substrate 20 may be provided with a lattice-shaped or stripe-shaped light-shielding film. By adopting such a configuration, as described above, the light shielding film on the opposite substrate 20 together with the capacitance line 300 and the data line 6a constituting the upper light shielding film allows the incident light from the opposite substrate 20 side to be transmitted to the channel region 1a 'and the like. Intrusion into the low-concentration source region 1b and the low-concentration drain region 1c can be more reliably prevented. Furthermore,
Such a light-shielding film on the counter substrate 20 is formed by forming at least the surface irradiated with incident light with a highly reflective film.
It functions to prevent the temperature of the electro-optical device from rising. Note that the light-shielding film on the counter substrate 20 is preferably formed so as to be located inside the light-shielding layer including the capacitor lines 300 and the data lines 6a in plan view. Thereby, the opposing substrate 20
By the upper light shielding film, without lowering the aperture ratio of each pixel,
Such effects of light shielding and temperature rise prevention can be obtained.

【0076】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
The space between the TFT array substrate 10 and the opposing substrate 20 having the pixel electrode 9a and the opposing electrode 21 arranged in such a manner as to face each other is provided in a space surrounded by a sealing material described later. Liquid crystal, which is an example of an electro-optical material, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field is applied from the pixel electrode 9a.
A predetermined orientation state is taken by 6 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is used for bonding the TFT array substrate 10 and the opposing substrate 20 around them.
For example, it is an adhesive made of a photo-curing resin or a thermosetting resin, and a gap material such as glass fiber or glass beads for mixing the two substrates at a predetermined distance is mixed.

【0077】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
Further, under the pixel switching TFT 30, a base insulating film 12 is provided. Base insulating film 1
2 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 can be roughened during polishing or stains remaining after cleaning. T for pixel switching
It has a function of preventing deterioration of the characteristics of the FT 30.

【0078】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
In FIG. 3, the pixel switching TFT
Reference numeral 30 denotes an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a and a channel region 1 of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a.
a ', an insulating film 2 including a gate insulating film for insulating the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a, a high-concentration source region 1d of the semiconductor layer 1a, and a high-concentration source region. It has a concentration drain region 1e.

【0079】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
On the scanning line 3a, a high concentration source region 1d
A first interlayer insulating film 41 is formed in which a contact hole 81 leading to the contact hole 81 and a contact hole 83 leading to the high concentration drain region 1e are respectively opened.

【0080】第1層間絶縁膜41上には中継層71及び
容量線300が形成されており、これらの上には、高濃
度ソース領域1d及び中継層71へ夫々通じるコンタク
トホール81及びコンタクトホール85が各々開孔され
た第2層間絶縁膜42が形成されている。
A relay layer 71 and a capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 and a contact hole 85 communicating with the high-concentration source region 1d and the relay layer 71 are formed thereon. Are formed, and a second interlayer insulating film 42 is formed.

【0081】尚、本実施形態では、第1層間絶縁膜41
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
In this embodiment, the first interlayer insulating film 41
By sintering at 1000 ° C., the ions implanted into the polysilicon film forming the semiconductor layer 1a and the scanning line 3a may be activated. On the other hand, by not performing such sintering on the second interlayer insulating film 42, stress generated near the interface of the capacitance line 300 may be reduced.

【0082】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。画素電極9aは、このように構成さ
れた第3層間絶縁膜43の上面に設けられている。
Data lines 6 a are formed on second interlayer insulating film 42, and third interlayer insulating film 43 having contact holes 85 leading to relay layer 71 formed thereon.
Are formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 configured as described above.

【0083】本実施形態では特に、図3に示したように
多数の所定パターンの導電層を積層することにより、画
素電極9aの下地面(即ち、第3層間絶縁膜43の表
面)におけるデータ線6aや走査線3aに沿った領域に
段差が生じるのを、第3層間絶縁膜43の表面を平坦化
処理することで緩和している。例えば、CMP(Chemic
al Mechanical Polishing)処理等で研磨することによ
り、或いは有機SOG(Spin On Glass)を用いて平らに
形成することで緩和している。このように配線、素子等
が存在する領域と存在しない領域との間における段差を
緩和することにより、最終的には段差に起因した液晶の
配向不良等の画像不良を低減できる。但し、このように
第3層間絶縁膜43に平坦化処理を施すのに代えて又は
加えて、TFTアレイ基板10、下地絶縁膜12、第1
層間絶縁膜41及び第2層間絶縁膜42のうち少なくと
も一つに溝を掘って、データ線6a等の配線やTFT3
0等を埋め込むことにより平坦化処理を行ってもよい。
In this embodiment, in particular, as shown in FIG. 3, by stacking a large number of conductive layers of a predetermined pattern, the data lines on the ground under the pixel electrode 9a (ie, the surface of the third interlayer insulating film 43) are formed. The occurrence of a step in the region along the scanning line 6a or the scanning line 3a is mitigated by performing a flattening process on the surface of the third interlayer insulating film 43. For example, CMP (Chemic
Al Mechanical Polishing) or the like, or by using an organic SOG (Spin On Glass) to form a flat surface. As described above, by reducing the step between the region where the wiring, the element, and the like are present and the region where the wiring, the element, and the like are not present, it is possible to ultimately reduce image defects such as defective alignment of liquid crystal due to the step. However, instead of or in addition to performing the flattening process on the third interlayer insulating film 43, the TFT array substrate 10, the underlying insulating film 12, the first
A groove is dug in at least one of the interlayer insulating film 41 and the second interlayer insulating film 42, and the wiring such as the data line 6a and the TFT 3
The flattening process may be performed by embedding 0 or the like.

【0084】次に、図4から図6を参照して、上述した
電気光学装置の実施形態における、走査線3aの包囲部
3bの構成及び作用効果について詳述する。ここに図4
は、図2のうち包囲部3bを含む走査線3a部分を、半
導体層1a(図中点線で示す)と共に抜粋して示す平面
図であり、図5は、図4のC−C’断面図であり、図6
は、図4のD−D’断面図である。尚、図5及び図6に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
Next, with reference to FIG. 4 to FIG. 6, the configuration, operation and effect of the surrounding portion 3b of the scanning line 3a in the above-described embodiment of the electro-optical device will be described in detail. Figure 4 here
FIG. 5 is a plan view showing a portion of the scanning line 3a including the surrounding portion 3b in FIG. 2 together with the semiconductor layer 1a (indicated by a dotted line in FIG. 2), and FIG. And FIG.
FIG. 5 is a sectional view taken along the line DD ′ of FIG. 4. In FIGS. 5 and 6, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.

【0085】図4から図6に示すように、第1実施形態
では、平面的に見てチャネル領域1a’から走査線3a
に沿って所定距離だけ外れた個所における走査線3aの
本線部から、チャネル領域1a並びにコンタクトホール
開孔領域(即ち、コンタクトホール83及び81が夫々
開孔された領域)等を含む半導体層1a全体を包囲する
ように包囲部3bが延設されている。
As shown in FIGS. 4 to 6, in the first embodiment, the scanning line 3a extends from the channel region 1a 'in plan view.
The semiconductor layer 1a including the channel region 1a and the contact hole opening regions (that is, the regions where the contact holes 83 and 81 are respectively opened) from the main line portion of the scanning line 3a at a position deviated by a predetermined distance along The surrounding part 3b is extended so as to surround.

【0086】更に、図5及び図6に示すように、半導体
層1aの上側には、前述の如く容量線300及びデータ
線6aが上側遮光膜として構築されており、チャネル領
域1a’の下側には、下側遮光膜11aが構築されてい
る。
Further, as shown in FIGS. 5 and 6, on the upper side of the semiconductor layer 1a, the capacitance line 300 and the data line 6a are constructed as an upper light shielding film as described above, and the lower side of the channel region 1a 'is formed. , A lower light-shielding film 11a is constructed.

【0087】従って、比較的層間距離の小さい下側遮光
膜11aと上側遮光膜との間に半導体層1aを挟持する
構成が得られるので、基板面に垂直な光に対しては基本
的に、非常に高い遮光性能が得られる。そして特に、図
6に示すように、基板面に対して斜めに進行する入射光
及び戻り光、並びにこれらに基づく内面反射光及び多重
反射光などの斜めの光L1が発生した場合にも、その一
部は、半導体層1aに到達する前段階で、走査線3aの
本線部だけでなく、特に包囲部3bによる光吸収或いは
光反射により低光強度の光L2にまで減衰可能となる。
この際、半導体層1aからの層間距離が非常に小さい位
置に配置される包囲部3bにより遮光を行なうことで、
且つ包囲部3bによりいずれの方向に傾斜した光L1に
対しても遮光を行なうことで、非常に効果的に当該遮光
を行なえる。
Therefore, a configuration in which the semiconductor layer 1a is sandwiched between the lower light-shielding film 11a and the upper light-shielding film having a relatively small interlayer distance can be obtained. Very high light blocking performance is obtained. In particular, as shown in FIG. 6, even when oblique light L1 such as incident light and return light traveling obliquely with respect to the substrate surface and internal reflected light and multiple reflected light based on these are generated. Part of the light can be attenuated to low-light-intensity light L2 not only by the main line portion of the scanning line 3a but also by the light absorption or light reflection by the surrounding portion 3b before reaching the semiconductor layer 1a.
At this time, light is shielded by the surrounding portion 3b disposed at a position where the interlayer distance from the semiconductor layer 1a is very small,
In addition, by blocking light L1 inclined in any direction by the surrounding portion 3b, the light can be blocked very effectively.

【0088】第1実施形態では特に、コンタクトホール
81及び83が開孔されたコンタクトホール開孔領域を
含めて半導体層1aを包囲するので、一般に光が漏れや
すいコンタクトホール81及び83付近における遮光性
能を向上させ得る。しかも、半導体層1aは、コンタク
トホール開孔領域を含めて、チャネル領域1aの幅と同
一幅に形成されているので、平面的に見て半導体層1a
に比較的近接した位置において平面形状が矩形の包囲部
3bにより半導体層1aの周囲を覆うことができる。
In the first embodiment, in particular, the contact hole 81 and 83 surround the semiconductor layer 1a including the contact hole opening region where the contact hole 81 and 83 are opened. Can be improved. Moreover, since the semiconductor layer 1a is formed to have the same width as the channel region 1a including the contact hole opening region, the semiconductor layer 1a is viewed in plan.
The surroundings of the semiconductor layer 1a can be covered by the surrounding part 3b having a rectangular planar shape at a position relatively close to the semiconductor layer 1a.

【0089】ここで本第1実施形態では、図2及び図3
に示した如く各種遮光膜によりTFT30に対する遮光
を上下から行なっているので、走査線3aに包囲部3b
を設ける必要性は無いようにも考えられる。しかしなが
ら、入射光は、基板10に対して斜め方向から入射する
斜め光を含んでいる。例えば入射角が垂直から10度〜
15度位までずれる成分を10%程度含んでいる。更
に、戻り光は、一般に、より角度の付いた斜め光を含ん
でいる。このため、斜め光が、基板10の上面や下側遮
光膜11aの上面等で反射されて、或いは上側遮光膜の
下面等で反射されて、更にこれらが当該電気光学装置内
の他の界面で反射されて、内面反射光・多重反射光が生
成される。従って、TFT30の上下に各種遮光膜を備
えていても、両者間の隙間を介して進入する斜めの光L
1(図6参照)は存在し得るので、本実施形態の如く、
半導体層1aの脇で遮光を行なう包囲部3bによる遮光
の効果は大きいといえる。
Here, in the first embodiment, FIGS. 2 and 3
As described above, the light shielding of the TFT 30 is performed from above and below by the various light shielding films.
It seems that there is no need to provide However, the incident light includes oblique light incident on the substrate 10 from an oblique direction. For example, the incident angle is 10 degrees from vertical
It contains about 10% of components shifted to about 15 degrees. In addition, the return light generally includes more angled oblique light. For this reason, the oblique light is reflected on the upper surface of the substrate 10, the upper surface of the lower light-shielding film 11a, or the like, or is reflected on the lower surface of the upper light-shielding film, and the like, and is reflected at another interface in the electro-optical device. The light is reflected to generate internally reflected light / multiple reflected light. Therefore, even if various light-shielding films are provided above and below the TFT 30, the oblique light L that enters through the gap between the two will be described.
1 (see FIG. 6) can be present, as in this embodiment,
It can be said that the effect of light shielding by the surrounding portion 3b that shields light beside the semiconductor layer 1a is large.

【0090】仮に図6に示した構成において、包囲部3
bが存在しなかったとすれば、斜めの光L1は、蓄積容
量70の内面で反射されて半導体層1aに到達するの
で、光リーク電流の発生が顕著になってしまうのであ
る。
In the configuration shown in FIG.
If b does not exist, the oblique light L1 is reflected on the inner surface of the storage capacitor 70 and reaches the semiconductor layer 1a, so that the occurrence of light leakage current becomes remarkable.

【0091】以上図4から図6を参照して説明したよう
に、本実施形態の電気光学装置によれば、包囲部3bを
設けることにより、耐光性を高められ、強力な入射光や
戻り光が入射するような過酷な条件下にあっても光リー
ク電流の低減されたTFT30により画素電極9aを良
好にスイッチング制御でき、最終的には、明るく高コン
トラストの画像を表示できる。
As described above with reference to FIG. 4 to FIG. 6, according to the electro-optical device of the present embodiment, the provision of the surrounding portion 3b can enhance the light resistance, and provide strong incident light and return light. Even under severe conditions where light enters, the pixel electrode 9a can be satisfactorily switched and controlled by the TFT 30 with reduced light leakage current, and finally a bright and high-contrast image can be displayed.

【0092】加えて本実施形態では、包囲部3bは、走
査線3aと同一膜から一体的になるので、包囲部3bを
形成するために、追加的な工程は不要である。
In addition, in the present embodiment, since the surrounding portion 3b is formed integrally with the scanning line 3a from the same film, no additional process is required to form the surrounding portion 3b.

【0093】尚、以上説明した本実施形態では、包囲部
3bは、各チャネル領域1a’に対しソース側及びドレ
イン側の両方に形成しているが、片方のみに形成して
も、ある程度の類似効果が得られる。例えば、半導体層
1aの周囲における配線や素子等の配置に鑑み、ソース
側及びドレイン側の両方に包囲部3bを形成することが
困難である場合などには、レイアウトに無理を加えるこ
となく、片方にのみ包囲部3bを設ければよい。
In the present embodiment described above, the surrounding portion 3b is formed on both the source side and the drain side with respect to each channel region 1a '. The effect is obtained. For example, in the case where it is difficult to form the surrounding portion 3b on both the source side and the drain side in view of the arrangement of the wirings and the elements around the semiconductor layer 1a, one of the layouts may be added without forcing the layout. Only the surrounding portion 3b may be provided.

【0094】更に以上説明した実施形態では、画素スイ
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
In the embodiment described above, the pixel switching TFT 30 preferably has the LDD structure as shown in FIG. 3, but does not implant impurities into the low-concentration source region 1b and the low-concentration drain region 1c. An impurity may be implanted at a high concentration using an offset structure, or using a gate electrode composed of a part of the scanning line 3a as a mask.
A self-aligned TFT that forms high-concentration source and drain regions in a self-aligned manner may be used. In the present embodiment, the gate switching TFT 30 has a single gate structure in which only one gate electrode is disposed between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. It may be arranged. In this way, the TF is more than dual gate or triple gate.
When T is formed, a leak current at a junction between the channel and the source / drain region can be prevented, and a current at the time of off can be reduced.

【0095】(第2実施形態)次に、本発明の第2実施
形態における電気光学装置について、図7から図10を
参照して説明する。第2実施形態における各種素子、配
線等の等価回路は、図1に示した第1実施形態の場合と
同様であり、複数の画素群の平面構成についても、図2
に示した第1実施形態の場合と同様である。図7は、第
2実施形態における図2のA−A’断面図であり、図8
は、包囲部3b’を含む走査線3a部分を、半導体層1
a(図中点線で示す)及び溝12cv(図中斜線で示
す)と共に抜粋して示す平面図である。図9は、図8の
C−C’断面図であり、図10は、図8のD−D’断面
図である。尚、図7、図9及び図10においては、各層
や各部材を図面上で認識可能な程度の大きさとするた
め、各層や各部材毎に縮尺を異ならしめてある。
Second Embodiment Next, an electro-optical device according to a second embodiment of the present invention will be described with reference to FIGS. The equivalent circuits such as various elements and wirings in the second embodiment are the same as those in the first embodiment shown in FIG.
This is the same as the case of the first embodiment shown in FIG. FIG. 7 is a sectional view taken along the line AA ′ of FIG. 2 in the second embodiment, and FIG.
Represents a portion of the scanning line 3a including the surrounding portion 3b ′,
FIG. 2 is a plan view extracted together with a (shown by a dotted line in the figure) and a groove 12cv (shown by a hatched line). 9 is a cross-sectional view taken along the line CC ′ of FIG. 8, and FIG. 10 is a cross-sectional view taken along the line DD ′ of FIG. In FIGS. 7, 9 and 10, the scale of each layer and each member is different so that each layer and each member have a size recognizable in the drawings.

【0096】図7から図10に示すように、下地絶縁膜
12には、半導体層1aの両脇にデータ線6aに沿って
溝12cvが掘られており、溝12cv内に、走査線3
aの本線部及び包囲部3b’の下側から基板に向かって
突出した突出部3cが設けられている。即ち、本実施形
態では走査線3aの一部が、突出部3cとして延設され
ている。その他の構成については、上述した第1実施形
態の場合と同様である。
As shown in FIGS. 7 to 10, grooves 12cv are formed in the base insulating film 12 along the data lines 6a on both sides of the semiconductor layer 1a, and the scanning lines 3 are formed in the grooves 12cv.
A protruding portion 3c protruding from the lower side of the main line portion and the surrounding portion 3b 'toward the substrate is provided. That is, in the present embodiment, a part of the scanning line 3a extends as the protruding portion 3c. Other configurations are the same as those in the first embodiment.

【0097】従って第2実施形態によれば、走査線3a
の本線部及び突出部3cは、基板10に向かって突出し
た突出部3cを含むので、チャネル領域1a’及びその
隣接領域を、包囲部3aに加えて突出部3cにより立体
的に覆うことが可能となり、遮光性能を一層高められ
る。
Therefore, according to the second embodiment, the scanning line 3a
Since the main line portion and the protruding portion 3c include the protruding portion 3c protruding toward the substrate 10, the channel region 1a 'and the adjacent region can be three-dimensionally covered by the protruding portion 3c in addition to the surrounding portion 3a. Thus, the light shielding performance can be further improved.

【0098】より具体的には、図9に示すように、基板
面に対して斜めに進行する入射光及び戻り光、並びにこ
れらに基づく内面反射光及び多重反射光などの斜めの光
L3が発生した場合にも、その一部は、半導体層1aに
到達する前段階で、特に突出部3cによる光吸収或いは
光反射により低光強度の光L4にまで減衰可能となる。
同様に、図10に示すように、斜めの光L5が発生した
場合にも、その一部は、半導体層1aに到達する前段階
で、特に突出部3cによる光吸収或いは光反射により低
光強度の光L6にまで減衰可能となる。この際、半導体
層1aからの層間距離が非常に小さい位置に配置される
包囲部3b’及び突出部3cにより遮光を行なうこと
で、非常に効果的に当該遮光を行なえる。
More specifically, as shown in FIG. 9, incident light and return light traveling obliquely with respect to the substrate surface, and oblique light L3 such as internal reflected light and multiple reflected light based on these are generated. Even in this case, a part of the light can be attenuated to low-light-intensity light L4 before reaching the semiconductor layer 1a, particularly by light absorption or light reflection by the protrusion 3c.
Similarly, as shown in FIG. 10, even when the oblique light L5 is generated, a part of the light L5 has a low light intensity due to light absorption or light reflection by the protrusion 3c before reaching the semiconductor layer 1a. Of light L6. At this time, by shielding light with the surrounding portion 3b 'and the protruding portion 3c arranged at a position where the interlayer distance from the semiconductor layer 1a is very small, the light shielding can be performed very effectively.

【0099】また第2実施形態によれば、突出部3cを
設けるべき個所における下地絶縁膜12に溝12cvを
掘った後に、ポリシリコン膜等を積層することで走査線
3a及びその包囲部3b’を形成すれば、突出部3cを
容易に形成できる。
Further, according to the second embodiment, after the trench 12cv is dug in the base insulating film 12 at the position where the projecting portion 3c is to be provided, a polysilicon film or the like is laminated to form the scanning line 3a and its surrounding portion 3b '. Is formed, the projection 3c can be easily formed.

【0100】加えて、第2実施形態では、突出部3c
は、下側遮光膜11aまでは到達しておらず、下側遮光
膜11aに接触していない。このため、下側遮光膜11
aが導電膜であっても、その電位変動が走査線3aに及
ぼす悪影響を未然防止できる。
In addition, in the second embodiment, the protrusion 3c
Does not reach the lower light-shielding film 11a and does not contact the lower light-shielding film 11a. Therefore, the lower light shielding film 11
Even if a is a conductive film, it is possible to prevent the potential fluctuation from adversely affecting the scanning line 3a.

【0101】以上説明した第2実施形態では、走査線3
aに対して、包囲部3b’に加えて突出部3cを設けて
いるが、包囲部3b’を削除して、直線状に延びる本線
部と、その突出部のみからなるように走査線3aを構成
してもよい。このように構成すると、包囲部がない分だ
け遮光性能は低下するが、突出部が存在しない走査線の
場合と比べれば、走査線3aの本線部が突出部を有する
分だけ遮光性能は改善される。
In the second embodiment described above, the scanning line 3
For a, a protruding portion 3c is provided in addition to the surrounding portion 3b ', but the surrounding portion 3b' is deleted, and the scanning line 3a is formed so as to include only a main line portion extending linearly and the protruding portion. You may comprise. With this configuration, the light-shielding performance is reduced by the absence of the surrounding portion, but the light-shielding performance is improved by the amount that the main line portion of the scanning line 3a has the protruding portion as compared with the case of the scanning line having no protruding portion. You.

【0102】尚、第2実施形態において、包囲部3b’
の全てに沿って溝12cvを掘って、包囲部3b’の全
てに渡って突出部3cを形成してもよい。
In the second embodiment, the surrounding portion 3b '
May be formed by digging the groove 12cv along the entirety of the surrounding portion 3b '.

【0103】また、第2実施形態において、包囲部3
b’が下地絶縁膜12上に突出するように設けられてい
るが、下地絶縁膜12上に突出せずに下地絶縁膜12の
表面よりも下側だけの突出に形成してもよい。これは、
走査線3aを形成する際のフォトマスクで包囲部3b’
にレジストを形成しているようにすれば容易に形成でき
る。尚、この構成は、本発明の全ての実施形態に採用で
きる。
In the second embodiment, the surrounding portion 3
Although b ′ is provided so as to protrude above the base insulating film 12, it may be formed so as to protrude only below the surface of the base insulating film 12 without protruding above the base insulating film 12. this is,
The surrounding portion 3b 'is formed by using a photomask for forming the scanning line 3a.
If a resist is formed on the substrate, it can be easily formed. This configuration can be adopted in all embodiments of the present invention.

【0104】(第3実施形態)次に、本発明の第3実施
形態における電気光学装置について、図11を参照して
説明する。図11は、図8のC−C’断面に対応する個
所における第3実施形態の断面図である。
(Third Embodiment) Next, an electro-optical device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view of the third embodiment at a location corresponding to the CC ′ cross-section in FIG.

【0105】第3実施形態は、下地絶縁膜12に掘られ
た溝12cv’の深度が深く、走査線3aの突出部3
c’の先端が下側遮光膜11aに接触している点と、下
側遮光膜11a’が走査線3a毎に分断されている、例
えば走査線3aに沿ったストライプ状の複数の下側遮光
膜11aが設けられている点とが、上述した第2実施形
態と異なり、その他の構成については第2実施形態の場
合と同様である。
In the third embodiment, the depth of the trench 12cv 'dug in the base insulating film 12 is large, and the projection 3
The point at which the tip of c 'is in contact with the lower light-shielding film 11a, and the lower light-shielding film 11a' is divided for each scanning line 3a, for example, a plurality of stripe-like lower light-shielding lines along the scanning line 3a. The point that the film 11a is provided is different from the above-described second embodiment, and the other configuration is the same as that of the second embodiment.

【0106】従って第3実施形態によれば、比較的層間
距離の小さい下側遮光膜11a’と遮光膜として機能す
る走査線3aの本体部との間の空間は、突出部3c’に
より少なくとも部分的に閉じられた空間とされており、
この空間の中に、半導体層1aが配置された構成が得ら
れる。このため、いずれかの方向に傾斜する斜めの光に
対して非常に高い遮光性能が得られる。
Therefore, according to the third embodiment, the space between the lower light-shielding film 11a 'having a relatively small interlayer distance and the main body of the scanning line 3a functioning as a light-shielding film is at least partially formed by the projection 3c'. It is a closed space,
A configuration in which the semiconductor layer 1a is arranged in this space is obtained. Therefore, extremely high light-shielding performance can be obtained with respect to oblique light inclined in any direction.

【0107】尚、第3実施形態では、下側遮光膜11a
は、導電膜からなるので走査線3aの冗長配線として利
用できる。但し、下側遮光膜11aを絶縁膜から構成す
ることも可能である。
In the third embodiment, the lower light shielding film 11a
Is made of a conductive film and can be used as a redundant wiring for the scanning line 3a. However, the lower light-shielding film 11a can be made of an insulating film.

【0108】(第4実施形態)次に、本発明の第4実施
形態における電気光学装置について、図12を参照して
説明する。図12は、図8のC−C’断面に対応する個
所における第4実施形態の断面図である。
(Fourth Embodiment) Next, an electro-optical device according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 12 is a cross-sectional view of the fourth embodiment at a location corresponding to the CC ′ cross-section in FIG. 8.

【0109】第4実施形態は、走査線3aが多層膜から
なる点が、上述した第3実施形態と異なり、その他の構
成については第3実施形態の場合と同様である。より具
体的には、走査線3aは、光吸収層としても機能する導
電性のポリシリコン膜31と、高融点金属を含む導電性
の金属膜からなる遮光膜32とがこの順に積層されてな
る。このため、上側からの斜めの光L7は、遮光膜32
により反射或いは吸収される。そして特に、下側からの
斜めの光L8は、ポリシリコン膜31により少なくとも
部分的に吸収される。
The fourth embodiment is different from the above-described third embodiment in that the scanning line 3a is formed of a multilayer film, and the other configuration is the same as that of the third embodiment. More specifically, the scanning line 3a is formed by laminating a conductive polysilicon film 31 also functioning as a light absorbing layer and a light shielding film 32 made of a conductive metal film containing a high melting point metal in this order. . For this reason, the oblique light L7 from the upper side is
Is reflected or absorbed. In particular, the oblique light L8 from below is at least partially absorbed by the polysilicon film 31.

【0110】従って第4実施形態によれば、積層体から
なる走査線3aにより、ゲート電極或いは走査線本来の
機能を殆ど低下させること無く、突出部3c’及び包囲
部3bにより遮光性能を高めることが可能となる。尚、
第4実施形態においても、下側遮光膜11aは、導電膜
からなるので走査線3aの冗長配線として利用できる。
但し、下側遮光膜11aを絶縁膜から構成することも可
能である。また、走査線3aを金属配線としてもよい。
Therefore, according to the fourth embodiment, it is possible to improve the light-shielding performance by the protruding portion 3c 'and the surrounding portion 3b by using the scanning line 3a formed of the laminated body without substantially lowering the function of the gate electrode or the scanning line. Becomes possible. still,
Also in the fourth embodiment, since the lower light-shielding film 11a is made of a conductive film, it can be used as a redundant wiring for the scanning line 3a.
However, the lower light-shielding film 11a can be made of an insulating film. Further, the scanning line 3a may be a metal wiring.

【0111】(第5実施形態)次に、本発明の第5実施
形態における電気光学装置について、図13を参照して
説明する。図13は、図8のC−C’断面に対応する個
所における第4実施形態の断面図である。
(Fifth Embodiment) Next, an electro-optical device according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 13 is a sectional view of the fourth embodiment at a location corresponding to the section taken along line CC ′ of FIG.

【0112】第5実施形態は、走査線3aが多層膜から
なる点が、上述した第3実施形態と異なり、その他の構
成については第3実施形態の場合と同様である。より具
体的には、走査線3aは、ゲート電極として機能し得る
導電性の金属膜からなる遮光膜33と、光吸収層として
も機能する導電性のポリシリコン膜34とがこの順に積
層されてなる。このため特に、上側からの斜めの光9
は、ポリシリコン膜34により少なくとも部分的に吸収
される。そして、下側からの斜めの光10は、遮光膜3
3により反射或いは吸収される。
The fifth embodiment is different from the above-described third embodiment in that the scanning line 3a is formed of a multilayer film, and the other configuration is the same as that of the third embodiment. More specifically, the scanning line 3a includes a light-shielding film 33 made of a conductive metal film that can function as a gate electrode and a conductive polysilicon film 34 that also functions as a light absorption layer, which are stacked in this order. Become. Therefore, in particular, the oblique light 9 from the upper side
Is at least partially absorbed by the polysilicon film 34. Then, the oblique light 10 from below is applied to the light shielding film 3.
3 is reflected or absorbed.

【0113】従って第5実施形態によれば、積層体から
なる走査線3aにより、ゲート電極或いは走査線本来の
機能を殆ど低下させること無く、突出部3c’及び包囲
部3bにより遮光性能を高めることが可能となる。尚、
第5実施形態においても、下側遮光膜11aは、導電膜
からなるので走査線3aの冗長配線として利用できる。
但し、下側遮光膜11aを絶縁膜から構成することも可
能である。
Therefore, according to the fifth embodiment, it is possible to improve the light shielding performance by the protruding portion 3c 'and the enclosing portion 3b by using the scanning line 3a made of the laminated body without substantially lowering the function of the gate electrode or the scanning line. Becomes possible. still,
Also in the fifth embodiment, since the lower light-shielding film 11a is made of a conductive film, it can be used as a redundant wiring for the scanning line 3a.
However, the lower light-shielding film 11a can be made of an insulating film.

【0114】尚、上述した第1から第3実施形態におい
ても、単一層膜からなる走査線3aを、ゲート電極とし
て機能し得る導電性の金属膜から構成してもよい。
In the first to third embodiments, the scanning line 3a formed of a single-layer film may be formed of a conductive metal film that can function as a gate electrode.

【0115】(変形形態)次に、本発明の変形形態につ
いて、図14を参照して説明する。ここに図14
(a)、(b)、(c)、(d)、(e)及び(f)は
夫々、変形形態における包囲部3bを含む走査線3a部
分を、半導体層1a(図中点線で示す)と共に抜粋して
示す平面図である。
(Modification) Next, a modification of the present invention will be described with reference to FIG. Here, FIG.
(A), (b), (c), (d), (e), and (f) respectively show the scanning line 3a portion including the surrounding portion 3b in the modified embodiment, and the semiconductor layer 1a (shown by a dotted line in the figure). It is a top view excerpted and shown.

【0116】変形形態においては、図14(a)、
(b)、(c)及び(d)に夫々示すように、包囲部3
bは、一又は複数の個所が欠けており、平面的に見て完
全に半導体層1aを包囲していない。その他の構成につ
いては上述した各種実施形態のいずれかと同様である。
このように包囲部3bが欠けていると遮光性能は低下す
るが、包囲部3bが全く存在しない電気光学装置と比べ
れば、包囲部3bが存在する分だけ遮光性能は改善され
ている。
In a modification, FIG.
As shown in (b), (c) and (d), the surrounding portion 3
b lacks one or a plurality of portions and does not completely surround the semiconductor layer 1a in plan view. Other configurations are the same as those of any of the various embodiments described above.
As described above, when the surrounding portion 3b is missing, the light blocking performance is reduced. However, compared to an electro-optical device having no surrounding portion 3b, the light blocking performance is improved by the presence of the surrounding portion 3b.

【0117】また、図14(e)に示す変形例のよう
に、図14(d)の半導体層1aの幅より狭いコンタク
トホール81及び83に代えて、半導体層1aに幅より
も広いコンタクトホール181及び183を開孔しても
よい。即ち、このように半導体層1aよりも幅広のコン
タクトホール181及び183によっても、当該半導体
層1aとデータ線6a及び中継層71とを接続可能であ
る。この構成によれば、コンタクトホール181及び1
83のコンタクト抵抗がある程度大きくなるが、画素ト
ランジスタは駆動用トランジスタに比べ、駆動電流が多
少少なくても問題がないため、特に問題にならない。更
に、図14(f)に示す変形形態のように、このような
大きなコンタクトホール181及び183が開孔される
領域において半導体層1aに幅広部281及び283を
夫々設けるようにしてもよい。また、図14(e)及び
(f)においても、周囲を囲む構成にしてもよい。ま
た、その一部を切断する構成にしてもよい。同様に溝1
2cvを形成してもよい。
Further, as in the modification shown in FIG. 14E, the contact holes 81 and 83 smaller than the width of the semiconductor layer 1a in FIG. 14D are replaced with contact holes wider than the width in the semiconductor layer 1a. 181 and 183 may be perforated. That is, the semiconductor layer 1a can be connected to the data line 6a and the relay layer 71 by the contact holes 181 and 183 wider than the semiconductor layer 1a. According to this configuration, contact holes 181 and 1
Although the contact resistance of the pixel transistor 83 is increased to some extent, there is no problem even if the driving current of the pixel transistor is slightly smaller than that of the driving transistor, so that no problem occurs. Further, as in a modification shown in FIG. 14F, wide portions 281 and 283 may be provided in the semiconductor layer 1a in the regions where such large contact holes 181 and 183 are formed, respectively. Also, in FIGS. 14E and 14F, the surroundings may be configured. Further, a configuration in which a part thereof is cut may be adopted. Similarly, groove 1
2cv may be formed.

【0118】尚、以上説明した第1から第2実施形態に
おいては、図15(a)に示すように、平面的に見て、
データ線6a及び容量線300からなる格子状の上側遮
光膜は、格子状の下側遮光膜11aより輪郭が大きく且
つ下側遮光膜11aは包囲部3bよりも輪郭が大きいの
が好ましい。或いは、以上説明した第3から第5実施形
態においては、図15(b)に示すように、平面的に見
て、データ線6a及び容量線300からなる格子状の上
側遮光膜は、走査線に沿って分断されたストライプ状の
下側遮光膜11a”より輪郭が大きく且つ下側遮光膜1
1a”は包囲部3bよりも輪郭が大きいのが好ましい。
このように構成すれば、上方から入射した光のうち、上
側遮光膜の脇を抜けて下側遮光膜11a又は11a”の
上面で反射する成分を低減でき、上方からの入射光から
なる内面反射光或いは多重反射光を極力低減できる。他
方、下側遮光膜11a又は11a”は包囲部3bよりも
輪郭が大きいので、下方から入射した光のうち、下側遮
光膜11a又は11a”の脇を抜けて包囲部3bに入射
する成分を極力低減できる。そして、下方から入射した
光のうち、下側遮光膜11a又は11a”の脇を抜けて
上側遮光膜の下面で反射する成分(即ち、戻り光からな
る内面反射光或いは多重反射光)については、包囲部3
bにより低減できる。
In the first and second embodiments described above, as shown in FIG.
It is preferable that the lattice-shaped upper light-shielding film composed of the data line 6a and the capacitance line 300 has a larger outline than the lattice-shaped lower light-shielding film 11a, and the lower light-shielding film 11a has a larger outline than the surrounding portion 3b. Alternatively, in the third to fifth embodiments described above, as shown in FIG. 15B, when viewed in a plan view, the grid-shaped upper light-shielding film including the data lines 6a and the capacitance lines 300 is a scanning line. The lower light-shielding film 1 has a larger outline than the stripe-shaped lower light-shielding film 11a ″ divided along
1a ″ preferably has a larger contour than the surrounding portion 3b.
With such a configuration, of the light incident from above, a component that passes through the side of the upper light-shielding film and is reflected on the upper surface of the lower light-shielding film 11a or 11a ″ can be reduced. On the other hand, since the lower light-shielding film 11a or 11a "has a larger contour than the surrounding portion 3b, the side of the lower light-shielding film 11a or 11a" of the light incident from below can be reduced. A component that passes through and enters the surrounding portion 3b can be reduced as much as possible, and a component of the light incident from below that passes through the lower light-shielding film 11a or 11a ″ and is reflected by the lower surface of the upper light-shielding film (that is, returning (Internal reflection light or multiple reflection light composed of light)
b can be reduced.

【0119】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図16及び図17を参照して説明する。尚、図16
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
17は、図16のH−H’断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device in each embodiment configured as described above will be described with reference to FIGS. Note that FIG.
FIG. 17 is a plan view of the TFT array substrate 10 together with the components formed thereon viewed from the counter substrate 20 side, and FIG. 17 is a cross-sectional view taken along the line HH ′ of FIG.

【0120】図16において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図17に示すように、図16に示し
たシール材52とほぼ同じ輪郭を持つ対向基板20が当
該シール材52によりTFTアレイ基板10に固着され
ている。
Referring to FIG. 16, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof. A film 53 is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 1 for driving a scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing.
04 are provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. In addition, the data line driving circuit 10
1 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, the scanning line driving circuits 10 provided on both sides of the image display area 10a are provided.
A plurality of wirings 105 are provided to connect the four wirings. In at least one of the corners of the counter substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided. Then, as shown in FIG. 17, the opposite substrate 20 having substantially the same contour as the sealing material 52 shown in FIG.

【0121】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
Note that, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, a plurality of Data line 6a
A precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping. Good.

【0122】以上図1から図17を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、VA(Vertically Aligned)モー
ド、PDLC(Polymer Dispersed Liquid Crystal)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
In the embodiment described above with reference to FIGS. 1 to 17, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (Tape Automated bonding) substrate The driving LSI mounted thereon may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. For example, TN (Twisted) is provided on each of the side of the opposite substrate 20 where the projection light is incident and the side where the emission light of the TFT array substrate 10 is emitted.
Nematic) mode, VA (Vertically Aligned) mode, PDLC (Polymer Dispersed Liquid Crystal) mode and other operation modes, and normally white mode / normally black mode. They are arranged in a predetermined direction.

【0123】以上説明した実施形態における電気光学装
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
Since the electro-optical device in the above-described embodiment is applied to a projector, three electro-optical devices are used as RGB light valves, and each light valve has a dichroic for RGB color separation. The light of each color decomposed via the mirror is respectively incident as projection light. Therefore, in each embodiment, the opposing substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the opposing substrate 20 in a predetermined area facing the pixel electrode 9a together with its protective film. In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. With this configuration, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, the counter substrate 2
A dichroic filter that creates RGB colors using light interference may be formed by depositing many interference layers having different refractive indices on the zero. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.

【0124】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
The present invention is not limited to the above-described embodiment, but can be appropriately modified without departing from the spirit or spirit of the invention which can be read from the claims and the entire specification. The electro-optical device and the manufacturing method thereof are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態の電気光学装置における
画像表示領域を構成するマトリクス状の複数の画素に設
けられた各種素子、配線等の等価回路である。
FIG. 1 is an equivalent circuit of various elements, wires, and the like provided in a plurality of pixels in a matrix forming an image display area in an electro-optical device according to a first embodiment of the present invention.

【図2】第1実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment.

【図3】第1実施形態における図2のA−A’断面図で
ある。
FIG. 3 is a sectional view taken along line AA ′ of FIG. 2 in the first embodiment.

【図4】図2のうち突出部と半導体層とを抜粋して示す
平面図である。
FIG. 4 is a plan view illustrating a protruding portion and a semiconductor layer in FIG. 2;

【図5】図4のC−C’断面図である。FIG. 5 is a sectional view taken along line C-C 'of FIG.

【図6】図4のD−D’断面図である。FIG. 6 is a sectional view taken along line D-D 'of FIG.

【図7】本発明の第2実施形態の電気光学装置における
図2のA−A’断面に対応する個所の断面図である。
FIG. 7 is a cross-sectional view of a portion corresponding to a cross section taken along line AA ′ of FIG. 2 in the electro-optical device according to the second embodiment of the present invention.

【図8】第2実施形態における突出部と半導体層とを抜
粋して示す平面図である。
FIG. 8 is a plan view extracting and showing a protrusion and a semiconductor layer according to a second embodiment.

【図9】図8のC−C’断面図である。FIG. 9 is a sectional view taken along line C-C 'of FIG.

【図10】図8のD−D’断面図である。FIG. 10 is a sectional view taken along line D-D 'of FIG.

【図11】本発明の第3実施形態の電気光学装置におけ
る図8のC−C’断面に対応する個所の断面図である。
FIG. 11 is a sectional view of a portion corresponding to a section taken along line CC ′ of FIG. 8 in the electro-optical device according to the third embodiment of the present invention.

【図12】本発明の第4実施形態の電気光学装置におけ
る図8のC−C’断面に対応する個所の断面図である。
FIG. 12 is a sectional view of a portion corresponding to a section taken along line CC ′ of FIG. 8 in the electro-optical device according to the fourth embodiment of the present invention.

【図13】本発明の第5実施形態の電気光学装置におけ
る図8のC−C’断面に対応する個所の断面図である。
FIG. 13 is a sectional view of a portion corresponding to a section taken along line CC ′ of FIG. 8 in the electro-optical device according to the fifth embodiment of the present invention.

【図14】各種変形形態における突出部と半導体層とを
抜粋して示す平面図である。
FIG. 14 is a plan view extracting and showing a protrusion and a semiconductor layer in various modified embodiments.

【図15】各実施形態における上側遮光膜、包囲部及び
下側遮光膜間の好ましい大小関係を示す平面図である。
FIG. 15 is a plan view showing a preferable magnitude relationship between an upper light-shielding film, a surrounding portion, and a lower light-shielding film in each embodiment.

【図16】実施形態の電気光学装置におけるTFTアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。
FIG. 16 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment together with the components formed thereon as viewed from the counter substrate side.

【図17】図16のH−H’断面図である。17 is a sectional view taken along the line H-H 'of FIG.

【符号の説明】[Explanation of symbols]

1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁膜 3a…走査線 3b…包囲部 3c…突出部 6a…データ線 9a…画素電極 10…TFTアレイ基板 11a…下側遮光膜 12…下地絶縁膜 12cv…溝 16…配向膜 20…対向基板 21…対向電極 22…配向膜 30…TFT 50…液晶層 70…蓄積容量 71…中継層 75…誘電体膜 81、83、85…コンタクトホール 300…容量線 1a Semiconductor layer 1a 'Channel region 1b Low-concentration source region 1c Low-concentration drain region 1d High-concentration source region 1e High-concentration drain region 2 Insulating film 3a Scanning line 3b Surrounding portion 3c Projecting portion 6a ... data line 9a ... pixel electrode 10 ... TFT array substrate 11a ... lower light-shielding film 12 ... base insulating film 12cv ... groove 16 ... alignment film 20 ... counter substrate 21 ... counter electrode 22 ... alignment film 30 ... TFT 50 ... liquid crystal layer 70 ... storage capacitor 71 ... relay layer 75 ... dielectric film 81, 83, 85 ... contact hole 300 ... capacitance line

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA34 JA37 JA41 JA46 JB22 JB31 JB51 JB61 KB13 NA01 NA22 PA01 PA02 PA04 PA08 PA09 5C094 AA10 AA31 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA30 BB01 CC02 DD02 DD03 DD05 EE09 EE28 EE37 HM15 HM19 NN44 NN45 NN46 NN48 QQ11  ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 2H092 JA25 JA34 JA37 JA41 JA46 JB22 JB31 JB51 JB61 KB13 NA01 NA22 PA01 PA02 PA04 PA08 PA09 5C094 AA10 AA31 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA30 BB01 CC02 EE02 DD03 DD03 DD03 HM15 HM19 NN44 NN45 NN46 NN48 QQ11

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、 画素電極と、 該画素電極に接続されており、チャネル領域を含むと共
に第1方向に長手状に延びる半導体層を有する薄膜トラ
ンジスタと、 該薄膜トランジスタに接続された走査線と、 少なくとも前記チャネル領域を上側から覆う内蔵遮光膜
とを備えており、 前記走査線は、前記チャネル領域にゲート絶縁膜を介し
て対向配置された前記薄膜トランジスタのゲート電極を
含むと共に平面的に見て前記第1方向と交差する第2方
向に延びる本線部を有し、平面的に見て前記チャネル領
域から前記第2方向に所定距離だけ外れた個所における
前記本線部から前記半導体層を包囲するように延設され
た包囲部を有することを特徴とする電気光学装置。
1. A thin film transistor having a pixel electrode on a substrate, a semiconductor layer connected to the pixel electrode and including a channel region and extending longitudinally in a first direction, and a scanning line connected to the thin film transistor And a built-in light-shielding film that covers at least the channel region from above, and the scanning line includes a gate electrode of the thin film transistor that is arranged to face the channel region with a gate insulating film interposed therebetween, and is viewed in plan. And has a main line portion extending in a second direction intersecting the first direction, and surrounds the semiconductor layer from the main line portion at a position deviated from the channel region by a predetermined distance in the second direction when viewed in plan. An electro-optical device having a surrounding portion extended as described above.
【請求項2】 前記包囲部は、平面的に見て前記半導体
層のソース領域を包囲する第1包囲部と、平面的に見て
前記半導体層のドレイン領域を包囲する第2包囲部とを
含むことを特徴とする請求項1に記載の電気光学装置。
2. The surrounding portion includes a first surrounding portion surrounding a source region of the semiconductor layer when viewed in plan, and a second surrounding portion surrounding a drain region of the semiconductor layer as viewed in plan. The electro-optical device according to claim 1, comprising:
【請求項3】 前記半導体層のソース領域の一部及びド
レイン領域の一部は夫々、コンタクトホール開孔領域と
されており、 前記包囲部は、前記コンタクトホール開孔領域を含めて
前記半導体層を包囲することを特徴とする請求項1又は
2に記載の電気光学装置。
3. A part of a source region and a part of a drain region of the semiconductor layer are each a contact hole opening region, and the surrounding portion includes the semiconductor layer including the contact hole opening region. The electro-optical device according to claim 1, wherein the electro-optical device surrounds the device.
【請求項4】 前記ソース領域及び前記ドレイン領域の
うち少なくとも一方は、前記コンタクトホール開孔領域
を含めて、前記チャネル領域の幅と同一幅に形成されて
いることを特徴とする請求項3に記載の電気光学装置。
4. The device according to claim 3, wherein at least one of said source region and said drain region is formed to have the same width as said channel region including said contact hole opening region. An electro-optical device according to claim 1.
【請求項5】 前記基板上に、少なくとも前記チャネル
領域を下側から覆う下側遮光膜を更に備えたことを特徴
とする請求項1から4のいずれか一項に記載の電気光学
装置。
5. The electro-optical device according to claim 1, further comprising a lower light-shielding film that covers at least the channel region from below on the substrate.
【請求項6】 前記走査線は、前記チャネル領域から前
記第2方向に所定距離だけ外れた個所における前記本線
部から、前記基板の垂直方向に突出した突出部を更に有
することを特徴とする請求項1から4のいずれか一項に
記載の電気光学装置。
6. The substrate according to claim 1, wherein the scanning line further includes a protrusion protruding in a vertical direction of the substrate from the main line at a position deviated from the channel region by a predetermined distance in the second direction. Item 5. The electro-optical device according to any one of Items 1 to 4.
【請求項7】 前記走査線は、前記包囲部から、前記基
板の垂直方向に突出した突出部を更に有することを特徴
とする請求項6に記載の電気光学装置。
7. The electro-optical device according to claim 6, wherein the scanning line further has a protrusion protruding from the surrounding portion in a vertical direction of the substrate.
【請求項8】 前記基板上に、少なくとも前記チャネル
領域を下側から覆う下側遮光膜を更に備えており、 前記突出部は、その先端側において前記下側遮光膜に接
触していることを特徴とする請求項6又は7に記載の電
気光学装置。
8. The semiconductor device further comprising a lower light-shielding film on the substrate, the lower light-shielding film covering at least the channel region from below, wherein the protruding portion is in contact with the lower light-shielding film at a tip end thereof. The electro-optical device according to claim 6 or 7, wherein
【請求項9】 前記基板上に、少なくとも前記チャネル
領域を下側から覆う下側遮光膜を更に備えており、 前記突出部は、前記下側遮光膜に接触していないことを
特徴とする請求項6又は7に記載の電気光学装置。
9. The semiconductor device according to claim 1, further comprising a lower light-shielding film on the substrate, the lower light-shielding film covering at least the channel region from below, and the protrusion is not in contact with the lower light-shielding film. Item 8. The electro-optical device according to item 6 or 7.
【請求項10】 平面的に見て前記上側遮光膜は前記下
側遮光膜より輪郭が大きく且つ前記下側遮光膜は前記包
囲部よりも輪郭が大きいことを特徴とする請求項1から
5、8及び9のいずれか一項に記載の電気光学装置。
10. The upper light-shielding film has a larger outline than the lower light-shielding film when viewed in a plan view, and the lower light-shielding film has a larger outline than the surrounding portion. The electro-optical device according to any one of claims 8 and 9.
【請求項11】 基板上に、 画素電極と、 該画素電極に接続されており、チャネル領域を含むと共
に第1方向に長手状に延びる半導体層を有する薄膜トラ
ンジスタと、 該薄膜トランジスタに接続された走査線と、 少なくとも前記チャネル領域を上側から覆う内蔵遮光膜
とを備えており、 前記走査線は、前記チャネル領域にゲート絶縁膜を介し
て対向配置された前記薄膜トランジスタのゲート電極を
含むと共に平面的に見て前記第1方向と交差する第2方
向に延びる本線部を有し、平面的に見て前記チャネル領
域から前記第2方向に所定距離だけ外れた個所における
前記本線部から下方に突出した突出部を有することを特
徴とする電気光学装置。
11. A thin film transistor having a pixel electrode on a substrate, a semiconductor layer connected to the pixel electrode and including a channel region and extending longitudinally in a first direction, and a scanning line connected to the thin film transistor And a built-in light-shielding film that covers at least the channel region from above, and the scanning line includes a gate electrode of the thin film transistor that is arranged to face the channel region with a gate insulating film interposed therebetween, and is viewed in plan. A protruding portion that protrudes downward from the main line portion at a position deviated from the channel region by a predetermined distance in the second direction when viewed in a plan view, the main line portion extending in a second direction intersecting the first direction. An electro-optical device comprising:
【請求項12】 前記突出部は、前記走査線の下側に位
置する層間絶縁膜に掘られた溝内に形成されていること
を特徴とする請求項11に記載の電気光学装置。
12. The electro-optical device according to claim 11, wherein the projecting portion is formed in a groove dug in an interlayer insulating film located below the scanning line.
【請求項13】 前記基板上に、少なくとも前記チャネ
ル領域を下側から覆う下側遮光膜を更に備えており、 前記突出部は、その先端側において前記下側遮光膜に接
触していることを特徴とする請求項11又は12に記載
の電気光学装置。
13. A lower light-shielding film that covers at least the channel region from below on the substrate, wherein the protruding portion is in contact with the lower light-shielding film at a tip end thereof. The electro-optical device according to claim 11 or 12, wherein
【請求項14】 下側遮光膜は、導電膜からなると共に
前記走査線に沿って延びるストライプ状に形成されたこ
とを特徴とする請求項13に記載の電気光学装置。
14. The electro-optical device according to claim 13, wherein the lower light-shielding film is formed of a conductive film and formed in a stripe shape extending along the scanning line.
【請求項15】 下側遮光膜は、絶縁膜からなると共に
前記走査線に沿って延びる部分とこれに交差して延びる
部分とを含む格子状に形成されたことを特徴とする請求
項13に記載の電気光学装置。
15. The light-shielding film according to claim 13, wherein the lower light-shielding film is made of an insulating film and is formed in a lattice shape including a portion extending along the scanning line and a portion extending crossing the scanning line. An electro-optical device according to claim 1.
【請求項16】 前記基板上に、少なくとも前記チャネ
ル領域を下側から覆う下側遮光膜を更に備えており、 前記突出部は、前記下側遮光膜に接触していないことを
特徴とする請求項11に記載の電気光学装置。
16. The semiconductor device according to claim 16, further comprising a lower light-shielding film that covers at least the channel region from below on the substrate, wherein the protrusion is not in contact with the lower light-shielding film. Item 12. An electro-optical device according to item 11.
【請求項17】 前記走査線は、光吸収層と遮光層とを
含む積層体からなることを特徴とする請求項1から16
のいずれか一項に記載の電気光学装置。
17. The scanning line according to claim 1, wherein the scanning line is formed of a laminate including a light absorbing layer and a light shielding layer.
The electro-optical device according to any one of the above.
【請求項18】 前記光吸収層は、導電性のポリシリコ
ン膜からなり、前記遮光層は、導電性の高融点金属を含
む金属膜からなることを特徴とする請求項17に記載の
電気光学装置。
18. The electro-optical device according to claim 17, wherein the light absorption layer is made of a conductive polysilicon film, and the light shielding layer is made of a metal film containing a conductive high melting point metal. apparatus.
【請求項19】 基板上に、 画素電極と、 該画素電極に接続されており、チャネル領域を含むと共
に第1方向に長手状に延びる半導体層を有する薄膜トラ
ンジスタと、 該薄膜トランジスタの半導体層の前記チャネル領域にゲ
ート絶縁膜を介して対向配置された前記薄膜トランジス
タのゲート電極を含むと共に平面的に見て前記第1方向
と交差する第2方向に延びる走査線と、 平面的に見て前記チャネル領域から前記第2方向に所定
距離だけ外れた個所から、前記半導体層を包囲するよう
に延設された遮光部とを備えたことを特徴とする電気光
学装置。
19. A thin film transistor having, on a substrate, a pixel electrode, a semiconductor layer connected to the pixel electrode and including a channel region and extending longitudinally in a first direction, and the channel of the semiconductor layer of the thin film transistor A scanning line that includes a gate electrode of the thin film transistor that is opposed to the region with a gate insulating film interposed therebetween and extends in a second direction that intersects the first direction when viewed in plan; An electro-optical device, comprising: a light-shielding portion extending so as to surround the semiconductor layer from a position deviated by a predetermined distance in the second direction.
JP2001014353A 2001-01-23 2001-01-23 Electro-optical device and projector Expired - Fee Related JP3743291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001014353A JP3743291B2 (en) 2001-01-23 2001-01-23 Electro-optical device and projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001014353A JP3743291B2 (en) 2001-01-23 2001-01-23 Electro-optical device and projector

Publications (3)

Publication Number Publication Date
JP2002215064A true JP2002215064A (en) 2002-07-31
JP2002215064A5 JP2002215064A5 (en) 2004-12-24
JP3743291B2 JP3743291B2 (en) 2006-02-08

Family

ID=18881063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001014353A Expired - Fee Related JP3743291B2 (en) 2001-01-23 2001-01-23 Electro-optical device and projector

Country Status (1)

Country Link
JP (1) JP3743291B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170908A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2005045017A (en) * 2003-07-22 2005-02-17 Sharp Corp Active matrix substrate and indicating device equipped with it
JP2005202336A (en) * 2004-01-19 2005-07-28 Seiko Epson Corp Electro-optical device and electronic device
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7161193B2 (en) 2002-10-31 2007-01-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7176989B2 (en) * 2002-10-31 2007-02-13 Seiko Epson Corporation LCD with relay layer connecting pixel electrode with storage capacitor that also covers the storage capacitor
JP2007192974A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electro-optical device and method for manufacturing the same, and connecting structure of conductive layer
JP2008191200A (en) * 2007-02-01 2008-08-21 Seiko Epson Corp Substrate for electrooptical device and electrooptical device, and electronic equipment
JP2009043871A (en) * 2007-08-08 2009-02-26 Seiko Epson Corp Substrate for electro-optical device, electro-optical device, and electronic instrument
JP2009053478A (en) * 2007-08-28 2009-03-12 Seiko Epson Corp Electrooptical device and electronic device
JP2009063957A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2009063958A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2010009070A (en) * 2009-10-13 2010-01-14 Seiko Epson Corp Electrooptical apparatus and electronic equipment
JP2010072661A (en) * 2002-10-31 2010-04-02 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2012108407A (en) * 2010-11-19 2012-06-07 Seiko Epson Corp Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301100A (en) * 1997-02-27 1998-11-13 Seiko Epson Corp Liquid crystal device and manufacturing method thereof, and projection type display device
JP2000047258A (en) * 1998-07-28 2000-02-18 Seiko Epson Corp Electro-optic device and projection type display device
JP2000091581A (en) * 1998-09-07 2000-03-31 Seiko Epson Corp Electrooptical device, manufacture thereof and electronic equipment
JP2000162634A (en) * 1998-01-30 2000-06-16 Seiko Epson Corp Electro-optic device and its manufacture, and electronic device
JP2000338903A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Manufacture of electric optical device, electric optical device and projective type display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10301100A (en) * 1997-02-27 1998-11-13 Seiko Epson Corp Liquid crystal device and manufacturing method thereof, and projection type display device
JP2000162634A (en) * 1998-01-30 2000-06-16 Seiko Epson Corp Electro-optic device and its manufacture, and electronic device
JP2000047258A (en) * 1998-07-28 2000-02-18 Seiko Epson Corp Electro-optic device and projection type display device
JP2000091581A (en) * 1998-09-07 2000-03-31 Seiko Epson Corp Electrooptical device, manufacture thereof and electronic equipment
JP2000338903A (en) * 1999-05-28 2000-12-08 Seiko Epson Corp Manufacture of electric optical device, electric optical device and projective type display device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506133B2 (en) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US7268843B2 (en) 2002-10-31 2007-09-11 Seiko Epson Corporation Liquid crystal display with capacitive light shield between data line and pixel electrode
JP2004170908A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7161193B2 (en) 2002-10-31 2007-01-09 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7176989B2 (en) * 2002-10-31 2007-02-13 Seiko Epson Corporation LCD with relay layer connecting pixel electrode with storage capacitor that also covers the storage capacitor
JP2010072661A (en) * 2002-10-31 2010-04-02 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2005045017A (en) * 2003-07-22 2005-02-17 Sharp Corp Active matrix substrate and indicating device equipped with it
JP2005202336A (en) * 2004-01-19 2005-07-28 Seiko Epson Corp Electro-optical device and electronic device
JP4529450B2 (en) * 2004-01-19 2010-08-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4655943B2 (en) * 2006-01-18 2011-03-23 セイコーエプソン株式会社 Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP2007192974A (en) * 2006-01-18 2007-08-02 Seiko Epson Corp Electro-optical device and method for manufacturing the same, and connecting structure of conductive layer
JP2008191200A (en) * 2007-02-01 2008-08-21 Seiko Epson Corp Substrate for electrooptical device and electrooptical device, and electronic equipment
JP2009043871A (en) * 2007-08-08 2009-02-26 Seiko Epson Corp Substrate for electro-optical device, electro-optical device, and electronic instrument
JP2009053478A (en) * 2007-08-28 2009-03-12 Seiko Epson Corp Electrooptical device and electronic device
JP2009063957A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2009063958A (en) * 2007-09-10 2009-03-26 Seiko Epson Corp Electro-optical device and electronic apparatus
JP4530105B2 (en) * 2009-10-13 2010-08-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2010009070A (en) * 2009-10-13 2010-01-14 Seiko Epson Corp Electrooptical apparatus and electronic equipment
JP2012108407A (en) * 2010-11-19 2012-06-07 Seiko Epson Corp Electro-optic device, method of manufacturing electro-optic device, and electronic apparatus

Also Published As

Publication number Publication date
JP3743291B2 (en) 2006-02-08

Similar Documents

Publication Publication Date Title
KR100626910B1 (en) Electro-optical device and electronic equipment
US6770908B2 (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
KR100537250B1 (en) Electro-optical device and electronic equipment
JP2003177427A (en) Electro-optical device and electronic apparatus
KR100614737B1 (en) Electrooptical device and electronic apparatus
JP3743291B2 (en) Electro-optical device and projector
JP2004045752A (en) Electrooptical device and electronic appliance
JP2002149089A (en) Optoelectronic device and projection type display
JP3873814B2 (en) Electro-optical device and electronic apparatus
JP2004046092A (en) Electrooptical device and electronic equipment
JP5141536B2 (en) Electro-optical device and electronic apparatus
JP3700679B2 (en) Electro-optical device and electronic apparatus
JP3965935B2 (en) Electro-optical device and projection display device
JP3736330B2 (en) Electro-optic device
JP4509463B2 (en) Electro-optical device and electronic apparatus
JP3731460B2 (en) Electro-optical device and projector
JP2004109988A (en) Electro-optic apparatus and electronic appliance
JP3729071B2 (en) Electro-optical device and projector
JP3800940B2 (en) Active matrix substrate and electro-optical device and electronic apparatus using the same
JP2004126557A (en) Electro-optic apparatus and electronic appliance
JP4154965B2 (en) Electro-optical substrate, and electro-optical device and electronic apparatus including the same
JP2004355028A (en) Electrooptical device and projection type display device
JP3966304B2 (en) Electro-optical device and projection display device
JP3966305B2 (en) Electro-optical device and projection display device
JP2002372926A (en) Electrooptical device and projection type display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131125

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees