JP2002107745A - Electrooptical device - Google Patents

Electrooptical device

Info

Publication number
JP2002107745A
JP2002107745A JP2000294326A JP2000294326A JP2002107745A JP 2002107745 A JP2002107745 A JP 2002107745A JP 2000294326 A JP2000294326 A JP 2000294326A JP 2000294326 A JP2000294326 A JP 2000294326A JP 2002107745 A JP2002107745 A JP 2002107745A
Authority
JP
Japan
Prior art keywords
electro
optical device
film
scanning line
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000294326A
Other languages
Japanese (ja)
Other versions
JP2002107745A5 (en
Inventor
Takashi Sato
尚 佐藤
Yasushi Yamazaki
泰志 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000294326A priority Critical patent/JP2002107745A/en
Publication of JP2002107745A publication Critical patent/JP2002107745A/en
Publication of JP2002107745A5 publication Critical patent/JP2002107745A5/ja
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce display defects caused by orientation defects or the like of liquid crystal to display a bright picture of high grade with respect to an electrooptical device like a liquid crystal device. SOLUTION: In the electrooptical device, a pixel electrode (9a), a TFT (30) connected to the electrode (9a), a data line (6a) connected to the TFT, and a capacitance line (300) which is formed on the data line with an inter-layer insulating film (42) between them by lamination and includes a main line part extended in a direction crossing the data line when viewed in a plane are provided on a TFT array substrate (10). The foundation surface of the pixel electrode rises into trapezoids in an area along scanning lines corresponding to existence of scanning lines and the capacitance line. Pixel electrodes adjacent to each other in the data line direction are formed up to the upper faces of areas rising into trapezoids.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下適宜、TFT(Thin Film Transistor)と称す)
を画素スイッチング用に各画素に備えたアクティブマト
リクス駆動方式の液晶装置等の電気光学装置の技術分野
に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter referred to as TFT (Thin Film Transistor) as appropriate).
Belongs to the technical field of an electro-optical device such as a liquid crystal device of an active matrix drive system provided with each pixel for pixel switching.

【0002】[0002]

【従来の技術】この種の電気光学装置では、一対の基板
のうち画素スイッチング用のTFT、蓄積容量等の各種
電子素子やこれに接続された走査線、データ線、容量線
等の各種配線が形成された一方の基板(以下適宜、TF
Tアレイ基板と称す)上に、マトリクス状に画素電極が
配列されており、TFTにより各画素電極は駆動され
る。そして、各画素電極と、他方の基板(以下適宜、対
向基板と称す)に設けられた対向電極との間に挟持され
た液晶等の電気光学物質は、両電極間に印加される基板
面に垂直な電界により駆動される(即ち配列状態が変化
される)のが一般的である。
2. Description of the Related Art In an electro-optical device of this type, various electronic elements such as pixel switching TFTs and storage capacitors of a pair of substrates and various wirings such as scanning lines, data lines, and capacitance lines connected thereto are provided. One formed substrate (hereinafter referred to as TF
Pixel electrodes are arranged in a matrix on a T array substrate), and each pixel electrode is driven by a TFT. An electro-optical material such as liquid crystal sandwiched between each pixel electrode and a counter electrode provided on the other substrate (hereinafter, appropriately referred to as a counter substrate) is applied to a substrate surface applied between the two electrodes. It is common to be driven by a vertical electric field (that is, the arrangement state is changed).

【0003】ここで、直流電圧の印加による液晶等の劣
化防止や、表示画像におけるフリッカ予防のために、液
晶等に印加する電圧を画像信号のフィールド毎或いはフ
レーム毎等に走査線に沿った画素群単位で(即ち横に並
ぶライン単位で)反転させる走査線反転駆動方式や、液
晶等に印加する電圧をフィールド毎或いはフレーム毎等
にデータ線に沿った画素群単位で(即ち縦に並ぶライン
単位で)反転させるデータ線反転駆動方式や、液晶等に
印加する電圧をフィールド毎或いはフレーム毎等に各画
素で(即ち縦横に並びドット単位で)反転させるドット
反転駆動方式が開発されている。
Here, in order to prevent deterioration of the liquid crystal or the like due to application of a DC voltage and to prevent flicker in a displayed image, the voltage applied to the liquid crystal or the like is controlled by applying a voltage along a scanning line for each field or frame of an image signal. A scanning line inversion driving method for inverting in units of groups (that is, in units of horizontal lines), or applying a voltage to be applied to a liquid crystal or the like in units of pixels along data lines in each field or each frame (that is, in lines that are vertically aligned) A data line inversion drive method of inverting the data line (in units) and a dot inversion drive method of inverting the voltage applied to the liquid crystal or the like in each pixel (that is, arranged vertically and horizontally in units of dots) for each field or each frame have been developed.

【0004】しかるに、走査線反転駆動方式を用いる
と、データ線の方向に(即ち縦に)相隣接する画素電極
は、各時点において印加される電位極性が逆であるた
め、これら両者の縁部間には横電界が発生する。そし
て、この横電界は、基板面に垂直な縦電界で駆動するこ
とが想定されている電気光学装置では、液晶の配向不良
等の電気光学物質の動作不良を招く。またデータ線反転
駆動方式を用いると、走査線の方向に(即ち横に)相隣
接する画素電極は、各時点において印加される電位極性
が逆であるため、これら両者の縁部間には横電界が発生
する。従ってこの場合にも、液晶の配向不良等の電気光
学物質の動作不良を招く。更に、ドット反転駆動方式を
用いると、データ線及び走査線の方向に(即ち縦横に)
相隣接する画素電極は、各時点において印加される電位
極性が逆であるため、これら両者の縁部間には横電界が
発生する。従ってこの場合にも、液晶の配向不良等の電
気光学物質の動作不良を招く。
However, when the scanning line inversion driving method is used, the pixel electrodes adjacent to each other in the direction of the data line (that is, vertically) have opposite potential polarities at each point in time. A horizontal electric field is generated between them. Then, in the electro-optical device which is assumed to be driven by a vertical electric field perpendicular to the substrate surface, the lateral electric field causes a malfunction of the electro-optical material such as a poor alignment of a liquid crystal. Further, when the data line inversion driving method is used, the pixel electrodes adjacent to each other in the direction of the scanning line (that is, horizontally) have opposite potential polarities at each point in time. An electric field is generated. Therefore, also in this case, operation failure of the electro-optical material such as poor alignment of the liquid crystal is caused. Further, when the dot inversion driving method is used, in the direction of the data line and the scanning line (that is, vertically and horizontally),
Adjacent pixel electrodes have opposite potential polarities applied at each point in time, so that a lateral electric field is generated between these two edges. Therefore, also in this case, operation failure of the electro-optical material such as poor alignment of the liquid crystal is caused.

【0005】そして、このような横電界の発生領域では
縦電界で電気光学物質の配向状態を制御できないため、
光抜け等の表示不良(以下、横電界による“一次的な”
表示不良或いは動作不良という)が引き起こされるとい
う問題点がある。
[0005] In such a region where a horizontal electric field is generated, the orientation state of the electro-optical material cannot be controlled by the vertical electric field.
Display defects such as light leakage (hereinafter, “primary” due to a lateral electric field)
Display failure or operation failure).

【0006】このため、従来は反転駆動制御が比較的容
易であり且つ上記横電界による一次的な表示不良が生じ
る領域が比較的小さくて済む走査線反転駆動方式が有利
とされており、主に採用されている。そして、この方式
で発生する横電界による一次的な動作不良個所について
は、これを覆う遮光膜を基板上に設けることで、実際に
は見えないようにしている。
For this reason, a scanning line inversion driving method in which the inversion driving control is relatively easy and the area where the primary display failure occurs due to the lateral electric field is relatively small is conventionally considered to be advantageous. Has been adopted. In addition, a temporary operation failure caused by a lateral electric field generated by this method is provided by providing a light-shielding film on the substrate so as to prevent it from actually being seen.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、本願発
明者らの研究によれば、液晶の配向状態等の電気光学物
質の配列状態を制御するために画素電極上に設けられる
配向膜等に対し、ラビング処理を施すと、横電界の方向
とラビング処理の方向との関係に応じて、画素電極の縁
部付近で、横電界による液晶等の傾斜傾向(即ち傾斜角
度及び傾斜方位の傾向)とラビング処理による液晶等の
傾斜傾向とが概ね一致する場合と、概ね逆になる場合と
があることが判明している。そして特に、横電界の発生
領域にある一対の画素電極の縁部のうち、ラビング処理
の下流において横電界による液晶等の傾斜傾向とラビン
グ処理による液晶等の傾斜傾向とが概ね逆となる側の画
素電極の縁部の付近では、配向膜により配列状態が支配
的に規定されている液晶等部分と横電界により配列状態
が支配的に規定されている液晶等部分との間のどこかに
おいて、液晶等に不連続面が生じることになる。このよ
うなラビング処理の下流側に発生した不連続面では、光
抜け等の表示不良(以下、横電界による“二次的な”表
示不良或いは動作不良という)が引き起こされるという
問題点がある。
However, according to the study of the present inventors, an alignment film or the like provided on a pixel electrode for controlling an alignment state of an electro-optical material such as an alignment state of a liquid crystal is disclosed. When the rubbing process is performed, the inclination of the liquid crystal or the like due to the lateral electric field (that is, the inclination angle and the inclination azimuth) and the rubbing near the edge of the pixel electrode depend on the relationship between the direction of the lateral electric field and the direction of the rubbing process. It has been found that there is a case where the inclination tendency of the liquid crystal or the like due to the processing substantially matches, and a case where the inclination tendency substantially reverses. In particular, among the edges of the pair of pixel electrodes in the region where the horizontal electric field is generated, on the side where the inclination tendency of the liquid crystal and the like due to the horizontal electric field and the inclination tendency of the liquid crystal and the like due to the rubbing treatment are substantially opposite downstream of the rubbing process. In the vicinity of the edge of the pixel electrode, somewhere between the liquid crystal portion where the alignment state is dominantly defined by the alignment film and the liquid crystal portion where the alignment state is dominantly defined by the lateral electric field, A discontinuous surface is generated in the liquid crystal or the like. On the discontinuous surface generated on the downstream side of the rubbing process, there is a problem that display defects such as light leakage (hereinafter referred to as “secondary” display defects or operation defects due to a lateral electric field) are caused.

【0008】特に、横電界自体は電位極性が逆である相
隣接する画素電極間の間隙の中央位置をピークとして生
じるのに対して、上記不連続面は、画素電極間の間隙中
央からラビング処理の下流側に離間した画素電極上のい
ずれかの位置をピークとして生じる。従って、従来の如
く画素電極間の間隙を遮光膜で覆うのでは、上記不連続
面に起因した横電界による二次的な表示不良領域を覆う
ことはできないという問題点がある。
In particular, the lateral electric field itself has a peak at the center of the gap between adjacent pixel electrodes having opposite potential polarities, whereas the discontinuous surface has a rubbing treatment from the center of the gap between the pixel electrodes. The peak occurs at any position on the pixel electrode that is separated downstream of the pixel electrode. Therefore, if the gap between the pixel electrodes is covered with the light shielding film as in the related art, there is a problem that the secondary display failure area due to the lateral electric field caused by the discontinuous surface cannot be covered.

【0009】逆に横電界による一次的な表示不良個所に
加えて、不連続面に起因した横電界による二次的な表示
不良領域までも遮光膜で覆おうとすれば、各画素の非開
口領域が開口領域に対して増大してしまい、各画素の開
口率が低下する。この結果、表示画像を明るくするとい
う当該技術分野における基本的要請に沿うことは根本的
に困難となるという問題点がある。
Conversely, if it is attempted to cover the secondary display failure area caused by the horizontal electric field due to the discontinuous surface in addition to the primary display failure area caused by the lateral electric field, the non-open area of each pixel Increase with respect to the aperture region, and the aperture ratio of each pixel decreases. As a result, there is a problem that it is fundamentally difficult to meet the basic demand in the technical field of making the display image brighter.

【0010】本発明は上記問題点に鑑みなされたもので
あり、液晶の配向不良等の電気光学物質の動作不良に起
因した表示不良が低減されており、明るく高品位の画像
を表示可能な電気光学装置を提供することを課題とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a display defect caused by an operation defect of an electro-optical material such as a liquid crystal alignment defect is reduced, and an electric device capable of displaying a bright and high-quality image is provided. It is an object to provide an optical device.

【0011】[0011]

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、一対の第1及び第2基板間
に電気光学物質が挟持されてなり、前記第1基板上に、
マトリクス状に配列された複数の画素電極と、該画素電
極に接続された薄膜トランジスタと、該薄膜トランジス
タに接続されており第1方向に伸びる走査線と、該走査
線に対して積層され且つ前記第1方向に伸びる導電膜と
を備えており、前記第2基板上に、前記画素電極に対向
する対向電極を備えており、前記第1基板における前記
画素電極の下地表面は、前記走査線及び前記導電膜の存
在に対応して前記走査線に沿った領域において前記第1
方向に垂直な断面で略台形に盛り上がっており、前記第
1方向に交差する第2方向に相隣接する画素電極は、前
記下地表面における前記略台形に盛り上がっていない領
域から前記略台形に盛り上がった領域の上面上に至るま
で形成されている。
In order to solve the above-mentioned problems, an electro-optical device according to the present invention comprises an electro-optical material sandwiched between a pair of first and second substrates.
A plurality of pixel electrodes arranged in a matrix; a thin film transistor connected to the pixel electrode; a scanning line connected to the thin film transistor and extending in a first direction; A conductive film extending in the first direction, a counter electrode facing the pixel electrode on the second substrate, and a base surface of the pixel electrode on the first substrate includes the scanning line and the conductive line. In the region along the scanning line corresponding to the presence of the film, the first
The cross section perpendicular to the direction is substantially trapezoidal, and the pixel electrodes adjacent to each other in the second direction intersecting with the first direction are protruded into the substantially trapezoidal shape from a region of the base surface that is not substantially trapezoidal. It is formed up to the upper surface of the region.

【0012】本発明の電気光学装置によれば、第1基板
における画素電極の下地表面は、走査線に沿って、連続
した或いは分断された帯状の領域において、略台形に盛
り上がっている。そして、第2方向に相隣接する画素電
極は、略台形に盛り上がった領域の上面上に至るまで形
成されている。即ち、第2方向に相隣接する画素電極の
縁は夫々、略台形に盛り上がった領域の上面上に位置す
る。従って、第2方向に相隣接する画素電極の縁付近に
おいて、画素電極と対向電極との距離を略台形の高さに
応じて狭めることにより縦電界を局所的に強めることが
できる。このため、走査線反転駆動方式で駆動を行なっ
ても、これらの第2方向に相隣接する画素電極の縁部間
に発生する横電界による悪影響を低減できる。従って、
前述した横電界による一次的及び二次的な動作不良を基
本的に低減できる。
According to the electro-optical device of the present invention, the underlying surface of the pixel electrode on the first substrate rises in a substantially trapezoidal shape along a scanning line in a continuous or divided band-like region. The pixel electrodes adjacent to each other in the second direction are formed up to the upper surface of the substantially trapezoidally raised region. That is, the edges of the pixel electrodes adjacent to each other in the second direction are respectively located on the upper surface of the substantially trapezoidal region. Therefore, in the vicinity of the edge of the pixel electrode adjacent in the second direction, the vertical electric field can be locally increased by reducing the distance between the pixel electrode and the counter electrode according to the height of the substantially trapezoid. Therefore, even when driving is performed by the scanning line inversion driving method, it is possible to reduce the adverse effect due to the lateral electric field generated between the edges of the pixel electrodes adjacent to each other in the second direction. Therefore,
Primary and secondary operation failures due to the above-described lateral electric field can be basically reduced.

【0013】しかも、画素電極上の配向膜に対して擦り
上げとなる側の略台形の斜辺では、ラビング処理による
電気光学物質の傾斜傾向と、横電界による電気光学物質
の傾斜傾向とが概ね一致するので、前述の如き傾斜傾向
の異なる電気光学物質間における不連続面は生じない。
即ち、前述の如き不連続面における横電界による二次的
な動作不良は生じない。
In addition, the inclination of the electro-optical material caused by the rubbing process and the inclination of the electro-optical material caused by the transverse electric field substantially coincide with each other on the substantially trapezoidal oblique side on the side that is rubbed against the alignment film on the pixel electrode. Therefore, there is no discontinuous surface between the electro-optical materials having different inclinations as described above.
That is, the secondary operation failure due to the lateral electric field on the discontinuous surface as described above does not occur.

【0014】そしてこの場合特に、擦り下げとなる側の
略台形の斜辺では、ラビング処理による電気光学物質の
傾斜傾向と、横電界による電気光学物質の傾斜傾向とが
逆であるので、前述の如き電気光学物質の不連続面は生
じる。即ち、前述の如き不連続面における横電界による
二次的な動作不良は多少生じる。しかしながら、下り斜
面側にある画素電極の端は略台形の上面上に配置されて
いるため、当該不連続面は略台形に盛り上がった帯状の
平面領域内に位置することになる。即ち、横電界の発生
領域における横電界による一次的な動作不良と、不連続
面における横電界による二次的な動作不良とが発生する
平面領域を重複或いは近接させることが可能となる。言
い換えれば、これらの電気光学物質における動作不良が
発生する個所を、走査線に沿って略台形に盛り上がった
帯状の平面領域内に収めることが可能となる。
[0014] In this case, particularly, on the oblique side of the trapezoid on the side to be rubbed, the inclination tendency of the electro-optic material due to the rubbing treatment is opposite to the inclination tendency of the electro-optic material due to the transverse electric field. Discontinuities in the electro-optic material occur. That is, the secondary operation failure due to the lateral electric field on the discontinuous surface as described above occurs to some extent. However, since the end of the pixel electrode on the down slope side is disposed on the substantially trapezoidal upper surface, the discontinuous surface is located in a substantially trapezoidal band-shaped planar region. That is, it is possible to overlap or approach a plane region where a primary operation failure due to the lateral electric field in the region where the lateral electric field is generated and a secondary operation failure due to the lateral electric field in the discontinuous surface occur. In other words, the portion of the electro-optical material where the malfunction occurs can be accommodated in a band-shaped planar region that is substantially trapezoidal along the scanning line.

【0015】よって、走査線に沿って略台形に盛り上が
った帯状の平面領域を遮光膜で隠せば、横電界による一
次的及び二次的な動作不良により光抜け等の表示不良が
生じるのを未然防止できる。従来の如くこれらの動作不
良が発生する個所が離れており、仮にこれらによる表示
不良を未然防止するためには非常に幅広に遮光膜で隠す
必要がある場合と比較すると、本願発明は電気光学物質
の動作不良個所を幅狭に遮光膜で隠せば足り、各画素の
開口領域を広げることができる。
Therefore, if a band-like planar region which is substantially trapezoidally raised along a scanning line is hidden by a light-shielding film, display defects such as light leakage due to primary and secondary operation defects due to a lateral electric field are prevented. Can be prevented. Compared to the conventional case where these operation failures are generated at distant places, and the display failures due to these are required to be concealed with a very wide light-shielding film in order to prevent the display failures, the present invention relates to an electro-optical material. It is sufficient to hide the defective operation part with a light-shielding film in a narrow width, and the opening area of each pixel can be widened.

【0016】以上の結果、液晶の配向不良等の電気光学
物質の動作不良に起因した表示不良が低減されており、
明るく高品位の画像を表示できる。
As a result, display defects due to operation defects of the electro-optical material such as defective alignment of liquid crystal are reduced.
Bright and high-quality images can be displayed.

【0017】本発明の一の態様では、前記下地表面は、
前記走査線及び前記導電膜上並びにそれらの周辺に積層
されている層間絶線膜の表面からなる。
In one embodiment of the present invention, the base surface is
The scanning line and the conductive film are formed on the surface of the interlayer insulating film laminated on and around the conductive film.

【0018】この態様によれば、層間絶縁膜により、画
素電極を、その下方に積層された走査線及び導電膜のう
ち上側に位置するものから層間絶縁できる。そして、層
間絶縁膜がその下方に積層された走査線及び導電膜の存
在に応じて、走査線に沿って略台形に盛り上げられる。
ここで層間絶縁膜は、走査線及び導電膜の周辺にも積層
されているので、略台形の斜辺は下端において夫々緩や
かに傾斜し始める。このため、斜辺の下端付近でラビン
グを良好に行なうことができると共に、斜辺の下端付近
で電気光学物質の傾斜傾向が急峻に或いは不連続に変化
する個所が発生するのを防げる。これらの結果、最終的
に電気光学物質の動作不良による表示不良を低減でき
る。
According to this aspect, with the interlayer insulating film, the pixel electrode can be interlayer-insulated from the scanning line and the conductive film which are stacked therebelow and located above. Then, the interlayer insulating film is raised substantially in a trapezoidal shape along the scanning line according to the existence of the scanning line and the conductive film stacked thereunder.
Here, since the interlayer insulating film is also stacked around the scanning line and the conductive film, the substantially trapezoidal oblique sides each begin to gradually incline at the lower end. For this reason, rubbing can be performed favorably near the lower end of the oblique side, and the occurrence of a portion where the inclination tendency of the electro-optical material changes steeply or discontinuously near the lower end of the oblique side can be prevented. As a result, display defects due to operation failure of the electro-optical material can be finally reduced.

【0019】この態様では特に、前記層間絶縁膜の膜厚
は、前記走査線及び前記導電膜のうちの上側にあるもの
の膜厚よりも厚いように構成してもよい。
In this aspect, in particular, the film thickness of the interlayer insulating film may be configured to be larger than the film thickness of an upper one of the scanning lines and the conductive film.

【0020】このように構成すれば、層間絶縁膜が走査
線及び導電膜のうちの上側にあるものよりも薄い場合と
比較して、略台形の斜辺の下端で、より緩やかに傾斜し
始める(即ち、略台形の斜辺はその下端付近で、底辺と
なす角度がより小さくなる)ようにできる。
According to this structure, as compared with the case where the interlayer insulating film is thinner than the upper one of the scanning lines and the conductive film, the slope starts to be more gentle at the lower end of the substantially trapezoidal oblique side ( That is, the angle formed by the substantially trapezoidal oblique side with the base near the lower end becomes smaller.

【0021】本発明の他の態様では、前記導電膜は、前
記走査線に対して他の層間絶線膜を介して積層されてい
る。
In another aspect of the present invention, the conductive film is stacked on the scanning line via another interlayer insulating film.

【0022】このように構成すれば、導電膜を走査線か
ら層間絶縁できるので、導電膜に対して走査線とは異な
る各種機能を与えることも可能となる。
According to this structure, since the conductive film can be interlayer-insulated from the scanning line, various functions different from those of the scanning line can be given to the conductive film.

【0023】本発明の他の態様では、前記導電膜は、前
記走査線上に積層されており前記薄膜トランジスタの少
なくともチャネル領域を上方から覆う上側遮光膜を含
む。
In another aspect of the present invention, the conductive film includes an upper light-shielding film laminated on the scanning line and covering at least a channel region of the thin film transistor from above.

【0024】この態様によれば、導電膜は、下地表面を
略台形に盛り上げる機能の他、薄膜トランジスタの少な
くともチャネル領域を上方から覆う上側遮光膜としても
機能する。よって、薄膜トランジスタのチャネル領域に
光が入射することで光リーク電流が発生して薄膜トラン
ジスタの特性が変化するのを当該上側遮光膜により効果
的に防止できる。従って、薄膜トランジスタを遮光可能
であると共に下地表面を略台形に盛り上げる構成を積層
構造及び製造プロセスの簡略化を図りつつ実現できる。
According to this aspect, in addition to the function of raising the base surface in a substantially trapezoidal shape, the conductive film also functions as an upper light-shielding film that covers at least a channel region of the thin film transistor from above. Therefore, the upper light-shielding film can effectively prevent a change in the characteristics of the thin film transistor due to a light leak current caused by light entering the channel region of the thin film transistor. Therefore, it is possible to realize a configuration in which the thin film transistor can be shielded from light and the base surface is raised substantially in a trapezoidal shape while simplifying the laminated structure and the manufacturing process.

【0025】この態様では、前記上側遮光膜は、その下
方に積層された前記走査線を含む他の導電膜よりも、前
記断面で幅が広いように構成してもよい。
In this aspect, the upper light-shielding film may be configured to be wider in the cross section than another conductive film including the scanning line stacked thereunder.

【0026】このように構成すれば、上側遮光膜は、走
査線を含む他の導電膜を上方から覆うことができ、薄膜
トランジスタのチャネル領域を確実に覆うことができ
る。同時に、上側にある上側遮光膜の幅が広い分だけ、
その上方で略台形に盛り上がる下地表面の傾斜の始まり
と終りとを滑らかにできる。
According to this structure, the upper light-shielding film can cover another conductive film including the scanning line from above, and can surely cover the channel region of the thin film transistor. At the same time, the width of the upper light shielding film on the upper side is wider,
Above this, the start and end of the slope of the base surface that rises in a substantially trapezoidal shape can be made smooth.

【0027】本発明の他の態様では、前記導電膜は、前
記画素電極に付加される蓄積容量の固定電位側容量電極
を含む容量線を含む。
In another aspect of the present invention, the conductive film includes a capacitor line including a fixed-potential-side capacitor electrode of a storage capacitor added to the pixel electrode.

【0028】この態様によれば、導電膜は、下地表面を
略台形に盛り上げる機能の他、蓄積容量の固定電位側容
量電極としても機能する。従って、画素電極に蓄積容量
を付与可能であると共に下地表面を略台形に盛り上げる
構成を積層構造及び製造プロセスの簡略化を図りつつ実
現できる。
According to this aspect, the conductive film functions not only as a function of raising the base surface into a substantially trapezoidal shape but also as a fixed potential side capacitor electrode of the storage capacitor. Therefore, it is possible to provide a storage capacitor to the pixel electrode and to realize a configuration in which the underlying surface is raised substantially in a trapezoidal shape while simplifying the laminated structure and the manufacturing process.

【0029】本発明の他の態様では、前記導電膜は、前
記画素電極に付加される蓄積容量の画素電位側容量電極
を含む中間導電層を含む。
In another aspect of the present invention, the conductive film includes an intermediate conductive layer including a pixel potential side capacitor electrode of a storage capacitor added to the pixel electrode.

【0030】この態様によれば、導電膜は、下地表面を
略台形に盛り上げる機能の他、蓄積容量の画素電位側容
量電極としても機能する。従って、画素電極に蓄積容量
を付与可能であると共に下地表面を略台形に盛り上げる
構成を積層構造及び製造プロセスの簡略化を図りつつ実
現できる。
According to this aspect, the conductive film functions not only as a function of raising the underlying surface into a substantially trapezoidal shape, but also as a pixel potential side capacitor electrode of the storage capacitor. Therefore, it is possible to provide a storage capacitor to the pixel electrode and to realize a configuration in which the underlying surface is raised substantially in a trapezoidal shape while simplifying the laminated structure and the manufacturing process.

【0031】本発明の他の態様では、前記導電膜は、前
記画素電極と前記薄膜トランジスタとを中継接続する中
間導電層を含む。
In another aspect of the present invention, the conductive film includes an intermediate conductive layer that relays the pixel electrode and the thin film transistor.

【0032】この態様によれば、導電膜は、下地表面を
略台形に盛り上げる機能の他、画素電極と薄膜トランジ
スタとを中継接続する中間導電層としても機能する。よ
って、画素電極と薄膜トランジスタとの間の層間距離
が、各種導電膜や絶縁膜が間に介在することにより比較
的長い場合にも、両者間を1個のコンタクトホールを介
して接続する技術的困難性を回避しつつ、比較的小径の
二つ(或いはそれ以上の)コンタクトホールを用いて接
続できる。従って、薄膜トランジスタと画素電極とを中
継接続可能であると共に下地表面を略台形に盛り上げる
構成を積層構造及び製造プロセスの簡略化を図りつつ実
現できる。
According to this aspect, the conductive film functions not only to raise the underlying surface into a substantially trapezoidal shape but also to function as an intermediate conductive layer for relay connection between the pixel electrode and the thin film transistor. Therefore, even if the interlayer distance between the pixel electrode and the thin film transistor is relatively long due to the interposition of various conductive films and insulating films, it is technically difficult to connect the two via one contact hole. The connection can be made using two (or more) contact holes having a relatively small diameter while avoiding the problem. Therefore, a configuration in which the thin film transistor and the pixel electrode can be relay-connected and the base surface is raised substantially in a trapezoidal shape can be realized while simplifying the laminated structure and the manufacturing process.

【0033】本発明の他の態様では、前記導電膜は、前
記薄膜トランジスタの下側に積層されており前記少なく
ともチャネル領域を下方から覆う下側遮光膜を含む。
In another aspect of the present invention, the conductive film includes a lower light-shielding film laminated below the thin film transistor and covering at least the channel region from below.

【0034】この態様によれば、導電膜は、下地表面を
略台形に盛り上げる機能の他、薄膜トランジスタの少な
くともチャネル領域を下方から覆う下側遮光膜としても
機能する。よって、薄膜トランジスタのチャネル領域に
光が入射することで光リーク電流が発生して薄膜トラン
ジスタの特性が変化するのを当該下側遮光膜により効果
的に防止できる。特に、プロジェクタ用途のように強力
な入射光を用いた場合における第1基板の裏面反射光や
複数の電気光学装置をライトバルブとして用いた複板式
のプロジェクタ装置の場合における他の電気光学装置か
ら出射し合成光学系を突き抜けてくる光などの戻り光に
対する遮光を効果的に行なえる。従って、薄膜トランジ
スタを遮光可能であると共に下地表面を略台形に盛り上
げる構成を積層構造及び製造プロセスの簡略化を図りつ
つ実現できる。
According to this aspect, the conductive film functions not only to raise the underlying surface into a substantially trapezoidal shape but also to function as a lower light-shielding film that covers at least a channel region of the thin film transistor from below. Therefore, the lower light-shielding film can effectively prevent a change in the characteristics of the thin film transistor due to a light leak current caused by light entering the channel region of the thin film transistor. Particularly, the reflected light on the back surface of the first substrate when strong incident light is used as in the case of a projector, or emitted from another electro-optical device in the case of a multi-plate type projector device using a plurality of electro-optical devices as light valves. In addition, it is possible to effectively shield the return light such as the light penetrating through the combining optical system. Therefore, it is possible to realize a configuration in which the thin film transistor can be shielded from light and the base surface is raised substantially in a trapezoidal shape while simplifying the laminated structure and the manufacturing process.

【0035】本発明の他の態様では、前記略台形の両斜
辺の傾斜角は相等しい。
In another aspect of the present invention, the inclination angles of both oblique sides of the substantially trapezoid are the same.

【0036】このように構成すれば、第2方向に相隣接
する画素電極を略台形の両側に対称に配置でき、横電界
の発生ピークを略台形の上面上に位置させることが可能
となる。従って、このような横電界が発生する領域を、
略台形に盛り上がった領域を覆う遮光膜により、確実に
覆うことが可能となる。
According to this structure, the pixel electrodes adjacent to each other in the second direction can be symmetrically arranged on both sides of the substantially trapezoid, and the peak of the lateral electric field can be positioned on the upper surface of the substantially trapezoid. Therefore, the region where such a lateral electric field is generated is
The light-shielding film that covers the substantially trapezoidally raised area can be reliably covered.

【0037】本発明の他の態様では、前記略台形の両斜
辺の傾斜角は相異なり、前記画素電極上の配向膜に対す
るラビング処理が擦り下げとなる側の斜辺の傾斜角が擦
り上げとなる側の斜辺の傾斜角より小さい。
In another aspect of the present invention, the inclination angles of the two oblique sides of the substantially trapezoid are different from each other, and the inclination angle of the oblique side on the side where the rubbing treatment on the alignment film on the pixel electrode is reduced is increased. Smaller than the inclination angle of the hypotenuse.

【0038】この態様によれば、ラビング処理が擦り上
げとなる上り斜面では、傾斜角が大きくても、前述の如
き傾斜傾向の異なる電気光学物質間における不連続面は
生じない。他方、ラビング処理が擦り下げとなる下り斜
面では、傾斜角が大きいと、前述の如き傾斜傾向が逆で
あるので、前述の如き傾斜傾向の異なる電気光学物質間
における不連続面は生じる。しかも、この下り斜面の傾
斜角が大きいほど係る不連続面は顕著に生じる。しかる
に、この態様では、下り斜辺の傾斜角が上り斜辺の傾斜
角より小さいので、傾斜角が表示不良に敏感な側の傾斜
を緩やかにすることで、全体として発生する表示不良を
低減できる。特に、このように傾斜角が緩いことが有効
である側における傾斜をより緩くすることは、各画素の
微細ピッチ化に伴い、限られた幅内で略台形に盛り上げ
ることが必要或いは望まれている現状に鑑みれば、大変
有利である。
According to this aspect, the discontinuous surface between the electro-optical materials having different inclinations as described above does not occur on the upward slope where the rubbing treatment is rubbed, even if the inclination angle is large. On the other hand, on a descending slope where the rubbing treatment is rubbed down, if the inclination angle is large, the inclination tendency is reversed as described above, so that a discontinuous surface occurs between the electro-optical materials having different inclination tendencies as described above. In addition, the discontinuous surface becomes more prominent as the inclination angle of the downward slope is larger. However, in this embodiment, since the inclination angle of the descending oblique side is smaller than the inclination angle of the ascending oblique side, by making the inclination angle gentler on the side that is more sensitive to the display failure, it is possible to reduce the overall display failure. In particular, in order to make the inclination on the side where the inclination angle is effective is more gentle, it is necessary or desired to raise the shape of each pixel into a substantially trapezoidal shape within a limited width with the fine pitch of each pixel. This is very advantageous in light of the current situation.

【0039】本発明の他の態様では、前記画素電極上の
配向膜に対するラビング処理が擦り上げとなる側におけ
る前記略台形の斜辺の凹凸を平均化した平均傾斜角度
は、80度以下である。
In another aspect of the present invention, the average inclination angle obtained by averaging the irregularities of the substantially trapezoidal oblique side on the side where the rubbing process is performed on the alignment film on the pixel electrode is 80 degrees or less.

【0040】この態様によれば、ラビング処理が擦り上
げとなる上り斜面では、略台形の斜辺の凹凸を平均化し
た傾斜角が80度よりも小さいので、擦り上げとなるラ
ビング処理を良好に施すことが可能となり、当該上り斜
面における電気光学物質の傾斜を良好に制御できる。
According to this aspect, on the up slope where the rubbing process is rubbed, the inclination angle obtained by averaging the irregularities of the substantially trapezoidal hypotenuse is smaller than 80 degrees, so that the rubbing process for rubbing is preferably performed. This makes it possible to favorably control the inclination of the electro-optical material on the upward slope.

【0041】この態様では、前記略台形の斜辺と、前記
略台形の底辺とのなす角度は、90度以下であるように
構成してもよい。
In this aspect, the angle formed between the substantially trapezoidal oblique side and the bottom of the substantially trapezoidal shape may be 90 degrees or less.

【0042】このように構成すれば、ラビング処理が擦
り上げとなる上り斜面では、略台形の斜辺と、略台形の
底辺とのなす角度は、90度以下であるので、擦り上げ
となるラビング処理を施すことが可能となり、当該上り
斜面における電気光学物質の傾斜を制御できる。
With this configuration, the angle between the substantially trapezoidal oblique side and the substantially trapezoidal bottom is 90 degrees or less on the up slope where the rubbing process is rubbed, so that the rubbing process is rubbed. Can be performed, and the inclination of the electro-optical material on the upward slope can be controlled.

【0043】本発明の他の態様では、前記走査線と前記
導電膜とは、前記断面における幅が相異なる。
In another aspect of the present invention, the scanning line and the conductive film have different widths in the cross section.

【0044】この態様によれば、下地表面を略台形に盛
り上げる走査線と導電膜とは、断面における幅が相異な
る(即ち、走査線の方が幅広であるか又は導電膜の方が
幅広である)ので、両者間の幅の相違に応じて、略台形
の斜辺の傾斜を緩やかにできる。即ち、仮に両者の幅を
相等しくしてしまうと、両者の合計膜厚だけ、一挙に上
るか又は下る斜辺が構成されるため、当該斜辺の傾斜角
は大きくならざるを得ない。逆に、この態様の如く両者
間の幅を相異ならせれば、両者の合計膜厚をより長い水
平距離で上るか又は下る斜辺が構成されるため、当該斜
辺の傾斜角を簡単に小さくできる。
According to this embodiment, the width of the cross section of the scanning line is different from the width of the scanning line that raises the base surface in a substantially trapezoidal shape (that is, the scanning line is wider or the conductive film is wider). Therefore, the inclination of the substantially trapezoidal oblique side can be made gentle according to the difference in width between the two. That is, if the widths of the two sides are made equal, a hypotenuse that rises or falls at once is formed by the total film thickness of both, and the inclination angle of the hypotenuse must be large. Conversely, if the width between the two is made different as in this embodiment, an oblique side that rises or falls over a longer horizontal distance over the total film thickness of the two is configured, so that the inclination angle of the oblique side can be easily reduced.

【0045】本発明の他の態様では、画素電極は、透明
電極又は反射電極からなる。
According to another aspect of the present invention, the pixel electrode comprises a transparent electrode or a reflective electrode.

【0046】この態様によれば、透明電極からなる画素
電極を用いて、透過型又は半透過反射型の電気光学装置
を構築できる。或いは、反射電極からなる画素電極を用
いて、反射型の電気光学装置を構築できる。
According to this aspect, a transmissive or transflective electro-optical device can be constructed using the pixel electrodes composed of transparent electrodes. Alternatively, a reflection-type electro-optical device can be constructed using a pixel electrode formed of a reflection electrode.

【0047】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0048】[0048]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, the electro-optical device according to the invention is applied to a liquid crystal device.

【0049】(第1実施形態)先ず本発明の第1実施形
態における電気光学装置の基本的な構成について、図1
から図3を参照して説明する。図1は、電気光学装置の
画像表示領域を構成するマトリクス状に形成された複数
の画素における各種素子、配線等の等価回路である。図
2は、データ線、走査線、画素電極等が形成されたTF
Tアレイ基板の相隣接する複数の画素群の平面図であ
る。図3は、図2のA−A’断面図である。尚、図3に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
(First Embodiment) First, a basic configuration of an electro-optical device according to a first embodiment of the present invention will be described with reference to FIG.
3 will be described with reference to FIG. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 shows a TF on which data lines, scanning lines, pixel electrodes, etc. are formed.
FIG. 4 is a plan view of a plurality of pixel groups adjacent to each other on a T array substrate. FIG. 3 is a sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawing.

【0050】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。
In FIG. 1, a plurality of pixels formed in a matrix and constituting an image display area of the electro-optical device according to the present embodiment have a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. good. The scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected to the scanning line 3a at predetermined timings in a pulsed manner with the scanning signals G1, G2,.
Are applied in this order in a line-sequential manner.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the data line 6 is turned off.
The image signals S1, S2,..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are connected to a counter electrode (described later) formed on a counter substrate (described later). For a fixed period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit. In the normally black mode, the light enters according to the voltage applied in each pixel unit. Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

【0051】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on the TFT array substrate of the electro-optical device.
a (the outline is indicated by a dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a, respectively.

【0052】また、半導体層1aのうち図中右上がりの
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する(特に、本実施形態では、走査線3a
は、当該ゲート電極となる部分において幅広に形成され
ている)。このように、走査線3aとデータ線6aとの
交差する個所には夫々、チャネル領域1a’に走査線3
aがゲート電極として対向配置された画素スイッチング
用のTFT30が設けられている。
Further, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by a hatched region in the semiconductor layer 1a, which rises to the right in the figure, and the scanning line 3a functions as a gate electrode (particularly, In the present embodiment, the scanning line 3a
Is formed wide in a portion to be the gate electrode). In this manner, at the intersections of the scanning lines 3a and the data lines 6a, the scanning lines 3a and
A pixel switching TFT 30 is provided in which a is opposed to each other as a gate electrode.

【0053】図2及び図3に示すように、本実施形態で
は特に、内蔵遮光膜の一例としての容量線300は、導
電性のポリシリコン膜等からなる第1膜72と高融点金
属を含む金属シリサイド膜等からなる第2膜73とが積
層された多層構造を持つ。このうち第2膜73は、容量
線300或いは蓄積容量70の固定電位側容量電極とし
ての機能の他、TFT30の上側において入射光からT
FT30を遮光する遮光層としての機能を持つ。また第
1膜72は、容量線300或いは蓄積容量70の固定電
位側容量電極としての機能の他、遮光層としての第2膜
73とTFT30との間に配置された光吸収層としての
機能を持つ。他方、容量線300に対して、誘電体膜7
5を介して対向配置される中継層71aは、蓄積容量7
0の画素電位側容量電極としての機能の他、遮光層とし
ての第2膜73とTFT30との間に配置される光吸収
層としての機能を持ち、更に、画素電極9aとTFT3
0の高濃度ドレイン領域1eとを中継接続する機能を持
つ。
As shown in FIGS. 2 and 3, in this embodiment, particularly, the capacitance line 300 as an example of the built-in light shielding film includes a first film 72 made of a conductive polysilicon film or the like and a high melting point metal. It has a multilayer structure in which a second film 73 made of a metal silicide film or the like is laminated. The second film 73 functions as a fixed-potential-side capacitor electrode of the capacitor line 300 or the storage capacitor 70, and also has a function of detecting T
It has a function as a light shielding layer for shielding the FT 30 from light. Further, the first film 72 functions not only as a fixed potential side capacitor electrode of the capacitor line 300 or the storage capacitor 70 but also as a light absorption layer disposed between the second film 73 as a light shielding layer and the TFT 30. Have. On the other hand, the dielectric film 7
The relay layer 71a opposed to the intermediary layer 5 has a storage capacitor 7
In addition to the function as the pixel potential side capacitor electrode of 0, it has a function as a light absorbing layer disposed between the second film 73 as the light shielding layer and the TFT 30. Further, the pixel electrode 9a and the TFT 3
It has a function of relay connection with the zero high-concentration drain region 1e.

【0054】本実施形態では、蓄積容量70は、TFT
30の高濃度ドレイン領域1e(及び画素電極9a)に
接続された画素電位側容量電極としての中継層71a
と、固定電位側容量電極としての容量線300の一部と
が、誘電体膜75を介して対向配置されることにより形
成されている。
In the present embodiment, the storage capacitor 70 is a TFT
A relay layer 71a as a pixel potential side capacitance electrode connected to the high-concentration drain region 1e (and the pixel electrode 9a)
And a part of the capacitance line 300 as the fixed potential side capacitance electrode is formed by being opposed to each other with the dielectric film 75 interposed therebetween.

【0055】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びる本線部分を含み、この本
線部分からTFT30に重なる個所が図2中上下に突出
している。そして、図2中縦方向に夫々伸びるデータ線
6aと図2中横方向に夫々伸びる容量線300とが交差
する領域に、TFTアレイ基板10上におけるTFT3
0が配置されている。そして、このように相交差するデ
ータ線6aと容量線300とにより、平面的に見て格子
状の遮光層が構成されており、各画素の開口領域を規定
している。
When viewed in plan, the capacitance line 300 is the scanning line 3a.
2, a portion overlapping the TFT 30 from the main line portion projects vertically in FIG. 2. Then, the TFT 3 on the TFT array substrate 10 is located in a region where the data line 6a extending in the vertical direction in FIG. 2 and the capacitance line 300 extending in the horizontal direction in FIG.
0 is arranged. The data lines 6a and the capacitor lines 300 which intersect each other form a lattice-shaped light-shielding layer in plan view, and define an opening area of each pixel.

【0056】他方、TFTアレイ基板10上におけるT
FT30の下側には、下側遮光膜11aが格子状に設け
られている。
On the other hand, T on the TFT array substrate 10
Below the FT 30, a lower light-shielding film 11a is provided in a lattice shape.

【0057】これらの遮光層の一例を構成する第2膜7
3及び下側遮光膜11aは夫々、例えば、Ti(チタ
ン)、Cr(クロム)、W(タングステン)、Ta(タ
ンタル)、Mo(モリブデン)、Pb(鉛)等の高融点
金属のうちの少なくとも一つを含む、金属単体、合金、
金属シリサイド、ポリシリサイド、これらを積層したも
の等からなる。また、このような第2膜73を含んでな
る内蔵遮光膜の一例たる容量線300は、多層構造を有
し、その第1膜72が導電性のポリシリコン膜であるた
め、係る第2膜73については、導電性材料から形成す
る必要はないが、第1膜72だけでなく第2膜73をも
導電膜から形成すれば、容量線300をより低抵抗化で
きる。
The second film 7 constituting one example of these light shielding layers
3 and the lower light-shielding film 11a are each at least one of high melting point metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pb (lead). Including one metal simple substance, alloy,
It is made of a metal silicide, a polysilicide, or a material obtained by laminating them. The capacitance line 300 as an example of the built-in light-shielding film including the second film 73 has a multilayer structure, and the first film 72 is a conductive polysilicon film. It is not necessary to form 73 from a conductive material, but if not only the first film 72 but also the second film 73 is formed from a conductive film, the resistance of the capacitance line 300 can be further reduced.

【0058】また図3において、容量電極としての中継
層71aと容量線300との間に配置される誘電体膜7
5は、例えば膜厚5〜200nm程度の比較的薄いHT
O膜、LTO膜等の酸化シリコン膜、あるいは窒化シリ
コン膜等から構成される。蓄積容量70を増大させる観
点からは、膜の信頼性が十分に得られる限りにおいて、
誘電体膜75は薄い程良い。
In FIG. 3, a dielectric film 7 arranged between a relay layer 71a as a capacitor electrode and a capacitor line 300 is provided.
5 is a relatively thin HT having a thickness of, for example, about 5 to 200 nm.
It is composed of a silicon oxide film such as an O film, an LTO film, or a silicon nitride film. From the viewpoint of increasing the storage capacitance 70, as long as the reliability of the film is sufficiently obtained,
The thinner the dielectric film 75, the better.

【0059】光吸収層として機能するのみならず容量線
300の一部を構成する第1膜72は、例えば膜厚15
0nm程度のポリシリコン膜からなる。また、遮光層と
して機能するのみならず容量線300の他の一部を構成
する第2膜73は、例えば膜厚150nm程度のタング
ステンシリサイド膜からなる。このように誘電体膜75
に接する側に配置される第1膜72をポリシリコン膜か
ら構成し、誘電体膜75に接する中継層71aをポリシ
リコン膜から構成することにより、誘電体膜75の劣化
を阻止できる。例えば、仮に金属シリサイド膜を誘電体
膜75に接触させる構成を採ると、誘電体膜75に重金
属等の金属が入り込んで、誘電体膜75の性能を劣化さ
せてしまう。更に、このような容量線300を誘電体膜
75上に形成する際に、誘電体膜75の形成後にフォト
レジスト工程を入れることなく、連続で容量線300を
形成すれば、誘電体膜75の品質を高められるので、当
該誘電体膜75を薄く成膜することが可能となり、最終
的に蓄積容量70を増大できる。
The first film 72 not only functioning as a light absorbing layer but also forming part of the capacitance line 300 has a thickness of, for example, 15 μm.
It is made of a polysilicon film of about 0 nm. In addition, the second film 73 not only functioning as a light shielding layer but also forming another part of the capacitance line 300 is made of, for example, a tungsten silicide film having a thickness of about 150 nm. Thus, the dielectric film 75
The first film 72 arranged on the side in contact with the dielectric film 75 is made of a polysilicon film, and the relay layer 71a in contact with the dielectric film 75 is made of a polysilicon film, so that the deterioration of the dielectric film 75 can be prevented. For example, if a configuration is adopted in which a metal silicide film is brought into contact with the dielectric film 75, a metal such as a heavy metal enters the dielectric film 75, and the performance of the dielectric film 75 is deteriorated. Further, when such a capacitor line 300 is formed on the dielectric film 75, if the capacitor line 300 is formed continuously without performing a photoresist process after the formation of the dielectric film 75, the Since the quality can be improved, the dielectric film 75 can be formed thin, and the storage capacitance 70 can be finally increased.

【0060】図2及び図3に示すように、データ線6a
は、コンタクトホール81を介して中継接続用の中継層
71bに接続されており、更に中継層71bは、コンタ
クトホール82を介して、例えばポリシリコン膜からな
る半導体層1aのうち高濃度ソース領域1dに電気的に
接続されている。
As shown in FIGS. 2 and 3, the data line 6a
Is connected to a relay layer 71b for relay connection via a contact hole 81. The relay layer 71b is further connected via a contact hole 82 to the high-concentration source region 1d in the semiconductor layer 1a made of, for example, a polysilicon film. Is electrically connected to

【0061】本実施形態ではコンタクトホール81及び
82は、異なる平面位置に開孔されているが同一平面位
置に開孔されていてもよい。尚、中継層71bは、前述
した諸機能を持つ中継層71aと同一膜から同時形成さ
れる。
In the present embodiment, the contact holes 81 and 82 are formed at different plane positions, but may be formed at the same plane position. The relay layer 71b is formed simultaneously from the same film as the relay layer 71a having various functions described above.

【0062】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。係る定電位
源としては、TFT30を駆動するための走査信号を走
査線3aに供給するための走査線駆動回路(後述する)
や画像信号をデータ線6aに供給するサンプリング回路
を制御するデータ線駆動回路(後述する)に供給される
正電源や負電源の定電位源でもよいし、対向基板20の
対向電極21に供給される定電位でも構わない。更に、
下側遮光膜11aについても、その電位変動がTFT3
0に対して悪影響を及ぼすことを避けるために、容量線
300と同様に、画像表示領域からその周囲に延設して
定電位源に接続するとよい。
The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. As such a constant potential source, a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a.
Or a constant potential source such as a positive power supply or a negative power supply supplied to a data line driving circuit (described later) for controlling a sampling circuit for supplying an image signal to the data line 6a, or supplied to a counter electrode 21 of a counter substrate 20. Constant potential. Furthermore,
The potential fluctuation of the lower light-shielding film 11a
In order to avoid having an adverse effect on 0, like the capacitor line 300, it is preferable to extend from the image display area to the periphery thereof and connect to a constant potential source.

【0063】画素電極9aは、中継層71aを中継する
ことにより、コンタクトホール83及び85を介して半
導体層1aのうち高濃度ドレイン領域1eに電気的に接
続されている。このように中継層71a及び71bを中
継層として利用すれば、層間距離が例えば2000nm
程度に長くても、両者間を一つのコンタクトホールで接
続する技術的困難性を回避しつつ比較的小径の二つ以上
の直列なコンタクトホールで両者間を良好に接続でき、
画素開口率を高めること可能となり、コンタクトホール
開孔時におけるエッチングの突き抜け防止にも役立つ。
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact holes 83 and 85 by relaying the relay layer 71a. If the relay layers 71a and 71b are used as the relay layers in this manner, the interlayer distance becomes, for example, 2000 nm.
Even if it is long enough, both can be connected well with two or more series contact holes of relatively small diameter while avoiding the technical difficulty of connecting them with one contact hole,
It is possible to increase the pixel aperture ratio, and it is also useful for preventing penetration of etching when opening a contact hole.

【0064】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
In FIG. 2 and FIG. 3, the electro-optical device is
The device includes a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed opposite to the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0065】TFTアレイ基板10には、平面的に見て
データ線に沿って伸びるストライプ状の溝10cvが掘
られている(図2中右下がりの斜線領域で示されてい
る)。データ線6a及びデータ線6aに沿って形成され
たTFT30、中継層71b等は、この溝10cv内に
埋め込まれている。これにより、データ線6aに沿って
縦に伸びる帯状の平面領域においては、配線、素子等が
存在する領域と存在しない領域との間における段差が緩
和されており、最終的には段差に起因した液晶の配向不
良等の画像不良を低減できる。これに対し、走査線3a
に沿って横に伸びる帯状の平面領域においては、走査線
3a及び走査線3aの上方又は下方に積層された遮光膜
11a、容量線300、中継層71a等の複数の導電膜
が存在することにより、画素電極9aの下地表面が略台
形に盛り上げられている。このような構成及びこれによ
る作用効果については図4から図10を参照して後に詳
述する。
The TFT array substrate 10 has a groove 10cv in the form of a stripe extending along the data line when viewed in a plan view (shown by a hatched area at the lower right in FIG. 2). The data line 6a, the TFT 30 formed along the data line 6a, the relay layer 71b, and the like are buried in the trench 10cv. As a result, in the band-shaped planar region extending vertically along the data line 6a, the step between the region where the wiring, the element, and the like is present and the region where the wiring, the element, and the like are not present is reduced. Image defects such as liquid crystal alignment defects can be reduced. On the other hand, the scanning line 3a
In the strip-shaped planar region extending laterally along the scanning line 3a, there are a plurality of conductive films such as the light shielding film 11a, the capacitor line 300, and the relay layer 71a stacked above or below the scanning line 3a. The underlying surface of the pixel electrode 9a is raised substantially in a trapezoidal shape. Such a configuration and the operation and effect thereof will be described later in detail with reference to FIGS.

【0066】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
As shown in FIG. 3, the TFT array substrate 10
Is provided with a pixel electrode 9a, and above it,
Alignment film 16 that has been subjected to a predetermined alignment treatment such as a rubbing treatment
Is provided. The pixel electrode 9a is made of, for example, ITO (In
It is composed of a transparent conductive film such as a dium tin oxide film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

【0067】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. I have. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

【0068】対向基板20には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く遮光層を構成する容量線30
0及びデータ線6aと共に当該対向基板20上の遮光膜
により、対向基板20側からの入射光がチャネル領域1
a’や低濃度ソース領域1b及び低濃度ドレイン領域1
cに侵入するのを、より確実に阻止できる。更に、この
ような対向基板20上の遮光膜は、少なくとも入射光が
照射される面を高反射な膜で形成することにより、電気
光学装置の温度上昇を防ぐ働きをする。尚、このように
対向基板20上の遮光膜は好ましくは、平面的に見て容
量線300とデータ線6aとからなる遮光層の内側に位
置するように形成する。これにより、対向基板20上の
遮光膜により、各画素の開口率を低めることなく、この
ような遮光及び温度上昇防止の効果が得られる。
The opposing substrate 20 may be provided with a lattice-shaped or stripe-shaped light-shielding film. By adopting such a configuration, as described above, the capacitance line 30 constituting the light shielding layer
0 and the light-shielding film on the opposing substrate 20 together with the data lines 6a, the incident light from the opposing substrate 20 side is
a ′, the lightly doped source region 1b and the lightly doped drain region 1
c can be more reliably prevented from entering. Further, such a light-shielding film on the counter substrate 20 has a function of preventing a temperature rise of the electro-optical device by forming at least a surface irradiated with incident light with a highly reflective film. Note that the light-shielding film on the counter substrate 20 is preferably formed so as to be located inside the light-shielding layer including the capacitor lines 300 and the data lines 6a in plan view. As a result, the light-shielding film on the counter substrate 20 can provide such effects of light-shielding and temperature rise prevention without lowering the aperture ratio of each pixel.

【0069】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
The space between the TFT array substrate 10 and the opposing substrate 20 having the pixel electrode 9a and the opposing electrode 21 arranged in such a manner as to face each other is provided in a space surrounded by a sealing material described later. Liquid crystal, which is an example of an electro-optical material, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field is applied from the pixel electrode 9a.
A predetermined orientation state is taken by 6 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is used for bonding the TFT array substrate 10 and the opposing substrate 20 around them.
For example, it is an adhesive made of a photo-curing resin or a thermosetting resin, and a gap material such as glass fiber or glass beads for mixing the two substrates at a predetermined distance is mixed.

【0070】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
Further, under the pixel switching TFT 30, a base insulating film 12 is provided. Base insulating film 1
2 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 can be roughened during polishing or stains remaining after cleaning. T for pixel switching
It has a function of preventing deterioration of the characteristics of the FT 30.

【0071】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。
In FIG. 3, the pixel switching TFT
Reference numeral 30 denotes an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a and a channel region 1 of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a.
a ', an insulating thin film 2 including a gate insulating film for insulating the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a, a high-concentration source region 1d of the semiconductor layer 1a, and a high-concentration source region. It has a concentration drain region 1e.

【0072】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール82及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
On the scanning line 3a, a high concentration source region 1d
A first interlayer insulating film 41 is formed in which a contact hole 82 leading to the contact hole 83 and a contact hole 83 leading to the high concentration drain region 1e are opened.

【0073】第1層間絶縁膜41上には中継層71a及
び71b並びに容量線300が形成されており、これら
の上には、中継層71a及び71bへ夫々通じるコンタ
クトホール81及びコンタクトホール85が各々開孔さ
れた第2層間絶縁膜42が形成されている。
The relay layers 71a and 71b and the capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 and a contact hole 85 respectively leading to the relay layers 71a and 71b are formed thereon. An apertured second interlayer insulating film 42 is formed.

【0074】尚、本実施形態では、第1層間絶縁膜41
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
In this embodiment, the first interlayer insulating film 41 is used.
By sintering at 1000 ° C., the ions implanted into the polysilicon film forming the semiconductor layer 1a and the scanning line 3a may be activated. On the other hand, by not performing such sintering on the second interlayer insulating film 42, stress generated near the interface of the capacitance line 300 may be reduced.

【0075】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71aへ通じ
るコンタクトホール85が形成された第3層間絶縁膜4
3が形成されている。画素電極9aは、このように構成
された第3層間絶縁膜43の上面に設けられている。
The data lines 6a are formed on the second interlayer insulating film 42, and the third interlayer insulating film 4 on which a contact hole 85 leading to the relay layer 71a is formed.
3 are formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 configured as described above.

【0076】以上のように構成された本実施形態によれ
ば、対向基板20側からTFT30のチャネル領域1
a’及びその付近に入射光が入射しようとすると、デー
タ線6a及び内蔵遮光膜の一例たる容量線300(特
に、その第2膜73)で遮光を行う。他方、TFTアレ
イ基板10側から、TFT30のチャネル領域1a’及
びその付近に戻り光が入射しようとすると、下側遮光膜
11aで遮光を行う(特に、複板式のカラー表示用のプ
ロジェクタ等で複数の電気光学装置をプリズム等を介し
て組み合わせて一つの光学系を構成する場合には、他の
電気光学装置からプリズム等を突き抜けて来る投射光部
分からなる戻り光は強力であるので、有効である。)。
そして、高反射率のAl膜からなるデータ線6aや、反
射率の比較的高い高融点金属膜からなる第2膜73の内
面(即ち、TFT30に面する側の表面)に斜めの戻り
光が入射することにより発生する内面反射光、多重反射
光などは、光吸収層としての第1膜72及び中継層71
aにより吸収除去される。これらの結果、TFT30の
特性が光リークにより劣化することは殆ど無くなり、当
該電気光学装置では、非常に高い耐光性が得られる。
According to the present embodiment configured as described above, the channel region 1 of the TFT 30 is arranged from the counter substrate 20 side.
When the incident light attempts to enter a ′ and its vicinity, the data line 6a and the capacitance line 300 (particularly, the second film 73) as an example of the built-in light-shielding film are shielded. On the other hand, when return light attempts to enter the channel region 1a ′ of the TFT 30 and its vicinity from the TFT array substrate 10 side, the light is shielded by the lower light-shielding film 11a (especially by a multiple-plate type color projector such as a projector). When one electro-optical device is combined via a prism or the like to form one optical system, the return light composed of the projected light portion that penetrates the prism or the like from another electro-optical device is strong, so it is effective. is there.).
Then, oblique return light is applied to the inner surface of the data line 6a made of an Al film having a high reflectivity and the second film 73 made of a high melting point metal film having a relatively high reflectivity (that is, the surface facing the TFT 30). The internal reflection light, multiple reflection light, and the like generated by the incident light are reflected by the first film 72 and the relay layer 71 as the light absorbing layer.
Absorbed and removed by a. As a result, the characteristics of the TFT 30 hardly deteriorate due to light leakage, and the electro-optical device can have extremely high light resistance.

【0077】以上説明した実施形態では、蓄積容量70
の固定電位側電極を含む容量線300を、内蔵遮光膜と
する構成を採用しているが、蓄積容量70の画素電位側
電極を内蔵遮光膜として構成することも可能であり、或
いは画素電極9aとTFT30とを中継接続する中継層
を内蔵遮光膜として構成することも可能である。いずれ
の場合にも、高融点金属膜等の導電性の遮光膜から画素
電位側容量電極或いは中継層を形成すればよい。また、
第1膜72と第2膜73を共にポリシリコンから形成
し、光吸収層の機能を併せ持つ容量線としてもよい。
In the embodiment described above, the storage capacity 70
Although the configuration in which the capacitance line 300 including the fixed potential side electrode is used as the built-in light-shielding film is adopted, the pixel potential side electrode of the storage capacitor 70 may be formed as the built-in light-shielding film, or the pixel electrode 9a It is also possible to configure a relay layer for relay connection between the TFT and the TFT 30 as a built-in light shielding film. In any case, the pixel potential side capacitor electrode or the relay layer may be formed from a conductive light shielding film such as a high melting point metal film. Also,
Both the first film 72 and the second film 73 may be formed of polysilicon to form a capacitance line having the function of a light absorbing layer.

【0078】次に図4から図10を参照して、走査線3
aに沿って画素電極9aの下地表面が略台形に盛り上げ
られている構成及びこれによる作用効果について説明す
る。ここに図4は、図2のB−B’断面図である。図5
は、実施形態で用いられる走査線反転駆動方式における
各画素電極9aにおける電圧極性と横電界が生じる領域
C1とを示す画素電極の図式的平面図である。尚、図4
においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならしめ
てある。
Next, referring to FIG. 4 to FIG.
The configuration in which the underlying surface of the pixel electrode 9a is raised substantially in a trapezoidal shape along the line a, and the operation and effect thereof will be described. FIG. 4 is a sectional view taken along line BB ′ of FIG. FIG.
FIG. 3 is a schematic plan view of a pixel electrode showing a voltage polarity and a region C1 where a lateral electric field is generated in each pixel electrode 9a in the scanning line inversion driving method used in the embodiment. FIG.
In order to make each layer or member large enough to be recognizable in the drawings, the scale of each layer or member is varied.

【0079】図4に示すように、TFTアレイ基板10
における画素電極9aの下地表面は、走査線3a並びに
導電膜としての遮光膜11a、中継層71a、容量線3
00及び遮光膜11aの存在に対応して走査線3aに垂
直な断面で略台形に盛り上がっており、走査線3aに沿
って伸びる土手状の盛上り部401が形成されている。
そして、データ線6aの方向に相隣接する画素電極9a
は、盛上り部401における略台形の上面401T上に
至るまで形成されている。
As shown in FIG. 4, the TFT array substrate 10
The underlying surface of the pixel electrode 9a is formed with the scanning line 3a, the light-shielding film 11a as a conductive film, the relay layer 71a, and the capacitor line 3a.
Corresponding to 00 and the presence of the light-shielding film 11a, the cross section perpendicular to the scanning line 3a is raised substantially in a trapezoidal shape, and a bank-shaped raised portion 401 extending along the scanning line 3a is formed.
The pixel electrodes 9a adjacent to each other in the direction of the data line 6a
Are formed up to a substantially trapezoidal upper surface 401 </ b> T of the raised portion 401.

【0080】ここで図5を参照して、本実施形態で採用
する走査線反転駆動方式における、相隣接する画素電極
9aの電圧極性と横電界の発生領域との関係について説
明する。
Referring now to FIG. 5, the relationship between the voltage polarity of the pixel electrodes 9a adjacent to each other and the region where the lateral electric field is generated in the scanning line inversion driving method employed in this embodiment will be described.

【0081】即ち、図5(a)に示すように、n(但
し、nは自然数)番目のフィールド或いはフレームの画
像信号を表示する期間中には、画素電極9a毎に+又は
−で示す液晶駆動電圧の極性は反転されず、行毎に同一
極性で画素電極9aが駆動される。その後図5(b)に
示すように、n+1番目のフィールド或いは1フレーム
の画像信号を表示するに際し、各画素電極9aにおける
液晶駆動電圧の電圧極性は反転され、このn+1番目の
フィールド或いは1フレームの画像信号を表示する期間
中には、画素電極9a毎に+又は−で示す液晶駆動電圧
の極性は反転されず、行毎に同一極性で画素電極9aが
駆動される。そして、図5(a)及び図5(b)に示し
た状態が、1フィールド又は1フレームの周期で繰り返
されて、本実施形態における走査線反転駆動方式による
駆動が行われる。この結果、本実施形態によれば、直流
電圧印加による液晶の劣化を避けつつ、クロストークや
フリッカの低減された画像表示を行える。尚、走査線反
転駆動方式によれば、データ線反転駆動方式と比べて、
縦方向のクロストークが殆ど無い点で有利であり、ドッ
ト反転駆動方式と比べて、横電界が発生する領域が根本
的に少ない点で有利である。
That is, as shown in FIG. 5A, during the period of displaying the image signal of the nth (where n is a natural number) field or frame, the liquid crystal indicated by + or-for each pixel electrode 9a. The polarity of the drive voltage is not inverted, and the pixel electrodes 9a are driven with the same polarity for each row. Thereafter, as shown in FIG. 5B, when displaying the image signal of the (n + 1) th field or one frame, the voltage polarity of the liquid crystal driving voltage in each pixel electrode 9a is inverted, and the (n + 1) th field or one frame of the one frame is displayed. During the period of displaying the image signal, the polarity of the liquid crystal drive voltage indicated by + or-is not inverted for each pixel electrode 9a, and the pixel electrodes 9a are driven with the same polarity for each row. Then, the state shown in FIGS. 5A and 5B is repeated at a cycle of one field or one frame, and the driving by the scanning line inversion driving method in the present embodiment is performed. As a result, according to the present embodiment, image display with reduced crosstalk and flicker can be performed while avoiding deterioration of the liquid crystal due to the application of the DC voltage. According to the scanning line inversion driving method, compared with the data line inversion driving method,
This is advantageous in that there is almost no vertical crosstalk, and is advantageous in that the area in which a horizontal electric field is generated is fundamentally smaller than in the dot inversion driving method.

【0082】図5(a)及び図5(b)から分かるよう
に、走査線反転駆動方式では、横電界の発生領域C1は
常時、縦方向(Y方向)に相隣接する画素電極9a間の
間隙付近となる。
As can be seen from FIGS. 5A and 5B, in the scanning line inversion driving method, the horizontal electric field generation region C1 is always between the pixel electrodes 9a adjacent in the vertical direction (Y direction). It is near the gap.

【0083】再び図4において、本実施形態で走査線反
転駆動方式で駆動を行うと、このように走査線3aに沿
った横電界の発生領域C1では、盛上り部401におけ
る上面401Tの高さhに応じて縦電界が局所的に強め
られている。従って、横電界の発生領域C1における横
電界による悪影響を基本的に低減できる(即ち、当該横
電界の発生領域C1において、縦電界を横電界に対して
相対的に強めることにより横電界による悪影響を低減で
きる)。
Referring again to FIG. 4, when the driving is performed by the scanning line inversion driving method in the present embodiment, the height of the upper surface 401T of the rising portion 401 in the horizontal electric field generation region C1 along the scanning line 3a as described above. The vertical electric field is locally strengthened according to h. Therefore, the adverse effect of the horizontal electric field in the horizontal electric field generation region C1 can be basically reduced (that is, by increasing the vertical electric field relatively to the horizontal electric field in the horizontal electric field generation region C1, the adverse effect of the horizontal electric field can be reduced). Can be reduced).

【0084】次に、図4中矢印DRで示した方向にラビ
ング処理を施した場合の、配向膜16に対して擦り上げ
となる側の略台形の斜辺に対応する盛上り部401の上
り斜面401Uと擦り下げとなる側の略台形の斜辺に対
応する盛上り部401の下り斜面401Dとにおける、
液晶分子50aの配向状態について図6から図10を参
照して考察を加える。ここに、図6から図10では夫
々、その下側にある図式図で、図4と同じく図中左から
右にラビング処理が施された場合における液晶分子50
aの配向状態を、図4に示したB−B’断面に対応する
断面で各液晶分子50aを示す各棒の向きで図式的に示
しており、これらの上側にあるグラフで夫々、各水平位
置における光抜けの度合い(透過率)を示している。
Next, when the rubbing process is performed in the direction indicated by the arrow DR in FIG. 4, the upward slope of the rising portion 401 corresponding to the substantially trapezoidal oblique side on the side to be rubbed against the alignment film 16. 401U and the descending slope 401D of the raised portion 401 corresponding to the substantially trapezoidal oblique side on the side to be rubbed down,
The alignment state of the liquid crystal molecules 50a will be discussed with reference to FIGS. Here, in FIGS. 6 to 10, the liquid crystal molecules 50 in the case where the rubbing process is performed from left to right in the diagram as in FIG.
The alignment state of “a” is schematically shown by the direction of each bar indicating each liquid crystal molecule 50a in a cross section corresponding to the BB ′ cross section shown in FIG. 4, and each horizontal direction is shown in a graph above these. The degree of light leakage (transmittance) at a position is shown.

【0085】図6では、本実施形態のように盛上り部4
01の上面401T上に画素電極9aの端部が配置され
ている場合における液晶分子50aの配向状態を示して
いる。
In FIG. 6, as shown in the present embodiment, the bulging portion 4
11 shows an alignment state of the liquid crystal molecules 50a in a case where an end of the pixel electrode 9a is arranged on the upper surface 401T of the liquid crystal molecule 50a.

【0086】図7では、盛上り部401の上り斜面40
1U及び下り斜面401D上における比較的盛上り部4
01の上面401Tに近い位置に夫々、画素電極9aの
端部が配置されている場合における液晶分子50aの配
向状態を示している。
In FIG. 7, the rising slope 40 of the rising portion 401 is shown.
1U and relatively rising portion 4 on down slope 401D
11 shows the alignment state of the liquid crystal molecules 50a when the ends of the pixel electrodes 9a are arranged at positions near the upper surface 401T of the liquid crystal molecules 50a, respectively.

【0087】図8では、盛上り部401の上り斜面40
1U及び下り斜面401D上における比較的盛上り部4
01の底部に近い位置に夫々、画素電極9aの端部が配
置されている場合における液晶分子50aの配向状態を
示している。
In FIG. 8, the rising slope 40 of the rising portion 401 is shown.
1U and relatively rising portion 4 on down slope 401D
11 shows the alignment state of the liquid crystal molecules 50a when the ends of the pixel electrodes 9a are arranged at positions near the bottom of the pixel electrode 9a, respectively.

【0088】図9では、盛上り部401がない場合にお
ける液晶分子50aの配向状態を示している。
FIG. 9 shows an alignment state of the liquid crystal molecules 50a in a case where the raised portion 401 is not provided.

【0089】図10では、盛上り部401の下方に、画
素電極9aの端部が配置されている場合における液晶分
子50aの配向状態を示している。
FIG. 10 shows the alignment state of the liquid crystal molecules 50a when the end of the pixel electrode 9a is arranged below the raised portion 401.

【0090】図6から図8に示すように、ラビング方向
の上流側に位置する上り斜面401U及び画素電極9a
の端付近では、ラビング処理による液晶分子50aの傾
斜傾向と、横電界による液晶分子の傾斜傾向とは、概ね
一致している(即ち、どちらも図中右側に傾斜する傾向
を示す)。このため、傾斜傾向の異なる液晶分子50a
間における不連続面は生じていない。他方、ラビング方
向の下流側に位置する下り斜面401D及び画素電極9
aの端付近では、ラビング処理による液晶分子50aの
傾斜傾向と、横電界による液晶分子の傾斜傾向とは、逆
である(即ち、後者は液晶分子を左側に傾斜させる傾向
であり、前者は右側に傾斜させる傾向である)ので、傾
斜傾向の異なる液晶分子50a間における不連続面が位
置P1(図6参照)、位置P2(図7参照)及び位置P
3(図8参照)で夫々生じている。
As shown in FIGS. 6 to 8, the upward slope 401U and the pixel electrode 9a located on the upstream side in the rubbing direction.
In the vicinity of the end, the inclination tendency of the liquid crystal molecules 50a due to the rubbing process and the inclination tendency of the liquid crystal molecules due to the transverse electric field are almost the same (that is, both tend to incline to the right in the drawing). Therefore, the liquid crystal molecules 50a having different inclination tendencies
There is no discontinuity between them. On the other hand, the down slope 401D and the pixel electrode 9 located on the downstream side in the rubbing direction
Near the end of a, the inclination tendency of the liquid crystal molecules 50a due to the rubbing process is opposite to the inclination tendency of the liquid crystal molecules due to the transverse electric field (that is, the latter tends to incline the liquid crystal molecules to the left, and the former is to the right. (See FIG. 6), the position P2 (see FIG. 7), and the position P2 (see FIG. 7).
3 (see FIG. 8).

【0091】また図9に示すように、盛上り部401が
ない場合には、ラビング方向の上流側に位置する画素電
極9aの端付近では、ラビング処理による液晶分子50
aの傾斜傾向と、横電界による液晶分子50aの傾斜傾
向とは、概ね一致している。このため、傾斜傾向の異な
る液晶分子50a間における不連続面は生じていない。
他方、ラビング方向の下流側に位置する画素電極9aの
端付近では、ラビング処理による液晶分子50aの傾斜
傾向と、横電界による液晶分子50aの傾斜傾向とは、
逆であるので、傾斜傾向の異なる液晶分子50a間にお
ける不連続面が位置P4で生じている。
As shown in FIG. 9, when there is no raised portion 401, the liquid crystal molecules 50 formed by the rubbing process are located near the end of the pixel electrode 9a located on the upstream side in the rubbing direction.
The inclination tendency of a and the inclination tendency of the liquid crystal molecules 50a due to the lateral electric field are substantially the same. Therefore, there is no discontinuous surface between the liquid crystal molecules 50a having different inclinations.
On the other hand, near the end of the pixel electrode 9a located on the downstream side in the rubbing direction, the inclination tendency of the liquid crystal molecules 50a due to the rubbing treatment and the inclination tendency of the liquid crystal molecules 50a due to the transverse electric field are as follows.
Therefore, a discontinuous plane between the liquid crystal molecules 50a having different inclinations is generated at the position P4.

【0092】更に図10に示すように、盛上り部401
があってもその下方に画素電極の端が位置する場合に
は、ラビング方向の上流側に位置する上り斜面401U
付近では、ラビング処理による液晶分子50aの傾斜傾
向と、横電界による液晶分子50aの傾斜傾向とは、概
ね一致している。このため、傾斜傾向の異なる液晶分子
50a間における不連続面は生じていない。他方、ラビ
ング方向の下流側に位置する下り斜面401D付近で
は、ラビング処理による液晶分子50aの傾斜傾向と、
横電界による液晶分子50aの傾斜傾向とは、逆である
ので、傾斜傾向の異なる液晶分子50a間における不連
続面が位置P5で生じている。
Further, as shown in FIG.
If the edge of the pixel electrode is located below even if there is, the up slope 401U located on the upstream side in the rubbing direction
In the vicinity, the inclination tendency of the liquid crystal molecules 50a due to the rubbing process and the inclination tendency of the liquid crystal molecules 50a due to the lateral electric field are substantially the same. Therefore, there is no discontinuous surface between the liquid crystal molecules 50a having different inclinations. On the other hand, in the vicinity of the downward slope 401D located on the downstream side in the rubbing direction, the inclination tendency of the liquid crystal molecules 50a due to the rubbing treatment,
Since the inclination tendency of the liquid crystal molecules 50a due to the horizontal electric field is opposite, a discontinuous surface between the liquid crystal molecules 50a having different inclination tendencies is formed at the position P5.

【0093】図6から図10に示したように、横電界の
発生領域では縦電界で液晶分子50aの配向状態を制御
できないため、横電界による一次的な表示不良或いは動
作不良として光抜けが引き起こされている。そして、そ
の光抜けのピークは、光抜けの特性曲線C1(図6参
照)、特性曲線C2(図7参照)、特性曲線C3(図8
参照)、特性曲線C4(図9参照)及び特性曲線C5
(図10参照)に夫々示したように、相隣接する画素電
極9a間の間隙の中央に位置している。これに対して、
ラビング処理の下流側における位置P1(図6参照)、
位置P2(図7参照)、位置P3(図8参照)、位置P
4(図9参照)及び位置P5(図10参照)で夫々発生
した不連続面により、横電界による二次的な表示不良或
いは動作不良として光抜けが引き起こされている。
As shown in FIGS. 6 to 10, since the alignment state of the liquid crystal molecules 50a cannot be controlled by the vertical electric field in the region where the horizontal electric field is generated, light leakage is caused as a primary display defect or operation defect due to the horizontal electric field. Have been. The peaks of the light leakage are shown by the characteristic curve C1 (see FIG. 6), the characteristic curve C2 (see FIG. 7), and the characteristic curve C3 (see FIG. 8).
Characteristic curve C4 (see FIG. 9) and characteristic curve C5.
As shown in FIG. 10 (see FIG. 10), they are located at the center of the gap between adjacent pixel electrodes 9a. On the contrary,
Position P1 on the downstream side of the rubbing process (see FIG. 6),
Position P2 (see FIG. 7), Position P3 (see FIG. 8), Position P
4 (see FIG. 9) and the discontinuous planes generated at the position P5 (see FIG. 10) respectively cause light leakage as a secondary display failure or operation failure due to the lateral electric field.

【0094】ここで本実施形態では特に図6に示したよ
うに、画素電極9aの下地表面には盛上り部401が設
けられており、画素電極9aの縁部は、盛上り部401
の上面401T上に形成されている。従って、画素電極
9aの縁付近において、画素電極9aと対向電極21
(図3参照)との距離を上面401Tの高さhに応じて
狭めることにより縦電界を局所的に強めることができ、
図6において特選曲線C1のピークは低く抑えられてい
る。即ち、前述した横電界による一次的及び二次的な動
作不良を基本的に低減できている。
Here, in this embodiment, as shown in FIG. 6 in particular, a raised portion 401 is provided on the base surface of the pixel electrode 9a, and the edge of the pixel electrode 9a is
On the upper surface 401T. Therefore, in the vicinity of the edge of the pixel electrode 9a, the pixel electrode 9a and the counter electrode 21
The vertical electric field can be locally strengthened by reducing the distance from the upper surface 401T (see FIG. 3) in accordance with the height h of the upper surface 401T.
In FIG. 6, the peak of the special curve C1 is kept low. That is, the primary and secondary operation failures due to the above-described lateral electric field can be basically reduced.

【0095】しかも、位置P1で不連続面が生じている
ものの、下り斜面401D側にある画素電極9aの端は
上面401U上に配置されているため、当該不連続面の
位置P1は下り斜面401Dの平面領域内に位置するこ
とになる。即ち、図6に示した特性曲線C1から分かる
ように、横電界の発生領域における横電界による一次的
な動作不良と、不連続面における横電界による二次的な
動作不良と(加えて、液晶層50の層厚の凹凸に起因し
た液晶分子50aの配向不良と)が発生する平面領域を
重複させることが可能となる。
Further, although a discontinuous surface is generated at the position P1, the end of the pixel electrode 9a on the side of the downward slope 401D is disposed on the upper surface 401U, and therefore, the position P1 of the discontinuous surface is at the downward slope 401D. In the plane area of That is, as can be seen from the characteristic curve C1 shown in FIG. 6, the primary operation failure due to the lateral electric field in the region where the lateral electric field is generated and the secondary operation failure due to the lateral electric field at the discontinuous surface (in addition to the liquid crystal). It is possible to overlap the planar region where the liquid crystal molecules 50a are poorly aligned due to unevenness in the thickness of the layer 50).

【0096】従って、平面的に見て盛上り部401を容
量線300、遮光膜11a等で隠せば、横電界による一
次的及び二次的な動作不良により光抜け等の表示不良が
生じるのを未然防止できる。
Therefore, if the raised portion 401 is hidden by the capacitance line 300, the light-shielding film 11a, etc. in a plan view, display defects such as light leakage due to primary and secondary operation failures due to the lateral electric field will not occur. It can be prevented before it happens.

【0097】他方、図7及び図8に示すように、下り斜
面401D側にある画素電極9aの端が上面401U上
に配置されていないと、特性曲線C2(図7参照)及び
C3(図8参照)から分かるように、横電界の発生領域
における横電界による一次的な動作不良が大きくなるば
かりでなく、横電界の発生領域における横電界による一
次的な動作不良が生じる領域から、不連続面における横
電界による二次的な動作不良が発生する位置P2(図7
参照)及び位置P3(図8参照)が外れてしまう。この
ため、不連続面における横電界による二次的な動作不良
が単独でピークを持つようになり、平面的に見て盛上り
部401を容量線300、遮光膜11a等で隠すだけで
は、不連続面における横電界による二次的な動作不良に
よって光抜けが生じるのを未然防止できなくなってしま
うのである。
On the other hand, as shown in FIGS. 7 and 8, if the end of the pixel electrode 9a on the side of the downward slope 401D is not arranged on the upper surface 401U, the characteristic curves C2 (see FIG. 7) and C3 (see FIG. As can be seen from FIG. 1), not only the primary operation failure due to the lateral electric field in the region where the lateral electric field is generated increases, but also the region where the primary operation failure due to the lateral electric field occurs in the region where the lateral electric field occurs, the discontinuous surface The position P2 where the secondary operation failure occurs due to the horizontal electric field in FIG.
(See FIG. 8) and the position P3 (see FIG. 8). For this reason, the secondary operation failure due to the lateral electric field on the discontinuous surface has a peak alone, and it is not possible to simply hide the raised portion 401 with the capacitance line 300, the light shielding film 11a, or the like in plan view. It is impossible to prevent the occurrence of light leakage due to the secondary operation failure due to the lateral electric field in the continuous surface.

【0098】更に図9及び図10に示すように、盛上り
部401が形成されていなかったり、形成されていても
画素電極9aがこの上に形成されていない場合には、画
素電極9aの縁付近において、画素電極9aと対向電極
21(図3参照)との距離を盛上り部401の高さに応
じて狭めることができないため、縦電界を局所的に強め
ることはできない。このため、図9及び図10において
特選曲線C4及びC5に示すように、横電界による一次
的及び二次的な動作不良が非常に大きくなってしまう。
更に、不連続面における横電界による二次的な動作不良
が発生する位置P4(図9参照)及び位置P5(図10
参照)も、画素電極9a間の間隙から大きく外れてしま
う。このため、平面的に見て画素電極9a間の間隙(図
9の場合)或いは盛上り部401(図10の場合)を容
量線300、遮光膜11a等で隠すだけでは、不連続面
における横電界による二次的な動作不良によって光抜け
が生じるのを未然防止できなくなってしまうのである。
Further, as shown in FIGS. 9 and 10, when the raised portion 401 is not formed or the pixel electrode 9a is not formed on the raised portion 401, the edge of the pixel electrode 9a is formed. In the vicinity, the distance between the pixel electrode 9a and the counter electrode 21 (see FIG. 3) cannot be reduced in accordance with the height of the raised portion 401, so that the vertical electric field cannot be locally increased. For this reason, as shown by the special curves C4 and C5 in FIGS. 9 and 10, the primary and secondary operation failures due to the lateral electric field become extremely large.
Further, a position P4 (see FIG. 9) and a position P5 (see FIG. 10) where the secondary operation failure due to the lateral electric field occurs on the discontinuous surface.
) Greatly deviates from the gap between the pixel electrodes 9a. Therefore, if the gap between the pixel electrodes 9a (in the case of FIG. 9) or the raised portion 401 (in the case of FIG. 10) is simply hidden by the capacitance line 300, the light-shielding film 11a, or the like when viewed in a plan view, the horizontal surface in the discontinuous surface is not obtained. It is impossible to prevent the occurrence of light leakage due to the secondary operation failure due to the electric field.

【0099】以上図6から図10を参照して説明したよ
うに、図4に示した如き構成を有する本実施形態によれ
ば、液晶の配向不良に起因した表示不良が低減されてお
り、最終的には、明るく高品位の画像を表示できる。
As described above with reference to FIGS. 6 to 10, according to the present embodiment having the configuration shown in FIG. 4, display defects due to defective liquid crystal alignment are reduced. Specifically, a bright and high-quality image can be displayed.

【0100】しかも本実施形態では、盛上り部401を
盛り上げるために、上側遮光膜を兼ねる容量線300、
中継層71a及び遮光膜11a含む導電膜並びに走査線
3aを用いており、盛上り部401形成用の専用膜を形
成しないので、積層構造及び製造プロセスの単純化を図
ることができ、実践上大変有利である。
Further, in the present embodiment, in order to excite the raised portion 401, the capacitance line 300 also serving as the upper light-shielding film is used.
Since the conductive film including the relay layer 71a and the light-shielding film 11a and the scanning line 3a are used, and a dedicated film for forming the raised portion 401 is not formed, the laminated structure and the manufacturing process can be simplified, which is very difficult in practice. It is advantageous.

【0101】また本実施形態では、図4に示したよう
に、上側遮光膜を兼ねる容量線300は、その下方に積
層された走査線3aを含む他の導電膜よりも、幅広に形
成されている。このため、容量線300によりTFT3
0を上方から確実に覆うことができる。同時に、上側に
ある容量線300の幅が広い分だけ、盛上り部401の
上り斜面401U及び下り斜面401Dの傾斜の始まり
と終りとを滑らかにできる。
In this embodiment, as shown in FIG. 4, the capacitance line 300 also serving as the upper light-shielding film is formed wider than other conductive films including the scanning line 3a stacked thereunder. I have. For this reason, the TFT 3
0 can be reliably covered from above. At the same time, the start and end of the slope of the rising slope 401U and the falling slope 401D of the rising part 401 can be made smoother by the width of the upper capacitance line 300.

【0102】更に本実施形態では特に、盛上り部401
の両斜辺の傾斜角は相等しい。このため、盛上り部40
1上に相隣接する画素電極9aの縁部を盛上り部401
の両側に対称に配置でき、横電界の発生ピークを盛上り
部401の上面401T上に位置させることが可能とな
る。従って、横電界が発生する領域を、盛上り部401
を覆う遮光膜により、確実に覆うことが可能となる。
Further, in the present embodiment, particularly, the raised portion 401
Have the same inclination angle. For this reason, the rising portion 40
The edge portions of the pixel electrodes 9a adjacent to each other on the upper portion 1 are raised portions 401.
Can be arranged symmetrically on both sides, and the generation peak of the lateral electric field can be located on the upper surface 401T of the raised portion 401. Therefore, the region where the horizontal electric field is generated is defined by
Can be surely covered by the light-shielding film covering.

【0103】(第2実施形態)次に図11を参照して、
本発明の電気光学装置の第2実施形態について説明を加
える。尚、第2実施形態は、上記第1実施形態において
走査線に沿って略台形に盛り上げられた盛上り部に関す
るものであるので、盛上り部の構成についてのみ説明す
る。その他の構成については上述した第1実施形態の場
合と同様である。ここに図11(a)〜図11(c)は
夫々、図4で示したB−B’断面に対応する断面におけ
る第2実施形態の盛上り部を示す断面図である。
(Second Embodiment) Next, referring to FIG.
A second embodiment of the electro-optical device according to the invention will be described. Note that the second embodiment relates to a raised portion that is raised substantially in a trapezoidal shape along a scanning line in the first embodiment, and thus only the configuration of the raised portion will be described. Other configurations are the same as those in the first embodiment. Here, FIGS. 11A to 11C are cross-sectional views each showing a raised portion of the second embodiment in a cross section corresponding to the BB ′ cross section shown in FIG.

【0104】第2実施形態は、盛上り部の傾斜を、複数
の導電膜の幅を変更することで制御するものである。
In the second embodiment, the inclination of the raised portion is controlled by changing the width of a plurality of conductive films.

【0105】即ち、図11(a)〜図11(c)に夫々
示すように、盛上り部402〜404は、一方が走査線
からなると共に複数の導電膜501及び502が積層さ
れ、その上方に層間絶縁膜503が積層されてなる。
That is, as shown in FIGS. 11 (a) to 11 (c), each of the raised portions 402 to 404 has one of scanning lines and a plurality of conductive films 501 and 502 stacked thereon. And an interlayer insulating film 503 is laminated thereon.

【0106】そして特に図11(a)に示す盛上り部4
02のように、導電膜501及び502の幅は、同一で
もよい。
In particular, the rising portion 4 shown in FIG.
As in 02, the widths of the conductive films 501 and 502 may be the same.

【0107】但し、図11(b)に示す盛上り部403
又は図11(c)に示す盛上り部404ように、導電膜
501及び502の幅は相異なるのが好ましい。このよ
うに構成すれば、導電膜501及び502間の幅の相違
に応じて、盛上り部404又は405の斜辺の傾斜を緩
やかにできる。このため、斜辺の下端付近でラビングを
良好に行なうことができると共に、斜辺の下端付近で液
晶の傾斜傾向が急峻に或いは不連続に変化する個所が発
生するのを防げる。
However, the protruding portion 403 shown in FIG.
Alternatively, it is preferable that the widths of the conductive films 501 and 502 be different from each other, as in a raised portion 404 shown in FIG. With this configuration, the slope of the oblique side of the raised portion 404 or 405 can be made gentle according to the difference in the width between the conductive films 501 and 502. Therefore, rubbing can be favorably performed near the lower end of the oblique side, and the occurrence of a portion where the inclination of the liquid crystal changes steeply or discontinuously near the lower end of the oblique side can be prevented.

【0108】尚、本実施形態において、導電膜501及
び502間に層間絶縁膜を積層すれば、両者を異なる配
線や電極等として利用できる。
In this embodiment, if an interlayer insulating film is laminated between the conductive films 501 and 502, they can be used as different wirings, electrodes, and the like.

【0109】(第3実施形態)次に図12を参照して、
本発明の電気光学装置の第3実施形態について説明を加
える。尚、第3実施形態は、上記第1実施形態において
走査線に沿って略台形に盛り上げられた盛上り部に関す
るものであるので、盛上り部の構成についてのみ説明す
る。その他の構成については上述した第1実施形態の場
合と同様である。ここに図12(a)〜図12(d)は
夫々、図4で示したB−B’断面に対応する断面におけ
る第3実施形態の盛上り部を示す断面図である。
(Third Embodiment) Next, referring to FIG.
A third embodiment of the electro-optical device according to the invention will be described. Note that the third embodiment relates to a raised portion that is raised substantially in a trapezoidal shape along a scanning line in the first embodiment, and thus only the configuration of the raised portion will be described. Other configurations are the same as those in the first embodiment. FIGS. 12A to 12D are cross-sectional views each showing a swelling portion of the third embodiment in a cross section corresponding to the BB ′ cross section shown in FIG.

【0110】第3実施形態は、盛上り部の傾斜を、走査
線の上方に積層された層間絶線膜の形状或いは膜厚を変
更することで制御するものである。
In the third embodiment, the inclination of the raised portion is controlled by changing the shape or film thickness of the interlayer insulating film stacked above the scanning line.

【0111】即ち、図12(a)〜図12(d)に夫々
示すように、盛上り部405〜408は、走査線上に積
層された導電膜又は走査線からなる導電膜603が、層
間絶縁膜601上に形成されており、導電膜603の上
方には、層間絶縁膜602が形成されている。
That is, as shown in FIGS. 12 (a) to 12 (d), the raised portions 405 to 408 are formed by a conductive film laminated on a scanning line or a conductive film 603 formed of a scanning line. An interlayer insulating film 602 is formed over the film 601 and above the conductive film 603.

【0112】そして特に図12(a)に示す盛上り部4
05のように、層間絶縁膜602は盛上り部405の周
辺で途切れていてもよい。
In particular, the bulging portion 4 shown in FIG.
As in 05, the interlayer insulating film 602 may be interrupted around the raised portion 405.

【0113】但し、図12(b)に示す盛上り部406
のように、層間絶縁膜602は盛上り部406の周辺に
広がって形成されているのが好ましい。このように構成
すれば、層間絶縁膜602の厚みに応じて、盛上り部4
06の斜辺の傾斜を緩やかにできる。このため、斜辺の
下端付近でラビングを良好に行なうことができると共
に、斜辺の下端付近で液晶の傾斜傾向が急峻に或いは不
連続に変化する個所が発生するのを防げる。
However, the protruding portion 406 shown in FIG.
It is preferable that the interlayer insulating film 602 is formed so as to extend around the raised portion 406 as shown in FIG. With this configuration, the bulging portion 4 is formed in accordance with the thickness of the interlayer insulating film 602.
The inclination of the hypotenuse of 06 can be made gentle. Therefore, rubbing can be favorably performed near the lower end of the oblique side, and the occurrence of a portion where the inclination of the liquid crystal changes steeply or discontinuously near the lower end of the oblique side can be prevented.

【0114】また、図12(c)に示す盛上り部407
のように、層間絶縁膜602は導電膜603の膜厚より
も薄くてもよい。
Further, the bulging portion 407 shown in FIG.
As described above, the interlayer insulating film 602 may be thinner than the thickness of the conductive film 603.

【0115】但し、図12(d)に示す盛上り部408
のように、層間絶縁膜602は導電膜603の膜厚より
も厚いのが好ましい。このように構成すれば、層間絶縁
膜602の厚みに応じて、盛上り部406の斜辺の傾斜
を緩やかにできる。
However, the protruding portion 408 shown in FIG.
As described above, the interlayer insulating film 602 is preferably thicker than the conductive film 603. With such a configuration, the slope of the oblique side of the raised portion 406 can be made gentle according to the thickness of the interlayer insulating film 602.

【0116】(第4実施形態)次に図13を参照して、
本発明の電気光学装置の第4実施形態について説明を加
える。尚、第4実施形態は、上記第1実施形態において
走査線に沿って略台形に盛り上げられた盛上り部に関す
るものであるので、盛上り部の構成についてのみ説明す
る。その他の構成については上述した第1実施形態の場
合と同様である。ここに図13は、図4で示したB−
B’断面に対応する断面における第4実施形態の盛上り
部を示す断面図である。
(Fourth Embodiment) Next, referring to FIG.
A fourth embodiment of the electro-optical device according to the invention will be described. Note that the fourth embodiment relates to a raised portion that is raised substantially in a trapezoidal shape along a scanning line in the first embodiment, and thus only the configuration of the raised portion will be described. Other configurations are the same as those in the first embodiment. Here, FIG. 13 shows the B-
It is sectional drawing which shows the swelling part of 4th Embodiment in the cross section corresponding to B 'cross section.

【0117】第4実施形態は、盛上り部の斜面の傾斜角
を、ラビングの擦り上げ側と擦り下げ側とで相異なるせ
るものである。
In the fourth embodiment, the inclination angle of the slope of the raised portion is made different between the rubbing side and the rubbing side.

【0118】即ち、図13に示すように、盛上り部40
9は、一方が走査線からなる複数の導電膜701及び7
02が積層され、その上方に層間絶縁膜703が積層さ
れてなる。
That is, as shown in FIG.
Reference numeral 9 denotes a plurality of conductive films 701 and 7 each having a scanning line.
02 is laminated, and an interlayer insulating film 703 is laminated thereon.

【0119】そして特に大きさの異なる導電膜701及
び702が左右非対称に積層されることにより、上り斜
面の傾斜角θ1よりも、下り斜面の傾斜角θ2が小さく
なるように構成されている。上り斜面では、このように
傾斜角θ1を大きくしても不連続面は生じない。他方、
傾斜角が表示不良に敏感な側である下り斜面では、この
ように傾斜角θ2を小さくすること、全体として発生す
る表示不良を低減できる。更に、基板上領域における限
られた幅内に、盛上り部409を収めるためには、この
ように表示不良に敏感でない傾斜角θ1を大きくして盛
上り部409を幅狭にすることは効果的である。
In particular, the conductive films 701 and 702 having different sizes are asymmetrically stacked so that the inclination angle θ2 of the down slope is smaller than the inclination angle θ1 of the up slope. On an upward slope, a discontinuous surface does not occur even if the inclination angle θ1 is increased in this way. On the other hand,
On a descending slope where the tilt angle is sensitive to display defects, it is possible to reduce the tilt angle θ2 in this way, and to reduce display defects that occur as a whole. Furthermore, in order to accommodate the raised portion 409 within the limited width in the area on the substrate, it is effective to increase the inclination angle θ1 that is not sensitive to display defects and narrow the raised portion 409. It is a target.

【0120】尚、本実施形態において、導電膜701及
び702間に層間絶縁膜を積層すれば、両者を異なる配
線や電極等として利用できる。
In this embodiment, if an interlayer insulating film is stacked between the conductive films 701 and 702, both can be used as different wirings, electrodes, and the like.

【0121】(第5実施形態)次に図14を参照して、
本発明の電気光学装置の第5実施形態について説明を加
える。尚、第5実施形態は、上記第1実施形態において
走査線に沿って略台形に盛り上げられた盛上り部に関す
るものであるので、盛上り部の構成についてのみ説明す
る。その他の構成については上述した第1実施形態の場
合と同様である。ここに図14は、図4で示したB−
B’断面に対応する断面における第5実施形態における
盛上り部を拡大して示す断面図である。
(Fifth Embodiment) Next, referring to FIG.
A fifth embodiment of the electro-optical device according to the invention will be described. Note that the fifth embodiment relates to a raised portion that is raised substantially in a trapezoidal shape along a scanning line in the first embodiment, and thus only the configuration of the raised portion will be described. Other configurations are the same as those in the first embodiment. Here, FIG. 14 shows the B-
It is sectional drawing which expands and shows the rising part in 5th Embodiment in the cross section corresponding to B 'cross section.

【0122】第5実施形態は、盛上り部の形状を、上り
斜面における平均傾斜角及び立ち上がり角度により規定
するものである。
In the fifth embodiment, the shape of the rising portion is defined by the average inclination angle and the rising angle on the upward slope.

【0123】即ち、図14に示すように、盛上り部41
0は、ラビング処理が擦り上げとなる側における曲線状
の上り斜面の凹凸を平均化した平均傾斜角度θaが、8
0度以下に設定されている。このように構成すれば、ラ
ビング処理が擦り上げとなる上り斜面でラビング処理を
良好に施すことが可能となり、当該上り斜面における液
晶の配向状態を良好に制御できる。
That is, as shown in FIG.
0 is an average inclination angle θa obtained by averaging unevenness of a curved up slope on the side where the rubbing treatment is to be rubbed is 8;
It is set to 0 degrees or less. According to this structure, the rubbing can be satisfactorily performed on the up slope where the rubbing is rubbed, and the alignment state of the liquid crystal on the up slope can be well controlled.

【0124】この際、盛上り部410の斜面における立
ち上がり角度θbが90度以下である(即ち、逆テーパ
になっていない)ように構成するのが好ましい。このよ
うに構成すれば、ラビング処理が擦り上げとなる上り斜
面でラビング処理を一層良好に施すことが可能となる。
At this time, it is preferable that the rising angle θb on the slope of the raised portion 410 is 90 degrees or less (that is, the tapered portion does not have a reverse taper). According to this structure, the rubbing process can be performed more favorably on an upward slope where the rubbing process is rubbed.

【0125】以上説明した各実施形態では、図3に示し
たように多数の導電層を積層することにより、画素電極
9aの下地面(即ち、第3層間絶縁膜43の表面)にお
けるデータ線6aに沿った領域に段差が生じるのを、T
FTアレイ基板10にデータ線に沿ったストライプ状の
溝10cvを掘ることで緩和しているが、これに変えて
又は加えて、下地絶縁膜12、第1層間絶縁膜41、第
2層間絶縁膜42、第3層間絶縁膜43に溝を掘って、
データ線6a等の配線やTFT30等を埋め込むことに
より平坦化処理を行ってもよい。
In each of the embodiments described above, by stacking a large number of conductive layers as shown in FIG. 3, the data lines 6a on the ground under the pixel electrodes 9a (ie, the surface of the third interlayer insulating film 43) are formed. A step is generated in the region along
This is mitigated by digging a stripe-shaped groove 10cv along the data line in the FT array substrate 10, but instead or additionally, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 42, a groove is dug in the third interlayer insulating film 43,
The flattening process may be performed by embedding the wiring such as the data line 6a or the TFT 30 or the like.

【0126】更に以上説明した実施形態では、画素スイ
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部の光リーク電流を防止でき、オフ時の電流を低
減することができる。
In the embodiment described above, the pixel switching TFT 30 preferably has the LDD structure as shown in FIG. 3, but does not implant impurities into the low-concentration source region 1b and the low-concentration drain region 1c. An impurity may be implanted at a high concentration using an offset structure, or using a gate electrode composed of a part of the scanning line 3a as a mask.
A self-aligned TFT that forms high-concentration source and drain regions in a self-aligned manner may be used. In the present embodiment, the gate switching TFT 30 has a single gate structure in which only one gate electrode is disposed between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. It may be arranged. In this way, the TF is more than dual gate or triple gate.
With T, light leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-state current can be reduced.

【0127】更にまた以上説明した実施形態では、画素
電極9aは透明電極からなるが、画素電極を反射電極か
ら構成して反射型の電気光学装置とすることも可能であ
る。この場合にも、液晶の配向不良を低減でき、明るく
高品位の画像表示を反射型の電気光学装置により実現で
きる。
Further, in the embodiment described above, the pixel electrode 9a is formed of a transparent electrode. However, the pixel electrode may be formed of a reflective electrode to form a reflective electro-optical device. Also in this case, defective alignment of the liquid crystal can be reduced, and a bright and high-quality image display can be realized by the reflective electro-optical device.

【0128】(電気光学装置の全体構成)以上のように
構成された電気光学装置の全体構成を図15及び図16
を参照して説明する。尚、図15は、TFTアレイ基板
10をその上に形成された各構成要素と共に対向基板2
0の側から見た平面図であり、図16は、図15のH−
H’断面図である。
(Overall Configuration of Electro-Optical Device) FIGS. 15 and 16 show the overall configuration of the electro-optical device configured as described above.
This will be described with reference to FIG. FIG. 15 shows the TFT array substrate 10 together with the components formed thereon and the counter substrate 2.
FIG. 16 is a plan view seen from the side of FIG.
It is H 'sectional drawing.

【0129】図15において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図16に示すように、図5に示した
シール材52とほぼ同じ輪郭を持つ対向基板20が当該
シール材52によりTFTアレイ基板10に固着されて
いる。
In FIG. 15, on the TFT array substrate 10, a sealing material 52 is provided along the edge thereof, and in parallel with the inside of the sealing material 52, a light shielding as a frame defining the periphery of the image display area 10a is provided. A film 53 is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 1 for driving a scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing.
04 are provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. In addition, the data line driving circuit 10
1 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, the scanning line driving circuits 10 provided on both sides of the image display area 10a are provided.
A plurality of wirings 105 are provided to connect the four wirings. In at least one of the corners of the counter substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided. Then, as shown in FIG. 16, the opposing substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 5 is fixed to the TFT array substrate 10 by the sealing material 52.

【0130】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
Note that, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, and a plurality of Data line 6a
A precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping. Good.

【0131】以上図1から図16を参照して説明した電
気光学装置では、データ線駆動回路101及び走査線駆
動回路104をTFTアレイ基板10の上に設ける代わ
りに、例えばTAB(Tape Automated bonding)基板上
に実装された駆動用LSIに、TFTアレイ基板10の
周辺部に設けられた異方性導電フィルムを介して電気的
及び機械的に接続するようにしてもよい。また、対向基
板20の投射光が入射する側及びTFTアレイ基板10
の出射光が出射する側には各々、例えば、TNモード、
VA(Vertically Aligned)モード、PDLC(Polymer
Dispersed Liquid Crystal)モード等の動作モードや、
ノーマリーホワイトモード/ノーマリーブラックモード
の別に応じて、偏光フィルム、位相差フィルム、偏光板
などが所定の方向で配置される。
In the electro-optical device described above with reference to FIGS. 1 to 16, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, TAB (Tape Automated Bonding) The driving LSI mounted on the substrate may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Also, the side of the opposite substrate 20 on which the projected light is incident and the TFT array substrate 10
For example, the TN mode,
VA (Vertically Aligned) mode, PDLC (Polymer
Operation modes such as (Dispersed Liquid Crystal) mode,
A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the normally white mode / normally black mode.

【0132】以上説明した電気光学装置は、プロジェク
タに適用されるため、3枚の電気光学装置がRGB用の
ライトバルブとして各々用いられ、各ライトバルブには
各々RGB色分解用のダイクロイックミラーを介して分
解された各色の光が投射光として各々入射されることに
なる。従って、各実施形態では、対向基板20に、カラ
ーフィルタは設けられていない。しかしながら、画素電
極9aに対向する所定領域にRGBのカラーフィルタを
その保護膜と共に、対向基板20上に形成してもよい。
このようにすれば、プロジェクタ以外の直視型や反射型
のカラー電気光学装置について、各実施形態における電
気光学装置を適用できる。また、対向基板20上に1画
素1個対応するようにマイクロレンズを形成してもよ
い。あるいは、TFTアレイ基板10上のRGBに対向
する画素電極9a下にカラーレジスト等でカラーフィル
タ層を形成することも可能である。このようにすれば、
入射光の集光効率を向上することで、明るい電気光学装
置が実現できる。更にまた、対向基板20上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、RGB色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー電気光学装置が実
現できる。
Since the above-described electro-optical device is applied to a projector, three electro-optical devices are used as RGB light valves, and each light valve is provided with a dichroic mirror for RGB color separation. The light of each color decomposed by the light is respectively incident as projection light. Therefore, in each embodiment, the opposing substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 in a predetermined region facing the pixel electrode 9a together with the protective film.
In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. If you do this,
By improving the efficiency of condensing incident light, a bright electro-optical device can be realized. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.

【0133】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置もまた本発
明の技術的範囲に含まれるものである。
The present invention is not limited to the above-described embodiments, but can be appropriately modified without departing from the spirit and spirit of the invention which can be read from the claims and the entire specification. Such an electro-optical device is also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の製造方法の実施形態で製造される電気
光学装置における画像表示領域を構成するマトリクス状
の複数の画素に設けられた各種素子、配線等の等価回路
である。
FIG. 1 is an equivalent circuit such as various elements and wiring provided in a plurality of pixels in a matrix forming an image display area in an electro-optical device manufactured by an embodiment of a manufacturing method of the present invention.

【図2】図1の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたTFTアレイ基板の相隣接
する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device of FIG.

【図3】図2のA−A’断面図である。FIG. 3 is a sectional view taken along line A-A 'of FIG.

【図4】図2のB−B’断面図である。FIG. 4 is a sectional view taken along line B-B 'of FIG.

【図5】実施形態で用いられる1H反転駆動方式におけ
る各電極における電圧極性と横電界が生じる領域とを示
す画素電極の図式的平面図である。
FIG. 5 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1H inversion driving method used in the embodiment.

【図6】 本実施形態における液晶分子の配向状態を、
図4に示したB−B’断面に対応する断面で、各水平位
置における光抜けの度合い(透過率)と共に、各液晶分
子を示す各棒の向きで図式的に示す説明図である。
FIG. 6 shows an alignment state of liquid crystal molecules in the present embodiment.
FIG. 5 is an explanatory diagram schematically showing, in a cross section corresponding to the BB ′ cross section shown in FIG. 4, the degree of light leakage (transmittance) at each horizontal position and the direction of each rod indicating each liquid crystal molecule.

【図7】 一の比較例における液晶分子の配向状態を、
図4に示したB−B’断面に対応する断面で、各水平位
置における光抜けの度合い(透過率)と共に、各液晶分
子を示す各棒の向きで図式的に示す説明図である。
FIG. 7 shows an alignment state of liquid crystal molecules in one comparative example.
FIG. 5 is an explanatory diagram schematically showing, in a cross section corresponding to the BB ′ cross section shown in FIG. 4, the degree of light leakage (transmittance) at each horizontal position and the direction of each rod indicating each liquid crystal molecule.

【図8】 他の比較例における液晶分子の配向状態を、
図4に示したB−B’断面に対応する断面で、各水平位
置における光抜けの度合い(透過率)と共に、各液晶分
子を示す各棒の向きで図式的に示す説明図である。
FIG. 8 shows an alignment state of liquid crystal molecules in another comparative example.
FIG. 5 is an explanatory diagram schematically showing, in a cross section corresponding to the BB ′ cross section shown in FIG. 4, the degree of light leakage (transmittance) at each horizontal position and the direction of each rod indicating each liquid crystal molecule.

【図9】 他の比較例における液晶分子の配向状態を、
図4に示したB−B’断面に対応する断面で、各水平位
置における光抜けの度合い(透過率)と共に、各液晶分
子を示す各棒の向きで図式的に示す説明図である。
FIG. 9 shows an alignment state of liquid crystal molecules in another comparative example.
FIG. 5 is an explanatory diagram schematically showing, in a cross section corresponding to the BB ′ cross section shown in FIG. 4, the degree of light leakage (transmittance) at each horizontal position and the direction of each rod indicating each liquid crystal molecule.

【図10】 他の比較例における液晶分子の配向状態
を、図4に示したB−B’断面に対応する断面で、各水
平位置における光抜けの度合い(透過率)と共に、各液
晶分子を示す各棒の向きで図式的に示す説明図である。
FIG. 10 shows the alignment state of the liquid crystal molecules in another comparative example, along with the degree of light leakage (transmittance) at each horizontal position in a cross section corresponding to the BB ′ cross section shown in FIG. It is explanatory drawing which shows typically in the direction of each shown bar | burr.

【図11】 図4で示したB−B’断面に対応する断面
における第2実施形態の盛上り部を示す断面図である。
FIG. 11 is a cross-sectional view illustrating a swelling portion of the second embodiment in a cross section corresponding to the BB ′ cross section illustrated in FIG. 4;

【図12】 図4で示したB−B’断面に対応する断面
における第3実施形態の盛上り部を示す断面図である。
FIG. 12 is a cross-sectional view showing a swelling portion of the third embodiment in a cross section corresponding to the BB ′ cross section shown in FIG. 4;

【図13】 図4で示したB−B’断面に対応する断面
における第4実施形態の盛上り部を示す断面図である。
FIG. 13 is a cross-sectional view showing a swelling portion of the fourth embodiment in a cross section corresponding to the BB ′ cross section shown in FIG. 4;

【図14】 図4で示したB−B’断面に対応する断面
における第5実施形態の盛上り部を拡大して示す断面図
である。
FIG. 14 is an enlarged cross-sectional view showing a swelling portion of the fifth embodiment in a cross section corresponding to the BB ′ cross section shown in FIG. 4;

【図15】 本発明の製造方法の実施形態で製造される
電気光学装置におけるTFTアレイ基板をその上に形成
された各構成要素と共に対向基板の側から見た平面図で
ある。
FIG. 15 is a plan view of the TFT array substrate in the electro-optical device manufactured by the embodiment of the manufacturing method of the present invention, together with the components formed thereon, viewed from the counter substrate side.

【図16】 図15のH−H’断面図である。FIG. 16 is a sectional view taken along line H-H ′ of FIG.

【符号の説明】[Explanation of symbols]

1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁薄膜 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 10cv…溝 11a…下側遮光膜 12…下地絶縁膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 30…TFT 50…液晶層 70…蓄積容量 71a…中継層 71b…中継層 72…容量線の第1膜 73…容量線の第2膜 75…誘電体膜 81、82、83、85…コンタクトホール 300…容量線 401…盛上り部 401U…盛上り部の上り斜面 401D…盛上り部の下り斜面 401T…盛上り部の上面 1a Semiconductor layer 1a 'Channel region 1b Low-concentration source region 1c Low-concentration drain region 1d High-concentration source region 1e High-concentration drain region 2 Insulating thin film 3a Scanning line 6a Data line 9a Pixel electrode 10 ... TFT array substrate 10cv Groove 11a Lower light-shielding film 12 Base insulating film 16 Alignment film 20 Counter substrate 21 Counter electrode 22 Alignment film 30 TFT 50 Liquid crystal layer 70 Storage capacitor 71a Relay layer 71b ... relay layer 72 ... first film of capacitance line 73 ... second film of capacitance line 75 ... dielectric film 81, 82, 83, 85 ... contact hole 300 ... capacitance line 401 ... raised part 401U ... raised part Slope 401D: Downhill slope of the rising section 401T: Top face of the rising section

フロントページの続き Fターム(参考) 2H090 HA04 HD14 JA03 JC03 LA04 LA05 MB01 2H092 JA25 JB23 JB24 JB32 JB33 JB54 JB56 JB66 NA04 PA02 5C094 AA03 AA16 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA10 EB02 ED03 ED15 FA03 FA04 FB12 FB14 FB15 GA10 JA09 Continued on the front page F-term (reference) 2H090 HA04 HD14 JA03 JC03 LA04 LA05 MB01 2H092 JA25 JB23 JB24 JB32 JB33 JB54 JB56 JB66 NA04 PA02 5C094 AA03 AA16 AA48 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA10 EB15 FB03 FA04

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 一対の第1及び第2基板間に電気光学物
質が挟持されてなり、 前記第1基板上に、マトリクス状に配列された複数の画
素電極と、該画素電極に接続された薄膜トランジスタ
と、該薄膜トランジスタに接続されており第1方向に伸
びる走査線と、該走査線に対して積層され且つ前記第1
方向に伸びる導電膜とを備えており、 前記第2基板上に、前記画素電極に対向する対向電極を
備えており、 前記第1基板における前記画素電極の下地表面は、前記
走査線及び前記導電膜の存在に対応して前記走査線に沿
った領域において前記第1方向に垂直な断面で略台形に
盛り上がっており、 前記第1方向に交差する第2方向に相隣接する画素電極
は、前記下地表面における前記略台形に盛り上がってい
ない領域から前記略台形に盛り上がった領域の上面上に
至るまで形成されていることを特徴とする電気光学装
置。
An electro-optical material is sandwiched between a pair of first and second substrates, and a plurality of pixel electrodes arranged in a matrix on the first substrate and connected to the pixel electrodes. A thin film transistor; a scanning line connected to the thin film transistor and extending in a first direction;
A conductive film extending in a direction, a counter electrode facing the pixel electrode on the second substrate, and a base surface of the pixel electrode on the first substrate includes the scanning line and the conductive line. Corresponding to the presence of the film, in a region along the scanning line, a cross section perpendicular to the first direction is raised substantially in a trapezoidal shape, and the pixel electrodes adjacent to each other in a second direction intersecting the first direction are the An electro-optical device, wherein the electro-optical device is formed from a region on the base surface that does not rise in the substantially trapezoidal shape to an upper surface of the region that rises in the substantially trapezoidal shape.
【請求項2】 前記下地表面は、前記走査線及び前記導
電膜上並びにそれらの周辺に積層されている層間絶線膜
の表面からなることを特徴とする請求項1に記載の電気
光学装置。
2. The electro-optical device according to claim 1, wherein the underlayer surface is formed of a surface of an interlayer insulating film laminated on and around the scanning lines and the conductive film.
【請求項3】 前記層間絶縁膜の膜厚は、前記走査線及
び前記導電膜のうちの上側にあるものの膜厚よりも厚い
ことを特徴とする請求項2に記載の電気光学装置。
3. The electro-optical device according to claim 2, wherein a thickness of the interlayer insulating film is larger than a thickness of an upper one of the scanning line and the conductive film.
【請求項4】 前記導電膜は、前記走査線に対して他の
層間絶線膜を介して積層されていることを特徴とする請
求項1から3のいずれか一項に記載の電気光学装置。
4. The electro-optical device according to claim 1, wherein the conductive film is stacked on the scanning line via another interlayer insulating film. .
【請求項5】 前記導電膜は、前記走査線上に積層され
ており前記薄膜トランジスタの少なくともチャネル領域
を上方から覆う上側遮光膜を含むことを特徴とする請求
項1から4のいずれか一項に記載の電気光学装置。
5. The conductive film according to claim 1, wherein the conductive film includes an upper light-shielding film laminated on the scanning line and covering at least a channel region of the thin film transistor from above. Electro-optical device.
【請求項6】 前記上側遮光膜は、その下方に積層され
た前記走査線を含む他の導電膜よりも、前記断面で幅が
広いことを特徴とする請求項5に記載の電気光学装置。
6. The electro-optical device according to claim 5, wherein the upper light-shielding film is wider in the cross section than another conductive film including the scanning line stacked thereunder.
【請求項7】 前記導電膜は、前記画素電極に付加され
る蓄積容量の固定電位側容量電極を含む容量線を含むこ
とを特徴とする請求項1から6のいずれか一項に記載の
電気光学装置。
7. The electric device according to claim 1, wherein the conductive film includes a capacitor line including a fixed-potential-side capacitor electrode of a storage capacitor added to the pixel electrode. Optical device.
【請求項8】 前記導電膜は、前記画素電極に付加され
る蓄積容量の画素電位側容量電極を含む中間導電層を含
むことを特徴とする請求項1から7のいずれか一項に記
載の電気光学装置。
8. The method according to claim 1, wherein the conductive film includes an intermediate conductive layer including a capacitor electrode on a pixel potential side of a storage capacitor added to the pixel electrode. Electro-optical device.
【請求項9】 前記導電膜は、前記画素電極と前記薄膜
トランジスタとを中継接続する中間導電層を含むことを
特徴とする請求項1から8のいずれか一項に記載の電気
光学装置。
9. The electro-optical device according to claim 1, wherein the conductive film includes an intermediate conductive layer that relays the pixel electrode and the thin film transistor.
【請求項10】 前記導電膜は、前記薄膜トランジスタ
の下側に積層されており前記少なくともチャネル領域を
下方から覆う下側遮光膜を含むことを特徴とする請求項
1から9のいずれか一項に記載の電気光学装置。
10. The method according to claim 1, wherein the conductive film includes a lower light-shielding film laminated below the thin film transistor and covering at least the channel region from below. An electro-optical device according to claim 1.
【請求項11】 前記略台形の両斜辺の傾斜角は相等し
いことを特徴とする請求項1から10のいずれか一項に
記載の電気光学装置。
11. The electro-optical device according to claim 1, wherein the inclination angles of both oblique sides of the substantially trapezoid are equal to each other.
【請求項12】 前記略台形の両斜辺の傾斜角は相異な
り、 前記画素電極上の配向膜に対するラビング処理が擦り下
げとなる側の斜辺の傾斜角が擦り上げとなる側の斜辺の
傾斜角より小さいことを特徴とする請求項1から10の
いずれか一項に記載の電気光学装置。
12. The oblique sides of the oblique sides of the substantially trapezoid are different from each other, and the oblique sides of the oblique sides on which the rubbing process on the alignment film on the pixel electrodes is rubbed are inclined. The electro-optical device according to claim 1, wherein the electro-optical device is smaller than the electro-optical device.
【請求項13】 前記画素電極上の配向膜に対するラビ
ング処理が擦り上げとなる側における前記略台形の斜辺
の凹凸を平均化した平均傾斜角度は、80度以下である
ことを特徴とする請求項1から12のいずれか一項に記
載の電気光学装置。
13. An average inclination angle obtained by averaging irregularities of the substantially trapezoidal oblique side on a side where the rubbing process on the alignment film on the pixel electrode is rubbed is 80 degrees or less. 13. The electro-optical device according to any one of 1 to 12.
【請求項14】 前記略台形の斜辺と、前記略台形の底
辺とのなす角度は、90度以下であることを特徴とする
請求項13に記載の電気光学装置。
14. The electro-optical device according to claim 13, wherein the angle between the oblique side of the substantially trapezoid and the base of the substantially trapezoid is 90 degrees or less.
【請求項15】 前記走査線と前記導電膜とは、前記断
面における幅が相異なることを特徴とする請求項1から
14のいずれか一項に記載の電気光学装置。
15. The electro-optical device according to claim 1, wherein the scanning line and the conductive film have different widths in the cross section.
【請求項16】 前記画素電極は、透明電極又は反射電
極からなることを特徴とする請求項1から15のいずれ
か一項に記載の電気光学装置。
16. The electro-optical device according to claim 1, wherein the pixel electrode comprises a transparent electrode or a reflective electrode.
JP2000294326A 2000-09-27 2000-09-27 Electrooptical device Pending JP2002107745A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000294326A JP2002107745A (en) 2000-09-27 2000-09-27 Electrooptical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000294326A JP2002107745A (en) 2000-09-27 2000-09-27 Electrooptical device

Publications (2)

Publication Number Publication Date
JP2002107745A true JP2002107745A (en) 2002-04-10
JP2002107745A5 JP2002107745A5 (en) 2007-02-01

Family

ID=18776957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294326A Pending JP2002107745A (en) 2000-09-27 2000-09-27 Electrooptical device

Country Status (1)

Country Link
JP (1) JP2002107745A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079198B2 (en) 2002-11-26 2006-07-18 Seiko Epson Corporation Wiring structure, method of manufacturing the same, electro-optical device, and electronic device
JP2007248506A (en) * 2006-03-13 2007-09-27 Toshiba Matsushita Display Technology Co Ltd Substrate device and liquid crystal display device
JP2009217099A (en) * 2008-03-12 2009-09-24 Seiko Epson Corp Liquid crystal device
KR100938743B1 (en) * 2003-04-30 2010-01-26 사천홍시현시기건유한공사 Organic light emitting diodes device
CN1605921B (en) * 2003-08-13 2011-07-27 三星电子株式会社 Liquid crystal display and thin film transistor substrate therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720497A (en) * 1993-07-05 1995-01-24 Sony Corp Active matrix liquid crystal display device
JPH0720492A (en) * 1993-06-23 1995-01-24 Toshiba Corp Liquid crystal display device and its production
JPH09105926A (en) * 1995-10-11 1997-04-22 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH11271805A (en) * 1998-03-23 1999-10-08 Toshiba Corp Liquid crystal display device
JP2000002889A (en) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp Liquid crystal display device
WO2000039634A1 (en) * 1998-12-28 2000-07-06 Seiko Epson Corporation Electrooptic device, method of manufacture thereof, and electronic device
JP2000206571A (en) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and its production
JP2000221526A (en) * 1999-02-04 2000-08-11 Seiko Epson Corp Liquid crystal device and electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720492A (en) * 1993-06-23 1995-01-24 Toshiba Corp Liquid crystal display device and its production
JPH0720497A (en) * 1993-07-05 1995-01-24 Sony Corp Active matrix liquid crystal display device
JPH09105926A (en) * 1995-10-11 1997-04-22 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH11271805A (en) * 1998-03-23 1999-10-08 Toshiba Corp Liquid crystal display device
JP2000002889A (en) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp Liquid crystal display device
WO2000039634A1 (en) * 1998-12-28 2000-07-06 Seiko Epson Corporation Electrooptic device, method of manufacture thereof, and electronic device
JP2000206571A (en) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and its production
JP2000221526A (en) * 1999-02-04 2000-08-11 Seiko Epson Corp Liquid crystal device and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079198B2 (en) 2002-11-26 2006-07-18 Seiko Epson Corporation Wiring structure, method of manufacturing the same, electro-optical device, and electronic device
KR100938743B1 (en) * 2003-04-30 2010-01-26 사천홍시현시기건유한공사 Organic light emitting diodes device
CN1605921B (en) * 2003-08-13 2011-07-27 三星电子株式会社 Liquid crystal display and thin film transistor substrate therefor
JP2007248506A (en) * 2006-03-13 2007-09-27 Toshiba Matsushita Display Technology Co Ltd Substrate device and liquid crystal display device
JP2009217099A (en) * 2008-03-12 2009-09-24 Seiko Epson Corp Liquid crystal device

Similar Documents

Publication Publication Date Title
KR100626910B1 (en) Electro-optical device and electronic equipment
US7663723B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JP3870897B2 (en) Electro-optical device and electronic apparatus
JP2002108248A (en) Electro-optical device, substrate therefor, and projection type display device
JP2004046091A (en) Electro-optic device and electronic device
JP3743291B2 (en) Electro-optical device and projector
JP3608531B2 (en) Electro-optical device and projection display device
JP4049639B2 (en) Substrate for liquid crystal display device and liquid crystal display device including the same
JP3830361B2 (en) TFT array substrate, electro-optical device, and projection display device
JP4023522B2 (en) Electro-optical device and projector
JP2002123192A (en) Electrooptical device and its manufacturing method
JP3849434B2 (en) Electro-optical device and projection display device
JP4438312B2 (en) Electro-optical device and electronic apparatus
JP3873814B2 (en) Electro-optical device and electronic apparatus
JP2002107745A (en) Electrooptical device
JP4496600B2 (en) Electro-optical device and projector
JP3888011B2 (en) Electro-optical device and electronic apparatus
JP5141536B2 (en) Electro-optical device and electronic apparatus
JP3700679B2 (en) Electro-optical device and electronic apparatus
JP3982183B2 (en) Electro-optical device and projection display device
JP3736330B2 (en) Electro-optic device
JP3731460B2 (en) Electro-optical device and projector
JP2002107763A (en) Electrooptical device, substrate for this device, and projection display device
JP4063260B2 (en) Electro-optical device and projection display device
JP4066607B2 (en) Electro-optical device and projector

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091016

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330