JP2002232146A - ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 - Google Patents
ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法Info
- Publication number
- JP2002232146A JP2002232146A JP2001025050A JP2001025050A JP2002232146A JP 2002232146 A JP2002232146 A JP 2002232146A JP 2001025050 A JP2001025050 A JP 2001025050A JP 2001025050 A JP2001025050 A JP 2001025050A JP 2002232146 A JP2002232146 A JP 2002232146A
- Authority
- JP
- Japan
- Prior art keywords
- hole conductor
- composition
- conductor
- ceramic
- boron compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
Abstract
クを含む複数の積層されたセラミック層およびセラミッ
ク層の特定のものを貫通するように設けられたビアホー
ル導体を備える多層セラミック基板を製造するにあたっ
て、焼成工程の結果、ビアホール導体の部分が隆起した
り、セラミック層において割れやクラックが生じたり、
ビアホール導体にクラックが生じたり、ビアホール導体
と導体膜との界面付近にデラミネーションが生じたりし
にくくできる、ビアホール導体用組成物を提供する。 【解決手段】 Cu等を含む導体材料と無機ホウ素化合
物とを含み、無機ホウ素化合物の含有量を、導体材料と
当該無機ホウ素化合物の合計に対して、0.5〜30.
0体積%とした、ビアホール導体用組成物。
Description
用組成物、ならびに、それを用いる多層セラミック基板
およびその製造方法に関するもので、特に、多層セラミ
ック基板におけるビアホール導体とセラミック層との焼
成時の収縮挙動差によるクラック等の構造欠陥の発生を
抑制するための改良に関するものである。
電子部品を搭載したり、その内部に受動素子を内蔵した
りしながら、これら電子部品等を配線するために用いら
れ、より具体的には、ICやLSI等の半導体素子を収
納するパッケージ部品において、また、複数種類の電子
部品を搭載した混成集積回路装置において用いられてい
る。多層セラミック基板に備えるセラミック層のための
材料としては、電気絶縁性や化学的安定性等の特性に優
れていることから、アルミナ質セラミックが多用されて
いる。
て、高周波化および高密度化が進むにつれて、セラミッ
ク層に対しては、より低い誘電率が要求され、上述した
アルミナ質セラミックでは、このような要求を十分に満
たし得ない状況となってきている。また、配線導体に対
しては、より低い配線抵抗が要求されるようになってき
ている。
現するため、セラミック層の材料としては、アルミナ質
セラミックに代えて、BaO−Al2 O3 −SiO2 混
合セラミックが注目されている。また、低い配線抵抗を
実現するため、配線導体のための材料として、たとえ
ば、銅(Cu)、金(Au)または銀(Ag)を用いる
ことが好ましく、コストの点から、特に銅を用いること
がより好ましい。
2 O3 −SiO2 混合セラミックを用い、かつ配線導体
において銅を用いながら、多層セラミック基板を製造す
るにあたっては、一般に、BaO−Al2 O3 −SiO
2 混合セラミック原料粉末と有機バインダと溶剤とを混
合して得られたスラリーを、ドクターブレード法等のシ
ート成形方法を適用してシート状に成形し、得られたセ
ラミックグリーンシートに、必要に応じて、ビアホール
導体のための貫通孔を設け、この貫通孔に銅を含む導電
性ペーストを充填したり、銅を含む導電性ペーストを用
いて所定のパターンを有する導体膜をスクリーン印刷法
等の厚膜形成方法を適用して形成したりした後、複数の
セラミックグリーンシートを積層し、プレスし、得られ
た生の積層体を加熱することによって、バインダを除去
し、次いで、焼成することが行なわれている。
おいて、ビアホール導体や導体膜を形成するための銅を
含む導電性ペーストは、BaO−Al2 O3 −SiO2
混合セラミックと同時に焼成される。
BaO−Al2 O3 −SiO2 混合セラミックとの焼成
工程における収縮挙動差によって、焼成後において、ビ
アホール導体が他の部分から隆起したり、セラミック層
部分に割れが生じたり、ビアホール導体にクラックが生
じたりすることがある。
463号公報には、ビアホール導体を形成するための導
電性ペーストに、粒径が1〜40μmのポリスチレン等
からなる空孔形成材を添加することによって、ビアホー
ル導体中に空孔を生じさせ、この空孔によって、ビアホ
ール導体とセラミック部分との熱収縮挙動差による応力
を緩和することが提案されている。
2933463号公報に示されているような粒径が1〜
40μmのポリスチレン等からなる空孔形成材を、導体
材料としてのCu粉末に混合し、分散させた、導電性ペ
ーストを用いる場合、焼成工程中にポリスチレン等から
なる空孔形成材を消失させる必要があるため、焼成を酸
化性雰囲気下で実施しなければならないが、酸化性雰囲
気中での焼成は、Cuの酸化を引き起こしてしまう。
れた導体の電気抵抗値が大幅に増加するだけでなく、酸
化によってビアホール導体が膨張するため、ビアホール
導体の周囲のセラミック部分にクラックが発生し、さら
には、多層セラミック基板が大きく変形してしまうとい
う重大な問題を引き起こす。
主成分とする導電性ペーストの場合、還元性雰囲気中で
焼成しなければならないが、還元性雰囲気中での焼成で
は、ポリスチレン等の空孔形成材が消失しにくく、その
ため、焼成工程における雰囲気制御が非常に困難である
という問題を有していて、実用に適しているとは決して
言えるものではない。
セラミック基板の場合、特許第2933463号公報に
示されているようなポリスチレン等の有機物を導電性ペ
ースト中に含有させると、還元性雰囲気下では、ビアホ
ール導体中のポリスチレン等が十分に消失しないため、
ビアホール導体と導体膜との界面付近において、デラミ
ネーションが発生しやすく、また、このデラミネーショ
ンによる断線やビアホール導体の膨張による多層セラミ
ック基板の変形が生じやすくなるという致命的な問題に
遭遇する。
な問題を解決し得る、ビアホール導体用組成物ならびに
多層セラミック基板およびその製造方法を提供しようと
することである。
ホール導体用組成物に向けられる。
は、ビアホール導体を有し、かつ1050℃以下の温度
で焼結可能な低温焼成セラミック材料を含む、複数の積
層されたセラミックグリーン層を備える生の積層体を作
製し、この生の積層体を焼成する、各工程を経て製造さ
れる、多層セラミック基板において、上記ビアホール導
体を形成するために用いられるものであって、上述した
技術的課題を解決するため、導電性金属元素を含む導体
材料と無機ホウ素化合物とを含み、この無機ホウ素化合
物が、導体材料と当該無機ホウ素化合物との合計に対し
て、0.5〜30.0体積%含むことを特徴としてい
る。
0.1μmを超えかつ30.0μm以下の粉末であるこ
とが好ましい。
成物において、導体材料は、Cu、CuO、Cu2 O、
Cu−CuO混合物、Cu−Cu2 O混合物、およびC
uO−Cu2 O混合物から選ばれた少なくとも1種を主
成分とするものであることが好ましい。
製造方法にも向けられる。
方法は、上述したようなビアホール導体用組成物を用意
する工程と、1050℃以下の温度で焼結可能な低温焼
成セラミック材料を含む、複数の積層されたセラミック
グリーン層を備え、セラミックグリーン層の特定のもの
に貫通孔が形成され、貫通孔に上記ビアホール導体用組
成物が充填された、生の積層体を作製する工程と、生の
積層体を、還元性雰囲気中において、ビアホール導体用
組成物および低温焼成セラミック材料が焼結する温度で
焼成する工程とを備えることを特徴としている。
方法において、上述の低温焼成セラミック材料は、Ba
O−Al2 O3 −SiO2 混合セラミックを含むことが
好ましい。
方法によって得られた、多層セラミック基板にも向けら
れる。
よる多層セラミック基板1を図解的に示す断面図であ
る。
のセラミック層2を備えている。このような多層セラミ
ック基板1に関連して設けられる配線導体として、セラ
ミック層2の特定のものの主面に沿って、いくつかの導
体膜3が形成され、また、セラミック層2の特定のもの
を貫通して、いくつかのビアホール導体4が設けられて
いる。
ミック層2は、たとえばBaO−Al2 O3 −SiO2
混合セラミックを含む低温焼成セラミック材料のよう
に、1050℃以下の温度で焼結可能な低温焼成セラミ
ック材料を含む組成を有するようにされる。
いが、複数の空孔が形成されている。この空孔の形成
は、ビアホール導体4を形成するために用いられるビア
ホール導体用組成物の組成によるもので、その詳細につ
いては、後述する。
するため、次のような工程が実施される。
ビアホール導体用組成物が用意される。ビアホール導体
用組成物は、導電性金属元素を含む導体材料と空孔形成
のためのたとえばH3 BO3 のような無機ホウ素化合物
とを含んでいる。そして、無機ホウ素化合物の含有量
は、導体材料と当該無機ホウ素化合物との合計に対し
て、0.5〜30.0体積%となるように選ばれる。ま
た、無機ホウ素化合物としては、平均粒径が0.1μm
を超えかつ30.0μm以下の粉末を用いることが好ま
しい。
金属元素を含む導体材料としては、Cu、CuO、Cu
2 O、Cu−CuO混合物、Cu−Cu2 O混合物、お
よびCuO−Cu2 O混合物から選ばれた少なくとも1
種を主成分とするものが好適に用いられる。また、この
導体材料については、好ましくは、平均粒径0.5〜
4.0μmの粉末が用いられる。
常、ペースト化されて用いられる。このペースト化のた
め、上述した導体材料の粉末および無機ホウ素化合物の
粉末に対して、有機ビヒクルを所定量加え、攪拌擂潰機
または3本ロール等によって攪拌かつ混練することが行
なわれる。このとき、導体材料の粉末については、粗大
粉や極端な凝集粉がなく、ペースト化してからの最大粗
粒の粒径が50μm以下であることが好ましい。
したものであるが、バインダとしては、たとえば、エチ
ルセルロース、アクリル樹脂、ポリビニルブチラール、
メタクリル樹脂等を用いることができ、また、溶剤とし
ては、たとえば、テレピネオール、ブチルカルビトー
ル、ブチルカルビトールアセテート、アルコール類等を
用いることができる。また、必要に応じて、ビアホール
導体用組成物ペーストに、分散剤、可塑剤、活性剤等を
添加してもよい。また、このペーストの粘度は、印刷性
を考慮して、100〜1000Pa・s-1に選ばれるこ
とが好ましい。
ーストが用意される。この導電性ペーストとしては、た
とえば、平均粒径0.5〜4.0μmの銅粉末を主成分
とするものが用いられる。なお、この導電性ペーストに
おいて、導電成分として、銅のほかに、アルミニウム、
ニッケル、銀、金もしくはパラジウム、またはこれらの
少なくとも1種を含む合金が用いられてもよい。また、
焼成時の収縮挙動の制御や印刷性および接合強度の向上
を目的として、樹脂、ガラスまたはその他の無機物を添
加したり、これら樹脂等によって導電成分を表面処理し
たりしてもよい。
ましくは、BaO−Al2 O3 −SiO2 混合セラミッ
クを含む低温焼成セラミック材料を含むスラリーが用意
される。たとえば、酸化バリウム、酸化ケイ素、アルミ
ナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合し
たものに、バインダとしてのポリビニルブチラールと、
可塑剤としてのジ−n−ブチルフタレートと、溶剤とし
てのトルエンおよびイソプロピレンアルコールとを添加
し、これらを混合することによって、スラリーが作製さ
れる。
促進、収縮挙動制御、強度改善および電気特性制御等を
目的として、適宜の無機化合物やガラスを添加したり、
得られたセラミック層2における電気絶縁性を損なわな
い範囲で金属を添加してもよい。また、上述したバイン
ダ、可塑剤および溶剤については、上で例示した以外の
ものを用いてもよい。また、必要に応じて、耐電防止剤
や粘着性付与剤を添加してもよい。
ム上で、たとえばドクターブレード法を適用することに
よってシート状に成形され、乾燥されることによって、
セラミック層2となるべきセラミックグリーンシートが
作製される。
ミックグリーンシートのうちの特定のものに、たとえ
ば、ドリル加工、パンチ加工、レーザ加工等の方法によ
って、ビアホール導体4を設けるための貫通孔が形成さ
れる。そして、これら貫通孔には、印刷等の方法を適用
して、前述したビアホール導体用組成物ペーストが充填
される。
特定のものの主面上には、前述した導電性ペーストが、
たとえばスクリーン印刷法によって付与され、それによ
って、導体膜3となるべき導電性ペースト膜が形成され
る。
積層され、たとえば、温度80℃および圧力200kg
/cm2 の条件でプレスすることによって、生の積層体
が得られる。この生の積層体は、セラミックグリーンシ
ートによって与えられた複数の積層されたセラミックグ
リーン層を備え、セラミックグリーン層の特定のものに
貫通孔が形成され、貫通孔にビアホール導体用組成物が
充填されている。
体を作製するにあたって、貫通孔にビアホール導体用組
成物が予め充填され、かつ、導体膜3となる導電性ペー
スト膜が予め形成された、複数のセラミックグリーンシ
ートを積層するのではなく、複数のセラミックグリーン
シートを積層しながら、貫通孔へのビアホール導体組成
物の充填および導電性ペースト膜の形成を行なうように
してもよく、あるいは、複数の積層されたセラミックグ
リーン層を形成するため、前述したスラリーを印刷等に
より塗布することを繰り返し、この繰り返される塗布の
間に、貫通孔へのビアホール導体組成物の充填および導
電性ペースト膜の形成を行なうようにしてもよい。
て、多層セラミック基板1が得られる。
を含んだ窒素雰囲気、乾燥窒素雰囲気、アルゴン雰囲気
もしくは水素雰囲気、またはこれらのうちの2種類以上
を混合した雰囲気下での焼成が実施され、また、ビアホ
ール導体用組成物およびBaO−Al2 O3 −SiO2
混合セラミックを含む低温焼成セラミック材料が焼結す
る温度、たとえば980℃の温度で、保持時間を1時間
とする条件が適用される。
アホール導体用組成物に含まれる無機ホウ素化合物が、
たとえばH3 BO3 である場合には、 2H3 BO3 →B2 O3 +3H2 O↑ で示す式に従って、H3 BO3 が分解し、生成されたB
2 O3 はセラミック部分に吸収されるとともに、生成さ
れたH2 Oが気化するため、後に空孔が残される。
の温度で保持される段階においては、ビアホール導体用
組成物中において、 CuO→Cu+1/2O2 Cu2 O→2Cu+1/2O2 のような反応が起こり、ビアホール導体組成物の体積が
減少する。このとき、ビアホール導体用組成物とセラミ
ックグリーン層に含まれる特にBaO−Al2 O 3 −S
iO2 混合セラミックとの間での収縮開始温度の差およ
び収縮量の差による応力が発生するが、前述した空孔が
応力緩和に働くため、焼成後において、ビアホール導体
4の部分に隆起が生じたり、セラミック層2に割れが生
じたり、ビーホール導体4にクラックが生じたりするこ
とが抑制される。
報に記載されているようなポリスチレン等の固体樹脂と
は異なり、無機ホウ素化合物は、還元性雰囲気中でも分
解・気化するため、ビアホール導体4と導体膜3との界
面付近において、デラミネーションが生じにくく、断線
や多層セラミック基板1の変形等を招かない。
ウ素化合物は、前述したように、0.5〜30.0体積
%の添加量をもって添加される。
未満であると、焼成後において、ビアホール導体4中に
十分な空孔が形成されないため、セラミック層2とビア
ホール導体4との間の熱膨張差による応力を十分に緩和
できず、そのため、ビアホール導体4とその側壁に接す
るセラミック層2との界面において剥離が生じやすくな
る。
積%を超えると、焼成時に無機ホウ素化合物が分解する
とき、ビアホール導体4における体積膨張が大きくなり
すぎて、そのため、セラミック層2におけるビアホール
導体4の周辺部分においてクラックが発生しやすくな
る。
無機ホウ素化合物は、前述したように、0.5μmを超
えかつ30.0μm以下の平均粒径を有する粉末である
ことが好ましい。
以下であると、収縮量差による応力の緩和が不十分な場
合があり、そのため、ビアホール導体4とその側壁に接
するセラミック層2との界面において剥離が生じやすく
なる。
0.0μmを超えると、生成される空孔の径が大きくな
りすぎ、そのため、ビアホール導体4の導通率が著しく
低くなりやすい。
成物を評価するために実施した実験例について説明す
る。
化カルシウムおよび酸化ホウ素を混合したものに、バイ
ンダとしてのポリビニルブチラールと、可塑剤としての
ジ−n−ブチルフタレートと、溶剤としてのトルエンお
よびイソプロピレンアルコールとを添加し、これらを混
合することによって、スラリーを作製し、このスラリー
を、ドクターブレード法によって、キャリアフィルム上
でシート状に成形し、次いで乾燥させて、厚み125μ
mのセラミックグリーンシートを作製した。
て、炭酸ガスレーザを適用して、直径200μmの貫通
孔を形成した。
粉末およびCu2 O粉末を適当量混合した導体材料に対
して、表1に示すように、種々の平均粒径を有するH3
BO 3 粉末を種々の含有量となるように添加し、さら
に、バインダとしてのアクリル樹脂および溶剤としての
テレピネオールを添加し、これらを混練することによっ
て、ビアホール導体用組成物ペーストを作製した。この
ペースト中におけるバインダの量は、導体材料に対して
10重量%とした。
ンダとしてのアクリル樹脂および溶剤としてのテレピネ
オールを添加し、これらを混練することによって、導体
膜用の導電性ペーストを作製した。
に設けられた貫通孔に、キャリアフィルムを介しての印
刷法を適用することによって、上述のビアホール導体用
組成物ペーストを充填し、ビアホール導体を形成した。
したセラミックグリーンシート上に、前述の導体膜用の
導電性ペーストを用いて、印刷法によって、焼成後の膜
厚が5μmおよび配線幅が100μmである導体膜とな
るべき導電性ペースト膜を、その端部がビアホール導体
に重なるように形成した。
導電性ペースト膜が形成された7枚のセラミックグリー
ンシートを積層し、温度80℃および圧力200kg/
cm 2 の条件でプレスすることによって、生の積層体を
得た。
囲気中において、450℃の温度で2時間保持する熱処
理を実施した後、980℃の温度にまで昇温して、これ
を1時間保持することによって、ビアホール導体および
導体膜とセラミック層とが同時に焼成された、試料とし
ての多層セラミック基板を得た。
について、ビアホール導体を目視および30〜40倍の
倍率の双眼顕微鏡によって外観検査し、セラミック層お
よびビアホール導体におけるクラックまたは割れの有無
を評価した。
ついて、ビアホール導体を横切る位置で導体膜の延びる
方向に対して垂直方向に切断し、ビアホール導体と導体
膜との界面付近の断面を走査型顕微鏡を用いて観察する
ことによって、ビアホール導体と導体膜との界面付近に
おけるデラミネーションの有無を評価した。
含有量が、0.5体積%未満の0.3体積%であり、他
方、試料6では、H3 BO3 の含有量が、30.0体積
%を超える40.0体積%となっている。そのため、試
料1では、クラックまたは割れおよびデラミネーション
が生じ、試料6では、クラックまたは割れが生じてい
る。
3では、H3 BO3 の含有量が、0.5〜30.0体積
%の範囲内にあり、クラックまたは割れおよびデラミネ
ーションのいずれもが生じていない。
BO3 の含有量が、いずれも、0.5〜30.0体積%
の範囲内の15.0体積%であるが、H3 BO3 の平均
粒径が、試料7では、0.1μm以下の0.1μmであ
り、試料14では、30.0μmを超える35.0μm
である。そのため、試料7では、クラックまたは割れお
よびデラミネーションが生じ、試料14では、クラック
または割れが生じている。
て、実験例1におけるCu粉末、CuO粉末およびCu
2 O粉末を適当量混合した導体材料に代えて、導体材料
としてAg粉末を用いるとともに、実験例1におけるH
3 BO3 粉末の代わりに、表2に示すように、種々の平
均粒径を有するポリスチレン粉末を種々の含有量となる
ように添加し、さらに、銀粉末と有機バインダとの比率
を84/16(重量%)としたことを除いて、実験例1
と同様の操作を実施し、試料としての多層セラミック基
板を得た。
ク基板について、実験例1の同様の方法によって、セラ
ミック層およびビアホール導体におけるクラックまたは
割れの有無、ならびにビアホール導体と導体膜との界面
付近におけるデラミネーションの有無をそれぞれ評価し
た。
試料15〜28では、すべて、クラックまたは割れおよ
びデラミネーションが生じている。
における各試料では、ビアホール導体が黒色に変色し
た。
ル導体用組成物によれば、無機ホウ素化合物を、導体材
料と当該無機ホウ素化合物との合計に対して、0.5〜
30.0体積%含有しているので、これを用いてビアホ
ール導体が設けられた多層セラミック基板を作製すれ
ば、焼成工程において、無機ホウ素化合物が分解、気化
し、ビアホール導体に空孔が形成され、この空孔によっ
て、ビアホール導体とセラミック層との間での収縮量の
差による応力が緩和され、したがって、焼成後におい
て、ビアホール導体の部分に隆起が生じたり、セラミッ
ク層に割れやクラックが生じたり、ビアホール導体にク
ラックが生じたり、ビアホール導体と導体膜との界面付
近にデラミネーションが生じたりすることを抑制するこ
とができる。
ラミック基板を製造することができる。
1μmを超えかつ30.0μm以下である場合には、上
述したような効果がより確実に達成される。
中においても、前述したような分解・気化を生じさせる
ので、ビアホール導体用組成物に含まれる導体材料とし
て、Cu、CuO、Cu2 O、Cu−CuO混合物、C
u−Cu2 O混合物、およびCuO−Cu2 O混合物か
ら選ばれた少なくとも1種を主成分とするものを問題な
く用いることができる。
方法によれば、上述したようなビアホール導体用組成物
を用いているので、BaO−Al2 O3 −SiO2 混合
セラミックを含むセラミック層を有する多層セラミック
基板を良好な状態で製造することができる。したがっ
て、セラミック層において低い誘電率を有し、配線導体
において低い配線抵抗を有する多層セラミック基板を良
好な状態で製造することができ、多層セラミック基板の
高周波化および高密度化に有利に対応することができ
る。
板1を図解的に示す断面図である。
Claims (6)
- 【請求項1】 ビアホール導体を有し、かつ1050℃
以下の温度で焼結可能な低温焼成セラミック材料を含
む、複数の積層されたセラミックグリーン層を備える生
の積層体を作製し、前記生の積層体を焼成する、各工程
を経て製造される、多層セラミック基板において、前記
ビアホール導体を形成するために用いられるビアホール
導体用組成物であって、 導電性金属元素を含む導体材料と無機ホウ素化合物とを
含み、前記無機ホウ素化合物は、前記導体材料と当該無
機ホウ素化合物との合計に対して、0.5〜30.0体
積%含む、ビアホール導体用組成物。 - 【請求項2】 前記無機ホウ素化合物は、平均粒径が
0.1μmを超えかつ30.0μm以下の粉末である、
請求項1に記載のビアホール導体用組成物。 - 【請求項3】 前記導体材料は、Cu、CuO、Cu2
O、Cu−CuO混合物、Cu−Cu2 O混合物、およ
びCuO−Cu2 O混合物から選ばれた少なくとも1種
を主成分とする、請求項1または2に記載のビアホール
導体用組成物。 - 【請求項4】 請求項1ないし3のいずれかに記載のビ
アホール導体用組成物を用意する工程と、 1050℃以下の温度で焼結可能な低温焼成セラミック
材料を含む、複数の積層されたセラミックグリーン層を
備え、前記セラミックグリーン層の特定のものに貫通孔
が形成され、前記貫通孔に前記ビアホール導体用組成物
が充填された、生の積層体を作製する工程と、 前記生の積層体を、還元性雰囲気中において、前記ビア
ホール導体用組成物および前記低温焼成セラミック材料
が焼結する温度で焼成する工程とを備える、多層セラミ
ック基板の製造方法。 - 【請求項5】 前記低温焼成セラミック材料は、BaO
−Al2 O3 −SiO2 混合セラミックを含む、請求項
4に記載の多層セラミック基板の製造方法。 - 【請求項6】 請求項4または5に記載の製造方法によ
って得られた、多層セラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025050A JP2002232146A (ja) | 2001-02-01 | 2001-02-01 | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001025050A JP2002232146A (ja) | 2001-02-01 | 2001-02-01 | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002232146A true JP2002232146A (ja) | 2002-08-16 |
Family
ID=18890107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001025050A Pending JP2002232146A (ja) | 2001-02-01 | 2001-02-01 | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002232146A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3346809A4 (en) * | 2016-03-04 | 2018-11-21 | Alps Electric Co., Ltd. | Electronic circuit module and method for testing electronic circuit module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697659A (ja) * | 1992-09-16 | 1994-04-08 | Sumitomo Metal Ind Ltd | 低温焼成セラミックス多層基板及びその製造方法 |
JPH1083717A (ja) * | 1996-07-16 | 1998-03-31 | Murata Mfg Co Ltd | 導電性組成物 |
JPH10114587A (ja) * | 1996-07-16 | 1998-05-06 | Murata Mfg Co Ltd | 電子部品 |
JPH11343129A (ja) * | 1998-05-29 | 1999-12-14 | Hitachi Zosen Corp | 発泡ガラスの製造方法 |
JP2000173346A (ja) * | 1998-12-02 | 2000-06-23 | Murata Mfg Co Ltd | 導電性ペースト及びセラミック多層基板 |
-
2001
- 2001-02-01 JP JP2001025050A patent/JP2002232146A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0697659A (ja) * | 1992-09-16 | 1994-04-08 | Sumitomo Metal Ind Ltd | 低温焼成セラミックス多層基板及びその製造方法 |
JPH1083717A (ja) * | 1996-07-16 | 1998-03-31 | Murata Mfg Co Ltd | 導電性組成物 |
JPH10114587A (ja) * | 1996-07-16 | 1998-05-06 | Murata Mfg Co Ltd | 電子部品 |
JPH11343129A (ja) * | 1998-05-29 | 1999-12-14 | Hitachi Zosen Corp | 発泡ガラスの製造方法 |
JP2000173346A (ja) * | 1998-12-02 | 2000-06-23 | Murata Mfg Co Ltd | 導電性ペースト及びセラミック多層基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3346809A4 (en) * | 2016-03-04 | 2018-11-21 | Alps Electric Co., Ltd. | Electronic circuit module and method for testing electronic circuit module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI536877B (zh) | 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法 | |
EP1981320B1 (en) | Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
TWI331890B (ja) | ||
Wang et al. | Research of LTCC/Cu, Ag multilayer substrate in microelectronic packaging | |
WO2005048667A1 (ja) | 導電性ペーストおよび多層セラミック基板 | |
JP2008004514A (ja) | 導電性ペーストおよびそれを用いたセラミック多層基板の製造方法 | |
WO2008133612A1 (en) | Electrically conductive composition for via-holes | |
JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
JP2002176236A (ja) | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 | |
JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
WO2009119198A1 (ja) | セラミック基板の製造方法 | |
JP4385484B2 (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
US6086793A (en) | Method of producing electrically conductive pastes and materials using same | |
JP2002232146A (ja) | ビアホール導体用組成物ならびに多層セラミック基板およびその製造方法 | |
JP4029163B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JPH06223621A (ja) | 導体ペースト組成物 | |
JP2005116337A (ja) | 導電性ペースト、ビアホール導体及び多層セラミック基板 | |
JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
JP2002050869A (ja) | 多層配線基板の製造方法 | |
JP4590674B2 (ja) | 多層セラミック基板の製造方法 | |
JP2014179473A (ja) | セラミック基板の製造方法および導体材料 | |
JPH0544840B2 (ja) | ||
JP2004175599A (ja) | 金属化層を有するセラミックス焼結体の製造方法 | |
JP2008235526A (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |