JP2002222175A - 情報処理装置の制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 マルチプロセッサ構成の情報処理装置におい
て、制御記憶のバースト障害に関係なく制御記憶内のマ
イクロプログラムによるプロセッサ交代処理を確実に行
う。 【解決手段】 マルチプロセッサ構成の複数の命令プロ
セッサ（ＩＰ）１０５の各々内に設けられ、マイクロプ
ログラムが格納される制御記憶（ＣＳ）１０８を構成
し、バースト障害が互いに他方に波及しない複数のＲＡ
Ｍマットグループ１２０〜１２１の各々に、プロセッサ
交代処理を実行する同一のマイクロプログラムであるプ
ロセッサ交代機能部１５０および１５１を常駐させ、一
方のＲＡＭマットグループ１２０におけるバースト障害
発生時に、健全な他方のＲＡＭマットグループ１２１の
プロセッサ交代機能部１５１を起動することで、ＣＳ１
０８のバースト障害に関係なく、確実にＩＰ１０５の交
代処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置の制
御技術に関し、特に、マルチプロセッサ構成の情報処理
装置において、プロセッサで固定障害が発生した場合、
あるいはサービスプロセッサからの交代指示が発生した
場合に、オペレーティングシステムの介入なしにプロセ
ッサを交代させ、処理を引き継ぐ為の交代プロセッサを
備えた情報処理装置の制御等に適用して有効な技術に関
する。

【０００２】

【従来の技術】情報処理装置の分野では、処理性能や信
頼性の向上等の目的で、マルチプロセッサ構成を採用す
る場合があるが、その場合、障害の発生したプロセッサ
を交代用の他のプロセッサに切り替える処理が必要とな
る。

【０００３】このようなマルチプロセッサ構成における
プロセッサ交代技術に関しては、従来技術として特開２
０００−１９４６７７号公報で示される様に、各プロセ
ッサ内にプロセッサ交代処理機能を備えたマイクロプロ
グラムを内蔵させ、障害のプロセッサにおけるプロセッ
サ内部情報および割込み情報を、交代プロセッサに複写
する処理を行わせることで、プロセッサ間の引き継ぎ処
理をオペレーティングシステムの介入なしに実現しよう
とする技術が知られている。

【０００４】マイクロプログラムは、一般的に、プロセ
ッサ内部に設けられ、複数のＲＡＭ（Random Access Me
mory）から構成されている制御記憶装置（以下、ＣＳと
記す）に格納されている。

【０００５】

【発明が解決しようとする課題】主記憶装置を共有する
複数のプロセッサを備え、各プロセッサ内にプロセッサ
交代処理機能を備えたマイクロプログラムが内蔵されて
いる情報処理装置において、ＣＳはアドレス部とデータ
入力部及びデータ出力部から構成される最小単位（以
下、ＲＡＭマットと記す）から構成されている。

【０００６】大きく分けてＣＳの障害は、１ビット単位
で発生する障害（以下、セル障害と記す）とＲＡＭマッ
ト単位で発生する障害（以下、バースト障害と記す）が
ある。

【０００７】マイクロプログラムが処理する通常の命令
処理の過程でセル障害が発生した場合、当該セル障害は
プロセッサ交代処理部に影響を与えない為、プロセッサ
交代処理は正常に動作する。

【０００８】しかし、バースト障害においてマイクロプ
ログラムのプロセッサ交代処理部が通常の命令処理部と
同一のＲＡＭマット上に配置されている場合は、当該プ
ロセッサ交代処理部も前記バースト障害の影響を受ける
こととなり、プロセッサ交代処理が正常に動作しない。
この結果、障害のプロセッサから交代用のプロセッサへ
の引き継ぎに失敗し、マルチプロセッサシステム全体が
稼働停止に陥り、システムの信頼性を維持できない、と
いう技術的課題がある。

【０００９】本発明の目的は、マルチプロセッサ構成の
情報処理装置においてマイクロプログラム処理機能の一
つであるプロセッサ交代処理が、バースト障害の発生し
た場合でも正常に動作する情報処理装置およびその制御
技術を提供する事にある。

【００１０】本発明の他の目的は、マルチプロセッサ構
成の情報処理装置において、個々のプロセッサにてマイ
クロプログラムを保持する制御記憶における障害の発生
に影響されることなく、マイクロプログラムによるプロ
セッサ間の交代処理を確実に実現して、情報処理装置の
信頼性を維持向上させることにある。

【００１１】

【課題を解決するための手段】前述のバースト障害は、
ＣＳを構成する一部のＲＡＭマットの障害である為、Ｃ
Ｓのある一部で障害が発生するが、その他の部分は正常
である。この為、当該ＲＡＭマット障害の影響を与えな
いＣＳ領域を活用できれば、プロセッサ交代処理を正常
に動作させる事が可能である。

【００１２】そこで、本発明では、各々が制御記憶を備
え、制御記憶に格納されたマイクロプログラムにて動作
する複数のプロセッサと、少なくともプロセッサの動作
の切替を行う切替手段とを含み、制御記憶は、各々が、
アドレス部およびデータ入力部およびデータ出力部を備
えた複数の単位記憶領域からなる情報処理装置の制御方
法において、マイクロプログラムの少なくとも一部を構
成する機能部を、互いに異なる単位記憶領域に多重に格
納する第１の方法、マイクロプログラムの少なくとも一
部を構成する機能部を別の単位記憶領域に再配置する第
２の方法、の少なくとも一方の方法を実行する。

【００１３】より具体的には、一例として、本発明の情
報処理装置では、マイクロプログラムに含まれる少なく
とも２つのプロセッサ交代処理部が互いに同一のＲＡＭ
マット上に配置されない様に、常駐または再配置できる
手段、更にＣＳ障害発生の検出手段と当該プロセッサ内
のＲＡＭマットの障害部位、または複数のＲＡＭマット
でマイクロプログラムのワードを構成できる単位の障害
部位を検出する手段、及びバースト障害の発生していな
いプロセッサ交代処理部に対しプロセッサ交代処理を起
動する手段を備える事により、上記目的を達成する。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１５】図１は、本発明の一実施の形態である制御
方法を実施する情報処理装置の構成例を示すブロック図
である。

【００１６】図１に例示される本実施の形態の情報処理
装置において中央処理装置（ＣＰＵ）１０１は、バスラ
イン１０４よって接続されている命令プロセッサ（Ｉ
Ｐ）１０５及び、サービスユニット（ＳＶＵ）１０２に
より構成されている。

【００１７】ＳＶＵ１０２は、ＳＶＵマイクロプログラ
ム１０３を内蔵し、バスライン１０４を介してＩＰ１０
５からのリクエスト処理の実施や、ＩＰ１０５へプロセ
ッサ交代処理の指示を与える。

【００１８】また、前述のＩＰ１０５は複数個存在し、
そのうちの少なくとも１つは交代プロセッサ（以下、Ａ
Ｐと記す）で構成され、各ＩＰ及びＡＰは同一のハード
ウエア及びマイクロプログラムで構成されるが、本実施
の形態ではＡＰと他のＩＰは説明に必要ない為、割愛し
てある。

【００１９】更に、ＩＰは、マイクロプログラム制御装
置１０６とマイクロプログラムが格納されている制御記
憶（ＣＳ）１０８で構成され、信号線１０７を介して、
マイクロプログラム制御装置１０６がＣＳ１０８を制御
する。

【００２０】ＣＳ１０８は、マイクロプログラムのアド
レス部（ＣＳＡ）１１０、このＣＳＡ１１０とデータ入
力部１３０〜１３１及びデータ出力部１６０〜１６１に
接続される最小単位のＲＡＭマット１４０〜１４７、デ
ータ入力部１３０と複数のＲＡＭマット１４０〜１４３
とデータ出力部１６０から構成されるＲＡＭマットグル
ープ１２０、複数のＲＡＭマットグループ１２０〜１２
１、各ＲＡＭマットグループ１２０〜１２１のデータ出
力部１６０〜１６１をＣＳＡ１１０で選択するセレクタ
１１１、最終的にＩＰ１０５で実行されるマイクロプロ
グラムデータを格納するレジスタ（ＣＳＤＲ）１１２か
ら構成される。

【００２１】上記の各ＲＡＭマットグループ１２０〜１
２１内のＲＡＭマット１４０〜１４７の各々の構成は、
マイクロプログラムのワード幅やＲＡＭマットのビット
幅等により様々な構成が考えられるが、本実施の形態で
は、各ＲＡＭマットグループが、それぞれ４つのＲＡＭ
マットを含む構成（ＲＡＭマット１４０〜１４３、ＲＡ
Ｍマット１４４〜１４７）として扱う。

【００２２】すなわち、図１に例示されるＣＳ１０８の
構成例では、データ入力部１３０とデータ出力部１６０
を持つＲＡＭマットグループ１２０と、別のデータ入力
部１３１とデータ出力部１６１を持つＲＡＭマットグル
ープ１２１は、独立しており、一方のグループのＲＡＭ
マット等でバースト障害が発生しても他方のグループに
波及することはない。

【００２３】また、各ＲＡＭマットグループの障害を検
出する為、ＲＡＭマットグループのデータ出力部１６０
〜１６１の各々に対応したパリティチェック機能（Ｐ
Ｃ）１７０〜１７１と、ＣＳ１０８の障害を検出する為
のパリティチェック機能（ＰＣ）１７２を持ち、ＣＳ１
０８の障害が発生した場合、ＳＶＵマイクロプログラム
１０３に報告される。

【００２４】ＩＰ１０５においてマイクロプログラム
は、ＲＡＭマット１４０〜１４３及び１４４〜１４７上
に配置され、その内のプロセッサ交代機能部１５０〜１
５１は、互いに異なるＲＡＭマットグループに属する各
ＲＡＭマットに常駐されている。

【００２５】すなわち、図３に例示されるように、上述
のように互いに独立の複数のＲＡＭマットグループ１２
０〜１２１で構成されるＣＳ１０８のメモリ空間におい
て、互いに他の複製で同一機能を有するプロセッサ交代
機能部１５０およびプロセッサ交代機能部１５１は、互
いに異なるＲＡＭマットグループ１２０およびＲＡＭマ
ットグループ１２１に配置されて常駐している。

【００２６】このため、たとえば、互いに独立なＲＡＭ
マットグループ１２０または１２１に発生したバースト
障害３００は、他のＲＡＭマットグループ１２１または
１２０に波及せず、従って、いずれか一方でバースト障
害３００が発生しても、他方に常駐するプロセッサ交代
機能部１５１またはプロセッサ交代機能部１５０を確実
に実行することが可能である。

【００２７】以上の事により、本実施の形態の場合に
は、例えば、ＲＡＭマットグループ１２０内のＲＡＭマ
ット１４０にバースト障害３００が発生した場合、ＳＶ
ＵマイクロプログラムはＰＣ１７２によりＣＳ１０８で
障害が発生した事を検出し、更にＰＣ１７０〜１７１に
よりＲＡＭマットグループ１２０の障害である事を検出
し、ＲＡＭマットグループ１２１内に常駐されているプ
ロセッサ交代機能部１５１のアドレスをＣＳＡ１１０に
セットする事により、バースト障害３００の影響を受け
ることなく、プロセッサ交代処理を実行できる。

【００２８】図２は、ＣＳ１０８のバースト障害発生の
場合でもプロセッサ交代処理を正常に動作させる為のＳ
ＶＵマイクロプログラム１０３及びＣＳ１０８に常駐さ
れているプロセッサ交代機能部１５０〜１５１の一連の
動作を例示したフローチャートである。

【００２９】図２に例示されたＳＶＵマイクロプログラ
ム処理２０１はＳＶＵマイクロプログラム１０３に内蔵
されているプログラムの一部である。また、ＲＡＭマッ
トグループ１（１２０）の常駐プログラム処理２２０と
ＲＡＭマットグループｉ（１２１）の常駐プログラム処
理２２１は同様の内容を持つ同一のマイクロプログラム
であり、少なくとも２つがＣＳ１０８内のＲＡＭマット
グループ１２０〜１２１の何れかに格納されている。

【００３０】本実施の形態における説明を簡単にする
為、当該処理２２０と２２１がＲＡＭマットグループ１
の常駐プログラム（プロセッサ交代機能部１５０）とＲ
ＡＭマットグループｉの常駐プログラム（プロセッサ交
代機能部１５１）にそれぞれ対応して配置されている構
成として以下説明を行う。

【００３１】ステップ２１０は、ＳＶＵマイクロプログ
ラムがＰＣ１７２の情報を入手し、ＣＳ障害の判定を行
う。ＣＳ障害の場合（たとえば、図３の例では、ＲＡＭ
マットグループ１２０に実装された通常の命令処理部４
００がＲＡＭマットグループ１内に発生したバースト障
害３００によってエラーとなった場合）は、ステップ２
１１を実施する。

【００３２】ＣＳ障害でない場合、ＳＶＵマイクロプロ
グラムがＲＡＭマットグループ１の常駐プログラム（プ
ロセッサ交代機能部１５０）の先頭アドレスをＣＳＡ１
１０にセットし、ＲＡＭマットグループ１の常駐プログ
ラム処理２２０を起動（ステップ２３０以降を実施）す
る。この場合、ＲＡＭマットグループ１の常駐プログラ
ム処理２２０の代わりにＲＡＭマットグループｉの常駐
プログラム処理２２１を起動する事も考えられるが、本
実施の形態はＲＡＭマットグループ１の常駐プログラム
処理２２０の起動として取り扱う。

【００３３】ステップ２１１は、ＳＶＵマイクロプログ
ラム１０３がＰＣ１７０〜１７１の情報を入手し、ＲＡ
Ｍマットグループｉの障害判定を行う。ここで、ＲＡＭ
マットグループｉの障害の場合、ＲＡＭマットグループ
１の常駐プログラムの先頭アドレスをＣＳＡ１１０にセ
ットし、ＲＡＭマットグループ１の常駐プログラム処理
２２０を起動（ステップ２３０以降を実施）後、処理を
終了する。

【００３４】また、ＲＡＭマットグループｉの障害でな
い場合（図３のＲＡＭマットグループ１でのバースト障
害３００の発生ではこの場合に該当する）、ＲＡＭマッ
トグループｉの常駐プログラム（プロセッサ交代機能部
１５１）の先頭アドレスをＣＳＡ１１０にセットし、Ｒ
ＡＭマットグループｉの常駐プログラム処理２２１を起
動（ステップ２３１以降を実施）後、処理を終了する。

【００３５】ステップ２３０〜２３１は、マイクロプロ
グラム（プロセッサ交代機能部１５０またはプロセッサ
交代機能部１５１）が、ステップ２５０〜２５１を実施
する為、実行していた命令の開始位置までデータを回復
する処理である。

【００３６】ステップ２４０〜２４１は、マイクロプロ
グラム（プロセッサ交代機能部１５０またはプロセッサ
交代機能部１５１）が規定回数と命令再開始回数（リト
ライ回数）の一致判定を行う。但し、命令再開始処理回
数が規定回数を超える事はない。命令再開始回数と規定
回数が不一致（リトライ回数が規定値未満で、障害が回
復し、プロセッサ交代処理が不要）の場合は、ステップ
２５０〜２５１を実施後、処理を終了する。

【００３７】また、命令再開始回数と規定回数が一致し
た場合（回復不能の固定障害と判断されプロセッサ交代
処理が必要な場合）は、ステップ２６０〜２６１とステ
ップ２７０〜２７１を実施後、処理を終了する。

【００３８】ステップ２５０〜２５１は、マイクロプロ
グラム（プロセッサ交代機能部１５０またはプロセッサ
交代機能部１５１）が命令開始処理回数のカウントアッ
プ及び実行していた命令の再実行を行う。

【００３９】ステップ２６０〜２６１は、マイクロプロ
グラム（プロセッサ交代機能部１５０またはプロセッサ
交代機能部１５１）がＡＰへのプロセッサ交代処理を行
う。

【００４０】ステップ２７０〜２７１は、マイクロプロ
グラム（プロセッサ交代機能部１５０またはプロセッサ
交代機能部１５１）が当該プロセッサを停止する処理を
行う。

【００４１】このように、上述した本実施の形態の場合
には、ＣＳ１０８内において、構成上、互いに他方のバ
ースト障害３００の影響を受けない別個のＲＡＭマット
グループ１（１２０）およびＲＡＭマットグループｉ
（１２１）の各々に、同一の機能のプロセッサ交代機能
部１５０およびプロセッサ交代機能部１５１をそれぞれ
常駐させ、ＣＳ１０８における障害発生時（たとえばＲ
ＡＭマットグループ１（１２０）バースト障害３００）
には、健全なＲＡＭマットグループｉ（１２１）の側の
プロセッサ交代機能部１５１を起動することで、確実に
現用の障害のＩＰ１０５から、図示しない別の交代プロ
セッサ（ＡＰ）に処理を引き継ぐことが可能となる。こ
の結果、ＡＰとして機能するＩＰを含む複数のＩＰ１０
５からなるマルチプロセッサ構成の情報処理装置におけ
る信頼性の維持向上を実現することが可能となる。

【００４２】以上の説明は、本発明の一実施の形態を例
示するものであり、例えば、変形例として、上述の実施
の形態における常駐のプロセッサ交代機能部１５１の領
域をマイクロプログラムの未使用領域として置き、バー
スト障害発生時に常駐のプロセッサ交代機能部１５０と
同様のプログラム、または実行していた処理単位と同様
のプログラムを、前記バースト障害の影響を受けない別
の正常なＲＡＭマットグループにおける前記プロセッサ
交代機能部１５１の格納領域にＳＶＵマイクロプログラ
ム１０３等が当該プロセッサ交代機能部１５１の再配置
を実施するなどの様々な代替え案や修正案を考える事が
できる。

【００４３】なお、この変形例の場合、再配置に使用す
る領域は未使用領域に限らず、正常なＲＡＭマットグル
ープにおいて通常の処理を行うマイクロプログラムが格
納されていた領域に上書きしてプロセッサ交代機能部１
５１の再配置を実施してもよい。その場合には、プロセ
ッサ交代機能部１５１を常駐させておく場合に比較し
て、プロセッサ交代機能部１５１の記憶領域の分を通常
の処理を行うマイクロプログラムの格納に使用でき、Ｃ
Ｓ１０８の記憶領域の利用効率も向上する。

【００４４】以上説明したように、本発明の各実施の形
態によれば、少なくとも１つの交代プロセッサ（ＡＰ）
を備えるマルチプロセッサ構成で各プロセッサ（ＩＰ１
０５）内にプロセッサ交代処理機能を備えたマイクロプ
ログラムを実装した制御記憶（ＣＳ１０８）が複数のＲ
ＡＭマット１４０〜１４７またはＲＡＭマットグループ
１２０〜１２１で構成されている情報処理装置におい
て、制御記憶のバースト障害が発生した場合でもプロセ
ッサ交代処理を正常に終了させる事が可能となる。

【００４５】本願の特許請求の範囲に記載された発明を
見方を変えて表現すれば以下の通りである。

【００４６】＜１＞ 複数のプロセッサを備え、各プロ
セッサ内にマイクロプログラムが内蔵されている情報処
理装置において、少なくともマイクロプログラムの一部
を同一のマイクロプログラム制御記憶装置のアドレス部
とデータ入力部及びデータ出力部から構成される最小単
位上に配置されない様に複数常駐させる。または、少な
くともマイクロプログラムの一部を当該単位上に配置し
ない様に再配置可能な手段を備える情報処理装置。

【００４７】＜２＞ 項目＜１＞記載の情報処理装置に
おいて、マイクロプログラム制御記憶装置のアドレス部
とデータ入力部及びデータ出力部から構成される最小単
位の障害の場合、当該単位の障害部位、またはマイクロ
プログラムのワードを構成できる単位の障害部位を検出
する手段、マイクロプログラム制御記憶装置の障害を検
出する手段を備える情報処理装置。

【００４８】＜３＞ 項目＜２＞記載の情報処理装置に
おいて、障害未発生部位に常駐されているか、または再
配置された少なくともマイクロプログラムの一部を起動
させる手段を備える情報処理装置。

【００４９】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００５０】たとえば、上述の説明では、簡単のため、
ＲＡＭマットグループ単位でのパリティチェックおよび
マイクロプログラムにおけるプロセッサ交代機能部単位
の多重配置、再配置を行う場合を例に採って説明した
が、パリティチェック等の障害検出単位を、たとえばマ
イクロプログラムのワード単位に障害検出を細分化し、
このワード単位の多重配置や再配置を行うようにしても
よい。

【００５１】

【発明の効果】本発明によれば、マルチプロセッサ構成
の情報処理装置においてマイクロプログラム処理機能の
一つであるプロセッサ交代処理が、バースト障害の発生
した場合でも正常に動作する情報処理装置を実現でき
る、という効果が得られる。

【００５２】本発明によれば、マルチプロセッサ構成の
情報処理装置において、個々のプロセッサにてマイクロ
プログラムを保持する制御記憶における障害の発生に影
響されることなく、マイクロプログラムによるプロセッ
サ間の交代処理を確実に実現して、情報処理装置の信頼
性を維持向上させることができる、という効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態である制御方法を実施す
る情報処理装置の構成例を示すブロック図である。

【図２】本発明の一実施の形態である制御方法を実施す
る情報処理装置の作用の一例を示すフローチャートであ
る。

【図３】本発明の一実施の形態である制御方法を実施す
る情報処理装置の制御記憶におけるマイクロプログラム
の配置例を示す概念図である。

【符号の説明】

１０１…中央処理装置（ＣＰＵ）、１０２…サービスユ
ニット（ＳＶＵ）、１０３…ＳＶＵマイクロプログラ
ム、１０４…バスライン、１０５…命令プロセッサ（Ｉ
Ｐ）、１０６…マイクロプログラム制御装置、１０７…
信号線、１０８…制御記憶（ＣＳ）、１１０…アドレス
部（ＣＳＡ）、１１１…セレクタ、１１２…レジスタ
（ＣＳＤＲ）、１２０…ＲＡＭマットグループ１（単位
記憶領域）、１２１…ＲＡＭマットグループｉ（単位記
憶領域）、１３０〜１３１…データ入力部、１４０〜１
４３…ＲＡＭマット、１４４〜１４７…ＲＡＭマット、
１５０…プロセッサ交代機能部（機能部）、１５１…プ
ロセッサ交代機能部（機能部）、１６０〜１６１…デー
タ出力部、１７０〜１７１…パリティチェック機能（Ｐ
Ｃ）（第１の障害検出手段）、１７２…パリティチェッ
ク機能（ＰＣ）（第２の障害検出手段）、２０１…ＳＶ
Ｕマイクロプログラム処理、２２０…常駐プログラム処
理、２２１…常駐プログラム処理、３００…バースト障
害、４００…通常の命令処理部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 茂 神奈川県足柄上郡中井町境456番地 株式 会社日立インフォメーションテクノロジー 内 (72)発明者 緒方 誠一 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5B018 GA06 HA04 MA01 5B034 BB02 BB11 CC01 DD01 5B045 JJ16 JJ26 JJ44

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各々が制御記憶を備え、前記制御記憶に
   格納されたマイクロプログラムにて動作する複数のプロ
   セッサと、少なくとも前記プロセッサの動作の切替を行
   う切替手段とを含み、前記制御記憶は、各々が、アドレ
   ス部およびデータ入力部およびデータ出力部を備えた複
   数の単位記憶領域からなる情報処理装置の制御方法であ
   って、 前記マイクロプログラムの少なくとも一部を構成する機
   能部を、互いに異なる前記単位記憶領域に多重に常駐さ
   せる第１の方法、 前記マイクロプログラムの少なくとも一部を構成する前
   記機能部を別の前記単位記憶領域に再配置する第２の方
   法、 の少なくとも一方の方法を実行することを特徴とする情
   報処理装置の制御方法。
2. 【請求項２】 請求項１記載の情報処理装置の制御方法
   において、個々の前記単位記憶領域の障害の有無を判別
   する第１の障害検出手段と、前記制御記憶の障害の有無
   を判別する第２の障害検出手段と、を備え、 前記第２の障害検出手段にて前記制御記憶の障害が検出
   された時、前記第１の障害検出手段で障害の前記単位記
   憶領域を特定し、 障害の前記単位記憶領域とは異なる前記単位記憶領域に
   常駐している前記機能部を起動するか、または障害の前
   記単位記憶領域とは異なる前記単位記憶領域に前記機能
   部を再配置して起動することを特徴とする情報処理装置
   の制御方法。
3. 【請求項３】 請求項１または２記載の情報処理装置の
   制御方法において、前記機能部は、前記マイクロプログ
   ラムにおいて、特定の前記プロセッサに障害が発生した
   時に、前記切替手段による他の前記プロセッサへの切替
   に先立って、当該障害のプロセッサにて実行されるプロ
   セッサ交代処理機能部であることを特徴とする情報処理
   装置の制御方法。