JP2002218479A

JP2002218479A - 撮像装置

Info

Publication number: JP2002218479A
Application number: JP2001012301A
Authority: JP
Inventors: Takeshi Takeda; 岳竹田; Narihiro Matoba; 成浩的場
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-01-19
Filing date: 2001-01-19
Publication date: 2002-08-02
Anticipated expiration: 2021-01-19
Also published as: JP3706030B2

Abstract

(57)【要約】【課題】撮像動作とＡＷＢ処理が同時に行えないた
め、撮影間隔が低下し、表示速度が遅い、高速連写や動
画の撮像時には対応が困難等の課題があった。【解決手段】カラー撮像素子の出力を蓄える記憶手段
と、被写体に関わる色情報を検波するホワイトバランス
検波手段と、撮像画面より少なくとも１画面以前の画像
データに基づいてホワイトバランス処理を行う第１ホワ
イトバランス処理手段と、撮像画面の画面データに基づ
いてホワイトバランス処理を行う第２ホワイトバランス
処理手段と、上記第１、第２ホワイトバランス処理手段
の出力を選択する選択手段と、上記各動作条件を設定す
る制御手段とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、被写体からの光
を電気信号に変換し撮像処理を行うデジタルカメラやデ
ジタルビデオカメラ、顕微鏡等に適応される撮像装置に
関するものである。

【０００２】

【従来の技術】ＣＣＤ等の固体撮像素子を用いて、光を
電気信号に変換し、デジタル信号として信号処理し撮像
する撮像装置は、通信との親和性や使用者が自在に画像
データを加工できる等の理由により急速に普及してい
る。デジタルカメラでは使用者が簡単に高画質な撮像が
できるように、オートホワイトバランス（以下、ＡＷＢ
と略す）の自動制御機能を備えているものが多い。

【０００３】上記ＡＷＢは、光源等の変化に対して被写
体の色信号を積算して、それぞれの色の相関をとりホワ
イトバランス（以下、ＷＢと略す）をとるように自動補
正するものである。従来技術として特開平１１−２６１
９４９号公報に示された図１２のような装置がある。

【０００４】図１３は説明を簡略にするために一回路を
抜粋したものである。図１３において、１０１は撮像レ
ンズ、１０２は絞り・シャッタ、１０３はＣＣＤ等の撮
像素子、１０４はＣＤＳ・アンプ、１０５はＡ／Ｄコン
バータ、１０６はメモリ（フイールドメモリ）、１０７
は切り換えスイッチ、１０８はクランプ回路、１０９は
ＷＢ回路、１１０はＹＣ分離回路、１１１は色処理回
路、１１２は輝度処理回路、１１３は色温度検出回路で
ある。

【０００５】撮像レンズ１０１によって集光された光束
は、絞り・シャッタ１０２によって適切な露光量とさ
れ、撮像素子１０３上に結像される。撮像素子１０３か
ら出力された画像データはＣＤＳ・アンプ１０４により
雑音が除去され、Ａ／Ｄコンバータ１０５に入力され
る。Ａ／Ｄコンバータ１０５により量子化された画像デ
ータは、メモリ１０６に書込まれると同時に、切換えス
イッチ１０７のａ側接点を経てクランプ回路１０８によ
ってさらに雑音が除去される。このクランプ回路１０８
の出力はＷＢ回路１０９を通るが、この時は回路内回路
のホワイトバランス係数レジスタが初期値になっている
ため、ホワイトバランス処理は行われない。

【０００６】ついで、ＷＢ回路１０９の出力はＹＣ分離
回路１１０により輝度信号と色信号に分割され、色処理
回路１１１の中間で生成される色差信号が、画像が撮影
された時の光源の色温度情報を検出するための色温度検
出回路１１３に入力される。色温度検出回路１１３は色
差信号を積分しＣＰＵ（図示せず）が読取り演算するこ
とでＷＢ補正係数が算出される。この係数はＷＢ回路１
０９に設定される。

【０００７】次に、スイッチ１０７がｂ側接点に接続さ
れることにより、メモリ１０６より画像データが読み出
される。この読出された画像データは、クランプ回路１
０８を経てＷＢ回路１０９に送られ、上記設定されたＷ
Ｂ補正係数に従って色フィルタ毎に補正され、ホワイト
バランスを行っている。

【０００８】

【発明が解決しようとする課題】従来の撮像装置は以上
のように構成されているので、画像データをメモリ１０
６に一旦収納し、その後、ＷＢ制御のために色温度検出
回路１１３による積分結果からＷＢ補正係数を算出し、
再びメモリから画像データを読出すことでＷＢ処理を行
っていた。このため、撮像動作と色温度検出を同時に行
うことが出来ないため、撮像動作とＡＷＢ処理が同時に
行えなかった。これにより、撮影間隔（フィールドレー
ト）が低下し、表示速度が遅くなったり、高速連写や動
画の撮像時には対応が困難であった。さらに、メモリ動
作のための消費電力が増加し携行時のバッテリー消費が
著しいという課題があった。

【０００９】この発明は上記のような課題を解消するた
めになされたもので、静止画や高速連写、動画などの様
々な撮像モードにおいても高精度、高速かつ用途に応じ
たオートホワイトバランス制御が可能であり、高品質な
画像を得られ、さらに、低消費電力の撮像装置を得るこ
とを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る撮像装置
は、平面上に配列された複数の画素を有し、光学系を介
して撮像した画像データを画素単位で出力するカラー撮
像素子と、このカラー撮像素子の出力を蓄える記憶手段
と、この記憶手段の入力側に配置され被写体に関わる色
情報を検波するホワイトバランス検波手段と、撮像画面
より少なくとも１画面以前の画像データに基づいてホワ
イトバランス処理を行う第１ホワイトバランス処理手段
と、撮像画面の画像データに基づいてホワイトバランス
処理を行う第２ホワイトバランス処理手段と、上記第１
ホワイトバランス処理手段と第２ホワイトバランス処理
手段との出力を選択する選択手段とを備え、制御手段は
上記各手段の動作条件を設定する。

【００１１】この発明に係る撮像装置は、第１ホワイト
バランス処理手段と、第２ホワイトバランス処理手段の
いずれかの処理結果を選択してオートホワイトバランス
処理を行うものである。

【００１２】この発明に係る撮像装置における第１ホワ
イトバランス処理手段は、撮像動作の確認時と撮像動作
が連続する高速撮像時や動画記録時に用いるものであ
る。

【００１３】この発明に係る撮像装置における第２ホワ
イトバランス処理手段は、撮像記録時と静止画記録時に
用いるものである。

【００１４】この発明に係る撮像装置における第２ホワ
イトバランス処理手段は、ストロボ使用時に用いるもの
である。

【００１５】この発明に係る撮像装置は、第１ホワイト
バランス処理手段と、第２ホワイトバランス制御手段の
演算精度を異ならせたものである。

【００１６】この発明に係る撮像装置におけるホワイト
バランス検波手段は、検波域指定手段を有するものであ
る。

【００１７】この発明に係る撮像装置における記憶手段
は、ホワイトバランス補正係数を画像データとともに記
憶するものである。

【００１８】この発明に係る撮像装置における記憶手段
は、複数の画面を記録する容量を有し、前記各画面に対
応するホワイトバランス補正係数を記憶するものであ
る。

【００１９】

【発明の実施の形態】以下、発明の実施の一形態を説明
する。実施の形態１．図１は、この発明の実施の形態１による
撮像装置の構成を示すブロック図である。図１におい
て、１はＲＯＭやＲＡＭ等を備えたＣＰＵ等の制御手
段、２は電源スイッチやシャッタースイッチ等撮像装置
の動作を設定するオペレーションパネルである。４は撮
像レンズ、５は赤（Ｒ）・緑（Ｇ）・青（Ｂ）の各色信
号を画素単位で出力するＣＣＤ等の撮像素子、６は撮像
素子５を駆動するドライバ、７は撮像素子５のアナログ
処理を行うアナログ信号処理回路、８はＡ／Ｄ変換器、
９はアナログ信号処理回路７やＡ／Ｄ変換器８の駆動タ
イミングの制御や画像データに同期した信号を発生させ
るタイミングジェネレータ（以下、ＴＧ）である。

【００２０】１０はＡ／Ｄ変換器８の出力信号に対して
ＷＢ処理を行う第１ＷＢ処理回路、１１は被写体の光源
の変化等による色情報を検波するＷＢ検波手段であるＷ
Ｂ検波回路、１２は少なくとも１画面分を収納可能なＦ
ＩＦＯや２ポートＲＡＭ等のメモリ、１３はメモリ１２
の信号出力に対してＷＢ処理を行う第２ＷＢ処理回路、
１４は第１ＷＢ処理回路１０と第２ＷＢ処理回路１３か
らの出力のいずれかを選択する選択手段としてのセレク
タであり、このセレクタ１４は手動または撮影モードに
応じた自動選択である。１５は補間処理や色変換、フィ
ルター処理等を行う画像処理回路、１６はＤ／Ａ変換器
や表示ディスプレイの駆動制御等やビデオメモリを搭載
した表示処理回路、１７は液晶等を用いたディスプレイ
としてのモニタ、１８は撮像した画像を記録媒体１９に
収納するための記録処理回路、１９は磁気記録や光記
録、半導体メモリ等の記録媒体である。

【００２１】次に動作について説明する。オペレーショ
ンパネル２上の電源スイッチを押下する。被写体からの
光は撮影レンズ４を通過し撮像素子５上に結像される。
この撮像素子５は、ドライバ６によって駆動され、被写
体に応じた信号を出力する。ドライバ６にはＣＰＵ１の
指令によりＴＧ９を通じて所定のタイミングが与えられ
る。撮像素子５の出力のアナログ画像データ信号は、ア
ナログ信号処理回路７によってゲイン調整等の所定のア
ナログ信号処理が施された後、Ａ／Ｄ変換器８によって
量子化される。

【００２２】Ａ／Ｄ変換器８の出力であるデジタル画像
データは、第１ＷＢ処理回路１０に入力される。第１Ｗ
Ｂ処理回路１０ではＷＢ検波回路１１からのＷＢ検波値
に基づいてＣＰＵ１によって色毎の補正係数が算出さ
れ、この補正係数に従ってＷＢ処理を行う（このフィー
ドバックループを構成するＡＷＢ動作の詳細は後述す
る）。

【００２３】また、第１ＷＢ処理回路１０の出力は同時
にメモリ１２に収納される。この収納される過程におい
ても前記のＷＢ検波動作と同様に、ＷＢ検波回路１１に
よってＷＢ検波値が得られている。このＷＢ検波値に基
づいてＣＰＵ１により色毎の補正係数が算出され、第２
ＷＢ処理回路１３によってメモリ１２からの画像データ
読出し時にＷＢ処理がなされる。

【００２４】ここで、ＡＷＢ制御の処理、検波、算出か
ら成るフィードバックループ制御と、第１ＷＢ処理及び
第２ＷＢ処理について図２，３，４を用いて説明する。
図２は第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３
の構成を示すブロック図である。図２において、２１は
乗算器であり、Ａ／Ｄ変換器８の出力であるＲ色データ
とＣＰＵ１からのＲ色のＷＢ補正係数を乗算する。２
２、及び２３も乗算器であり、同様にそれぞれＧ色デー
タとＧ補正係数、Ｂ色データとＢ補正係数を乗算する。
これ等乗算器２１，２２，２３の出力Ｒ’データ、Ｇ’
データ、Ｂ’データがＷＢ処理後の画像データである。
各色毎に個別の補正係数を有し演算処理することでＷＢ
処理を行う。

【００２５】なお、Ａ／Ｄ変換器８の出力はＲ，Ｇ，Ｂ
独立出力であるとしたが、各色のデータがシリアルで得
られる撮像素子５やＡ／Ｄ変換器８では、それぞれの乗
算器の入力側にシリアル−パラレル変換器を用いれば良
い。また、３つの乗算器２１〜２３を用いるとしたが、
１つの乗算器を使って各色の補正係数をその入力順に順
次切換える構成としても良い。加えて、第１ＷＢ処理回
路１０及び第２ＷＢ処理回路１３は乗算器を用いるとし
たが、これはＡ／Ｄ変換器８からの出力とその被写体の
光量（色情報）変化が線形であるためであり、非線型の
関係にあるときはそれに応じた演算器を用いれば良い。

【００２６】図３はＷＢ検波であるＷＢ検波回路１１の
構成を示すブロック図である。図３において、２４は積
分器であり、第１ＷＢ処理回路１０の乗算器２１の出力
であるＲ’データを積分する。同様に２５，２６は積分
器であり、それぞれ第１ＷＢ処理回路１０の乗算器２
２，２３の出力であるＧ’データ、Ｂ’データを積分す
る。これらの各色毎の積分器２４，２５，２６の出力が
Ｒ色，Ｇ色，Ｂ色各々のＷＢ処理の補正係数算出に用い
られる検波値である。

【００２７】次に図４に示すタイミングチャートを用い
て動作を説明する。フレーム同期信号は”Ｈ”のとき撮
像素子５の信号出力が有効であることを示す信号であ
る。＃１画面では、ＷＢ検波回路１１により＃１画面の
色毎の検波値が検波される。このとき、第１ＷＢ処理回
路１０のＷＢ補正係数は所定の初期値を設定しておく
（好ましくは、Ａ／Ｄ変換器８の出力データをそのまま
検波するように各色の補正係数を１とする）。

【００２８】＃１の検波値はＣＰＵ１に転送され、ＣＰ
Ｕ１ではこの検波値を基にＷＢ補正係数を算出する。算
出法は、各色の平均値を検波値より求め、Ｇを基準にし
た場合、Ｒ補正係数Ｋｒ、Ｂ補正係数ＫｂはＫｒ＝平均（Ｒ検波値）／平均（Ｇ検波値）Ｋｂ＝平均（Ｂ検波値）／平均（Ｇ検波値）（Ｇ補正係数Ｋｇはこのとき１）となる。このようにし
て算出されたＷＢ補正係数は、ＣＰＵ１から第１ＷＢ処
理回路１０及び第２ＷＢ処理回路１３に設定される。

【００２９】従って、第１ＷＢ処理回路１０は、次の＃
２画面を＃１画面の画像データから得られた＃１補正係
数を用いてＷＢ処理を行う。次画面以降のＷＢ処理も同
様にｎ画面のＷＢ処理にｎ−１画面の画像データから得
られたＷＢ補正係数を用いる。

【００３０】他方、第２ＷＢ処理回路１３の動作は、メ
モリ１２の動作と相関し以下のようになる。＃１画面で
はフレーム同期信号が”Ｈ”のとき、画像データをメモ
リ１２に対し書込み動作をなすように、メモリ書込み信
号を”Ｈ”にするので、メモリ１２には＃１画面の画像
データが書込まれる。

【００３１】＃１画面が終了すると、ＷＢ検波回路１１
によって各色の検波値が得られる。この検波値より＃１
画面のＷＢ係数の算出動作は上記と同様である。＃１補
正係数が算出され、この補正計数が第２ＷＢ処理回路１
３に設定された後であれば、任意のタイミングでメモリ
１２から画像データを読出す（メモリ読出し信号が”
Ｈ”）。読出された画像データは＃１画面のデータであ
り、ＷＢ補正係数も＃１画面に基いたものである。従っ
て、第２ＷＢ処理回路１３は、この＃１画面の画像デー
タから得られた補正係数を用いてＷＢ処理を行う。次画
面以降のＷＢ処理も同様にメモリ１０の書込み／読出し
制御を行いながら、ｎ画面のＷＢ処理にｎ画面の補正係
数を用いる。

【００３２】この後の動作を図１に戻り説明する。使用
者によるオペレーションパネル２上の設定に従い、セレ
クタ１４によってａ側接点を選択すると、第２ＷＢ処理
回路１３によるデータが、また、ｂ側接点を選択する
と、第１ＷＢ処理回路１０によるデータが選ばれて後段
の画像処理回路１５に送出される。画像処理回路１５で
は、補間処理や色変換、フィルター処理等の所定の画像
処理がなされる。その後、表示処理回路１６によってモ
ニタ１７に表示させるため、色信号変換処理、タイミン
グ変換処理、解像度変換処理等の所定の処理を行い、撮
影画面をモニタ１７上に表示する。或いは、オペレーシ
ョンパネル２の設定により記録動作指令が発行される
と、記録処理回路１８で所定のデータ変換を行い記録媒
体１９に記録される。以上のような一連の動作により撮
影を行う。

【００３３】第１ＷＢ処理回路１０と第２ＷＢ処理回路
１３によるＡＷＢ処理の効果例は以下のように区別され
る。まず、第１ＷＢ処理回路１０を用いる方式は、少な
くとも１画面前の画像データによる処理である。ＮＴＳ
Ｃ準拠を例に挙げると、フレームレートが３０Ｈｚと視
覚的には高速であり、また被写体（撮影シーン）のＡＣ
的な１／３０秒程度の急峻かつ連続的な画面の変化は実
際ほとんどないために実用上は問題がない。また、撮像
素子５の動作レートがメモリ１２の書込みレートより早
い場合に、即ち、高速連続撮影時に有効である。次に、
第２ＷＢ処理回路１３を用いると、撮影画面の画像デー
タによる処理が可能であるため、高精度なＡＷＢ制御効
果を得られる。

【００３４】以上のように、この実施の形態１によれ
ば、ＷＢ処理回路を２つ有するＡＷＢ制御の構成とした
ため、使用者がその意図に応じて最適なＡＷＢ処理法を
選択できる効果がある。

【００３５】撮像素子５はＣＣＤのみならずＣＭＯＳセ
ンサ等を用いても良い。また、イエロー、マゼンタ、シ
アン等の補色系の出力信号が得られるものを用いても良
く、この場合は一旦ＲＧＢにデータ変換した後ＷＢ処理
を施したり、色差信号からＷＢ補正係数を加減算するこ
とでＷＢ処理を行う。加えて、メモリ１２の読出しデー
タに、ＷＢ補正係数の算出をＣＰＵで行うとしたが、補
正係数算出をその機能を満たす回路で構成してもよい。
また、ＷＢ処理にＧ色を基準にした補正係数の算出例を
挙げたが基準色はどの色でも構わない。

【００３６】なお、この発明はＡＷＢ機構に関する撮像
装置であるが、自動露光機能や自動焦点機能を搭載した
撮像装置についても適応可能である。さらに、ＡＷＢ動
作の収束性は、各色の検波値に基づき意図的に徐々に
（所定の時定数を有して）ＷＢ補正係数を変化させても
良い。

【００３７】実施の形態２．始めに、用いる撮像素子５
の動作について図５を用いて説明する。多くの撮像素
子５は、撮影画面の確認用に「ドラフトモード」「モニ
ターモード」等と呼ばれるモニター１７の画素数に合わ
せた解像度のデータを出力する（以下、確認モードと称
す）。この時の撮像素子５の出力例を図５に示す。１か
らｎまでは走査ラインの番号を表したものである。Ａ）
の撮影モードでは、１からｎまでの走査ラインをすべて
出力するのに対し、Ｂ）の確認モードでは、１，３，
５．．ｎ−２，ｎというように出力する走査ライン数の
数を減らして、フレームレートを上げている。このよう
にして、全画素の読出しを行わず出力走査ラインを間引
いて出力することで、モニター１７の表示レートに応じ
た出力を行っている。このような撮像素子５の動作を用
いる場合には以下の動作を行う。

【００３８】図６に示すタイミングチャートを用いて説
明する。電源投入時のモードは確認モードであるとす
る。ＣＰＵ１は確認モードの動作をなすように、ＴＧ９
に所定のコマンドや動作タイミング指令を与える。ＴＧ
９は予め設定された走査ラインのみを出力するようにド
ライバ６に指示し撮像素子５を駆動する。撮像素子５か
らは間引かれた画像データがフレーム同期信号に同期し
て出力される。

【００３９】この確認モードの＃１画面から＃３画面の
フレームレートはＮＴＳＣ準拠の場合３０Ｈｚである。
この後、アナログ信号処理回路７から初期係数が設定さ
れた第１ＷＢ処理回路１０を経てＷＢ検波回路１１によ
り検波値が得られる動作は実施の形態１と同様であり、
＃ｎ画面終了時に＃ｎ画面の検波値が得られ、その検波
値に基づいて第１ＷＢ処理回路１０により撮影画面（＃
ｎ）のＷＢ処理を補正係数（＃ｎ−１画面）を用いてＡ
ＷＢ処理を行う。

【００４０】このとき、セレクタ１４にはＣＰＵ１より
ｂ側接点を選択しており、第１ＷＢ処理回路１０の出力
を後段の画像処理回路１５に送出する。画像処理回路１
５で補間処理や色変換フイルタ処理等の所定の処理がな
られた後、表示処理回路１６を通しモニタ１７に確認モ
ードの画面が表示される。使用者はこのモニタ１７の画
面を見ながら好みの撮影画面を確認する。

【００４１】＃３画面が終了した時点（確認モードの任
意のタイミング）で使用者がオペレーションパネル２上
のシャッターを押下すると、ＣＰＵ１はＴＧ９に対し撮
像素子５が全画素の読出しを行うように所定の設定を行
うとともに、第１ＷＢ処理回路１０に各色のＷＢ補正係
数に「１」を設定し、また、メモリ１２に画像データを
書込むように書込み信号を出力する。このときの撮影で
は多くの場合、全画素の読出しに時間がかかり確認モー
ドよりもフレームレートが遅くなる。

【００４２】フレーム同期信号に同期してメモリ書込み
信号を出力し、ＷＢ処理しない画像データがメモリ１２
に書込まれると同時に、ＷＢ検波回路により撮影画面の
ＷＢ検波値が検波されＣＰＵ１に送出される。ＣＰＵ１
ではＷＢ補正係数を算出し、第２ＷＢ処理回路１３にそ
の補正係数を設定する。

【００４３】この後、セレクタ１４をａ側接点に設定
し、また、メモリ読出し信号を出力して画像データをメ
モリ１２から読出す。読出された画像データは第２ＷＢ
処理回路１３によりＷＢ処理され、画像処理回路１５に
送出される。その後、表示処理回路１６でモニター１７
の解像度に合わせた解像度変換処理等が施されモニタ１
７に映し出される。他方、記録処理回路１８で所定のデ
ータ変換が行われ、記録媒体１９に画像データが保存さ
れる。その後、再び確認モードに移行し上記と同様な動
作を繰り返して撮像動作を行う。

【００４４】このように、確認モードは第１ＷＢ処理手
段１０によるＡＷＢ制御、撮影モードは第２ＷＢ処理手
段１３によるＡＷＢ制御としたため、その撮影モードに
応じたＡＷＢ制御が可能な撮像装置を得ることができ
る。たとえば、第１ＷＢ処理手段１０は、撮像動作の確
認時や高速連写時、動画撮像時に用いる。第２ＷＢ処理
手段１３は、撮像記録時や静止画記録時に用いられる。

【００４５】さらに、確認モード時にはメモリ１２や第
２ＷＢ処理回路１３の動作を止めておくことができ、撮
像モード時では画像データがメモリ１２に収納される
と、カメラヘッド３や第１ＷＢ処理回路１０、ＷＢ検波
回路１１の動作が不要になり、動作クロックや電源の供
給を止めることができるため、低消費電力の撮像装置が
得られる効果がある。さらに、実施の形態中ではＮＴＳ
Ｃ準拠の表示方式であったが、ＰＡＬ方式等はもとよ
り、より高速な表示レートにも対応することが可能であ
る。

【００４６】さらに、ストロボ（図示しない）を使った
撮影時には、以下のような効果がある。ストロボ撮影時
には、ＣＰＵ１によってセレクタ１４でａ側接点を選択
しておき、メモリ１２と第２ＡＷＢ処理回路１３による
ＡＷＢ制御を行うようにする。このようにすることで、
例えば、連続撮影時の間のストロボ発光した画面では常
に自画面でのＷＢ補正係数を用いてＡＷＢ制御を行うこ
とができるので、高画質な撮像画面を得ることが可能な
撮像装置を得られる効果がある。

【００４７】つまり、ストロボ撮影時には、第２ＷＢ処
理回路を選択するように設定しておくことで、従来では
ストロボ撮影時にはダミーのストロボ発光をさせてＷＢ
係数を算出した後、撮影のための本発光を行うが、この
発明はダミーのストロボ発光はさせなくともよいもので
ある。

【００４８】以上のように、実施の形態２によれば、撮
影モードにおいてメモリに画像データ書込み後、すぐメ
モリ読出しを行うとしたが、この読出し動作は任意のタ
イミングで行えばよく、メモリ書込み動作の後すぐに確
認モードに移行し、例えば、被写体の所定の事象が起こ
らなくなった後等にメモリ読出しを行って記録媒体１９
に記録しても良い。

【００４９】また、上記実施の形態１及び実施の形態２
では第１ＷＢ処理回路１０及び第２ＷＢ処理回路１３を
同一な構成としたが、これらの演算精度を異ならせても
良い。例えば、Ａ／Ｄ変換器８の量子化精度が８ｂｉｔ
であるとする。このとき、ＣＰＵ１から算出されたＷＢ
補正係数は８ビットである。第１ＷＢ処理１０の乗算器
の構成を８ｂｉｔ×４ｂｉｔとし、後者の４ｂｉｔがＷ
Ｂ補正係数である。第２ＷＢ処理回路１３の乗算器構成
は８ｂｉｔ×８ｂｉｔとし、後者の８ｂｉｔがＷＢ補正
係数である。この補正係数のビット数の違いは、小数点
の位置が違うものである。図７に上記のＷＢ補正係数の
構成図を示す。第１ＷＢ処理回路１０の補正係数は小数
点位置（．）がＬＳＢから２ビットと３ビットの間にあ
り、一方、第２ＷＢ処理回路１３の小数点位置は、ＬＳ
Ｂから５ビットと６ビットの間にある。

【００５０】従って、各ＷＢ処理回路でのＷＢ補正範囲
は２進法→１０進法の計算をすると以下のようになる。第１ＷＢ処理回路 ‥ ０〜３.７５第２ＷＢ処理回路 ‥ ０〜３.９６８７５ＣＰＵ１ではＷＢ検波回路１１の検波結果から、少なく
とも８ビットのＷＢ補正係数を算出し、第１ＷＢ処理回
路１０には８ビットの補正係数から、下位４ビットを切
り捨て、４ビットの補正係数として第１ＷＢ処理回路１
０に設定する。第２ＷＢ処理回路には８ビットの補正係
数を設定しＷＢ処理を行う。ここで、両者の違いは、第
２ＷＢ処理回路１３を用いると、より高精度のＷＢ処理
を行える。他方、第１ＷＢ処理回路１０は演算器の構成
が簡易であり、より高速なＷＢ処理を行える。

【００５１】このように、ＷＢ処理手段の演算精度を異
ならせたため、用途に応じたＷＢ精度を選択できること
が可能となり、また、回路規模を小さくできるととも
に、低コストの撮像装置が得られるという効果がある。

【００５２】上記のビット数、及び小数点等の位置は任
意であり、ＷＢ処理に十分な精度が得られば何ビットで
も構わない。また、第１ＷＢ処理回路１０の方が演算精
度が高くてもよい。さらに、小数回路を用いない整数回
路だけの演算などにも適応できることは言うまでもな
い。

【００５３】実施の形態３．また、ＷＢ検波回路を図８
のような構成にしてもよい。３０はＷＢ検波回路であ
り、３１はカウンタとコンパレータ等から構成される検
波域を指定する検波域指定回路、３２は動作イネーブル
入力を有するＲ積分器であり、第１ＷＢ処理回路１０の
乗算器２１の出力であるＲ’データを積分し、Ｒ色のＷ
Ｂ検波値を得る。同様に３３，３４はＧ積分器、Ｂ積分
器であり、それぞれ乗算器２２，２３の出力であるＧ’
データ、Ｂ’データを積分しＧ色、Ｂ色のＷＢ検波値が
得られる。

【００５４】動作について説明する。撮影モードでは、
出力走査ラインに同期したライン同期信号ＬＧがＴＧ９
より出力される。このとき、ＣＰＵ１より予め確認モー
ドにおける間引き情報を比較値として検波域指定回路３
１に設定しておく。ＬＧ信号をカウンタでカウントし、
このカウント値を前記比較値と比較する。比較値は動作
イネーブル信号ＥＮとなって積分器３２，３３，３４へ
出力される。従って、撮像素子５の確認モードにおける
出力走査ラインのみを検波することになる。各積分器で
得られた検波値はＣＰＵ１へデータバス線を通じて転送
する。

【００５５】確認モードでは、ＴＧ９に所定の設定をす
ることにより、間引かれた走査ラインが撮像素子５から
出力される。検波域指定回路３１は、常にこのＬＧ信号
をＥＮ信号として出力する。従って、ＴＧ９からのＬＧ
信号に同期して積分器３２，３３，３４が動作し、各色
毎の検波値が得られる。

【００５６】このときの様子を図９に示す。図９におい
て、Ａ）は撮影モード、Ｂ）は確認モード時における撮
像素子５の出力と、検波対象走査ラインの関係を示した
図である。Ａ）では、走査ラインが１から順に出力され
ているのに対し、矢示する検波対象ラインはＢ）の出力
走査ラインと一致するように検波域指定回路３１を制御
している。従って、撮影モードと確認モードでは、同一
の走査ライン出力を用いてＡＷＢ制御を行うことが可能
である。

【００５７】以上のように、実施の形態３によれば、検
波域指定回路３１を設け、撮像モードが異なっても同一
出力画素を検波してＡＷＢ制御を行うようにしたため、
撮像モード間でのＡＷＢ制御を一致させることができ、
違和感のない撮像画面が得られる効果がある。

【００５８】また、実施の形態３では、走査ラインの間
引き方法は上記の限りではなく、間引き間隔は任意であ
り、また、走査第１ラインから第１０ラインまでのみを
出力するといったブロック単位の出力方法でもよい。さ
らに、走査ライン（垂直方向）の間引きに対応するもの
であったが、図１０（Ａ）に示すライン中の画素（水平
方向）を間引いて図１０（Ｂ）に示すように出力する方
式にも適応可能である。

【００５９】実施の形態４．以下、この発明の実施の形
態４を図１、図１１に従って説明する。図１１はこの実
施の形態４におけるメモリ１２の内部を示す図である。
メモリ１２は、アドレス空間０〜Ｎまでは撮影した画像
データの有効画素を収納する領域である。４０はＮ＋１
アドレスに収納されるＲ色のＷＢ補正係数、４１はＮ＋
２アドレスのＧ色のＷＢ補正係数、４２はＮ＋３アドレ
スのＢ色のＷＢ補正係数である。

【００６０】ＷＢ検波回路１１からＣＰＵ１によって各
色のＷＢ補正係数を算出する動作はこれまでの実施の形
態と同一である。画像データがメモリ１２のＮ番目アド
レスまで収納されると、ＣＰＵ１によって算出されたＷ
Ｂ補正係数は第２ＷＢ処理回路１３に設定されると同時
に、ＣＰＵ１によってメモリ１２のＮ＋１アドレスにそ
のＲ色のＷＢ補正係数４０を書込む。同様にＮ＋２アド
レスにはＧ色のＷＢ補正係数４１、Ｎ＋３アドレスには
Ｂ色のＷＢ補正係数４２を書きこむ。

【００６１】このようにすることで、メモリ１２には画
像データに対応したＷＢ補正係数が存在する。次に、任
意のタイミングでメモリ１２に収納されたデータを順次
読出し、第２ＷＢ処理回路１３によるＷＢ処理、セレク
タ１４を経て、画像処理回路１５による所定の画像処理
が施される。メモリ１２のＮ番目アドレスのデータが読
出されると、ＣＰＵ１は第２ＡＷＢ処理回路１３と画像
処理処理１５に対し動作を中止する指令を出す。正確に
は、各処理回路の入力データと出力データが等しくなる
ように、例えば、データのバイパス動作指令を発行す
る。

【００６２】この後、ＣＰＵ１によりＮ＋１アドレスか
らＮ＋３アドレスに収納された各色のＷＢ補正係数４０
〜４２を読出す。読出されたＷＢ補正係数も同様に第２
ＷＢ処理回路１３及び画像処理回路１５に入力される
が、これらはバイパス動作に設定されているため、無処
理のまま表示処理回路１６及び記録処理回路１８に入力
される。表示処理回路１６では、画像データの表示処理
が行われるが、前記のＷＢ補正係数は有効画素の範囲外
であるのでモニタ１７には表示されない。記録処理回路
１８では、画像データとともに前記ＷＢ補正係数を記録
媒体１９に書込む。従って、被写体の画像データとその
ＷＢ補正係数を同時に記録することができる。

【００６３】以上のように、実施の形態４によれば、メ
モリ１２上に被写体に応じたＷＢ補正係数を保存できる
ようにしたため、使用者がパーソナルコンピュータ等を
用いて自在に画像の加工をする際に、その目安となるＷ
Ｂ係数を参照することが可能な使い勝手のよい撮像装置
を得ることができる。

【００６４】また、実施の形態４では、記録媒体１９に
ＷＢ補正係数を記録する際、ＷＢ処理回路１３と画像処
理回路１５を通過するとしたが、メモリ１２から記録処
理回路１８までの専用データ線を設け、ＷＢ補正係数を
書込む際にはこの専用データ線に切換えてから、ＷＢ補
正係数を記録しても良い。また、ＷＢ補正係数を収納す
る位置は、任意であり上記の限りではない。

【００６５】実施の形態５．また、メモリ１２が複数画
面の容量を有するときには、さらに効果的に用いること
ができる。このときのメモリを示す構成図を図１２に示
す。図中の同一番号は図１１と同一相当である。Ｎ＋４
アドレスからは２画面（＃２）の画像データが収納され
る。この＃２画像データの収納範囲はＮ＋ｍアドレスま
でである。Ｎ＋ｍ＋１アドレスには＃２画面のＲ色のＷ
Ｂ補正係数４３、Ｎ＋ｍ＋２アドレスにはＧ色のＷＢ補
正係数４４、Ｎ＋ｍ＋３アドレスにはＢ色のＷＢ補正係
数４５が収納される。

【００６６】次に、動作について説明する。簡便のため
２画面分の撮像動作について説明する。まず、＃１画面
がＮアドレスまで収納され、Ｎ＋１からＮ＋３アドレス
までに＃１画面のＷＢ処理係数が収納される動作は上記
と同一である。＃１画面のＷＢ処理係数がメモリ１２収
納された後、＃２画面をメモリ１２に収納する。このと
きの画像データはＮ＋４アドレスから順次収納される。
Ｎ＋ｍアドレスまでに画像データが収納されると、ＣＰ
Ｕ１は＃２画面のＷＢ補正係数を算出し、Ｎ＋ｍ＋１ア
ドレスにＲ色のＷＢ補正係数４３を書込む。同様に、Ｎ
＋ｍ＋２アドレスにはＧ色のＷＢ補正係数４４、Ｎ＋ｍ
＋３アドレスにはＢ色のＷＢ補正係数４５を書込む。

【００６７】この後、ＣＰＵ１はＮアドレスを参照し、
＃１画面のＲ色のＷＢ補正係数４０を第２ＷＢ処理回路
１３に設定する。同様に、Ｎ＋１及びＮ＋２アドレスの
それぞれ、Ｇ色のＷＢ補正係数４１、Ｂ色のＷＢ補正係
数４２を読出して第２ＷＢ処理回路１３に設定する。次
に、メモリ１２の０アドレスから順次＃１画面を読出し
て、第２ＷＢ処理回路１３及び画像処理回路１５に転送
しそれぞれの処理を行って、モニタ１７に表示若しくは
記録媒体１９に記録する。また、ＷＢ補正係数をも記録
媒体１９に記録する。上記の動作終了後、ＣＰＵ１はＮ
＋ｍ＋１からＮ＋ｍ＋３アドレスを参照し、＃２画面の
ＷＢ補正係数４３〜４５を第２ＷＢ処理回路１３に設定
し、上記と同様に処理を繰り返して撮像動作を行う。

【００６８】以上のように、実施の形態５によれば、複
数画面を収納できるメモリ１２に、画像データとそれに
対応するＷＢ補正係数を収納できるようにしたため、撮
影が連続する（連写）時にも、画像データとＷＢ処理係
数の関係を保持するレジスタやフラッシュメモリ等を別
に設けることが不要になり、低回路規模の撮像装置を得
られる効果がある。また、使用者が撮影データとＷＢ補
正係数の関係を把握する必要がなくなり、より使い勝手
のよい撮像装置を得られる。

【００６９】

【発明の効果】以上のように、この発明によれば、カラ
ー撮像素子の出力を蓄える記憶手段と、被写体に関わる
色情報を検波するホワイトバランス検波手段と、撮像画
面より少なくとも１画面以前の画像データに基づいてホ
ワイトバランス処理を行う第１ホワイトバランス処理手
段と、撮像画面の画像データに基づいてホワイトバラン
ス処理を行う第２ホワイトバランス処理手段とを備えた
構成としたので、静止画や高速連写、動画等の撮影モー
ドにおいて、高精度、高速かつ用途に応じたオートホワ
イトバランス制御が可能で、高品質な画像が得られる等
の効果が得られる。

【００７０】この発明によれば、第１ホワイトバランス
処理手段と、第２ホワイトバランス処理手段のいずれか
の処理結果を選択してオートホワイトバランス処理を行
うように構成したので、使用者がその意図に応じて最適
なオートホワイトバランス処理法を選択できるという効
果が得られる。

【００７１】この発明によれば、第１ホワイトバランス
処理手段は、撮像動作の確認時と撮像動作が連続する高
速撮像時や動画記録時に用いるように構成したので、高
速連続撮影時におけるホワイトバランス処理に有効であ
る。

【００７２】この発明によれば、第２ホワイトバランス
処理手段は、撮像記録時と静止画記録時に用いるように
構成したので、撮影画面の画像データによる処理が可能
であり、高精度なホワイトバランス処理効果が得られ
る。

【００７３】この発明によれば、第２ホワイトバランス
処理手段は、ストロボ使用時に用いるように構成したの
で、高画質な撮影画面を得ることが可能な効果が得られ
る。

【００７４】この発明によれば、第１ホワイトバランス
処理手段と、第２ホワイトバランス制御手段の演算精度
を異ならせるように構成したので、用途に応じたホワイ
トバランス精度を選択することが可能となる。また、回
路規模を小さくできるとともに、低コストを達成するこ
とができる効果がある。

【００７５】この発明によれば、ホワイトバランス検波
手段は、検波域指定手段を有するように構成したので、
撮影モード間でのホワイトバランス制御を一致させるこ
とができ、違和感のない撮像画面が得られる効果があ
る。

【００７６】この発明によれば、記憶手段は、ホワイト
バランス補正係数を画像データとともに記憶するように
構成したので、使用者はパーソナルコンピュータ等を用
いて自在に画像の加工をする際に、その目安となるホワ
イトバランス係数を参照することが可能な使い勝手のよ
い撮像装置を得ることができる効果がある。

【００７７】この発明によれば、記憶手段は、複数の画
面を記録する容量を有し、前記各画面に対応するホワイ
トバランス補正係数を記憶するように構成したので、撮
影が連続する（連写）時にも、画像データとＷＢ処理係
数の関係を保持するレジスタやフラッシュメモリ等を別
に設けることが不要になり、低回路規模の撮像装置を得
られる効果がある。また、使用者が撮影データとＷＢ補
正係数の関係を把握する必要がなくなり、より使い勝手
のよい撮像装置を得られる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１による撮像装置を示
す構成図である。

【図２】この発明の実施の形態１によるＷＢ処理回路
を示す構成図である。

【図３】この発明の実施の形態１によるＷＢ検波回路
を示す構成図である。

【図４】この発明の実施の形態１によるタイミングチ
ャート図である。

【図５】この発明の実施の形態２による撮像素子の出
力を示す図である。

【図６】この発明の実施の形態２によるタイミングチ
ャート図である。

【図７】この発明の実施の形態２によるＷＢ補正係数
を示す図である。

【図８】この発明の実施の形態３によるＷＢ検波回路
を示す図である。

【図９】この発明の実施の形態３によるＷＢ検波域を
示す図である。

【図１０】この発明の実施の形態３による走査ライン
の間引き方法の説明図である。

【図１１】この発明の実施の形態４によるメモリを示
す図である。

【図１２】この発明の実施の形態５によるメモリを示
す図である。

【図１３】従来の撮像装置を示す構成図である。

【符号の説明】

１ＣＰＵ、２オペレーションパネル、３レンズ、
５撮像素子、８Ａ／Ｄ変換器、１０第１ＷＢ処理
回路、１１ＷＢ検波回路、１２メモリ、１３第２
ＷＢ処理回路、１４セレクタ、１５画像処理回路、
１７モニタ、１８記録処理回路、１９記録媒体、
２１，２２，２３乗算器、２４，２５，２６積分
器、３０ＷＢ検波回路、３１検波域指定回路、３
２，３３，３４積分器、４０Ｒ用ＷＢ補正係数、４
１Ｇ用ＷＢ補正係数、４２Ｂ用ＷＢ補正係数、４３
Ｒ用ＷＢ補正係数、４４Ｇ用ＷＢ補正係数、４５
Ｂ用ＷＢ補正係数。

フロントページの続きＦターム(参考） 2H002 DB02 DB17 EB09 GA33 HA01 HA06 JA07 JA08 5C065 AA01 AA03 BB02 BB38 CC01 DD02 GG18 GG23 GG24 GG30 5C066 AA01 CA08 DD07 EA14 EC01 GA01 HA03 KD06 KE03 KE09 KE11 KE17 KE19 KM02

Claims

【特許請求の範囲】

【請求項１】平面上に配列された複数の画素を有し、
光学系を介して撮像した画像データを画素単位で出力す
るカラー撮像素子と、上記カラー撮像素子の出力を蓄える記憶手段と、上記記憶手段の入力側に配置され被写体に関わる色情報
を検波するホワイトバランス検波手段と、撮像画面より少なくとも１画面以前の画像データに基づ
いてホワイトバランス処理を行う第１ホワイトバランス
処理手段と、撮像画面の画面データに基づいてホワイトバランス処理
を行う第２ホワイトバランス処理手段と、上記第１ホワイトバランス処理手段と第２ホワイトバラ
ンス処理手段との出力を選択する選択手段と、上記各手段の動作条件を設定する制御手段と、を備えた
撮像装置。
【請求項２】上記第１ホワイトバランス処理手段と、
第２ホワイトバランス処理手段のいずれかの処理結果を
選択してオートホワイトバランス処理を行うことを特徴
とする請求項１記載の撮像装置。
【請求項３】上記第１ホワイトバランス処理手段は、
撮像動作の確認時と撮像動作が連続する高速撮像時や動
画記録時に用いることを特徴とする請求項１または請求
項２記載の撮像装置。
【請求項４】上記第２ホワイトバランス処理手段は、
撮像記録時と静止画記録時に用いることを特徴とする請
求項１または請求項２記載の撮像装置。
【請求項５】上記第２ホワイトバランス処理手段は、
ストロボ使用時に用いることを特徴とする請求項１また
は請求項２記載の撮像装置。
【請求項６】上記第１ホワイトバランス処理手段と、
第２ホワイトバランス制御手段の演算精度を異ならせた
ことを特徴とする請求項１から請求項４のうちのいずれ
か１項記載の撮像装置。
【請求項７】上記ホワイトバランス検波手段は、検波
域指定手段を有することを特徴とする請求項１から請求
項５のうちのいずれか１項記載の撮像装置。
【請求項８】上記記憶手段は、ホワイトバランス補正
係数を画像データとともに記憶することを特徴とする請
求項１から請求項６のうちのいずれか１項記載の撮像装
置。
【請求項９】上記記憶手段は、複数の画面を記録する
容量を有し、前記各画面に対応するホワイトバランス補
正係数を記憶することを特徴とする請求項１から請求項
６のうちのいずれか１項記載の撮像装置。