JP2002217404A - Bipolar transistor and its manufacturing method - Google Patents

Bipolar transistor and its manufacturing method

Info

Publication number
JP2002217404A
JP2002217404A JP2001010713A JP2001010713A JP2002217404A JP 2002217404 A JP2002217404 A JP 2002217404A JP 2001010713 A JP2001010713 A JP 2001010713A JP 2001010713 A JP2001010713 A JP 2001010713A JP 2002217404 A JP2002217404 A JP 2002217404A
Authority
JP
Japan
Prior art keywords
layer
collector
base
emitter
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001010713A
Other languages
Japanese (ja)
Inventor
Naohiro Tsurumi
直大 鶴見
Manabu Yanagihara
学 柳原
Takeshi Tanaka
毅 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001010713A priority Critical patent/JP2002217404A/en
Publication of JP2002217404A publication Critical patent/JP2002217404A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provided a bipolar transistor which can improve maximum oscillation frequency, without making a current cutoff frequency and a current gain lowered. SOLUTION: A collector layer 130 and a base layer 140 are stacked sequentially, and an emitter layer 150 and a base electrode layer 200 are formed on the surface of the base layer 140. In this case, the base layer 140 is provided with a trench groove 132 crossing in the direction of thickness, so that the total area ratio of the base layer to the emitter layer can be made smaller than heretofore. Therefore, this bipolar transistor can improve a maximum oscillation frequency, without lowering the current cutoff frequency and current gain.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、移動体通信機器な
どに用いられるバイポーラトランジスタに関し、特に、
その高周波特性を向上させる技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar transistor used for mobile communication equipment and the like.
The present invention relates to a technique for improving the high frequency characteristics.

【0002】[0002]

【従来の技術】近年、高度情報化社会が進む中で、マル
チメディアや情報スーパーハイウェイなどの実用化を目
指し、多くの回線やチャンネルを確保できる高周波化が
急速に進んでおり、高周波デバイスの開発が多くの企
業、研究機関において活発に行われている。このような
高周波デバイスとしてバイポーラトランジスタも使用さ
れており、その中でヘテロバイポーラトランジスタ(He
tero Bipolar Transistor、以下「HBT」とい
う。)は、最大発振可能周波数fmaxが高く、高周波特性
に優れたものとして知られている。
2. Description of the Related Art In recent years, with the advancement of an information-oriented society, the aim of practical use of multimedia and information superhighways has been rapidly increasing the frequency at which many lines and channels can be secured. Is being actively conducted in many companies and research institutions. Bipolar transistors are also used as such high-frequency devices, and among them, heterobipolar transistors (He
tero Bipolar Transistor, hereinafter referred to as "HBT". ) Is known as having a high maximum oscillating frequency fmax and excellent high-frequency characteristics.

【0003】図6は、従来のHBTの構成を説明するた
めの概略図であり、図6(a)はHBTの平面図、図6
(b)は断面図を示す。両図に示すように、HBTは、
半絶縁性基板11、コレクタコンタクト層12、コレク
タ層13、ベース層14、エミッタ層15、エミッタコ
ンタクト層16、エミッタ電極層18、コレクタ電極層
19、およびベース電極層20などを備える。
FIG. 6 is a schematic diagram for explaining the structure of a conventional HBT. FIG. 6A is a plan view of the HBT, and FIG.
(B) shows a sectional view. As shown in both figures, the HBT is
The semiconductor device includes a semi-insulating substrate 11, a collector contact layer 12, a collector layer 13, a base layer 14, an emitter layer 15, an emitter contact layer 16, an emitter electrode layer 18, a collector electrode layer 19, a base electrode layer 20, and the like.

【0004】GaAsなどから構成される半絶縁性基板11
の表面には、n+-GaAsからなるコレクタコンタクト層1
2が全面に形成され、その上にn-GaAsからなるコレクタ
層13が積層されている。コレクタ層13は、コレクタ
コンタクト層12まで届く2本の溝13cによりコレク
タ層13a,13bとに分離され、溝13cにおけるコ
レクタコンタクト層12表面には、AuGe/Auからなるコ
レクタ電極層19が直線状に配設されている。
A semi-insulating substrate 11 made of GaAs or the like
A collector contact layer 1 made of n + -GaAs
2 is formed on the entire surface, and a collector layer 13 made of n-GaAs is laminated thereon. The collector layer 13 is separated from the collector layers 13a and 13b by two grooves 13c reaching the collector contact layer 12, and a collector electrode layer 19 made of AuGe / Au is linearly formed on the surface of the collector contact layer 12 in the groove 13c. It is arranged in.

【0005】コレクタ層13bには、p+-GaAsからなる
ベース層14が積層されており、このベース層14の両
端にはライン形状のエミッタ層15(n-InGaP)、エミ
ッタコンタクト層16(n-GaAs/n+-InGaAs)、およびエ
ミッタ電極層18(WSi)が積層されている。また、ベ
ース層14にはTi/Pt/Auからなるベース電極層20が直
線状に配されている。
A base layer 14 made of p + -GaAs is laminated on the collector layer 13b, and a linear emitter layer 15 (n-InGaP) and an emitter contact layer 16 (n -GaAs / n + -InGaAs) and an emitter electrode layer 18 (WSi). A base electrode layer 20 made of Ti / Pt / Au is linearly arranged on the base layer 14.

【0006】このような構成を有するHBTにおいて
は、ベース層14、エミッタ層15を構成する物質がそ
れぞれp+-GaAs、n-InGaPと異なる物質から構成される、
いわゆるヘテロ接合を有している。このエミッタ層15
のn-InGaPは、ベース層14のp +-GaAsよりも大きなバン
ドギャップを有するので、いわゆるバンドオフセット効
果によって、ベース層14からエミッタ層15へのホー
ルの逆注入が抑制され、ベース層14のホール密度は高
まる。
In an HBT having such a configuration,
Is the material constituting the base layer 14 and the emitter layer 15.
Each p+-GaAs and n-InGaP
It has a so-called hetero junction. This emitter layer 15
The n-InGaP of the base layer 14 +Larger van than -GaAs
With a band gap, so-called band offset effect
Of the base layer 14 to the emitter layer 15 depending on the result.
And the hole density of the base layer 14 is high.
Round.

【0007】したがって、HBTは、ベース層14のシ
ート抵抗を低くすることができるとともに、最大発振可
能周波数fmaxを高めることができるので、高周波特性が
非常に優れている。
Therefore, the HBT has a very high frequency characteristic because it can lower the sheet resistance of the base layer 14 and increase the maximum oscillating frequency fmax.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、近年の
移動体通信機器などの分野に用いられる高周波デバイス
全般に対してさらなる高周波化が要求されており、バイ
ポーラトランジスタにおいてもさらなる高周波特性の向
上が求められている。また、バイポーラトランジスタに
おいては、高周波特性を改善するためにその全体のサイ
ズを変更すると高周波特性が大きく変動する可能性があ
り、できるだけ現行のサイズを維持したいという要望も
ある。
However, in recent years, higher frequency devices are generally required to be used in the field of mobile communication equipment and the like, and further higher frequency characteristics are required for bipolar transistors. ing. Further, in the case of a bipolar transistor, if the overall size is changed to improve the high-frequency characteristics, the high-frequency characteristics may fluctuate greatly, and there is a demand to maintain the current size as much as possible.

【0009】本発明は、上記の問題に鑑み、現行のサイ
ズを維持しつつ高周波特性に優れたバイポーラトランジ
スタ、およびその製造方法を提供することを目的とす
る。
In view of the above problems, an object of the present invention is to provide a bipolar transistor having excellent high frequency characteristics while maintaining the current size, and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るバイポーラトランジスタは、基板上に
形成されたコレクタ層と、前記コレクタ層上に形成され
たベース層と、前記ベース層に形成されたトレンチ部
と、前記ベース層上であって、前記トレンチ部の周辺部
に形成されたベース電極層と、前記ベース層上であっ
て、前記ベース電極層の周辺部に形成されたエミッタ層
とを有することを特徴とする。
In order to solve the above-mentioned problems, a bipolar transistor according to the present invention comprises a collector layer formed on a substrate, a base layer formed on the collector layer, and a base layer formed on the collector layer. And a base electrode layer formed on the base layer and at a peripheral portion of the trench portion, and formed on the base layer and at a peripheral portion of the base electrode layer. And an emitter layer.

【0011】このようにベース層にトレンチ部を備える
ことにより、トランジスタ全体のサイズを変えなくても
トレンチ部の分だけベース層とコレクタ層との間の寄生
容量を小さくすることができるので、電流遮断周波数や
電流利得を低減させることなく最大発振可能周波数を向
上させることができる。なお、上記ベース層に形成され
たトレンチ部とは、トレンチ溝やトレンチ孔など、トレ
ンチ状の凹部を有する構造を示している。
By providing the trench portion in the base layer, the parasitic capacitance between the base layer and the collector layer can be reduced by the amount of the trench portion without changing the size of the entire transistor. The maximum oscillating frequency can be improved without reducing the cutoff frequency and the current gain. Note that the term "trench portion formed in the base layer" refers to a structure having a trench-shaped concave portion such as a trench or a hole.

【0012】ここで、前記トレンチ部は、前記ベース層
を厚み方向に横切っていればよく、その底部が前記コレ
クタ層に達する状態に形成されているか、前記コレクタ
層を厚み方向に横切って形成されているようにすること
が好ましい。また、本発明に係るバイポーラトランジス
タは、前記コレクタ層に、コレクタコンタクト層を介し
てコレクタ電極層が配されるとともに、前記エミッタ層
には、エミッタコンタクト層を介してエミッタ電極層が
配されているような構成を有する。
In this case, the trench portion only needs to cross the base layer in the thickness direction, and the bottom portion is formed so as to reach the collector layer, or is formed so as to cross the collector layer in the thickness direction. Preferably. In the bipolar transistor according to the present invention, a collector electrode layer is provided on the collector layer via a collector contact layer, and an emitter electrode layer is provided on the emitter layer via an emitter contact layer. It has such a configuration.

【0013】具体的には、前記ベース電極層、エミッタ
電極層、コレクタ電極層が直線状に配されていたり、環
状もしくは、始端と終端が近接したC型形状に配されて
いたりするような形状とすることができる。また、前記
エミッタ層を構成する半導体材料が、前記ベース層を構
成する半導体材料よりも大きい禁制帯幅を有する構成の
ヘテロバイポーラトランジスタであればさらにその高周
波特性が向上する。
Specifically, the base electrode layer, the emitter electrode layer, and the collector electrode layer are linearly arranged, or are formed in a ring shape or a C-shape in which the start and end are close to each other. It can be. In addition, if the semiconductor material forming the emitter layer is a hetero-bipolar transistor having a larger bandgap than the semiconductor material forming the base layer, the high-frequency characteristics are further improved.

【0014】[0014]

〔第1の実施の形態〕[First Embodiment]

(1)HBTの構成 図1は、本発明の第1の実施の形態に係るHBTの概略
図を示し、図1(a)は平面図、図1(b)は断面図を
示す。なお同図には各電極層などの寸法の一例を示して
いる。
(1) Configuration of HBT FIG. 1 is a schematic diagram of an HBT according to the first embodiment of the present invention, FIG. 1 (a) is a plan view, and FIG. 1 (b) is a cross-sectional view. The figure shows an example of the dimensions of each electrode layer and the like.

【0015】両図に示すように、このHBTは、半絶縁
性基板110、コレクタコンタクト層120、コレクタ
層130、ベース層140、エミッタ層150、エミッ
タコンタクト層160、エミッタ電極層180、コレク
タ電極層190、およびベース電極層200などから構
成される。GaAsから構成される半絶縁性基板110
の表面には、n+-GaAsからなるコレクタコンタクト層1
20が一面に形成され、その上にn-GaAsからなるコレク
タ層130が積層されている。
As shown in both figures, this HBT is composed of a semi-insulating substrate 110, a collector contact layer 120, a collector layer 130, a base layer 140, an emitter layer 150, an emitter contact layer 160, an emitter electrode layer 180, and a collector electrode layer. 190, a base electrode layer 200, and the like. Semi-insulating substrate 110 made of GaAs
A collector contact layer 1 made of n + -GaAs
20 is formed on one surface, and a collector layer 130 made of n-GaAs is laminated thereon.

【0016】コレクタ層130は、コレクタコンタクト
層120まで届く2本の溝131によって基板両端のコ
レクタ層130aと、基板中央部のコレクタ層130b
とに分離されている。上記各溝131におけるコレクタ
コンタクト層120表面には、AuGe/Auからなるコレク
タ電極層190(幅10×長さ30μm)がそれぞれ直
線状に配設されている。
The collector layer 130 is formed by two grooves 131 reaching the collector contact layer 120. The collector layer 130a at both ends of the substrate and the collector layer 130b at the center of the substrate.
And are separated into On the surface of the collector contact layer 120 in each of the grooves 131, a collector electrode layer 190 (width 10 × length 30 μm) made of AuGe / Au is linearly arranged.

【0017】コレクタ層130bの最表面上には、p+-G
aAsからなるベース層140(幅4×長さ30μm)が
積層されているとともに、その端部にはライン形状のエ
ミッタ層150(n-InGaP)、エミッタコンタクト層1
60(n-GaAs/n+-InGaAs、幅3×長さ30μm)、およ
びエミッタ電極層180(WSi)が順に積層されてい
る。ここで、このコレクタ層130bおよびベース層1
40には、その厚み方向を横切るとともに基板110の
短辺方向に伸びたトレンチ溝132(幅3×長さ30μ
m)が形成されている。このトレンチ溝132は、少な
くともベース層140を厚み方向に横切っていればよ
く、その深さは、トレンチ溝132の底部に被膜された
ベース金属201がベース層140と接触しないような
深さであることが好ましい。
On the outermost surface of the collector layer 130b, p + -G
A base layer 140 (width 4 × length 30 μm) made of aAs is laminated, and a line-shaped emitter layer 150 (n-InGaP), an emitter contact layer 1
60 (n-GaAs / n + -InGaAs, width 3 × length 30 μm) and an emitter electrode layer 180 (WSi) are sequentially stacked. Here, the collector layer 130b and the base layer 1
40, a trench 132 (width 3 × length 30 μ) extending transversely to the thickness direction and extending in the short side direction of the substrate 110.
m) is formed. This trench groove 132 only needs to cross at least the base layer 140 in the thickness direction, and the depth is such that the base metal 201 coated on the bottom of the trench groove 132 does not contact the base layer 140. Is preferred.

【0018】また、ベース層140におけるトレンチ溝
132の縁部には、Ti/Pt/Auからなるベース電極層20
0が直線状に配されている。 (2)トレンチ溝132を設けることによる効果 上述したように、本発明に係るHBTは、ベース層14
0を厚み方向を横切るトレンチ溝132を備えた構造を
有している。このトレンチ溝132を有することによっ
てHBTの高周波特性に与える効果について以下に説明
する。
The base electrode layer 20 made of Ti / Pt / Au is formed at the edge of the trench 132 in the base layer 140.
0s are arranged linearly. (2) Effect of Providing Trench Groove 132 As described above, the HBT according to the present invention has the base layer 14
0 has a trench groove 132 crossing the thickness direction. The effect of having the trench 132 on the high-frequency characteristics of the HBT will be described below.

【0019】HBTの性能を示す指数としては、最大発
振可能周波数fmax、電流遮断周波数ft、および電流利得
βが一般的に知られている。これらの性能指数について
は、それぞれ次式で表される。
As an index indicating the performance of the HBT, a maximum oscillating frequency fmax, a current cutoff frequency ft, and a current gain β are generally known. Each of these figures of merit is expressed by the following equation.

【0020】[0020]

【数1】 (Equation 1)

【0021】[0021]

【数2】 (Equation 2)

【0022】[0022]

【数3】 (Equation 3)

【0023】ここで、Rbはベース抵抗、Cbcはベース・
コレクタ間容量、τb、τcはそれぞれキャリアのベー
ス、コレクタ走行時間、Wbはベース層の厚み、Lbはベー
ス層における拡散長を示す。上記式よりHBTの高周
波特性、すなわち、最大発振可能周波数fmaxを向上させ
るためには、ベース抵抗Rb及びベース・コレクタ間容量
Cbcの低減することが必要であることがわかる。上記ベ
ース抵抗Rbについては、ベース層を厚くすることにより
低減することができるが、、式から分かるように、
それに伴い、電流遮断周波数ftおよび電流利得βが低下
するので、HBTを高周波化しようとすればベース・コ
レクタ間容量Cbcを低減する必要がある。
Where Rb is the base resistance and Cbc is the base resistance.
The collector-to-collector capacitance, τb, τc, represent the base of the carrier and the collector transit time, Wb represents the thickness of the base layer, and Lb represents the diffusion length in the base layer. From the above equation, in order to improve the high-frequency characteristics of the HBT, that is, the maximum oscillating frequency fmax, the base resistance Rb and the base-collector capacitance
It can be seen that it is necessary to reduce Cbc. The base resistance Rb can be reduced by increasing the thickness of the base layer.
As a result, the current cutoff frequency ft and the current gain β decrease, so that it is necessary to reduce the base-collector capacitance Cbc in order to increase the frequency of the HBT.

【0024】ここで、単位面積当たりのベース・コレク
タ間容量cbc、およびベース・コレクタ間容量Cbcは、ベ
ース層のドーパント濃度がコレクタ層のドーパント濃度
より充分大きいと仮定すると、それぞれ、式で表さ
れる。
Here, the base-collector capacitance cbc per unit area and the base-collector capacitance Cbc are expressed by the following equations, respectively, assuming that the dopant concentration of the base layer is sufficiently higher than the dopant concentration of the collector layer. You.

【0025】[0025]

【数4】 (Equation 4)

【0026】[0026]

【数5】 (Equation 5)

【0027】ここで、εsは誘電率、Wは空乏層厚、qは
単位電荷量、Ndはコレクタドーパント濃度、Vbiはビル
トイン電圧、Vcbはコレクタ・エミッタ間印加電圧、Sb
はベース層総面積を示す。また、ベース層総面積Sbと
は、ベース層とコンタクト層とが接触する総面積を示
す。および式から分かるように、ベース・コレクタ
間容量Cbcの低減するためには、コレクタドーパント濃
度Ndまたはベース層総面積Sbを低減する必要がある。し
かし、コレクタドーパント濃度Ndは、コレクタ電流の最
大値を高く維持するためにあまり下げることができな
い。
Here, εs is a dielectric constant, W is a depletion layer thickness, q is a unit charge, Nd is a collector dopant concentration, Vbi is a built-in voltage, Vcb is a collector-emitter applied voltage, Sb
Indicates the total area of the base layer. The base layer total area Sb indicates the total area where the base layer and the contact layer are in contact. As can be seen from the equation and the formula, in order to reduce the base-collector capacitance Cbc, it is necessary to reduce the collector dopant concentration Nd or the total area Sb of the base layer. However, the collector dopant concentration Nd cannot be reduced too much in order to keep the maximum value of the collector current high.

【0028】また、近年のHBTの構成においては、高
周波特性を向上させるためにそのサイズを変更すると高
周波特性が大きく変動する可能性があるとともに、その
限られたサイズの中でエミッタ幅を変更するということ
を考慮しにくく、そのエミッタ幅を一定値と考えると、
ベース抵抗Rbは、エミッタ長、すなわちエミッタ層総面
積Se(エミッタ層とエミッタコレクタ層とが接触する総
面積)にほぼ反比例する。
In recent HBT configurations, if the size of the HBT is changed in order to improve the high-frequency characteristics, the high-frequency characteristics may fluctuate greatly, and the emitter width is changed within the limited size. It is difficult to consider that, and given that the emitter width is constant,
The base resistance Rb is almost inversely proportional to the emitter length, that is, the total area Se of the emitter layer (the total area where the emitter layer and the emitter collector layer are in contact).

【0029】つまり、エミッタ層総面積Seとベース抵抗
Rbが反比例の関係となり、式との関係から、下記式
の関係が導かれる。 CbcRb∝Sb/Se… となる。この関係から、ベース層・エミッタ層総面積比
Sb/Seが小さいほど、HBTは高い最大発振可能周波数f
maxを有し、高周波性能に優れるといえる。
That is, the total area Se of the emitter layer and the base resistance
Rb becomes an inversely proportional relationship, and the relationship with the following formula is derived from the relationship with the formula. CbcRb∝Sb / Se… From this relationship, the base layer / emitter layer total area ratio
The smaller the Sb / Se, the higher the maximum oscillating frequency f
It can be said that it has a maximum and has excellent high frequency performance.

【0030】これらのことから、従来のHBTと本第1
の実施の形態に係るHBTのベース・エミッタ面積比Sb
/Seについて検討してみる。 (1)従来のHBTの場合 エミッタ層総面積Se:図6におけるエミッタ層15の
面積は、エミッタ層15とエミッタコンタクト層16と
の接触総面積を示す。
From these, the conventional HBT and the first HBT
Base-emitter area ratio Sb of the HBT according to the embodiment of FIG.
Consider / Se. (1) Conventional HBT Emitter layer total area Se: The area of the emitter layer 15 in FIG. 6 indicates the total contact area between the emitter layer 15 and the emitter contact layer 16.

【0031】よって、Se=幅(11−8)/2×長さ3
0×本数2=90μm2となる。 ベース層総面積Sb:図6におけるベース層14の総面
積は、ベース層14とコレクタコンタクト層13との接
触総面積を示す。よって、Sb=幅11×長さ30=33
0μm2となる。
Therefore, Se = width (11−8) / 2 × length 3
0 × number 2 = 90 μm 2 . Base layer total area Sb: The total area of the base layer 14 in FIG. 6 indicates the total contact area between the base layer 14 and the collector contact layer 13. Therefore, Sb = width 11 × length 30 = 33
0 μm 2 .

【0032】したがって、ベース層・エミッタ層総面積
比Sb/Seは3.666となる。 (2)本第1の実施の形態に係るHBTの場合 エミッタ層総面積Se:図1におけるエミッタ層150
の総面積は、エミッタ層150とエミッタコンタクト層
160との接触総面積を示す。よって、Se=幅(11−
8)/2×長さ30×本数2=90μm2となる。
Therefore, the total area ratio Sb / Se of the base layer / emitter layer is 3.666. (2) In the case of the HBT according to the first embodiment Emitter layer total area Se: emitter layer 150 in FIG.
Indicates the total contact area between the emitter layer 150 and the emitter contact layer 160. Therefore, Se = width (11−
8) / 2 × length 30 × number 2 = 90 μm 2

【0033】ベース層総面積Sb:図1におけるベース
層140の総面積は、ベース層140とコレクタコンタ
クト層130との接触総面積を示す。よって、Sb=幅
(11−3)/2×長さ30×本数2=240μm2
なる。したがって、ベース層・エミッタ層総面積比Sb/S
eは2.666となる。
Base layer total area Sb: The total area of the base layer 140 in FIG. 1 indicates the total contact area between the base layer 140 and the collector contact layer 130. Therefore, Sb = width (11-3) / 2 × length 30 × number 2 = 240 μm 2 . Therefore, the total area ratio Sb / S
e becomes 2.666.

【0034】これらの結果から、ベース層・エミッタ層
総面積比Sb/Seが従来の3.666から2.666まで
小さくなり、従来に比べて約28%小さくなることが分
かる。これは、本発明に係るHBTが、ベース層140
を厚み方向に横切るトレンチ溝132を備えた構造を有
することにより、ベース層総面積Sbが小さくなったため
と考えられる。これによって、HBT全体のサイズを変
えることなく寄生容量としてのベース層・コレクタ層間
容量Cbcを小さくすることができるので、HBTの最大
発振可能周波数fmaxは、その分向上すると考えられる。
From these results, it can be seen that the total area ratio Sb / Se of the base layer / emitter layer is reduced from 3.666 of the related art to 2.666, which is about 28% smaller than that of the related art. This is because the HBT according to the present invention has the base layer 140
Is considered to be because the base layer total area Sb is reduced by having the structure having the trench groove 132 crossing in the thickness direction. As a result, the base layer / collector interlayer capacitance Cbc as a parasitic capacitance can be reduced without changing the size of the entire HBT, and the maximum oscillating frequency fmax of the HBT is considered to be improved accordingly.

【0035】以上述べてきたように、HBTのサイズを
変えることなく、ベース層140を厚み方向に横切るト
レンチ溝132を備えることにより、電流遮断周波数f
t、および電流利得βを低下させることなく、HBTの
最大発振可能周波数fmaxを向上させることができるの
で、高周波特性に優れたHBTを実現することができ
る。 (3)HBTの製造方法 次に、上記HBTの製造方法について図2,3を参照し
ながら説明する。
As described above, the provision of the trench 132 crossing the base layer 140 in the thickness direction without changing the size of the HBT allows the current cutoff frequency f
Since the maximum oscillating frequency fmax of the HBT can be improved without lowering the t and the current gain β, an HBT excellent in high-frequency characteristics can be realized. (3) Manufacturing Method of HBT Next, the manufacturing method of the HBT will be described with reference to FIGS.

【0036】図2(a)〜(d)、図3(a)〜(e)
は、HBTの各製造工程における断面図である。まず、
半絶縁性GaAs基板110上にn+-GaAsで構成されるコレ
クタコンタクト層120、n?GaAsで構成されるコレクタ
層130、p+-GaAsで構成されるベース層140、n-InG
aPで構成されるエミッタ層150、n-GaAs/n+-InGaAsか
ら構成されるエミッタコンタクト層160をエピタキシ
ャル成長させる。そして、図2(a)に示すように、高融
点金属膜であるWSiからなる膜をエミッタコンタクト層
160上にスパッタ法を用いて形成し、エミッタ電極層
180を形成する。
FIGS. 2 (a) to 2 (d), 3 (a) to 3 (e)
FIG. 4 is a cross-sectional view in each manufacturing step of the HBT. First,
On a semi-insulating GaAs substrate 110, a collector contact layer 120 made of n + -GaAs, a collector layer 130 made of n-GaAs, a base layer 140 made of p + -GaAs, n-InG
An emitter layer 150 made of aP and an emitter contact layer 160 made of n-GaAs / n + -InGaAs are epitaxially grown. Then, as shown in FIG. 2A, a film made of WSi, which is a refractory metal film, is formed on the emitter contact layer 160 by using a sputtering method, and an emitter electrode layer 180 is formed.

【0037】このエミッタ電極層180の上にレジスト
をパターンニングした後、反応性ドライエッチングを行
うことにより、図2(b)に示すようにエミッタ電極層1
80が平面視矩形状の所定の大きさとなるようにエッチ
ング加工する。このエミッタ電極層180をマスクとし
て、硫酸、過酸化水素水、および水の混合液を用いて、
n-GaAs/n+-InGaAsから構成されるエミッタコンタクト層
160をエッチングした後、塩酸と水の混合液を用いて
n-InGaPで構成されるエミッタ層150をエッチングす
ることにより、図2(c)に示すような形状に形成され
る。
After a resist is patterned on the emitter electrode layer 180, reactive dry etching is performed to form the emitter electrode layer 1 as shown in FIG.
Etching is performed so that 80 has a predetermined rectangular shape in plan view. Using this emitter electrode layer 180 as a mask, a mixed solution of sulfuric acid, hydrogen peroxide solution, and water is used.
After the emitter contact layer 160 composed of n-GaAs / n + -InGaAs is etched, a mixed solution of hydrochloric acid and water is used.
By etching the emitter layer 150 made of n-InGaP, a shape as shown in FIG. 2C is formed.

【0038】引き続き、硫酸、過酸化水素水、および水
の混合液を用いて、p+-GaAsで構成されるベース層14
0の全部、およびn-GaAsで構成されるコレクタ層130
の途中までエッチングし、図2(d)に示すような形状に
形成する。矩形に開口しているレジストパターンをマス
クとして、エミッタ電極層180を反応性ドライエッチ
ングし、矩形に形成する。そのエミッタ電極層180を
マスクとして用い、硫酸、過酸化水素水と水の混合液を
用いてn-GaAs/n+-InGaAsから構成されるエミッタコンタ
クト層160をエッチングした後、塩酸と水の混合液を
用いてn-InGaPで構成されるエミッタ層150をエッチ
ングすることによって、図3(a)に示すような形状が形
成される。
Subsequently, the base layer 14 made of p + -GaAs is formed by using a mixed solution of sulfuric acid, hydrogen peroxide and water.
0 and collector layer 130 composed of n-GaAs
Is etched halfway to form a shape as shown in FIG. Using the rectangular opening resist pattern as a mask, the emitter electrode layer 180 is formed into a rectangular shape by reactive dry etching. Using the emitter electrode layer 180 as a mask, the emitter contact layer 160 composed of n-GaAs / n + -InGaAs is etched using a mixture of sulfuric acid, hydrogen peroxide and water, and then mixed with hydrochloric acid and water. By etching the emitter layer 150 made of n-InGaP using a liquid, a shape as shown in FIG. 3A is formed.

【0039】次に、溝131を形成するために、コレク
タ層130にレジストパターンを形成した後、硫酸、過
酸化水素水と水の混合液を用いてn?GaAsで構成されるコ
レクタ層130をエッチングする。これにより形成され
た溝131の底部におけるコレクタコンタクト層120
表面に、図3(b)に示すようなAuGe/Auより構成されるコ
レクタ電極層190をリフトオフ法で形成する。その
後、基板全体を約450℃で熱処理することにより、コ
レクタ電極層190は良好なオーミック特性を示すよう
になる。
Next, in order to form a groove 131, a resist pattern is formed on the collector layer 130, and then a collector layer 130 composed of n-GaAs is formed using a mixed solution of sulfuric acid, hydrogen peroxide and water. Etch. The collector contact layer 120 at the bottom of the groove 131 thus formed is formed.
On the surface, a collector electrode layer 190 composed of AuGe / Au as shown in FIG. 3B is formed by a lift-off method. Thereafter, the entire substrate is heat-treated at about 450 ° C., so that the collector electrode layer 190 exhibits good ohmic characteristics.

【0040】次に、ベース層140を厚み方向に横切る
トレンチ溝132を形成するため、レジストパターンを
形成して、塩酸と水の混合液を用いてn-InGaPで構成さ
れるエミッタ層150をエッチングし、ベース層140
を一部露出させる。続いて、図3(c)に示すように、硫
酸、過酸化水素水と水の混合液を用いてp+-GaAsで構成
されるベース層140の全部とn-GaAsで構成されるコレ
クタ層130の途中まで、もしくは、n-GaAsで構成され
るコレクタコンタクト層120の途中までエッチングす
る。これにより、ベース層140を厚み方向に横切るト
レンチ溝132を形成することができる。
Next, in order to form a trench 132 crossing the base layer 140 in the thickness direction, a resist pattern is formed, and the emitter layer 150 made of n-InGaP is etched using a mixed solution of hydrochloric acid and water. And the base layer 140
Is partially exposed. Subsequently, as shown in FIG. 3 (c), the entirety of the base layer 140 composed of p + -GaAs and the collector layer composed of n-GaAs using a mixed solution of sulfuric acid, hydrogen peroxide and water. Etching is performed halfway through 130 or halfway through collector contact layer 120 made of n-GaAs. Thus, a trench 132 that crosses the base layer 140 in the thickness direction can be formed.

【0041】その後、トレンチ溝132の上方における
レジストをサイドエッチングし、このエッチングしたレ
ジストをマスクとして用い、図3(d)に示すように、Ti/
Pt/Auから構成されるベース電極層200を蒸着する。
最後に、上記レジストをフッ酸を用いて除去することに
より、図3(e)に示すようなトレンチ溝132を有す
るHBTが完成する。この際、図3(e)に示すように、
トレンチ溝132の底部において、ベース電極層200
を形成するTi/Pt/Au層201が残ってしまうことがある
が、トレンチ溝132をコレクタ層130もしくはコレ
クタコンタクト層120の途中まで十分深く形成するこ
とにより、ベース層140とショートする可能性がなく
なるので、HBTの特性には何ら影響しない。
Thereafter, the resist above the trench 132 is side-etched, and the etched resist is used as a mask to form a Ti / Ti as shown in FIG.
A base electrode layer 200 composed of Pt / Au is deposited.
Finally, the resist is removed using hydrofluoric acid to complete an HBT having a trench 132 as shown in FIG. At this time, as shown in FIG.
At the bottom of the trench 132, the base electrode layer 200
The Ti / Pt / Au layer 201 may be left. However, if the trench 132 is formed sufficiently deep in the middle of the collector layer 130 or the collector contact layer 120, a short circuit with the base layer 140 may occur. Since it disappears, the characteristics of the HBT are not affected at all.

【0042】〔第2の実施の形態〕上記第1の実施の形
態においては、エミッタ電極層180、コレクタ電極層
190、ベース電極層200をそれぞれ直線状に形成し
ていたが、環状に形成する場合においても上記第1の実
施の形態と同様、HBTの高周波特性を向上させること
ができる。
[Second Embodiment] In the first embodiment, the emitter electrode layer 180, the collector electrode layer 190, and the base electrode layer 200 are formed linearly. However, they are formed in a ring shape. In this case as well, the high-frequency characteristics of the HBT can be improved as in the first embodiment.

【0043】図4は、本発明の第2の実施の形態に係る
HBTの概略を示す断面図および各電極層の形状を示す
ための一部平面図である。なお、本第2の実施の形態の
HBTにおいては、第1の実施の形態におけるHBT
と、各エミッタ、コレクタ、ベース層および電極層など
の形状が環状となっている点が異なるのみであるので、
主にその形状について説明する。また図中には電極層等
の寸法の一例を示している。
FIG. 4 is a sectional view schematically showing an HBT according to a second embodiment of the present invention and a partial plan view showing the shape of each electrode layer. The HBT according to the second embodiment is different from the HBT according to the first embodiment.
The only difference is that the shape of each emitter, collector, base layer, electrode layer, etc. is annular.
Mainly, the shape will be described. The drawing shows an example of the dimensions of the electrode layer and the like.

【0044】同図に示すように、このHBTは、半絶縁
性基板210、コレクタコンタクト層220、コレクタ
層230、ベース層240、エミッタ層250、エミッ
タコンタクト層260、エミッタ電極層280、コレク
タ電極層290、およびベース電極層300などから構
成される。ここで、半絶縁性基板210は円形であり、
その上にコレクタコンタクト層220が全面に形成され
ている。
As shown in the figure, this HBT is composed of a semi-insulating substrate 210, a collector contact layer 220, a collector layer 230, a base layer 240, an emitter layer 250, an emitter contact layer 260, an emitter electrode layer 280, and a collector electrode layer. 290, the base electrode layer 300, and the like. Here, the semi-insulating substrate 210 is circular,
A collector contact layer 220 is formed on the entire surface.

【0045】コレクタ層230、ベース層240、エミ
ッタ層250、エミッタコンタクト層260、エミッタ
電極層280、コレクタ電極層290、およびベース電
極層300は、上記第1の実施の形態と同様の材料から
構成されているが、これらは直線状ではなく、平面視環
状に形成されている。また、半絶縁性基板210の略中
央において、トレンチ孔232がベース層240を厚み
方向に横切るコレクタ層230まで形成されている。こ
のトレンチ孔232によって、上記第1の実施の形態と
同様、トレンチ孔を有しない場合に比べてベース層・エ
ミッタ層総面積比Sb/Seを小さくすることができるの
で、最大発振可能周波数fmaxを向上させることができ
る。
The collector layer 230, the base layer 240, the emitter layer 250, the emitter contact layer 260, the emitter electrode layer 280, the collector electrode layer 290, and the base electrode layer 300 are made of the same material as in the first embodiment. However, they are not formed in a straight line but in an annular shape in plan view. At substantially the center of the semi-insulating substrate 210, a trench hole 232 is formed up to the collector layer 230 crossing the base layer 240 in the thickness direction. By this trench hole 232, similarly to the first embodiment, the total area ratio Sb / Se of the base layer / emitter layer can be reduced as compared with the case where no trench hole is provided. Can be improved.

【0046】実際にベース層・エミッタ層総面積比Sb/Se
を求めて比較してみると以下のようになる。 エミッタ層総面積Se:図4におけるエミッタ層250
の面積は、エミッタ層250とエミッタコンタクト層2
60との接触総面積を示す。よって、Se=π×{(11
/2)2−(8/2)2}=44.768μm2となる。
Actually, the total area ratio of the base layer / emitter layer Sb / Se
The following is a comparison of the values. Emitter layer total area Se: emitter layer 250 in FIG.
Area of the emitter layer 250 and the emitter contact layer 2
Shows the total area of contact with 60. Therefore, Se = π × {(11
/ 2) 2 − (8/2) 2 } = 44.768 μm 2 .

【0047】ベース層総面積Sb:図4におけるベース
層240の総面積は、ベース層240とコレクタコンタ
クト層230との接触総面積を示す。よって、Sb=π×
{(11/2)2−(3/2)2}=87.9645μm
2となる。したがって、ベース層・エミッタ層総面積比S
b/Seは1.965となる。一方、トレンチ孔を形成しな
い場合におけるベース層総面積Sbは、以下のようにな
る。
Base layer total area Sb: The total area of the base layer 240 in FIG. 4 indicates the total contact area between the base layer 240 and the collector contact layer 230. Therefore, Sb = π ×
{(11/2) 2- (3/2) 2 } = 87.645 μm
It becomes 2 . Therefore, base layer / emitter layer total area ratio S
b / Se is 1.965. On the other hand, when the trench hole is not formed, the total area Sb of the base layer is as follows.

【0048】Sb=π×(11/2)2=95.0331
μm2となる。また、エミッタ層総面積は上記第2の実
施の形態と同じ面積となるので、ベース層・エミッタ層
総面積比Sb/Seは2.123となる。これにより、ベー
ス層240を厚み方向に横切るトレンチ孔232によっ
て、ベース層・エミッタ層総面積比Sb/Seは約8%小さ
くなるので、その分最大発振可能周波数fmaxが向上する
と考えられる。
Sb = π × (11/2) 2 = 95.0331
μm 2 . Since the total area of the emitter layer is the same as that of the second embodiment, the total area ratio Sb / Se of the base layer and the emitter layer is 2.123. Accordingly, the total area ratio Sb / Se of the base layer and the emitter layer is reduced by about 8% due to the trench holes 232 crossing the base layer 240 in the thickness direction, and it is considered that the maximum oscillating frequency fmax is improved accordingly.

【0049】以上述べてきたように、ベース層240を
厚み方向に横切るトレンチ孔232を備えることによ
り、電流遮断周波数ft、および電流利得βを低下させる
ことなく、HBTの最大発振可能周波数fmaxを向上させ
ることができるので、高周波特性に優れたHBTを実現
することができる。なお、本第2の実施の形態において
は、各電極層280,290,300などを平面視環状
に形成していたが、楕円形、多角形などであってもよ
く、これらの電極層が一部欠損することによって、線状
電極層の始端と終端が近接する平面視C型形状のように
なっていてもかまわない。このようなC型形状の場合に
は、その欠損部に配線を配設することが可能となる。
As described above, the provision of the trench hole 232 crossing the base layer 240 in the thickness direction improves the HBT maximum oscillating frequency fmax without lowering the current cutoff frequency ft and the current gain β. Therefore, an HBT having excellent high frequency characteristics can be realized. In the second embodiment, each of the electrode layers 280, 290, 300 and the like is formed in an annular shape in plan view, but may be an elliptical shape, a polygonal shape, or the like. Due to the partial loss, the linear electrode layer may have a C-shape in plan view in which the start and end of the linear electrode layer are close to each other. In the case of such a C-shape, it becomes possible to arrange wiring in the missing portion.

【0050】(第1および第2の実施の形態の変形例に
ついて)上記第1、および第2の実施の形態において
は、トレンチ溝132、トレンチ孔232の底部がコレ
クタ層130、230の途中に形成されるようにした
が、図5に示すように、トレンチ溝133がコレクタ層
130cを厚み方向に横切りトレンチ溝133の底部が
コレクタコンタクト層121の途中に形成されるように
してもよい。このようにトレンチ溝133を形成して
も、第1、2の実施の形態におけるHBTと大きな差異
はなく、最大発振可能周波数fmaxを向上させることがで
きる。
(Modifications of First and Second Embodiments) In the first and second embodiments, the bottom of the trench 132 and the bottom of the trench 232 are located in the middle of the collector layers 130 and 230. 5, the trench 133 may cross the collector layer 130c in the thickness direction, and the bottom of the trench 133 may be formed in the collector contact layer 121. Even if the trench 133 is formed in this manner, there is no significant difference from the HBT in the first and second embodiments, and the maximum oscillating frequency fmax can be improved.

【0051】また、上記各実施の形態においては、図
1,4に示すように各電極層の寸法を表示したが、これ
に限定されるものではなく所望の寸法においても実施す
ることができる。また、上記各実施の形態においては、
HBTを例に説明したが、ヘテロ接合されていない通常
のバイポーラトランジスタにおいても本発明を実施する
ことができる。
In each of the above embodiments, the dimensions of each electrode layer are shown as shown in FIGS. 1 and 4. However, the present invention is not limited to this, and the present invention can be implemented with any desired dimensions. In each of the above embodiments,
Although the HBT has been described as an example, the present invention can be implemented in a normal bipolar transistor without a heterojunction.

【0052】[0052]

【発明の効果】以上説明してきたように、本発明に係る
バイポーラトランジスタによれば、基板上に形成された
コレクタ層と、前記コレクタ層上に形成されたベース層
と、前記ベース層に形成されたトレンチ部と、前記ベー
ス層上であって、前記トレンチ部の周辺部に形成された
ベース電極層と、前記ベース層上であって、前記ベース
電極層の周辺部に形成されたエミッタ層とを有している
ので、トランジスタ全体のサイズを変えなくてもトレン
チ部の分だけベース層・エミッタ層総面積比Sb/Seが従来
に比べて小さくなり、電流遮断周波数ft、および電流利
得βを低下させることなく最大発振可能周波数fmaxを向
上させることができる。
As described above, according to the bipolar transistor of the present invention, the collector layer formed on the substrate, the base layer formed on the collector layer, and the base layer formed on the base layer are formed. A trench portion, a base electrode layer formed on the base layer and around the trench portion, and an emitter layer formed on the base layer and around the base electrode layer. Therefore, the total area ratio Sb / Se of the base layer / emitter layer becomes smaller than that of the conventional one by the amount of the trench portion without changing the size of the entire transistor, and the current cutoff frequency ft and the current gain β are reduced. The maximum oscillating frequency fmax can be improved without lowering.

【0053】また、本発明に係るバイポーラトランジス
タの製造方法は、基板上にコレクタ層、ベース層、エミ
ッタ層を順に積層する第1工程と、前記エミッタ層の一
部を除去することにより前記ベース層を露出させる第2
の工程とを有するバイポーラトランジスタの製造方法で
あって、前記第2の工程において露出されたベース層に
エッチングを施すことにより、当該ベース層を厚み方向
に横切るトレンチ部を形成する第3の工程を有するの
で、高周波特性に優れるバイポーラトランジスタを製造
することができる。
The method of manufacturing a bipolar transistor according to the present invention includes a first step of sequentially laminating a collector layer, a base layer, and an emitter layer on a substrate, and removing the base layer by removing a part of the emitter layer. Expose the second
A third step of forming a trench portion crossing the base layer in the thickness direction by etching the base layer exposed in the second step. Accordingly, a bipolar transistor having excellent high-frequency characteristics can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るHBTの概略
構成図であり、(a)は平面図、(b)は断面図であ
る。
FIG. 1 is a schematic configuration diagram of an HBT according to a first embodiment of the present invention, where (a) is a plan view and (b) is a cross-sectional view.

【図2】上記HBTの製造方法を示す工程図である。FIG. 2 is a process chart showing a method for manufacturing the HBT.

【図3】上記HBTの製造方法を示す工程図である。FIG. 3 is a process chart showing a method for manufacturing the HBT.

【図4】本発明の第2の実施の形態に係るHBTの概略
構成図であり、(a)は平面図、(b)は断面図であ
る。
FIG. 4 is a schematic configuration diagram of an HBT according to a second embodiment of the present invention, where (a) is a plan view and (b) is a cross-sectional view.

【図5】本発明の第1および第2の実施の形態における
変形例を示す断面図である。
FIG. 5 is a cross-sectional view showing a modification of the first and second embodiments of the present invention.

【図6】従来のHBTの構成を示す概略断面図である。FIG. 6 is a schematic sectional view showing a configuration of a conventional HBT.

【符号の説明】[Explanation of symbols]

110,210 半絶縁性GaAs基板 120,220 コレクタコンタクト層 130,230 コレクタ層 131 溝 132 トレンチ溝 140,240 ベース層 150,250 エミッタ層 160,260 エミッタコンタクト層 180,280 エミッタ電極層 190,290 コレクタ電極層 200,300 ベース電極層 232 トレンチ孔 110, 210 Semi-insulating GaAs substrate 120, 220 Collector contact layer 130, 230 Collector layer 131 Groove 132 Trench groove 140, 240 Base layer 150, 250 Emitter layer 160, 260 Emitter contact layer 180, 280 Emitter electrode layer 190, 290 Collector Electrode layer 200, 300 Base electrode layer 232 Trench hole

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 毅 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F003 BB09 BC02 BF06 BH07 BH99 BM02 BM03  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takeshi Tanaka 1-1, Komachi, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. F-term (reference) 5F003 BB09 BC02 BF06 BH07 BH99 BM02 BM03

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成されたコレクタ層と、 前記コレクタ層上に形成されたベース層と、 前記ベース層に形成されたトレンチ部と、 前記ベース層上であって、前記トレンチ部の周辺部に形
成されたベース電極層と、 前記ベース層上であって、前記ベース電極層の周辺部に
形成されたエミッタ層とを有することを特徴とするバイ
ポーラトランジスタ。
A collector layer formed on the substrate; a base layer formed on the collector layer; a trench formed on the base layer; and a trench formed on the base layer. A bipolar transistor, comprising: a base electrode layer formed in a peripheral portion; and an emitter layer formed on the base layer and in a peripheral portion of the base electrode layer.
【請求項2】 前記トレンチ部は、前記ベース層を厚み
方向に横切っていることを特徴とする請求項1に記載の
バイポーラトランジスタ。
2. The bipolar transistor according to claim 1, wherein the trench section crosses the base layer in a thickness direction.
【請求項3】 前記トレンチ部は、前記ベース層を厚み
方向に横切って、その底部が前記コレクタ層に達する状
態に形成されていることを特徴とする請求項2に記載の
バイポーラトランジスタ。
3. The bipolar transistor according to claim 2, wherein the trench portion is formed so as to cross the base layer in a thickness direction and a bottom portion thereof reaches the collector layer.
【請求項4】 前記トレンチ部は、前記ベース層、およ
び前記コレクタ層を厚み方向に横切っていることを特徴
とする請求項1に記載のバイポーラトランジスタ。
4. The bipolar transistor according to claim 1, wherein said trench portion crosses said base layer and said collector layer in a thickness direction.
【請求項5】 前記コレクタ層には、コレクタコンタク
ト層を介してコレクタ電極層が配されるとともに、前記
エミッタ層には、エミッタコンタクト層を介してエミッ
タ電極層が配されていることを特徴とする請求項1〜4
のいずれかに記載のバイポーラトランジスタ。
5. The collector layer is provided with a collector electrode layer via a collector contact layer, and the emitter layer is provided with an emitter electrode layer via an emitter contact layer. Claims 1-4
The bipolar transistor according to any one of the above.
【請求項6】 前記ベース電極層、エミッタ電極層、コ
レクタ電極層は、直線状に配されていることを特徴とす
る請求項5に記載のバイポーラトランジスタ。
6. The bipolar transistor according to claim 5, wherein the base electrode layer, the emitter electrode layer, and the collector electrode layer are arranged linearly.
【請求項7】 前記ベース電極層、エミッタ電極層、コ
レクタ電極層は、環状もしくは、始端と終端が近接した
C型形状に配されていることを特徴とする請求項5に記
載のバイポーラトランジスタ。
7. The bipolar transistor according to claim 5, wherein the base electrode layer, the emitter electrode layer, and the collector electrode layer are arranged in a ring shape or a C-shape in which a start end and an end are close to each other.
【請求項8】 前記エミッタ層を構成する半導体材料
は、前記ベース層を構成する半導体材料よりも大きい禁
制帯幅を有することを特徴とする請求項1〜7のいずれ
かに記載のバイポーラトランジスタ。
8. The bipolar transistor according to claim 1, wherein a semiconductor material forming the emitter layer has a larger bandgap than a semiconductor material forming the base layer.
【請求項9】 基板上にコレクタ層、ベース層、エミッ
タ層を順に積層する第1工程と、前記エミッタ層の一部
を除去することにより前記ベース層を露出させる第2の
工程とを有するバイポーラトランジスタの製造方法であ
って、 前記第2の工程において露出されたベース層にエッチン
グを施すことにより、当該ベース層を厚み方向に横切る
トレンチ部を形成する第3の工程を有することを特徴と
するバイポーラトランジスタの製造方法。
9. A bipolar process comprising: a first step of sequentially stacking a collector layer, a base layer, and an emitter layer on a substrate; and a second step of exposing the base layer by removing a part of the emitter layer. A method of manufacturing a transistor, comprising a third step of etching a base layer exposed in the second step to form a trench portion crossing the base layer in a thickness direction. A method for manufacturing a bipolar transistor.
JP2001010713A 2001-01-18 2001-01-18 Bipolar transistor and its manufacturing method Pending JP2002217404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010713A JP2002217404A (en) 2001-01-18 2001-01-18 Bipolar transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010713A JP2002217404A (en) 2001-01-18 2001-01-18 Bipolar transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002217404A true JP2002217404A (en) 2002-08-02

Family

ID=18877979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010713A Pending JP2002217404A (en) 2001-01-18 2001-01-18 Bipolar transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002217404A (en)

Similar Documents

Publication Publication Date Title
US7679105B2 (en) Hetero junction bipolar transistor and method of manufacturing the same
US20060284212A1 (en) Hetero-junction bipolar transistor and manufacturing method thereof
JPWO2007058265A1 (en) Bipolar transistor and manufacturing method thereof
US7508000B2 (en) Method of fabricating self-aligned silicon carbide semiconductor devices
KR100456037B1 (en) Method for fabricating Heterojunction Bipolar Transistor using lateral-reverse selective etching of collector
JP3087671B2 (en) Bipolar transistor and method of manufacturing the same
JP2001093913A (en) Field-effect transistor and its manufacturing method, and bipolar transistor and its manufacturing method
JP3874919B2 (en) Compound semiconductor device
JP2002217404A (en) Bipolar transistor and its manufacturing method
US20050139862A1 (en) Self-aligned heterojunction bipolar transistor and manufacturing method thereof
JP4507295B2 (en) Bipolar transistor manufacturing method
JP4558161B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH09246280A (en) Hetero-junction bipolar transistor
JP2005159112A (en) Semiconductor device and manufacturing method thereof
KR100299913B1 (en) Hetero-junction bipolar transistor and method for fabricating the same
JP2538964B2 (en) Method for manufacturing semiconductor device
JPH05243257A (en) Complete self-alignment inp series hbt
JPH10107041A (en) Compound semiconductor device
JP2817191B2 (en) Method for manufacturing heterojunction bipolar transistor
US20040090834A1 (en) Based pad layout for reducing parasitic base-collector capacitance and method of fabricating HBT using the same
JP3104282B2 (en) Method for manufacturing semiconductor device
JPH09181085A (en) Hetero-junction bipolar transistor and manufacture thereof
JP2004111941A (en) Bipolar transistor and method of manufacturing the same
JPH08115921A (en) Heterojunction bipolar transistor, and its manufacture
JPH031542A (en) Manufacture of bipolar transistor