JP2002198650A - Multi-layer wiring board and method of manufacturing the same - Google Patents

Multi-layer wiring board and method of manufacturing the same

Info

Publication number
JP2002198650A
JP2002198650A JP2000394923A JP2000394923A JP2002198650A JP 2002198650 A JP2002198650 A JP 2002198650A JP 2000394923 A JP2000394923 A JP 2000394923A JP 2000394923 A JP2000394923 A JP 2000394923A JP 2002198650 A JP2002198650 A JP 2002198650A
Authority
JP
Japan
Prior art keywords
hole
conductor
substrate body
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000394923A
Other languages
Japanese (ja)
Inventor
Satoshi Hirano
訓 平野
Yasuhiro Sugimoto
康宏 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000394923A priority Critical patent/JP2002198650A/en
Publication of JP2002198650A publication Critical patent/JP2002198650A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board wherein electric characteristics of a through hole conductor extended through the main body of the board can be improved, and also to provide a method of manufacturing the same. SOLUTION: Conductor layers 12 and 13 are formed on a front and a rear face 4 and 5 of the main body 2 of the board having the front face 4 and the rear face 5. On these conductor layers 12 and 13, buildup layers BU1 and BU2, each of which comprises a resin insulation layer 10 and 11 and a conductor layer 18 and 24, are formed. In the main body 2 of the board, through holes 6 extended through the main body 2 of the board between the front face 4 and the rear face 5 are formed, and through hole conductors 8 are formed along the inner surfaces of the through holes 6. The inside of the through hole conductors 8 is filled with a resin filler 9. The thickness of the main body 2 of the board is less than 500 μm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板本体を貫通す
るスルーホール導体を有し且つかかる基板本体の表・裏
面上にビルドアップ層を有する多層配線基板とその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board having a through-hole conductor penetrating a board body and having a build-up layer on the front and back surfaces of the board body and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、信号周波数が高速化することに伴
って、多層配線基板において厚さ方向の中央に位置する
基板本体を貫通するスルーホール導体のループインダク
タンスを、例えば0.4pH未満にすることが求められ
ている。かかるループインダクタンスは、スルーホール
導体の長さ、即ち基板本体の厚みに応じて増大する。一
般に、従来の多層配線基板における基板本体の厚みは、
0.5〜1mmであり、かかる基板本体の表・裏面間に
直径300μm程度のスルーホールが穿孔されると共
に、その内側に所要の厚みを有する円筒形状のスルーホ
ール導体が形成されている。かかるスルーホール導体
は、基板本体の表面上および裏面下に形成された導体層
を相互に接続する。また、表・裏面の導体層の上/下に
は、絶縁層および上記と別個の導体層を積層したビルド
アップ層が形成されている。
2. Description of the Related Art In recent years, with an increase in signal frequency, the loop inductance of a through-hole conductor penetrating a substrate body located at the center in the thickness direction of a multilayer wiring board is reduced to, for example, less than 0.4 pH. Is required. Such a loop inductance increases according to the length of the through-hole conductor, that is, the thickness of the substrate body. In general, the thickness of the board body in a conventional multilayer wiring board is
A through hole having a diameter of about 300 μm is formed between the front and back surfaces of the substrate body, and a cylindrical through-hole conductor having a required thickness is formed inside the through hole. Such through-hole conductors interconnect conductor layers formed on the top and bottom surfaces of the substrate body. A build-up layer in which an insulating layer and a conductor layer separate from the above are laminated is formed above / below the conductor layers on the front and back surfaces.

【0003】[0003]

【発明が解決すべき課題】しかし、上記従来の厚みの配
線基板に貫通して設けたスルーホール導体では、そのル
ープインダクタンスを、0.4pH未満にすることは困
難であった。これを解決するため、基板本体に直径が異
なる一対のスルーホール導体を同心円状に配置した内外
2重構造にして貫通させるようにした多層配線基板も提
案されている(特開2000−216513号公報参
照)。しかしながら、上記2重構造のスルーホール導体
を基板本体に形成する多層配線基板は、歩留まりが低
く、製造工数およびコストが嵩む、という問題がある。
本発明は、以上のような従来の技術における問題点を解
決し、基板本体を貫通するスルーホール導体の電気的特
性が向上可能な多層配線基板とその製造を提供する、こ
とを課題とする。
However, it is difficult to reduce the loop inductance of the through-hole conductor provided through the conventional wiring board having a thickness of less than 0.4 pH. In order to solve this problem, there has been proposed a multilayer wiring board in which a pair of through-hole conductors having different diameters are concentrically arranged in a board body and penetrated in an inner / outer double structure (Japanese Patent Laid-Open No. 2000-216513). reference). However, the multilayer wiring board in which the through-hole conductor having the double structure is formed on the board body has a problem that the yield is low, and the number of manufacturing steps and cost are increased.
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-described problems in the conventional technology and to provide a multilayer wiring board capable of improving the electrical characteristics of a through-hole conductor penetrating a board body, and a method of manufacturing the same.

【0004】[0004]

【課題を解決するための手段】本発明は、上記課題を解
決するため、基板本体の強度と当該基板本体を貫通する
スルーホール導体の良好な電気的特性とを保ちつつ、か
かる基板本体の厚みを可及的に薄肉化する、ことに着想
して成されたものである。即ち、本発明の多層配線基板
は、表面および裏面を有する基板本体の表・裏面に導体
層がそれぞれ形成され、これらの導体層の上に樹脂絶縁
層および導体層の少なくとも何れかを含むビルドアップ
層が形成されると共に、上記基板本体の表面と裏面との
間を貫通するスルーホールおよびこのスルーホールの内
壁に沿ったスルーホール導体が形成され、上記スルーホ
ール導体の内側は充填樹脂が充填される多層配線基板で
あって、上記基板本体の厚みは、500μm未満(0を
含まず)である、ことを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention maintains the strength of a substrate main body and the good electrical characteristics of a through-hole conductor penetrating the substrate main body while maintaining the thickness of the substrate main body. Is made as thin as possible. That is, in the multilayer wiring board of the present invention, a conductive layer is formed on each of the front and back surfaces of a substrate body having a front surface and a back surface, and a build-up including at least one of a resin insulating layer and a conductive layer on these conductive layers is provided. A layer is formed, a through hole penetrating between the front surface and the back surface of the substrate body and a through hole conductor along the inner wall of the through hole are formed, and the inside of the through hole conductor is filled with a filling resin. Wherein the thickness of the substrate body is less than 500 μm (not including 0).

【0005】尚、前記基板本体の厚みは、200μm以
上で且つ500μm未満が望ましく、350μm以上で
且つ450μm以下にすると、一層望ましくなる。これ
らによれば、基板本体の表・裏面の上/下の導体層同士
の間、または上下のビルドアップ層内の導体層同士の間
を、基板本体に貫通するスルーホール導体を介して導通
する際における電気的特性、例えばループインダクタン
スダクタンスを、0.4pH未満の低レベルの良好な状
態にすることができる。従って、多層配線基板における
信号周波数の高速化にも十分に対応することが可能とな
る。
The thickness of the substrate body is desirably 200 μm or more and less than 500 μm, and more desirably 350 μm or more and 450 μm or less. According to these, electrical conduction is provided between upper and lower conductor layers on the front and back surfaces of the substrate body, or between conductor layers in the upper and lower buildup layers via the through-hole conductor penetrating the substrate body. In this case, the electrical characteristics, for example, the loop inductance conductance, can be set to a favorable state at a low level of less than 0.4 pH. Therefore, it is possible to sufficiently cope with an increase in the signal frequency in the multilayer wiring board.

【0006】尚、基板本体とは、多層配線基板における
厚さ方向の中央に位置し、かかる多層配線基板の骨格と
なる絶縁性の基板であって、例えばガラス繊維またはガ
ラス布およびエポキシ樹脂とからなるガラス−樹脂系の
複合材からシート状に成形されるものである。また、基
板本体の厚みが500μm以上になると、これを貫通す
るスルーホール導体の前述した電気的特性が低下するた
め、500μm未満の厚みの範囲としたものである。但
し、基板本体の厚みが200μm未満になると、当該基
板本体の撓み量が過大になり易く、取り扱い時に損傷す
るなどハンドリング性が低下する。このため、基板本体
の厚み200μm以上で且つ500μm未満の範囲が望
ましく、より望ましくは350μm以上で且つ450μ
m以下、一層望ましくは350μm以上で且つ400μ
m以下の範囲である。
The substrate body is an insulating substrate which is located at the center in the thickness direction of the multilayer wiring board and serves as a skeleton of the multilayer wiring board, and is made of, for example, glass fiber or glass cloth and epoxy resin. It is formed into a sheet from a glass-resin composite material. Further, when the thickness of the substrate main body is 500 μm or more, the above-mentioned electrical characteristics of the through-hole conductor penetrating the substrate main body are deteriorated. However, when the thickness of the substrate main body is less than 200 μm, the amount of deflection of the substrate main body is apt to be excessive, and handling properties such as damage during handling are reduced. For this reason, the thickness of the substrate main body is desirably 200 μm or more and less than 500 μm, more desirably 350 μm or more and 450 μm.
m or less, more preferably 350 μm or more and 400 μm
m or less.

【0007】また、前記スルーホールの直径が、50μ
m以上で且つ150μm未満である、多層配線基板も本
発明に含まれる。これによれば、上記スルーホールの内
壁に沿って細径のスルーホール導体を配置できる。この
ため、前記厚みの基板本体において複数のスルーホール
導体を高密度にして配置することができる。尚、スルー
ホールの直径を50μm未満にすると、これに沿って形
成されるスルーホール導体の内側に樹脂を充填するため
の孔埋め性が低下し、一方、150μm以上にすると、
基板本体にスルーホール導体を高密度で配置しにくくな
る。これらを防ぐため、スルーホールの直径を上記範囲
としたものである。より望ましいスルーホールの直径
は、50μm以上で且つ100μm以下の範囲である。
The diameter of the through hole is 50 μm.
The present invention also includes a multilayer wiring board having a thickness of at least m and less than 150 μm. According to this, a small-diameter through-hole conductor can be arranged along the inner wall of the through-hole. Therefore, a plurality of through-hole conductors can be arranged at a high density in the substrate body having the above thickness. If the diameter of the through-hole is less than 50 μm, the hole filling property for filling the resin inside the through-hole conductor formed along the hole is reduced. On the other hand, if the diameter is 150 μm or more,
It becomes difficult to arrange through-hole conductors at high density on the substrate body. In order to prevent these, the diameter of the through hole is set in the above range. A more desirable diameter of the through hole is in the range of 50 μm or more and 100 μm or less.

【0008】更に、前記基板本体において前記スルーホ
ールが複数形成され、隣接するスルーホール間の中心間
距離が、150μm以上で且つ300μm以下であると
共に、隣接するスルーホールの内壁間距離が50μm以
上である、多層配線基板も本発明に含まれる。これによ
れば、基板本体を貫通する複数のスルーホール導体を、
高密度に配置することが一層確実に行える。本明細書に
おいて、スルーホール間の中心間距離とは、隣接する、
即ち最も近いスルーホール間の距離を指し、スルーホー
ルの内壁間距離とは、隣接する、即ち最も近いスルーホ
ール間の内壁同士間の距離を指す。
Further, a plurality of the through holes are formed in the substrate body, and a distance between centers between adjacent through holes is not less than 150 μm and not more than 300 μm, and a distance between inner walls of adjacent through holes is not less than 50 μm. Certain multilayer wiring boards are also included in the present invention. According to this, a plurality of through-hole conductors penetrating the substrate body,
The arrangement at a high density can be performed more reliably. In this specification, the center-to-center distance between through holes is
That is, it refers to the distance between the nearest through holes, and the distance between the inner walls of the through holes refers to the distance between adjacent inner walls between the through holes.

【0009】尚、スルーホール間の中心間距離を150
μm未満にすると、隣接するスルーホール導体間の間隔
が過少となり且つ相互間の絶縁性が低下する。一方、3
00μmを越えるとスルーホール導体を基板本体に高密
度で配置できなくなる。これらを防ぐため、スルーホー
ル間の中心間距離を上記範囲としたものである。より望
ましい範囲は、200〜300μmである。これによ
り、例えば基板本体の表面上のビルドアップ層における
主面上に搭載したICチップからの信号配線を、基板本
体の裏面下のビルドアップ層の導体層に引き回すことが
容易となる。また、スルーホールの内壁間距離が50μ
m未満にすると、これらの内壁に沿って形成されるスル
ーホール導体同士がショート不良を起こすことがある。
これを防ぐため内壁間距離を50μm以上としたもので
ある。
The center-to-center distance between the through holes is 150
If it is less than μm, the distance between adjacent through-hole conductors becomes too small and the insulation between them decreases. Meanwhile, 3
If it exceeds 00 μm, it becomes impossible to arrange through-hole conductors on the substrate body at high density. In order to prevent these, the center-to-center distance between the through holes is set in the above range. A more desirable range is 200 to 300 μm. This makes it easy to route signal wiring from, for example, an IC chip mounted on the main surface of the build-up layer on the surface of the substrate body to the conductor layer of the build-up layer below the back surface of the substrate body. Also, the distance between the inner walls of the through holes is 50μ.
If it is less than m, short-circuit failure may occur between the through-hole conductors formed along these inner walls.
In order to prevent this, the distance between the inner walls is set to 50 μm or more.

【0010】付言すれば、本発明は、前記多層配線基板
の表面に電子部品と接続するための複数のパッドが形成
され、かかるパッドの直径は100μm以下(0を含ま
ず)である、多層配線基板とすることもできる。また、
隣接するパッド間の中心間距離が、150μm以下(0
を含まず)である、多層配線基板とすることもできる。
これらによる場合、多層配線基板の主面上に搭載される
ICチップなどの電子部品と内部の導体層とを、高密度
で確実に接続することが可能となる。上記パッドの直径
が100μmを越えると、上記中心間距離の150μm
以下が保てず隣接するパッドが短絡し得るため、この範
囲を除外したものである。本明細書において、パッド間
の中心間距離とは、隣接する、即ち最も近いパッド間の
距離を指す。
[0010] In addition, according to the present invention, there is provided a multilayer wiring board having a plurality of pads formed on the surface of the multilayer wiring board for connecting to electronic components, and having a diameter of 100 μm or less (not including 0). It can also be a substrate. Also,
The center-to-center distance between adjacent pads is 150 μm or less (0
Is not included).
In these cases, it is possible to reliably connect electronic components such as an IC chip mounted on the main surface of the multilayer wiring board and the internal conductor layer at a high density. When the diameter of the pad exceeds 100 μm, the center-to-center distance of 150 μm
This range is excluded because the following cannot be maintained and adjacent pads may be short-circuited. As used herein, the center-to-center distance between pads refers to the distance between adjacent, ie, closest, pads.

【0011】加えて、前記スルーホールは、前記基板本
体へのレーザにより孔明け加工され且つその内壁に溶融
固着層が形成されている、多層配線基板も含まれる。こ
れによれば、前記150μm未満と細径のスルーホール
を基板本体に確実に穿孔できると共に、スルーホールの
内壁は、レーザにより基板本体の素材が一旦溶けた状態
となり、その後で固まった状態、即ち溶融固着層(導体
浸透防止層)となる。このため、当該スルーホールの内
壁に沿って形成されるスルーホール導体の素材を上記内
壁から基板中に浸透する事態を防止できる。従って、高
密度で隣接するスルーホール導体同士の間における短絡
を抑制することができる。付言すれば、スルーホール
は、前記コア基板に対するレーザにより孔明け加工され
且つその内壁が溶解後に固まった状態となっている、多
層配線基板とすることも可能である。
[0011] In addition, the through hole includes a multilayer wiring substrate in which a hole is formed in the substrate body by a laser and a fusion fixing layer is formed on an inner wall thereof. According to this, the through-hole having a diameter as small as less than 150 μm can be reliably drilled in the substrate main body, and the inner wall of the through-hole is in a state in which the material of the substrate main body is once melted by the laser and then solidified, that is, It becomes a fusion fixing layer (conductor penetration preventing layer). For this reason, it is possible to prevent the material of the through-hole conductor formed along the inner wall of the through hole from penetrating into the substrate from the inner wall. Therefore, a short circuit between adjacent through-hole conductors at high density can be suppressed. In addition, the through-hole may be a multi-layer wiring board in which a hole is formed by laser for the core substrate and an inner wall thereof is solidified after melting.

【0012】更に付言すれば、以上における何れかの多
層配線基板は、前記樹脂絶縁層にガラス繊維、ガラス
布、またはガラスフィラを含有するものとすることもで
きる。この場合、前記のように薄肉の基板本体であって
も、多層配線基板全体の反りや撓みを容易に防ぐことが
可能となる。また、前記何れかの多層配線基板は、表面
(第1主面)または裏面(第2主面)の上に補強板を有する
ものとすることもできる。この場合、上記のように薄肉
の基板本体でも、多層配線基板全体の強度を高めること
が可能となる。
In addition, in any of the above multilayer wiring boards, the resin insulating layer may contain glass fiber, glass cloth, or glass filler. In this case, even if the substrate body is thin as described above, it is possible to easily prevent the entire multilayer wiring board from warping or bending. Further, any one of the multilayer wiring boards has a surface
A reinforcing plate may be provided on the (first main surface) or the back surface (second main surface). In this case, it is possible to increase the strength of the entire multilayer wiring substrate even with the thin substrate body as described above.

【0013】一方、以上の本発明の多層配線基板の製造
方法は、厚みが500μm未満(0を含まず)の範囲にあ
る基板本体にレーザを照射することにより、当該基板本
体の表面と裏面との間を貫通し且つ直径が50μm以上
で且つ150μm未満のスルーホールを形成する工程
と、かかるスルーホールの内壁および基板本体の表・裏
面にメッキを施すことにより、スルーホール内にスルー
ホール導体を形成し且つ基板本体の表・裏面に導体層を
それぞれ形成する工程と、上記スルーホール導体の内側
に樹脂ペーストを印刷・充填して充填樹脂を形成する工
程と、上記基板本体の表・裏面上の各導体層の上に樹脂
絶縁層および導体層の少なくとも何れかを含むビルドア
ップ層を形成する工程と、含む、ことを特徴とする。
On the other hand, in the method of manufacturing a multilayer wiring board according to the present invention, the substrate body having a thickness of less than 500 μm (not including 0) is irradiated with a laser so that the front and back surfaces of the substrate body can be separated. Forming a through-hole having a diameter of 50 μm or more and less than 150 μm, and plating the inner wall of the through-hole and the front and back surfaces of the substrate body to form a through-hole conductor in the through-hole. Forming and forming a conductor layer on each of the front and back surfaces of the substrate body; printing and filling a resin paste inside the through-hole conductor to form a filled resin; Forming a build-up layer including at least one of a resin insulating layer and a conductive layer on each conductive layer.

【0014】これによれば、基板本体を貫通するスルー
ホール導体を細径にして形成でき、且つかかるスルーホ
ール導体の電気的特性を良好にした多層配線基板を確実
に提供することができる。また、スルーホールの直径を
50μm以上としたので、これに沿って形成されるスル
ーホール導体の内側への充填樹脂の孔埋めも容易に行え
る。更に、レーザによりスルーホールを成形するため、
スルーホールの内壁からスルーホール導体の素材が基板
本体内に浸透しにくく、隣接するスルーホール導体間の
短絡も容易に抑制することができる。しかも、基板本体
の厚みを500μm未満としたので、レーザにより穿孔
されるスルーホールの軸心方向に沿ったテーパによる直
径の差を小さくすることもできる。従って、電気的特性
の優れたスルーホール導体を高密度に配置し、信号周波
数の高速化にも十分に対応できる多層配線基板を確実に
提供することができる。尚、基板本体の厚みは、撓みを
防ぐ観点から、200μm以上で且つ500μm未満が
望ましく、より望ましくは350μm以上で且つ450
μm以下、一層望ましくは350μm以上で且つ400
μm以下の範囲である。
According to this, it is possible to form a through-hole conductor penetrating the substrate body with a small diameter, and it is possible to reliably provide a multilayer wiring board in which the electrical characteristics of the through-hole conductor are improved. Further, since the diameter of the through hole is set to 50 μm or more, the filling of the filling resin into the inside of the through hole conductor formed along the through hole can be easily performed. Furthermore, in order to form through holes by laser,
The material of the through-hole conductor hardly permeates into the substrate body from the inner wall of the through-hole, and short-circuiting between adjacent through-hole conductors can be easily suppressed. Moreover, since the thickness of the substrate main body is less than 500 μm, the difference in diameter due to the taper along the axial direction of the through hole formed by the laser can be reduced. Therefore, it is possible to reliably provide a multilayer wiring board in which through-hole conductors having excellent electric characteristics are arranged at a high density, and which can sufficiently cope with an increase in signal frequency. The thickness of the substrate body is preferably 200 μm or more and less than 500 μm, more preferably 350 μm or more and 450 μm from the viewpoint of preventing bending.
μm or less, more preferably 350 μm or more and 400 μm or less.
μm or less.

【0015】また、前記基板本体にスルーホールを形成
する工程において、複数のスルーホールが形成されると
共に、隣接するスルーホール間の中心間距離が150μ
m以上で且つ300μm以下の範囲とされていると共
に、隣接するスルーホールの内壁間距離が50μm以上
とされている、多層配線基板の製造方法も含まれる。こ
れによれば、スルーホール導体を高密度にして基板本体
に配置した多層配線基板を確実に提供することができ
る。
In the step of forming a through hole in the substrate body, a plurality of through holes are formed, and a distance between centers between adjacent through holes is 150 μm.
m and 300 μm or less, and a method for manufacturing a multilayer wiring board in which the distance between inner walls of adjacent through holes is 50 μm or more. According to this, it is possible to reliably provide a multilayer wiring board in which the through-hole conductors are arranged at high density in the board body.

【0016】[0016]

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1(A)は、本発明の多
層配線基板1の主要部を示す断面図である。多層配線基
板1は、図1(A)に示すように、基板本体(コア基板)2
と、当該基板本体2の表面4上に形成した銅製の導体層
12,18,24およびエポキシ系の樹脂絶縁層10,
16,22と、基板本体2の裏面5下に形成した導体層
13,19,25および樹脂絶縁層11,17,23と
を有する。基板本体2は、平面視が略正方形で厚みTが
500μm未満、例えば400μmであり、線径が5〜
15μm、例えば7μmのガラス布またはガラス繊維入
りのエポキシ樹脂からなるシート状の絶縁材である。ま
た、基板本体2の表面4上方の導体層18,24と絶縁
層10,16,22とは、ビルドアップ層BU1を構成
し、裏面5下方の導体層19,25と絶縁層11,1
7,23とは、ビルドアップ層BU2を構成する。導体
層18などの厚みは約15μm程度であり、絶縁層16
などの厚みは約30μm程度である。
Preferred embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a sectional view showing a main part of a multilayer wiring board 1 according to the present invention. As shown in FIG. 1A, a multilayer wiring board 1 includes a board body (core board) 2.
And copper conductor layers 12, 18, 24 formed on the surface 4 of the substrate body 2 and an epoxy-based resin insulation layer 10,
16, conductor layers 13, 19, 25 and resin insulating layers 11, 17, 23 formed below the back surface 5 of the substrate body 2. The substrate body 2 has a substantially square shape in plan view, a thickness T of less than 500 μm, for example, 400 μm, and a wire diameter of 5 to 5.
It is a 15 μm, for example, 7 μm, sheet-shaped insulating material made of a glass cloth or an epoxy resin containing glass fiber. The conductor layers 18, 24 above the front surface 4 of the substrate body 2 and the insulating layers 10, 16, 22 constitute a build-up layer BU1, and the conductor layers 19, 25 below the back surface 5 and the insulating layers 11, 1
7, 23 constitute the buildup layer BU2. The thickness of the conductor layer 18 and the like is about 15 μm,
Is about 30 μm.

【0017】図1(A)に示すように、基板本体2には、
その表面4と裏面5との間を貫通する複数のスルーホー
ル6が形成され、その内壁にはレーザにより一旦溶けた
後で凝固した溶融固着層が存在する。かかるスルーホー
ル6には、図1(B)に示すように、その内壁に沿って、
断面が円形で内側に充填樹脂9を充填した全体が円筒形
のスルーホール導体8が個別に形成されている。スルー
ホール6の直径Dは、50μm以上で且つ150μm未
満、例えば95μmであり、隣接するスルーホール6,
6間の中心間距離Lは、150μm以上で且つ300μ
m以下の範囲、例えば200μmに設定されている。ま
た、隣接するスルーホール6,6の内壁間距離Sは、少
なくとも50μm以上に設定されている。更に、かかる
スルーホール6の内壁に沿って形成されるスルーホール
導体8は、厚さ約10〜数10μmの銅からなり、その
上下端で基板本体2の表・裏面4,5の上/下に位置す
る導体層12,13と接続されている。
As shown in FIG. 1A, the substrate body 2
A plurality of through holes 6 penetrating between the front surface 4 and the back surface 5 are formed, and a melt-fixed layer solidified after being once melted by a laser is present on the inner wall thereof. As shown in FIG. 1B, the through hole 6 is formed along the inner wall thereof.
The through-hole conductors 8 each having a circular cross section and filled with a filling resin 9 on the inside are formed in a cylindrical shape as a whole. The diameter D of the through hole 6 is 50 μm or more and less than 150 μm, for example, 95 μm.
The distance L between the centers 6 is 150 μm or more and 300 μm.
m or less, for example, 200 μm. The distance S between the inner walls of the adjacent through holes 6 is set to at least 50 μm. Further, the through-hole conductor 8 formed along the inner wall of the through-hole 6 is made of copper having a thickness of about 10 to several tens of μm, and the upper and lower ends of the upper and lower surfaces of the front and rear surfaces 4 and 5 of the substrate body 2. Are connected to the conductor layers 12 and 13 located in the first position.

【0018】また、図1(A)に示すように、ビルドアッ
プ層BU1の樹脂絶縁層10,16には、導体層12,
18,24間を接続するビア導体(フィルドビア)14,
20が形成されている。最上層の絶縁層(ソルダーレジ
スト)22には、これを貫通し且つ導体層24(パッド)
上に位置する、例えばSn−Pbからなる複数のハンダ
バンプ28が第1主面26、即ち多層配線基板1の表面
よりも高く突出して形成されている。各バンプ28は、
第1主面26上に搭載される図示しないICチップなど
の電子部品の端子と個別に接続される。ビルドアップ層
BU1における最上層の導体層24において、第1主面
26側に露出する部分をパッドと称し、その上にソルダ
ーレジスト層22がある場合には、当該レジスト層22
に設けた開口部から露出する部分をパッドと称する。か
かるパッドの直径は100μm以下、例えば85μmと
され、且つ隣接するパッド間の中心間距離は150μm
以下、例えば100μmに設定されている。
As shown in FIG. 1A, the resin insulating layers 10 and 16 of the build-up layer BU1 have conductor layers 12 and
Via conductors (filled vias) connecting between 18 and 24,
20 are formed. The uppermost insulating layer (solder resist) 22 penetrates the conductive layer 24 (pad)
A plurality of upper solder bumps 28 made of, for example, Sn-Pb are formed to protrude higher than the first main surface 26, that is, the surface of the multilayer wiring board 1. Each bump 28
The terminals are individually connected to terminals of electronic components such as an IC chip (not shown) mounted on the first main surface 26. In the uppermost conductive layer 24 of the build-up layer BU1, a portion exposed on the first main surface 26 side is referred to as a pad, and when the solder resist layer 22 is provided thereon,
The portion exposed from the opening provided in the above is called a pad. The diameter of such a pad is 100 μm or less, for example, 85 μm, and the center-to-center distance between adjacent pads is 150 μm.
Hereinafter, for example, it is set to 100 μm.

【0019】更に、図1(A)に示すように、ビルドアッ
プ層BU2には、導体層13,19,25間を接続する
ビア導体(フィルドビア)15,21が樹脂絶縁層11,
17に形成され、最下層の絶縁層(ソルダーレジスト)2
3には、第2主面23a側に開口する凹部27が形成さ
れている。導体層25から上記凹部27内に延びて露出
する配線29は、その表面にNiおよびAuメッキが被
覆され、当該多層配線基板1自体を搭載する図示しない
マザーボードなどとの接続に活用される。以上のよう
に、多層配線基板1は、薄肉の基板本体2を用いると共
に、これを貫通する複数のスルーホール6およびこの内
部に位置するスルーホール導体8を細径としている。こ
のため、基板本体2の表・裏面4,5の上/下の導体層
12,13間をスルーホール導体8を介して導通する
際、かかるスルーホール導体8において例えばループイ
ンダクタンスを0.4pH未満の低いレベルにすること
が容易となる。また、複数のスルーホール導体8を基板
本体2に高密度で且つ相互間の短絡を防ぎつつ配置する
こともできる。
Further, as shown in FIG. 1A, via conductors (filled vias) 15 and 21 for connecting between the conductor layers 13, 19 and 25 are formed on the build-up layer BU2.
17, the lowermost insulating layer (solder resist) 2
3, a recess 27 is formed which opens toward the second main surface 23a. The wiring 29 which extends from the conductor layer 25 into the recess 27 and is exposed is coated with Ni and Au plating, and is used for connection to a motherboard (not shown) on which the multilayer wiring board 1 itself is mounted. As described above, the multilayer wiring board 1 uses the thin substrate body 2 and has a plurality of through holes 6 penetrating therethrough and the through hole conductors 8 located inside the through holes 6 having a small diameter. For this reason, when conducting between the conductor layers 12 and 13 above / below the front and back surfaces 4 and 5 of the substrate body 2 via the through-hole conductors 8, for example, the loop inductance of the through-hole conductors 8 is less than 0.4 pH. It is easy to lower the level. Further, the plurality of through-hole conductors 8 can be arranged on the substrate body 2 at high density while preventing short circuit between them.

【0020】従って、多層配線基板1によれば、導体層
12,13間はもとより、これらを含むビルドアップ層
BU1,BU2の導体層18,24,19,25間の電
気的導通を安定させ得ると共に、第1主面26上方のI
Cチップと第2主面(マザーボード)23a側のビルドア
ップBU2の導体層19,25との間における信号配線
の引き回しも容易に行える。例えば、第1主面26から
の信号伝達に使用されるバンプ28から、スルーホール
導体8を介して第2主面側23aに導出し、かかる第2
主面23a側で、信号配線を多層配線基板1における平
面視で中央部分から平面視で周縁部分に引き回す(いわ
ゆるファンアウト)を、容易に行うことが可能となる。
Therefore, according to the multilayer wiring board 1, not only between the conductor layers 12 and 13 but also between the conductor layers 18, 24, 19 and 25 of the build-up layers BU1 and BU2 including them can be stabilized. And I above the first main surface 26
The signal wiring between the C chip and the conductor layers 19 and 25 of the build-up BU2 on the second main surface (mother board) 23a side can be easily routed. For example, from the bump 28 used for signal transmission from the first main surface 26, the lead 28 is led to the second main surface 23a via the through-hole conductor 8, and the second
On the main surface 23a side, it is possible to easily route the signal wiring from the central portion of the multilayer wiring board 1 in plan view to the peripheral portion in plan view (so-called fan-out).

【0021】図2〜図3は、前記多層配線基板1の製造
方法における主要な工程に関する。尚、図2,3では基
板本体2などの厚みを前記図1(A)よりも縮めている。
図2(A)に示すように、表・裏面4,5に厚み16μm
の銅箔3a,3bが貼り付けられ、厚みTが500μm
未満のガラスーエポキシ樹脂からなる基板本体2を用意
する。図示のように、基板本体2の表面4における所定
の位置に対し、炭酸ガスレーザ(レーザ)Ls,Lsをほ
ぼ垂直に照射する。この結果、図2(B)に示すように、
基板本体2における所定の位置に表・裏面4,5間を貫
通する直径Dが50μm以上で且つ150μm未満のス
ルーホール6が複数穿孔される。各スルーホール6の内
壁は、上記レーザLsにより一旦溶けた後で凝固した状
態であり、基板本体2の当初のマトリックス部分に比べ
緻密な組織、即ち溶融固着層が形成される。尚、隣接す
るスルーホール6,6間における中心間距離Lは、15
0〜300μmの範囲内に設定される。また、隣接する
スルーホール6,6の内壁間距離Sは、50μm以上と
されている。更に、各スルーホール6は、表面4側から
裏面5側に向けて縮径するテーパ形状となるが、基板本
体2が薄肉であるため、当該テーパの影響を小さくでき
る。
FIGS. 2 to 3 relate to main steps in the method of manufacturing the multilayer wiring board 1. 2 and 3, the thickness of the substrate main body 2 and the like is smaller than that in FIG.
As shown in FIG. 2A, the front and back surfaces 4 and 5 have a thickness of 16 μm.
Copper foils 3a and 3b are attached, and the thickness T is 500 μm.
A substrate body 2 made of less than glass-epoxy resin is prepared. As shown, a predetermined position on the surface 4 of the substrate body 2 is irradiated with carbon dioxide lasers (lasers) Ls, Ls almost vertically. As a result, as shown in FIG.
A plurality of through-holes 6 having a diameter D of 50 μm or more and less than 150 μm penetrating between the front and rear surfaces 4 and 5 are formed at predetermined positions in the substrate body 2. The inner wall of each through hole 6 is in a state of being solidified after being once melted by the laser Ls, and a denser structure, that is, a fusion-fixed layer is formed as compared with the initial matrix portion of the substrate body 2. The center distance L between the adjacent through holes 6 and 6 is 15
It is set within the range of 0 to 300 μm. The distance S between the inner walls of the adjacent through holes 6 is set to 50 μm or more. Further, each through hole 6 has a tapered shape whose diameter is reduced from the front surface 4 side to the rear surface 5 side. However, since the substrate body 2 is thin, the influence of the taper can be reduced.

【0022】次に、スルーホール6,6内に予めPdな
どのメッキ用触媒を付着して無電解銅メッキを施した
後、基板本体2の銅箔3a,3bを含めて電解銅メッキ
を施す。この結果、図2(C)に示すように、スルーホー
ル6,6内に円筒形で且つ基板本体2の表・裏面4,5
間に延びるスルーホール導体8,8が形成される。次い
で、スルーホール導体8,8内側の各中空部には、図示
しないスキージおよびメタルマスクを用い、無機フィラ
入りのエポキシ樹脂からなる樹脂ペーストが印刷・充填
され、図3(A)に示すように、充填樹脂9が穴埋め・充
填される。更に、所定パターンの図示しないエッチング
レジストを表・裏面3,4の銅箔3a,3bを含む銅メ
ッキ層上における所定の位置に形成した後、エッチング
液(亜硫酸ナトリウム、濃硫酸など)によりエッチングを
施す。
Next, after a plating catalyst such as Pd is attached in advance to the through holes 6 and 6 and electroless copper plating is performed, electrolytic copper plating including the copper foils 3a and 3b of the substrate body 2 is performed. . As a result, as shown in FIG. 2C, the front and back surfaces 4, 5 of the substrate main body 2 are cylindrical in the through holes 6, 6.
Through-hole conductors 8, 8 extending therebetween are formed. Next, a resin paste made of an epoxy resin containing an inorganic filler is printed and filled in each hollow portion inside the through-hole conductors 8 and 8 using a squeegee and a metal mask (not shown), as shown in FIG. The filling resin 9 is filled and filled. Further, after an etching resist (not shown) having a predetermined pattern is formed at a predetermined position on the copper plating layer including the copper foils 3a and 3b on the front and back surfaces 3 and 4, the etching is performed with an etching solution (sodium sulfite, concentrated sulfuric acid, etc.). Apply.

【0023】上記エッチング後に前記レジストを剥離す
ると、図3(B)に示すように、基板本体2の表・裏面
4,5の上/下には、前記レジストに倣った所定パター
ンの導体層12,13が形成される。同時に、導体層1
2,13は、スルーホール導体8,8の上下端と接続さ
れるため、これらを介して互いに導通可能となる。次
に、図3(C)に示すように、導体層12,13の上/下
に、エポキシ樹脂のフィルムを熱圧着により貼り付けて
樹脂絶縁層10,11を形成する。樹脂絶縁層10,1
1における所定の位置には、フォトリソグラフィ技術な
どにより底面に導体層12,13が露出するビアホール
10a,11aが形成され、且つこれらに前記ビア導体
14,15が充填・形成される。
When the resist is peeled off after the etching, as shown in FIG. 3B, the conductor layer 12 having a predetermined pattern following the resist is formed on the upper and lower surfaces 4 and 5 of the substrate body 2. , 13 are formed. At the same time, conductor layer 1
Since the conductors 2 and 13 are connected to the upper and lower ends of the through-hole conductors 8 and 8, they can be electrically connected to each other through the conductors. Next, as shown in FIG. 3C, resin films 10 and 11 are formed by applying an epoxy resin film on and under the conductor layers 12 and 13 by thermocompression bonding. Resin insulation layers 10, 1
Via holes 10a and 11a are formed at predetermined positions in 1 through which the conductor layers 12 and 13 are exposed on the bottom surface by photolithography or the like, and the via conductors 14 and 15 are filled and formed in these holes.

【0024】これ以降は、導体層18,24,19,2
5、樹脂絶縁層16,22,17,23、および、ビア
導体20,21からなるビルドアップ層BU1,BU2
を、公知のビルドアップ工程(セミアディティブ法、フ
ルアディティブ法、サブトラクティブ法、フィルム状樹
脂材料のラミネートによる樹脂絶縁層の形成、フォトリ
ソグラフィ技術、レーザ加工によるビアホールの穿孔
等)により形成する。これにより、前記図1(A),(B)
に示した多層配線基板1を得ることができる。
Thereafter, the conductor layers 18, 24, 19, 2
5. Build-up layers BU1, BU2 composed of resin insulation layers 16, 22, 17, 23 and via conductors 20, 21
Is formed by a known build-up process (semi-additive method, full-additive method, subtractive method, formation of a resin insulating layer by laminating a film-like resin material, photolithography technology, perforation of a via hole by laser processing, etc.). Thereby, the above-mentioned FIGS. 1 (A) and 1 (B)
Can be obtained.

【0025】以上のような多層配線基板1の製造方法に
よれば、薄肉の基板本体2に対しレーザLsを用いるた
め、細径で且つ内壁が溶融固着層であるスルーホール6
を得ることができる。これに応じて、細径のスルーホー
ル導体8,8を、互いに短絡することなく高密度で形成
することもできる。従って、スルーホール導体8が低レ
ベルのループインダクタンスとなるなどの電気的特性に
優れ、内部における信号周波数の高速化が可能な多層配
線基板1を確実に提供することができる。尚、前記充填
樹脂9の穴埋め充填は、樹脂絶縁層10,11を形成す
る際、エポキシ樹脂フィルムの熱圧着と同時に、スルー
ホール導体8,8の内側の各中空部を上記エポキシ樹脂
により穴埋め充填しても良い。この製造方法によれば、
基板本体2が薄肉の場合に適用可能であり、別途に穴埋
め工程を必要としないため、低コストで製造することが
可能となる。
According to the method for manufacturing the multilayer wiring board 1 as described above, since the laser Ls is used for the thin substrate body 2, the through hole 6 having a small diameter and an inner wall serving as a fusion fixing layer is used.
Can be obtained. Accordingly, the small-diameter through-hole conductors 8 can be formed at a high density without short-circuiting each other. Therefore, it is possible to reliably provide the multilayer wiring board 1 having excellent electrical characteristics such as a low level loop inductance of the through-hole conductor 8 and capable of increasing the internal signal frequency. The filling of the filling resin 9 is performed by filling the hollow portions inside the through-hole conductors 8 with the epoxy resin simultaneously with the thermocompression bonding of the epoxy resin film when the resin insulating layers 10 and 11 are formed. You may. According to this manufacturing method,
The present invention can be applied to a case where the substrate body 2 is thin, and does not require a separate hole filling step.

【0026】[0026]

【実施例】ここで、本発明の多層配線基板1の具体的な
実施例を比較例と共に説明する。厚みTが、100μ
m、150μm、200μm、300μm、350μ
m、400μm、および450μmの基板本体2に直径
Dが95μmのスルーホール6をレーザLsでそれぞれ
穿孔し、内壁に沿って厚さ16μmのスルーホール導体
8を形成し且つ充填樹脂9を充填した。各基板本体2の
表・裏面4,5に厚さ16μmの導体層12,13を形
成した実施例の配線基板1を7種類用意した。一方、厚
みTが、500μm、600μm、700μm、800
μm、および900μmの基板本体2に直径Dが95μ
mのスルーホール6をレーザLsでそれぞれ穿孔し、且
つ上記と同じスルーホール導体8、充填樹脂9、導体層
12,13を形成した比較例の配線基板を5種類用意し
た。
Here, specific examples of the multilayer wiring board 1 of the present invention will be described together with comparative examples. Thickness T is 100μ
m, 150μm, 200μm, 300μm, 350μ
Through holes 6 each having a diameter D of 95 μm were drilled in the substrate main body 2 of m, 400 μm, and 450 μm with a laser Ls to form through-hole conductors 8 having a thickness of 16 μm along the inner wall and filled with a filling resin 9. Seven types of wiring boards 1 were prepared in which conductor layers 12 and 13 having a thickness of 16 μm were formed on the front and back surfaces 4 and 5 of each substrate body 2. On the other hand, when the thickness T is 500 μm, 600 μm, 700 μm, 800
The diameter D is 95 μm on the substrate body 2 of μm and 900 μm.
Five types of wiring boards of comparative examples were prepared in which the through-holes 6 of m were drilled with laser Ls, and the same through-hole conductors 8, filling resin 9, and conductor layers 12 and 13 were formed.

【0027】以上12種類の多層配線基板(1)のスルー
ホール導体8におけるループインダクタンスを同じ条件
で測定した。その結果を図4(A)のグラフに示す。図4
(A)のグラフによれば、基板本体2の厚みTが500〜
900μmの5種類の比較例の配線基板では、全てルー
プインダクタンスが0.4pH以上と高くなった。これ
に対し、基板本体2の厚みTが100μm、150μ
m、200μm、300μm、350μm、400μ
m、450μmの7種類の実施例の配線基板1では、全
てループインダクタンスが0.4pH未満と低いレベル
なった。
The loop inductances of the through-hole conductors 8 of the twelve types of multilayer wiring boards (1) were measured under the same conditions. The results are shown in the graph of FIG. FIG.
According to the graph of (A), the thickness T of the substrate body 2 is 500 to
In all of the five types of comparative examples of 900 μm, the loop inductance was as high as 0.4 pH or more. In contrast, the thickness T of the substrate body 2 is 100 μm, 150 μm.
m, 200 μm, 300 μm, 350 μm, 400 μ
In all of the wiring boards 1 of the seven examples of m and 450 μm, the loop inductance was a low level of less than 0.4 pH.

【0028】図4(A)のグラフに示すように、スルーホ
ール導体8のループインダクタンスと基板本体2の厚み
Tとは、ほぼ比例する関係にあり、厚みTを薄くする
程、即ちスルーホール導体8の長さが短くなる程、ルー
プインダクタンスが低下する傾向にあり、この結果、実
施例の各配線基板1は良好な電気域特性となった。但
し、厚みTが100μmと150μmの実施例の配線基
板1では、基板本体2が特に薄いため、撓み易くなる。
このため、前記製造工程などにおけるハンドリング性が
低下し、その撓みに起因して、基板本体2が損傷し易い
など歩留まりを低下させることがある。一方、厚みTを
200μm以上、具体的には350μm以上にすると、
基板本体2の撓み防止に一層効果があり、更に450μ
m以下にすると、ループインダクタンスを0.4pHよ
りも更に低減できて好ましい。
As shown in the graph of FIG. 4A, the loop inductance of the through-hole conductor 8 and the thickness T of the substrate body 2 are substantially proportional to each other. As the length of the wire 8 becomes shorter, the loop inductance tends to be reduced. As a result, each wiring board 1 of the embodiment has a good electric region characteristic. However, in the wiring board 1 of the embodiment in which the thickness T is 100 μm and 150 μm, the board main body 2 is particularly thin, so that it is easily bent.
For this reason, handling properties in the manufacturing process and the like are reduced, and the yield may be reduced due to the bending of the substrate body 2, for example, because the substrate body 2 is easily damaged. On the other hand, when the thickness T is 200 μm or more, specifically 350 μm or more,
It is even more effective in preventing the substrate body 2 from being bent,
When the value is not more than m, the loop inductance can be further reduced from 0.4 pH, which is preferable.

【0029】また、図4(B),(b)に示すような比較例
の多層配線基板70も別途に用意した。この配線基板7
0は、厚みTが800μmの基板本体72に、その表・
裏面74,75間を貫通する直径300μmの外側スル
ーホール76およびその内側に厚さ16μmの外側スル
ーホール導体77を有する。この導体77は、上下端で
基板本体72の表・裏面74,75の導体層82,83
と接続している。上記スルーホール導体77の内側に充
填された充填樹脂78の中心部には、図4(b)に示すよ
うに、直径D95μmの内側スルーホール79とその内
壁に沿って厚さ16μmの内側スルーホール導体80が
外側スルーホール導体77と同心円状に貫通し、且つそ
の内側には充填樹脂81が充填されている。内側スルー
ホール導体80は、図4(B)のように、上下端で上下の
ビルドアップ層における導体層86,87と接続されて
いる。尚、基板本体72上下のビルドアップ層は、導体
層86,87を挟んで、樹脂絶縁層84,88、85,
89を有している。
Further, a multilayer wiring board 70 of a comparative example as shown in FIGS. 4B and 4B was separately prepared. This wiring board 7
0 indicates that the substrate T has a thickness T of 800 μm.
An outer through hole 76 having a diameter of 300 μm penetrating between the back surfaces 74 and 75 and an outer through hole conductor 77 having a thickness of 16 μm are provided inside the outer through hole 76. The conductor 77 has conductor layers 82 and 83 on the front and back surfaces 74 and 75 of the substrate body 72 at the upper and lower ends.
Is connected to As shown in FIG. 4B, an inner through hole 79 having a diameter D of 95 μm and an inner through hole having a thickness of 16 μm along the inner wall are provided at the center of the filling resin 78 filled inside the through hole conductor 77. A conductor 80 penetrates concentrically with the outer through-hole conductor 77, and the inside thereof is filled with a filling resin 81. As shown in FIG. 4B, the inner through-hole conductor 80 is connected at upper and lower ends to conductor layers 86 and 87 in the upper and lower buildup layers. Note that the buildup layers above and below the substrate body 72 are sandwiched by the resin insulation layers 84, 88, 85,
89.

【0030】以上のような比較例の多層配線基板70に
おいて、内・外側スルーホール導体80,77に互いに
逆向きの電流を前記と同じ条件にて通電した状態で、内
側スルーホール導体80におけるループインダクタンス
を測定した。その結果を図4(A)のグラフ中に、▲Bと
して表示した。これによれば、基板本体72と同じ厚み
Tが800μmの前記比較例の配線基板よりも、ループ
インダクタンスが低下した。これは、内・外側スルーホ
ール導体80,77間におけるそれぞれの相互インダク
タンス(2×M)が大きくなるため、両者の自己インダク
タンスの合計値から上記相互インダクタンスを差し引い
た全体のループインダクタンスを低減することによるも
のである。
In the multilayer wiring board 70 of the comparative example as described above, the loops in the inner through-hole conductors 80 are applied to the inner and outer through-hole conductors 80 and 77 under the same conditions as described above. The inductance was measured. The results are shown as B in the graph of FIG. According to this, the loop inductance is lower than that of the wiring board of the comparative example in which the same thickness T as the board body 72 is 800 μm. This is because the mutual inductance (2 × M) between the inner and outer through-hole conductors 80 and 77 becomes large, so that the total loop inductance obtained by subtracting the mutual inductance from the total value of the self-inductances of the two is reduced. It is due to.

【0031】しかし、上記多層配線基板70において
も、基板本体72の厚みTが800μmであるため、図
4(A)のグラフのように、ループインダクタンスは0.
4pHであった。基板本体72の厚みTを更に薄くする
ことにより、ループインダクタンスを0.4pH未満に
することも理論上は可能であるが、この場合、薄肉の基
板本体72に2重構造の内・外側スルーホール導体8
0,77を精度良く形成することは、多くの製造工数を
要し且つ歩留まりが低下するため実用的ではない。以上
の結果から、基板本体2の厚みTが500μm未満の図
4(A)のグラフ中で示す矢印Xの範囲内とする、本発明
の多層配線基板1の優位性が容易に理解されよう。
However, also in the multilayer wiring board 70, since the thickness T of the board main body 72 is 800 μm, the loop inductance is 0.1 μm as shown in the graph of FIG.
It was 4 pH. It is theoretically possible to make the loop inductance less than 0.4 pH by further reducing the thickness T of the substrate main body 72. In this case, however, the thin-walled substrate main body 72 has a double-structured inner / outer through-hole. Conductor 8
Forming 0,77 with high accuracy is not practical because it requires many man-hours and lowers the yield. From the above results, the superiority of the multilayer wiring board 1 of the present invention, in which the thickness T of the board main body 2 is within the range of the arrow X shown in the graph of FIG.

【0032】図5は、本発明の異なる形態の多層配線基
板30における主要部を示す。多層配線基板30は、図
5に示すように、基板本体(コア基板)32と、基板本体
32の表面34上に形成した銅製の導体層42,46,
54およびガラスフィラを含むエポキシ系の樹脂絶縁層
40,44,50と、基板本体32の裏面35下に形成
した導体層43,47,53およびガラスフィラを含む
樹脂絶縁層41,45,51とを有する。基板本体32
も、平面視が略正方形で且つ厚みTが500μm未満の
ガラス布またはガラス繊維入りのエポキシ樹脂からなる
絶縁材である。また、かかる基板本体32の表面34上
の導体層46,54および樹脂絶縁層40,44,50
は、ビルドアップ層BU3を構成し、裏面5下の配線層
47,53および樹脂絶縁層41,45,51とは、ビ
ルドアップ層BU4を構成する。
FIG. 5 shows a main part of a multilayer wiring board 30 according to another embodiment of the present invention. As shown in FIG. 5, the multilayer wiring board 30 includes a board body (core board) 32 and copper conductor layers 42, 46 formed on a surface 34 of the board body 32.
54 and epoxy resin insulating layers 40, 44, 50 including glass filler, conductor layers 43, 47, 53 formed under the back surface 35 of the substrate main body 32 and resin insulating layers 41, 45, 51 including glass filler. Having. Substrate body 32
Is an insulating material made of a glass cloth or a glass fiber-containing epoxy resin having a substantially square shape in plan view and a thickness T of less than 500 μm. Further, the conductor layers 46 and 54 and the resin insulation layers 40, 44 and 50 on the surface 34 of the substrate main body 32 are provided.
Constitutes the build-up layer BU3, and the wiring layers 47, 53 and the resin insulating layers 41, 45, 51 below the back surface 5 constitute the build-up layer BU4.

【0033】図5に示すように、基板本体32および樹
脂絶縁層40,41には、これらを貫通する複数のスル
ーホール36が形成され、これらのスルーホール36に
は、図示のように、断面円形で内部に充填樹脂39を充
填した全体が円筒形のスルーホール導体38が個別に形
成されている。各スルーホール36の直径Dは、50μ
m以上で且つ150μm未満であり、隣接するスルーホ
ール36,36の中心間距離Lは、150μm以上で且
つ300μm以下に設定されると共に、隣接するスルー
ホール36,36の内壁間距離Sは、50μm以上とさ
れている。また、スルーホール導体38は、厚さ約10
〜数10μmの銅からなり、その上下の中間で基板本体
32の表・裏面34,35に位置する導体層42,43
と接続されると共に、その上下端でビルドアップ層BU
3,BU4中の導体層46,47と接続されている。
尚、導体層42,43は、表・裏面34,35にほぼベ
タ状の貼り付けられた電源用またはグランド用パターン
である。
As shown in FIG. 5, a plurality of through holes 36 are formed in the substrate body 32 and the resin insulating layers 40 and 41, and the through holes 36 are formed in the through holes 36 as shown in FIG. Through-hole conductors 38 each having a circular shape and filled with a filling resin 39 are individually formed. The diameter D of each through hole 36 is 50 μm.
m and less than 150 μm, the distance L between the centers of the adjacent through holes 36 is set to be 150 μm or more and 300 μm or less, and the distance S between the inner walls of the adjacent through holes 36 is 36 μm. That is all. The through-hole conductor 38 has a thickness of about 10
Conductor layers 42, 43 located on the front and back surfaces 34, 35 of the substrate body 32 in the middle of the upper and lower portions thereof.
And the build-up layer BU at the upper and lower ends.
3 and BU4 are connected to the conductor layers 46 and 47.
The conductor layers 42 and 43 are power supply or ground patterns which are almost solidly attached to the front and back surfaces 34 and 35.

【0034】更に、図5に示すように、ビルドアップ層
BU3の樹脂絶縁層44には、導体層46,54間を接
続するビア導体48が形成されている。また、最上層の
絶縁層(ソルダーレジスト)50には、これを貫通しビア
導体(パッド)48の上に連通する孔56内に位置する例
えばSn−Pbからなるハンダバンプ58が第1主面5
2よりも高く突出している。各バンプ58は、第1主面
52の上方に搭載される図示しないICチップの端子と
個別に接続される。尚、図5に示すように、第1主面5
2上には、上記各バンプ58を避けるような開口部を内
設した銅製の補強板60が接着剤(エポキシ系、熱硬化
性)により取付けられている。かかる補強板60の表面
には、NiおよびAuメッキが被覆されている。
Further, as shown in FIG. 5, a via conductor 48 connecting the conductor layers 46 and 54 is formed in the resin insulating layer 44 of the build-up layer BU3. The uppermost insulating layer (solder resist) 50 has solder bumps 58 made of, for example, Sn-Pb positioned in holes 56 penetrating therethrough and communicating with via conductors (pads) 48 on the first main surface 5.
It protrudes higher than 2. Each bump 58 is individually connected to a terminal of an IC chip (not shown) mounted above the first main surface 52. In addition, as shown in FIG.
A copper reinforcing plate 60 having an opening formed therein to avoid each of the bumps 58 is mounted on the upper surface 2 with an adhesive (epoxy type, thermosetting). The surface of the reinforcing plate 60 is coated with Ni and Au plating.

【0035】また、図5に示すように、ビルドアップ層
BU4の樹脂絶縁層45には、導体層47,53間を接
続するビア導体49が形成され、最下層に位置する樹脂
絶縁層(ソルダーレジスト)51には、第2主面51a側
に開口する凹部57,59が形成されている。凹部57
内で露出するビア導体49と、凹部59内で露出するビ
ア導体49および導体層53の表面には、NiおよびA
uメッキがそれぞれ被覆されている。図5に示すよう
に、第2主面51a側に開口する凹部59内のビア導体
49には、Sn−Sbからなるハンダ63を介して、電
極62を有するチップキャパシタ61が実装される。ま
た、凹部57内のビア導体49には、上記ハンダ63を
介してコバール製のピン65が接続される。尚、凹部5
9内の導体層53は、当該多層配線基板30自体を搭載
する図示しないマザーボードなどとのハンダ接続に用い
ることもできる。
As shown in FIG. 5, a via conductor 49 connecting the conductor layers 47 and 53 is formed in the resin insulating layer 45 of the build-up layer BU4, and the resin insulating layer (solder The (resist) 51 is formed with concave portions 57 and 59 that are open toward the second main surface 51a. Recess 57
Ni and A are provided on the surfaces of the via conductor 49 exposed in the inside and the via conductor 49 and the conductor layer 53 exposed in the recess 59.
u plating is respectively coated. As shown in FIG. 5, a chip capacitor 61 having an electrode 62 is mounted on a via conductor 49 in a concave portion 59 opened on the second main surface 51a side via a solder 63 made of Sn-Sb. A pin 65 made of Kovar is connected to the via conductor 49 in the concave portion 57 via the solder 63. In addition, the concave portion 5
The conductor layer 53 in 9 can also be used for solder connection with a motherboard (not shown) on which the multilayer wiring board 30 is mounted.

【0036】以上のように、多層配線基板30は、薄肉
の基板本体32を用い、これを貫通する複数のスルーホ
ール36とこれらの内壁に沿って位置するスルーホール
導体38とを細径としている。このため、基板本体32
を挟んだ導体層42,43,46,47,53,54間
をスルーホール導体38を介して導通する際、当該スル
ーホール導体38において例えばループインダクタンス
を0.4pH未満にすることが容易となる。また、複数
のスルーホール導体38を基板本体32に高密度で且つ
相互間の短絡を防ぎつつ配置することもできる。従っ
て、多層配線基板30によれば、導体層42,43,4
6,47間はもとより、これらを含むビルドアップ層B
U3,BU4の導体層54,53間の電気的導通を安定
させ得る。しかも、第1主面52上のICチップと裏面
35の導体層43との間やビルドアップBU4の導体層
47,53との間における信号配線の引き回しも容易に
行うこともできる。
As described above, the multilayer wiring board 30 uses the thin board main body 32, and has a plurality of through holes 36 penetrating therethrough and the through hole conductors 38 located along the inner walls thereof having a small diameter. . Therefore, the substrate body 32
When conducting between the conductor layers 42, 43, 46, 47, 53, and 54 via the through-hole conductor 38, for example, the loop inductance of the through-hole conductor 38 can be easily reduced to less than 0.4 pH. . Further, a plurality of through-hole conductors 38 can be arranged on the substrate main body 32 at high density while preventing short circuit between them. Therefore, according to the multilayer wiring board 30, the conductor layers 42, 43, 4
Build-up layer B containing these as well as 6,47
Electrical conduction between the conductor layers 54 and 53 of U3 and BU4 can be stabilized. Moreover, signal wiring between the IC chip on the first main surface 52 and the conductor layer 43 on the rear surface 35 and between the conductor layers 47 and 53 of the build-up BU 4 can be easily routed.

【0037】本発明は、以上において説明した各形態や
実施例に限定されるものではない。前記基板本体2,3
2の材質は、前記ガラス−エポキシ樹脂系の複合材料の
他、ビスマレイミド・トリアジン(BT)樹脂、エポキシ
樹脂、同様の耐熱性、機械強度、可撓性、加工容易性な
どを有するガラス織布や、ガラス織布などのガラス繊維
とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂など
の樹脂との複合材料であるガラス繊維−樹脂系の複合材
料を用いても良い。あるいは、ポリイミド繊維などの有
機繊維と樹脂との複合材料や、連続気孔を有するPTF
Eなど3次元網目構造のフッ素系樹脂にエポキシ樹脂な
どの樹脂を含浸させた樹脂−樹脂系の複合材料などを用
いることも可能である。更に、前記スルーホール導体
8,38、導体層12,13などの材質は、前記Cuの
他、Ag、Ni、Ni−Au等にしても良く、あるい
は、これら金属のメッキ層を用いず、導電性樹脂を塗布
するなどの方法により形成しても良い。
The present invention is not limited to the embodiments and examples described above. The substrate body 2, 3
Material 2 is a glass woven fabric having the same heat resistance, mechanical strength, flexibility, workability, and the like, as well as the glass-epoxy resin composite material, bismaleimide / triazine (BT) resin, and epoxy resin. Alternatively, a glass fiber-resin composite material that is a composite material of glass fiber such as a glass woven fabric and a resin such as an epoxy resin, a polyimide resin, or a BT resin may be used. Alternatively, a composite material of an organic fiber such as a polyimide fiber and a resin, or a PTF having continuous pores
It is also possible to use a resin-resin composite material in which a resin such as an epoxy resin is impregnated into a fluorine resin having a three-dimensional network structure such as E. Further, the material of the through-hole conductors 8, 38, the conductor layers 12, 13 and the like may be Ag, Ni, Ni-Au, or the like in addition to Cu, or may be a conductive material without using a plating layer of these metals. It may be formed by a method such as applying a conductive resin.

【0038】また、樹脂絶縁層10,11などの材質
は、前記エポキシ樹脂を主成分とするもののほか、同様
の耐熱性、パターン成形性等を有するポリイミド樹脂、
BT樹脂、PPE樹脂、あるいは、連続気孔を有するP
TFEなど3次元網目構造のフッ素系樹脂にエポキシ樹
脂などの樹脂を含浸させた樹脂−樹脂系の複合材料など
を用いることもできる。尚、樹脂絶縁層の形成には、絶
縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹
脂をロールコータにより塗布する方法を用いることもで
きる。尚また、樹脂絶縁層に混入するガラス布またはガ
ラスフィラの組成は、Eガラス、Dガラス、Qガラス、
Sガラスの何れか、またはこれらのうちの2種類以上を
併用したものとしても良い。更に、スルーホール6およ
びスルーホール導体8などの基板本体2,32への配置
は、前記中心間距離Lを保つことを前提として、平面視
で格子状、千鳥状、矩形状、または、矩形枠状などの任
意の配置パターンとすることができる。また、レーザL
sには、前記炭酸ガスレーザに限らず、YAGレーザ、
エキシマレーザ、または半導体レーザなどを用いること
もできる。更に、前記補強板60には、銅の他、ステン
レス鋼、Fe−42wt%Ni合金(いわゆる42アロ
イ)、コバール(Fe−29wt%Ni−17Cowt%合
金)、アルミニウム合金、チタン合金などの金属または
合金を適用することもできる。
The material of the resin insulating layers 10 and 11 is not only a material mainly composed of the epoxy resin, but also a polyimide resin having the same heat resistance and pattern moldability.
BT resin, PPE resin, or P with continuous pores
A resin-resin composite material in which a resin such as an epoxy resin is impregnated into a fluorine-based resin having a three-dimensional network structure such as TFE can also be used. The resin insulating layer can be formed by a method of applying a liquid resin by a roll coater, in addition to a method of thermocompression bonding an insulating resin film. Further, the composition of the glass cloth or glass filler mixed into the resin insulating layer is E glass, D glass, Q glass,
Any of S glasses or a combination of two or more of them may be used. Further, the arrangement of the through-holes 6 and the through-hole conductors 8 on the substrate main bodies 2 and 32 may be lattice, staggered, rectangular, or rectangular frame in plan view on the assumption that the center-to-center distance L is maintained. Any arrangement pattern such as a shape can be used. In addition, laser L
s is not limited to the carbon dioxide laser, but a YAG laser,
An excimer laser, a semiconductor laser, or the like can also be used. Further, the reinforcing plate 60 may be made of a metal such as stainless steel, Fe-42 wt% Ni alloy (so-called 42 alloy), Kovar (Fe-29 wt% Ni-17 Cowt% alloy), aluminum alloy, titanium alloy, etc., in addition to copper. Alloys can also be applied.

【0039】[0039]

【発明の効果】以上に説明した本発明の多層配線基板に
よれば、基板本体の表・裏面上の導体層間、または上下
のビルドアップ層内の導体層間を、基板本体に貫通する
スルーホール導体を介して導通する際における電気的特
性、例えばループインダクタンスダクタンスを、0.4
pH未満の低レベルの良好な状態にすることができる。
従って、信号周波数の高速化にも十分に対応できる多層
配線基板となる。また、請求項2の多層配線基板によれ
ば、スルーホールの内側に沿って細径のスルーホール導
体を配置できるため、前記の厚みを有する基板本体を貫
通する複数のスルーホール導体を、高密度にして配置す
ることができる。更に、請求項3の多層配線基板によれ
ば、複数のスルーホール導体を、基板本体に高密度にし
て一層確実に配置することができる。
According to the multilayer wiring board of the present invention described above, the through-hole conductor penetrating through the board main body between the conductive layers on the front and back surfaces of the board main body or the conductive layers in the upper and lower build-up layers. The electrical characteristics when conducting through the loop, for example, the loop inductance
It can be in a good condition at a low level below the pH.
Therefore, a multilayer wiring board that can sufficiently cope with an increase in the signal frequency can be obtained. Further, according to the multilayer wiring board of the second aspect, since the through-hole conductor having a small diameter can be arranged along the inside of the through-hole, the plurality of through-hole conductors penetrating through the substrate body having the above thickness can be formed at a high density. Can be arranged. Furthermore, according to the multilayer wiring board of the third aspect, the plurality of through-hole conductors can be more securely arranged on the board body at high density.

【0040】一方、本発明の多層配線基板の製造方法に
よれば、基板本体を貫通するスルーホール導体を細径に
して形成でき、且つスルーホール導体の電気的特性を良
好にした多層配線基板を確実に提供することができる。
しかも、スルーホールの直径を50μm以上としたの
で、これに沿って形成されるスルーホール導体の内側へ
の充填樹脂の孔埋めも容易に行える。また、レーザによ
りスルーホールを成形するため、スルーホールの内壁か
らスルーホール導体の素材が基板本体内に浸透しにく
く、隣接するスルーホール導体間の短絡も抑制容易にす
ることができる。更に、基板本体の厚みを500μm未
満と薄くしたので、レーザにより穿孔されるスルーホー
ルの軸心方向に沿ったテーパによる直径の差を小さくす
ることもできる。従って、電気的特性の優れたスルーホ
ール導体を高密度に配置し、信号周波数の高速化にも十
分に対応できる多層配線基板を確実に提供することがで
きる。
On the other hand, according to the method for manufacturing a multilayer wiring board of the present invention, it is possible to form a multilayer wiring board in which a through-hole conductor penetrating the substrate body can be formed to have a small diameter and the electrical characteristics of the through-hole conductor are improved. Can be provided reliably.
In addition, since the diameter of the through hole is 50 μm or more, the filling of the filling resin into the inside of the through hole conductor formed along the through hole can be easily performed. Further, since the through-hole is formed by the laser, the material of the through-hole conductor hardly penetrates into the substrate body from the inner wall of the through-hole, and the short circuit between the adjacent through-hole conductors can be easily suppressed. Further, since the thickness of the substrate main body is reduced to less than 500 μm, the difference in diameter due to the taper along the axial direction of the through hole formed by the laser can be reduced. Therefore, it is possible to reliably provide a multilayer wiring board in which through-hole conductors having excellent electric characteristics are arranged at a high density, and which can sufficiently cope with an increase in signal frequency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は本発明の多層配線基板の主要部を示す断
面図、(B)は(A)中のB−B線に沿った視角による断面
図。
FIG. 1A is a cross-sectional view showing a main part of a multilayer wiring board according to the present invention, and FIG. 1B is a cross-sectional view taken along a line BB in FIG.

【図2】(A)〜(C)は図1の多層配線基板の製造方法の
主要部な工程を示す概略図。
FIGS. 2A to 2C are schematic views showing main steps of a method for manufacturing the multilayer wiring board of FIG. 1;

【図3】(A)〜(C)は図2(C)に続く製造方法における
主要部な工程を示す概略図。
3 (A) to 3 (C) are schematic views showing main steps in a manufacturing method following FIG. 2 (C).

【図4】(A)は実施例および比較例における基板本体の
厚みとスルーホール導体のインダクタンスとの関係を示
すグラフ、(B)は比較例の多層配線基板の主要部を示す
断面図、(b)は(B)中のb−b線に沿った視角による断
面図。
FIG. 4A is a graph showing the relationship between the thickness of the substrate body and the inductance of the through-hole conductor in the example and the comparative example, FIG. 4B is a cross-sectional view showing the main part of the multilayer wiring board of the comparative example, (b) is a cross-sectional view taken along a line bb in (B).

【図5】本発明の異なる形態の多層配線基板における主
要部を示す断面図。
FIG. 5 is a sectional view showing a main part of a multilayer wiring board according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,30………………………………………………………
多層配線基板 2,32………………………………………………………
基板本体 4,34………………………………………………………
表面 5,35………………………………………………………
裏面 6,36………………………………………………………
スルーホール 8,38………………………………………………………
スルーホール導体 9,39………………………………………………………
充填樹脂 10,11,16,17,22,23,40,41,44,45,50,51…
樹脂絶縁層 12,13,18,19,24,25,42,43,46,47,53,54…
導体層 BU1〜BU4………………………………………………
ビルドアップ層 T………………………………………………………………
基板本体の厚み D………………………………………………………………
スルーホールの直径 L………………………………………………………スルー
ホール間の中心間距離 S………………………………………………………スルー
ホールの内壁間距離 Ls……………………………………………………………
レーザ
1,30 ……………………………………………
Multilayer Wiring Board 2, 32 ……………………………………………
Substrate body 4,34 ……………………………………………
Surface 5,35 ………………………………………………
Back 6,36 ……………………………………………
Through hole 8, 38 ……………………………………………
Through-hole conductor 9, 39 …………………………………………
Filled resin 10, 11, 16, 17, 22, 23, 40, 41, 44, 45, 50, 51 ...
Resin insulation layer 12, 13, 18, 19, 24, 25, 42, 43, 46, 47, 53, 54 ...
Conductor layers BU1 to BU4 .................................
Build-up layer T ………………………………………………………
Thickness of substrate body D ……………………………………………………
Diameter of through hole L …………………………………………………………………………………………………………………………………… ………… Distance between inner walls of through holes Ls …………………………………………………
laser

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/42 610 H05K 3/42 610C Fターム(参考) 5E317 AA24 BB01 BB11 CC31 CD27 CD32 GG11 GG14 5E346 AA06 AA41 CC32 DD12 DD25 DD48 EE31 FF07 FF15 GG15 GG17 GG22 HH02 HH25 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/42 610 H05K 3/42 610C F term (Reference) 5E317 AA24 BB01 BB11 CC31 CD27 CD32 GG11 GG14 5E346 AA06 AA41 CC32 DD12 DD25 DD48 EE31 FF07 FF15 GG15 GG17 GG22 HH02 HH25

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】表面および裏面を有する基板本体の表・裏
面に導体層がそれぞれ形成され、これらの導体層の上に
樹脂絶縁層および導体層の少なくとも何れかを含むビル
ドアップ層が形成されると共に、上記基板本体の表面と
裏面との間を貫通するスルーホールおよびこのスルーホ
ールの内壁に沿ったスルーホール導体が形成され、上記
スルーホール導体の内側は充填樹脂が充填される多層配
線基板であって、上記基板本体の厚みは、500μm未
満である、 ことを特徴とする多層配線基板。
A conductor layer is formed on each of front and back surfaces of a substrate body having a front surface and a back surface, and a build-up layer including at least one of a resin insulating layer and a conductor layer is formed on these conductor layers. In addition, a through-hole penetrating between the front surface and the back surface of the substrate body and a through-hole conductor along the inner wall of the through-hole are formed, and the inside of the through-hole conductor is a multilayer wiring board filled with a filling resin. And a thickness of the substrate main body is less than 500 μm.
【請求項2】前記スルーホールの直径が、50μm以上
で且つ150μm未満である、ことを特徴とする請求項
1に記載の多層配線基板。
2. The multilayer wiring board according to claim 1, wherein the diameter of said through hole is not less than 50 μm and less than 150 μm.
【請求項3】前記基板本体において前記スルーホールが
複数形成され、隣接するスルーホール間の中心間距離が
150μm以上で且つ300μm以下であると共に、隣
接するスルーホールの内壁間距離が50μm以上であ
る、 ことを特徴とする請求項1または2に記載の多層配線基
板。
3. A plurality of said through holes are formed in said substrate body, a distance between centers between adjacent through holes is 150 μm or more and 300 μm or less, and a distance between inner walls of adjacent through holes is 50 μm or more. The multilayer wiring board according to claim 1 or 2, wherein:
【請求項4】前記スルーホールは、前記基板本体へのレ
ーザにより孔明け加工され且つその内壁に溶融固着層が
形成されている、 ことを特徴とする請求項1乃至3の何れかに記載の多層
配線基板。
4. The method according to claim 1, wherein the through hole is formed by drilling a laser beam into the substrate body, and a fusion fixing layer is formed on an inner wall of the through hole. Multilayer wiring board.
【請求項5】厚みが500μm未満の範囲にある基板本
体にレーザを照射することにより、当該基板本体の表面
と裏面との間を貫通し且つ直径が50μm以上で且つ1
50μm未満のスルーホールを形成する工程と、 上記スルーホールの内壁および基板本体の表・裏面にメ
ッキを施すことにより、スルーホール内にスルーホール
導体を形成し且つ基板本体の表・裏面に導体層をそれぞ
れ形成する工程と、 上記スルーホール導体の内側に樹脂ペーストを印刷・充
填して充填樹脂を形成する工程と、 上記基板本体の表・裏面上の各導体層の上に樹脂絶縁層
および導体層の少なくとも何れかを含むビルドアップ層
を形成する工程と、含む、 ことを特徴とする多層配線基板の製造方法。
5. A substrate body having a thickness of less than 500 μm is irradiated with a laser so as to penetrate between a front surface and a back surface of the substrate body and have a diameter of 50 μm or more and 1 μm or more.
Forming a through hole of less than 50 μm; plating the inner wall of the through hole and the front and back surfaces of the substrate body to form a through hole conductor in the through hole and forming a conductor layer on the front and back surfaces of the substrate body; Forming a filling resin by printing and filling a resin paste inside the through-hole conductor; and forming a resin insulating layer and a conductor on each conductor layer on the front and back surfaces of the substrate body. Forming a build-up layer including at least one of the layers.
【請求項6】前記基板本体にスルーホールを形成する工
程において、複数のスルーホールが形成されると共に、
隣接するスルーホール間の中心間距離が150μm以上
で且つ300μm以下の範囲とされていると共に、隣接
するスルーホールの内壁間距離が50μm以上とされて
いる、 ことを特徴とする請求項5に記載の多層配線基板の製造
方法。
6. A process for forming a through hole in the substrate body, wherein a plurality of through holes are formed,
The distance between centers between adjacent through holes is set to be 150 μm or more and 300 μm or less, and the distance between inner walls of adjacent through holes is set to 50 μm or more. Of manufacturing a multilayer wiring board.
JP2000394923A 2000-12-26 2000-12-26 Multi-layer wiring board and method of manufacturing the same Withdrawn JP2002198650A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000394923A JP2002198650A (en) 2000-12-26 2000-12-26 Multi-layer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000394923A JP2002198650A (en) 2000-12-26 2000-12-26 Multi-layer wiring board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002198650A true JP2002198650A (en) 2002-07-12

Family

ID=18860474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000394923A Withdrawn JP2002198650A (en) 2000-12-26 2000-12-26 Multi-layer wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002198650A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282033A (en) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd Wiring board made of resin
JP2008112987A (en) * 2006-10-04 2008-05-15 Ngk Spark Plug Co Ltd Wiring board
US20130200531A1 (en) * 2012-02-02 2013-08-08 Samsung Electronics Co., Ltd. Circuit Board, Method for Fabricating the Same and Semiconductor Package Using the Same
JP2014029914A (en) * 2012-07-31 2014-02-13 Ibiden Co Ltd Printed wiring board
KR101421722B1 (en) * 2006-10-04 2014-07-22 니혼도꾸슈도교 가부시키가이샤 Wiring Board
US9497849B2 (en) 2012-07-10 2016-11-15 Ibiden Co., Ltd. Printed wiring board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282033A (en) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd Wiring board made of resin
JP2008112987A (en) * 2006-10-04 2008-05-15 Ngk Spark Plug Co Ltd Wiring board
KR101421722B1 (en) * 2006-10-04 2014-07-22 니혼도꾸슈도교 가부시키가이샤 Wiring Board
US20130200531A1 (en) * 2012-02-02 2013-08-08 Samsung Electronics Co., Ltd. Circuit Board, Method for Fabricating the Same and Semiconductor Package Using the Same
US8970042B2 (en) * 2012-02-02 2015-03-03 Samsung Electronics Co., Ltd. Circuit board, comprising a core insulation film
US9497849B2 (en) 2012-07-10 2016-11-15 Ibiden Co., Ltd. Printed wiring board
JP2014029914A (en) * 2012-07-31 2014-02-13 Ibiden Co Ltd Printed wiring board

Similar Documents

Publication Publication Date Title
JP4767269B2 (en) Method for manufacturing printed circuit board
JP5010737B2 (en) Printed wiring board
WO2010007704A1 (en) Flex-rigid wiring board and electronic device
JPH1174651A (en) Printed wiring board and its manufacture
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2004134679A (en) Core substrate, manufacturing method thereof, and multilayer wiring board
JP2002198650A (en) Multi-layer wiring board and method of manufacturing the same
JP2002232102A (en) Circuit board
JP4131261B2 (en) Printed wiring board
JP3789803B2 (en) Wiring board and manufacturing method thereof
JP4429435B2 (en) Bumped double-layer circuit tape carrier and manufacturing method thereof
JP2002043754A (en) Printed circuit board and manufacturing method
JP3945764B2 (en) Wiring board
JP7073602B2 (en) Printed circuit board
JP2013080823A (en) Printed wiring board and manufacturing method of the same
JP2001015912A (en) Multilayered printed wiring board and production thereof
JP4160765B2 (en) Wiring board manufacturing method
JP2004111578A (en) Process for producing build-up printed wiring board with heat spreader and build-up printed wiring board with heat spreader
JP2003046255A (en) Wiring board
JP7392966B2 (en) printed circuit board
JP2002232100A (en) Wiring board
JP5066311B2 (en) Wiring board
JPH11289165A (en) Multilayer wiring board and method for manufacturing the same
JP2002232101A (en) Circuit board
JP3863534B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304