JP3945764B2

JP3945764B2 - Wiring board

Info

Publication number: JP3945764B2
Application number: JP2002254908A
Authority: JP
Inventors: 幸樹小川
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2002-08-30
Filing date: 2002-08-30
Publication date: 2007-07-18
Anticipated expiration: 2022-08-30
Also published as: JP2004095851A

Description

【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵し且つこのコア基板を貫通する凹溝導体を有する配線基板に関する。
【０００２】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第１主面上にＩＣチップなどの電子部品を搭載するだけでなく、コア基板の内部に電子部品を内蔵する配線基板が提案されている。
例えば、図９(Ａ)に示す配線基板４０は、絶縁性のコア基板４１に穿孔した貫通孔４４内に埋込樹脂４５を介して複数のチップ状の電子部品５０を内蔵している。この電子部品５０は、図９(Ａ)，(Ｂ)に示すように、一対の側辺から上・下に突出する電極５１，５２をそれぞれ対称に複数個有している。電極５１，５２は、コア基板４２の表面４２および裏面４３に個別に形成された所定パターンの配線層５６，５７と接続されている。
【０００３】
また、図９(Ａ)，(Ｂ)に示すように、コア基板４１における貫通孔４４の周囲には、当該コア基板４１を貫通する複数のスルーホール４６内にスルーホール導体４７が貫通孔４４に沿って個別に形成されている。かかる導体４７は、内部に充填樹脂４８を有する。更に、図９(Ａ)に示すように、コア基板４１の表面４２上と裏面４３下には、樹脂製の絶縁層５４，５５が形成されると共に、所定パターンを有し且つ電子部品５０の電極５１，５２と接続する前記配線層５６，５７が形成される。尚、絶縁層５４，５５には、これを貫通し且つ配線層５６，５７と接続するビア導体５８，５９が形成され、その上・下端には別の配線層６２，６３が形成されると共に、これらの上下には絶縁層６０，６１が形成されている。また、絶縁層６０，６１には、これを貫通し且つ配線層６２，６３と接続するビア導体６４，６５が形成され、その上・下端には別の配線層６６，６７が形成されている。
【０００４】
ところで、図９(Ｂ)に示すように、貫通孔４４とこの周囲に配置されたスルーホール導体４７との間には、幅Ｓのスペースがコア基板４１に設けられている。かかるスペースは、コア基板４１をパンチングして貫通孔４４を穿孔する際、貫通孔４４の各側面とスルーホール導体４７との間を結ぶクラックが生じる事態を防ぐために設けられている。
しかしながら、上記幅Ｓのスペースが貫通孔４４の周囲に存在するため、電子部品５０の電極５１，５２とスルーホール導体４７とを導通する際に、接続配線が長くなるので導通時の抵抗やインダクタンスが増大する。この結果、電子部品５０への給電や電子部品５０からの接地が不十分になりその機能が不十分になると共に、配線基板４０内の電気的特性も不安定になる、という問題があった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板に内蔵する電子部品を十分に機能させ得る共に、基板内部の電気的特性も安定化する配線基板を提供する、ことを課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品を内蔵するコア基板の貫通孔または凹部の側面に凹溝導体を配置する、ことに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、表面および裏面を有するコア基板と、このコア基板において表面と裏面との間を貫通する貫通孔、あるいはコア基板において表面または裏面に開口する凹部と、この貫通孔または凹部に埋込樹脂を介して内蔵され且つ上記コア基板の表面および裏面の少なくとも一方に電極を有する電子部品と、上記貫通孔または凹部の側面に上記コア基板の厚さ方向に沿い且つ外向きに突出して設けられた凹溝と、この凹溝の内壁表面に形成された凹溝導体と、を含む、ことを特徴とする。
【０００７】
これによれば、コア基板の貫通孔または凹部内において、埋込樹脂を介して内蔵された電子部品の電極と凹部導体とを短い接続配線により導通することが容易となる。これにより、かかる接続配線の抵抗やインダクタンスが小さくなるため、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。
更に、前記電子部品の機能発揮や電気的特性の安定化に加えて、電子部品を埋込樹脂により埋設し且つ凹溝を介してコア基板に一層強固に内蔵できるため、電子部品を凹溝導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることも可能となる。
【０００８】
尚、前記電子部品には、コンデンサ、インダクタ、抵抗、フィルタなどの受動部品や、ローノイズアンプ ( ＬＮＡ ) 、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴなどの能動部品、或いはこれらのチップ状のものが含まれると共に、これらの異種の電子部品同士を同じ貫通孔や凹部内に内蔵しても良い。
また、前記電子部品には、コア基板の表面または裏面の一方にのみ電極を有する形態も含まれる。
更に、前記凹溝は、平面視で断面ほぼ半円形または半楕円形を呈する共に、その内壁表面に形成される凹溝導体も上記断面形状にほぼ倣った断面を有する。
【０００９】
また、本発明には、前記凹溝導体と前記電子部品の電極とは、前記コア基板の表面または裏面に形成された配線を介して接続されている、配線基板（請求項２）も含まれる。
これによれば、前記貫通孔または凹部に埋込樹脂を介して内蔵された電子部品の電極と上記凹溝導体とが、一層短い配線により接続されるため、上記電子部品の機能を十二分に発揮させることが可能となる。
更に、本発明には、前記貫通孔または凹部の側面を挟んで隣接する前記凹溝導体と電子部品の電極とは、互いに逆の電源電位またはグランド電位に接続されている、配線基板（請求項３）も含まれる。
これによれば、隣接する電子部品の電極と凹溝導体とには、互いに逆向きの電流が通電されため、これらの電極と凹溝導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。これにより、配線基板内の電子部品と配線層との間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめ得る。尚、上記「隣接する」とは「間近」、即ち「一番近い」ことを指す。
【００１０】
付言すれば、本発明には、前記凹溝および凹溝導体は、前記貫通孔または凹部の各側面において複数個ずつが互いに平行に形成されている、配線基板も含まれ得る。これによる場合、前記貫通孔または凹部に内蔵された複数の電子部品の多数の電極と上記凹溝導体とが、個別に短い配線により接続される。このため、上記複数の電子部品の機能をそれぞれ十分発揮させることが可能となる。
【００１１】
また、本発明には、表面および裏面を有するコア基板において、表面と裏面との間を貫通する複数のスルーホールあるいは表面または裏面から厚さ方向の中間で止まる複数のスルーホールを形成する工程と、かかる複数のスルーホール内にスルーホール導体を形成する工程と、上記複数のスルーホールの中心をそれぞれ通過するように、コア基板をパンチングして表面と裏面との間を貫通する貫通孔あるいは表面または裏面に開口する凹部を形成する工程と、を含む、配線基板の製造方法も含まれ得る。これによる場合、コア基板の貫通孔または凹部の側面において、当該コア基板の厚さ方向に沿った凹溝およびその内壁表面の凹溝導体を所要数有する配線基板を確実に製造することが可能となる。
【００１２】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の一形態の配線基板１における主要部の断面を示す。
配線基板１は、図１に示すように、絶縁性のコア基板２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７と、絶縁層１６，２２，２８，１７，２３，２９とからなるビルドアップ層とを有する多層基板である。上記配線層１４などの厚さは約１５μｍ程度であり、絶縁層１６などの厚さは約３０μｍ程度である。
コア基板２は、平面視がほぼ正方形で厚さ約０．８ｍｍのガラス布入りのエポキシ樹脂からなり、その中央部をパンチングすることにより、図２(Ａ)に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。
【００１３】
コア基板２の貫通孔５内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。チップコンデンサ１０は、両側面１０ａにおいて上下端に突出し且つコア基板２の表面３または裏面４に位置する電極１１，１２を対称に複数有している。かかるチップコンデンサ１０は、例えばチタン酸バリウムを主成分とする誘電層と内部電極となるＮｉ層とを交互に積層したセラミックスコンデンサであって、３.２ｍｍ×１.６ｍｍ×０.７ｍｍのサイズを有する。
図１，図２(Ａ)に示すように、貫通孔５の側面には、コア基板２の厚さ方向に沿っており且つ外向きに突出する断面ほぼ半円形の凹溝７が複数設けられる。また、図２(Ｂ)，(Ｃ)に示すように、凹溝７の内壁表面には当該凹溝７の断面形状に倣った断面半円形で且つ円弧形の凹溝導体８が個別に形成されている。かかる凹溝導体８は、後述する銅メッキにより形成されるＣｕからなる。
【００１４】
図１，図２(Ａ)に示すように、貫通孔５の周囲には、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、それらの内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃがそれぞれ形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
図１に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４および配線１４ａと、シリカフィラを含むエポキシ樹脂からなる絶縁層１６とが形成される。図１に示すように、配線１４ａは、左端のチップコンデンサ１０の電極１１と凹溝導体８の上端とを接続している。図２(Ｂ)に示すように、凹溝導体８と電極１１とは、配線１４ａを介して最短距離で接続される。
【００１５】
また、図１に示すように、絶縁層１６内の所定の位置には、配線層１４、配線１４ａ、またはスルーホール導体９ｂの上端と接続する複数のフィルドビア導体１８が形成され、これらビア導体１８の上端と絶縁層１６との上には配線層２０が形成される。同様にして、配線層２０の上には絶縁層２２が形成され、且つフィルドビア導体２４が上記ビア導体１８の真上にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体２４の上端と絶縁層２２との上には配線層２６が形成される。
【００１６】
図１に示すように、配線層２６の上には、ソルダーレジスト層(絶縁層)２８と、これを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系など))３２とが形成される。ハンダバンプ３２は、第１主面３０上に搭載されるＩＣチップ(半導体素子)３４の底面に突設された接続端子３６と個別に接続される。尚、接続端子３６およびハンダバンプ３２の周囲には、これらを埋設するようにＩＣチップ３４と第１主面３０との間に図示しないアンダーフィル材が充填される。
【００１７】
図１に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５および配線１５ａとシリカフィラ入りのエポキシ樹脂からなる絶縁層１７とが形成される。配線１５ａは、前記図２(Ｂ)に示した形態であって、図１における右端のチップコンデンサ１０の電極１２と凹溝導体８の下端との間を接続している。また、絶縁層１７の所定の位置には、配線層１５、配線１５ａ、またはスルーホール導体９ｂに上端が接続する複数のフィルドビア導体１９が形成され、これらのビア導体１９の下端と絶縁層１７の下には配線層２１が形成される。
【００１８】
同様にして配線層２１の下には絶縁層２３およびフィルドビア導体２５が形成されると共に、当該ビア導体２５の下端と絶縁層２３の下には配線層２７が形成される。この配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、第２主面３１側に開口する開口部３３内に露出する配線層２７内の配線３５は、その表面にＮｉメッキおよびＡｕメッキが被覆され、当該配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１９】
以上のような配線基板１によれば、凹溝導体８と貫通孔５に内蔵されたチップコンデンサ１０の電極１１，１２とを短い配線１４ａ，１５ａにより接続することができる。この結果、配線１４ａ，１５ａの抵抗やインダクタンスが小さくなるため、チップコンデンサ１０への給電や該コンデンサ１０からの接地が十分に行えるので、該コンデンサ１０の機能を十分に活用できると共に、配線基板１の内部における電気的特性も安定化させることが可能となる。しかも、凹溝導体８を用いることにより、コア基板２を高密度に活用することも可能になる。
【００２０】
図３乃至図４は、前記配線基板１の製造方法における主要な工程に関する。
図３(Ａ)に示すように、表・裏面３，４に厚さ数１０μｍの銅箔２ｃを貼り付けた厚さ０．８ｍｍのガラスーエポキシ樹脂からなるコア基板２を用意する。
次に、図３(Ｂ)に示すように、コア基板２における所定の位置にドリルまたはレーザを用いて、表面３と裏面４との間を貫通する直径約０．３ｍｍのスルーホール７ａ，９ａを内外２重にして穿孔する。尚、スルーホール７ａ，９ａは、平面視でほぼ正方形を形成する位置にある。
次いで、図３(Ｃ)に示すように、スルーホール７ａ，９ａ内に予めＰｄなどのメッキ用触媒を付着し無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層(導体)３ｃ，４ｃ，７ｂ，９ｂを形成する。この結果、図３(Ｃ)に示すように、外周側のスルーホール９ａ内に円筒形で且つコア基板２の表面３および裏面４に延びるスルーホール導体９ｂが形成される。
【００２１】
そして、内周側のスルーホール７ａ，７ａの中心を通過するように、コア基板２の表面３と裏面４との間をパンチングまたはルータ加工する。その結果、図３(Ｄ)に示すように、縦×横１２ｍｍずつの貫通孔５が形成される。同時に、前記図２(Ｂ)，(Ｃ)に示したように、断面ほぼ半円形の凹溝７とその内壁表面に位置する凹溝導体８とが、貫通孔５の各側面においてコア基板２の厚さ方向に沿って複数個形成される。次に、スルーホール導体９ｂの内部に充填樹脂９ｃを充填し、図示しないエッチングレジストを表面３および裏面４の銅メッキ層３ｃ，４ｃ上に形成して、紫外線などで露光し且つ現像を施した後、エッチング処理を施すことにより、スルーホール導体９ｂの両端を蓋メッキ(密封)する。
次いで、図４(Ａ)に示すように、コア基板２の裏面４に、テープＴを貼り付けて貫通孔５の裏面４側を封止する。かかるテープＴの粘着面は、貫通孔５側に向けられている。尚、テープＴは、上記コア基板２を含む多数のコア基板からなる多数個取り用のパネルにおける裏面の全体に渉って貼り付けられる。
【００２２】
かかる状態で、図４(Ａ)に示すように、複数のチップコンデンサ１０を図示しないチップマウンタを用いて貫通孔５内に挿入すると共に、各チップコンデンサ１０の電極１２をテープＴの粘着面における所定の位置に接着する。図示のように、各チップコンデンサ１０における電極１１，１２の端面は、コア基板２の表・裏面３，４と同じ位置に位置している。
次いで、図４(Ｂ)に示すように、コア基板２の表面３側から貫通孔５内に、エポキシ樹脂を主成分とする溶けた樹脂１３を充填した後、約１００℃に加熱し且つ約６０分保持するキュア処理を施す。この結果、図示のように、樹脂１３は固化して複数のチップコンデンサ１０を貫通孔５内に埋設する埋込樹脂１３となる。この際、埋込樹脂１３は、凹溝導体８，８の湾曲部にも進入して固化する。
【００２３】
次に、埋込樹脂１３の盛り上がった表面１３ａを、例えばバフ研磨などによって平坦に整面する。この結果、図４(Ｃ)に示すように、各チップコンデンサ１０の電極１１が露出する平坦な表面１３ｂが形成される。この表面１３ｂは、コア基板２の表面３と同一平面にある。また、図４(Ｃ)に示すように、テープＴを剥離すると、埋込樹脂１３の裏面１３ｃには各チップコンデンサ１０の電極１２がそれぞれ露出する。尚、裏面１３ｃも上記同様に整面すると各電極１２を確実に露出させ得る。かかる裏面１３ｃは、コア基板２の離面４と同一平面にある。
そして、コア基板２の表・裏面３，４と埋込樹脂１３の表・裏面１３ｂ，１３ｃに、メッキ用触媒を付着して無電解銅メッキおよび電解銅メッキを施す。その後、所定パターンの図示しないエッチングレジストを表・裏面３，１３ｂ，４，１３ｃのメッキ層上に形成して、露光し且つ現像を施す。
【００２４】
この結果、図４(Ｄ)に示すように、コア基板２の表面３上には、各チップコンデンサ１０の電極１１と接続される所要パターンの配線層１４と、左端のチップコンデンサ１０の電極１１と左側の凹溝導体８の上端とを接続する配線１４ａとが形成される。また、図４(Ｄ)に示すように、コア基板２の裏面４下には、各チップコンデンサ１０の電極１２と接続される所要パターンの配線層１５と、右端のチップコンデンサ１０の電極１２と凹溝導体８の下端とを接続する配線１５ａとが形成される。
これ以降は、配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５を、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔等)により形成する。これにより、前記図１に示した配線基板１を得ることができる。
【００２５】
図５(Ａ)は、前記図２(Ａ)と同様な断面図であり、コア基板２の貫通孔５に複数のチップコンデンサ１０が埋込樹脂１３を介して内蔵されている。各チップコンデンサ１０は、一対の側面に電源用回路に接続され電源電位(＋)を有する電極１１ａとグランド(接地)用回路に接続されグランド電位(−)を有する電極１１ｂとを交互に設けている。また、図５(Ａ)に示すように、貫通孔５の各側面に沿って、電源用回路に接続され電源電位(＋)を有する凹溝導体８ａとグランド用回路に接続されグランド電位(−)を有する凹溝導体８ｂとが交互に形成されている。
【００２６】
図５(Ｂ)に示すように、貫通孔５の各側面を挟んで隣接する凹溝導体８ａおよび電極１１ｂと凹溝導体８ｂおよび電極１１ａとには、それぞれ逆向きに電流が通電される。この結果、隣接する凹溝導体８ａと電極１１ｂ、および凹溝導体８ｂと電極１１ａとの間におけるそれぞれの相互インダクタンス(２×Ｍ)が大きくなる。このため、両者の自己インダクタンスＬ_１，Ｌ_２の合計値から上記相互インダクタンスを差し引いた全体のループインダクタンスＬを低減することができる。従って、チップコンデンサ１０と凹溝導体８ａ，８ｂとの間の導通が安定して取れ、同時スイッチングノイズや放射ノイズを防止することも可能となる。
【００２７】
図６は、異なる形態の配線基板１ａの主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通する符号を用いるものとする。
図６に示すように、配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視が正方形で１２ｍｍ×１２ｍｍの凹部６がルータ加工により形成されている。図６に示すように、凹部６には、その左右に位置する前記と同じチップコンデンサ１０と共に、凹部６の中間に位置し且つコア基板２の表面３に露出する電極１１のみを有するチップコンデンサ１０ｂが挿入され、且つ前記同様のエポキシ系の埋込樹脂１３中に埋設されることにより、凹部６に内蔵されている。
図６に示すように、コア基板２の表面３上には、前記同様の配線層１４および配線１４ａ，１４ａが形成されている。配線１４ａ，１４ａは、凹部６の側面に形成された凹溝導体８ｃ，８ｃの上端とそれぞれ個別に接続されている。
【００２８】
図８(Ａ)に示すように、凹溝導体８ｃは、凹部６の各側面に形成された前記と同じ凹溝７内に形成され、その下端には凹部６の底面上に延びる配線８ｄが接続されている。図６に示すように、かかる配線８ｄを介して凹溝導体８ｃの下端とチップコンデンサ１０の電極１２とが接続されている。尚、上記配線８ｄは、ルータ加工によりコア基板２に凹部６を形成した後、例えば凹部６の底面上に部分的に銅メッキなどを施すことにより形成される。
図６に示すように、凹部６の周囲にも、所要のスペースを置いてコア基板２の表面３と裏面４との間を貫通する複数のスルーホール９ａ，９ａが穿孔され、その内部に銅メッキからなるスルーホール導体９ｂ，９ｂおよびシリカフィラを含む充填樹脂９ｃ，９ｃが形成されている。尚、充填樹脂９ｃに替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
【００２９】
また、図６に示すように、コア基板２の表面３、配線層１４、配線１４ａ上には、配線層２０，２６、ビア導体１８，２４、および絶縁層１６，２２，２８が前記同様に形成されている。配線層２６の上には、第１主面３０よりも高く突出する複数のハンダバンプ３２が形成され、これらは、第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。尚、ハンダバンプ３２と接続端子３６の周囲には、これらを埋設するようにＩＣチップ３４の底面と第１主面３０との間にアンダーフィル材３８が充填される。
【００３０】
更に、図６に示すように、コア基板２の裏面４下には、前記同様に配線層１５，２１，２７、ビア導体１９，２５、および絶縁層１７，２３が形成されている。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成され、その開口部３３内に露出する上記配線層２７内の配線３５は、表面にＮｉおよびＡｕメッキが被覆された接続端子である。コア基板２を挟んだ配線層１４，１５は、スルーホール導体９ｂ，９ｂを介して接続されるが、チップコンデンサ１０，１０ｂは凹溝導体８ｃ、配線層１４、配線１４ａ、およびスルーホール導体９ｂを介して下側の配線層１５，２１，２７や接続端子３５と導通されている。
【００３１】
図７は、配線基板１ａの製造方法における主要な工程に関する。
図７(Ａ)に示すように、表面３と裏面４とに前記同様の銅箔２ｃを貼り付けたコア基板２における所定の位置に、ドリルまたはレーザを用いて、表面３からコア基板２の中間で止まるスルーホール７ｃとその外周側で表面３と裏面４との間を貫通するスルーホール９ａとを内外２重にしてを穿孔する。スルーホール７ｃ，９ａは、平面視でほぼ正方形を形成する位置にある。
次に、図７(Ｂ)に示すように、スルーホール７ｃ，９ａ内に予めＰｄなどのメッキ用触媒を付着して無電解銅メッキを施した後、コア基板２の銅箔２ｃを含めて電解銅メッキを施し、銅メッキ層(導体)３ｃ，４ｃ，７ｂ，９ｂを形成する。
【００３２】
次いで、図７(Ｃ)に示すように、内周側のスルーホール７ｃ，７ｃの中心を通過するように、コア基板２をその表面３側からルータ加工を施して、表面３側に開口する縦×横１２ｍｍずつの凹部６を形成する。その結果、図７(Ｃ)に示すように、断面ほぼ半円形の凹溝７とこの内壁表面に位置する凹溝導体８ｃとが、凹部６の各側面においてコア基板２の厚さ方向に沿って複数個形成される。
その後、前記同様に凹部６内にチップコンデンサ１０，１０ｂを挿入した後、凹部６内に溶けた樹脂１３を充填し且つこれを固化すると共に、かかる埋込樹脂１３の表面を整面する。これにより、図７(Ｄ)に示すように、複数のチップコンデンサ１０，１０ｂは、埋込樹脂１３を介して凹部６に内蔵される。
尚、凹溝導体８ｃの下端には、凹部６の底面上に延びる配線８ｄを予め形成しておく。また、スルーホール９ａ内のスルーホール導体９ｂには、前記同様に樹脂９ｃを充填し且つ両端を蓋メッキが施されている。
【００３３】
本発明は以上において説明した各形態に限定されるものではない。
図８(Ｂ)に示すように、コア基板２の貫通孔５の凹溝７における内壁表面に、かかる凹溝７よりも内側面が浅いカーブで且つ厚肉の凹溝導体８ｅを形成したり、図８(Ｃ)に示すように、貫通孔５の凹溝７内の全体を満たす断面ほぼ半円形の凹溝導体８ｆを形成しても良い。凹溝導体８ｅ，８ｆは、前記スルーホール７ａ内で銅メッキを更に追加して施したり、あるいは多量の金属粉末を含む導電性樹脂を充填することにより形成できる。尚、凹溝導体８ｅ，８ｆは、前記凹部６の各側面に形成することもできる。
また、前記配線基板１において、電極１１のみを有するチップコンデンサ１０ｂをコア基板２の前記貫通孔５に埋込樹脂１３を介して内蔵することもできる。
【００３４】
更に、配線基板１ａにおいて、電極１１，１２を有するチップコンデンサ１０をコア基板２の凹部６に埋込樹脂１３を介して内蔵する場合、下側の電極１２は凹部６の底面とコア基板２の裏面４との間を貫通する短いスルーホール導体を介して配線層１５と接続しても良い。
また、前記貫通孔５や凹部６に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の貫通孔５や凹部６を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部６内に挿入して内蔵することもできる。
【００３５】
更に、チップ状電子部品には、前記チップコンデンサ１０，１０ｂの他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＩＣチップ、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに異種の電子部品同士を、コア基板の同じ貫通孔または凹部内に併せて内蔵することも可能である。
また、コア基板２の材質は、前記エポキシ樹脂の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、ガラス−エポキシ樹脂複合材料、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いることも可能である。
【００３６】
更に、前記凹溝導体８，８ａ〜８ｃなど、スルーホール導体９ｂ、配線１４ａ，１５ａ、および配線層１４，１５などの材質は、前記Ｃｕ(銅)の他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系合金などにしても良く、あるいは、これら金属のメッキ膜を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
また、前記ビア導体１８などは、ビアホール内を埋め尽くす形態の前記フィルドビアに限らず、ビアホールの断面形状に倣った円錐形状の形態としても良い。
更に、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂複合材料などを用いても良い。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。
【００３７】
【発明の効果】
以上に説明した本発明の配線基板（請求項１）によれば、コア基板の貫通孔または凹部内において、埋込樹脂を介して内蔵された電子部品の電極と凹溝導体とを短い配線により導通できるため、かかる配線の抵抗やインダクタンスが小さくなる。従って、電子部品への給電や電子部品からの接地が十分に行えるので、電子部品の機能を十分に活用できると共に、配線基板の内部における電気的特性も安定化させることが可能となる。しかも、コア基板を高密度に有効活用することも可能になる。更に、前記電子部品の機能発揮や電気的特性の安定化に加えて、電子部品を埋込樹脂により埋設し且つ凹溝を介してコア基板に一層強固に内蔵できるため、電子部品を凹溝導体や基板内の配線層と正確に接続し且つ所要の動作を確実に発揮させることも可能となる。
また、請求項２の配線基板によれば、前記貫通孔または凹部に埋込樹脂を介して内蔵された電子部品の電極と前記凹溝導体とが、一層短い配線により接続されるため、上記電子部品の機能を十二分に発揮させることが可能となる。
更に、請求項３の配線基板によれば、隣接する電子部品の電極と凹溝導体とには、互いに逆向きの電流が通電されため、これらの電極と凹溝導体との間における相互インダクタンスを増加させ、且つ両者に跨る全体のループインダクタンスを低減することが可能となる。この結果、配線基板内の電子部品と配線層との間の通電や、配線層同士間の通電を安定させ且つ確実に行わしめられる。
【図面の簡単な説明】
【図１】本発明の配線基板における１形態の配線基板の主要部を示す断面図。
【図２】 (Ａ)は図１中のＡ−Ａ線に沿った矢視における断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図、(Ｃ)は凹溝導体を示す斜視図。
【図３】 (Ａ)〜(Ｄ)は図１の配線基板の製造方法における主要な工程を示す概略図。
【図４】 (Ａ)〜(Ｄ)は図３(Ｄ)に続く上記製造方法における主要な工程を示す概略図。
【図５】 (Ａ)は図１の配線基板における変形形態を示す図２(Ａ)と同様な断面図、(Ｂ)は(Ａ)における電気的な配置関係を示す概略図。
【図６】本発明の異なる形態の配線基板における主要部を示す断面図。
【図７】 (Ａ)〜(Ｄ)は図６の配線基板の製造方法における主要な工程を示す概略図。
【図８】 (Ａ)は図６の配線基板における凹溝導体の付近を示す斜視図、(Ｂ)，(Ｃ)は異なる形態の凹溝導体を示す概略図。
【図９】 (Ａ)は従来の配線基板における主要部を示す断面図、(Ｂ)は(Ａ)中のＢ−Ｂ線線に沿った矢視における断面図。
【符号の説明】
１，１ａ………………………配線基板
２………………………………コア基板
３………………………………表面
４………………………………裏面
５………………………………貫通孔
６………………………………凹部
７………………………………凹溝
８，８ａ〜８ｆ………………凹溝導体
１０，１０ｂ…………………チップコンデンサ(電子部品)
１１,１１ａ,１１ｂ，１２…電極
１４ａ，１５ａ………………配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board in which an electronic component is built in a core board and a concave groove conductor that penetrates the core board.
[0002]
[Prior art]
In order to cope with the recent miniaturization of the wiring board and the high density of wiring in the wiring board, not only electronic components such as IC chips are mounted on the first main surface of the wiring board, but also the electronics inside the core board. A wiring board with a built-in component has been proposed.
For example, a wiring board 40 shown in FIG. 9A has a plurality of chip-like electronic components 50 built in through holes 44 formed in an insulating core substrate 41 through an embedded resin 45. As shown in FIGS. 9A and 9B, the electronic component 50 has a plurality of symmetrical electrodes 51 and 52 that protrude upward and downward from a pair of sides. The electrodes 51 and 52 are connected to wiring layers 56 and 57 having a predetermined pattern formed individually on the front surface 42 and the back surface 43 of the core substrate 42.
[0003]
Further, as shown in FIGS. 9A and 9B, through-hole conductors 47 are formed in the plurality of through-holes 46 that penetrate the core substrate 41 around the through-holes 44 in the core substrate 41. Are individually formed along. The conductor 47 has a filling resin 48 inside. Further, as shown in FIG. 9A, resin-made insulating layers 54 and 55 are formed on the front surface 42 and the back surface 43 of the core substrate 41, and have a predetermined pattern and the electronic component 50. The wiring layers 56 and 57 connected to the electrodes 51 and 52 are formed. The insulating layers 54 and 55 are formed with via conductors 58 and 59 that pass through the insulating layers 54 and 55 and connect to the wiring layers 56 and 57, and other wiring layers 62 and 63 are formed on the upper and lower ends thereof. Insulating layers 60 and 61 are formed above and below these. Insulating layers 60 and 61 are formed with via conductors 64 and 65 that pass through the insulating layers 60 and 61 and connect to the wiring layers 62 and 63, and other wiring layers 66 and 67 are formed on the upper and lower ends thereof. .
[0004]
Incidentally, as shown in FIG. 9B, a space having a width S is provided in the core substrate 41 between the through hole 44 and the through-hole conductor 47 disposed around the through hole 44. Such a space is provided in order to prevent a situation in which a crack connecting each side surface of the through hole 44 and the through hole conductor 47 is generated when the core substrate 41 is punched to punch the through hole 44.
However, since the space having the width S exists around the through-hole 44, when the electrodes 51 and 52 of the electronic component 50 and the through-hole conductor 47 are electrically connected, the connection wiring becomes long. Will increase. As a result, there is a problem in that power supply to the electronic component 50 and grounding from the electronic component 50 are insufficient, the function becomes insufficient, and the electrical characteristics in the wiring board 40 become unstable.
[0005]
[Problems to be Solved by the Invention]
The present invention solves the problems in the conventional techniques described above, and provides a wiring board that can sufficiently function electronic components incorporated in a core board and also stabilize the electrical characteristics inside the board. Is an issue.
[0006]
[Means for Solving the Problems]
  In order to solve the above-mentioned problems, the present invention has been conceived in that a grooved conductor is disposed on the side surface of a through hole or a recessed portion of a core substrate incorporating an electronic component.
  That is, the wiring board of the present invention(Claim 1)Is a core substrate having a front surface and a back surface, a through hole penetrating between the front surface and the back surface of the core substrate, or a recess opening in the front surface or the back surface of the core substrate, and the through hole or the recessThrough embedded resinAn electronic component built in and having an electrode on at least one of the front surface and the back surface of the core substrate, and a concave groove provided on the side surface of the through hole or the recess along the thickness direction of the core substrate and projecting outward And a grooved conductor formed on the inner wall surface of the groove.
[0007]
  According to this, in the through hole or recess of the core substrate,Through embedded resinIt becomes easy to connect the electrode of the built-in electronic component and the recessed conductor with a short connection wiring. As a result, the resistance and inductance of the connection wiring are reduced, so that the power supply to the electronic component and the grounding from the electronic component can be sufficiently performed, so that the functions of the electronic component can be fully utilized and the electrical circuit inside the wiring board can be used. The characteristics can also be stabilized. In addition, the core substrate can be effectively used at a high density.
  Further, in addition to functioning of the electronic component and stabilization of electrical characteristics, the electronic component can be embedded in the embedded resin and embedded in the core substrate more firmly through the concave groove, so that the electronic component can be embedded in the concave groove conductor. It is also possible to accurately connect to the wiring layer in the board and to ensure that the required operation is performed..
[0008]
  The electronic components include passive components such as capacitors, inductors, resistors, filters, and low noise amplifiers. ( LNA ) Active components such as transistors, semiconductor elements, IC chips, FETs, or chip-shaped components thereof, and these different types of electronic components may be incorporated in the same through hole or recess..
  The electronic component also includes a form having electrodes only on one of the front surface and the back surface of the core substrate..
  Further, the concave groove has a substantially semicircular or semi-elliptical cross section in plan view, and the concave groove conductor formed on the inner wall surface thereof also has a cross section substantially following the cross sectional shape..
[0009]
  In the present invention,The wiring board (Claim 2) is also included, in which the concave groove conductor and the electrode of the electronic component are connected via wiring formed on the front surface or the back surface of the core substrate..
  According to this, since the electrode of the electronic component built in the through hole or the concave portion via the embedded resin and the concave groove conductor are connected by a shorter wiring, the function of the electronic component is more than sufficient. Can be demonstrated.
  Furthermore,According to the present invention, a wiring board in which the grooved conductor adjacent to the side surface of the through-hole or the recessed part and the electrode of the electronic component are connected to opposite power supply potential or ground potential (Claim 3). Also included.
  According to this, since currents in opposite directions are passed through the electrodes and the grooved conductor of the adjacent electronic component, the mutual inductance between these electrodes and the grooved conductor is increased and straddles both. It becomes possible to reduce the overall loop inductance..As a result, it is possible to stably and reliably perform energization between the electronic component and the wiring layer in the wiring board and between the wiring layers..The term “adjacent” means “close”, that is, “closest”..
[0010]
  In other words, the present invention may include a wiring board in which a plurality of the recessed grooves and the recessed groove conductors are formed in parallel with each other on each side surface of the through hole or the recessed portion..In this case, a large number of electrodes of a plurality of electronic components built in the through holes or the recesses and the recessed groove conductors are individually connected by short wires. For this reason, it becomes possible to fully exhibit the functions of the plurality of electronic components..
[0011]
Further, the present invention includes a step of forming a plurality of through holes penetrating between the front surface and the back surface or a plurality of through holes stopping in the middle of the thickness direction from the front surface or the back surface in the core substrate having the front surface and the back surface. A step of forming a through-hole conductor in the plurality of through-holes, and a through-hole or surface penetrating between the front and back surfaces by punching the core substrate so as to pass through the centers of the plurality of through-holes, respectively. Alternatively, a method of manufacturing a wiring board including a step of forming a recess opening on the back surface may be included. In this case, it is possible to reliably manufacture a wiring board having a required number of concave grooves along the thickness direction of the core substrate and concave groove conductors on the inner wall surface thereof on the side surface of the through hole or the concave portion of the core substrate. Become.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
In the following, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a cross section of a main part of a wiring board 1 according to an embodiment of the present invention.
As shown in FIG. 1, the wiring substrate 1 includes an insulating core substrate 2, wiring layers 14, 20, 26, 15, 21, 27 formed on the front surface 3 and the back surface 4, and an insulating layer 16. , 22, 28, 17, 23, 29, and a multilayer substrate having a build-up layer. The wiring layer 14 has a thickness of about 15 μm, and the insulating layer 16 has a thickness of about 30 μm.
The core substrate 2 is made of an epoxy resin with a glass cloth having a substantially square shape and a thickness of about 0.8 mm in a plan view. By punching the center portion, the plan view is almost as shown in FIG. A through hole 5 having a square shape and a side of 12 mm is drilled.
[0013]
In the through hole 5 of the core substrate 2, a plurality of chip capacitors (electronic components) 10 are built in via an epoxy-based embedded resin 13 containing an inorganic filler such as a silica filler. The chip capacitor 10 has a plurality of symmetrical electrodes 11 and 12 that protrude from the upper and lower ends on both side surfaces 10 a and are located on the front surface 3 or the back surface 4 of the core substrate 2. The chip capacitor 10 is a ceramic capacitor in which, for example, dielectric layers mainly composed of barium titanate and Ni layers serving as internal electrodes are alternately stacked, and has a size of 3.2 mm × 1.6 mm × 0.7 mm. Have.
As shown in FIGS. 1 and 2A, a plurality of concave grooves 7 having a substantially semicircular cross section are provided on the side surface of the through-hole 5 so as to extend outward in the thickness direction of the core substrate 2. . Further, as shown in FIGS. 2 (B) and 2 (C), a concave groove conductor 8 having a semicircular cross section and an arc shape following the sectional shape of the concave groove 7 is individually formed on the inner wall surface of the concave groove 7. Is formed. The recessed groove conductor 8 is made of Cu formed by copper plating described later.
[0014]
As shown in FIGS. 1 and 2A, around the through hole 5, a plurality of through holes 9a and 9a penetrating between the front surface 3 and the back surface 4 of the core substrate 2 with a required space are provided. The through-hole conductors 9b and 9b made of copper plating and the filling resins 9c and 9c containing silica filler are respectively formed in the holes. Instead of the filling resin 9c, a conductive resin containing a large amount of metal powder or a non-conductive resin containing metal powder may be used.
As shown in FIG. 1, on the surface 3 of the core substrate 2, a wiring layer 14 and a wiring 14a made of copper plating and an insulating layer 16 made of an epoxy resin containing silica filler are formed. As shown in FIG. 1, the wiring 14 a connects the electrode 11 of the leftmost chip capacitor 10 and the upper end of the grooved conductor 8. As shown in FIG. 2B, the recessed groove conductor 8 and the electrode 11 are connected through the wiring 14a at the shortest distance.
[0015]
Further, as shown in FIG. 1, a plurality of filled via conductors 18 connected to the upper end of the wiring layer 14, the wiring 14a, or the through-hole conductor 9b are formed at predetermined positions in the insulating layer 16, and these via conductors 18 are formed. A wiring layer 20 is formed on the upper end of the insulating layer 16 and the insulating layer 16. Similarly, an insulating layer 22 is formed on the wiring layer 20, and a filled via conductor 24 is formed as a stacked via (stacked via) immediately above the via conductor 18, and the upper end of the filled via conductor 24 and the insulating layer are formed. A wiring layer 26 is formed on the upper surface 22.
[0016]
As shown in FIG. 1, on the wiring layer 26, a solder resist layer (insulating layer) 28 and a plurality of solder bumps (IC connection terminals (Pb--) penetrating therethrough and projecting higher than the first main surface 30 are formed. Sn-based, Sn-Ag-based, Sn-Sb-based, Sn-Zn-based, etc.) 32). The solder bumps 32 are individually connected to connection terminals 36 projecting from the bottom surface of an IC chip (semiconductor element) 34 mounted on the first main surface 30. An underfill material (not shown) is filled between the IC chip 34 and the first main surface 30 so as to embed the connection terminals 36 and the solder bumps 32 around them.
[0017]
As shown in FIG. 1, a wiring layer 15 made of copper plating and a wiring 15a and an insulating layer 17 made of an epoxy resin containing silica filler are also formed under the back surface 4 of the core substrate 2. The wiring 15a is in the form shown in FIG. 2B, and connects the electrode 12 of the rightmost chip capacitor 10 and the lower end of the grooved conductor 8 in FIG. A plurality of filled via conductors 19 whose upper ends are connected to the wiring layer 15, the wiring 15a, or the through-hole conductor 9b are formed at predetermined positions of the insulating layer 17, and the lower ends of these via conductors 19 and the insulating layer 17 A wiring layer 21 is formed below.
[0018]
Similarly, an insulating layer 23 and a filled via conductor 25 are formed below the wiring layer 21, and a wiring layer 27 is formed below the lower end of the via conductor 25 and the insulating layer 23. Under this wiring layer 27, a solder resist layer (insulating layer) 29 is formed, and the wiring 35 in the wiring layer 27 exposed in the opening 33 opening on the second main surface 31 side has Ni on the surface thereof. Plating and Au plating are covered to serve as connection terminals for a mother board such as a printed board (not shown) on which the wiring board 1 itself is mounted.
[0019]
According to the wiring board 1 as described above, the recessed groove conductor 8 and the electrodes 11 and 12 of the chip capacitor 10 built in the through hole 5 can be connected by the short wirings 14a and 15a. As a result, since the resistance and inductance of the wirings 14a and 15a are reduced, the power supply to the chip capacitor 10 and the grounding from the capacitor 10 can be sufficiently performed, so that the function of the capacitor 10 can be fully utilized and the wiring board 1 It is also possible to stabilize the electrical characteristics in the interior. In addition, by using the recessed groove conductor 8, the core substrate 2 can be used at a high density.
[0020]
3 to 4 relate to main steps in the method of manufacturing the wiring board 1.
As shown in FIG. 3A, a core substrate 2 made of a glass-epoxy resin having a thickness of 0.8 mm, in which a copper foil 2c having a thickness of several tens of micrometers is attached to the front and back surfaces 3 and 4, is prepared.
Next, as shown in FIG. 3B, through holes 7a and 9a having a diameter of about 0.3 mm that penetrate between the front surface 3 and the back surface 4 using a drill or laser at a predetermined position in the core substrate 2. Is drilled with the inside and outside doubled. Note that the through holes 7a and 9a are in positions where a substantially square is formed in plan view.
Next, as shown in FIG. 3 (C), a plating catalyst such as Pd is deposited in advance in the through holes 7a, 9a and electroless copper plating is performed, and then the electrolytic copper including the copper foil 2c of the core substrate 2 is added. Plating is performed to form copper plating layers (conductors) 3c, 4c, 7b, 9b. As a result, as shown in FIG. 3C, a through-hole conductor 9b that is cylindrical and extends to the front surface 3 and the back surface 4 of the core substrate 2 is formed in the through-hole 9a on the outer peripheral side.
[0021]
Then, punching or router processing is performed between the front surface 3 and the back surface 4 of the core substrate 2 so as to pass through the center of the through holes 7a, 7a on the inner peripheral side. As a result, as shown in FIG. 3D, through-holes 5 of length × width 12 mm are formed. At the same time, as shown in FIGS. 2B and 2C, the concave groove 7 having a substantially semicircular cross section and the concave groove conductor 8 positioned on the inner wall surface are formed on the core substrate 2 on each side surface of the through hole 5. A plurality are formed along the thickness direction. Next, a filling resin 9c is filled in the through-hole conductor 9b, and an etching resist (not shown) is formed on the copper plating layers 3c and 4c on the front surface 3 and the back surface 4 and exposed to ultraviolet light and developed. Thereafter, by performing an etching process, both ends of the through-hole conductor 9b are lid-plated (sealed).
Next, as shown in FIG. 4A, the tape T is attached to the back surface 4 of the core substrate 2 to seal the back surface 4 side of the through hole 5. The adhesive surface of the tape T is directed to the through hole 5 side. The tape T is attached to the entire back surface of the multi-piece panel including a number of core substrates including the core substrate 2.
[0022]
In this state, as shown in FIG. 4A, a plurality of chip capacitors 10 are inserted into the through holes 5 using a chip mounter (not shown), and the electrodes 12 of each chip capacitor 10 are placed on the adhesive surface of the tape T. Glue in place. As illustrated, the end surfaces of the electrodes 11 and 12 in each chip capacitor 10 are located at the same positions as the front and back surfaces 3 and 4 of the core substrate 2.
Next, as shown in FIG. 4 (B), after the melted resin 13 mainly composed of epoxy resin is filled into the through-hole 5 from the surface 3 side of the core substrate 2, it is heated to about 100 ° C. and about A curing process is performed for 60 minutes. As a result, as shown, the resin 13 is solidified to become an embedded resin 13 in which the plurality of chip capacitors 10 are embedded in the through holes 5. At this time, the embedded resin 13 also enters the curved portions of the recessed groove conductors 8 and 8 and is solidified.
[0023]
Next, the raised surface 13a of the embedded resin 13 is leveled by, for example, buffing. As a result, as shown in FIG. 4C, a flat surface 13b from which the electrode 11 of each chip capacitor 10 is exposed is formed. This surface 13 b is in the same plane as the surface 3 of the core substrate 2. Further, as shown in FIG. 4C, when the tape T is peeled off, the electrodes 12 of the respective chip capacitors 10 are exposed on the back surface 13c of the embedded resin 13. In addition, if the back surface 13c is leveled similarly to the above, each electrode 12 can be exposed reliably. The back surface 13 c is in the same plane as the separation surface 4 of the core substrate 2.
Then, a plating catalyst is attached to the front / back surfaces 3 and 4 of the core substrate 2 and the front / back surfaces 13b and 13c of the embedded resin 13 to perform electroless copper plating and electrolytic copper plating. Thereafter, an etching resist (not shown) having a predetermined pattern is formed on the plating layers of the front and back surfaces 3, 13b, 4, 13c, and is exposed and developed.
[0024]
As a result, as shown in FIG. 4D, on the surface 3 of the core substrate 2, a wiring layer 14 having a required pattern connected to the electrode 11 of each chip capacitor 10 and the electrode 11 of the leftmost chip capacitor 10 are provided. And a wiring 14a that connects the upper end of the left grooved conductor 8 is formed. Further, as shown in FIG. 4D, below the back surface 4 of the core substrate 2, a wiring layer 15 having a required pattern connected to the electrode 12 of each chip capacitor 10, and an electrode 12 of the rightmost chip capacitor 10 are provided. A wiring 15a that connects the lower end of the recessed groove conductor 8 is formed.
Thereafter, the wiring layers 20, 26, 21, 27, the insulating layers 16, 22, 28, 17, 23, 29, and the via conductors 18, 24, 19, 25 are subjected to a known build-up process (semi-additive method). , A full additive method, a subtractive method, formation of an insulating layer by laminating a film-like resin material, photolithography technique, drilling of a via hole by laser processing, etc.). Thereby, the wiring board 1 shown in FIG. 1 can be obtained.
[0025]
FIG. 5A is a cross-sectional view similar to FIG. 2A, and a plurality of chip capacitors 10 are embedded in the through holes 5 of the core substrate 2 via the embedded resin 13. Each chip capacitor 10 is alternately provided with electrodes 11a having a power supply potential (+) connected to a power supply circuit and electrodes 11b having a ground potential (−) connected to a ground (ground) circuit on a pair of side surfaces. Yes. Further, as shown in FIG. 5A, along each side surface of the through hole 5, a concave groove conductor 8a having a power supply potential (+) connected to a power supply circuit and a ground potential (− ) Having concave groove conductors 8b.
[0026]
As shown in FIG. 5 (B), a current is passed through the groove conductor 8a and the electrode 11b, the groove conductor 8b and the electrode 11a adjacent to each other with the side surfaces of the through hole 5 in opposite directions. As a result, the mutual inductance (2 × M) between the adjacent recessed groove conductor 8a and the electrode 11b and between the recessed groove conductor 8b and the electrode 11a is increased. For this reason, both self-inductance L₁, L₂The total loop inductance L obtained by subtracting the mutual inductance from the total value can be reduced. Therefore, the conduction between the chip capacitor 10 and the grooved conductors 8a and 8b can be stably taken, and simultaneous switching noise and radiation noise can be prevented.
[0027]
FIG. 6 shows a cross section of the main part of a wiring board 1a of a different form. In the following description, the same reference numerals are used for the same parts and elements as those in the above embodiment.
As shown in FIG. 6, the core substrate 2 of the wiring substrate 1a is formed with a recess 6 having a square shape in a plan view and having a size of 12 mm × 12 mm that is open on the surface 3 side. As shown in FIG. 6, in the recess 6, a chip capacitor 10 b having only the electrodes 11 located in the middle of the recess 6 and exposed on the surface 3 of the core substrate 2 together with the same chip capacitor 10 located on the left and right of the recess 6. Is embedded and embedded in the recess 6 by being embedded in the same epoxy-based embedded resin 13 as described above.
As shown in FIG. 6, on the surface 3 of the core substrate 2, the same wiring layer 14 and wirings 14a and 14a as those described above are formed. The wirings 14a and 14a are individually connected to the upper ends of the recessed groove conductors 8c and 8c formed on the side surfaces of the recessed portion 6, respectively.
[0028]
As shown in FIG. 8A, the concave groove conductor 8c is formed in the same concave groove 7 formed on each side surface of the concave portion 6, and a wiring 8d extending on the bottom surface of the concave portion 6 is formed at the lower end thereof. It is connected. As shown in FIG. 6, the lower end of the grooved conductor 8c and the electrode 12 of the chip capacitor 10 are connected via the wiring 8d. The wiring 8d is formed by forming a recess 6 in the core substrate 2 by router processing and then partially performing copper plating or the like on the bottom surface of the recess 6, for example.
As shown in FIG. 6, a plurality of through holes 9a and 9a penetrating between the front surface 3 and the back surface 4 of the core substrate 2 with a required space are also formed around the recess 6 and copper is formed in the inside thereof. Filled resins 9c and 9c including through-hole conductors 9b and 9b made of plating and silica filler are formed. Instead of the filling resin 9c, a conductive resin containing a large amount of metal powder or a non-conductive resin containing metal powder may be used.
[0029]
Further, as shown in FIG. 6, on the surface 3 of the core substrate 2, the wiring layer 14, and the wiring 14a, the wiring layers 20 and 26, the via conductors 18 and 24, and the insulating layers 16, 22, and 28 are the same as described above. Is formed. A plurality of solder bumps 32 projecting higher than the first main surface 30 are formed on the wiring layer 26, and these are connected to the bottom surface of the IC chip 34 mounted on the first main surface 30. The terminal 36 is individually connected. An underfill material 38 is filled between the bottom surface of the IC chip 34 and the first main surface 30 so as to embed the solder bumps 32 and the connection terminals 36 around them.
[0030]
Further, as shown in FIG. 6, under the back surface 4 of the core substrate 2, wiring layers 15, 21, 27, via conductors 19, 25, and insulating layers 17, 23 are formed in the same manner as described above. A solder resist layer (insulating layer) 29 is formed under the wiring layer 27, and the wiring 35 in the wiring layer 27 exposed in the opening 33 is a connection terminal whose surface is coated with Ni and Au plating. It is. The wiring layers 14 and 15 sandwiching the core substrate 2 are connected through the through-hole conductors 9b and 9b, but the chip capacitors 10 and 10b are connected to the recessed groove conductor 8c, the wiring layer 14, the wiring 14a, and the through-hole conductor 9b. Are connected to the lower wiring layers 15, 21, 27 and the connection terminal 35.
[0031]
FIG. 7 relates to main steps in the method of manufacturing the wiring board 1a.
As shown in FIG. 7A, a drill or laser is used to place the core substrate 2 from the front surface 3 at a predetermined position on the core substrate 2 in which the same copper foil 2c is attached to the front surface 3 and the back surface 4. A through-hole 7c that stops in the middle and a through-hole 9a that penetrates between the front surface 3 and the back surface 4 on the outer periphery thereof are doubled inside and outside to be drilled. The through holes 7c and 9a are at positions where a square is formed in plan view.
Next, as shown in FIG. 7B, a plating catalyst such as Pd is applied in advance in the through holes 7c and 9a and electroless copper plating is performed, and then the copper foil 2c of the core substrate 2 is included. Electrolytic copper plating is applied to form copper plating layers (conductors) 3c, 4c, 7b, 9b.
[0032]
Next, as shown in FIG. 7C, the core substrate 2 is subjected to router processing from the surface 3 side so as to pass through the center of the through holes 7c, 7c on the inner peripheral side, and is opened to the surface 3 side. Concave portions 6 of length × width 12 mm are formed. As a result, as shown in FIG. 7C, the concave groove 7 having a substantially semicircular cross section and the concave groove conductor 8 c located on the inner wall surface are formed along the thickness direction of the core substrate 2 on each side surface of the concave portion 6. Are formed.
After that, after inserting the chip capacitors 10 and 10b into the recess 6 as described above, the resin 13 melted in the recess 6 is filled and solidified, and the surface of the embedded resin 13 is leveled. As a result, as shown in FIG. 7D, the plurality of chip capacitors 10 and 10 b are built in the recess 6 through the embedded resin 13.
A wiring 8d extending in advance on the bottom surface of the recessed portion 6 is formed in advance at the lower end of the recessed groove conductor 8c. Further, the through-hole conductor 9b in the through-hole 9a is filled with the resin 9c as described above, and both ends are plated with a lid.
[0033]
The present invention is not limited to the embodiments described above.
As shown in FIG. 8B, on the inner wall surface of the concave groove 7 of the through hole 5 of the core substrate 2, a thick concave groove conductor 8e having a shallow inner surface than the concave groove 7 is formed. As shown in FIG. 8C, a groove conductor 8f having a substantially semicircular cross section that fills the entire groove 7 of the through hole 5 may be formed. The recessed groove conductors 8e and 8f can be formed by further applying copper plating in the through hole 7a or by filling a conductive resin containing a large amount of metal powder. The recessed groove conductors 8e and 8f can also be formed on each side surface of the recessed portion 6.
In the wiring board 1, the chip capacitor 10 b having only the electrodes 11 can be built in the through hole 5 of the core substrate 2 through the embedded resin 13.
[0034]
Further, when the chip capacitor 10 having the electrodes 11 and 12 is built in the recess 6 of the core substrate 2 via the embedded resin 13 in the wiring substrate 1 a, the lower electrode 12 is connected to the bottom surface of the recess 6 and the core substrate 2. You may connect with the wiring layer 15 through the short through-hole conductor which penetrates between the back surfaces 4.
Further, only one electronic component may be incorporated in the through hole 5 or the recess 6. Conversely, a plurality of through holes 5 and recesses 6 may be formed in one product unit in a multi-piece substrate (panel) including a large number of core substrates 2.
Further, a unit in which a plurality of chip-shaped electronic components are bonded in advance between the side surfaces can be inserted into the through-hole 5 or the recess 6 and incorporated.
[0035]
In addition to the chip capacitors 10 and 10b, chip-shaped electronic components include passive components such as chip-shaped inductors, resistors, and filters, transistors, semiconductor elements, IC chips, FETs, low noise amplifiers (LNA), and the like. In addition to including active components, it is also possible to incorporate different types of electronic components together in the same through hole or recess of the core substrate.
In addition to the epoxy resin, the core substrate 2 is made of bismaleimide / triazine (BT) resin, glass-epoxy resin composite material, glass having the same heat resistance, mechanical strength, flexibility, and processability. A glass fiber-resin material that is a composite material of glass fiber such as woven fabric or glass woven fabric and resin such as epoxy resin, polyimide resin, or BT resin may be used. Alternatively, a composite material of an organic fiber such as polyimide fiber and a resin, or a resin-resin composite material obtained by impregnating a resin such as an epoxy resin with a three-dimensional network fluorine resin such as PTFE having continuous pores may be used. Is possible.
[0036]
Further, the material of the through-hole conductor 9b, the wirings 14a and 15a, and the wiring layers 14 and 15 such as the recessed groove conductors 8 and 8a to 8c is not limited to the Cu (copper), but is Ag, Ni, Ni-Au system It may be an alloy, or may be formed by a method such as applying a conductive resin without using a plating film of these metals.
Further, the via conductor 18 and the like are not limited to the filled via that fills the via hole, and may have a conical shape that follows the cross-sectional shape of the via hole.
Further, the insulating layers 16 and 17 are made of the above-mentioned epoxy resin as a main component, polyimide resin having the same heat resistance and pattern formability, BT resin, PPE resin, or PTFE having continuous pores. A resin-resin composite material obtained by impregnating a resin such as an epoxy resin with a fluorine-based resin having a three-dimensional network structure may be used. The insulating layer can be formed by a method of applying a liquid resin with a roll coater in addition to a method of thermocompression bonding an insulating resin film.
[0037]
【The invention's effect】
  The wiring board of the present invention described above(Claim 1)In the through hole or recess of the core substrate,Through embedded resinSince the electrode of the built-in electronic component and the grooved conductor can be conducted with a short wiring, the resistance and inductance of the wiring are reduced. Accordingly, since the power supply to the electronic component and the grounding from the electronic component can be performed sufficiently, the function of the electronic component can be fully utilized and the electrical characteristics inside the wiring board can be stabilized. In addition, the core substrate can be effectively used at a high density.Further, in addition to functioning of the electronic component and stabilization of electrical characteristics, the electronic component can be embedded in the embedded resin and embedded in the core substrate more firmly through the concave groove, so that the electronic component can be embedded in the concave groove conductor. It is also possible to accurately connect to the wiring layer in the board and to ensure that the required operation is performed..
  According to the wiring board of claim 2, since the electrode of the electronic component built in the through hole or the recess through the embedded resin and the concave groove conductor are connected by a shorter wiring, the electronic It is possible to fully demonstrate the function of the parts.
  Furthermore, according to the wiring board of claim 3, since currents in opposite directions are applied to the electrodes of the adjacent electronic component and the grooved conductor, mutual inductance between these electrodes and the grooved conductor is reduced. It is possible to increase and reduce the overall loop inductance across both.As a result, the energization between the electronic components in the wiring board and the wiring layer and the energization between the wiring layers can be stably and reliably performed..
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a main part of one form of a wiring board in a wiring board according to the present invention.
2A is a cross-sectional view taken along the line AA in FIG. 1, FIG. 2B is an enlarged view of an alternate long and short dash line portion B in FIG. 1A, and FIG. FIG.
FIGS. 3A to 3D are schematic views showing main steps in the method of manufacturing the wiring board of FIG.
FIGS. 4A to 4D are schematic views showing main steps in the manufacturing method following FIG. 3D. FIGS.
5A is a cross-sectional view similar to FIG. 2A showing a modification of the wiring board of FIG. 1, and FIG. 5B is a schematic view showing an electrical arrangement relationship in FIG.
FIG. 6 is a cross-sectional view showing a main part in a wiring board of a different form of the present invention.
7A to 7D are schematic views showing main steps in the method for manufacturing the wiring board of FIG. 6;
8A is a perspective view showing the vicinity of a recessed groove conductor in the wiring board of FIG. 6, and FIGS. 8B and 8C are schematic views showing recessed groove conductors of different forms.
9A is a cross-sectional view showing a main part of a conventional wiring board, and FIG. 9B is a cross-sectional view taken along the line BB in FIG.
[Explanation of symbols]
1,1a ………………………… Wiring board
2 ……………………………… Core substrate
3 ……………………………… Surface
4 ……………………………… Back side
5 ……………………………… Through hole
6 ……………………………… Recess
7 ………………………………
8, 8a ~ 8f ……………… Concave groove conductor
10, 10b …………………… Chip capacitors (electronic components)
11, 11a, 11b, 12 ... electrodes
14a, 15a ……………… Wiring

Claims

A core substrate having a front surface and a back surface;
A through hole penetrating between the front surface and the back surface of the core substrate, or a recess opening on the front surface or the back surface of the core substrate;
An electronic component that is embedded in the through hole or recess through an embedded resin and has an electrode on at least one of the front surface and the back surface of the core substrate;
A concave groove provided on the side surface of the through hole or the concave portion along the thickness direction of the core substrate and protruding outward;
A grooved conductor formed on the inner wall surface of the groove,
A wiring board characterized by that.

The recessed groove conductor and the electrode of the electronic component are connected via a wiring formed on the front surface or the back surface of the core substrate .
The wiring board according to claim 1 .

The concave groove conductor and the electrode of the electronic component adjacent to each other across the side surface of the through hole or the concave portion are connected to a power supply potential or a ground potential opposite to each other .
The wiring board according to claim 1 or 2, wherein