JP2002185470A

JP2002185470A - Ｌａｎ接続システム

Info

Publication number: JP2002185470A
Application number: JP2000385324A
Authority: JP
Inventors: Toru Adachi; 徹足立
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-12-19
Filing date: 2000-12-19
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】選択されたデータのみをキャッシュメモリに
格納するＬＡＮ接続システムを提供する。【解決手段】ＬＡＮ制御部２４はＬＡＮ２からデータ
を受信してＬＡＮデータ判定部３１に渡す。ＬＡＮデー
タ判定部３１はキャッシュするかどうかを判定し、デー
タの先頭にキャッシュする／しないのフラグをたててキ
ャッシュアクセス部２３に渡す。キャッシュアクセス部
２３はデータをキャッシュする場合、データキャッシュ
メモリ１４のＬＡＮ用キャッシュＡに受信データを書き
込み、データを書き込んだ旨をキャッシュ制御部２２に
通知する。キャッシュ制御部２２はデータキャッシュメ
モリ１４のＬＡＮ用キャッシュＡのデータを主記憶部１
２に書き込む。また、キャッシュアクセス部２３はデー
タをキャッシュしない場合、ＬＡＮデータ判定部３１よ
り受け取ったデータを主記憶部１２に書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＡＮ（Ｌｏｃａ
ｌＡｒｅａＮｅｔｗｏｒｋ）接続システムに関し、
特にＬＡＮとこのＬＡＮに接続される装置との接続をな
すＬＡＮ接続システムに関する。

【０００２】

【従来の技術】ＬＡＮ接続システムは、特に汎用計算
機、コンピュータなどをＬＡＮに接続し、データ転送を
効率化する目的のために構成されている。

【０００３】このような、ＬＡＮに接続する汎用計算
機、コンピュータは、一般的に処理速度が高速化されて
はあるが、近年ＬＡＮのインタフェースが高速化されて
いるため、そのＬＡＮの処理速度を更に向上することが
要求されている。

【０００４】従来のＬＡＮ接続システムの例が、特公平
８−１７４０１号公報に開示されている。このＬＡＮ接
続システムは、図６に示す構成を成し、概略以下のよう
に動作する。

【０００５】すなわち、ＬＡＮ２よりデータが入力され
る場合、ＬＡＮ制御部２４でデータを受信する。ＬＡＮ
制御部２４で受信したデータはキャッシュアクセス部２
３に渡される。キャッシュアクセス部２３はデータキャ
ッシュメモリ１４のＬＡＮ用キャッシュＡに受信データ
を書込み、データを書込んだ旨をキャッシュ制御部２２
に書込信号として通知する。キャッシュ制御部２２はデ
ータキャッシュメモリ１４がキャッシュアクセス部２３
による書き込みで更新されたことを知ると、データキャ
ッシュメモリ１４のＬＡＮ用キャッシュＡのデータを主
記憶部１２のメモリマップ情報２１により指定された場
所に書き込む。ＣＰＵ部１１がＬＡＮ２からのデータを
読取るために主記憶部１２のメモリマップ情報２１で指
定された場所をアクセスするとき、データキャッシュメ
モリ１４のＬＡＮ用キャッシュＡをアクセスする。そし
て、ＬＡＮ２からの所要のデータがあれば読み、既にな
ければ主記憶部１２をアクセスし、データを読み取る。

【０００６】また、ＬＡＮ２にデータを出力する場合、
ＣＰＵ部１１はメモリマップ情報２１に従い、データキ
ャッシュメモリ１４のＬＡＮ用キャッシュＢをへて主記
憶部１２にアクセスし、出力データを主記憶部１２に書
き込む。キャッシュ制御部２２はデータキャッシュメモ
リ１４のＬＡＮ用キャッシュＢにＣＰＵ部１１から出力
データが書き込まれたことをＣＰＵ部１１の書込信号お
よびアドレス信号より知るとキャッシュアクセス部２３
に出力要求信号を出してデータキャッシュメモリ１４の
ＬＡＮ用キャッシュＢへのリードアクセスが可能である
ことを通知し、キャッシュアクセス部２３に出力データ
を読み取らせる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
従来の技術では、以下のような問題点がある。

【０００８】すなわち、特公平８−１７４０１号公報の
技術では、ＬＡＮ用キャッシュにＬＡＮのデータのすべ
てが直接格納されるためＬＡＮ用キャッシュメモリの容
量が増大してしまうこと、そしてキャッシュメモリに使
用されるメモリは高価であり費用効果が悪いこと、最後
にＬＡＮのデータのなかでキャッシュに格納しなくても
よいデータまでキャッシュに格納しＣＰＵ処理を待たな
ければならないこと、である。

【０００９】本発明の目的は、上記の問題点を解決し、
必要なデータのみをＬＡＮ用キャッシュメモリに格納す
るＬＡＮ接続システムを提供することにある。

【００１０】

【課題を解決するための手段】本願第１の発明のＬＡＮ
接続システムは、ＬＡＮと前記ＬＡＮに接続される装置
との接続をなすＬＡＮ接続システムであって、前記装置
内部の中央処理装置から直接アクセスできかつ前記ＬＡ
Ｎからもアクセスでき前記ＬＡＮからのデータが格納さ
れる第１のキャッシュメモリと、前記装置内部の中央処
理装置から直接アクセスできかつ前記ＬＡＮからもアク
セスでき前記中央処理装置からのデータが格納される第
２のキャッシュメモリと、前記装置内部の中央処理装置
から直接アクセスできかつ前記ＬＡＮからもアクセスで
き前記ＬＡＮからのデータが格納されるメインメモリ
と、前記ＬＡＮからのデータについてキャッシュする／
しないを判定するＬＡＮデータ判定手段と、前記ＬＡＮ
データ判定手段がキャッシュすると判定したデータを前
記第１のキャッシュメモリに格納しキャッシュしないと
判定したデータを前記メインメモリに格納するキャッシ
ュアクセス手段と、を有し、これら前記キャッシュメモ
リと前記メインメモリを介して前記装置と前記ＬＡＮと
の間でデータの授受を行うようにしたことを特徴とす
る。

【００１１】本願第２の発明のＬＡＮ接続システムは、
第１の発明において前記キャッシュメモリがビジー状態
のとき、該キャッシュメモリに書き込むべきデータを一
時保持するデータバッファを更に追加したことを特徴と
する。

【００１２】本願第３の発明のＬＡＮ接続システムは、
第１または第２の発明において前記ＬＡＮとの間でデー
タの授受を行うための複数のプロトコル情報を保持する
保持手段と、システム立上げ時に前記保持手段内の複数
のプロトコル情報の中から前記データの授受に必要なプ
ロトコル情報を読込む手段とを更に含み、この読込んだ
プロトコル情報を用いて前記データの授受を行うことを
特徴とする。

【００１３】本願第４の発明のＬＡＮ接続システムは、
第１または第２の発明において前記ＬＡＮデータ判定手
段が前記ＬＡＮからのデータのうち制御データについて
はキャッシュすると判定し制御データ以外のデータにつ
いてはキャッシュしないと判定することを特徴とする。

【００１４】本願第５の発明のＬＡＮ接続システムは、
第１または第２の発明において前記ＬＡＮデータ判定手
段は前記ＬＡＮからのデータがエラーデータの場合にエ
ラーデータを削除し前記装置内部の中央処理装置にエラ
ーがあったことを通知することを特徴とする。

【００１５】本願第６の発明のＬＡＮ接続システムは、
第３の発明において前記ＬＡＮデータ判定手段が前記プ
ロトコル情報により前記ＬＡＮからのデータをキャッシ
ュする／しないを判定することを特徴とする。

【００１６】

【発明の実施の形態】本発明は、従来のＬＡＮ接続シス
テムに、データをキャッシュメモリに格納するか否かを
判定するＬＡＮデータ判定部を設けたことを特徴とし、
ＬＡＮ用キャッシュのキャッシュメモリの増大を抑制す
る。

【００１７】本発明の第１の実施の形態について、図面
を参照して説明する。

【００１８】図１は、本発明の第１の実施の形態の構成
を示すブロック図である。

【００１９】図１を参照すると、本発明の一実施例とし
てのＬＡＮ接続システムが示されている。

【００２０】図１において、１は汎用計算機、１１は汎
用計算機１内のＣＰＵ部（中央処理装置）である。主記
憶部１２はデータキャッシュメモリ１４に接続され、デ
ータキャッシュメモリ１４はＣＰＵ部１１と共にＣＰＵ
バス１３に接続されている。また、汎用計算機１の立上
げのとき、ＬＡＮ２からのデータを格納するアドレスの
アドレス情報をＣＰＵ部１１へ渡すために、ＲＯＭや磁
気ディスク内に書き込まれたメモリマップ情報２１を読
み出して予め主記憶部１２に格納しておき、これをＣＰ
Ｕ部１１に読み込ませる。

【００２１】キャッシュ制御部２２は、データキャッシ
ュメモリ１４の内部を主記憶部１２に格納されたメモリ
マップ情報２１に従い汎用キャッシュ領域とＬＡＮ用キ
ャッシュ領域とに分割し、ＬＡＮ２とのアクセスの場合
にはＬＡＮ用キャッシュ領域に対してアクセスする。ま
た、キャッシュ制御部２２はデータキャッシュメモリ１
４に対してキャッシュアクセス部２３からアクセスがあ
ったとき、キャッシュアクセス部２３からの書込信号を
受け、データキャッシュメモリ１４のＬＡＮ用キャッシ
ュ領域の内容を直ちに主記憶部１２に書き込む。

【００２２】ＬＡＮ制御部２４は、ＬＡＮ２と物理的に
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ接続フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４はＬＡＮ２との接続許可を示すＬＡＮ接続フラグを調
べ、そのＬＡＮ接続フラグがセットしてあればデータを
送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取り込まない。また、ＬＡ
Ｎ制御部２４はＬＡＮ２からデータを受信し、定められ
たプロトコルで応答し、応答データをＬＡＮ２へ送出す
る。さらにまた、ＬＡＮ制御部２４はプロトコル解析後
のデータをＬＡＮデータ判定部３１に送る。

【００２３】ＬＡＮデータ判定部３１は、ＬＡＮ制御部
２４から入力されたデータをキャッシュするか及び有効
かを判定する。受信したデータが有効かどうかは、ＬＡ
Ｎデータ判定部３１において受信した事前に受信したデ
ータがあるか、既に通信がうち切られていないかどうか
の経歴があるかどうかで判定する。有効か否かの判定
後、エラーデータであればエラーであることをＬＡＮ制
御部２４およびＣＰＵ部１１に通知し、エラーデータを
削除する。キャッシュするか否かの判定後、データの先
頭にキャッシュする／しないのフラグをたてて、キャッ
シュアクセス部２３に送出する。ＬＡＮ２からのデータ
のうち、制御データのみキャッシュし、制御データ以外
のデータは主記憶部１２に格納するように制御する（フ
ラグをたてる）。制御データとは、本来の転送データと
は別に制御のためのデータのことである。例えば、ＴＣ
Ｐ（Transmission Control Protocol）などにおける通
信を行うルートを開設するためのＳＹＮ，ＡＣＫ，ＲＳ
Ｔ等、あるいはプロトコルの判別を行うためのＰＯＲＴ
番号等のデータである。

【００２４】キャッシュアクセス部２３は、ＬＡＮデー
タ判定部３１よりデータ受け取り、データの先頭のフラ
グでキャッシュするかどうかを判断する。データをキャ
ッシュする場合には、ＬＡＮデータ判定部３１より受取
ったデータをデータキャッシュメモリ１４のＬＡＮ用キ
ャッシュ領域に送り、キャッシュ制御部２２に書込信号
を出す。データをキャッシュしない場合には、ＬＡＮデ
ータ判定部３１より受取ったデータを主記憶部１２のＣ
ＰＵ部１１に格納されたメモリマップ情報２１により指
定された場所に書き込む。

【００２５】かかる構成において、汎用計算機１の立上
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とキャッシュ制御部２２とに登録する。そし
て、ＣＰＵ部１１が主記憶部１２もしくはデータキャッ
シュ１４にアクセスするときには、そのメモリマップ情
報２１によるメモリマッピングテーブルを参照してアク
セスをする。

【００２６】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、その受信データをプ
ロトコル解析し応答する。ＬＡＮ制御部２４で受信した
データはＬＡＮデータ判定部３１に渡される。ＬＡＮデ
ータ判定部３１はキャッシュするかどうかを判定し、デ
ータの先頭にキャッシュする／しないのフラグをたて
て、キャッシュアクセス部２３に渡す。キャッシュアク
セス部２３はデータをキャッシュする場合、データキャ
ッシュメモリ１４のＬＡＮ用キャッシュＡに受信データ
を書き込み、データを書き込んだ旨をキャッシュ制御部
２２に書込信号として通知する。データをキャッシュし
ない場合には、ＬＡＮデータ判定部３１より受け取った
データを主記憶部１２に書き込む。キャッシュ制御部２
２はデータキャッシュメモリ１４がキャッシュアクセス
部２３による書き込みで更新されたことを知ると、デー
タキャッシュメモリ１４のＬＡＮ用キャッシュＡのデー
タを主記憶部１２のメモリマップ情報２１により指定さ
れた場所に書き込む。ＣＰＵ部１１がＬＡＮ２からのデ
ータを読み取るために主記憶部１２のメモリマップ情報
２１で指定された場所をアクセスするとき、データキャ
ッシュメモリ１４のＬＡＮ用キャッシュＡをアクセスす
る。そして、ＬＡＮ２からの所要のデータがあれば読
み、既になければ主記憶部１２をアクセスし、データを
読み取る。

【００２７】汎用計算機１よりＬＡＮ２へデータを出力
する場合、ＣＰＵ部１１はメモリマップ情報２１に従
い、データキャッシュメモリ１４のＬＡＮ用キャッシュ
Ｂをへて主記憶部１２にアクセスし、出力データを主記
憶部１２に書き込む。キャッシュ制御部２２はデータキ
ャッシュメモリ１４のＬＡＮ用キャッシュＢにＣＰＵ部
１１から出力データが書き込まれたことをＣＰＵ部１１
の書込信号及びアドレス信号より知るとキャッシュアク
セス部２３に出力要求信号を出してデータキャッシュメ
モリ１４のＬＡＮ用キャッシュＢへのリードアクセスが
可能であることを通知し、キャッシュアクセス部２３に
出力データを読み取らせる。キャッシュアクセス部２３
は、ＬＡＮデータ判定部３１およびＬＡＮ制御部２４に
対しデータ出力信号を出し、出力をさせる。

【００２８】このようにして、ＬＡＮ２からのデータを
判定して制御データのみをキャッシュに格納すること
で、ＬＡＮ用キャッシュの容量を抑制することができ
る。また、エラーデータを判定して削除しエラーがあっ
たことのみをＣＰＵ部に伝えるので、ＣＰＵ部はエラー
フレームについては処置する必要がなくＣＰＵの処理効
率も向上する。

【００２９】次に、本発明の第２の実施の形態につい
て、図面を参照して説明する。

【００３０】図２は、本発明の第２の実施の形態の構成
を示すブロック図であり、図１と同等部分は同一符号に
より示されている。

【００３１】図２を参照すると、本発明の一実施例とし
てのＬＡＮ接続システムが示されている。

【００３２】図２において、本実施例では、ＣＰＵ部１
１からＬＡＮ２へのデータ送出速度とＬＡＮ２からＣＰ
Ｕ部１１へのデータ格納速度との違いを吸収し、データ
送出及びデータ格納の処理効率を上げるために、キャッ
シュアクセス部２３とＬＡＮ制御部２４との間にＬＡＮ
データバッファ２５が設けられている。そして、キャッ
シュアクセス部２３には入力データキューイングフラグ
と出力データキューイングフラグとを有している。それ
以外は第１の実施の形態（図１）の構成と同様である。

【００３３】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、受信データをプロト
コル解析し応答する。ＬＡＮ制御部２４で受信したデー
タはＬＡＮデータ判定部３１に渡される。ＬＡＮデータ
判定部３１はキャッシュするかどうかを判定し、データ
の先頭にキャッシュする／しないのフラグをたてて、キ
ャッシュアクセス部２３に渡す。キャッシュアクセス部
２３は、データをキャッシュする場合には、データキャ
ッシュメモリ１４のＬＡＮ用キャッシュＡに受信データ
を書き込み、キャッシュ制御部２２に書込信号として通
知する。データをキャッシュしない場合には、ＬＡＮデ
ータ判定部３１より受取ったデータを主記憶部１２に書
き込む。

【００３４】しかし、データをキャッシュする場合に、
データキャッシュメモリ１４がビジー状態である場合が
考えられる。この場合には、キャッシュアクセス部２３
はデータキャッシュメモリ１４のＬＡＮ用キャッシュＡ
に書き込めなかったデータをＬＡＮデータバッファ２５
にキューイングすることにより一時保持して入力データ
キューイングフラグをセットする。キャッシュアクセス
部２３はデータキャッシュメモリ１４のＬＡＮ用キャッ
シュがビジーでなくなったとき、入力データキューイン
グフラグが立っていれば、ＬＡＮデータバッファ２５に
キューイングされたデータを直ちにデキューし、データ
キャッシュメモリ１４のＬＡＮ用キャッシュＡに書き込
む。これにより、データキャッシュメモリ１４がビジー
状態である場合でもＬＡＮ２からのデータ受信がスムー
ズに行われる。なお、ＬＡＮデータ判定部３１は常にデ
ータの有効性を判定しており、受信中などで廃棄が発生
してしまったとパケット番号から判断した場合、ＬＡＮ
データバッファ２５にある無効となったデータを削除す
る。後の処理は第１の実施の形態の場合と同様である。

【００３５】かかる構成において、汎用計算機１よりＬ
ＡＮ２にデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、データキャッシュメモリ１４の
ＬＡＮ用キャッシュＢをへて主記憶部１２にアクセスし
出力データを主記憶部１２に書き込む。キャッシュ制御
部２２はデータキャッシュメモリ１４のＬＡＮ用キャッ
シュＢにＣＰＵ部１１から出力データが書き込まれたこ
とをＣＰＵ部１１の書込信号及びアドレス信号より知る
とキャッシュアクセス部２３に出力要求信号を出し、デ
ータキャッシュメモリ１４のＬＡＮ用キャッシュＢへの
リードアクセスが可能であることを通知する。そして、
キャッシュアクセス部２３に出力データを読み取らせ
る。

【００３６】しかし、ＬＡＮ制御部２４がビジー状態で
キャッシュアクセス部２３がデータを書き込めないとき
にはＬＡＮデータバッファ２５にキャッシュアクセス部
２３がデータをキューイングし、出力データキューイン
グフラグをセットする。ＬＡＮ制御部２４は、キャッシ
ュアクセス部２３の出力データキューイングフラグがセ
ットされていた場合には、ＬＡＮデータバッファ２５か
らデータを読み取る。

【００３７】次に、本発明の第３の実施の形態につい
て、図面を参照して説明する。

【００３８】図３は、本発明の第３の実施の形態の構成
を示すブロック図であり、図１と同等部分は同一符号に
より示されている。

【００３９】図３を参照すると、本発明の一実施例とし
てのＬＡＮ接続システムが示されている。

【００４０】図３において、１は汎用計算機、１１は汎
用計算機１のＣＰＵ部（中央処理装置）である。主記憶
部１２はＬＡＮ用キャッシュ制御部１６に接続され、Ｌ
ＡＮ用キャッシュ制御部１６は汎用データキャッシュ１
５に接続されており、汎用データキャッシュ１５はＣＰ
Ｕ部１１と共にＣＰＵバス１３に接続されている。ま
た、汎用計算機１の立上げのとき、ＬＡＮ２からのデー
タを格納するアドレスのアドレス情報をＣＰＵ部１１に
渡すために、メモリマップ情報２１を予め主記憶部１２
に格納しておいてＣＰＵ部１１に読み込ませる。

【００４１】ＬＡＮ用キャッシュ制御部１６は、主記憶
部１２に格納されたメモリマップ情報２１にＬＡＮ用キ
ャッシュアドレスを格納し、通過するデータのアドレス
をフィルタリングしてＬＡＮ用データの場合にのみ、そ
れを格納する。また、ＬＡＮ用キャッシュ制御部１６に
対してキャッシュアクセス部２３からアクセスがあった
とき、キャッシュアクセス部２３からの書込信号を受
け、ＬＡＮ用キャッシュ制御部１６に格納された内容を
直ちに主記憶部１２へ書き込む。

【００４２】ＬＡＮ制御部２４は、ＬＡＮ２と物理的に
接続され、ＬＡＮ２との間でデータの送受信を行う。ま
た、ＬＡＮ制御部２４はＬＡＮ制御フラグをもち、ＬＡ
Ｎ制御部２４自身の機能調査が正常に終了するとそのＬ
ＡＮ接続フラグをセットする。そして、ＬＡＮ制御部２
４は、ＬＡＮ２との接続許可を示すＬＡＮ接続フラグを
調べ、そのＬＡＮ接続フラグがセットしてあればデータ
を送受信し、ＬＡＮ接続フラグがセットされていなけれ
ば、ＬＡＮ２からのデータを取り込まない。また、ＬＡ
Ｎ制御部２４は、ＬＡＮ２よりデータを受信し、定めら
れたプロトコルで応答し、応答データをＬＡＮ２へ送出
する。さらにまた、ＬＡＮ制御部２４はプロトコル解析
後のデータをＬＡＮデータ判定部３１に送る。

【００４３】ＬＡＮデータ判定部３１は、ＬＡＮ制御部
２４から入力されたデータをキャッシュするか及び有効
かを判定する。有効か否かの判定後、エラーデータであ
ればエラーであることをＬＡＮ制御部２４およびＣＰＵ
部１１に通知し、エラーデータを削除する。キャッシュ
するか否かの判定後、データの先頭にキャッシュする／
しないのフラグをたてて、キャッシュアクセス部２３に
送出する。

【００４４】キャッシュアクセス部２３はＬＡＮデータ
判定部３１よりデータを受け取り、データの先頭のフラ
グでキャッシュするかどうかを判断する。データをキャ
ッシュする場合には、ＬＡＮデータ判定部３１より受け
取ったデータをＬＡＮ用キャッシュ制御部１６に送ると
同時に書込信号を出す。データをキャッシュしない場合
には、ＬＡＮデータ判定部３１より受け取ったデータを
主記憶部１２のＣＰＵ部１１に格納されたメモリマップ
情報２１により指定された場所に書き込む。

【００４５】かかる構成において、汎用計算機１の立上
げ時に、ＣＰＵ部１１がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報２１をＣ
ＰＵ部１１とＬＡＮ用キャッシュ制御部１６とに登録す
る。そして、ＣＰＵ部１１は主記憶部１２にアクセスす
るときには、そのメモリマップ情報２１によるメモリマ
ッピングテーブルを参照してアクセスをする。

【００４６】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、その受信データをＬ
ＡＮ制御部２４がプロトコル解析し応答する。ＬＡＮ制
御部２４で受信したデータはＬＡＮデータ判定部３１に
渡される。ＬＡＮデータ判定部３１はキャッシュするか
どうかを判定し、データの先頭にキャッシュする／しな
いのフラグをたてて、キャッシュアクセス部２３に渡
す。キャッシュアクセス部２３はデータをキャッシュす
る場合、ＬＡＮ用キャッシュ制御部１６に受信データを
書き込み、データを書き込んだ旨を書込信号でＬＡＮ用
キャッシュ制御部１６に通知する。データをキャッシュ
しない場合には、ＬＡＮデータ判定部３１より受け取っ
たデータを主記憶部１２に書き込む。ＬＡＮ用キャッシ
ュ制御部１６はキャッシュアクセス部２３による書き込
みで更新されたとき、ＬＡＮ用キャッシュ制御部１６の
データを主記憶部１２のメモリマップ情報２１により指
定された場所に書き込む。ＣＰＵ部１１がＬＡＮ２から
のデータを読み取るために主記憶部１２のメモリマップ
情報２１で指定された場所をアクセスするとき、ＬＡＮ
用キャッシュ制御部１６をアクセスする。そして、ＬＡ
Ｎ用キャッシュ制御部１６はアドレス信号をフィルタリ
ングし、ＬＡＮ用キャッシュ制御部１６に格納されてい
るデータを調べ、ＬＡＮ２からの所要のデータがあれば
読み、既になければ主記憶部１２からデータを読み取
る。

【００４７】かかる構成において、汎用計算機１よりＬ
ＡＮ２へデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６とをへて主記憶部１２にア
クセスし、出力データを主記憶部１２に書き込む。ＬＡ
Ｎ用キャッシュ制御部１６はＣＰＵ部１１から出力デー
タが書き込まれたことをＣＰＵ部１１の書込信号とアド
レス信号より知るとキャッシュアクセス部２３に出力要
求信号を出しリードアクセスが可能であることを通知す
る。そして、キャッシュアクセス部２３に出力データを
読み取らせる。キャッシュアクセス部２３は、ＬＡＮデ
ータ判定部３１およびＬＡＮ制御部２４に対しデータ出
力信号を出し、出力をさせる。

【００４８】次に、本発明の第４の実施の形態につい
て、図面を参照して説明する。

【００４９】図４は、本発明の第４の実施の形態の構成
を示すブロック図であり、図１〜図３と同等部分は同一
符号により示されている。

【００５０】図４を参照すると、本発明の一実施例とし
てのＬＡＮ接続システムが示されている。

【００５１】図４において、本実施例では、ＣＰＵ部１
１からＬＡＮ２へのデータ送出速度とＬＡＮ２からＣＰ
Ｕ部１１へのデータ格納速度との違いを吸収し、データ
送出及びデータ格納の処理効率を上げるために、キャッ
シュアクセス部２３とＬＡＮ制御部２４との間にＬＡＮ
データバッファ２５が設けられている。そして、キャッ
シュアクセス部２３には入力データキューイングフラグ
と出力データキューイングフラグとを有している。それ
以外は第３の実施の形態（図３）の構成と同様である。

【００５２】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、受信データをＬＡＮ
制御部２４がプロトコル解析し応答する。ＬＡＮ制御部
２４で受信したデータはＬＡＮデータ判定部３１に渡さ
れる。ＬＡＮデータ判定部３１はキャッシュするかどう
かを判定し、データの先頭にキャッシュする／しないの
フラグをたてて、キャッシュアクセス部２３に渡す。キ
ャッシュアクセス部２３は、データをキャッシュする場
合には、ＬＡＮ用キャッシュ制御部１６に受信データを
書き込む。データをキャッシュしない場合には、ＬＡＮ
データ判定部３１より受取ったデータを主記憶部１２に
書き込む。

【００５３】しかし、データをキャッシュする場合に、
ＬＡＮ用キャッシュ制御部１６がビジー状態である場合
が考えられる。この場合には、キャッシュアクセス部２
３はＬＡＮ用キャッシュ制御部１６に書き込めなかった
データをＬＡＮデータバッファ２５にキューイングする
ことにより一時保持し入力データキューイングフラグを
セットする。キャッシュアクセス部２３はＬＡＮ用キャ
ッシュ制御部１６がビジーでなくなったとき、入力デー
タキューイングフラグが立っていれば、ＬＡＮデータバ
ッファ２５にキューイングされたデータを直ちにデキュ
ーし、ＬＡＮ用キャッシュ制御部１６に書き込む。こう
することにより、ＬＡＮ用キャッシュ制御部１６がビジ
ー状態である場合でもデータ転送がスムーズに行われ
る。なお、ＬＡＮデータ判定部３１は常にデータの有効
性を判定しており、受信中などで廃棄が発生してしまっ
たとパケット番号から判断した場合、ＬＡＮデータバッ
ファ２５にある無効となったデータを削除する。後の処
理は第３の実施例の場合と同様である。

【００５４】かかる構成において、汎用計算機１よりＬ
ＡＮ２にデータを出力する場合、ＣＰＵ部１１はメモリ
マップ情報２１に従い、汎用データキャッシュ１５とＬ
ＡＮ用キャッシュ制御部１６をへて主記憶部１２にアク
セスし出力データを主記憶部１２に書き込む。ＬＡＮ用
キャッシュ制御部１６はＣＰＵ部１１から出力データが
書き込まれたことをＣＰＵ部１１の書込信号及びアドレ
ス信号より知るとキャッシュアクセス部２３に出力要求
信号を出し、ＬＡＮ用キャッシュ制御部１６へのリード
アクセスが可能であることを通知する。そして、キャッ
シュアクセス部２３に出力データを読み取らせる。

【００５５】その後、ＬＡＮ制御部２４がビジー状態で
キャッシュアクセス部２３がデータを書き込めないとき
にはＬＡＮデータバッファ２５にキャッシュアクセス部
２３がデータをキューイングし、出力データキューイン
グフラグをセットする。ＬＡＮ制御部２４は、キャッシ
ュアクセス部２３の出力データキューイングフラグがセ
ットされていた場合には、ＬＡＮデータバッファ２５か
らデータを読み取る。

【００５６】このようにして、上述の第２〜第４の実施
の形態においても、第１の実施の形態と同様の効果が得
られる。

【００５７】次に、本発明の第５の実施の形態につい
て、図面を参照して説明する。

【００５８】図５は、本発明の第５の実施の形態の構成
を示すブロック図であり、図１〜図４と同等部分は同一
符号により示されている。

【００５９】図５を参照すると、本発明の一実施例とし
てのＬＡＮ接続システムが示されている。

【００６０】図５において、本実施の形態では、ＬＡＮ
制御部２４が複数のプロトコルに対応できるように、Ｌ
ＡＮ制御部２４に接続されるＬＡＮ２の様々なプロトコ
ル情報をＬＡＮ制御部２４に与えるプロトコル情報部２
６が設けられている。この点を除けば第２の実施の形態
（図２）の構成と同様である。

【００６１】メモリマップ情報２１には、プロトコル選
別情報をつけ加えておく。

【００６２】汎用計算機１の立上げ時、メモリマップ情
報２１に付加したプロトコル選別情報を主記憶部１２に
格納する。主記憶部１２に設定したプロトコル選別情報
をキャッシュ制御部２２が読み取る。キャッシュアクセ
ス部２３は汎用計算機１の立上げ時キャッシュ制御部２
２に設定された情報を読み取り、ＬＡＮデータ判定部３
１を経由してＬＡＮ制御部２４に送出する。ＬＡＮ制御
部２４は受け取ったプロトコル選別情報を基にプロトコ
ル情報部２６より必要なプロトコルを読み込み、ＬＡＮ
接続フラグをセットする。

【００６３】ＬＡＮ２よりデータが入力される場合、Ｌ
ＡＮ制御部２４でデータを受信し、その受信データをプ
ロトコル解析し応答する。ＬＡＮ制御部２４で受信した
データはＬＡＮデータ判定部３１に渡される。ＬＡＮデ
ータ判定部３１はキャッシュするかどうかを判定し、デ
ータの先頭にキャッシュする／しないのフラグをたて
て、キャッシュアクセス部２３に渡す。この場合、ＬＡ
Ｎデータ判定部３１はプロトコルによりキャッシュする
／しないを判定する。すなわち、特定のプロトコルによ
るデータをキャッシュし、それ以外のプロトコルによる
データをキャッシュしないように判定してもよいし、特
定のプロトコルによるデータをキャッシュしなく、それ
以外のプロトコルによるデータをキャッシュするように
判定してもよい。

【００６４】このようにして、ＬＡＮ２からのデータを
判定して特定のプロトコルによるデータのみをキャッシ
ュに格納することで、ＬＡＮ用キャッシュの容量を抑制
することができる。

【００６５】なお、上述した各実施の形態におけるキャ
ッシュメモリは、ＣＰＵ側およびＬＡＮ側の両方からア
クセスできるように構成する必要がある。例えば、周知
のデュアルポートＲＡＭを用いれば良い。そして、ＬＡ
Ｎ側からキャッシュメモリへの書き込みについては、受
信したパケットのヘッダ等を取り除いたデータ部分を単
位として行えば良い。このように、主記憶よりも高速に
アクセスできるキャッシュメモリを使用するため、デー
タ転送処理が高速に実行できるのである。

【００６６】また、上述した各実施の形態では汎用計算
機についてのシステムの場合を説明したが、これに限ら
ず各種の装置について本実施例が適用できる。

【００６７】

【発明の効果】第１の効果は、ＬＡＮ用キャッシュの増
大を抑制し、ＬＡＮ用キャッシュの効率的な容量を勘案
することで費用効果が上がることである。

【００６８】その理由は、ＬＡＮのデータを判定してＬ
ＡＮ用キャッシュにはＬＡＮのデータのうち選択された
データのみを格納し選択されなかったデータは主記憶部
に格納する手段を設けたからである。

【００６９】第２の効果は、ＬＡＮ用キャッシュへの格
納効率が上がり本来のＬＡＮのデータ転送のみにリソー
スを集中できＣＰＵの処理効率も向上することである。

【００７０】その理由は、エラーデータを判定して削除
しエラーがあったことのみをＣＰＵ部に伝える手段を設
けたからである。これにより、ＣＰＵは必要ないエラー
フレームについては処置する必要がなくなるとともにＬ
ＡＮ用キャッシュに格納する必要もなくなる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図

【図２】本発明の第２の実施の形態の構成を示すブロッ
ク図

【図３】本発明の第３の実施の形態の構成を示すブロッ
ク図

【図４】本発明の第４の実施の形態の構成を示すブロッ
ク図

【図５】本発明の第５の実施の形態の構成を示すブロッ
ク図

【図６】従来のＬＡＮ接続システムの構成を示すブロッ
ク図

【符号の説明】

１汎用計算機２ＬＡＮ１１ＣＰＵ部１２主記憶部１３ＣＰＵバス１４データキャッシュメモリ１５汎用データキャッシュ１６ＬＡＮ用キャッシュ制御部２１メモリマップ情報２２キャッシュ制御部２３キャッシュアクセス部２４ＬＡＮ制御部２５ＬＡＮデータバッファ２６プロトコル情報部３１ＬＡＮデータ判定部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 12/08 ５５１Ｇ０６Ｆ 12/08 ５５１Ｃ 15/16 ６４５ 15/16 ６４５ 15/167 15/167 Ｂ

Claims

【特許請求の範囲】

【請求項１】ＬＡＮと前記ＬＡＮに接続される装置と
の接続をなすＬＡＮ接続システムであって、前記装置内
部の中央処理装置から直接アクセスできかつ前記ＬＡＮ
からもアクセスでき前記ＬＡＮからのデータが格納され
る第１のキャッシュメモリと、前記装置内部の中央処理
装置から直接アクセスできかつ前記ＬＡＮからもアクセ
スでき前記中央処理装置からのデータが格納される第２
のキャッシュメモリと、前記装置内部の中央処理装置か
ら直接アクセスできかつ前記ＬＡＮからもアクセスでき
前記ＬＡＮからのデータが格納されるメインメモリと、
前記ＬＡＮからのデータについてキャッシュする／しな
いを判定するＬＡＮデータ判定手段と、前記ＬＡＮデー
タ判定手段がキャッシュすると判定したデータを前記第
１のキャッシュメモリに格納しキャッシュしないと判定
したデータを前記メインメモリに格納するキャッシュア
クセス手段と、を有し、これら前記キャッシュメモリと
前記メインメモリを介して前記装置と前記ＬＡＮとの間
でデータの授受を行うようにしたことを特徴とするＬＡ
Ｎ接続システム。
【請求項２】前記キャッシュメモリがビジー状態のと
き、該キャッシュメモリに書き込むべきデータを一時保
持するデータバッファを更に追加したことを特徴とする
請求項１記載のＬＡＮ接続システム。
【請求項３】前記ＬＡＮとの間でデータの授受を行う
ための複数のプロトコル情報を保持する保持手段と、シ
ステム立上げ時に前記保持手段内の複数のプロトコル情
報の中から前記データの授受に必要なプロトコル情報を
読込む手段とを更に含み、この読込んだプロトコル情報
を用いて前記データの授受を行うことを特徴とする請求
項１または２記載のＬＡＮ接続システム。
【請求項４】前記ＬＡＮデータ判定手段が前記ＬＡＮ
からのデータのうち制御データについてはキャッシュす
ると判定し制御データ以外のデータについてはキャッシ
ュしないと判定することを特徴とする請求項１または２
記載のＬＡＮ接続システム。
【請求項５】前記ＬＡＮデータ判定手段は前記ＬＡＮ
からのデータがエラーデータの場合にエラーデータを削
除し前記装置内部の中央処理装置にエラーがあったこと
を通知することを特徴とする請求項１または２記載のＬ
ＡＮ接続システム。
【請求項６】前記ＬＡＮデータ判定手段が前記プロト
コル情報により前記ＬＡＮからのデータをキャッシュす
る／しないを判定することを特徴とする請求項３記載の
ＬＡＮ接続システム。