JP2002185329A - Σδａｄ変換器 - Google Patents
Σδａｄ変換器Info
- Publication number
- JP2002185329A JP2002185329A JP2000378347A JP2000378347A JP2002185329A JP 2002185329 A JP2002185329 A JP 2002185329A JP 2000378347 A JP2000378347 A JP 2000378347A JP 2000378347 A JP2000378347 A JP 2000378347A JP 2002185329 A JP2002185329 A JP 2002185329A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- operational amplifier
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 バッファを設けずに入力インピーダンスを大
きくして、出力インピーダンスの大きい電圧の測定を行
うことを目的とする。 【解決手段】 入力端子とオペアンプ１０からなる積分
器１２とコンパレータ１４とフリップフロップ１６を直
列に接続し、前記フリップフロップの出力信号を出力端
子に接続すると共に、その出力信号をＤ／Ａ変換器１８
を介して前記オペアンプに帰還して、入力信号に対応す
るパルス密度信号を出力するΣΔＡＤ変換器において、
前記入力端子をオペアンプの非反転入力端子に接続し、
Ｄ／Ａ変換器の出力をオペアンプの反転入力端子に接続
する。
きくして、出力インピーダンスの大きい電圧の測定を行
うことを目的とする。 【解決手段】 入力端子とオペアンプ１０からなる積分
器１２とコンパレータ１４とフリップフロップ１６を直
列に接続し、前記フリップフロップの出力信号を出力端
子に接続すると共に、その出力信号をＤ／Ａ変換器１８
を介して前記オペアンプに帰還して、入力信号に対応す
るパルス密度信号を出力するΣΔＡＤ変換器において、
前記入力端子をオペアンプの非反転入力端子に接続し、
Ｄ／Ａ変換器の出力をオペアンプの反転入力端子に接続
する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号に対応す
るパルス密度信号を出力するΣΔＡＤ変換器に関し、特
にバッファを用いずに高入力インピーダンスを実現する
と共に、抵抗値の測定を可能にするΣΔＡＤ変換器に関
する。
るパルス密度信号を出力するΣΔＡＤ変換器に関し、特
にバッファを用いずに高入力インピーダンスを実現する
と共に、抵抗値の測定を可能にするΣΔＡＤ変換器に関
する。
【０００２】
【従来の技術】従来のΣΔＡＤ変換器５９の構成を図７
を用いて説明する。入力端子であるＶｉｎをオペアンプ
５０の反転入力端子に接続し、オペアンプ５０からなる
積分器５２とコンパレータ５４とフリップフロップ５６
を直列に接続している。フリップフロップ５６の出力信
号は１ビットのデジタル信号であり、通常は移動平均フ
ィルタを通して、通常の多ビットのデジタル値を得るよ
うになっている。
を用いて説明する。入力端子であるＶｉｎをオペアンプ
５０の反転入力端子に接続し、オペアンプ５０からなる
積分器５２とコンパレータ５４とフリップフロップ５６
を直列に接続している。フリップフロップ５６の出力信
号は１ビットのデジタル信号であり、通常は移動平均フ
ィルタを通して、通常の多ビットのデジタル値を得るよ
うになっている。
【０００３】そのフリップフロップ５６の出力信号を出
力端子側（図７の→ＤＡＴＡ）に接続すると共に、その
出力信号をＤ／Ａ変換器５８を介してオペアンプ５０の
反転入力端子に帰還している。ここで、Ｄ／Ａ変換器５
８は、例えば、入力信号がＬｏｗ信号の時に＋Ｖｒｅ
ｆ、Ｈｉｇｈ信号の時に−Ｖｒｅｆを出力するような、
１ビットのＤ／Ａ変換器である。また、オペアンプは下
記の式（１）を満足するように動作する。
力端子側（図７の→ＤＡＴＡ）に接続すると共に、その
出力信号をＤ／Ａ変換器５８を介してオペアンプ５０の
反転入力端子に帰還している。ここで、Ｄ／Ａ変換器５
８は、例えば、入力信号がＬｏｗ信号の時に＋Ｖｒｅ
ｆ、Ｈｉｇｈ信号の時に−Ｖｒｅｆを出力するような、
１ビットのＤ／Ａ変換器である。また、オペアンプは下
記の式（１）を満足するように動作する。
【０００４】
【数１】
【０００５】つぎに図７に示すΣΔＡＤ変換器の動作を
説明する。まずＶｉｎからの入力信号はオペアンプ５０
を介して積分器５２に入力され、その出力はコンパレー
タ５４に入力される。
説明する。まずＶｉｎからの入力信号はオペアンプ５０
を介して積分器５２に入力され、その出力はコンパレー
タ５４に入力される。
【０００６】コンパレータ５４の出力は、フリップフロ
ップ５６に入力され、その出力は出力側（図７の→ＤＡ
ＴＡ）に出力される。また、フリップフロップ５６に
は、ΣΔＡＤ変換器のサンプリング信号となる内部クロ
ック信号ＣＬＫが接続され、その出力はＤ／Ａ変換器５
８を介してオペアンプ５０の反転入力端子に入力され
る。
ップ５６に入力され、その出力は出力側（図７の→ＤＡ
ＴＡ）に出力される。また、フリップフロップ５６に
は、ΣΔＡＤ変換器のサンプリング信号となる内部クロ
ック信号ＣＬＫが接続され、その出力はＤ／Ａ変換器５
８を介してオペアンプ５０の反転入力端子に入力され
る。
【０００７】このような構成のΣΔＡＤ変換器５９では
入力信号は積分器５２によって積分され、積分された出
力信号はコンパレータ５４の既定値と比較される。比較
後の出力信号はフリップフロップ５６に入力され、クロ
ック信号ＣＬＫのタイミングによってハイ、ロウを繰り
返し出力信号を出力する。そして、フリップフロップ５
６の出力信号はＤ／Ａ変換器５８によってアナログ信号
に変換された後、オペアンプ５０によってＶｉｎからの
入力信号と加算される。
入力信号は積分器５２によって積分され、積分された出
力信号はコンパレータ５４の既定値と比較される。比較
後の出力信号はフリップフロップ５６に入力され、クロ
ック信号ＣＬＫのタイミングによってハイ、ロウを繰り
返し出力信号を出力する。そして、フリップフロップ５
６の出力信号はＤ／Ａ変換器５８によってアナログ信号
に変換された後、オペアンプ５０によってＶｉｎからの
入力信号と加算される。
【０００８】このような動作を繰り返すことによって、
ΣΔＡＤ変換器５９は、Ｖｉｎからの入力信号に対応し
たパルス密度信号を出力することが可能である。
ΣΔＡＤ変換器５９は、Ｖｉｎからの入力信号に対応し
たパルス密度信号を出力することが可能である。
【０００９】
【発明が解決しようとする課題】しかしながら、図７に
示すΣΔＡＤ変換器５９の入力インピーダンスは抵抗Ｒ
１であり、出力インピーダンスが大きい電圧の測定は困
難である。そのために、図８に示すような入力インピー
ダンスが大きいオペアンプ８０からなるバッファを設け
るのが一般的である。さらに、入力電圧に応じて電圧の
レンジを切り替えるためには、抵抗Ｒ３又はＲ４の抵抗
値をアナログマルチプレクサ等で切り替える必要があ
る。
示すΣΔＡＤ変換器５９の入力インピーダンスは抵抗Ｒ
１であり、出力インピーダンスが大きい電圧の測定は困
難である。そのために、図８に示すような入力インピー
ダンスが大きいオペアンプ８０からなるバッファを設け
るのが一般的である。さらに、入力電圧に応じて電圧の
レンジを切り替えるためには、抵抗Ｒ３又はＲ４の抵抗
値をアナログマルチプレクサ等で切り替える必要があ
る。
【００１０】本発明は上記の事情を背景としてなされた
ものであり、バッファを設けずに入力インピーダンスが
大きくし、出力インピーダンスが大きい電圧の測定を可
能にするΣΔＡＤ変換器を提供することを目的とする。
ものであり、バッファを設けずに入力インピーダンスが
大きくし、出力インピーダンスが大きい電圧の測定を可
能にするΣΔＡＤ変換器を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明は、入力端子とオペアンプ
からなる積分器とコンパレータとフリップフロップを直
列に接続し、前記フリップフロップの出力信号を出力端
子に接続すると共に、その出力信号をＤ／Ａ変換器を介
して前記加算器に帰還して、入力信号に対応するパルス
密度信号を出力するΣΔＡＤ変換器において、前記入力
端子をオペアンプの非反転入力端子に接続し、Ｄ／Ａ変
換器の出力をオペアンプの反転入力端子に接続すること
を特徴とする。
めに、請求項１に記載の発明は、入力端子とオペアンプ
からなる積分器とコンパレータとフリップフロップを直
列に接続し、前記フリップフロップの出力信号を出力端
子に接続すると共に、その出力信号をＤ／Ａ変換器を介
して前記加算器に帰還して、入力信号に対応するパルス
密度信号を出力するΣΔＡＤ変換器において、前記入力
端子をオペアンプの非反転入力端子に接続し、Ｄ／Ａ変
換器の出力をオペアンプの反転入力端子に接続すること
を特徴とする。
【００１２】このような構成によれば、入力端子をオペ
アンプの非反転入力端子に接続することで入力インピー
ダンスを非常に大きくすることができ、出力インピーダ
ンスが大きい電圧の測定も可能になる。
アンプの非反転入力端子に接続することで入力インピー
ダンスを非常に大きくすることができ、出力インピーダ
ンスが大きい電圧の測定も可能になる。
【００１３】また、請求項２に記載の発明は、請求項１
に記載の発明に加え、前記フリップフロップと前記Ｄ／
Ａ変換器との間にコントローラを接続したことを特徴と
する。
に記載の発明に加え、前記フリップフロップと前記Ｄ／
Ａ変換器との間にコントローラを接続したことを特徴と
する。
【００１４】このような構成によれば、フリップフロッ
プとＤ／Ａ変換器との間にフリップフロップからの出力
信号のＤＵＴＹ比αをコントロールするコントローラが
追加され、ＤＵＴＹ比αをコントロールすることで測定
するための入力電圧のレンジを可変とすることが可能に
なる。
プとＤ／Ａ変換器との間にフリップフロップからの出力
信号のＤＵＴＹ比αをコントロールするコントローラが
追加され、ＤＵＴＹ比αをコントロールすることで測定
するための入力電圧のレンジを可変とすることが可能に
なる。
【００１５】さらに、請求項３に記載の発明は、請求項
２に記載の発明に加え、複数の抵抗と前記オペアンプと
の間にマルチプレクサを接続し、該マルチプレクサによ
り前記オペアンプに入力される電圧を切り換えることを
特徴とする。
２に記載の発明に加え、複数の抵抗と前記オペアンプと
の間にマルチプレクサを接続し、該マルチプレクサによ
り前記オペアンプに入力される電圧を切り換えることを
特徴とする。
【００１６】このような構成によれば、リファレンスと
なる複数の抵抗を用いΣΔＡＤ変換器に入力される電圧
をマルチプレクサで順次切り替え、オフセット及び基準
電圧の影響を排除することで、更には、リファレンスと
なる複数の抵抗に温度特性の優れた抵抗を用いることに
よって、周囲温度の影響を受けにくくすることができる
とともに正確な温度特性を得ることができ、抵抗値測定
に正確を期すことが可能になる。
なる複数の抵抗を用いΣΔＡＤ変換器に入力される電圧
をマルチプレクサで順次切り替え、オフセット及び基準
電圧の影響を排除することで、更には、リファレンスと
なる複数の抵抗に温度特性の優れた抵抗を用いることに
よって、周囲温度の影響を受けにくくすることができる
とともに正確な温度特性を得ることができ、抵抗値測定
に正確を期すことが可能になる。
【００１７】
【発明の実施の形態】つぎに本発明の実施の形態を図面
を参照して説明する。図１は本発明に係るΣΔＡＤ変換
器の構成図である。従来と同様に、オペアンプ１０から
なる積分器１２とコンパレータ１４とフリップフロップ
１６を直列に接続してあり、そのフリップフロップ１６
の出力信号を出力端子側（図１の→ＤＡＴＡ）に接続す
ると共に、その出力信号をＤ／Ａ変換器１８を介してオ
ペアンプ１０に帰還している。
を参照して説明する。図１は本発明に係るΣΔＡＤ変換
器の構成図である。従来と同様に、オペアンプ１０から
なる積分器１２とコンパレータ１４とフリップフロップ
１６を直列に接続してあり、そのフリップフロップ１６
の出力信号を出力端子側（図１の→ＤＡＴＡ）に接続す
ると共に、その出力信号をＤ／Ａ変換器１８を介してオ
ペアンプ１０に帰還している。
【００１８】従来と異なる構成は、入力端子であるＶｉ
ｎがオペアンプ１０の非反転入力端子に接続し、Ｄ／Ａ
変換器１８を介しているフリップフロップ１６の出力信
号をオペアンプ１０の反転入力端子に接続していること
である。
ｎがオペアンプ１０の非反転入力端子に接続し、Ｄ／Ａ
変換器１８を介しているフリップフロップ１６の出力信
号をオペアンプ１０の反転入力端子に接続していること
である。
【００１９】そのため、オペアンプ１０は以下に示す式
（２）を満足するように動作する。
（２）を満足するように動作する。
【００２０】
【数２】
【００２１】従って、ΣΔＡＤ変換器の出力（ＤＡＴ
Ａ）は以下に示す式（３）で表せられる。
Ａ）は以下に示す式（３）で表せられる。
【００２２】
【数３】
【００２３】つぎに図２はΣΔＡＤ変換器のフリップフ
ロップ１６からＤ／Ａ変換器の途中に信号のＤＵＴＹを
コントロールする回路（コントローラ２０）を追加した
構成であり、他は図１の構成と同じである。そして、フ
リップフロップ１６とコントローラ２０とでマイクロプ
ロセッサ２２の役割を果たす。
ロップ１６からＤ／Ａ変換器の途中に信号のＤＵＴＹを
コントロールする回路（コントローラ２０）を追加した
構成であり、他は図１の構成と同じである。そして、フ
リップフロップ１６とコントローラ２０とでマイクロプ
ロセッサ２２の役割を果たす。
【００２４】図３はコントローラ２０の動作を示すタイ
ムチャートである。コントローラ２０では、Ｌｏｗ信号
が入力されたときにＬｏｗ信号を出力する。そして、Ｈ
ｉｇｈ信号が入力されたときには、所定の幅のＤＵＴＹ
比αのＨｉｇｈ信号（波形）を出力する。また、Ｄ／Ａ
変換器ではＬｏｗ信号が入力されたときに０を出力し、
Ｈｉｇｈ信号が入力されたときにＶｒｅｆを出力する。
ムチャートである。コントローラ２０では、Ｌｏｗ信号
が入力されたときにＬｏｗ信号を出力する。そして、Ｈ
ｉｇｈ信号が入力されたときには、所定の幅のＤＵＴＹ
比αのＨｉｇｈ信号（波形）を出力する。また、Ｄ／Ａ
変換器ではＬｏｗ信号が入力されたときに０を出力し、
Ｈｉｇｈ信号が入力されたときにＶｒｅｆを出力する。
【００２５】このような条件下では、オペアンプ１０は
下記の式（４）で示されるように動作する。
下記の式（４）で示されるように動作する。
【００２６】
【数４】
【００２７】従って、ΣΔＡＤ変換器の出力は下記の式
（５）で示すことができ、信号の分解能がＤＵＴＹ比α
でコントロールすることができる。
（５）で示すことができ、信号の分解能がＤＵＴＹ比α
でコントロールすることができる。
【００２８】
【数５】
【００２９】また、Ａ／Ｄ変換して得られるデジタル出
力は、通常、マイクロプロセッサ２２により処理され、
適切な出力形態に変換される。また、ＤＵＴＹ比αを決
定するためのコントロール回路はマイクロプロセッサ２
２へのプログラムの入力により実現することが容易であ
る。つまり、Ａ／Ｄ変換して得られるデジタル出力を処
理するマイクロプロセッサ２２をＤＵＴＹのコントロー
ルに使用すれば、ＤＵＴＹをコントロールするハードウ
ェアは不要となる。
力は、通常、マイクロプロセッサ２２により処理され、
適切な出力形態に変換される。また、ＤＵＴＹ比αを決
定するためのコントロール回路はマイクロプロセッサ２
２へのプログラムの入力により実現することが容易であ
る。つまり、Ａ／Ｄ変換して得られるデジタル出力を処
理するマイクロプロセッサ２２をＤＵＴＹのコントロー
ルに使用すれば、ＤＵＴＹをコントロールするハードウ
ェアは不要となる。
【００３０】つぎに抵抗値測定器４０を図４に示す。抵
抗値測定器４０は図１及び図２に記載の入力端子である
Ｖｉｎの代わりに抵抗ＲＬとバイアス抵抗ＲＬに接続さ
れた測定対象である抵抗Ｒｓがオペアンプ１０の非反転
入力端子に接続されている。そして、抵抗ＲＬ、電圧Ｖ
Ｌ及び電圧Ｖｒｅｆが既知の場合、測定対象である抵抗
Ｒｓの抵抗値を以下の式（６）で求めることができる。
抗値測定器４０は図１及び図２に記載の入力端子である
Ｖｉｎの代わりに抵抗ＲＬとバイアス抵抗ＲＬに接続さ
れた測定対象である抵抗Ｒｓがオペアンプ１０の非反転
入力端子に接続されている。そして、抵抗ＲＬ、電圧Ｖ
Ｌ及び電圧Ｖｒｅｆが既知の場合、測定対象である抵抗
Ｒｓの抵抗値を以下の式（６）で求めることができる。
【００３１】
【数６】
【００３２】ここで、Ｒｓが小さいときにはＲｓの両端
に発生する電圧が小さいため、電圧を正確に測定するた
めにはΣΔＡＤ変換器の分解能を上げる必要がある。こ
のときマイクロプロセッサ内のプログラムによりＤＵＴ
Ｙ比αをコントロールして小さくし（図５参照）、小さ
な電圧でも高分解能で測定できる。マイクロプロセッサ
をコントロールすることにより小さな抵抗値でも正確に
測定することができる。
に発生する電圧が小さいため、電圧を正確に測定するた
めにはΣΔＡＤ変換器の分解能を上げる必要がある。こ
のときマイクロプロセッサ内のプログラムによりＤＵＴ
Ｙ比αをコントロールして小さくし（図５参照）、小さ
な電圧でも高分解能で測定できる。マイクロプロセッサ
をコントロールすることにより小さな抵抗値でも正確に
測定することができる。
【００３３】図４において、オペアンプ１０のオフセッ
ト電圧をＶｏｓとすると以下の式（７）により抵抗Ｒｓ
の抵抗値を求めることができる。また、下記の式（７）
より明らかなようにオペアンプ１０のオフセット電圧が
抵抗Ｒｓの抵抗値に大きく影響してくる。
ト電圧をＶｏｓとすると以下の式（７）により抵抗Ｒｓ
の抵抗値を求めることができる。また、下記の式（７）
より明らかなようにオペアンプ１０のオフセット電圧が
抵抗Ｒｓの抵抗値に大きく影響してくる。
【００３４】
【数７】
【００３５】ところで、ΣΔＡＤ変換器の特性は直線性
が非常に優れるものの、オペアンプ１０のオフセット電
圧が主な原因となりオフセットが生じる。また、Ｄ／Ａ
変換器の基準電圧Ｖｒｅｆ、Ｒｓにバイアスするための
電圧ＶＬ、バイアス抵抗ＲＬの影響でΣΔＡＤ変換器の
特性の傾きも変化する。さらに、ΣΔＡＤ変換器の周囲
温度が変化すると、上記に示したオフセット及び傾きが
共に変化してしまい正確な抵抗値測定が困難となる。
が非常に優れるものの、オペアンプ１０のオフセット電
圧が主な原因となりオフセットが生じる。また、Ｄ／Ａ
変換器の基準電圧Ｖｒｅｆ、Ｒｓにバイアスするための
電圧ＶＬ、バイアス抵抗ＲＬの影響でΣΔＡＤ変換器の
特性の傾きも変化する。さらに、ΣΔＡＤ変換器の周囲
温度が変化すると、上記に示したオフセット及び傾きが
共に変化してしまい正確な抵抗値測定が困難となる。
【００３６】図６にオフセットとΣΔＡＤ変換器の特性
の傾きとを補正し、正確な抵抗値測定を可能にする抵抗
測定回路を示す。図６ではリファレンスとなる複数の抵
抗Ｒ１〜Ｒ４と測定対象である抵抗Ｒｓとが並列に接続
してある。具体的には、リファレンスとなる抵抗Ｒ２〜
Ｒ４と、リファレンスとなる抵抗Ｒ１及び測定対象であ
る抵抗Ｒｓとが並列に接続されている。
の傾きとを補正し、正確な抵抗値測定を可能にする抵抗
測定回路を示す。図６ではリファレンスとなる複数の抵
抗Ｒ１〜Ｒ４と測定対象である抵抗Ｒｓとが並列に接続
してある。具体的には、リファレンスとなる抵抗Ｒ２〜
Ｒ４と、リファレンスとなる抵抗Ｒ１及び測定対象であ
る抵抗Ｒｓとが並列に接続されている。
【００３７】そして、並列に接続された抵抗を経てＡＤ
変換回路に入力する電圧を順次切り替えるためのマルチ
プレクサ６０が配置されている。マルチプレクサ６０で
Ｖ３、Ｖ４及びＶｓの各点の電圧を測定する。そして、
Ｖ３で測定したときの出力値をＤ３とし、Ｖ４で測定し
たときの出力値をＤ４とし、Ｖｓで測定したときの出力
値をＤｓとすると下記の式（８）を導くことができる。
変換回路に入力する電圧を順次切り替えるためのマルチ
プレクサ６０が配置されている。マルチプレクサ６０で
Ｖ３、Ｖ４及びＶｓの各点の電圧を測定する。そして、
Ｖ３で測定したときの出力値をＤ３とし、Ｖ４で測定し
たときの出力値をＤ４とし、Ｖｓで測定したときの出力
値をＤｓとすると下記の式（８）を導くことができる。
【００３８】
【数８】
【００３９】式（８）は、抵抗Ｒ１〜Ｒ４の関数で表わ
され、オペアンプ１０のオフセット電圧、基準電圧Ｖｒ
ｅｆの影響が排除される。その結果、オフセット等に影
響されずに測定対象である抵抗Ｒｓの抵抗値を求めるこ
とができる。更に、抵抗Ｒ１〜Ｒ４に温度特性の優れた
ものを使用すれば、ΣΔＡＤ変換器の周囲温度の影響を
きわめて小さくできる。
され、オペアンプ１０のオフセット電圧、基準電圧Ｖｒ
ｅｆの影響が排除される。その結果、オフセット等に影
響されずに測定対象である抵抗Ｒｓの抵抗値を求めるこ
とができる。更に、抵抗Ｒ１〜Ｒ４に温度特性の優れた
ものを使用すれば、ΣΔＡＤ変換器の周囲温度の影響を
きわめて小さくできる。
【００４０】
【発明の効果】請求項１に記載の発明によれば、バッフ
ァを用いずにΣΔＡＤ変換器の入力端子をオペアンプの
非反転入力端子に接続し、Ｄ／Ａ変換器の出力を反転入
力端子に接続することにより高入力インピーダンスのΣ
ΔＡＤ変換器を実現した。
ァを用いずにΣΔＡＤ変換器の入力端子をオペアンプの
非反転入力端子に接続し、Ｄ／Ａ変換器の出力を反転入
力端子に接続することにより高入力インピーダンスのΣ
ΔＡＤ変換器を実現した。
【００４１】請求項２に記載の発明によれば、マイクロ
プロセッサを用いて信号をコントロールすることで信号
のＤＵＴＹ比αを決定することができ、測定レンジを可
変とすることができる。また、マイクロプロセッサでＤ
ＵＴＹ比αを決定するため処理が行われるためＤＵＴＹ
比αを決定するハードウェアは不要となる。
プロセッサを用いて信号をコントロールすることで信号
のＤＵＴＹ比αを決定することができ、測定レンジを可
変とすることができる。また、マイクロプロセッサでＤ
ＵＴＹ比αを決定するため処理が行われるためＤＵＴＹ
比αを決定するハードウェアは不要となる。
【００４２】請求項３に記載の発明によれば、リファレ
ンスとなる複数の抵抗とマルチプレクサを用いること
で、オペアンプのオフセット電圧、基準電圧の影響を受
けずに正確な抵抗値測定を行うことができる。またリフ
ァレンスとなる抵抗Ｒ１〜Ｒ４に温度特性の優れた抵抗
を用いれば周囲温度に影響されない抵抗値測定が可能に
なる。そして、オフセットドリフトのよいオペアンプ、
温度特性のよい基準電源を用いることになるとコストが
高くなるが、温度特性のよい抵抗を用いることで回路を
構成することによってコストを低く抑えることができ
る。
ンスとなる複数の抵抗とマルチプレクサを用いること
で、オペアンプのオフセット電圧、基準電圧の影響を受
けずに正確な抵抗値測定を行うことができる。またリフ
ァレンスとなる抵抗Ｒ１〜Ｒ４に温度特性の優れた抵抗
を用いれば周囲温度に影響されない抵抗値測定が可能に
なる。そして、オフセットドリフトのよいオペアンプ、
温度特性のよい基準電源を用いることになるとコストが
高くなるが、温度特性のよい抵抗を用いることで回路を
構成することによってコストを低く抑えることができ
る。
【図１】本発明の実施の形態の一例を示すΣΔＡＤ変換
器の回路図である。
器の回路図である。
【図２】本発明の他の実施の形態の一例を示すΣΔＡＤ
変換器の回路図である。
変換器の回路図である。
【図３】図２に示すΣΔＡＤ変換器のコントローラの動
作を示すタイムチャートである。
作を示すタイムチャートである。
【図４】図２に示すΣΔＡＤ変換器を用いた抵抗値測定
器の回路図である。
器の回路図である。
【図５】図４に示す抵抗値測定器のコントローラの動作
を示すタイムチャートである。
を示すタイムチャートである。
【図６】本発明の他の実施の形態の一例を示すΣΔＡＤ
変換器の回路図である。
変換器の回路図である。
【図７】従来のΣΔＡＤ変換器の回路図である。
【図８】従来の他の形態のΣΔＡＤ変換器の回路図であ
る。
る。
１０ オペアンプ １２ 積分器 １４ コンパレータ １６ フリップフロップ １８ Ｄ／Ａ変換器 ２０ コントローラ ２２ マイクロプロセッサ ６０ マルチプレクサ
Claims (3)
- 【請求項１】入力端子とオペアンプからなる積分器とコ
ンパレータとフリップフロップを直列に接続し、前記フ
リップフロップの出力信号を出力端子に接続すると共
に、その出力信号をＤ／Ａ変換器を介して前記オペアン
プに帰還して、入力信号に対応するパルス密度信号を出
力するΣΔＡＤ変換器において、 前記入力端子をオペアンプの非反転入力端子に接続し、
Ｄ／Ａ変換器の出力をオペアンプの反転入力端子に接続
することを特徴とするΣΔＡＤ変換器。 - 【請求項２】前記フリップフロップと前記Ｄ／Ａ変換器
との間にコントローラを接続したことを特徴とする請求
項１に記載のΣΔＡＤ変換器。 - 【請求項３】複数の抵抗と前記オペアンプとの間にマル
チプレクサを接続し、該マルチプレクサにより前記オペ
アンプに入力される電圧を切り換えることを特徴とする
請求項２に記載のΣΔＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378347A JP3962942B2 (ja) | 2000-12-13 | 2000-12-13 | Σδａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378347A JP3962942B2 (ja) | 2000-12-13 | 2000-12-13 | Σδａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185329A true JP2002185329A (ja) | 2002-06-28 |
| JP3962942B2 JP3962942B2 (ja) | 2007-08-22 |
Family
ID=18846934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378347A Expired - Lifetime JP3962942B2 (ja) | 2000-12-13 | 2000-12-13 | Σδａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3962942B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007523727A (ja) * | 2004-02-25 | 2007-08-23 | ネルコアー ピューリタン ベネット インコーポレイテッド | シグマ−デルタ変調を用いたマルチビットａｄｃ |
| JP2008085473A (ja) * | 2006-09-26 | 2008-04-10 | Yokogawa Electric Corp | Σδａｄ変換回路 |
| JP2009188797A (ja) * | 2008-02-07 | 2009-08-20 | Yokogawa Electric Corp | デルタシグマ型ａ／ｄコンバータ |
| US8604956B2 (en) | 2008-09-30 | 2013-12-10 | Panasonic Corporation | Resonator and oversampling A/D converter |
-
2000
- 2000-12-13 JP JP2000378347A patent/JP3962942B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007523727A (ja) * | 2004-02-25 | 2007-08-23 | ネルコアー ピューリタン ベネット インコーポレイテッド | シグマ−デルタ変調を用いたマルチビットａｄｃ |
| JP4717059B2 (ja) * | 2004-02-25 | 2011-07-06 | ネルコー ピューリタン ベネット エルエルシー | シグマ−デルタ変調を用いたマルチビットａｄｃ |
| JP2008085473A (ja) * | 2006-09-26 | 2008-04-10 | Yokogawa Electric Corp | Σδａｄ変換回路 |
| JP2009188797A (ja) * | 2008-02-07 | 2009-08-20 | Yokogawa Electric Corp | デルタシグマ型ａ／ｄコンバータ |
| US8604956B2 (en) | 2008-09-30 | 2013-12-10 | Panasonic Corporation | Resonator and oversampling A/D converter |
| US8981978B2 (en) | 2008-09-30 | 2015-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Resonator and oversampling A/D converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3962942B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008685A (en) | Solid state temperature measurement | |
| US7405682B2 (en) | Delta-sigma analog digital converter with offset compensation | |
| US6243034B1 (en) | Integrating analog to digital converter with improved resolution | |
| US9157937B2 (en) | Capacitance to digital converter and method | |
| CN103404034B (zh) | 模拟数字转换器 | |
| US6473018B2 (en) | Delta sigma analog-to-digital converter | |
| US5877637A (en) | Resistance bridge and its use in conversion systems | |
| EP2056461A1 (en) | Delta-sigma modulator | |
| CN106487388B (zh) | 传感器电路 | |
| CN109696186B (zh) | 用于电阻式传感器和电容式传感器的读出电路 | |
| JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
| US11031949B2 (en) | Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion | |
| EP1632779B1 (en) | Hall sensor module and integrated circuit for use with an external Hall sensor | |
| KR100845323B1 (ko) | 아날로그-디지털 변환기 | |
| JP2002185329A (ja) | Σδａｄ変換器 | |
| US11057048B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with programmable gain amplifier input stages | |
| US20120025847A1 (en) | Method and sytem for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system | |
| JP2003332911A5 (ja) | ||
| JP3877747B1 (ja) | Ａ／ｄ変換装置 | |
| JP5768072B2 (ja) | Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器 | |
| JP2015154352A (ja) | 感度調整回路 | |
| JP5678707B2 (ja) | アナログデジタル変換器 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| JP4650011B2 (ja) | コンパレータ回路 | |
| CN117200791A (zh) | 一种模数转换电路、方法、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3962942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |