JP2002185094A - Bga package mounting board - Google Patents
Bga package mounting boardInfo
- Publication number
- JP2002185094A JP2002185094A JP2000381572A JP2000381572A JP2002185094A JP 2002185094 A JP2002185094 A JP 2002185094A JP 2000381572 A JP2000381572 A JP 2000381572A JP 2000381572 A JP2000381572 A JP 2000381572A JP 2002185094 A JP2002185094 A JP 2002185094A
- Authority
- JP
- Japan
- Prior art keywords
- bga package
- printed wiring
- wiring board
- linear expansion
- expansion coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＢＧＡ（Ball G
rid Array ）パッケージをプリント配線板に実装してな
るＢＧＡパッケージ実装基板に関し、熱的影響に起因す
るＢＧＡパッケージとプリント配線板との反りを抑制
し、半田ボールによる接合強度を高めることが可能なＢ
ＧＡパッケージ実装基板に関するものである。The present invention relates to a BGA (Ball G
rid Array) Regarding a BGA package mounting board in which a package is mounted on a printed wiring board, it is possible to suppress warpage between the BGA package and the printed wiring board due to thermal effects and to increase bonding strength by solder balls.
It relates to a GA package mounting board.
【０００２】[0002]
【従来の技術】図７は特開平６−１０４１３９号公報に
記載されているセラミックチップ部品をアルミ基板に実
装するための構造である。１０１はセラミック、１０２
はセラミック１０１と外部との電気的接続に用いるリー
ド、１０３はリード１０２と実装基板となるアルミ基板
１０５とを接続するための半田、１０４はリード１０２
とアルミ基板１０５との間に介在させる銅箔、１０６は
セラミック１０１の外周に設けられた電極であり、リー
ド１０２は電極１０６の一部を外部に折り曲げた構造で
ある。2. Description of the Related Art FIG. 7 shows a structure for mounting a ceramic chip component described in JP-A-6-104139 on an aluminum substrate. 101 is ceramic, 102
Is a lead used for electrical connection between the ceramic 101 and the outside, 103 is a solder for connecting the lead 102 to an aluminum substrate 105 serving as a mounting substrate, and 104 is a lead 102
A copper foil is interposed between the ceramic substrate 101 and the aluminum substrate 105, 106 is an electrode provided on the outer periphery of the ceramic 101, and the lead 102 has a structure in which a part of the electrode 106 is bent outward.
【０００３】セラミック１０１とその両端に金属の電極
１０６を被せた構造からなるセラミックチップ部品にお
いては、電極１０６の一部であるリード１０２を外部に
折り曲げ、リード１０２の先端をアルミ基板１０５に半
田付けした構造とすることで、熱変形による機械的スト
レスを吸収させ、接続部におけるクラックの発生を防止
していた。In a ceramic chip component having a structure in which a ceramic 101 and a metal electrode 106 are covered on both ends thereof, a lead 102 which is a part of the electrode 106 is bent outward, and the tip of the lead 102 is soldered to an aluminum substrate 105. With such a structure, mechanical stress due to thermal deformation is absorbed, and the occurrence of cracks in the connection portion is prevented.
【０００４】また、図８は特開平８−１８１４５７号公
報に記載されている線膨張係数調整材を積層するプリン
ト配線板の構造である。２０１は線膨張係数調整材、２
０２は導体、２０３は熱伝導材、２０４は制振合金、２
０５は絶縁材である。プリント配線板を構成する層内
に、線膨張係数が低い値のインバーや、超インバーを使
用した線膨張係数整合材２０１を積層して、絶縁材２０
５で使用しているガラスエポキシと組み合わせてプリン
ト配線板自体の線膨張係数を、実装するセラミックパッ
ケージ（図示せず。）の線膨張係数と同じにし、セラミ
ックパッケージとプリント配線板とを接続する半田に亀
裂や破断が生じるのを防ぐものである。FIG. 8 shows a structure of a printed wiring board on which a linear expansion coefficient adjusting material described in Japanese Patent Application Laid-Open No. 8-181457 is laminated. 201 is a linear expansion coefficient adjusting material, 2
02 is a conductor, 203 is a heat conductive material, 204 is a damping alloy, 2
05 is an insulating material. An invar having a low linear expansion coefficient or a linear expansion coefficient matching material 201 using a super-invar is laminated in a layer constituting the printed wiring board to form an insulating material 20.
5, the linear expansion coefficient of the printed wiring board itself is made the same as the linear expansion coefficient of the ceramic package (not shown) to be mounted, and the solder for connecting the ceramic package and the printed wiring board is combined. This prevents cracks and breaks from occurring.
【０００５】[0005]
【発明が解決しようとする課題】図７に示したセラミッ
ク部品実装基板は、電極をリード化することにより、多
ピンの部品の場合は、部品実装面積が増大するため、部
品の実装密度をあげることが困難となる問題点があっ
た。また、図８に示したプリント配線板は、低線膨張係
数材のインバーによる線膨張を抑える作用がプリント配
線板中心部の制振材料に対しては大きく働き、外側にあ
る絶縁層に対しては働きにくくなっている。そのため、
プリント配線板の反り、ねじれが発生しやすくなるとい
う問題点があった。この発明は、上記のような問題点を
解決するためになされたものであり、部品実装を高密度
に行なうことができ、プリント配線板の反りやねじれを
防止することが可能な高信頼性のＢＧＡパッケージ実装
基板を得ることを目的とする。In the case of a ceramic component mounting board shown in FIG. 7, the number of components is increased by increasing the component mounting area in the case of a multi-pin component by converting the electrodes into leads. There was a problem that it became difficult. Further, in the printed wiring board shown in FIG. 8, the effect of suppressing the linear expansion due to the invar of the low linear expansion coefficient material largely works on the vibration damping material in the center of the printed wiring board, and on the outer insulating layer. Has become difficult to work. for that reason,
There is a problem that the printed wiring board is likely to be warped or twisted. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has high reliability in which components can be mounted at a high density and warpage and twisting of a printed wiring board can be prevented. It is intended to obtain a BGA package mounting board.
【０００６】[0006]
【課題を解決するための手段】この発明によるＢＧＡパ
ッケージ実装基板は、プリント配線板、上記プリント配
線板に半田ボールを介して実装されるＢＧＡパッケージ
よりなるＢＧＡパッケージ実装基板において、上記プリ
ント配線板は積層された３層以上の基材間に、上記基材
よりも線膨張係数が小さい低線膨張係数材層をそれぞれ
配置したものである。A BGA package mounting board according to the present invention is a BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls. A low-linear-expansion-coefficient material layer having a lower linear expansion coefficient than the above-described base material is disposed between three or more stacked base materials.
【０００７】また、この発明によるＢＧＡパッケージ実
装基板は、上記のような構成において、低線膨張係数材
層をＢＧＡパッケージの下部を含む領域に配置されたも
のである。Further, in the BGA package mounting board according to the present invention, the low linear expansion coefficient material layer is disposed in a region including the lower portion of the BGA package in the above-described configuration.
【０００８】さらに、この発明によるＢＧＡパッケージ
実装基板は、上記のような構成において、基材をガラス
エポキシ材とし、低線膨張係数材層を、ガラスエポキシ
材よりなる層の中に、格子状に低線膨張係数材を織り込
んだ構造としたものである。Further, in the BGA package mounting board according to the present invention, in the above configuration, the base material is made of a glass epoxy material, and the low linear expansion coefficient material layer is formed in a lattice shape in a layer made of the glass epoxy material. It has a structure incorporating a low linear expansion coefficient material.
【０００９】また、この発明によるＢＧＡパッケージ実
装基板は、プリント配線板、上記プリント配線板に半田
ボールを介して実装されるＢＧＡパッケージよりなるＢ
ＧＡパッケージ実装基板において、上記ＢＧＡパッケー
ジの裏面に複数行複数列に配置形成される電極のうち、
上記ＢＧＡパッケージの最外周に配置されるべき電極を
上記ＢＧＡパッケージの上面外周部にリードとして配置
し、上記リードの先端部を上記プリント配線板に接合さ
せたものである。Further, a BGA package mounting board according to the present invention comprises a printed wiring board and a BGA package mounted on the printed wiring board via solder balls.
In the GA package mounting board, of the electrodes arranged and formed in a plurality of rows and a plurality of columns on the back surface of the BGA package,
Electrodes to be arranged on the outermost periphery of the BGA package are arranged as leads on the outer periphery of the upper surface of the BGA package, and the tips of the leads are joined to the printed wiring board.
【００１０】さらに、この発明によるＢＧＡパッケージ
実装基板は、プリント配線板、上記プリント配線板に半
田ボールを介して実装されるＢＧＡパッケージよりなる
ＢＧＡパッケージ実装基板において、上記ＢＧＡパッケ
ージの裏面に複数行複数列に配置形成されたパッドのう
ち、最外周に位置するパッドのピッチを、他のパッドの
ピッチよりも小さくしたものである。Further, a BGA package mounting board according to the present invention is a BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls. Among the pads arranged and formed in a row, the pitch of the pad located at the outermost periphery is smaller than the pitch of the other pads.
【００１１】また、この発明によるＢＧＡパッケージ実
装基板は、プリント配線板、上記プリント配線板に半田
ボールを介して実装されるＢＧＡパッケージよりなるＢ
ＧＡパッケージ実装基板において、上記ＢＧＡパッケー
ジと上記プリント配線板との間に、上記ＢＧＡパッケー
ジと上記プリント配線板との中間的な線膨張係数を有す
る中間基板を挿入し、この中間基板を介して上記ＢＧＡ
パッケージと上記プリント配線板との電気的接続を行っ
たものである。A BGA package mounting board according to the present invention is a BGA package comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls.
In the GA package mounting board, an intermediate board having an intermediate linear expansion coefficient between the BGA package and the printed wiring board is inserted between the BGA package and the printed wiring board. BGA
This is an electrical connection between the package and the printed wiring board.
【００１２】[0012]
【発明の実施の形態】実施の形態１.以下、この発明の
実施の形態１のＢＧＡパッケージ実装基板の断面図を図
１に示し、説明する。図１において符号１はプリント配
線板、２はプリント配線板１とＢＧＡパッケージ３を接
合する半田ボール、４はプリント配線板１を構成するガ
ラスエポキシ基材（基材に相当する。）であり、このガ
ラスエポキシ基材４は３層以上積層される。５はガラス
エポキシ基材４間にそれぞれ配置されたガラスエポキシ
基材４よりも線膨張係数が小さい低線膨張係数材層であ
り、この低線膨張係数材層５は一枚のプリント配線板１
内に少なくとも２層以上含まれる。６はプリント配線板
１に設けられた導電部、７はプリント配線板１内のガラ
スエポキシ基材４と低線膨張係数材層５との間に挟まれ
た絶縁層をそれぞれ示している。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 Hereinafter, a cross-sectional view of a BGA package mounting board according to Embodiment 1 of the present invention will be described with reference to FIG. In FIG. 1, reference numeral 1 denotes a printed wiring board, 2 denotes a solder ball for joining the printed wiring board 1 and the BGA package 3, and 4 denotes a glass epoxy base material (corresponding to a base material) constituting the printed wiring board 1. This glass epoxy substrate 4 is laminated in three or more layers. Reference numeral 5 denotes a low-linear-expansion-coefficient material layer having a smaller linear expansion coefficient than the glass-epoxy substrate 4 disposed between the glass-epoxy substrates 4.
At least two layers. Reference numeral 6 denotes a conductive portion provided on the printed wiring board 1, and 7 denotes an insulating layer sandwiched between the glass epoxy base material 4 and the low linear expansion coefficient material layer 5 in the printed wiring board 1.
【００１３】プリント配線板１の積層構造は、まず、低
線膨張係数材層５に対して絶縁処理を行い、その後、通
常の基板製造用プレス器でそれぞれの層を重ね合わせて
プレス処理を行うことで得られる。ＢＧＡパッケージ３
のプリント配線板１への実装は、半田ボール２と導電部
６との間に半田ペーストを配置して熱処理し、接合して
行う。In the laminated structure of the printed wiring board 1, first, the low linear expansion coefficient material layer 5 is subjected to an insulation treatment, and thereafter, the respective layers are overlapped with each other by a usual press for manufacturing a substrate, and then subjected to a press treatment. Obtained by: BGA package 3
Is mounted on the printed wiring board 1 by arranging a solder paste between the solder ball 2 and the conductive part 6, heat-treating and joining.
【００１４】このように形成されたＢＧＡパッケージ実
装基板では、寒暖差がある使用環境の場合、プリント配
線板１周辺温度の変化に従って、プリント配線板１で使
用されているガラスエポキシ基材４が伸縮する。この
時、プリント配線板１各層の線膨張係数が異なるため、
材料の伸縮度合いがそれぞれ異なってくる。図1 のよう
に、２層の低線膨張係数材層５を、プリント配線板１の
３層のガラスエポキシ基材４間に対称となるように配置
することにより、低線膨張係数材層５の伸縮抑制力がプ
リント配線板１各層に均等に働き、全層に渡って応力を
均一化することができる。プリント配線板１の反り等を
生じさせずに、プリント配線板１としての線膨張係数を
低く抑えることが可能となる。この時のプリント配線板
１としての線膨張係数は、低線膨張係数材層５の厚みの
合計で制御することが可能である。In the BGA package mounting board formed as described above, the glass epoxy base material 4 used in the printed wiring board 1 expands and contracts according to a change in the temperature around the printed wiring board 1 in a use environment having a temperature difference. I do. At this time, since the linear expansion coefficients of the respective layers of the printed wiring board 1 are different,
The degree of expansion and contraction of the materials differs from one another. As shown in FIG. 1, two low-expansion coefficient material layers 5 are arranged symmetrically between the three glass epoxy substrates 4 of the printed wiring board 1 so that the low-linear expansion coefficient material layer 5 is formed. The expansion suppressing force acts evenly on each layer of the printed wiring board 1, and the stress can be made uniform over all the layers. The linear expansion coefficient of the printed wiring board 1 can be kept low without causing the printed wiring board 1 to warp or the like. The linear expansion coefficient of the printed wiring board 1 at this time can be controlled by the total thickness of the low linear expansion coefficient material layer 5.
【００１５】なお、プリント配線板１全体の線膨張係数
αt は以下の式であらわすことができる。 αt = ΣE i αi t i / ΣE i t i Ei : プリント配線板各層の縦弾性係数 t i : 各層の厚み αi : 各層の線膨張係数 i=1:低線膨張係数材層、 i=2 ：ガラスエポキシ基材 （t 3 ＝プリント配線板１の上面、 下面に位置するガラ
スエポキシ基材４の厚み）[0015] Incidentally, the printed wiring board 1 as a whole in the linear expansion coefficient alpha t can be expressed by the following equation. α t = ΣE i α i t i / ΣE i t i E i : the longitudinal elastic modulus of each layer of the printed wiring board t i : the thickness of each layer α i : the coefficient of linear expansion of each layer i = 1: the material layer of low linear expansion coefficient, i = 2: glass epoxy substrate (t 3 = thickness of glass epoxy substrate 4 located on upper and lower surfaces of printed wiring board 1)
【００１６】また、低線膨張係数教材とは、具体的に
は、炭素にアルミを含浸させたカーボンアルミよりなる
ものである。カーボンアルミの線膨張係数は５〜１０×
１０-6／°Ｃである。さらに、上述の例ではガラスエポ
キシ基材４を３層とし、それぞれの基材間に合計２層の
低線膨張係数層５を配置した場合を示したが低線膨張係
数材層５を厚み方向にバランスさせた構造とすれば、同
様の効果を得ることが可能である。The teaching material of low linear expansion coefficient is, specifically, made of carbon aluminum in which carbon is impregnated with aluminum. The coefficient of linear expansion of carbon aluminum is 5-10 ×
10 −6 / ° C. Further, in the above-described example, the case where the glass epoxy base material 4 has three layers and the low linear expansion coefficient layer 5 of a total of two layers is disposed between each base material is shown. A similar effect can be obtained if the structure is balanced.
【００１７】実施の形態２.上述の実施の形態１におい
ては、プリント配線板１全面に対して低線膨張係数材層
５を張り合わせたものについて説明したが、この実施の
形態２ではプリント配線板１の一部に低線膨張係数材よ
りなる層を配置する場合について説明する。図２はこの
実施の形態２によるＢＧＡパッケージ実装基板を示すも
のであり、図において、符号８は部分的に配置された部
分低線膨張係数材層（低線膨張係数材層に相当する。）
であり、その他、同一符号は同一、若しくは相当部分を
示すものである。図２のような積層構造も、実施の形態
１の場合同様に、部分低線膨張係数層８を絶縁処理後、
プレスして得ることができる。Second Embodiment In the first embodiment, the low-linear expansion coefficient material layer 5 is attached to the entire surface of the printed wiring board 1. However, in the second embodiment, the printed wiring board is A case in which a layer made of a low linear expansion coefficient material is arranged in a part of the element 1 will be described. FIG. 2 shows a BGA package mounting board according to the second embodiment. In the drawing, reference numeral 8 denotes a partially disposed low linear expansion coefficient material layer (corresponding to a low linear expansion coefficient material layer).
In addition, the same reference numerals indicate the same or corresponding parts. As in the case of the first embodiment, the laminated structure as shown in FIG.
You can get it by pressing.
【００１８】部分低線膨張係数材層８は、ＢＧＡパッケ
ージ３の下部を含む領域に配置され、最小で、ＢＧＡパ
ッケージ３に相当する大きさに形成される。実施の形態
１の場合と同様に、ガラスエポキシ基材４の間に、均等
にこの部分低線膨張係数材層８をプリント配線板１の厚
み方向にバランスさせて配置する。このように、ＢＧＡ
パッケージ３の下部に選択的に膨張係数の小さな部材を
配置しておくことによって、部分的にプリント配線板１
の雰囲気温度に依存する熱膨張を抑制することが可能と
なる。このような構造とすることにより、プリント配線
板１に実装するパッケージの種類（プラスチックパッケ
ージ、セラミックパッケージ等）に合わせて選択的にＢ
ＧＡパッケージ３が実装されている部分のみ、線膨張係
数を抑えることが可能となり、ＢＧＡパッケージの半田
ボールによる接合の信頼性を高めることが可能となる。The partial low linear expansion coefficient material layer 8 is arranged in a region including the lower portion of the BGA package 3 and is formed to have a size corresponding to the BGA package 3 at a minimum. As in the case of the first embodiment, the partial low linear expansion coefficient material layers 8 are evenly arranged between the glass epoxy base materials 4 in the thickness direction of the printed wiring board 1. Thus, BGA
By selectively disposing a member having a small expansion coefficient at the lower portion of the package 3, the printed wiring board 1 is partially
Thermal expansion depending on the ambient temperature can be suppressed. With such a structure, B can be selectively applied to the type of package (plastic package, ceramic package, etc.) mounted on the printed wiring board 1.
Only in the portion where the GA package 3 is mounted, it is possible to suppress the linear expansion coefficient, and it is possible to enhance the reliability of bonding of the BGA package with the solder balls.
【００１９】なお、部分低線膨張係数材層８の大きさ
は、少なくともＢＧＡパッケージ３の下部を含む領域を
占めるものであれば良く、ＢＧＡパッケージ３の下部よ
りもさらに広がりを持つ大きさとしても良い。また、同
一のプリント配線板１の上に複数のＢＧＡパッケージ３
を実装する場合は、部分低線膨張係数材層８も複数個配
置するすることで、半田ボール２の接合信頼性を高める
ことができる。さらに、異なる線膨係数のＢＧＡパッケ
ージ３を同一のプリント配線板１上に実装する場合にお
いても同様にして接合信頼性を向上させることができ
る。また、プリント配線板１全体の線膨張係数αt は実
施の形態１において示した式より求めることができる。
実施の形態２の場合、ｉ＝４：部分低線膨張係数材層を
示す。It is sufficient that the size of the partial low coefficient of linear expansion material layer 8 occupies at least a region including the lower portion of the BGA package 3, and may be larger than the lower portion of the BGA package 3. good. Also, a plurality of BGA packages 3 are mounted on the same printed wiring board 1.
Is mounted, the reliability of the joint of the solder ball 2 can be improved by arranging a plurality of partial low coefficient of linear expansion material layers 8. Furthermore, even when BGA packages 3 having different coefficients of linear expansion are mounted on the same printed wiring board 1, the bonding reliability can be similarly improved. The printed wiring board 1 as a whole in the linear expansion coefficient alpha t can be obtained from the formula shown in the first embodiment.
In the case of the second embodiment, i = 4: indicates a partial low linear expansion coefficient material layer.
【００２０】実施の形態３.上述の実施の形態１、２で
は、低線膨張係数材そのものを板状に成形して使用した
例を示したが、この実施の形態３では、ガラスエポキシ
材の中に、高強度な性質の低線膨張係数材を格子状に織
り込んだ積層材料を使用する場合について説明する。図
３はこの発明の実施の形態３によるＢＧＡパッケージ実
装基板の断面図および部分斜視図を示すものである。図
において符号９は格子状低線膨張係数材層（低線膨張係
数材層に相当する。）、９ａは格子状の低線膨張係数
材、９ｂは格子状の低線膨張係数材９ａを埋設するよう
に配置されたガラスエポキシ材である。Embodiment 3 In the above-described Embodiments 1 and 2, an example is shown in which the low linear expansion coefficient material itself is formed into a plate shape and used. In Embodiment 3, however, a glass epoxy material is used. The case where a laminated material in which a high-strength low-linear-expansion coefficient material is woven in a lattice shape will be described. FIG. 3 shows a sectional view and a partial perspective view of a BGA package mounting board according to Embodiment 3 of the present invention. In the drawing, reference numeral 9 denotes a lattice-like low linear expansion coefficient material layer (corresponding to a low linear expansion coefficient material layer), 9a denotes a lattice-like low linear expansion coefficient material, and 9b embeds a lattice-like low linear expansion coefficient material 9a. It is a glass epoxy material arranged so as to be.
【００２１】このような構造をとることでも、実施の形
態1 と同様に、プリント配線板１側の雰囲気温度に依存
する膨張を小さく抑制することが可能となり、ＢＧＡ接
合の接合信頼性を確保することができる。なお、高強度
な性質の低線膨張係数材９ａとしては、インバー、超イ
ンバーまたはＣＦＲＰ（炭素繊維強化プラスチック）な
どを用いることが可能である。また、プリント配線板１
全体の線膨張係数αt は実施の形態１において示した式
より求めることができる。実施の形態３の場合、ｉ＝
５：格子状低線膨張係数材層を示す。By adopting such a structure, as in the first embodiment, the expansion depending on the ambient temperature on the printed wiring board 1 side can be suppressed to be small, and the bonding reliability of the BGA bonding is ensured. be able to. In addition, as the low-linear expansion coefficient material 9a having high strength, it is possible to use Invar, super Invar, CFRP (carbon fiber reinforced plastic), or the like. In addition, printed wiring board 1
The overall linear expansion coefficient α t can be obtained from the equation shown in the first embodiment. In the case of Embodiment 3, i =
5: Indicates a lattice-like low linear expansion coefficient material layer.
【００２２】実施の形態４．図４は、この実施の形態４
によるＢＧＡパッケージ実装基板の断面構造を示す図で
ある。この実施の形態４によるＢＧＡパッケージ実装基
板は、ＢＧＡパッケージ３の裏面に複数行複数列に設け
られる電極の内、ＢＧＡパッケージ３の最外周の電極を
半田ボールからリードに変更したものである。図におい
て、符号１０はＢＧＡパッケージ３の最外周に位置すべ
き電極を半田ボールから変更したリードであり、このリ
ード１０をＢＧＡパッケージ３の上面の外周部に配置
し、そこから突き出した先端部をプリント配線板１に接
合することで電気的接続を行う。また、２ａはＢＧＡパ
ッケージ３の電極のうち最外周以外に配置された電極に
相当する内部側半田ボールを示している。Embodiment 4 FIG. 4 shows the fourth embodiment.
FIG. 3 is a diagram showing a cross-sectional structure of a BGA package mounting board according to the present invention. In the BGA package mounting board according to the fourth embodiment, of the electrodes provided on the back surface of the BGA package 3 in a plurality of rows and columns, the outermost electrodes of the BGA package 3 are changed from solder balls to leads. In the figure, reference numeral 10 denotes a lead in which an electrode to be positioned on the outermost periphery of the BGA package 3 is changed from a solder ball. The lead 10 is arranged on the outer peripheral portion of the upper surface of the BGA package 3 and a tip protruding therefrom is disposed. Electrical connection is made by joining the printed wiring board 1. Reference numeral 2a denotes an internal solder ball corresponding to an electrode of the BGA package 3 that is arranged at a position other than the outermost periphery.
【００２３】熱ストレスを受けた場合、最も応力が大き
くなり、クラック等、半田接合部の破壊が発生しやすい
のがＢＧＡパッケージ３の外周部、特に最外周である。
この部分に配置されるべき半田ボールのみ、リード化す
ることにより、リード１０による熱応力緩和を行なうこ
とが可能となるとともに、他の電極を半田ボールのまま
残しておくことにより、パッケージ部品の実装密度の低
下を防ぐことが可能である。なお、プリント配線板１を
実施の形態１〜３において示したいずれかの構造とする
ことによって、より熱ストレスの耐性を強化することが
可能であることは言うまでもない。When a thermal stress is applied, the stress becomes the largest, and the solder joints such as cracks are apt to be broken at the outer peripheral portion of the BGA package 3, particularly at the outermost peripheral portion.
By making only the solder balls to be disposed in this portion into leads, it is possible to alleviate the thermal stress by the leads 10 and to leave the other electrodes as solder balls, thereby mounting the package parts. It is possible to prevent a decrease in density. It is needless to say that the printed wiring board 1 can have any of the structures shown in the first to third embodiments to further enhance the resistance to thermal stress.
【００２４】実施の形態５.図５はＢＧＡパッケージ３
の裏面に複数行複数列に設けられたパッドのうち、最外
周のパッドのピッチを狭めたピン配列を示すＢＧＡパッ
ケージ３の裏面の平面図である。符号１１ａはＢＧＡパ
ッケージ３の裏面に、複数行複数列に配置されたパッド
のうちの、最外周に位置するパッド（以下、最外周パッ
ドとする。）、１１ｂはその他のパッド（以下、内部側
パッドとする。）を示している。それぞれのパッド上に
は半田ボール２が配置され、プリント配線板１側との接
続は半田ボール２を介して行われる。Embodiment 5 FIG. 5 shows a BGA package 3.
FIG. 8 is a plan view of the back surface of the BGA package 3 showing a pin arrangement in which the pitch of the outermost peripheral pads among pads provided in a plurality of rows and columns on the back surface of FIG. Reference numeral 11a denotes a pad located at the outermost periphery (hereinafter referred to as an outermost peripheral pad) of pads arranged in a plurality of rows and columns on the back surface of the BGA package 3, and 11b denotes other pads (hereinafter referred to as an inner side). Pad). Solder balls 2 are arranged on the respective pads, and connection with the printed wiring board 1 is made via the solder balls 2.
【００２５】この実施の形態５によるＢＧＡパッケージ
実装基板は、図５に示したように、最外周パッド１１ａ
のピッチを、他の内部側パッド１１ｂの通常のピッチよ
りも狭くした構造のＢＧＡパッケージ３を用いること
で、最外周パッド１１ａでの半田ボール２によるプリン
ト配線板１との接合点を多くしたものである。内部側パ
ッド１１ｂの通常のパッドピッチは１．２７ｍｍである
場合、最外周パッド１１ａの狭めたパッドピッチは１．
０ｍｍとすることができ、また、最小でパッドピッチを
０．８ｍｍまでとすることができる。As shown in FIG. 5, the BGA package mounting board according to the fifth embodiment has outermost peripheral pads 11a.
Using a BGA package 3 having a smaller pitch than the normal pitch of the other inner side pads 11b, thereby increasing the number of bonding points between the outermost pads 11a and the printed wiring board 1 by the solder balls 2. It is. When the normal pad pitch of the inner pad 11b is 1.27 mm, the narrowed pad pitch of the outermost peripheral pad 11a is 1.
0 mm, and the minimum pad pitch can be up to 0.8 mm.
【００２６】これにより、熱応力が大きくなるＢＧＡパ
ッケージ３の外周部において、半田ボール２による接合
部分が多くなるため、熱応力が分散、緩和でき、半田接
合部の信頼性の向上を図ることが可能となる。また外周
部に位置する最外周パッド１１ａのみを高密度化するこ
とにより、基板設計難度を上げずに、ＢＧＡパッケージ
３全体のサイズも小さくできる効果も得られる。なお、
プリント配線板１を実施の形態１〜３において示したい
ずれかの構造とすることによって、より熱ストレスの耐
性を強化することが可能であることは言うまでもない。As a result, the number of joints by the solder balls 2 increases in the outer peripheral portion of the BGA package 3 where the thermal stress increases, so that the thermal stress can be dispersed and relaxed, and the reliability of the solder joint can be improved. It becomes possible. In addition, by increasing the density of only the outermost peripheral pads 11a located at the outer peripheral portion, it is possible to obtain an effect that the size of the entire BGA package 3 can be reduced without increasing the difficulty in designing the substrate. In addition,
Needless to say, by making the printed wiring board 1 any of the structures shown in the first to third embodiments, the resistance to thermal stress can be further enhanced.
【００２７】実施の形態６．図６はＢＧＡパッケージ３
とプリント配線板１との間に、中間の線膨張係数を有す
る中間基板を挿入した状態のＢＧＡパッケージ実装基板
を示す断面図であり、図において、符号１２はセラミッ
クよりなるＢＧＡパッケージ３( α=6〜7ppm) とプリン
ト配線板１(17 〜20ppm)の中間的な線膨張係数( α=11
〜13ppm)を有する中間基板であり、１３は中間基板１２
とプリント配線板との間の半田接合を示すものである。
この場合、具体的には中間基板１２としてガラスポリイ
ミドなどを用いることが可能である。Embodiment 6 FIG. Figure 6 shows BGA package 3
FIG. 3 is a cross-sectional view showing a BGA package mounting substrate in a state where an intermediate substrate having an intermediate linear expansion coefficient is inserted between the BGA package 3 and the printed wiring board 1. 6-7ppm) and printed wiring board 1 (17-20ppm).
(13 ppm), and 13 is an intermediate substrate 12
FIG. 2 shows a solder joint between the printed wiring board and the printed wiring board.
In this case, specifically, glass polyimide or the like can be used as the intermediate substrate 12.
【００２８】これにより、プリント配線板１とセラミッ
クよりなるＢＧＡパッケージ３との線膨張係数の差によ
る熱応力を、中間基板１２で段階的に緩和することが可
能であり、ＢＧＡパッケージ３側の接合部およびプリン
ト配線板１側の半田接合部の信頼性とも確保することが
可能となる。さらに、この場合、中間基板１２として適
合する材料は、基板材料として完全なものである必要が
なく、プリント配線板１と部品パッケージ材質の線膨張
係数に応じて、自由に選択することが可能である。従っ
て、材料選定および材料の入手が容易になる。As a result, the thermal stress due to the difference in linear expansion coefficient between the printed wiring board 1 and the BGA package 3 made of ceramic can be gradually reduced by the intermediate substrate 12, and the bonding on the BGA package 3 side can be performed. It is also possible to ensure the reliability of the solder joints on the printed circuit board 1 side as well. Further, in this case, the material suitable for the intermediate substrate 12 does not need to be perfect as the substrate material, and can be freely selected according to the linear expansion coefficients of the printed wiring board 1 and the component package material. is there. Therefore, material selection and material acquisition are facilitated.
【００２９】また、ＢＧＡパッケージ３がセラミックパ
ッケージである場合について主に述べたが、これに限ら
ず、異なる線膨張係数のＢＧＡパッケージ３を中間基板
１２を介してプリント配線板１に実装することも可能で
ある。その場合、中間基板１２の線膨張係数も異なる線
膨張係数に合わせて調整する。さらに、プリント配線板
１を実施の形態１〜３において示したいずれかの構造と
することによって、より熱ストレスの耐性を強化するこ
とが可能であることは言うまでもない。Although the case where the BGA package 3 is a ceramic package has been mainly described, the present invention is not limited to this, and the BGA packages 3 having different linear expansion coefficients may be mounted on the printed wiring board 1 via the intermediate substrate 12. It is possible. In that case, the linear expansion coefficient of the intermediate substrate 12 is also adjusted according to a different linear expansion coefficient. Further, needless to say, by making the printed wiring board 1 any of the structures shown in the first to third embodiments, the resistance to thermal stress can be further enhanced.
【００３０】[0030]
【発明の効果】この発明によれば、ＢＧＡパッケージを
実装するプリント配線板を、積層された３層以上の基材
間に、上記基材よりも線膨張係数の小さい低線膨張係数
材層をそれぞれ配置した構造とし、プリント配線板の厚
み方向に複数枚の低線膨張係数材層をバランスさせて配
置することができ、熱的影響によるプリント配線板の反
りを小さく抑制することが可能であり、ＢＧＡパッケー
ジとプリント配線板との半田ボールによる接合信頼性を
確保することが可能なＢＧＡパッケージ実装基板を得る
ことができる。According to the present invention, a printed wiring board on which a BGA package is mounted is provided with a low linear expansion coefficient material layer having a smaller linear expansion coefficient than the above-mentioned base material between three or more stacked base materials. It is possible to arrange a plurality of layers of low linear expansion coefficient material in the thickness direction of the printed wiring board in a balanced structure, and to suppress the warpage of the printed wiring board due to thermal effects. Thus, it is possible to obtain a BGA package mounting board capable of ensuring the reliability of bonding between a BGA package and a printed wiring board by solder balls.
【００３１】また、この発明によれば、低線膨張係数材
層をプリント配線板内のＢＧＡパッケージの下部を含む
領域に配置することにより、ＢＧＡパッケージを実装し
た領域のプリント配線板の熱的影響による反りを選択的
に小さく抑制することが可能となるとともに、プリント
配線板に複数個のＢＧＡパッケージを実装する場合にお
いて、それぞれのＢＧＡパッケージの線膨張係数に応じ
た低線膨張係数材層をプリント配線板内に配置し、熱的
影響を小さく抑制することが可能なＢＧＡパッケージ実
装基板を得ることができる。Further, according to the present invention, by arranging the low linear expansion coefficient material layer in the area including the lower part of the BGA package in the printed wiring board, the thermal influence of the printed wiring board in the area where the BGA package is mounted is provided. In addition, when a plurality of BGA packages are mounted on a printed wiring board, a low linear expansion coefficient material layer corresponding to the linear expansion coefficient of each BGA package is printed. It is possible to obtain a BGA package mounting board that can be arranged in a wiring board and can suppress thermal effects to a small extent.
【００３２】さらに、この発明によれば、基材をガラス
エポキシ材とし、低線膨張係数材層を、格子状の低線膨
張係数材をガラスエポキシ材よりなる層の中に織り込ん
だ構造とすることによっても、上記の場合と同様に、熱
的影響によるプリント配線板の反りを小さく抑制するこ
とが可能であり、ＢＧＡパッケージとプリント配線板と
の半田ボールによる接合信頼性を確保することが可能な
ＢＧＡパッケージ実装基板を得ることができる。Further, according to the present invention, the base material is a glass epoxy material, and the low linear expansion coefficient material layer has a structure in which a lattice-like low linear expansion coefficient material is woven into a layer made of the glass epoxy material. Also in this case, similarly to the above case, it is possible to suppress the warpage of the printed wiring board due to thermal effects, and it is possible to secure the bonding reliability between the BGA package and the printed wiring board by the solder ball. A BGA package mounting substrate can be obtained.
【００３３】また、この発明によれば、ＢＧＡパッケー
ジの裏面に複数行複数列に配置形成される電極のうち、
ＢＧＡパッケージの最外周に配置されるべき電極をＢＧ
Ａパッケージの上面外周部にリードとして配置し、この
リードの先端部をプリント配線板に接合させた構造とす
ることによって、ＢＧＡパッケージとしての実装密度を
保った上で、熱応力を緩和することが可能なＢＧＡパッ
ケージ実装基板を得ることができる。Further, according to the present invention, of the electrodes arranged and arranged in a plurality of rows and a plurality of columns on the back surface of the BGA package,
The electrode to be placed on the outermost periphery of the BGA package is BG
By arranging the leads on the outer periphery of the upper surface of the A package and joining the tips of the leads to the printed wiring board, it is possible to reduce the thermal stress while maintaining the mounting density of the BGA package. A possible BGA package mounting board can be obtained.
【００３４】さらに、この発明によれば、ＢＧＡパッケ
ージの裏面に複数行複数列に配置形成されたパッドのう
ち、最外周に位置するパッドのピッチを、他のパッドの
ピッチよりも小さくしたことによって、ＢＧＡの最外周
での半田接合点を増やすことが可能であり、ＢＧＡパッ
ケージとしての実装密度を保った上で、熱応力を緩和す
ることが可能なＢＧＡパッケージ実装基板を得ることが
できる。Further, according to the present invention, of the pads arranged in a plurality of rows and columns on the back surface of the BGA package, the pitch of the pad located at the outermost periphery is made smaller than the pitch of the other pads. In addition, it is possible to increase the number of solder joints at the outermost periphery of the BGA, and to obtain a BGA package mounting board capable of reducing thermal stress while maintaining the mounting density of the BGA package.
【００３５】また、この発明によれば、プリント配線板
とＢＧＡパッケージとの間に、中間的な線膨張係数の中
間基板を介在させることによって、ＢＧＡパッケージと
しての実装密度を保った上で、熱応力を緩和することが
可能となる。Further, according to the present invention, by mounting an intermediate substrate having an intermediate linear expansion coefficient between the printed wiring board and the BGA package, the mounting density of the BGA package is maintained, and Stress can be reduced.
【図１】 この発明の実施の形態１によるＢＧＡパッケ
ージ実装基板の断面図である。FIG. 1 is a sectional view of a BGA package mounting board according to Embodiment 1 of the present invention;
【図２】 この発明の実施の形態２によるＢＧＡパッケ
ージ実装基板の断面図である。FIG. 2 is a sectional view of a BGA package mounting board according to Embodiment 2 of the present invention;
【図３】 この発明の実施の形態３によるＢＧＡパッケ
ージ実装基板の断面図および部分斜視図である。FIG. 3 is a sectional view and a partial perspective view of a BGA package mounting board according to Embodiment 3 of the present invention.
【図４】 この発明の実施の形態４によるＢＧＡパッケ
ージ実装基板の断面図である。FIG. 4 is a sectional view of a BGA package mounting board according to Embodiment 4 of the present invention;
【図５】 この発明の実施の形態５によるＢＧＡパッケ
ージの裏面側を示す平面図である。FIG. 5 is a plan view showing a back surface side of a BGA package according to a fifth embodiment of the present invention.
【図６】 この発明の実施の形態６によるＢＧＡパッケ
ージ実装基板の断面図である。FIG. 6 is a sectional view of a BGA package mounting board according to Embodiment 6 of the present invention;
【図７】 従来の技術によるパッケージ実装基板の断面
図である。FIG. 7 is a cross-sectional view of a package mounting board according to a conventional technique.
【図８】 従来の技術によるプリント配線板の断面図で
ある。FIG. 8 is a sectional view of a printed wiring board according to a conventional technique.
１. プリント配線板 ２. 半田ボール ２ａ. 内部側半
田ボール ３. ＢＧＡパッケージ ４. ガラスエポキシ基材 ５.
低線膨張係数層 ６. 導電部 ７. 絶縁層 ８. 部分低線膨張係数材層 ９. 格子状低線膨張係数材層 ９ａ. 低線膨張係数材 ９ｂ. ガラスエポキシ材 １０. リード １１ａ. 最外
周パッド １１ｂ. 内部側パッド １２. 中間基板 １３. 半田接
合。1. Printed wiring board 2. Solder ball 2a. Internal solder ball 3. BGA package 4. Glass epoxy base material 5.
Low linear expansion coefficient layer 6. Conductive part 7. Insulation layer 8. Partial low linear expansion coefficient material layer 9. Lattice low linear expansion coefficient material layer 9a. Low linear expansion coefficient material 9b. Glass epoxy material 10. Lead 11a. Peripheral pad 11b. Internal pad 12. Intermediate board 13. Solder joint.
Claims (6)
半田ボールを介して実装されるＢＧＡパッケージよりな
るＢＧＡパッケージ実装基板において、上記プリント配
線板は積層された３層以上の基材間に、上記基材よりも
線膨張係数が小さい低線膨張係数材層をそれぞれ配置し
たことを特徴とするＢＧＡパッケージ実装基板。1. A BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls, wherein the printed wiring board is provided between three or more laminated base materials. A BGA package mounting board, wherein a low linear expansion coefficient material layer having a smaller linear expansion coefficient than a base material is disposed.
の下部を含む領域に配置されたことを特徴とする請求項
１記載のＢＧＡパッケージ実装基板。2. The BGA package mounting board according to claim 1, wherein the low linear expansion coefficient material layer is disposed in a region including a lower portion of the BGA package.
張係数材層は、ガラスエポキシ材よりなる層の中に、格
子状に低線膨張係数材を織り込んだ構造であることを特
徴とする請求項１記載のＢＧＡパッケージ実装基板。3. The base material is a glass epoxy material, and the low linear expansion coefficient material layer has a structure in which a low linear expansion coefficient material is woven in a lattice shape in a layer made of a glass epoxy material. The BGA package mounting board according to claim 1.
半田ボールを介して実装されるＢＧＡパッケージよりな
るＢＧＡパッケージ実装基板において、上記ＢＧＡパッ
ケージの裏面に複数行複数列に配置形成される電極のう
ち、上記ＢＧＡパッケージの最外周に配置されるべき電
極を上記ＢＧＡパッケージの上面外周部にリードとして
配置し、上記リードの先端部を上記プリント配線板に接
合させたことを特徴とするＢＧＡパッケージ実装基板。4. In a BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls, among the electrodes arranged and formed in a plurality of rows and a plurality of columns on the back surface of the BGA package. A BGA package mounting board, wherein electrodes to be arranged on the outermost periphery of the BGA package are arranged as leads on the outer periphery of the upper surface of the BGA package, and the tips of the leads are joined to the printed wiring board. .
半田ボールを介して実装されるＢＧＡパッケージよりな
るＢＧＡパッケージ実装基板において、上記ＢＧＡパッ
ケージの裏面に複数行複数列に配置形成されたパッドの
うち、最外周に位置するパッドのピッチを、他のパッド
のピッチよりも小さくしたことを特徴とするＢＧＡパッ
ケージ実装基板。5. In a BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls, a pad arranged and formed in a plurality of rows and a plurality of columns on a back surface of the BGA package. A pitch of pads located at the outermost periphery is smaller than pitches of other pads.
半田ボールを介して実装されるＢＧＡパッケージよりな
るＢＧＡパッケージ実装基板において、上記ＢＧＡパッ
ケージと上記プリント配線板との間に、上記ＢＧＡパッ
ケージと上記プリント配線板との中間的な線膨張係数を
有する中間基板を挿入し、この中間基板を介して上記Ｂ
ＧＡパッケージと上記プリント配線板との電気的接続を
行ったことを特徴とするＢＧＡパッケージの実装基板。6. A BGA package mounting board comprising a printed wiring board and a BGA package mounted on the printed wiring board via solder balls, wherein the BGA package and the BGA package are disposed between the BGA package and the printed wiring board. An intermediate substrate having a coefficient of linear expansion intermediate to that of the printed wiring board is inserted, and the above B is inserted through the intermediate substrate.
A mounting board for a BGA package, wherein the GA package is electrically connected to the printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381572A JP3729487B2 (en) | 2000-12-15 | 2000-12-15 | BGA package mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381572A JP3729487B2 (en) | 2000-12-15 | 2000-12-15 | BGA package mounting board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185094A true JP2002185094A (en) | 2002-06-28 |
| JP3729487B2 JP3729487B2 (en) | 2005-12-21 |
Family
ID=18849546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381572A Expired - Fee Related JP3729487B2 (en) | 2000-12-15 | 2000-12-15 | BGA package mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3729487B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096285A (en) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | Light emitting device mounting substrate, light emitting device accommodating package, light emitting device and lighting device |
| JP2009033100A (en) * | 2007-07-05 | 2009-02-12 | Nec Corp | Semiconductor device |
| JP2011029313A (en) * | 2009-07-23 | 2011-02-10 | Furukawa Electric Co Ltd:The | Thick conductor substrate and manufacturing method thereof |
| JP2013093405A (en) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
| JP2013105921A (en) * | 2011-11-15 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | Multilayer wiring board for semiconductor device |
| CN104284511A (en) * | 2013-07-12 | 2015-01-14 | 揖斐电株式会社 | Printed wiring board |
| KR20210013498A (en) * | 2019-07-26 | 2021-02-04 | 인하대학교 산학협력단 | PCB for stress reduction |
-
2000
- 2000-12-15 JP JP2000381572A patent/JP3729487B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007096285A (en) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | Light emitting device mounting substrate, light emitting device accommodating package, light emitting device and lighting device |
| JP2009033100A (en) * | 2007-07-05 | 2009-02-12 | Nec Corp | Semiconductor device |
| JP2011029313A (en) * | 2009-07-23 | 2011-02-10 | Furukawa Electric Co Ltd:The | Thick conductor substrate and manufacturing method thereof |
| JP2013093405A (en) * | 2011-10-25 | 2013-05-16 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
| JP2013105921A (en) * | 2011-11-15 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | Multilayer wiring board for semiconductor device |
| CN104284511A (en) * | 2013-07-12 | 2015-01-14 | 揖斐电株式会社 | Printed wiring board |
| KR20210013498A (en) * | 2019-07-26 | 2021-02-04 | 인하대학교 산학협력단 | PCB for stress reduction |
| KR102364739B1 (en) | 2019-07-26 | 2022-02-21 | 인하대학교 산학협력단 | PCB for stress reduction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3729487B2 (en) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030094685A1 (en) | Semiconductor device and module of the same | |
| US6657134B2 (en) | Stacked ball grid array | |
| JP2006080555A5 (en) | ||
| JPS6273650A (en) | Electrical part | |
| US5610436A (en) | Surface mount device with compensation for thermal expansion effects | |
| WO2003021672A2 (en) | An electronic package having a thermal stretching layer | |
| JP2000031327A (en) | Semiconductor device and its manufacture | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| JP2006080556A5 (en) | ||
| JP2002217514A (en) | Multichip semiconductor device | |
| US20060197229A1 (en) | Semiconductor device | |
| JP2002185094A (en) | Bga package mounting board | |
| JP4521984B2 (en) | Multilayer semiconductor device and mounting substrate | |
| JPH06291165A (en) | Flip chip connecting construction | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| JP3839405B2 (en) | Integrated circuit package | |
| JP4190602B2 (en) | Semiconductor device | |
| JP4577980B2 (en) | Mounting board | |
| JP4372749B2 (en) | Semiconductor device | |
| JP3551114B2 (en) | Semiconductor device mounting structure and method | |
| JP2004511919A (en) | Multi-chip integrated circuit carrier | |
| JPH1065039A (en) | Semiconductor device | |
| JP5708489B2 (en) | Semiconductor device having metallic power supply side and ground side reinforcing members insulated from each other | |
| JP5000621B2 (en) | Semiconductor device | |
| JP3334798B2 (en) | BGA type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |