JP2002184795A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device

Info

Publication number
JP2002184795A
JP2002184795A JP2000380048A JP2000380048A JP2002184795A JP 2002184795 A JP2002184795 A JP 2002184795A JP 2000380048 A JP2000380048 A JP 2000380048A JP 2000380048 A JP2000380048 A JP 2000380048A JP 2002184795 A JP2002184795 A JP 2002184795A
Authority
JP
Japan
Prior art keywords
lead
sealing portion
leads
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000380048A
Other languages
Japanese (ja)
Inventor
Yoshihiko Shimanuki
好彦 嶋貫
Shoichi Kobayashi
昇市 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2000380048A priority Critical patent/JP2002184795A/en
Publication of JP2002184795A publication Critical patent/JP2002184795A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve outward appearance quality and to lower a cost. SOLUTION: After resin sealing, a lead 1a on the backside 3a of a sealing part 3 is irradiated with laser light to remove resin burrs 8 and expose a connected surface 1g of the lead 1a, thereby improving the outward appearance quality of QFN and lowering the cost.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、樹脂封止形の半導体装置のレジンバリ除去
およびスタンドオフ確保に適用して有効な技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology, and more particularly to a technology effective when applied to resin burrs removal and stand-off securing of a resin-encapsulated semiconductor device.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】小形化を図った樹脂封止形の半導体装置の
一例としてQFN(Quad Flat Non-leaded Package) と
呼ばれる半導体パッケージが知られている。
A semiconductor package called a QFN (Quad Flat Non-leaded Package) is known as an example of a miniaturized resin-sealed semiconductor device.

【0004】QFNは、半導体チップを支持するタブの
周囲に配置された複数の薄板状のリードが封止部の裏面
(半導体装置実装側の面)の周縁部に配置されるもので
ある。
In the QFN, a plurality of thin leads arranged around a tab for supporting a semiconductor chip are arranged on a peripheral portion of a back surface (a surface on a semiconductor device mounting side) of a sealing portion.

【0005】また、QFNは、リードフレームを用いて
組み立てられるものであり、その際、モールド工程で
は、リードフレームにおいて半導体チップが搭載された
片方の面側でのみ樹脂モールドが行われる。
The QFN is assembled using a lead frame. At this time, in the molding step, resin molding is performed only on one side of the lead frame on which the semiconductor chip is mounted.

【0006】なお、QFNでは、封止部の裏面の周縁部
に各リードが配置されるため、これらリードに対して、
実装基板などに半田実装する際の実装面積(接続領域)
が確保されなければならない。
In the QFN, each lead is arranged on the peripheral edge of the back surface of the sealing portion.
Mounting area (connection area) when soldering to a mounting board etc.
Must be secured.

【0007】そこで、QFNでは、モールドによって、
封止部の裏面のリードにモールド樹脂のバリ(漏れレジ
ンによるレジンバリやレジンフラッシュバリなどであ
り、以降、これらをレジンバリ(被覆樹脂)と呼ぶ)が
形成された際に、紙ヤスリなどを用いて封止部の裏面の
研磨を行ってレジンバリを除去し、これによってリード
を露出させている。
Therefore, in QFN, a mold
When burrs of the mold resin (resin burrs or resin flash burrs due to a leaking resin, these are referred to as resin burrs (coating resin) hereinafter) are formed on the leads on the back surface of the sealing portion, using a paper file or the like, The back surface of the sealing portion is polished to remove resin burrs, thereby exposing the leads.

【0008】また、QFNでは、封止部の裏面のリード
にレジンバリが形成されないようにフィルムシートなど
を用いてモールドを行っている(このモールド方法を、
以降、ラミネートモールドと呼ぶ)。
In the QFN, molding is performed using a film sheet or the like so that resin burrs are not formed on the leads on the back surface of the sealing portion.
Hereinafter, it is referred to as a laminate mold).

【0009】すなわち、モールド時に、モールド金型の
キャビティ内で封止部の裏面に前記フィルムシートを密
着させ、これにより、封止部の裏面のリードへのレジン
バリの付着の防止を図ろうとするものである。
That is, at the time of molding, the film sheet is brought into close contact with the back surface of the sealing portion in the cavity of the mold, thereby preventing resin burrs from adhering to the leads on the back surface of the sealing portion. It is.

【0010】なお、半導体装置の裏面側を研磨してこの
裏面にリードを露出させる技術が、例えば、特開平11
−195743号公報と特開平2−240940号公報
に記載されている。
A technique of polishing the back surface of a semiconductor device to expose leads on the back surface is disclosed in, for example, Japanese Patent Laid-Open No.
No. 195743 and JP-A-2-240940.

【0011】[0011]

【発明が解決しようとする課題】ところが、前記した技
術のQFNの封止部のレジンバリ除去において、紙ヤス
リを用いた研磨では、封止部の裏面に傷がつき、外観品
質が低下することが問題となる。
However, in the removal of resin burrs at the sealing portion of the QFN according to the above-mentioned technique, polishing using a paper file may damage the back surface of the sealing portion and deteriorate the appearance quality. It becomes a problem.

【0012】さらに、紙ヤスリに寿命があるため、その
交換が必要となることが問題であるとともに、研磨量
(深さ方向)のコントロールが困難であり、したがっ
て、安定した研磨ができないことが問題である。
Further, the paper file has a long life, so that it is necessary to replace the paper file. In addition, it is difficult to control the amount of polishing (in the depth direction), so that stable polishing cannot be performed. It is.

【0013】また、ラミネートモールドによるモールド
においては、その設備にコストがかかるとともに、フィ
ルムシートにもコストがかかり、製造コストが高くなる
ことが問題である。
[0013] Further, in the case of a mold using a laminate mold, there is a problem that the equipment is costly, the cost of the film sheet is also high, and the production cost is high.

【0014】本発明の目的は、外観品質の向上および低
コスト化を図る半導体装置の製造方法を提供することに
ある。
An object of the present invention is to provide a method of manufacturing a semiconductor device which improves the appearance quality and reduces the cost.

【0015】本発明のその他の目的は、スタンドオフを
確保する半導体装置の製造方法を提供することにある。
Another object of the present invention is to provide a method of manufacturing a semiconductor device which ensures a stand-off.

【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0017】[0017]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0018】すなわち、本発明の半導体装置の製造方法
は、半導体チップを支持可能なチップ支持部材のチップ
搭載部に前記半導体チップを搭載する工程と、前記半導
体チップの表面電極とこれに対応する前記チップ支持部
材の端子とを接続部材によって接続する工程と、前記半
導体チップを樹脂モールドして封止部または前記チップ
支持部材の半導体装置実装側の面に複数の外部端子また
は外部端子搭載電極が配置されるように前記封止部を形
成する工程と、前記封止部の前記半導体装置実装側の面
の前記外部端子または外部端子搭載電極にレーザを照射
して前記外部端子または外部端子搭載電極上の被覆樹脂
を除去して前記外部端子または外部端子搭載電極を露出
させる工程とを有するものである。
That is, in the method of manufacturing a semiconductor device according to the present invention, the step of mounting the semiconductor chip on a chip mounting portion of a chip supporting member capable of supporting a semiconductor chip includes the steps of: Connecting the terminal of the chip supporting member to a terminal by a connecting member, and arranging a plurality of external terminals or external terminal mounting electrodes on a semiconductor device mounting side surface of the semiconductor chip by resin molding the semiconductor chip. Forming the sealing portion so that the external terminal or the external terminal mounting electrode on the surface of the sealing portion on the semiconductor device mounting side is irradiated with a laser beam. Removing the coating resin to expose the external terminals or the external terminal mounting electrodes.

【0019】本発明によれば、モールド後に、レーザを
照射して被覆樹脂を除去することにより、被覆樹脂を炭
化させて除去することができる。
According to the present invention, the coating resin can be carbonized and removed by irradiating a laser after the molding to remove the coating resin.

【0020】したがって、封止部の裏面の外観を損ねる
ことなく確実に外部端子または外部端子搭載電極を露出
でき、その結果、半導体装置の外観品質の向上を図るこ
とができる。
Therefore, the external terminals or the external terminal mounting electrodes can be reliably exposed without impairing the external appearance of the back surface of the sealing portion. As a result, the external appearance quality of the semiconductor device can be improved.

【0021】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なチップ搭載部であるタブの周
囲に複数のリードが配置されたリードフレームを準備す
る工程と、前記タブに前記半導体チップを搭載する工程
と、前記半導体チップの表面電極とこれに対応する前記
リードとを接続部材であるワイヤによって接続する工程
と、前記半導体チップを樹脂モールドして封止部の半導
体装置実装側の面に前記複数のリードを配置して前記封
止部を形成する工程と、前記封止部の前記半導体装置実
装側の面の前記リードにレーザを照射して前記リード上
の被覆樹脂を除去して前記リードを露出させる工程と、
複数の前記リードを前記リードフレームの枠部から分離
する工程とを有するものである。
Further, the method of manufacturing a semiconductor device according to the present invention
A step of preparing a lead frame in which a plurality of leads are arranged around a tab which is a chip mounting portion capable of supporting a semiconductor chip; a step of mounting the semiconductor chip on the tab; and a surface electrode of the semiconductor chip and Connecting the leads corresponding to the above with a wire which is a connecting member, and forming the plurality of leads on a semiconductor device mounting side surface of the sealing portion by resin molding the semiconductor chip to form the sealing portion. Forming and exposing the leads by irradiating a laser to the leads on the semiconductor device mounting side surface of the sealing portion to remove the coating resin on the leads,
Separating the plurality of leads from the frame of the lead frame.

【0022】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なチップ搭載部であるタブの周
囲に複数のリードが配置されたリードフレームを準備す
る工程と、前記タブに前記半導体チップを搭載する工程
と、前記半導体チップの表面電極とこれに対応する前記
リードとを接続部材であるワイヤによって接続する工程
と、前記半導体チップを樹脂モールドして封止部の半導
体装置実装側の面に前記複数のリードを露出させて前記
封止部を形成する工程と、前記封止部の前記半導体装置
実装側の面の前記リードの周囲にレーザを照射して前記
リードの周囲のモールド樹脂を除去して前記リードを前
記半導体装置実装側の面から突出させる工程と、複数の
前記リードを前記リードフレームの枠部から分離する工
程とを有するものである。
Further, a method of manufacturing a semiconductor device according to the present invention
A step of preparing a lead frame in which a plurality of leads are arranged around a tab which is a chip mounting portion capable of supporting a semiconductor chip; a step of mounting the semiconductor chip on the tab; and a surface electrode of the semiconductor chip and Connecting the leads corresponding to the above with a wire which is a connecting member, and exposing the plurality of leads to a surface of the sealing portion on the semiconductor device mounting side by resin molding the semiconductor chip to form the sealing portion. Forming, and irradiating a laser to the periphery of the lead on the surface of the semiconductor device mounting side of the sealing portion to remove the mold resin around the lead and remove the lead from the surface of the semiconductor device mounting side. The method includes a step of projecting and a step of separating the plurality of leads from a frame portion of the lead frame.

【0023】[0023]

【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

【0024】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
Further, in the following embodiments, when it is necessary for convenience, the description will be made by dividing into a plurality of sections or embodiments, but they are not unrelated to each other unless otherwise specified. One has a relationship of some or all of the other, such as modified examples, details, and supplementary explanations.

【0025】また、以下の実施の形態において、要素の
数など(個数、数値、量、範囲などを含む)に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
In the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), the number is particularly limited to a specific number and is clearly limited to a specific number in principle. Except for cases, the number is not limited to the specific number, and may be greater than or less than the specific number.

【0026】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0027】図1は本発明の半導体装置の製造方法によ
って組み立てられる半導体装置の実施の形態の一例であ
るQFNの構造を示す図であり、(a)は平面図、
(b)は底面図、(c)は側面図、図2は図1に示すQ
FNの構造を示す断面図、図3は図1に示すQFNの組
み立てに用いられるリードフレームの構造の一例を示す
拡大部分平面図、図4は図1に示すQFNの組み立てに
おけるモールド工程終了段階の構造の一例を示す図であ
り、(a)は部分底面図、(b)は(a)のA部を拡大
して示す拡大部分底面図、(c)は(b)のB−B線に
沿って切断した部分断面図、図5は図1に示すQFNの
製造方法のバリ取り工程におけるレーザ照射箇所の一例
を示す底面図、図6は図5に示す照射箇所用のマスク部
材の構造の一例を示す部分平面図、図7〜図10は図5
に示す照射箇所に対する変形例のレーザ照射箇所を示す
底面図、図11は本発明の実施の形態の半導体装置の製
造方法における変形例のバリ取り方法を示す概念図、図
12は本発明の実施の形態の半導体装置の製造方法にお
ける変形例のスタンドオフ形成方法を示す図であり、
(a)はレーザ照射箇所を示す底面図、(b) は(a)
のC−C線に沿った断面の拡大部分断面図である。
FIG. 1 is a diagram showing a structure of a QFN which is an example of an embodiment of a semiconductor device assembled by a method of manufacturing a semiconductor device according to the present invention, wherein FIG.
(B) is a bottom view, (c) is a side view, and FIG.
FIG. 3 is a cross-sectional view showing the structure of the FN, FIG. 3 is an enlarged partial plan view showing an example of the structure of the lead frame used for assembling the QFN shown in FIG. 1, and FIG. It is a figure which shows an example of a structure, (a) is a partial bottom view, (b) is an enlarged partial bottom view which expands and shows the A section of (a), (c) is the BB line of (b). 5 is a bottom view showing an example of a laser irradiation location in the deburring step of the method for manufacturing the QFN shown in FIG. 1, and FIG. 6 is a view showing a structure of a mask member for the irradiation location shown in FIG. FIGS. 7 to 10 are partial plan views showing one example, and FIGS.
FIG. 11 is a bottom view showing a laser irradiation part of a modification example with respect to the irradiation part shown in FIG. 11, FIG. 11 is a conceptual diagram showing a deburring method of a modification example in the method of manufacturing a semiconductor device according to the embodiment of the present invention, and FIG. It is a diagram showing a stand-off forming method of a modified example in the method of manufacturing a semiconductor device according to the embodiment,
(A) is a bottom view showing a laser irradiation position, and (b) is (a)
FIG. 5 is an enlarged partial cross-sectional view of a cross section taken along line CC of FIG.

【0028】図1および図2に示す本実施の形態の半導
体装置は、小形・樹脂封止形で、かつ面実装形のもので
あり、本実施の形態では前記半導体装置の一例として、
QFN5を取り上げて説明する。
The semiconductor device of the present embodiment shown in FIGS. 1 and 2 is a small-sized, resin-sealed type and a surface-mount type. In the present embodiment, as an example of the semiconductor device,
QFN5 will be described.

【0029】QFN5は、例えば、携帯用電子機器など
に組み込まれる小形の半導体パッケージであり、図1
(b)に示すように、樹脂モールドによって形成された
封止部3の半導体装置実装側の面(以降、裏面3aとい
う)の周縁部に複数の外部端子であるリード1aが並ん
で配置されたものである。
The QFN 5 is, for example, a small semiconductor package incorporated in a portable electronic device or the like.
As shown in (b), a plurality of leads 1a as external terminals are arranged side by side on a peripheral portion of a semiconductor device mounting side surface (hereinafter referred to as a back surface 3a) of a sealing portion 3 formed by a resin mold. Things.

【0030】図1および図2に示す本実施の形態のQF
N5(半導体装置)の構成について説明すると、主面2
bに半導体集積回路が形成された半導体チップ2を支持
するタブ(チップ搭載部)1bと、半導体チップ2が樹
脂封止されて形成された封止部3と、タブ1bの周囲に
配置されるとともに封止部3の裏面3aの周縁部に露出
する複数のリード1aと、半導体チップ2の表面電極で
あるパッド2aとこれに対応するリード1aとを接続す
るボンディング用のワイヤ4(接続部材)とからなり、
モールド後の封止部3の裏面3aにおける図4に示すレ
ジンバリ(被覆樹脂)8の除去(以降、これをバリ取り
という)の際に、図11に示すレーザ12によって除去
したものである。
The QF according to the present embodiment shown in FIGS.
The structure of N5 (semiconductor device) will be described.
Tab (chip mounting portion) 1b for supporting a semiconductor chip 2 having a semiconductor integrated circuit formed thereon, sealing portion 3 formed by sealing semiconductor chip 2 with resin, and tab 1b At the same time, a plurality of leads 1a exposed on the peripheral portion of the back surface 3a of the sealing portion 3, a bonding wire 4 (connecting member) for connecting the pad 2a which is a surface electrode of the semiconductor chip 2 and the corresponding lead 1a. Consisting of
When the resin burr (coating resin) 8 shown in FIG. 4 is removed (hereinafter, referred to as deburring) on the back surface 3a of the sealing portion 3 after the molding, the laser burr 12 shown in FIG. 11 is used.

【0031】なお、図2に示すように、チップ支持面1
cに半導体チップ2を支持しているタブ1bは、ハーフ
エッチング加工またはプレス加工によって各リード1a
の1/2程度の厚さに形成されており、したがって、Q
FN5では、モールド時に、タブ1bの裏面1d側にも
モールド樹脂が回り込んで封止部3が形成された構造と
なっている。
Note that, as shown in FIG.
The tab 1b supporting the semiconductor chip 2 on each of the leads 1a is formed by half etching or pressing.
Is formed to a thickness of about one half of
The FN 5 has a structure in which the molding resin also wraps around the back surface 1 d side of the tab 1 b during molding to form the sealing portion 3.

【0032】その結果、QFN5では、タブ1bは、封
止部3の裏面3aに露出せず、封止部3内に埋め込まれ
た構造となっている。
As a result, the QFN 5 has a structure in which the tab 1 b is not exposed on the back surface 3 a of the sealing portion 3 but is embedded in the sealing portion 3.

【0033】ただし、本実施の形態のQFN5は、タブ
1bが封止部3の裏面3aに露出する構造であってもよ
い。
However, the QFN 5 of the present embodiment may have a structure in which the tab 1b is exposed on the back surface 3a of the sealing portion 3.

【0034】また、封止部3の裏面3aの4つの角部に
は、タブ1bをその角部で支持する吊りリード1eの端
部が露出している。
At the four corners of the back surface 3a of the sealing portion 3, the ends of the suspension leads 1e that support the tabs 1b at the corners are exposed.

【0035】また、封止部3の裏面3aの周縁部に露出
している各リード1aの被接続面1gには、図2に示す
ように、半田メッキ層6が形成されている。なお、半田
メッキ層6は、モールド後のバリ取り工程後に被接続面
1gに形成されたものであり、半田メッキ層以外のパラ
ジウム(Pd)メッキ層などであってもよい。
As shown in FIG. 2, a solder plating layer 6 is formed on the connection surface 1g of each lead 1a exposed at the peripheral edge of the back surface 3a of the sealing portion 3. The solder plating layer 6 is formed on the surface to be connected 1g after the deburring step after molding, and may be a palladium (Pd) plating layer other than the solder plating layer.

【0036】ただし、パラジウムメッキ層の場合は、予
め、リードフレーム状態で形成することが望ましい。
However, in the case of a palladium plating layer, it is desirable to form it in a lead frame state in advance.

【0037】また、樹脂モールドによって形成されるレ
ジンバリ8は、図4に示すように、リード1aの封止部
3の裏面3aに露出する被接続面1gにこれの一部を覆
うように形成されるものであり、例えば、漏れレジン
(樹脂)によるバリやレジンフラッシュバリなどであ
る。
As shown in FIG. 4, the resin burr 8 formed by the resin mold is formed so as to cover a part of the connection surface 1g exposed on the back surface 3a of the sealing portion 3 of the lead 1a. For example, there are burrs due to a leaking resin (resin) and resin flash burrs.

【0038】また、半導体チップ2は、例えば、エポキ
シ系の接着材(ダイボンディング材)などによってタブ
1bに固定されている。
The semiconductor chip 2 is fixed to the tab 1b by, for example, an epoxy adhesive (die bonding material).

【0039】また、タブ1b、吊りリード1eおよび各
リード1aは、例えば、銅(Cu)合金、または鉄とニ
ッケルとの合金(Fe−Ni)などによって形成される
ものである。
The tab 1b, the suspension lead 1e, and each lead 1a are formed of, for example, a copper (Cu) alloy or an alloy of iron and nickel (Fe-Ni).

【0040】また、半導体チップ2のパッド2aとこれ
に対応するリード1aとを接続するボンディング用のワ
イヤ4(接続部材)は、例えば、金線などである。
The bonding wire 4 (connecting member) for connecting the pad 2a of the semiconductor chip 2 and the corresponding lead 1a is, for example, a gold wire.

【0041】さらに、封止部3は、モールド方法による
樹脂封止によって形成され、その際用いられるモールド
樹脂(レジン)は、例えば、熱硬化性のエポキシ樹脂な
どである。
Further, the sealing portion 3 is formed by resin sealing by a molding method, and a molding resin (resin) used at this time is, for example, a thermosetting epoxy resin.

【0042】次に、本実施の形態のQFN5の製造方法
について説明する。
Next, a method of manufacturing the QFN 5 according to the present embodiment will be described.

【0043】まず、図2に示す半導体チップ2を支持可
能なタブ1b(チップ搭載部)の周囲に複数のリード1
aが配置された図3に示すようなリードフレーム1(チ
ップ支持部材)を準備する。
First, a plurality of leads 1 are arranged around a tab 1b (chip mounting portion) capable of supporting the semiconductor chip 2 shown in FIG.
A lead frame 1 (chip supporting member) as shown in FIG.

【0044】なお、各リード1aは、リードフレーム1
の枠部1fによって支持されており、また、タブ1bは
その4方向から吊りリード1eによって支持されてい
る。
Each lead 1a is connected to the lead frame 1
And the tab 1b is supported by the suspension leads 1e from four directions.

【0045】ここで、リードフレーム1としては、図3
に示すようなパッケージ領域が複数個1列に並んで配置
された短冊状のフレーム材であっても、また、複数の前
記パッケージ領域が複数行×複数列マトリクス配置で形
成されたマトリクスフレームであってもよい。
Here, as the lead frame 1, FIG.
A frame material in the form of a strip in which a plurality of package regions are arranged in a line as shown in FIG. 1 or a matrix frame in which a plurality of the package regions are formed in a plurality of rows × a plurality of columns. You may.

【0046】さらに、リードフレーム1の厚さは、例え
ば、0.10〜0.20mm程度である。したがって、リー
ド1aや吊りリード1eの厚さも同様に0.10〜0.20
mm程度であるが、本実施の形態のQFN5のようにタ
ブ1bがハーフエッチング加工されたものである場合に
は、その厚さは、リード1aの厚さの1/2程度とな
る。
The thickness of the lead frame 1 is, for example, about 0.10 to 0.20 mm. Therefore, the thickness of the lead 1a and the suspension lead 1e is also 0.10 to 0.20 similarly.
The thickness is about mm, but when the tab 1b is half-etched as in the QFN 5 of the present embodiment, the thickness is about half the thickness of the lead 1a.

【0047】なお、リードフレーム1の前記材料や前記
厚さなどは、これらに限定されるものではない。
The material and thickness of the lead frame 1 are not limited to these.

【0048】その後、主面2bに半導体集積回路が形成
された半導体チップ2を準備し、ダイボンディング(チ
ップマウントまたはペレットボンディングともいう)を
行ってタブ1bと半導体チップ2とを接合する。
Thereafter, the semiconductor chip 2 having the semiconductor integrated circuit formed on the main surface 2b is prepared, and the tab 1b and the semiconductor chip 2 are joined by die bonding (also called chip mounting or pellet bonding).

【0049】すなわち、タブ1bに半導体チップ2を搭
載する。
That is, the semiconductor chip 2 is mounted on the tab 1b.

【0050】その際、タブ1b上にエポキシ系の接着材
(ダイボンディング材)などを塗布し、この接着材を介
して、図2に示すように、タブ1bと半導体チップ2の
裏面2cとを接合する。
At this time, an epoxy-based adhesive (die bonding material) or the like is applied on the tab 1b, and the tab 1b and the back surface 2c of the semiconductor chip 2 are connected via this adhesive as shown in FIG. Join.

【0051】その後、ワイヤボンディングを行う。Thereafter, wire bonding is performed.

【0052】すなわち、ワイヤボンディングを行って、
半導体チップ2のパッド2aと、これに対応するリード
1aとを金線などのワイヤ4によって接続する。
That is, by performing wire bonding,
The pads 2a of the semiconductor chip 2 and the corresponding leads 1a are connected by wires 4 such as gold wires.

【0053】その後、樹脂モールドを行って、半導体チ
ップ2、タブ1bおよびワイヤ4を樹脂封止する。ここ
では、例えば、トランスファーモールドによってモール
ドを行う。
Thereafter, resin molding is performed to seal the semiconductor chip 2, the tab 1b, and the wire 4 with resin. Here, for example, molding is performed by transfer molding.

【0054】その際、図1(b)に示すように、複数の
リード1aが封止部3の裏面3aの周縁部に配置される
ように封止部3を形成する。
At this time, as shown in FIG. 1B, the sealing portion 3 is formed so that a plurality of leads 1a are arranged on the periphery of the back surface 3a of the sealing portion 3.

【0055】なお、QFN5では、リードフレーム1の
チップ支持面1c側で樹脂モールドが行われるため、片
面モールドとなる。
In the QFN 5, since the resin molding is performed on the chip supporting surface 1c side of the lead frame 1, it is a single-sided molding.

【0056】樹脂封止終了後、図4(a),(b),(c)
に示すように、封止部3の裏面3aに露出したリード1
aの被接続面1gには、漏れレジンからなるレジンバリ
8(被覆樹脂)またはレジンフラッシュバリなどのレジ
ンバリ8(被覆樹脂)が形成されており、この段階で
は、封止部3の裏面3aにおけるリード1aの被接続面
1gの接続領域は十分に確保されていない。
After completion of the resin sealing, FIGS. 4 (a), (b) and (c)
As shown in the figure, the lead 1 exposed on the back surface 3a of the sealing portion 3
Resin burrs 8 (covering resin) such as resin burrs or resin flash burrs 8 (covering resin) such as resin flash burrs are formed on the connected surface 1g of FIG. The connection area of the connection surface 1g of 1a is not sufficiently secured.

【0057】したがって、樹脂封止後、リード1aの被
接続面1g上に形成されたレジンバリ8(被覆樹脂)の
除去を行う。
Therefore, after resin sealing, the resin burr 8 (coating resin) formed on the connection surface 1g of the lead 1a is removed.

【0058】ここでは、図11に示すレーザ12を図4
に示すレジンバリ8に照射してこのレジンバリ8を炭化
させて除去し、これにより、リード1aの被接続面1g
を全て露出させる。
Here, the laser 12 shown in FIG.
The resin burr 8 is irradiated with the resin burr 8 to carbonize and remove the resin burr 8, thereby forming the connection surface 1g of the lead 1a.
Are all exposed.

【0059】なお、使用するレーザ12としては、例え
ば、YAGレーザやCO2 レーザなどが好ましいが、こ
れらに限定されるものではなく、QFN5に悪影響を及
ぼさない程度の他のレーザ12を用いてもよい。
The laser 12 to be used is preferably, for example, a YAG laser or a CO 2 laser, but is not limited to these, and other lasers 12 that do not adversely affect the QFN 5 may be used. Good.

【0060】そこで、例えば、YAGレーザを用いた場
合、パワーを連続50Wとして、200mm/sの高速
で照射することが可能である。
Thus, for example, when a YAG laser is used, it is possible to irradiate at a high speed of 200 mm / s with a continuous power of 50 W.

【0061】なお、レジンバリ8にレーザ12を照射す
る際のレーザ照射箇所9については、図5、図7〜図1
0に示すように種々のものが考えられる。
The laser irradiation spot 9 when irradiating the resin burr 8 with the laser 12 is shown in FIG. 5, FIG.
Various things are conceivable as shown in FIG.

【0062】なお、図5、図8〜図10においては、斜
線部がレーザ照射箇所9を示している。
In FIGS. 5, 8 to 10, the hatched portions indicate the laser irradiation spots 9.

【0063】まず、図5は、リード1aとその近傍周囲
とにレーザ12を照射してレーザ照射箇所9をリード1
aおよびその近傍周囲とするものである。
First, FIG. 5 shows that the lead 1a and the vicinity thereof are irradiated with the laser 12 so that the laser-irradiated portion 9 is placed on the lead 1a.
a and its surroundings.

【0064】この場合、図6に示すようなマスク部材で
あるマスク治具10を用いることにより、レーザ照射箇
所9を高精度に照射できる。
In this case, by using the mask jig 10 as a mask member as shown in FIG. 6, the laser irradiation spot 9 can be irradiated with high accuracy.

【0065】すなわち、マスク治具10には、図5に示
すレーザ照射箇所9に対応した開口部10aが形成され
ており、レーザ照射時には、リード1aと開口部10a
との位置を合わせてマスク治具10を封止部3の裏面3
aに配置してレーザ照射箇所以外の領域はマスク治具1
0によって覆い、この状態で開口部10aに向けてレー
ザ12を照射する。
That is, the mask jig 10 has an opening 10a corresponding to the laser irradiation location 9 shown in FIG. 5, and the lead 1a and the opening 10a
The mask jig 10 and the back surface 3 of the sealing portion 3.
a and the area other than the laser irradiation location is the mask jig 1
0, and in this state, the laser 12 is irradiated toward the opening 10a.

【0066】これにより、図5に示すレーザ照射箇所9
を照射できる。
As a result, the laser irradiation spot 9 shown in FIG.
Can be irradiated.

【0067】また、図7は、リード1aにおいてレジン
バリ8によって覆われた箇所のみにレーザ12を照射す
るものであり、レーザ12は、スポット的に微小領域を
照射することが可能であるため、リード1a上のレジン
バリ8のみを照射することができる。
FIG. 7 shows a case where the laser 12 is irradiated only on the portion of the lead 1a covered with the resin burr 8. Since the laser 12 can irradiate a minute area in a spot manner, Only the resin burr 8 on 1a can be irradiated.

【0068】また、図8は、封止部3の裏面3aにおい
てモールド樹脂は照射せずにリード1aのみを照射する
ものである。
FIG. 8 shows a case where only the lead 1a is irradiated on the back surface 3a of the sealing portion 3 without irradiating the molding resin.

【0069】すなわち、各リード1aのみをレーザ照射
箇所9とするものであり、この場合にも開口部10aが
リード1aと全く同じ形状のマスク部材を用いることに
より、リード1aのみにレーザ12を照射できる。
That is, only each of the leads 1a is used as the laser-irradiated portion 9. In this case, too, the laser 12 is irradiated only to the lead 1a by using a mask member having the opening 10a having the same shape as the lead 1a. it can.

【0070】また、図9は、封止部3の裏面3aにおい
てその周縁部に沿ってリード1aとモールド樹脂を照射
するものである。
FIG. 9 shows a case where the lead 1a and the molding resin are irradiated on the back surface 3a of the sealing portion 3 along the peripheral edge thereof.

【0071】すなわち、封止部3の裏面3aにおいて、
リード長さと同程度の照射幅で裏面3aの周縁部に沿っ
た領域をリング状にレーザ照射するものであり、この場
合には封止部3の裏面3aのそれぞれのリード1aの内
側領域を覆うマスク部材を用いる。そこで、封止部3の
裏面3aにおいて各リード1aの内側領域を前記マスク
部材によって覆って、この状態で前記マスク部材の外側
領域を周縁部に沿ってレーザ照射して各リード1aとモ
ールド樹脂とを照射するものである。
That is, on the back surface 3a of the sealing portion 3,
A region along the periphery of the back surface 3a is irradiated with a laser beam in a ring shape with an irradiation width substantially equal to the lead length. In this case, the inside region of each lead 1a on the back surface 3a of the sealing portion 3 is covered. A mask member is used. Then, on the back surface 3a of the sealing portion 3, the inner region of each lead 1a is covered with the mask member, and in this state, the outer region of the mask member is irradiated with laser along the peripheral portion to form each lead 1a and the molding resin. Is irradiated.

【0072】また、図10は、封止部3の裏面3a全体
をレーザ照射箇所9として裏面3a全体をレーザ照射す
るものである。
FIG. 10 shows a case where the entire back surface 3a of the sealing portion 3 is irradiated with a laser by setting the entire back surface 3a to a laser irradiation position 9.

【0073】なお、図5、図7〜図10に示すレーザ照
射により、リード1a上に形成されたレジンバリ8を除
去することができ、これにより、各リード1aの被接続
面1gを十分に露出させることができる。
The resin burrs 8 formed on the leads 1a can be removed by the laser irradiation shown in FIGS. 5, 7 to 10, whereby the connection surface 1g of each lead 1a is sufficiently exposed. Can be done.

【0074】その結果、被接続面1gの接続領域を十分
に確保できる。
As a result, it is possible to sufficiently secure the connection area of the connection surface 1g.

【0075】なお、レーザ照射の際には、マスク治具1
0などのマスク部材は、必ずしも用いなくてもよい。
In the case of laser irradiation, the mask jig 1
A mask member such as 0 may not necessarily be used.

【0076】レーザ照射によるバリ取り(レジンバリ8
の除去)を行った後、メッキ形成を行う。
Deburring by laser irradiation (resin burr 8
Is removed), and then plating is performed.

【0077】すなわち、封止部3の裏面3aから露出し
た各リード1aの被接続面1gに、半田メッキ層6を形
成する。
That is, the solder plating layer 6 is formed on the connection surface 1g of each lead 1a exposed from the back surface 3a of the sealing portion 3.

【0078】その際、例えば、電解めっき法によって半
田メッキ層6を形成する。
At this time, for example, the solder plating layer 6 is formed by an electrolytic plating method.

【0079】なお、予め、リードフレーム単体の状態で
パラジウム(Pd)メッキを施した組み立ての場合に
は、バリ取り後のメッキ形成工程は不要となる。
In the case of assembling in which palladium (Pd) plating is performed in advance on a single lead frame, the plating forming step after deburring becomes unnecessary.

【0080】その後、リード切断を行う。Thereafter, lead cutting is performed.

【0081】すなわち、図3に示す各リード1aおよび
吊りリード1eをリードフレーム1の枠部1fから切断
によって分離して各パッケージに個片化する。
That is, the leads 1a and the suspension leads 1e shown in FIG. 3 are separated from the frame portion 1f of the lead frame 1 by cutting, and individualized into packages.

【0082】これにより、図1および図2に示すような
QFN5を組み立てることができる。
Thus, the QFN 5 as shown in FIGS. 1 and 2 can be assembled.

【0083】次に、図11、図12に示す本実施の形態
の半導体装置の製造方法におけるレーザ照射を用いた変
形例について説明する。
Next, a modification using laser irradiation in the method of manufacturing the semiconductor device of the present embodiment shown in FIGS. 11 and 12 will be described.

【0084】まず、図11は、レーザ照射によるバリ取
り(レジンバリ8の除去)をレーザ照射によるマーキン
グと一緒に行うものである。
First, in FIG. 11, deburring by laser irradiation (removal of the resin burr 8) is performed together with marking by laser irradiation.

【0085】すなわち、樹脂封止後のマーキング(封止
部3の表面3bに文字や記号などを付す)工程におい
て、マーキング時に、これと同時にバリ取りを行うもの
である(バリ取り工程で、バリ取りと同時にマーキング
を行ってもよい)。
That is, in the marking step after the resin sealing (characters or symbols are attached to the surface 3b of the sealing portion 3), deburring is performed simultaneously with the marking (burr removal in the deburring step). Marking may be performed at the same time as picking).

【0086】そこで、図11は、マーキングとバリ取り
とを同時に行う方法を示したものであり、例えば、搬送
系の上下にそれぞれレーザ照射系を備えた製造装置を用
いることにより、マーキングとバリ取りとを同時に行う
ものである。
FIG. 11 shows a method of simultaneously performing marking and deburring. For example, by using a manufacturing apparatus having a laser irradiation system above and below a transport system, marking and deburring are performed. And at the same time.

【0087】なお、前記製造装置においては、搬送系の
上下のレーザ照射系には、それぞれレーザ12を発振す
るレーザヘッド13と、レーザ12を遮るシャッタ14
と、レーザ12の光路を変えるミラー15とが設けられ
ている。
In the above-mentioned manufacturing apparatus, the laser irradiation system above and below the transport system has a laser head 13 for oscillating the laser 12 and a shutter 14 for shutting off the laser 12.
And a mirror 15 for changing the optical path of the laser 12.

【0088】これにより、例えば、搬送系の上側のレー
ザ照射系を用いてリードフレーム1に形成された封止部
3の表面3bにレーザ12を照射してマーキングを行
い、これと同時に、かつ同じ場所で、搬送系の下側のレ
ーザ照射系を用いて封止部3の裏面3aのリード1aに
レーザ12を照射してリード1a上のレジンバリ8を除
去してリード1aを露出させることが可能になる。
Thus, for example, the laser 12 is applied to the surface 3b of the sealing portion 3 formed on the lead frame 1 by using the laser irradiation system on the upper side of the transport system to perform marking, and at the same time, at the same time In place, the laser 1 can be irradiated on the lead 1a on the back surface 3a of the sealing portion 3 by using the laser irradiation system on the lower side of the transport system to remove the resin burr 8 on the lead 1a and expose the lead 1a. become.

【0089】したがって、マーキングと同時に、レジン
バリ8の除去を行うことが可能になる。
Therefore, it is possible to remove the resin burr 8 simultaneously with the marking.

【0090】なお、図11では、搬送系の上側をマーキ
ング用のレーザ照射系とし、搬送系の下側をバリ取り用
のレーザ照射系としているが、シャッタ14の開閉速度
などを変えることにより、上下の何れをマーキング用ま
たはバリ取り用としてもよい。
In FIG. 11, the upper side of the transfer system is a laser irradiation system for marking, and the lower side of the transfer system is a laser irradiation system for deburring. However, by changing the opening / closing speed of the shutter 14, etc. Any of the upper and lower sides may be used for marking or deburring.

【0091】また、図12は、バリ取りとは無関係に、
レーザ照射を利用してQFN5のスタンドオフ11を確
実に確保するものである。
FIG. 12 shows that, regardless of the deburring,
The laser irradiation is used to ensure the standoff 11 of the QFN 5.

【0092】すなわち、樹脂封止後、封止部3の裏面3
aのリード1aにはレーザ12を照射せずに、リード1
aの周囲にレーザ12を照射してリード1aの周囲のモ
ールド樹脂を除去し、これによってリード1aを封止部
3の裏面3aから確実に突出させるものである。
That is, after resin sealing, the back surface 3 of the sealing portion 3
a of the lead 1a without irradiating the laser 12 to the lead 1a.
The laser resin 12 is applied to the periphery of the lead 1a to remove the mold resin around the lead 1a, thereby making the lead 1a surely protrude from the back surface 3a of the sealing portion 3.

【0093】つまり、図12(a)に示すように、封止
部3の裏面3aにおいてリード1aを除いた箇所(斜線
部)がレーザ照射箇所9となり、このレーザ照射箇所9
に図11に示すレーザ12を照射することにより、図1
2(b)に示すように、スタンドオフ11(封止部3の
下面(裏面3a)と取り付け面との距離)を形成するこ
とが可能になる。
That is, as shown in FIG. 12 (a), a portion (hatched portion) except for the lead 1a on the back surface 3a of the sealing portion 3 is a laser irradiated portion 9, and the laser irradiated portion 9 is formed.
1 is irradiated with a laser 12 shown in FIG.
As shown in FIG. 2B, the standoff 11 (the distance between the lower surface (back surface 3a) of the sealing portion 3 and the mounting surface) can be formed.

【0094】本実施の形態のQFN5(半導体装置)の
製造方法によれば、以下のような作用効果が得られる。
According to the method of manufacturing QFN5 (semiconductor device) of the present embodiment, the following operation and effect can be obtained.

【0095】すなわち、モールド後に、封止部3の裏面
3aのリード1aにレーザ12を照射してレジンバリ8
を除去することにより、レジンバリ8を炭化させて除去
することができる。
That is, after molding, the lead 1a on the back surface 3a of the sealing portion 3 is irradiated with the laser
, The resin burr 8 can be carbonized and removed.

【0096】したがって、封止部3の裏面3aの外観を
損ねることなく確実にリード1aを露出させることがで
き、その結果、QFN5の外観品質の向上を図ることが
できる。
Therefore, the leads 1a can be reliably exposed without impairing the appearance of the back surface 3a of the sealing portion 3, and as a result, the appearance quality of the QFN 5 can be improved.

【0097】また、バリ取りの際に紙ヤスリなどを用い
ないため、紙ヤスリなどの交換作業が発生せず、レジン
バリ8の除去作業の効率を高めることができる。
Further, since no paper file or the like is used at the time of deburring, there is no need to replace the paper file or the like, and the efficiency of the operation of removing the resin burr 8 can be increased.

【0098】さらに、レーザ12によるレジンバリ8の
除去であるため、モールド樹脂の研磨量(深さ方向)の
コントロールが容易となり、安定した研磨(バリ取り)
を行うことができる。
Further, since the resin burrs 8 are removed by the laser 12, it is easy to control the polishing amount (in the depth direction) of the mold resin, and stable polishing (burr removal) is performed.
It can be performed.

【0099】なお、研磨量のコントロールが容易となる
ため、ラミネートモールドを行う必要がなくなり、その
結果、ラミネートモールドに関わる設備やフィルムシー
トのコストが不要となり、QFN5の製造コストを大幅
に低減できる。
Since the polishing amount can be easily controlled, there is no need to perform lamination molding. As a result, the cost of equipment and film sheets related to lamination molding becomes unnecessary, and the production cost of QFN5 can be greatly reduced.

【0100】さらに、ラミネートモールドを行う必要が
なくなるため、フィルムシートの購入も不要となり、バ
リ取り作業の容易化を図ることができる。
Further, since it is not necessary to perform a lamination mold, it is not necessary to purchase a film sheet, and the deburring operation can be facilitated.

【0101】また、レーザ12を用いることにより、限
られた領域のみのモールド樹脂を炭化させることができ
る。
Further, by using the laser 12, it is possible to carbonize the mold resin only in a limited area.

【0102】すなわち、紙ヤスリなどを用いた研磨では
全面あるいは比較的広い領域の研磨しかできないのに対
して、レーザ12の場合、マスク治具10などのマスク
部材を用いて微小領域でも炭化する(焼く)ことができ
る。
That is, while polishing using a paper file or the like can only polish the entire surface or a relatively large area, the laser 12 carbonizes even a minute area using a mask member such as a mask jig 10 ( Bake) can be.

【0103】したがって、本実施の形態のように、外部
端子が短いリード1aであるQFN5の場合には、封止
部3の裏面3aの微小領域のモールド樹脂の除去を行え
ることが非常に有効となり、QFN5におけるレジンバ
リ8の除去(バリ取り)作業による効果(外観品質の向
上、バリ取り作業の効率向上およびQFN5の製造コス
トの低減などの効果)をより有効なものとすることがで
きる。
Therefore, in the case of the QFN 5 in which the external terminal is the short lead 1a as in the present embodiment, it is very effective to be able to remove the mold resin in the minute area on the back surface 3a of the sealing portion 3. , The effect of removing (deburring) the resin burr 8 in the QFN 5 (the effect of improving the appearance quality, improving the efficiency of the deburring operation and reducing the manufacturing cost of the QFN 5) can be made more effective.

【0104】また、レーザ12を用いることにより、マ
ーキングの際に用いるレーザ12と同一のレーザ12に
よってバリ取りを行うことが可能となり、封止部3の表
面3bにマーキングを行うのと同時に封止部3の裏面3
aのレジンバリ8の除去を行うことが可能になる。
Further, by using the laser 12, deburring can be performed by the same laser 12 as that used for the marking, and the marking is performed simultaneously with the marking on the surface 3b of the sealing portion 3. Back 3 of part 3
It becomes possible to remove the resin burr 8 of a.

【0105】したがって、工程を増やさずにレジンバリ
8の除去を行うことができる。
Therefore, the resin burrs 8 can be removed without increasing the number of steps.

【0106】また、本実施の形態のように、半導体装置
がQFN5の場合に、レーザ12を用いることにより、
封止部3の裏面3aのリード1aの周囲のモールド樹脂
のみを除去することが可能となる。
Further, when the semiconductor device is the QFN 5 as in this embodiment, by using the laser 12,
It is possible to remove only the molding resin around the leads 1a on the back surface 3a of the sealing portion 3.

【0107】したがって、QFN5におけるリード1a
のスタンドオフ11を確保することが可能になる。
Therefore, lead 1a in QFN5
Stand-off 11 can be secured.

【0108】また、外観検査でレジンバリ8の存在など
で不良となったQFN5に対して、レーザ12によって
レジンバリ8を除去することにより、外観検査工程でQ
FN5の再生を行うことが可能になる。
Further, the resin burrs 8 are removed by the laser 12 for the QFN 5 which becomes defective due to the presence of the resin burrs 8 in the appearance inspection, so that Q
FN5 can be reproduced.

【0109】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0110】例えば、前記実施の形態では、図3のリー
ドフレーム1において、タブ1bが半導体チップ2より
小さいX字形の小クロスタブの場合を図示したが、タブ
1bの形状は特に限定されるものではなく、四角形や円
形のものであってもよい。
For example, in the above-described embodiment, the case where the tab 1b is a small X-shaped crosstab smaller than the semiconductor chip 2 in the lead frame 1 of FIG. 3 is illustrated, but the shape of the tab 1b is not particularly limited. Instead, it may be square or circular.

【0111】さらに、小タブに限らず、半導体チップ2
より大きいタイプのタブ1bであってもよい。
Furthermore, the semiconductor chip 2 is not limited to the small tab.
A larger type tab 1b may be used.

【0112】また、前記実施の形態においては、半導体
装置が小形のQFN5の場合について説明したが、前記
半導体装置は、樹脂封止形で、かつ封止部3の裏面3a
に外部端子が配置されたものであれば、QFN5以外の
CSP(Chip Scale Package) やBGA(Ball Grid Ar
ray)などであってもよい。
In the above-described embodiment, the case where the semiconductor device is a small QFN 5 is described. However, the semiconductor device is a resin-sealed type and the back surface 3a of the sealing portion 3 is formed.
If external terminals are arranged on the CSP (Chip Scale Package) other than QFN5 or BGA (Ball Grid Ar
ray).

【0113】例えば、図13に示す変形例の半導体装置
は、封止部3の裏面3aに外部端子搭載電極となるリー
ド7bが配置され、このリード7bの被接続面1gに外
部端子となる半田ボール7aが搭載されたボール端子パ
ッケージ7であり、このような構造の半導体装置であっ
ても、リード7b上に形成されたレジンバリ8のバリ取
りを行う際にレーザ12を照射して行うことにより、本
実施の形態のQFN5の場合と同様の効果を得ることが
できる。
For example, in the semiconductor device of the modified example shown in FIG. 13, a lead 7b serving as an external terminal mounting electrode is disposed on the back surface 3a of the sealing portion 3, and a solder serving as an external terminal is provided on the connection surface 1g of the lead 7b. The ball terminal package 7 on which the ball 7a is mounted. Even in a semiconductor device having such a structure, when the resin burr 8 formed on the lead 7b is deburred, it is irradiated with the laser 12 to perform the deburring. Thus, the same effect as in the case of QFN5 of the present embodiment can be obtained.

【0114】[0114]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0115】(1).モールド後に、封止部の裏面の外
部端子または外部端子搭載電極にレーザを照射して被覆
樹脂を除去することにより、被覆樹脂を炭化させて除去
することができる。その結果、半導体装置の外観品質の
向上を図ることができる。
(1). After the molding, the coating resin is removed by irradiating a laser to the external terminal or the external terminal mounting electrode on the back surface of the sealing portion, so that the coating resin can be carbonized and removed. As a result, the appearance quality of the semiconductor device can be improved.

【0116】(2).紙ヤスリなどを用いないため、そ
の交換作業などが発生せず、被覆樹脂の除去作業の効率
を高めることができる。さらに、レーザによる被覆樹脂
除去であるため、研磨量のコントロールが容易となり、
安定した研磨を行うことができる。
(2). Since no paper file or the like is used, the replacement operation does not occur, and the efficiency of the removing operation of the coating resin can be improved. Furthermore, since the coating resin is removed by laser, the polishing amount can be easily controlled,
Stable polishing can be performed.

【0117】(3).前記(2)により、研磨量のコン
トロールが容易となるため、ラミネートモールドを行う
必要がなくなり、その結果、半導体装置の製造コストを
大幅に低減できる。さらに、ラミネートモールドを行う
必要がなくなるため、フィルムシートの購入も不要とな
り、したがって、被覆樹脂除去の作業の容易化を図るこ
とができる。
(3). According to the above (2), the polishing amount can be easily controlled, so that it is not necessary to perform a lamination mold. As a result, the manufacturing cost of the semiconductor device can be significantly reduced. Further, since there is no need to perform lamination molding, it is not necessary to purchase a film sheet, and therefore, the work of removing the coating resin can be facilitated.

【0118】(4).レーザを用いることにより、封止
部の表面にマーキングを行うのと同時に封止部の裏面の
被覆樹脂除去を行うことが可能になる。したがって、工
程を増やすことなく被覆樹脂除去を行うことができる。
(4). By using the laser, it is possible to perform marking on the surface of the sealing portion and at the same time, remove the coating resin on the back surface of the sealing portion. Therefore, the coating resin can be removed without increasing the number of steps.

【0119】(5).レーザを用いることにより、QF
Nの場合には、封止部の裏面のリードの周囲のモールド
樹脂のみを除去することが可能となる。したがって、Q
FNにおけるリードのスタンドオフを確保することが可
能になる。
(5). By using a laser, QF
In the case of N, it is possible to remove only the mold resin around the leads on the back surface of the sealing portion. Therefore, Q
It is possible to secure the stand-off of the lead in the FN.

【0120】(6).QFNの場合には、外観検査で被
覆樹脂の存在などで不良となったQFNに対して、レー
ザによって被覆樹脂を除去することにより、外観検査工
程でQFNの再生を行うことが可能になる。
(6). In the case of QFN, by removing the coating resin with a laser from the QFN that has become defective due to the presence of the coating resin in the appearance inspection, the QFN can be regenerated in the appearance inspection step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(b),(c)は本発明の半導体装置の製
造方法によって組み立てられる半導体装置の実施の形態
の一例であるQFNの構造を示す図であり、(a)は平
面図、(b)は底面図、(c)は側面図である。
FIGS. 1A, 1B, and 1C are views showing a structure of a QFN which is an example of an embodiment of a semiconductor device assembled by a method of manufacturing a semiconductor device according to the present invention, and FIG. FIG. 2B is a plan view, FIG. 2B is a bottom view, and FIG.

【図2】図1に示すQFNの構造を示す断面図である。FIG. 2 is a sectional view showing the structure of the QFN shown in FIG.

【図3】図1に示すQFNの組み立てに用いられるリー
ドフレームの構造の一例を示す拡大部分平面図である。
FIG. 3 is an enlarged partial plan view showing an example of the structure of a lead frame used for assembling the QFN shown in FIG.

【図4】(a),(b),(c)は図1に示すQFNの組み
立てにおけるモールド工程終了段階の構造の一例を示す
図であり、(a)は部分底面図、(b)は(a)のA部
を拡大して示す拡大部分底面図、(c)は(b)のB−
B線に沿って切断した部分断面図である。
4 (a), (b), and (c) are views showing an example of a structure at a stage of ending a molding step in assembling the QFN shown in FIG. 1, (a) is a partial bottom view, and (b) is (A) is an enlarged partial bottom view showing part A in enlargement, (c) is B-
It is the fragmentary sectional view cut along the B line.

【図5】図1に示すQFNの製造方法のバリ取り工程に
おけるレーザ照射箇所の一例を示す底面図である。
FIG. 5 is a bottom view showing an example of a laser irradiation location in a deburring step of the method for manufacturing the QFN shown in FIG. 1;

【図6】図5に示す照射箇所用のマスク部材の構造の一
例を示す部分平面図である。
6 is a partial plan view showing an example of a structure of a mask member for an irradiation place shown in FIG.

【図7】図5に示す照射箇所に対する変形例のレーザ照
射箇所を示す底面図である。
FIG. 7 is a bottom view showing a laser irradiation location of a modification example of the irradiation location shown in FIG. 5;

【図8】図5に示す照射箇所に対する変形例のレーザ照
射箇所を示す底面図である。
FIG. 8 is a bottom view showing a laser irradiation location of a modification of the irradiation location shown in FIG. 5;

【図9】図5に示す照射箇所に対する変形例のレーザ照
射箇所を示す底面図である。
FIG. 9 is a bottom view showing a laser irradiation location of a modification of the irradiation location shown in FIG. 5;

【図10】図5に示す照射箇所に対する変形例のレーザ
照射箇所を示す底面図である。
FIG. 10 is a bottom view showing a laser irradiation location of a modification example of the irradiation location shown in FIG. 5;

【図11】本発明の実施の形態の半導体装置の製造方法
における変形例のバリ取り方法を示す概念図である。
FIG. 11 is a conceptual diagram illustrating a deburring method according to a modification of the method of manufacturing a semiconductor device according to the embodiment of the present invention;

【図12】(a),(b) は本発明の実施の形態の半導体
装置の製造方法における変形例のスタンドオフ形成方法
を示す図であり、(a)はレーザ照射箇所を示す底面
図、(b) は(a)のC−C線に沿った断面の拡大部分
断面図である。
FIGS. 12A and 12B are diagrams showing a stand-off forming method according to a modification of the method of manufacturing the semiconductor device according to the embodiment of the present invention; FIG. FIG. 3B is an enlarged partial cross-sectional view of a cross section taken along line CC of FIG.

【図13】本発明の実施の形態のQFNに対する変形例
の半導体装置の構造を示す断面図である。
FIG. 13 is a cross-sectional view illustrating a structure of a semiconductor device according to a modification example of the QFN according to the embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 リードフレーム(チップ支持部材) 1a リード(外部端子) 1b タブ(チップ搭載部) 1c チップ支持面 1d 裏面 1e 吊りリード 1f 枠部 1g 被接続面 2 半導体チップ 2a パッド(表面電極) 2b 主面 2c 裏面 3 封止部 3a 裏面(半導体装置実装側の面) 3b 表面 4 ワイヤ(接続部材) 5 QFN(半導体装置) 6 半田メッキ層 7 ボール端子パッケージ(半導体装置) 7a 半田ボール(外部端子) 7b リード(外部端子搭載電極) 8 レジンバリ(被覆樹脂) 9 レーザ照射箇所 10 マスク治具(マスク部材) 10a 開口部 11 スタンドオフ 12 レーザ 13 レーザヘッド 14 シャッタ 15 ミラー DESCRIPTION OF SYMBOLS 1 Lead frame (chip support member) 1a Lead (external terminal) 1b Tab (chip mounting part) 1c Chip support surface 1d Back surface 1e Suspended lead 1f Frame 1g Connected surface 2 Semiconductor chip 2a Pad (surface electrode) 2b Main surface 2c Back surface 3 Sealing portion 3a Back surface (surface on semiconductor device mounting side) 3b Front surface 4 Wire (connecting member) 5 QFN (semiconductor device) 6 Solder plating layer 7 Ball terminal package (semiconductor device) 7a Solder ball (external terminal) 7b Lead (External terminal mounting electrode) 8 Resin burr (coating resin) 9 Laser irradiation spot 10 Mask jig (mask member) 10a Opening 11 Standoff 12 Laser 13 Laser head 14 Shutter 15 Mirror

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 昇市 山形県米沢市大字花沢字八木橋東3の3274 日立米沢電子株式会社内 Fターム(参考) 5F061 BA01 CA21 EA14 GA01  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Noboru Kobayashi 3274, Yagibashi Higashi, Hanazawa, Yonezawa, Yonezawa, Yamagata Prefecture 3274 Hitachi Yonezawa Electronics Co., Ltd. F term (reference) 5F061 BA01 CA21 EA14 GA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを支持可能なチップ支持部
材のチップ搭載部に前記半導体チップを搭載する工程
と、 前記半導体チップの表面電極とこれに対応する前記チッ
プ支持部材の端子とを接続部材によって接続する工程
と、 前記半導体チップを樹脂モールドして封止部または前記
チップ支持部材の半導体装置実装側の面に複数の外部端
子または外部端子搭載電極が配置されるように前記封止
部を形成する工程と、 前記封止部の前記半導体装置実装側の面の前記外部端子
または外部端子搭載電極にレーザを照射して前記外部端
子または外部端子搭載電極上の被覆樹脂を除去して前記
外部端子または外部端子搭載電極を露出させる工程とを
有することを特徴とする半導体装置の製造方法。
A step of mounting the semiconductor chip on a chip mounting portion of a chip supporting member capable of supporting a semiconductor chip; and connecting a surface electrode of the semiconductor chip and a corresponding terminal of the chip supporting member with a connecting member. Connecting and resin molding the semiconductor chip to form the sealing portion such that a plurality of external terminals or external terminal mounting electrodes are arranged on a sealing portion or a surface of the chip supporting member on the semiconductor device mounting side. And irradiating a laser to the external terminal or the external terminal mounting electrode on the surface of the sealing portion on the semiconductor device mounting side to remove the coating resin on the external terminal or the external terminal mounting electrode and to remove the external terminal. Or a step of exposing the external terminal mounting electrode.
【請求項2】 半導体チップを支持可能なチップ搭載部
であるタブの周囲に複数のリードが配置されたリードフ
レームを準備する工程と、 前記タブに前記半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続部材であるワイヤによって接続する工程と、 前記半導体チップを樹脂モールドして封止部の半導体装
置実装側の面に前記複数のリードを配置して前記封止部
を形成する工程と、 前記封止部の前記半導体装置実装側の面の前記リードに
レーザを照射して前記リード上の被覆樹脂を除去して前
記リードを露出させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
2. A step of preparing a lead frame in which a plurality of leads are arranged around a tab as a chip mounting portion capable of supporting a semiconductor chip; a step of mounting the semiconductor chip on the tab; Connecting the surface electrode and the corresponding lead with a wire that is a connecting member; and resin molding the semiconductor chip and disposing the plurality of leads on a semiconductor device mounting side surface of a sealing portion. Forming the sealing portion; irradiating a laser to the lead on the semiconductor device mounting side surface of the sealing portion to remove a coating resin on the lead to expose the lead; Separating the lead from a frame of the lead frame.
【請求項3】 半導体チップを支持可能なチップ搭載部
であるタブの周囲に複数のリードが配置されたリードフ
レームを準備する工程と、 前記タブに前記半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続部材であるワイヤによって接続する工程と、 前記半導体チップを樹脂モールドして封止部の半導体装
置実装側の面に前記複数のリードを配置して前記封止部
を形成する工程と、 前記封止部の前記半導体装置実装側の面において前記リ
ード以外の箇所をマスク部材によって覆って前記マスク
部材の開口部に配置された前記リードにレーザを照射し
て前記リード上の被覆樹脂を除去して前記リードを露出
させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
A step of preparing a lead frame in which a plurality of leads are arranged around a tab which is a chip mounting portion capable of supporting a semiconductor chip; a step of mounting the semiconductor chip on the tab; and a step of mounting the semiconductor chip. Connecting the surface electrode and the corresponding lead with a wire that is a connecting member; and resin molding the semiconductor chip and disposing the plurality of leads on a semiconductor device mounting side surface of a sealing portion. Forming the sealing portion; and irradiating a laser to the lead disposed in the opening of the mask member by covering a portion other than the lead with a mask member on a surface of the sealing portion on the semiconductor device mounting side. Removing the coating resin on the leads to expose the leads; and separating the plurality of leads from the frame of the lead frame. The method of manufacturing a semiconductor device according to claim Rukoto.
【請求項4】 半導体チップを支持可能なチップ搭載部
であるタブの周囲に複数のリードが配置されたリードフ
レームを準備する工程と、 前記タブに前記半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続部材であるワイヤによって接続する工程と、 前記半導体チップを樹脂モールドして封止部の半導体装
置実装側の面に前記複数のリードを配置して前記封止部
を形成する工程と、 前記封止部の表面にレーザを照射してマーキングを行う
とともに、これと同じ場所で前記封止部の前記半導体装
置実装側の面の前記リードにレーザを照射して前記リー
ド上の被覆樹脂を除去して前記リードを露出させる工程
と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
4. A step of preparing a lead frame in which a plurality of leads are arranged around a tab, which is a chip mounting portion capable of supporting a semiconductor chip; a step of mounting the semiconductor chip on the tab; Connecting the surface electrode and the corresponding lead with a wire that is a connecting member; and resin molding the semiconductor chip and disposing the plurality of leads on a semiconductor device mounting side surface of a sealing portion. Forming the sealing portion, and irradiating a laser on the surface of the sealing portion to perform marking, and applying a laser to the lead on the semiconductor device mounting side surface of the sealing portion at the same place. Irradiating to remove the coating resin on the leads to expose the leads; and separating the plurality of leads from the frame of the lead frame. The method of manufacturing a semiconductor device according to symptoms.
【請求項5】 半導体チップを支持可能なチップ搭載部
であるタブの周囲に複数のリードが配置されたリードフ
レームを準備する工程と、 前記タブに前記半導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続部材であるワイヤによって接続する工程と、 前記半導体チップを樹脂モールドして封止部の半導体装
置実装側の面に前記複数のリードを露出させて前記封止
部を形成する工程と、 前記封止部の前記半導体装置実装側の面の前記リードの
周囲にレーザを照射して前記リードの周囲のモールド樹
脂を除去して前記リードを前記半導体装置実装側の面か
ら突出させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
5. A step of preparing a lead frame in which a plurality of leads are arranged around a tab which is a chip mounting portion capable of supporting a semiconductor chip, a step of mounting the semiconductor chip on the tab, and a step of mounting the semiconductor chip. Connecting the front surface electrode and the corresponding lead to each other by a wire as a connecting member, and exposing the plurality of leads to a semiconductor device mounting side surface of a sealing portion by resin molding the semiconductor chip. Forming the sealing portion; and irradiating a laser to the periphery of the lead on the surface of the sealing portion on the semiconductor device mounting side to remove mold resin around the lead, thereby removing the lead to the semiconductor device. A method of manufacturing a semiconductor device, comprising: a step of projecting from a surface on a mounting side; and a step of separating a plurality of leads from a frame portion of the lead frame.
JP2000380048A 2000-12-14 2000-12-14 Manufacturing method for semiconductor device Pending JP2002184795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000380048A JP2002184795A (en) 2000-12-14 2000-12-14 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000380048A JP2002184795A (en) 2000-12-14 2000-12-14 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2002184795A true JP2002184795A (en) 2002-06-28

Family

ID=18848305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380048A Pending JP2002184795A (en) 2000-12-14 2000-12-14 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2002184795A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203174A (en) * 2004-12-03 2006-08-03 Nordson Corp Plasma processing device removing heterogeneous materials from selected regions on substrate and method of the same
JPWO2007032172A1 (en) * 2005-09-16 2009-03-19 国立大学法人東北大学 Plasma generating apparatus and plasma generating method
KR100981864B1 (en) * 2003-02-26 2010-09-13 가부시기가이샤 디스코 ??? substrate processing method
WO2011004746A1 (en) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 Method for manufacturing semiconductor device
JP2012094598A (en) * 2010-10-25 2012-05-17 Mitsui High Tec Inc Resin burr removing method of semiconductor device
WO2012131919A1 (en) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100981864B1 (en) * 2003-02-26 2010-09-13 가부시기가이샤 디스코 ??? substrate processing method
JP2006203174A (en) * 2004-12-03 2006-08-03 Nordson Corp Plasma processing device removing heterogeneous materials from selected regions on substrate and method of the same
US8168130B2 (en) 2005-09-16 2012-05-01 Toyo Advanced Technologies Co., Ltd. Plasma generation system and plasma generation method
JPWO2007032172A1 (en) * 2005-09-16 2009-03-19 国立大学法人東北大学 Plasma generating apparatus and plasma generating method
JP4798635B2 (en) * 2005-09-16 2011-10-19 国立大学法人東北大学 Plasma generating apparatus and plasma generating method
JP5419235B2 (en) * 2009-07-06 2014-02-19 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
CN102473651A (en) * 2009-07-06 2012-05-23 瑞萨电子株式会社 Method for manufacturing semiconductor device
WO2011004746A1 (en) * 2009-07-06 2011-01-13 ルネサスエレクトロニクス株式会社 Method for manufacturing semiconductor device
CN104465414A (en) * 2009-07-06 2015-03-25 瑞萨电子株式会社 Method For Manufacturing Semiconductor Device
US9087850B2 (en) 2009-07-06 2015-07-21 Renesas Electronics Corporation Method for manufacturing semiconductor device
US9263274B2 (en) 2009-07-06 2016-02-16 Renesas Electronics Corporation Method for manufacturing semiconductor device
JP2012094598A (en) * 2010-10-25 2012-05-17 Mitsui High Tec Inc Resin burr removing method of semiconductor device
WO2012131919A1 (en) * 2011-03-29 2012-10-04 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3878781B2 (en) Manufacturing method of semiconductor device
JP4159431B2 (en) Manufacturing method of semiconductor device
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100859624B1 (en) A method of manufacturing a semiconductor de?ice
JP3547704B2 (en) Lead frame and semiconductor device
JPH11340409A (en) Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture
JP2000058711A (en) Semiconductor package with bga structure of csp
JP2004071801A (en) Lead frame and its fabricating method
JP2003017646A (en) Resin-sealed semiconductor device and method of fabricating the same
JP2003133499A (en) Lead frame, its manufacturing method, and method for manufacturing semiconductor device using the same
JP2005159103A (en) Semiconductor device and its manufacturing method
JP2003017524A (en) Method for manufacturing resin sealed semiconductor device
JP2002184795A (en) Manufacturing method for semiconductor device
JP2011091145A (en) Semiconductor device and method of manufacturing the same
JPH10256460A (en) Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device
JPH11251504A (en) Electronic component and manufacture thereof
JP2002033345A (en) Method for manufacturing resin-sealed semiconductor device
JP4066050B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2006216993A (en) Resin sealed semiconductor device
JPH11260989A (en) Resin-sealed semiconductor device and its manufacture
JP3959898B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP4033969B2 (en) Semiconductor package, manufacturing method thereof and wafer carrier
JP2009158978A (en) Manufacturing method of semiconductor device
JP2002026192A (en) Lead frame
JP2006049398A (en) Method for manufacturing resin-sealed semiconductor device, sealing fixture therefor, and lead frame