JP2009158978A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009158978A JP2009158978A JP2009096178A JP2009096178A JP2009158978A JP 2009158978 A JP2009158978 A JP 2009158978A JP 2009096178 A JP2009096178 A JP 2009096178A JP 2009096178 A JP2009096178 A JP 2009096178A JP 2009158978 A JP2009158978 A JP 2009158978A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- sealing body
- semiconductor device
- resin
- suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000007789 sealing Methods 0.000 claims abstract description 149
- 239000000725 suspension Substances 0.000 claims abstract description 109
- 229920005989 resin Polymers 0.000 claims abstract description 92
- 239000011347 resin Substances 0.000 claims abstract description 92
- 238000005520 cutting process Methods 0.000 claims abstract description 67
- 238000000465 moulding Methods 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 38
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、ノンリード型の半導体装置の品質向上に適用して有効な技術に関する。 The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a technique effective when applied to quality improvement of a non-lead type semiconductor device.
従来の樹脂封止型半導体装置の製造方法では、半導体チップが搭載された状態のリードフレームの少なくともリード部の底面に封止シートを密着させる。この封止シートはリード部の底面に封止樹脂が回り込まないように保護し、リード部の底面を所望の値のスタンドオフとして露出させるための機能部材である。(例えば、特許文献1参照)。 In a conventional method for manufacturing a resin-encapsulated semiconductor device, an encapsulating sheet is brought into close contact with at least the bottom surface of a lead portion of a lead frame on which a semiconductor chip is mounted. This sealing sheet is a functional member that protects the sealing resin from entering the bottom surface of the lead portion and exposes the bottom surface of the lead portion as a standoff of a desired value. (For example, refer to Patent Document 1).
または、封止シートはリード部の底面に封止樹脂が回り込まないように保護し、リード部の底面およびランド電極の底面を所望の値のスタンドオフとして露出させるための機能部材である。(例えば、特許文献2参照)。 Alternatively, the sealing sheet is a functional member that protects the sealing resin from entering the bottom surface of the lead portion and exposes the bottom surface of the lead portion and the bottom surface of the land electrode as a standoff of a desired value. (For example, refer to Patent Document 2).
QFN(Quad Flat Non-leaded Package)などのノンリード型の半導体装置では、各リードの一部が封止体の裏面の周縁部に露出して配置され、これらが外部端子となっている。したがって、樹脂封止時には、樹脂成形金型の金型面に封止用シートを配置し、さらにこの封止用シート上にペレットボンデイングおよびワイヤボンディング済みのリードフレームを配置し、各リードの裏面(一部)と封止用シートとを密着せさて樹脂成形を行う。これにより、各リードの裏面に封止用樹脂が付着するのを防ぐとともに、封止用樹脂の注入時に各リードを封止用シートにめり込ませておくことにより、封止体形成後、封止体の裏面から各リードを僅かに突出させてスタンドオフを確保している。 In a non-lead type semiconductor device such as a QFN (Quad Flat Non-leaded Package), a part of each lead is arranged exposed at the peripheral edge of the back surface of the sealing body, and these are external terminals. Therefore, at the time of resin sealing, a sealing sheet is disposed on the mold surface of the resin molding die, and further, a lead frame that has been subjected to pellet bonding and wire bonding is disposed on the sealing sheet, and the back surface of each lead ( Resin molding is carried out by adhering a part) and the sealing sheet. Thereby, while preventing the sealing resin from adhering to the back surface of each lead, by injecting each lead into the sealing sheet at the time of injection of the sealing resin, after forming the sealing body, Each lead is slightly protruded from the back surface of the sealing body to secure a standoff.
なお、スタンドオフは、封止体の角部に配置された吊りリードにも同様に形成される。ただし、封止体の角部の表面(上面)側には樹脂成形用のゲート樹脂が角部と連結した状態で残留しているため、吊りリード切断時に角部の表面側には切断金型の受け部側を配置することは非常に困難であり、したがって、吊りリード切断時は封止体の角部の裏面側を切断金型の前記受け部で支持し、この状態で封止体の表面側から切断パンチを進入させて吊りリード切断を行う。 Note that the standoff is similarly formed on the suspension leads arranged at the corners of the sealing body. However, since the resin for molding resin remains on the surface (upper surface) side of the corner of the sealing body in a state of being connected to the corner, a cutting mold is formed on the surface of the corner when the suspension lead is cut. Therefore, it is very difficult to dispose the receiving part side of the sealing body. Therefore, when cutting the suspension leads, the back side of the corner of the sealing body is supported by the receiving part of the cutting die, and in this state, the sealing body A cutting punch is entered from the surface side to perform hanging lead cutting.
その際、吊りリードにもスタンドオフが形成されているため、スタンドオフ部分を避けた形状(例えば、凹形状)の受け部を有する切断金型で角部の裏面側を支持して切断を行う。ところが、スタンドオフ周辺の樹脂成形状態のばらつきと切断金型の前記受け部とのバランスにより、吊りリード切断時には、吊りリードのスタンドオフ周辺の封止体が切断金型の前記受け部と接触し易く、その結果、吊りリード切断時に、吊りリードのスタンドオフ周辺の封止体が切断金型の前記受け部に接触してレジン欠けが発生することが問題となる。 At this time, since the standoff is also formed on the suspension lead, the cutting is performed by supporting the back side of the corner portion with a cutting die having a receiving portion (for example, a concave shape) avoiding the standoff portion. . However, due to the balance between the resin molding state around the stand-off and the receiving part of the cutting die, the sealing body around the stand-off of the hanging lead comes into contact with the receiving part of the cutting die when the hanging lead is cut. As a result, there is a problem that when the suspension lead is cut, the sealing body around the standoff of the suspension lead comes into contact with the receiving portion of the cutting mold and the resin chipping occurs.
また、封止体の表面側に会社名、製品コード等を記入するマーク工程は、吊りリードの切断に先立って、多連のリードフレーム状態で行うことが製造コスト低減に有利である。このため、上記リードを切断する工程においては、封止体の裏面側が上方になるように多連のリードフレームを配置し、上記マーク工程では、多連のリードフレームを一度表裏を反転させ、封止体3の表面側を上方に向けて配置する。上記マーク工程後、吊りリードの切断時は、更に多連のリードフレームの表裏を反転させる工程が必要となるため、組み立てのスループットが低下し、製造コストが高くなる懸念がある。
In addition, it is advantageous in reducing the manufacturing cost that the mark process for writing the company name, product code, etc. on the surface side of the sealing body is performed in a multiple lead frame state prior to the cutting of the suspension leads. For this reason, in the step of cutting the lead, multiple lead frames are arranged so that the back side of the sealing body faces upward, and in the marking step, the multiple lead frames are once turned upside down and sealed. The
また、他の半導体装置(例えば、薄型のQFP(Quad Flat Package)など)と同一厚さの半導体チップを搭載する場合などに、QFNのパッケージ高さの制約からタブ(チップ搭載部)や吊りリードをハーフエッチング加工によって薄く形成してパッケージ高さの制約内に収まるようにしているが、吊りリードが薄くなり、かつ長いため吊りリードが動き易くなり、樹脂封止の際の樹脂注入時の樹脂流動圧によってタブが裏面方向にシフト(移動)するという現象が起こる。 In addition, when a semiconductor chip having the same thickness as that of another semiconductor device (for example, a thin QFP (Quad Flat Package) or the like) is mounted, a tab (chip mounting portion) or a suspension lead is imposed due to the limitation of the QFN package height. Is made thin by half-etching so as to be within the constraints of the package height, but the suspension leads are thin and long, making the suspension leads easier to move, and the resin during resin injection during resin sealing A phenomenon occurs in which the tab shifts (moves) in the direction of the back surface due to the fluid pressure.
これによって、タブが封止体の裏面に露出したり、封止体に反りが発生し、その結果、パッケージ高さが規格外となったり、外観不良が発生するという問題が起こる。 As a result, the tab is exposed on the back surface of the sealing body, or the sealing body is warped. As a result, a problem arises that the package height becomes out of specification or an appearance defect occurs.
本発明の目的は、半導体装置の品質の向上を図ることができる技術を提供することにある。 An object of the present invention is to provide a technique capable of improving the quality of a semiconductor device.
また、本発明の他の目的は、半導体装置の実装性の向上を図ることができる技術を提供することにある。 Another object of the present invention is to provide a technique capable of improving the mountability of a semiconductor device.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、(a)上型と下型とを有する樹脂成形金型の前記下型の金型面上に、チップ搭載部と複数の吊りリードと複数のリードとを有するリードフレームを配置する工程と、(b)前記リードフレームを前記上型と前記下型とで挟むことにより、前記樹脂成形金型の型締めを行う工程と、(c)前記吊りリードの裏面側に封止用樹脂を周り込ませて前記吊りリードの裏面の封止体の周縁部に対応した箇所が前記封止体によって覆われるように半導体チップを樹脂封止して前記封止体を形成する工程と、(d)前記封止体の裏面側から切断パンチを進入させて前記複数のリードを切断する工程と、(e)前記封止体の表面に前記表面側からマーキングを行う工程と、(f)前記封止体の表面側から前記切断パンチを進入させて前記複数の吊りリードを切断する工程と、を有するものである。 That is, the present invention provides (a) a lead frame having a chip mounting portion, a plurality of suspension leads, and a plurality of leads on the mold surface of the lower mold of a resin mold having an upper mold and a lower mold. (B) a step of clamping the resin molding die by sandwiching the lead frame between the upper die and the lower die; and (c) sealing on the back side of the suspension lead. Forming the sealing body by resin-sealing a semiconductor chip so that a portion corresponding to a peripheral edge portion of the sealing body on the back surface of the suspension lead is covered with the sealing body. (D) cutting the plurality of leads by inserting a cutting punch from the back side of the sealing body; (e) marking the surface of the sealing body from the surface side; and (f) ) Enter the cutting punch from the surface side of the sealing body, and And cutting the number of suspension leads, and has a.
また、本発明は、(a)チップ搭載部と、前記チップ搭載部の周囲に配置されたリードと、前記チップ搭載部と接続された吊りリードと、を有し、前記チップ搭載部及び前記吊りリードはハーフエッチング加工され、突出部が設けられたリードフレームを準備する工程と、(b)パッドが配置された主面と、前記主面とは反対側にある裏面と、を有する半導体チップを前記チップ搭載部上に搭載する工程と、(c)前記リードと前記パッドとを導電性のワイヤによりボンディングする工程と、(d)上型と、下型と、レジンを注入するためのゲート部と、前記上型と前記下型との間に形成されたキャビティと、を有する樹脂成型金型を準備する工程と、(e)前記(c)工程と前記(d)工程の後、前記樹脂成型金型の前記下型の上に配置された封止用シートの上に前記リードフレームを配置する工程と、(f)前記(e)工程の後、前記リードと前記突出部とを前記封止用シートに密着させ、且つ前記半導体チップを前記樹脂成型金型の前記キャビティのそれぞれの内側に位置させた状態で前記上型と下型との型締めを行う工程と、(g)前記(f)工程の後、前記半導体チップ、前記リードの一部、前記チップ搭載部の一部を封止する封止体を形成するために、前記キャビティのそれぞれに絶縁性レジンを注入する工程と、(h)前記(g)工程の後、前記封止体を分離するために前記リード及び前記吊りリードの一部を切断する工程と、を有し、前記(h)工程の後、前記リードと前記突出部の一部が、前記半導体チップの裏面と同一方向を向いた面である前記封止体の裏面から露出し、前記封止体の裏面と同一方向を向いた前記チップ搭載部及び前記吊りリードの裏面が前記絶縁性レジンで覆われているものである。 In addition, the present invention includes (a) a chip mounting portion, leads arranged around the chip mounting portion, and suspension leads connected to the chip mounting portion, and the chip mounting portion and the suspension A lead is half-etched to prepare a lead frame provided with a protrusion, and (b) a semiconductor chip having a main surface on which a pad is disposed, and a back surface opposite to the main surface. A step of mounting on the chip mounting portion; (c) a step of bonding the lead and the pad with a conductive wire; and (d) an upper die, a lower die, and a gate portion for injecting a resin. And a step of preparing a resin molding die having a cavity formed between the upper die and the lower die, (e) after the step (c) and the step (d), the resin Placed on the lower mold of the mold And (f) after the step (e), the leads and the protrusions are brought into close contact with the sealing sheet, and the semiconductor chip is mounted. A step of clamping the upper die and the lower die while being positioned inside each of the cavities of the resin mold, and (g) after the step (f), the semiconductor chip and the lead A step of injecting an insulating resin into each of the cavities to form a sealing body for sealing a part of the chip mounting part, and (h) after the step (g), Cutting the lead and a part of the suspension lead in order to separate the sealing body, and after the step (h), the lead and a part of the protruding portion are formed on the semiconductor chip. The back surface of the sealing body, which is a surface facing the same direction as the back surface And al exposed, in which the back surface of the sealing body of the rear surface and the chip mounting portion and the suspension leads facing the same direction is covered with the insulating resin.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
吊りリードにおける封止体の外周部に配置された端部が、裏面側において封止体によって覆われていることにより、封止体の裏面の角部には吊りリードが露出せず、吊りリードによるスタンドオフは形成されない。これにより、吊りリード切断時には、封止体の裏面の角部を切断金型の広い面積の平坦部によって支持して切断することが可能になり、レジン欠けの発生を防止することができる。その結果、半導体装置の品質の向上を図ることができる。 The end of the suspension lead arranged on the outer periphery of the sealing body is covered with the sealing body on the back surface side, so that the suspension lead is not exposed at the corner of the back surface of the sealing body. The standoff by is not formed. Thereby, at the time of cutting the suspension lead, the corner portion on the back surface of the sealing body can be supported and cut by the flat portion having a large area of the cutting die, and the occurrence of resin chipping can be prevented. As a result, the quality of the semiconductor device can be improved.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す裏面図、図3は図1に示す半導体装置の角部の構造を示す拡大部分斜視図、図4は図1に示す半導体装置の構造を封止体を透過して示す平面図、図5は図4に示すA−A線に沿って切断した断面の構造を示す断面図、図6は図4に示すB−B線に沿って切断した断面の構造を示す断面図、図7は図4に示すA−A線に沿って切断した断面の構造の変形例を示す断面図、図8は図7に示す構造を封止体を透過して示す拡大部分平面図、図9は図1に示す半導体装置の角部の裏面のピン配置の一例を示す拡大部分裏面図、図10は本発明の実施の形態の変形例の半導体装置の構造を示す裏面図、図11は図1に示す半導体装置の製造方法の一例を示す組み立てフロー図、図12は図11に示す半導体装置の製造方法のモールド工程における板厚ゲート使用時の樹脂注入方法の一例を示す部分断面図、図13は図11に示す半導体装置の製造方法のモールド工程における通常ゲート使用時の樹脂注入方法の一例を示す部分断面図、図14は図12に示す板厚ゲート使用時のゲートとリードの位置関係の一例を示す拡大部分平面図、図15は図13に示す通常ゲート使用時のゲートとリードの位置関係の一例を示す拡大部分平面図、図16は図15に示すフレームの角部の構造を示す部分拡大平面図、図17は図11に示す半導体装置の製造方法のリード切断から個片化までの各工程における加工状態の一例を示す部分拡大断面図および部分拡大側面図、図18は図1に示す半導体装置の角部の裏面のピン配置の一例を示す拡大部分裏面図、図19は図13に示す通常ゲート使用時における半導体装置の角部の構造を示す拡大部分斜視図である。
(Embodiment)
1 is a plan view showing an example of the structure of a semiconductor device according to an embodiment of the present invention, FIG. 2 is a back view showing an example of the structure of the semiconductor device shown in FIG. 1, and FIG. 3 is a corner of the semiconductor device shown in FIG. FIG. 4 is a plan view showing the structure of the semiconductor device shown in FIG. 1 through a sealing body, and FIG. 5 is a cross-sectional view taken along the line AA shown in FIG. FIG. 6 is a cross-sectional view showing the structure of a cross section taken along the line BB shown in FIG. 4, and FIG. 7 is a cross-sectional view taken along the line AA shown in FIG. FIG. 8 is an enlarged partial plan view showing the structure shown in FIG. 7 through the sealing body, and FIG. 9 is an example of pin arrangement on the back surface of the corner of the semiconductor device shown in FIG. FIG. 10 is a back view showing the structure of a semiconductor device according to a modification of the embodiment of the present invention, and FIG. 11 is a view of the semiconductor device shown in FIG. FIG. 12 is a partial cross-sectional view showing an example of a resin injection method when using a thickness gate in the molding process of the semiconductor device manufacturing method shown in FIG. 11, and FIG. 13 is shown in FIG. FIG. 14 is a partial cross-sectional view showing an example of a resin injection method when a normal gate is used in the molding process of the semiconductor device manufacturing method, and FIG. FIG. 15 is an enlarged partial plan view showing an example of the positional relationship between the gate and the lead when the normal gate shown in FIG. 13 is used, and FIG. 16 is a partial enlarged plan view showing the structure of the corner of the frame shown in FIG. 17 is a partially enlarged cross-sectional view and a partially enlarged side view showing an example of a processing state in each process from lead cutting to singulation of the semiconductor device manufacturing method shown in FIG. 11, and FIG. Corners enlarged partial rear view showing an example of the pin arrangement of the back surface of the semiconductor device, FIG. 19 is an enlarged partial perspective view showing the structure of a corner portion of the semiconductor device during normal gate used as shown in FIG. 13.
図1〜図6に示す本実施の形態の半導体装置は、封止体3の裏面3aの周縁部に複数のリード1aそれぞれの一部が露出して並べて配置された小型のノンリード型のものであり、本実施の形態では、前記半導体装置の一例として、QFN5を取り上げて説明する。
The semiconductor device of the present embodiment shown in FIGS. 1 to 6 is of a small non-lead type in which a part of each of the plurality of leads 1a is exposed and arranged at the peripheral edge of the
QFN5の構成について説明すると、その主面2bに半導体素子および複数のパッド(電極)2aを有する半導体チップ2と、半導体チップ2を樹脂封止する封止体3と、封止体3の内部に配置されており、かつ半導体チップ2と接続するチップ搭載部であるタブ1bと、タブ1bをその角部で連結して支持する吊りリード1eと、それぞれの被接続面(一部)1gが封止体3の裏面3aの周縁部に露出しており、かつ前記周縁部に並んで配置された複数のリード1aと、半導体チップ2の複数のパッド2aとこれに対応する前記複数のリード1aとをそれぞれ接続する複数のワイヤ(金属細線)4とからなり、吊りリード1eにおける封止体3の外周部に配置された端部は、封止体3の裏面3a側において封止体3によって覆われている。
The structure of the
すなわち、吊りリード1eの端部は、図2に示すように、封止体3の裏面3aの角部に露出しておらず、封止体3の内部に埋め込まれている。ただし、封止体3の角部において、吊りリード1eは、図3に示すようにその切断面1hが封止体3の角部の側面に露出している。
That is, as shown in FIG. 2, the end portion of the suspension lead 1 e is not exposed at the corner portion of the
このように吊りリード1eにおける封止体3の外周部に配置された端部が、その裏面1f側において封止体3によって覆われて、封止体3の裏面3aの角部に露出しない構造のため、樹脂成形による吊りリード1eのスタンドオフ(リード部分の封止体3の裏面3aからの突出)は形成されない。これにより、吊りリード切断時には、図17に示すように、封止体3の裏面3aの角部を切断金型10の受け部10aの吊りリード1eの切断しろ1mより広い面積の平坦部10cによって支持して切断することが可能になり、その結果、レジン欠けの発生を防止することができる。
In this way, the end portion of the suspension lead 1e disposed on the outer peripheral portion of the sealing
また、本実施の形態のQFN5は、タブ1bとこれを支持する吊りリード1eとがハーフエッチング加工などによって薄く形成されており、図5に示すようにそれぞれ封止体3の内部に埋め込まれている。ただし、タブ1bおよび吊りリード1eそれぞれにおいて各裏面1d,1fの一部に突出部1jが設けられ、この突出部1jが、図2および図5に示すように、封止体3の裏面3aに露出している。
Further, in the
なお、タブ1bや吊りリード1eを薄くする加工方法としては、ハーフエッチング加工に限らず、コイニング加工などのハーフエッチング以外の加工方法を採用してもよい。本実施の形態のQFN5では、タブ1bや吊りリード1eは、リードフレーム1(図12参照)の製造段階で、それぞれの突出部1jに相当する領域を除いてそれ以外の領域がハーフエッチング加工されて形成されたものであり、ハーフエッチング加工されなかった領域が突出部1jとなっている。
The processing method for thinning the
このようにタブ1bや吊りリード1eの裏面1d,1fに突出部1jが設けられていることにより、樹脂封止の際の樹脂注入時に樹脂流動圧によってタブ1bや吊りリード1eが裏面方向に押されても、突出部1jが、図12に示すように、樹脂成形金型9の金型面9d上のフィルムシート(封止用シート)8に接触し、これにより、タブ1bや吊りリード1eが突出部1jによって支えられて裏面方向に移動しなくなるため、樹脂流動圧によるタブ1bの裏面方向へのシフト(移動)を防ぐことができる。
As described above, the protrusions 1j are provided on the back surfaces 1d and 1f of the
なお、突出部1jは、樹脂注入時にタブ1bを支えてタブ1bの裏面側へのシフトを防ぐものであるため、図5および図6に示すように、タブ1bの裏面1dの中央部に設けられていることが好ましく、さらに、その周囲にも設けることにより、複数の突出部1jが設けられていてもよい。ただし、タブ1bの裏面1dの下層に配線を引き回すため、できるだけ突出部1jを配置しないことが好ましい。またこの時タブ1bについては、タブ1bの面積が半導体チップ2の面積よりも大きいタブ(大タブ)1bを用いるか、あるいはタブ1bの面積が半導体チップ2の面積よりも小さいタブ(小タブ)1bを用いるかはどちらでも構わない。しかし、タブ1bの面積を半導体チップ2の面積よりも小さくすることにより、半田リフロー時の剥離を防止し、温度サイクル時の応力を低減するため、実装信頼性が向上する。
The protrusion 1j supports the
また、吊りリード1eにおいては、例えば、図7および図8の変形例に示すように、その裏面1fの半導体チップ2の角部に対応した箇所に突出部1jが設けられていることが好ましく、これに加えてタブ1bの裏面1dの中央部に突出部1jが設けられている場合、図2に示すように、封止体3の裏面3aには、5箇所で突出部1jが露出することになる。
Further, in the suspension lead 1e, for example, as shown in the modified examples of FIGS. 7 and 8, it is preferable that the protrusion 1j is provided at a location corresponding to the corner of the
これにより、タブ1bのロケーションの安定化を図り、タブ1b自体が傾斜することを防止できる。
Thereby, the location of the
また、多ピン化によってピン数が増えると、ピン間ピッチが小さくなる傾向であるため、封止体3の裏面3aの角部においては吊りリード1eが露出していないことはピン配置に対しても好ましい。例えば、9mm×9mmのパッケージサイズで、64ピンのQFN5の場合、図9に示すように、ピン間ピッチをAとし、角部におけるピン間距離をBとし、リード1aの露出部である被接続面1gの長さをCとすると、A>B>Cとなるように各寸法を決めることが好ましく、この場合においても、角部において封止体3の内部に吊りリード1eが埋め込まれた本実施の形態のQFN構造を採用することが有効である。さらに、図18に示すようにパッケージの小型化に伴い、多ピン化による狭ピッチ化が進むと角部におけるピン間距離Bも短くなるため、角部のリード1aにおいて吊りリード1e側の角には、テーパ(面取り)1nを設けておくことが好ましい。
Further, when the number of pins increases due to the increase in the number of pins, the pitch between the pins tends to decrease. Therefore, the suspension leads 1e are not exposed at the corners of the
また、図10の変形例に示すように、本実施の形態のQFN5では、タブ1bや吊りリード1eに必ずしも突出部1jを設けていなくてもよく、封止体3の裏面3a側にタブ1bや吊りリード1eが全く露出していない構造としてもよい。すなわち、タブ1bおよび吊りリード1eを、それらの裏面1d,1fをハーフエッチング加工して薄く形成するとともに突出部1jは設けない構造とするものであり、この場合においても、封止体3の裏面3aの角部に吊りリード1eが露出しないため、樹脂成形による吊りリード1eのスタンドオフは形成されず、その結果、吊りリード切断時のレジン欠けの発生を防止することができる。
Further, as shown in the modification of FIG. 10, in the
以上のように、本実施の形態のQFN5では、吊りリード1eにおける封止体3の外周部に配置された端部が、裏面1f側において封止体3によって覆われていることにより、封止体3の裏面3aの角部には吊りリード1eが露出せず、したがって、吊りリード1eによるスタンドオフは形成されない。これにより、吊りリード切断時には、図17に示すように、封止体3の裏面3aの角部を切断金型10の受け部10aの吊りリード1eの切断しろ1mより広い面積の平坦部10cによって支持して切断することが可能になるため、レジン欠けの発生を防止することができる。
As described above, in the
その結果、QFN5の品質の向上を図ることができる。
As a result, the quality of
また、封止体3の裏面3aの角部に吊りリード1eが露出していないため、QFN5を実装する実装基板において、封止体3の裏面3aの角部に対応した領域に配線を引き回すことができ、QFN5の実装性の向上を図ることができる。
In addition, since the suspension leads 1e are not exposed at the corners of the
また、タブ1bの裏面1dや吊りリード1eの裏面1fの少なくとも一方もしくは両者に突出部1jが設けられていることにより、樹脂封止の際の樹脂注入時に樹脂流動圧によってタブ1bや吊りリード1eが裏面方向に押されても、図12に示すように、突出部1jが樹脂成形金型9の金型面9d上のフィルムシート8に接触してタブ1bや吊りリード1eを支える。
Further, the protrusion 1j is provided on at least one or both of the
これにより、タブ1bや吊りリード1eが突出部1jによって支えられて裏面方向に移動しなくなるため、樹脂流動圧によるタブ1bの裏面方向へのシフト(移動)を防ぐことができる。したがって、タブ1bの裏面1dへの露出や封止体3の反りを防ぐことができ、QFN5の高さが規格外となったり、外観不良の発生に至ることを防止してQFN5の品質の向上を図ることができる。
As a result, the
なお、図12に示すように、半導体チップ2は、タブ1bのチップ支持面1c上にダイボンド材(例えば、銀ペーストなど)6によって固定されており、半導体チップ2の裏面2cとタブ1bのチップ支持面1cとが接続されている。
As shown in FIG. 12, the
さらに、QFN5の封止部3の裏面3aの周縁部に並んで配置された各リード1aは、図6に示すように、肉厚部1iを有しており、それらの一部が被接続面1gとして封止体3の裏面3aに露出している。この被接続面1gには、外装メッキとして、半田メッキまたはパラジウムメッキなどが形成されている。
Furthermore, as shown in FIG. 6, each lead 1a arranged alongside the peripheral edge of the
なお、タブ1b、吊りリード1eおよび各リード1aは、例えば、銅合金などの薄板材によって形成されている。
The
さらに、半導体チップ2は、例えば、QFN5の薄型化に対応してその裏面2cがバックグラインド(裏面研磨)されたものであり、チップ厚は、例えば、0.2mm(200μm)である。
Furthermore, the
また、半導体チップ2のパッド2aとこれに対応するリード1aとを接続する金属細線であるワイヤ4は、例えば、金線などである。
Moreover, the
また、封止体3は、モールディング方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
Moreover, the sealing
次に、図11に示す組み立てフローを用いて本実施の形態のQFN5(半導体装置)の製造方法について説明する。 Next, a method for manufacturing QFN 5 (semiconductor device) of the present embodiment will be described using the assembly flow shown in FIG.
まず、QFN5が薄型化対応のものである場合、ステップS1に示すバックグラインドにより半導体ウェハの裏面研磨を行って半導体ウェハを薄く形成する。例えば、厚さが200μmになるように裏面研磨を行う。ただし、薄型化対応のための半導体ウェハの裏面研磨は必ずしも行わなくてもよい。
First, when the
一方、半導体チップ2を搭載可能なタブ1bと、その周囲に配置された複数のリード1aと、タブ1bを支持する吊りリード1eとを有し、かつタブ1bおよび吊りリード1eそれぞれの裏面1d,1fがハーフエッチング加工などによって薄く形成されているとともに、タブ1bおよび吊りリード1eそれぞれの裏面1d,1fに突出部1jが設けられたリードフレーム1を準備する。
On the other hand, it has a
その後、ステップS2に示すダイボンディングを行う。ここでは、リードフレーム1のチップ搭載部であるタブ1bのチップ支持面1cにダイボンド材6を介して半導体チップ2を固着する。
Thereafter, die bonding shown in step S2 is performed. Here, the
その後、ステップS3に示すワイヤボンディングを行う。ここでは、半導体チップ2のパッド2aとこれに対応するリード1aとを金線などのワイヤ(金属細線)4で接続する。
Thereafter, wire bonding shown in step S3 is performed. Here, the
その後、ステップS4に示す樹脂封止(モールド)を行う。その際、まず、図12に示すように、樹脂成形金型9の下型9bの金型面9d上に封止用シートであるフィルムシート8を配置する。さらに、フィルムシート8上にリードフレーム1を配置した後、複数のリード1aの被接続面1gがフィルムシート8に密着するように樹脂成形金型9の型締め(クランプ)を行う。
Thereafter, resin sealing (molding) shown in step S4 is performed. In that case, first, as shown in FIG. 12, the
続いて、タブ1bおよび吊りリード1eそれぞれの裏面1d,1f側に封止用樹脂を周り込ませて、タブ1bの裏面1dと、吊りリード1eの裏面1fの封止体3の周縁部に対応した箇所すなわち吊りリード1eの端部の裏面1f側が封止体3(封止用樹脂)によって覆われるように半導体チップ2および複数のワイヤ4を樹脂封止して封止体3を形成する。
Subsequently, a sealing resin is wrapped around the back surfaces 1d and 1f of the
なお、樹脂成形金型9の上型9aのキャビティ9cに封止用樹脂を注入する際に、図14に示すように、吊りリード1eの端部の外側のハーフエッチング加工が行われている領域P(図14に示す斜線部領域P)のさらに外側のハーフエッチング加工が行われていない箇所を樹脂成形金型9のゲート部9eで押さえ付けた状態で、図12のランナ9f、ゲート部9eおよびキャビティ9cに亘るレジン注入経路7により、図14に示す吊りリード1eの両脇のリード厚み分の間隙1kから、キャビティ9cに封止用樹脂を注入して樹脂封止を行う。
In addition, when injecting the sealing resin into the
その際、吊りリード1eはハーフエッチング加工によって薄く形成されているため、ゲート口が広がり、キャビティ9cに流れ込む封止用樹脂の流動性を向上させることができる。
At this time, since the suspension lead 1e is thinly formed by half-etching, the gate opening is widened, and the fluidity of the sealing resin flowing into the
さらに、図12に示すように、タブ1bの裏面1dや吊りリード1eの裏面1fに突出部1jが設けられていることにより、樹脂注入時に樹脂流動圧によってタブ1bや吊りリード1eが裏面方向に押されても、突出部1jが樹脂成形金型9の下型9bの金型面9d上のフィルムシート8に接触し、これにより、タブ1bや吊りリード1eが突出部1jによって支えられて裏面方向に移動しなくなるため、樹脂流動圧によるタブ1bの裏面方向へのシフトを防ぐことができる。
Furthermore, as shown in FIG. 12, the protrusion 1j is provided on the
その結果、タブ1bの裏面1dへの露出や封止体3の反りを防ぐことができ、QFN5の高さが規格外となったり、外観不良の発生に至ることを防止してQFN5の品質の向上を図ることができる。
As a result, the exposure of the
なお、図13および図15の変形例に示すように、ゲート口を吊りリード1eの上側に配置して図13に示すレジン注入経路7としてもよく、この場合においてもゲート口が広がるため、キャビティ9cに流れ込む封止用樹脂の流動性を向上させることができる。この通常ゲートを使用したレジン注入方法の場合、図19に示すように、樹脂成形終了後に吊りリード1eの表面側にレジンバリ3bが形成される。したがって、吊りリード1eの切断時には、封止体3の角部の裏面側を成形金型10で支持し、その状態で封止体3の表面側(上側)から切断パンチ10dを進入させて吊りリード1eの切断を行う。
13 and FIG. 15, the gate port may be arranged on the upper side of the suspension lead 1e to form the
したがって、成形金型10の受け部10aには、レジンバリ3bを逃げるための凹形状(溝)を形成することなく、平坦な面(平坦部10c)の受け部10aを備えた成形金型10を用いて吊りリード1eの切断を行うことができる(図17参照)。
Accordingly, the molding die 10 having the receiving
また、図16は、このレジン注入方法で封止を行った際の封止体3の外周ラインと吊りリード1eのハーフエッチング領域P(図15および図16に示す斜線部領域P)の位置関係を示すものであり、吊りリード1eのハーフエッチング領域Pが封止体3の角部の内側と外側に亘っているため、吊りリード1eの端部の裏面1f側が封止体3(封止用樹脂)によって覆われる構造を実現することができる。
FIG. 16 shows the positional relationship between the outer peripheral line of the sealing
これにより、封止体3の裏面3aの角部には吊りリード1eが露出しないため、吊りリード1eによるスタンドオフは形成されない。
Thereby, since the suspension lead 1e is not exposed at the corner of the
ただし、吊りリード1e以外の複数のリード1aは、その被接続面1gをフィルムシート8に密着させるとともに、僅かにフィルムシート8にめり込ませた状態で樹脂成形を行うため、樹脂封止後、各リード1aの被接続面1gを封止体3の裏面3aから突出させることができ、各リード1aにスタンドオフを形成することができる。
However, since the plurality of leads 1a other than the suspension leads 1e are molded with the
樹脂封止終了後、図11のステップS5に示すリード切断を行う。 After the resin sealing is completed, lead cutting shown in step S5 of FIG. 11 is performed.
ここでは、図17のステップS5に示すように、封止体3の裏面3a側を上方に向けて切断金型10の受け部10aと押さえ部10bとでリード1aの切断しろ1mを挟んで固定し、この状態で封止体3の裏面3a側(上方)から切断パンチ10dを進入させてそれぞれの複数のリード1aを切断する。
Here, as shown in step S5 of FIG. 17, the
すなわち、各リード1aには、封止体3の裏面3a側にスタンドオフが形成されており、かつリード切断面で発生するリードバリを各リード1aの表面側に形成することが好ましいため、リード切断時に各リード1aの裏面側である被接続面1g側を受けるのではなく表面側を受け、この状態でリード1aの裏面側(上方)から切断パンチ10dを進入させて切断を行う。
That is, each lead 1a is preferably formed with a standoff on the
これにより、リード切断面に形成されるリードバリを各リード1aの表面側に向けて形成することができ、QFN5の実装基板などへの半田実装時の半田接続面積を増やすことができる。
Thereby, the lead burrs formed on the lead cut surface can be formed toward the surface side of each lead 1a, and the solder connection area when the
その後、図11のステップS6に示すマーク工程に移る。ここでは、図17のステップS6に示すように、まず、封止体3の表裏を反転させ、封止体3の表面側を上方に向けて配置する。この状態で、封止体3の表面にレーザ11などを用いて封止体3の表面側から所望のマーキングを行う。
Thereafter, the process proceeds to a mark process shown in step S6 of FIG. Here, as shown in step S6 of FIG. 17, first, the front and back of the sealing
その後、図11のステップS7に示す個片化工程に移る。ここでは、図17のステップS7に示すように、封止体3の表面側を上方に向けた状態を維持し、この状態で封止体3の表面側から切断パンチ10dを進入させて吊りリード1eを切断して個片化を行う。すなわち、本実施の形態のQFN5では、その吊りリード1eにスタンドオフが形成されないため、吊りリード切断時に、吊りリード1eの端部に対応した封止体3の裏面3aの周縁部の箇所を、切断金型10の受け部10aの吊りリード1eの切断しろ1mより十分に広い面積の平坦部10cによって支持することが可能となり、この状態で吊りリード切断を行うことができる。
Thereafter, the process proceeds to the individualizing step shown in step S7 of FIG. Here, as shown in step S7 of FIG. 17, the state in which the surface side of the sealing
これにより、板厚ゲート使用時に行っていた反転工程を省略でき、また通常ゲート使用時における吊りリード切断時のレジン欠けの発生を防止することができ、QFN5の品質の向上を図ることができる。
As a result, the reversing process performed when using the thickness gate can be omitted, and the occurrence of resin chipping when cutting the suspension leads when using the normal gate can be prevented, and the quality of the
このように、本実施の形態のQFN5の組み立てでは、マーク工程と個片化(吊りリード切断)工程において、封止体3の表面側を上方に向けた状態のまま処理を行うことができ、また封止体3の裏面側を上方に向けて配置する反転工程を省略できるため、マーキングと吊りリード切断の両方の処理を行うことが可能な一貫処理装置を用いることも可能である。この結果、製造コストの低減が可能となる。
Thus, in the assembly of the
なお、吊りリード切断は、マーク工程の有無に係わらず、封止体3の表面側から切断パンチ10dを進入させて行うことでレジン欠け防止の効果を得ることができるが、封止体3の裏面3a側から切断パンチ10dを進入させて切断を行ってもレジン欠けを低減する効果は得ることができる。したがって、マーク工程を行わない場合もしくはQFN5の個片化後にマーク工程を行う場合などには、リード切断と吊りリード切断の工程を、封止体3の裏面3a側を上方に向けた状態のまま続けて行ってもよい。
Note that the hanging lead cutting can be performed by causing the cutting
吊りリード切断による個片化終了後、図11のステップS8に示す収納を行って、QFN5をトレイ(またはマガジン)などに収納する。さらに、マーク工程を先に行った後に、リード切断と吊りリード切断の工程を行い個片化終了後、図11のステップS8に示す収納を行ってもよい。ただし、マーク工程をリード切断の前に行うと、リード切断後の洗浄によりマークに傷がつく虞や、あるいはマークが消えてしまう虞がある。
After completion of singulation by cutting the suspension leads, the storage shown in step S8 in FIG. 11 is performed to store the
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態では、半導体装置の一例としてQFN5を取り上げて説明したが、前記半導体装置は、少なくとも封止体3の裏面3aの角部に吊りリード1eの端部が露出しない構造のノンリード型のものであれば、QFN以外の他の半導体装置であってもよい。
For example, in the above-described embodiment, the
本発明は、電子装置の製造技術に好適である。 The present invention is suitable for an electronic device manufacturing technique.
1 リードフレーム
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 裏面
1e 吊りリード
1f 裏面
1g 被接続面(一部)
1h 切断面
1i 肉厚部
1j 突出部
1k 間隙
1m 切断しろ
1n テーパ(面取り)
2 半導体チップ
2a パッド(電極)
2b 主面
2c 裏面
3 封止体
3a 裏面
3b レジンバリ
4 ワイヤ(金属細線)
5 QFN(半導体装置)
6 ダイボンド材
7 レジン注入経路
8 フィルムシート(封止用シート)
9 樹脂成形金型
9a 上型
9b 下型
9c キャビティ
9d 金型面
9e ゲート部
9f ランナ
10 切断金型
10a 受け部
10b 押さえ部
10c 平坦部
10d 切断パンチ
11 レーザ
1 Lead
1c
1h Cut surface 1i Thick part 1j
5 QFN (semiconductor device)
6
9 resin molding die 9a
Claims (11)
(b)前記リードフレームを前記上型と前記下型とで挟むことにより、前記樹脂成形金型の型締めを行う工程と、
(c)前記吊りリードの裏面側に封止用樹脂を周り込ませて前記吊りリードの裏面の封止体の周縁部に対応した箇所が前記封止体によって覆われるように半導体チップを樹脂封止して前記封止体を形成する工程と、
(d)前記封止体の裏面側から切断パンチを進入させて前記複数のリードを切断する工程と、
(e)前記封止体の表面に前記表面側からマーキングを行う工程と、
(f)前記封止体の表面側から前記切断パンチを進入させて前記複数の吊りリードを切断する工程と、を有することを特徴とする半導体装置の製造方法。 (A) disposing a lead frame having a chip mounting portion, a plurality of suspension leads, and a plurality of leads on the mold surface of the lower mold of a resin molding die having an upper mold and a lower mold;
(B) clamping the resin molding die by sandwiching the lead frame between the upper die and the lower die;
(C) The sealing resin is wrapped around the back side of the suspension lead, and the semiconductor chip is sealed with resin so that the portion corresponding to the peripheral edge of the seal body on the back surface of the suspension lead is covered with the sealing body. Stopping to form the sealing body;
(D) a step of cutting a plurality of leads by allowing a cutting punch to enter from the back side of the sealing body;
(E) marking the surface of the sealing body from the surface side;
(F) A method of manufacturing a semiconductor device, comprising: a step of cutting the plurality of suspension leads by inserting the cutting punch from the surface side of the sealing body.
シートに密着するように行うことを特徴とする請求項4に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 4, wherein the clamping of the resin molding die in the step (b) is performed so that the plurality of leads are in close contact with the sealing sheet.
(b)パッドが配置された主面と、前記主面とは反対側にある裏面と、を有する半導体チップを前記チップ搭載部上に搭載する工程と、
(c)前記リードと前記パッドとを導電性のワイヤによりボンディングする工程と、
(d)上型と、下型と、レジンを注入するためのゲート部と、前記上型と前記下型との間に形成されたキャビティと、を有する樹脂成型金型を準備する工程と、
(e)前記(c)工程と前記(d)工程の後、前記樹脂成型金型の前記下型の上に配置された封止用シートの上に前記リードフレームを配置する工程と、
(f)前記(e)工程の後、前記リードと前記突出部とを前記封止用シートに密着させ、且つ前記半導体チップを前記樹脂成型金型の前記キャビティのそれぞれの内側に位置させた状態で前記上型と下型との型締めを行う工程と、
(g)前記(f)工程の後、前記半導体チップ、前記リードの一部、前記チップ搭載部の一部を封止する封止体を形成するために、前記キャビティのそれぞれに絶縁性レジンを注入する工程と、
(h)前記(g)工程の後、前記封止体を分離するために前記リード及び前記吊りリードの一部を切断する工程と、を有し、
前記(h)工程の後、前記リードと前記突出部の一部が、前記半導体チップの裏面と同一方向を向いた面である前記封止体の裏面から露出し、
前記封止体の裏面と同一方向を向いた前記チップ搭載部及び前記吊りリードの裏面が前記絶縁性レジンで覆われていることを特徴とする半導体装置の製造方法。 (A) It has a chip mounting part, a lead arranged around the chip mounting part, and a suspension lead connected to the chip mounting part, and the chip mounting part and the suspension lead are half-etched. Preparing a lead frame provided with a protrusion; and
(B) mounting a semiconductor chip having a main surface on which pads are disposed and a back surface opposite to the main surface on the chip mounting portion;
(C) bonding the lead and the pad with a conductive wire;
(D) preparing a resin molding die having an upper die, a lower die, a gate portion for injecting a resin, and a cavity formed between the upper die and the lower die;
(E) After the step (c) and the step (d), placing the lead frame on the sealing sheet placed on the lower mold of the resin molding die,
(F) After the step (e), the lead and the protrusion are brought into close contact with the sealing sheet, and the semiconductor chip is positioned inside each cavity of the resin molding die And a step of clamping the upper mold and the lower mold,
(G) After the step (f), in order to form a sealing body for sealing the semiconductor chip, a part of the lead, and a part of the chip mounting portion, an insulating resin is applied to each of the cavities. Injecting, and
(H) after the step (g), cutting the lead and a part of the suspension lead to separate the sealing body,
After the step (h), the lead and a part of the protruding portion are exposed from the back surface of the sealing body, which is a surface facing the same direction as the back surface of the semiconductor chip,
A method of manufacturing a semiconductor device, wherein the chip mounting portion facing the same direction as the back surface of the sealing body and the back surface of the suspension lead are covered with the insulating resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096178A JP4566266B2 (en) | 2009-04-10 | 2009-04-10 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009096178A JP4566266B2 (en) | 2009-04-10 | 2009-04-10 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003396996A Division JP2005159103A (en) | 2003-11-27 | 2003-11-27 | Semiconductor device and its manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009226011A Division JP4535513B2 (en) | 2009-09-30 | 2009-09-30 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009158978A true JP2009158978A (en) | 2009-07-16 |
JP2009158978A5 JP2009158978A5 (en) | 2009-11-19 |
JP4566266B2 JP4566266B2 (en) | 2010-10-20 |
Family
ID=40962578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009096178A Expired - Lifetime JP4566266B2 (en) | 2009-04-10 | 2009-04-10 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4566266B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247131A (en) * | 2012-05-23 | 2013-12-09 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
JP2021086866A (en) * | 2019-11-25 | 2021-06-03 | Towa株式会社 | Manufacturing method of resin-molded lead frame, manufacturing method of resin-molded product, and lead frame |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61220361A (en) * | 1985-03-26 | 1986-09-30 | Matsushita Electric Ind Co Ltd | Sealing for electronic part and frame cutter |
JPH06232195A (en) * | 1993-01-28 | 1994-08-19 | Rohm Co Ltd | Manufacture of semiconductor device and lead frame |
JP2002064114A (en) * | 2000-08-18 | 2002-02-28 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2003031753A (en) * | 2001-07-19 | 2003-01-31 | Sony Corp | Semiconductor device and manufacturing method therefor |
JP2003158234A (en) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2003197846A (en) * | 2001-12-27 | 2003-07-11 | Mitsui High Tec Inc | Lead frame and semiconductor device using the same |
-
2009
- 2009-04-10 JP JP2009096178A patent/JP4566266B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61220361A (en) * | 1985-03-26 | 1986-09-30 | Matsushita Electric Ind Co Ltd | Sealing for electronic part and frame cutter |
JPH06232195A (en) * | 1993-01-28 | 1994-08-19 | Rohm Co Ltd | Manufacture of semiconductor device and lead frame |
JP2002083918A (en) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | Lead frame and semiconductor device |
JP2002064114A (en) * | 2000-08-18 | 2002-02-28 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2003031753A (en) * | 2001-07-19 | 2003-01-31 | Sony Corp | Semiconductor device and manufacturing method therefor |
JP2003158234A (en) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | Semiconductor device and its manufacturing method |
JP2003197846A (en) * | 2001-12-27 | 2003-07-11 | Mitsui High Tec Inc | Lead frame and semiconductor device using the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013247131A (en) * | 2012-05-23 | 2013-12-09 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
JP2021086866A (en) * | 2019-11-25 | 2021-06-03 | Towa株式会社 | Manufacturing method of resin-molded lead frame, manufacturing method of resin-molded product, and lead frame |
Also Published As
Publication number | Publication date |
---|---|
JP4566266B2 (en) | 2010-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998288B2 (en) | Method of manufacturing a semiconductor device | |
JP4566266B2 (en) | Manufacturing method of semiconductor device | |
JP5512784B2 (en) | Manufacturing method of semiconductor device | |
JP5184558B2 (en) | Semiconductor device | |
JP2014112714A (en) | Semiconductor device | |
JP4535513B2 (en) | Semiconductor device | |
JP2009231322A (en) | Manufacturing method of semiconductor device | |
JP2004200719A (en) | Semiconductor device | |
JP2009176987A (en) | Semiconductor apparatus and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100803 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4566266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |