JP2002176327A - センサの過剰な負のオフセットを検出するための方法および装置 - Google Patents
センサの過剰な負のオフセットを検出するための方法および装置Info
- Publication number
- JP2002176327A JP2002176327A JP2001286854A JP2001286854A JP2002176327A JP 2002176327 A JP2002176327 A JP 2002176327A JP 2001286854 A JP2001286854 A JP 2001286854A JP 2001286854 A JP2001286854 A JP 2001286854A JP 2002176327 A JP2002176327 A JP 2002176327A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sensor
- output
- comparator
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Measuring Fluid Pressure (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
(57)【要約】
【課題】 センサの過剰な負のオフセットシフトを検出
すること。 【解決手段】 好ましくは、利得およびオフセットの双
方に対して信号を補償した後にセンサの出力信号を取り
込み、信号（ＶX）と得ることのできない刺激入力状態
を示すように選択された基準電圧（ＶREF1）とを比較
し、補償される信号が基準電圧を越えた時に補償される
信号を障害レベルまでドライブすることにより、状態に
応答自在なセンサ、例えば圧力に応答自在なフルホイー
トストーンブリッジ要素（１０）およびこれに連動する
回路の過剰な負のオフセットを検出する。
すること。 【解決手段】 好ましくは、利得およびオフセットの双
方に対して信号を補償した後にセンサの出力信号を取り
込み、信号（ＶX）と得ることのできない刺激入力状態
を示すように選択された基準電圧（ＶREF1）とを比較
し、補償される信号が基準電圧を越えた時に補償される
信号を障害レベルまでドライブすることにより、状態に
応答自在なセンサ、例えば圧力に応答自在なフルホイー
トストーンブリッジ要素（１０）およびこれに連動する
回路の過剰な負のオフセットを検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、センサ信号、特に
信号が条件化されたセンサ信号の過剰な負のオフセット
シフトを検出することに、一般に関する。
信号が条件化されたセンサ信号の過剰な負のオフセット
シフトを検出することに、一般に関する。
【０００２】
【従来の技術】センサ出力を解釈するシステム（以下、
本明細書では単にシステムと称する）は、下記の場合の
一方または双方により、センサの出力オフセット（最小
刺激入力でのセンサ出力）が許容できる量よりも大き
く、負方向にシフトした場合、これを検出できないこと
が多い。
本明細書では単にシステムと称する）は、下記の場合の
一方または双方により、センサの出力オフセット（最小
刺激入力でのセンサ出力）が許容できる量よりも大き
く、負方向にシフトした場合、これを検出できないこと
が多い。
【０００３】１．シフトされたセンサ出力がシステムの
入力レンジから外れた場合 ２．センサが出力を所定レベルよりも低くクランプし、
実際の負のオフセットシフトをマスクした場合
入力レンジから外れた場合 ２．センサが出力を所定レベルよりも低くクランプし、
実際の負のオフセットシフトをマスクした場合
【０００４】
【発明が解決しようとする課題】本発明の目的は、従来
技術の上記問題を克服したセンサを提供することにあ
る。本発明の別の目的は、負のオフセットシフトを感度
良く検出し、センサの障害を表示するシステムによりセ
ンサ出力を発生するための方法および装置を提供するこ
とにある。更に別の目的は、センサ自体のドリフトまた
は関連する回路の補償のドリフトのいずれかに起因す
る、オフセットシフトを検出する、かかる方法および装
置を提供することにある。本発明の別の目的は、ピエゾ
抵抗性ホイートストーンセンサ出力の負のオフセットシ
フトを検出可能に検出し、障害を表示するシステムによ
りセンサ出力を発生するための方法および装置を提供す
ることにある。
技術の上記問題を克服したセンサを提供することにあ
る。本発明の別の目的は、負のオフセットシフトを感度
良く検出し、センサの障害を表示するシステムによりセ
ンサ出力を発生するための方法および装置を提供するこ
とにある。更に別の目的は、センサ自体のドリフトまた
は関連する回路の補償のドリフトのいずれかに起因す
る、オフセットシフトを検出する、かかる方法および装
置を提供することにある。本発明の別の目的は、ピエゾ
抵抗性ホイートストーンセンサ出力の負のオフセットシ
フトを検出可能に検出し、障害を表示するシステムによ
りセンサ出力を発生するための方法および装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明を要約すれば、障
害状態を判断するため、信号条件化回路内のオフセット
補償信号は不感刺激入力条件に基づく基準電圧と比較さ
れる。障害状態が生じた場合、システムが障害であると
判断した出力レベルまで出力信号をドライブする。セン
サの電子部品はオフセットおよび利得補償を行う信号条
件化回路を有するＡＳＩＣ（アプリケーション特定集積
回路）に結合された検出要素を含む。
害状態を判断するため、信号条件化回路内のオフセット
補償信号は不感刺激入力条件に基づく基準電圧と比較さ
れる。障害状態が生じた場合、システムが障害であると
判断した出力レベルまで出力信号をドライブする。セン
サの電子部品はオフセットおよび利得補償を行う信号条
件化回路を有するＡＳＩＣ（アプリケーション特定集積
回路）に結合された検出要素を含む。
【０００６】障害状態の比較に先立ち、利得を補償する
必要はないが、ＡＳＩＣの公差によるオフセットと利得
の補償された信号（ＡＳＩＣ利得の変化はオフセットに
影響を与え得る）双方に基づいて比較を行うことによ
り、より優れた負のオフセットドリフト検出感度を得る
ことができる。
必要はないが、ＡＳＩＣの公差によるオフセットと利得
の補償された信号（ＡＳＩＣ利得の変化はオフセットに
影響を与え得る）双方に基づいて比較を行うことによ
り、より優れた負のオフセットドリフト検出感度を得る
ことができる。
【０００７】図面を参照した詳細な説明である、本発明
の好ましい実施例の次の説明から、本発明の新規かつ改
良された装置および方法の上記以外の目的、利点および
細部が明らかとなる。
の好ましい実施例の次の説明から、本発明の新規かつ改
良された装置および方法の上記以外の目的、利点および
細部が明らかとなる。
【０００８】
【発明の実施の形態】図１には、一実施例を示す簡略化
された回路図が示されている。本発明を実施した、圧力
刺激を検出するのに使用するある種の検出要素として、
フルホイートストーンブリッジ１０が示されている。こ
のブリッジ１０はハーフブリッジ内のピエゾ抵抗性抵抗
器Ｒ１、Ｒ２と、他方のハーフブリッジ内の抵抗器Ｒ
３、Ｒ４とを含む。フルホイートストーンブリッジは２
つのハーフブリッジが並列接続されたものであり、この
ブリッジは電源ＶBRGとアースＲＴＮとの間に接続され
ており、第１出力端ＩＮＰと第２出力端ＩＮＭとを有す
る。これら出力端ＩＮＰ、ＩＮＭはオフセットと利得補
償を行う信号条件化回路を有するＡＳＩＣへの入力端と
して働く。図１に示されるように、ＡＳＩＣの入力端Ｉ
ＮＰ、ＩＮＭは、粗調節部１２ａと、オフセット微調節
部１２ｂと、アナログアース１２ｃとを有する従来のオ
フセット補償部分１２に接続されている。このオフセッ
ト補償部分１２の出力端１４は利得粗設定部１６ａと、
利得微設定部１６ｂと、アナログアース１６ｃとを有す
る従来の利得補償部分１６に接続されている。
された回路図が示されている。本発明を実施した、圧力
刺激を検出するのに使用するある種の検出要素として、
フルホイートストーンブリッジ１０が示されている。こ
のブリッジ１０はハーフブリッジ内のピエゾ抵抗性抵抗
器Ｒ１、Ｒ２と、他方のハーフブリッジ内の抵抗器Ｒ
３、Ｒ４とを含む。フルホイートストーンブリッジは２
つのハーフブリッジが並列接続されたものであり、この
ブリッジは電源ＶBRGとアースＲＴＮとの間に接続され
ており、第１出力端ＩＮＰと第２出力端ＩＮＭとを有す
る。これら出力端ＩＮＰ、ＩＮＭはオフセットと利得補
償を行う信号条件化回路を有するＡＳＩＣへの入力端と
して働く。図１に示されるように、ＡＳＩＣの入力端Ｉ
ＮＰ、ＩＮＭは、粗調節部１２ａと、オフセット微調節
部１２ｂと、アナログアース１２ｃとを有する従来のオ
フセット補償部分１２に接続されている。このオフセッ
ト補償部分１２の出力端１４は利得粗設定部１６ａと、
利得微設定部１６ｂと、アナログアース１６ｃとを有す
る従来の利得補償部分１６に接続されている。
【０００９】利得補償部分１６の出力端ＶXは選択され
た基準電圧ＶREF1に接続されており、比較器Ｑ１の出力
端は制御可能なスイッチＦＥＴ Ｍ１に接続されてい
る。補償された信号ＶXは抵抗器Ｒ５にも送られ、次に
抵抗器Ｒ５は増幅器Ｑ２への負の入力端にも直列に接続
されている。増幅器Ｑ２の正の入力端は所定の基準電圧
ＶREF2に接続されており、増幅器の出力信号はフィード
バック抵抗器Ｒ６を介して増幅器の負の入力端にフィー
ドバックされるようになっている。スイッチＭ１の出力
端は増幅器Ｑ２の負の入力端に接続されている。
た基準電圧ＶREF1に接続されており、比較器Ｑ１の出力
端は制御可能なスイッチＦＥＴ Ｍ１に接続されてい
る。補償された信号ＶXは抵抗器Ｒ５にも送られ、次に
抵抗器Ｒ５は増幅器Ｑ２への負の入力端にも直列に接続
されている。増幅器Ｑ２の正の入力端は所定の基準電圧
ＶREF2に接続されており、増幅器の出力信号はフィード
バック抵抗器Ｒ６を介して増幅器の負の入力端にフィー
ドバックされるようになっている。スイッチＭ１の出力
端は増幅器Ｑ２の負の入力端に接続されている。
【００１０】図示された回路では、最小入力刺激で、補
償により信号ＶXはアナログアース電圧に等しくなる。
ＶXの電圧とＶREF1の電圧との比較によって障害状態を
判断する。基準電圧ＶREF1は（図示された回路におけ
る）アナログ電圧に公差項デルタΔを加えた値に等し
い。図示された回路において、電圧ＶXがスレッショル
ド値ＶREF1を越えた場合、Ｑ１の出力は論理「１」とな
り、これによって制御可能なスイッチＦＥＴ Ｍ１がオ
ンとなる。次に、このオンにより増幅器Ｑ２への負の入
力端をプルダウンし、よってＱ２はセンサ出力を高電源
レール電圧ＶPWRまでドライブさせる。厄介な障害のレ
ポートをすることなく検出感度を最大にするには、公差
項デルタΔをできるだけ小さくしなければならない。１
つの特定の実施例について示したが、本発明は初期のオ
フセット補正された信号と電源レール電圧との間の基準
電圧とオフセット補正された信号との電圧比較を可能に
するのに、電源レール内の十分大きい、オフセットのト
リミング後の電圧にアクセスする、センサ条件化回路に
関するものである。
償により信号ＶXはアナログアース電圧に等しくなる。
ＶXの電圧とＶREF1の電圧との比較によって障害状態を
判断する。基準電圧ＶREF1は（図示された回路におけ
る）アナログ電圧に公差項デルタΔを加えた値に等し
い。図示された回路において、電圧ＶXがスレッショル
ド値ＶREF1を越えた場合、Ｑ１の出力は論理「１」とな
り、これによって制御可能なスイッチＦＥＴ Ｍ１がオ
ンとなる。次に、このオンにより増幅器Ｑ２への負の入
力端をプルダウンし、よってＱ２はセンサ出力を高電源
レール電圧ＶPWRまでドライブさせる。厄介な障害のレ
ポートをすることなく検出感度を最大にするには、公差
項デルタΔをできるだけ小さくしなければならない。１
つの特定の実施例について示したが、本発明は初期のオ
フセット補正された信号と電源レール電圧との間の基準
電圧とオフセット補正された信号との電圧比較を可能に
するのに、電源レール内の十分大きい、オフセットのト
リミング後の電圧にアクセスする、センサ条件化回路に
関するものである。
【００１１】図２におけるプロットライン「ａ」は、刺
激に応答自在なセンサの最大刺激感度を示し、一方、プ
ロットライン「ｃ」は、最小刺激感度を示す。ライン
「ｄ」は実際の最小刺激を示す。ゼロ刺激時における、
最大刺激オフセットの出力は「ｅ」として示されてお
り、最小刺激出力における出力は「ｆ」として示されて
いる。出力「ｇ」および「ｈ」は、厄介な障害を防止す
ると共に、製造公差に起因して必要とされる最大および
最小検出スレッショルドを得るように選択された、最大
および最小過剰オフセットシフト検出スレッショルドを
示す。
激に応答自在なセンサの最大刺激感度を示し、一方、プ
ロットライン「ｃ」は、最小刺激感度を示す。ライン
「ｄ」は実際の最小刺激を示す。ゼロ刺激時における、
最大刺激オフセットの出力は「ｅ」として示されてお
り、最小刺激出力における出力は「ｆ」として示されて
いる。出力「ｇ」および「ｈ」は、厄介な障害を防止す
ると共に、製造公差に起因して必要とされる最大および
最小検出スレッショルドを得るように選択された、最大
および最小過剰オフセットシフト検出スレッショルドを
示す。
【００１２】これまでの説明に従って製造された回路の
一例は、０．７０Ｖｐｗｒに等しいアナログアース電圧
を使用する。出力ステージの反転入力信号として働く、
一部が条件化された信号は、ゼロ刺激時においてオフセ
ットおよび利得補償後のアナログアースに公称上等しく
なる。｛０．７０Ｖｐｗｒ−０．０５Ｖｐｗｒ／出力ス
テージ電圧利得｝よりも大きい信号スレッショルドを出
力ステージの反転入力端に有する障害検出回路は、セン
サ較正の後でゼロ刺激時の公称出力よりも公称上５％低
い信号の検出を行う。代表的な応用例は、５．０Ｖに等
しいＶｐｗｒおよび−１．５Ｖ／Ｖの出力ステージの電
圧利得を前提とした場合、３．６６７Ｖの障害スレッシ
ョルドに１０ｍＶの製造公差を加えた値に設定できる。
一例は、０．７０Ｖｐｗｒに等しいアナログアース電圧
を使用する。出力ステージの反転入力信号として働く、
一部が条件化された信号は、ゼロ刺激時においてオフセ
ットおよび利得補償後のアナログアースに公称上等しく
なる。｛０．７０Ｖｐｗｒ−０．０５Ｖｐｗｒ／出力ス
テージ電圧利得｝よりも大きい信号スレッショルドを出
力ステージの反転入力端に有する障害検出回路は、セン
サ較正の後でゼロ刺激時の公称出力よりも公称上５％低
い信号の検出を行う。代表的な応用例は、５．０Ｖに等
しいＶｐｗｒおよび−１．５Ｖ／Ｖの出力ステージの電
圧利得を前提とした場合、３．６６７Ｖの障害スレッシ
ョルドに１０ｍＶの製造公差を加えた値に設定できる。
【００１３】オフセットおよび利得の補償によって、電
子回路のふるまいの内部レンジを定めることができ、こ
の結果、条件化信号の既知の傾きおよびオフセットが得
られ、圧力検出の応用例と組み合わせて、得ることので
きない圧力である、絶対ゼロ圧力を示すための基準電圧
を選択する。
子回路のふるまいの内部レンジを定めることができ、こ
の結果、条件化信号の既知の傾きおよびオフセットが得
られ、圧力検出の応用例と組み合わせて、得ることので
きない圧力である、絶対ゼロ圧力を示すための基準電圧
を選択する。
【００１４】出力は所定の要素、例えば電源電圧および
外部負荷ドライブ能力によって制限されているので、出
力前で電圧ＶXとＶREF1との比較を行うことに留意すべ
きである。
外部負荷ドライブ能力によって制限されているので、出
力前で電圧ＶXとＶREF1との比較を行うことに留意すべ
きである。
【００１５】本発明によって検出できる障害として、検
出要素の電気的パラメータ、例えば０．０５Ｖｐｗｒ／
出力ステージ電圧利得を検出することに関連する補償だ
けでなく、条件化電子回路における障害も挙げることが
できる。
出要素の電気的パラメータ、例えば０．０５Ｖｐｗｒ／
出力ステージ電圧利得を検出することに関連する補償だ
けでなく、条件化電子回路における障害も挙げることが
できる。
【００１６】本発明は、圧力の他の種々の刺激、例えば
加速度に応答自在なセンサと共に使用でき、更に本発明
は、特許請求の範囲内にある上記実施例のすべての変形
例および均等物を含むことが理解できよう。
加速度に応答自在なセンサと共に使用でき、更に本発明
は、特許請求の範囲内にある上記実施例のすべての変形
例および均等物を含むことが理解できよう。
【図１】所定の信号条件化電子回路が示されているＡＳ
ＩＣおよび過剰な負のオフセットシフトを検出する回路
に結合されたホイートストーンブリッジ検出要素の略図
であり、このフルホイートストーンブリッジ検出要素の
出力信号はＡＳＩＣへの入力信号であり、ＡＳＩＣは入
力刺激に対し特定の出力関係を有する出力信号を発生す
るよう、オフセット補償および利得補償を行うようにな
っている。
ＩＣおよび過剰な負のオフセットシフトを検出する回路
に結合されたホイートストーンブリッジ検出要素の略図
であり、このフルホイートストーンブリッジ検出要素の
出力信号はＡＳＩＣへの入力信号であり、ＡＳＩＣは入
力刺激に対し特定の出力関係を有する出力信号を発生す
るよう、オフセット補償および利得補償を行うようにな
っている。
【図２】出力と刺激（例えば圧力）との関係を示すグラ
フであり、出力変化と刺激との関係だけでなく、過剰負
オフセットシフト検出回路の変化も示す。
フであり、出力変化と刺激との関係だけでなく、過剰負
オフセットシフト検出回路の変化も示す。
１０ ホイートストーンブリッジ １２ オフセット補償部分 １２ａ オフセット粗調節部 １２ｂ オフセット微調節部 １２ｃ アナログアース １４ 出力 １６ 利得補償部分 １６ａ 利得粗設定部 １６ｂ 利得微設定部 １６ｃ アナログアース Ｒ１〜Ｒ６ 抵抗器 Ｑ１ 比較器 Ｑ２ 増幅器
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F055 AA40 BB20 CC60 DD20 EE11 FF13 FF18 GG33 GG34 2F075 AA06 EE01 FF07 2F076 AA03 AA18 5J091 AA01 CA13 FA17 HA09 HA25 HA39 HA42 KA17 MA09 MA11 SA15 TA01 TA02
Claims (8)
- 【請求項１】 正および負の電源接続部、出力ノードお
よび検出要素への接続部を含み、条件化回路を有する検
出要素を備え、オフセット信号の補償を行うことができ
る、センサの過剰な負のオフセットを検出するための装
置において、 正および負の入力端および出力端を有する第１比較器
と、 比較器の正の入力端および比較器の負の入力端に接続さ
れた第１基準電圧に接続されているオフセットおよび利
得補償回路によって補償された信号であって、第２比較
器の負の入力端に接続されている抵抗器へ送られる信号
と、 第２比較器の出力端に入力端が接続されている制御可能
なスイッチとを備え、 前記第２比較器の正の入力端が第２基準電圧およびフィ
ードバック抵抗器に接続されており、フィードバック抵
抗器が第２比較器の出力端とその第２比較器の負の出力
端との間に接続されている、センサの過剰な負のオフセ
ットを検出するための装置。 - 【請求項２】 前記検出要素がピエゾ抵抗性抵抗器を含
む、請求項１記載の装置。 - 【請求項３】 前記検出要素がフルホイートストーンブ
リッジを含む、請求項１記載の装置。 - 【請求項４】 前記検出要素が圧力に応答自在であり、
絶対ゼロ圧力を表示する出力信号を発生するよう、前記
第１基準電圧が選択されている、請求項１記載の装置。 - 【請求項５】 前記制御自在なスイッチがＦＥＴであ
る、請求項１記載の装置。 - 【請求項６】 検出要素と、正および負の電源接続部を
備えた信号条件化回路と、前記検出要素への少なくとも
１つの出力ノードおよび接続部と、補償された検出要素
の信号と電圧基準信号とを比較するための比較回路とを
備え、該比較回路の特定の出力極性に対して障害状態を
表示するセンサ出力を発生するようになっている、セン
サの過剰な負のオフセットを検出するための装置。 - 【請求項７】 利得およびオフセットに関し、信号を補
償する工程と、 補償センサ信号と得ることのできない状態を示すように
選択された基準電圧とを比較する工程と、 補償される電圧が基準電圧を越えた時に、補償される信
号を選択された障害レベルまでドライブする工程とを備
えた、状態に応答自在なセンサ信号の過剰な負のオフセ
ットを検出するための方法。 - 【請求項８】 前記状態に応答自在なセンサが圧力に応
答自在であり、絶対ゼロの検出された圧力を示すよう、
基準電圧を選択する、請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23409200P | 2000-09-20 | 2000-09-20 | |
| US234092 | 2000-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176327A true JP2002176327A (ja) | 2002-06-21 |
| JP4711248B2 JP4711248B2 (ja) | 2011-06-29 |
Family
ID=22879883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001286854A Expired - Fee Related JP4711248B2 (ja) | 2000-09-20 | 2001-09-20 | センサの過剰な負のオフセットを検出するための方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4711248B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148285A (ja) * | 2000-09-20 | 2002-05-22 | Texas Instruments Inc | 抵抗性ブリッジセンサにおける障害を検出するための方法および装置 |
| JP2010197318A (ja) * | 2009-02-27 | 2010-09-09 | Hitachi Ltd | 磁界検出装置および計測装置 |
| CN101236113B (zh) * | 2007-02-01 | 2011-03-16 | 上海飞恩微电子有限公司 | 全桥型压阻式压力传感器的数字式信号调理芯片 |
| US8965726B2 (en) | 2008-02-20 | 2015-02-24 | Robert Bosch Gmbh | System and method for measuring DC offset in a sensor output by modulating a signal-independent operating parameter of the sensor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09210830A (ja) * | 1996-01-30 | 1997-08-15 | Mitsubishi Electric Corp | 圧力検出装置 |
| JP2001500625A (ja) * | 1997-07-03 | 2001-01-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | センサブリッジの機能監視方法および機能監視用回路装置 |
| JP2002013995A (ja) * | 2000-06-27 | 2002-01-18 | Denso Corp | 力学量検出センサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538185Y2 (ja) * | 1991-03-06 | 1997-06-11 | 日本電気ホームエレクトロニクス株式会社 | 半導体加速度センサの診断回路 |
-
2001
- 2001-09-20 JP JP2001286854A patent/JP4711248B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09210830A (ja) * | 1996-01-30 | 1997-08-15 | Mitsubishi Electric Corp | 圧力検出装置 |
| JP2001500625A (ja) * | 1997-07-03 | 2001-01-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | センサブリッジの機能監視方法および機能監視用回路装置 |
| JP2002013995A (ja) * | 2000-06-27 | 2002-01-18 | Denso Corp | 力学量検出センサ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002148285A (ja) * | 2000-09-20 | 2002-05-22 | Texas Instruments Inc | 抵抗性ブリッジセンサにおける障害を検出するための方法および装置 |
| CN101236113B (zh) * | 2007-02-01 | 2011-03-16 | 上海飞恩微电子有限公司 | 全桥型压阻式压力传感器的数字式信号调理芯片 |
| US8965726B2 (en) | 2008-02-20 | 2015-02-24 | Robert Bosch Gmbh | System and method for measuring DC offset in a sensor output by modulating a signal-independent operating parameter of the sensor |
| JP2010197318A (ja) * | 2009-02-27 | 2010-09-09 | Hitachi Ltd | 磁界検出装置および計測装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4711248B2 (ja) | 2011-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4296811B2 (ja) | 物理量センサ装置 | |
| JP4103280B2 (ja) | 力学量センサ装置 | |
| US6433554B1 (en) | Method and apparatus for in-range fault detection of condition responsive sensor | |
| JP5832751B2 (ja) | 自己診断可能な電子回路及び磁界検出装置 | |
| JP4723353B2 (ja) | インピーダンス測定装置 | |
| US6137287A (en) | Physical parameter sensor having a self-testing circuit which recognizes an abnormal sensor state | |
| JP2002176327A (ja) | センサの過剰な負のオフセットを検出するための方法および装置 | |
| JP4514432B2 (ja) | ホイートストーンブリッジ調整回路 | |
| US5359238A (en) | Analog to digital interface circuit with internal resistance compensation and integrity verification | |
| US6549138B2 (en) | Method and apparatus for providing detection of excessive negative offset of a sensor | |
| US10514307B2 (en) | Fault detection apparatus | |
| JP4517490B2 (ja) | センサ装置 | |
| US6532429B1 (en) | Offset regulation device | |
| JP3575573B2 (ja) | 熱式空気流量計 | |
| JPH0626968A (ja) | センサの故障検出装置 | |
| JP4352555B2 (ja) | 圧力センサ | |
| US10739325B2 (en) | Air-fuel ratio sensor control apparatus | |
| JP4345207B2 (ja) | 力学量検出センサ | |
| JP2803966B2 (ja) | トルクセンサの零点誤差の補正方法 | |
| JP4096401B2 (ja) | 感震装置 | |
| JP3888196B2 (ja) | センサの出力特性調整方法 | |
| WO2024047736A1 (ja) | 温度測定装置および異常検知方法 | |
| JP2000304800A (ja) | 断線検出装置及び断線検出方法 | |
| JPH11337368A (ja) | 磁気検出回路 | |
| JP3658990B2 (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |