JP2002176053A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JP2002176053A
JP2002176053A JP2000370161A JP2000370161A JP2002176053A JP 2002176053 A JP2002176053 A JP 2002176053A JP 2000370161 A JP2000370161 A JP 2000370161A JP 2000370161 A JP2000370161 A JP 2000370161A JP 2002176053 A JP2002176053 A JP 2002176053A
Authority
JP
Japan
Prior art keywords
nitride film
silicon
film
oxide film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000370161A
Other languages
Japanese (ja)
Inventor
Toyotaka Kataoka
豊隆 片岡
Masaki Saito
正樹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000370161A priority Critical patent/JP2002176053A/en
Publication of JP2002176053A publication Critical patent/JP2002176053A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor device which comprises a nitride film and is high in any of an integration degree, a reliability and a performance, at low cost. SOLUTION: In a semiconductor device, a nitride film is formed of first and second materials not containing hydrogen. Therefore, a even though the nitride film is formed, the hydrogen is not diffused in a base body. As the activated first material is transferred on the base body by a diffusion or the pressure difference, the kinetic energy of the first material transferred on the base body is low and damage to the base body is little. Moreover, as the second neutral material is also transferred on the base body, the charge-up of the base body is little.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願の発明は、窒化膜が含ま
れている半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device including a nitride film.

【0002】[0002]

【従来の技術】例えば、シリコン基板にMOSトランジ
スタを製造する際には、シリコン酸化膜であるゲート酸
化膜をシリコン基板の表面に形成する必要がある。ま
た、薄膜トランジスタを製造する際にも、絶縁性基板上
に設けられているシリコン層の表面にシリコン酸化膜で
あるゲート酸化膜を形成する必要がある。従って、シリ
コン酸化膜には高い絶縁破壊耐圧及び長期間の信頼性が
要求されており、シリコン酸化膜は半導体装置の信頼性
を担っている。
2. Description of the Related Art For example, when manufacturing a MOS transistor on a silicon substrate, it is necessary to form a gate oxide film as a silicon oxide film on the surface of the silicon substrate. Also, when manufacturing a thin film transistor, it is necessary to form a gate oxide film, which is a silicon oxide film, on the surface of a silicon layer provided on an insulating substrate. Therefore, the silicon oxide film is required to have a high dielectric breakdown voltage and a long-term reliability, and the silicon oxide film plays a role in the reliability of the semiconductor device.

【0003】半導体装置の高集積化に伴ってMOSトラ
ンジスタのゲート酸化膜も薄膜化されつつあり、ゲート
長が0.1μmのMOSトランジスタにおけるゲート酸
化膜の厚さは2nm程度になると予想されている。シリ
コン基板等の表面にシリコン酸化膜を形成する方法に
は、大別すると、加熱されたシリコン基板等に十分に乾
燥したO2 を供給する乾燥酸化法と、水蒸気を含む高温
のキャリアガスをシリコン基板等に供給する加湿酸化法
とがあるが、一般に、乾燥酸化法よりも加湿酸化法によ
って形成されたシリコン酸化膜の方が信頼性に優れてい
る。
With the increase in the degree of integration of semiconductor devices, the thickness of the gate oxide film of a MOS transistor is also becoming thinner, and the thickness of the gate oxide film in a MOS transistor having a gate length of 0.1 μm is expected to be about 2 nm. . The method of forming a silicon oxide film on the surface of a silicon substrate or the like can be roughly classified into a dry oxidation method of supplying sufficiently dried O 2 to a heated silicon substrate or the like, and a method in which a high-temperature carrier gas containing water vapor is applied to silicon. There is a humidifying oxidation method for supplying to a substrate or the like. In general, a silicon oxide film formed by a humidifying oxidation method is more reliable than a dry oxidation method.

【0004】近年のCMOSトランジスタでは、低消費
電力化のために低電圧化が図られており、そのために、
PMOSトランジスタとNMOSトランジスタとに対し
て十分に低く且つ正負対称な閾値電圧が要求されてい
る。この様な要求に対処するために、PMOSトランジ
スタでは、n型不純物を含む多結晶シリコン膜を有する
従来のゲート電極の代わりに、p型不純物を含む多結晶
シリコン膜を有するゲート電極が用いられるようになっ
ている。
In recent CMOS transistors, the voltage has been reduced in order to reduce the power consumption.
There is a demand for sufficiently low and symmetrical threshold voltages for the PMOS transistor and the NMOS transistor. In order to cope with such a demand, in a PMOS transistor, a gate electrode having a polycrystalline silicon film containing a p-type impurity is used instead of a conventional gate electrode having a polycrystalline silicon film containing an n-type impurity. It has become.

【0005】ところが、p型不純物として一般的に用い
られるボロンは、拡散係数が大きいので、ゲート電極を
形成した後の工程における各種の熱処理によってゲート
電極から拡散しゲート酸化膜を通過してシリコン基板に
まで容易に到達して、PMOSトランジスタの閾値電圧
を変動させる。この現象は、低電圧化のためにゲート酸
化膜を更に薄くした場合に、一層顕著に現れる。
However, since boron, which is generally used as a p-type impurity, has a large diffusion coefficient, it is diffused from the gate electrode by various heat treatments in a process after forming the gate electrode, passes through the gate oxide film, and forms a silicon substrate. To easily change the threshold voltage of the PMOS transistor. This phenomenon appears more conspicuously when the gate oxide film is further thinned to reduce the voltage.

【0006】上述の様なシリコン基板へのボロンの拡散
に起因するPMOSトランジスタの閾値電圧の変動を抑
制するために、膜の緻密なシリコン窒化膜をシリコン酸
化膜上に積層する方法が試みられており、ボロンの拡散
を抑制する効果も確認されている。シリコン窒化膜を形
成する第一の方法としては、例えば、SiH4 とNH 3
との混合ガスを材料ガスとする熱CVD法によってシリ
コン窒化膜を形成する方法が、文献"Ultra Thin (<20
Å) CVD Si3N4 Gate Dielectric for Deep-Sub-Micron
CMOS Devices", S. C. Song, et al., 1998, IEDM に記
載されている。
The diffusion of boron into a silicon substrate as described above
Of the threshold voltage of the PMOS transistor caused by the
Control the silicon nitride film
A method of laminating on a passivated film has been attempted, and boron diffusion
The effect of suppressing the occurrence has also been confirmed. Form silicon nitride film
As a first method of forming, for example, SiHFourAnd NH Three
By a thermal CVD method using a mixed gas of
The method of forming a con nitride film is described in the document "Ultra Thin (<20
Å) CVD SiThreeNFourGate Dielectric for Deep-Sub-Micron
CMOS Devices ", S.C.Song, et al., 1998, IEDM
It is listed.

【0007】また、シリコン窒化膜を形成する第二の方
法としては、ECRプラズマCVD装置や平行平板型C
VD装置等にSiCl4 、Si2 Cl6 等のシリコン系
材料ガスとN2 、NO、N2 O、NO2 等の窒素系材料
ガスとを供給し、例えば2.45GHzのマイクロ波を
材料ガスに照射することによって、シリコン窒化膜を形
成する方法も考えられている。
As a second method for forming a silicon nitride film, an ECR plasma CVD apparatus or a parallel plate type C
A silicon-based material gas such as SiCl 4 and Si 2 Cl 6 and a nitrogen-based material gas such as N 2 , NO, N 2 O and NO 2 are supplied to a VD device or the like, and a microwave of 2.45 GHz, for example, is supplied as a material gas A method of forming a silicon nitride film by irradiating the silicon nitride film has been considered.

【0008】[0008]

【発明が解決しようとする課題】しかし、シリコン窒化
膜を形成する上述の第一の方法では、取扱いが容易では
あるが熱分解の困難なN2 を窒素系材料ガスとして用い
ることができないので、シリコン窒化膜ひいてはPMO
Sトランジスタを低コストで形成することが困難であ
る。
However, in the above-mentioned first method for forming a silicon nitride film, N 2 which is easy to handle but difficult to thermally decompose cannot be used as a nitrogen-based material gas. Silicon nitride film and PMO
It is difficult to form an S transistor at low cost.

【0009】また、シリコン系材料ガスであるSiH4
と窒素系材料ガスであるNH3 との両方に水素が含まれ
ているので、これらの材料ガスを熱処理することによっ
て下層のシリコン酸化膜中にも水素が拡散し、ゲート絶
縁膜の信頼性の低下等が生じて、信頼性の高いPMOS
トランジスタを製造することが困難である。
Further, SiH 4 which is a silicon-based material gas is used.
And because it contains hydrogen both the NH 3 is a nitrogen-based material gas, hydrogen diffuses into the underlying silicon oxide film by heat-treating these materials gases, the gate insulating film of the reliability Degradation etc. occur, and a highly reliable PMOS
It is difficult to manufacture a transistor.

【0010】これに対して、シリコン窒化膜を形成する
上述の第二の方法では、シリコン窒化膜の形成に高温を
必要としないので、シリコン基板中等における不純物の
再拡散等が生じない。また、電磁波の照射によってシリ
コン窒化膜を形成するので、熱分解が困難ではあるが取
扱いの容易なN2 を材料ガスとして用いることができ
る。また、シリコン系材料ガスと窒素系材料ガスとの何
れにも水素が含まれていないので、シリコン窒化膜を形
成しても、下層のシリコン酸化膜中に水素が拡散しな
い。
On the other hand, in the above-described second method for forming a silicon nitride film, since a high temperature is not required for forming a silicon nitride film, re-diffusion of impurities in a silicon substrate or the like does not occur. In addition, since the silicon nitride film is formed by irradiation with electromagnetic waves, N 2 , which is difficult to thermally decompose but easy to handle, can be used as a material gas. Further, since neither the silicon-based material gas nor the nitrogen-based material gas contains hydrogen, even if a silicon nitride film is formed, hydrogen does not diffuse into the underlying silicon oxide film.

【0011】しかし、この第二の方法では、プラズマ化
した材料を電界や磁界によって加速してシリコン基板等
の近傍まで移送するので、シリコン基板等の近傍まで移
送された時点の材料の運動エネルギーが高くてこの材料
の衝撃による下層のシリコン酸化膜の損傷が多く、シリ
コン酸化膜のチャージアップも多い。このため、この第
二の方法では、性能の高いPMOSトランジスタを製造
することが困難である。
However, according to the second method, the material converted into plasma is accelerated by an electric field or a magnetic field and is transferred to the vicinity of the silicon substrate or the like. At a high cost, the lower silicon oxide film is often damaged by the impact of the material, and the silicon oxide film is often charged up. For this reason, it is difficult to manufacture a high performance PMOS transistor by the second method.

【0012】従って、本願の発明は、窒化膜が含まれて
おり集積度、信頼性及び性能の何れもが高い半導体装置
を低コストで製造することができる半導体装置の製造方
法を提供することを目的としている。
Accordingly, the present invention provides a method of manufacturing a semiconductor device which includes a nitride film and which can manufacture a semiconductor device having a high degree of integration, reliability and performance at a low cost. The purpose is.

【0013】[0013]

【課題を解決するための手段】本願の発明による半導体
装置の製造方法では、窒素が含まれている第一の材料を
放電によって活性化させるので、第一の材料の活性化の
ために高温を必要とせず、窒化膜の形成に際して基体中
における不純物の再拡散等を防止することができる。ま
た、第一及び第二の材料に水素が含まれていないので、
窒化膜を形成しても基体中へ水素が拡散しない。また、
活性化させた第一の材料を拡散または圧力差によって基
体上に移送するので、基体上に移送された第一の材料の
運動エネルギーが低く、基体に対する第一の材料の衝撃
力が弱くて、基体の損傷が少ない。
In the method of manufacturing a semiconductor device according to the present invention, since the first material containing nitrogen is activated by electric discharge, a high temperature is required to activate the first material. It is not necessary, and it is possible to prevent re-diffusion of impurities in the substrate when forming the nitride film. Also, since the first and second materials do not contain hydrogen,
Even if a nitride film is formed, hydrogen does not diffuse into the substrate. Also,
Since the activated first material is transferred onto the substrate by diffusion or pressure difference, the kinetic energy of the first material transferred onto the substrate is low, and the impact force of the first material on the substrate is weak, Less damage to the substrate.

【0014】また、活性化させた第一の材料を拡散また
は圧力差によって基体上に移送するので、イオン化した
第一の材料が優先的に基体上に移送されるのではなく、
中性の第一の材料も基体上に移送されて、基体のチャー
ジアップが少ない。また、窒素が含まれている第一の材
料を放電によって活性化させるので、熱処理では活性化
されにくい窒素をも第二の材料と反応し易い状態に活性
化させることができて、取扱いの容易な窒素を第一の材
料として用いることができる。
Further, since the activated first material is transferred onto the substrate by diffusion or pressure difference, the ionized first material is not transferred onto the substrate preferentially.
The neutral first material is also transferred onto the substrate, so that the substrate is less charged up. In addition, since the first material containing nitrogen is activated by electric discharge, nitrogen that is hardly activated by heat treatment can be activated to react easily with the second material, which facilitates handling. Nitrogen can be used as the first material.

【0015】[0015]

【発明の実施の形態】以下、PMOSトランジスタの製
造に適用した本願の発明の第一及び第二実施形態を、図
1〜5を参照しながら説明する。図1、2が第一実施形
態の実施に適している窒化膜の形成装置及び酸化膜の形
成装置を夫々示している。図2に示されている酸化膜の
形成装置11はバッチ式であり、反応室12が形成装置
11に備えられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, first and second embodiments of the present invention applied to the manufacture of a PMOS transistor will be described with reference to FIGS. 1 and 2 show a nitride film forming apparatus and an oxide film forming apparatus suitable for implementing the first embodiment, respectively. The oxide film forming apparatus 11 shown in FIG. 2 is of a batch type, and a reaction chamber 12 is provided in the forming apparatus 11.

【0016】反応室12の頂部にガス導入部13が設け
られており、ガス導入部13に連なる石英配管14が反
応室12の外側に設けられている。反応室12及び石英
配管14の外側に加熱器15が設けられており、反応室
12内に導入された半導体基板16と石英配管14内を
ガス導入部13へ向かって通過中のガスとが加熱器15
によって加熱される。反応室12の下方に昇降機構21
が備えられており、半導体基板16の載置台22が昇降
機構21によって昇降させられる。
A gas introduction section 13 is provided at the top of the reaction chamber 12, and a quartz pipe 14 connected to the gas introduction section 13 is provided outside the reaction chamber 12. A heater 15 is provided outside the reaction chamber 12 and the quartz pipe 14, and the semiconductor substrate 16 introduced into the reaction chamber 12 and the gas passing through the quartz pipe 14 toward the gas introduction unit 13 are heated. Table 15
Heated by An elevating mechanism 21 is provided below the reaction chamber 12.
The mounting table 22 of the semiconductor substrate 16 is moved up and down by the elevating mechanism 21.

【0017】図1に示されている窒化膜の形成装置23
は枚葉式であり、反応室24が形成装置23に備えられ
ている。反応室24内に半導体基板16の載置台25が
設けられており、半導体基板16を加熱するための加熱
器26が載置台25の下部に設けられている。反応室2
4の側部にガス排出部31が設けられており、反応室2
4の上部にプラズマ発生室32が備えられている。
An apparatus 23 for forming a nitride film shown in FIG.
Is a single wafer type, and a reaction chamber 24 is provided in a forming apparatus 23. A mounting table 25 for the semiconductor substrate 16 is provided in the reaction chamber 24, and a heater 26 for heating the semiconductor substrate 16 is provided below the mounting table 25. Reaction chamber 2
4 is provided with a gas discharge part 31 on the side thereof.
4 is provided with a plasma generation chamber 32 above.

【0018】プラズマ発生室32の頂部にはマイクロ波
導波管33が連なっており、マイクロ波導波管33にマ
グネトロン34が備えられている。マグネトロン34で
発生したマイクロ波は、マイクロ波導波管33を介して
プラズマ発生室32に供給される。プラズマ発生室32
の頂部にガス導入部35が設けられており、プラズマ発
生室32と反応室24との中間にガス導入部36が設け
られている。
A microwave waveguide 33 is connected to the top of the plasma generation chamber 32, and the microwave waveguide 33 is provided with a magnetron 34. The microwave generated by the magnetron 34 is supplied to the plasma generation chamber 32 via the microwave waveguide 33. Plasma generation chamber 32
A gas introduction unit 35 is provided at the top of the chamber, and a gas introduction unit 36 is provided between the plasma generation chamber 32 and the reaction chamber 24.

【0019】図3、4が、第一実施形態を示している。
この第一実施形態では、図3(a)に示されている様
に、CZ法で製作されリンをドープされた直径8インチ
のN型シリコンウェハである半導体基板16に、LOC
OS構造を有する素子分離領域41を形成する。なお、
素子分離領域41は、トレンチ構造を有していてもよ
く、LOCOS構造とトレンチ構造との組み合わせであ
ってもよい。
FIGS. 3 and 4 show the first embodiment.
In the first embodiment, as shown in FIG. 3A, a LOC is added to a semiconductor substrate 16 which is an N-type silicon wafer having a diameter of 8 inches and manufactured by the CZ method and doped with phosphorus.
An element isolation region 41 having an OS structure is formed. In addition,
The element isolation region 41 may have a trench structure, or may be a combination of a LOCOS structure and a trench structure.

【0020】その後、ウェル(図示せず)を形成するた
めのイオン注入、チャネルストッパ(図示せず)を形成
するためのイオン注入及び閾値電圧を調整するためのイ
オン注入を夫々行う。そして、NH4 OH/H2 2
溶液で洗浄し更にHCl/H 22 水溶液で洗浄すると
いうRCA洗浄によって半導体基板16に付着している
微粒子や金属不純物を除去し、更に、フッ化水素酸水溶
液及び純水によって半導体基板16の表面を洗浄する。
Thereafter, a well (not shown) is formed.
Ion implantation and channel stopper (not shown)
For adjusting the threshold voltage and ion implantation for
Perform each on-injection. And NHFourOH / HTwoOTwowater
Wash with solution and add HCl / H TwoOTwoWhen washed with aqueous solution
Attached to the semiconductor substrate 16 by the RCA cleaning.
Removes fine particles and metal impurities, and furthermore, hydrofluoric acid aqueous solution
The surface of the semiconductor substrate 16 is cleaned with a liquid and pure water.

【0021】次に、図2に示した酸化膜の形成装置11
内へ扉(図示せず)から半導体基板16を搬入して、こ
の半導体基板16を載置台22に載置する。そして、石
英配管14及びガス導入部13を介して反応室12内へ
2 を導入しつつ、昇降機構21によって載置台22を
上昇させて、載置台22を反応室12内へ導入する。
Next, the oxide film forming apparatus 11 shown in FIG.
The semiconductor substrate 16 is carried in from a door (not shown), and the semiconductor substrate 16 is mounted on the mounting table 22. Then, while introducing N 2 into the reaction chamber 12 through the quartz pipe 14 and the gas introduction unit 13, the mounting table 22 is raised by the elevating mechanism 21, and the mounting table 22 is introduced into the reaction chamber 12.

【0022】その後、N2 の導入を停止し、加熱器15
で半導体基板16を加熱すると共に石英配管14及びガ
ス導入部13を介して反応室12内へ乾燥O2 を導入す
ることによって、厚さ1nmのシリコン酸化膜である酸
化膜42を半導体基板16の素子活性領域の表面に形成
する。酸化膜42の形成条件が下記に示されている。な
お、乾燥O2 の代わりに加湿O2 が導入されてもよい。
Thereafter, the introduction of N 2 is stopped and the heater 15
By heating the semiconductor substrate 16 and introducing dry O 2 into the reaction chamber 12 through the quartz pipe 14 and the gas introduction part 13, the oxide film 42, which is a silicon oxide film having a thickness of 1 nm, is formed on the semiconductor substrate 16. It is formed on the surface of the element active region. The conditions for forming the oxide film 42 are shown below. Note that humidified O 2 may be introduced instead of dry O 2 .

【0023】〔酸化膜の形成条件〕 乾燥O2 の流量:10SLM 半導体基板の温度:800℃[Conditions for Forming Oxide Film] Dry O 2 flow rate: 10 SLM Semiconductor substrate temperature: 800 ° C.

【0024】次に、図1に示した窒化膜の形成装置11
内へ扉(図示せず)から半導体基板16を搬入して、こ
の半導体基板16を載置台25に載置する。その後、水
素が含まれていない窒素系材料ガスであるN2 とHeと
をガス導入部35からプラズマ発生室32内へ導入し、
水素が含まれていないシリコン系材料ガスであるSiC
4 をガス導入部36からプラズマ発生室32と反応室
24との中間へ導入する。そして、SiCl4 及びN2
の導入と併せて、マグネトロン34にマイクロ波電力を
供給し、マグネトロン34で発生したマイクロ波をマイ
クロ波導波管33を介してプラズマ発生室32に導入す
る。
Next, the nitride film forming apparatus 11 shown in FIG.
The semiconductor substrate 16 is carried in through a door (not shown), and the semiconductor substrate 16 is mounted on the mounting table 25. Then, N 2 and He, which are nitrogen-based material gases containing no hydrogen, are introduced from the gas introduction unit 35 into the plasma generation chamber 32,
SiC which is a silicon-based material gas containing no hydrogen
l 4 is introduced from the gas introduction part 36 to an intermediate point between the plasma generation chamber 32 and the reaction chamber 24. And SiCl 4 and N 2
At the same time, microwave power is supplied to the magnetron 34, and the microwave generated by the magnetron 34 is introduced into the plasma generation chamber 32 via the microwave waveguide 33.

【0025】この結果、プラズマ発生室32内で放電が
生じ、N2 が電離してN2 プラズマが発生し、N2 プラ
ズマによって励起窒素が生成される。この励起窒素とS
iCl4 とが、電界や磁界による加速ではなく拡散や圧
力差によって、反応室24内へ移送される。そして、加
熱器26によって加熱された半導体基板16上で、Si
Cl4 が分解され、励起シリコンが生成され、励起シリ
コンと励起窒素とが反応してシリコン窒化膜である窒化
膜43が半導体基板16上に堆積する。窒化膜43の形
成条件が下記に示されている。
[0025] As a result, discharge plasma generating chamber 32 is caused, N 2 plasma is generated N 2 is ionized, excited nitrogen is produced by N 2 plasma. This excited nitrogen and S
and LiCl 4 is, by diffusion or pressure difference rather than accelerated by the electric field and the magnetic field is transferred into the reaction chamber 24. Then, on the semiconductor substrate 16 heated by the heater 26, Si
Cl 4 is decomposed to generate excited silicon, and the excited silicon and the excited nitrogen react to deposit a nitride film 43 as a silicon nitride film on the semiconductor substrate 16. The conditions for forming the nitride film 43 are shown below.

【0026】〔窒化膜の形成条件〕 マイクロ波電力:1kW マイクロ波周波数:2.45GHz N2 の流量:5.0SLM SiCl4 の流量:10.0SLM Heの流量:100SLM 雰囲気の圧力:0.16Pa 半導体基板の温度:700℃[Conditions for forming nitride film] Microwave power: 1 kW Microwave frequency: 2.45 GHz N 2 flow rate: 5.0 SLM SiCl 4 flow rate: 10.0 SLM He flow rate: 100 SLM Atmospheric pressure: 0.16 Pa Semiconductor substrate temperature: 700 ° C

【0027】ここまでで、酸化膜42上に窒化膜43が
積層されたゲート絶縁膜が形成される。上述の説明から
も明らかな様に、プラズマによる作用は基本的に窒素の
励起のみであり、シリコン系材料ガスの分解、シリコン
の励起、窒素とシリコンとの反応による窒化膜43の堆
積は熱CVD法によって行われる。このため、イオン化
したシリコンの衝撃による酸化膜42の損傷が少ない。
また、窒化膜43の堆積速度もプラズマCVD法に比べ
て遅いので、ゲート絶縁膜の様な薄膜の形成に適してい
る。なお、HeはN2 中での放電を容易にしてN2 の電
離を促進するために導入されており、Heの代わりにA
r等が導入されてもよい。
Up to this point, a gate insulating film in which the nitride film 43 is laminated on the oxide film 42 is formed. As is clear from the above description, the action of the plasma is basically only the excitation of nitrogen. The decomposition of the silicon-based material gas, the excitation of silicon, and the deposition of the nitride film 43 by the reaction between nitrogen and silicon are performed by thermal CVD. Done by law. Therefore, damage of the oxide film 42 due to the impact of the ionized silicon is small.
Further, since the deposition rate of the nitride film 43 is lower than that of the plasma CVD method, it is suitable for forming a thin film such as a gate insulating film. Incidentally, He has been introduced to promote ease in to ionization of N 2 discharge in N 2, A instead of He
r or the like may be introduced.

【0028】次に、半導体基板16を形成装置23から
搬出し、この半導体基板16を従来公知のCVD装置
(図示せず)内へ搬入する。その後、図3(b)に示さ
れている様に、不純物が含まれていない多結晶Si膜で
ある導電膜44とWSi膜である導電膜45とをCVD
法で順次に堆積させる。そして、フォトリソグラフィ及
びドライエッチングによって、導電膜45、44、窒化
膜43及び酸化膜42をゲート電極のパターンに加工す
る。
Next, the semiconductor substrate 16 is unloaded from the forming apparatus 23, and the semiconductor substrate 16 is loaded into a conventionally known CVD apparatus (not shown). Thereafter, as shown in FIG. 3B, a conductive film 44 which is a polycrystalline Si film containing no impurities and a conductive film 45 which is a WSi film are formed by CVD.
Are sequentially deposited by a method. Then, the conductive films 45 and 44, the nitride film 43, and the oxide film 42 are processed into a gate electrode pattern by photolithography and dry etching.

【0029】次に、導電膜45、44及び素子分離領域
41をマスクにして半導体基板16にボロン等のp型不
純物をイオン注入することによって、導電膜44中にp
型不純物を導入すると共に、図3(c)に示されている
様に、低濃度の拡散層46を半導体基板16中に形成す
る。ここまでで、導電膜44上に導電膜45が積層され
たポリサイド構造のゲート電極が形成される。その後、
絶縁膜を全面に堆積させ、異方性ドライエッチングで絶
縁膜の全面をエッチバックすることによって、図4
(a)に示されている様に、この絶縁膜から成る側壁ス
ペーサ51を導電膜44、45等の側面に形成する。
Next, a p-type impurity such as boron is ion-implanted into the semiconductor substrate 16 using the conductive films 45 and 44 and the element isolation region 41 as a mask, so that p-type impurities are
At the same time as introducing a type impurity, a low concentration diffusion layer 46 is formed in the semiconductor substrate 16 as shown in FIG. Thus far, a gate electrode having a polycide structure in which the conductive film 45 is stacked on the conductive film 44 is formed. afterwards,
By depositing an insulating film on the entire surface and etching back the entire surface of the insulating film by anisotropic dry etching, FIG.
As shown in (a), a side wall spacer 51 made of this insulating film is formed on the side surfaces of the conductive films 44 and 45 and the like.

【0030】次に、側壁スペーサ51、導電膜45、4
4及び素子分離領域41をマスクにして半導体基板16
にボロン等のp型不純物をイオン注入することによっ
て、図4(b)に示されている様に、高濃度の拡散層5
2を半導体基板16中に形成する。そして、熱処理によ
って導電膜44中及び拡散層46、52中の不純物を活
性化させる。ここまでで、拡散層46、52から成るL
DD構造のソース/ドレイン領域が形成される。
Next, the side wall spacer 51, the conductive films 45,
4 and the element isolation region 41 as a mask,
As shown in FIG. 4B, a p-type impurity such as boron is ion-implanted into the
2 are formed in the semiconductor substrate 16. Then, impurities in the conductive film 44 and the diffusion layers 46 and 52 are activated by the heat treatment. Up to this point, the L composed of the diffusion layers 46 and 52
A source / drain region having a DD structure is formed.

【0031】次に、図4(c)に示されている様に、絶
縁膜53をCVD法で全面に堆積させ、拡散層52や導
電膜45に達する接続孔54を絶縁膜53に開孔する。
そして、接続孔54内を含む絶縁膜53上の全面に配線
用の導電膜をスパッタ法で形成し、この導電膜をパター
ニングすることによって配線55を形成する。
Next, as shown in FIG. 4C, an insulating film 53 is deposited on the entire surface by the CVD method, and a connection hole 54 reaching the diffusion layer 52 and the conductive film 45 is formed in the insulating film 53. I do.
Then, a conductive film for wiring is formed on the entire surface of the insulating film 53 including the inside of the connection hole 54 by a sputtering method, and the wiring 55 is formed by patterning the conductive film.

【0032】以上の様な第一実施形態で製造されたPM
OSトランジスタのゲート絶縁膜では、酸化膜42上に
窒化膜43が積層されている。このため、ゲート電極を
構成している導電膜44中のボロンが、ゲート電極を形
成した後の工程における各種の熱処理によって導電膜4
4から拡散し、ゲート絶縁膜を通過して半導体基板16
にまで到達することによるPMOSトランジスタの閾値
電圧の変動が抑制されている。
The PM manufactured in the first embodiment as described above
In the gate insulating film of the OS transistor, a nitride film 43 is stacked on the oxide film. For this reason, boron in the conductive film 44 forming the gate electrode becomes conductive film 4 by various heat treatments in a process after forming the gate electrode.
4 and passes through the gate insulating film to form the semiconductor substrate 16.
, The fluctuation of the threshold voltage of the PMOS transistor is suppressed.

【0033】しかも、以上の第一実施形態では、窒化膜
43の形成時にシリコン系材料ガスとしてのSiCl4
と窒素系材料ガスとしてのN2 とが用いられており、こ
れらの材料ガスの何れにも水素が含まれていない。この
ため、これらの材料ガスを熱処理しても下層の酸化膜4
2中に水素が拡散せず、ゲート絶縁膜の信頼性の低下等
が防止されて、信頼性の高いPMOSトランジスタが製
造される。
Moreover, in the first embodiment, when the nitride film 43 is formed, SiCl 4 as a silicon-based material gas is used.
And N 2 as a nitrogen-based material gas, and none of these material gases contains hydrogen. Therefore, even if these material gases are heat-treated, the underlying oxide film 4
Hydrogen is not diffused into the gate electrode 2 and a decrease in the reliability of the gate insulating film is prevented, so that a highly reliable PMOS transistor is manufactured.

【0034】図5が、第二実施形態に用いられる酸化膜
の形成装置を示している。この形成装置61は枚葉式で
あり、反応室62が形成装置61に備えられている。半
導体基板16の載置台63が反応室62内に備えられて
おり、載置台63が加熱器64に囲まれている。反応室
62の一方及び他方の側面にガス導入部65及びガス排
出部66が夫々設けられている。
FIG. 5 shows an oxide film forming apparatus used in the second embodiment. This forming apparatus 61 is a single wafer type, and a reaction chamber 62 is provided in the forming apparatus 61. A mounting table 63 for the semiconductor substrate 16 is provided in the reaction chamber 62, and the mounting table 63 is surrounded by a heater 64. A gas inlet 65 and a gas outlet 66 are provided on one side and the other side of the reaction chamber 62, respectively.

【0035】第二実施形態では、素子分離領域41の形
成までを上述の第一実施形態と同様にして行った後、図
5に示した酸化膜の形成装置61内へ扉(図示せず)か
ら半導体基板16を搬入して、この半導体基板16を載
置台63に載置する。そして、加熱器64で半導体基板
16を加熱すると共にガス導入部65を介して反応室6
2内へO2 を導入することによって、厚さ1nmのシリ
コン酸化膜である酸化膜42を半導体基板16の素子活
性領域の表面に形成する。酸化膜42の形成条件が下記
に示されている。この後は、再び上述の第一実施形態と
同様の工程を実行する。
In the second embodiment, after the steps up to the formation of the element isolation region 41 are performed in the same manner as in the first embodiment, a door (not shown) is inserted into the oxide film forming apparatus 61 shown in FIG. Then, the semiconductor substrate 16 is carried in, and the semiconductor substrate 16 is mounted on the mounting table 63. Then, the semiconductor substrate 16 is heated by the heater 64, and the reaction chamber 6 is
By introducing O 2 into the substrate 2, an oxide film 42, which is a silicon oxide film having a thickness of 1 nm, is formed on the surface of the active region of the semiconductor substrate 16. The conditions for forming the oxide film 42 are shown below. Thereafter, the same steps as those in the first embodiment are performed again.

【0036】〔酸化膜の形成条件〕 O2 の流量:10SLM 半導体基板の温度:800℃[Conditions for Forming Oxide Film] Flow rate of O 2 : 10 SLM Temperature of semiconductor substrate: 800 ° C.

【0037】なお、以上の第一及び第二実施形態では窒
化膜43を含む積層構造のゲート絶縁膜を有するPMO
Sトランジスタの製造に本願の発明が適用されている
が、例えば、側壁スペーサ51が窒化膜で形成されてい
るPMOSトランジスタの製造や、PMOSトランジス
タ以外の半導体装置の製造にも、本願の発明を適用する
ことができる。
In the first and second embodiments described above, the PMO having a gate insulating film having a laminated structure including the nitride film 43 is used.
The invention of the present application is applied to the manufacture of an S transistor. For example, the invention of the present application is also applied to the manufacture of a PMOS transistor in which a sidewall spacer 51 is formed of a nitride film, and the manufacture of a semiconductor device other than a PMOS transistor. can do.

【0038】[0038]

【発明の効果】本願の発明による半導体装置の製造方法
では、窒化膜の形成に際して基体中における不純物の再
拡散等を防止することができるので、集積度の高い半導
体装置を製造することができる。また、窒化膜を形成し
ても基体中へ水素が拡散しないので、信頼性の高い半導
体装置を製造することができる。また、基体の損傷及び
チャージアップが少ないので、性能の高い半導体装置を
製造することができる。また、取扱いの容易な窒素を第
一の材料として用いることができるので、半導体装置を
低コストで製造することができる。
According to the method of manufacturing a semiconductor device according to the present invention, it is possible to prevent the re-diffusion of impurities in the substrate during the formation of the nitride film, so that a semiconductor device having a high degree of integration can be manufactured. Further, since hydrogen does not diffuse into the base even when the nitride film is formed, a highly reliable semiconductor device can be manufactured. Further, a semiconductor device having high performance can be manufactured because damage to the base and charge-up are small. Further, since nitrogen that is easy to handle can be used as the first material, a semiconductor device can be manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願の発明の第一実施形態の実施に適している
窒化膜の形成装置の概念図である。
FIG. 1 is a conceptual diagram of a nitride film forming apparatus suitable for implementing a first embodiment of the present invention.

【図2】本願の発明の第一実施形態の実施に適している
酸化膜の形成装置の概念図である。
FIG. 2 is a conceptual diagram of an oxide film forming apparatus suitable for implementing the first embodiment of the present invention.

【図3】本願の発明の第一実施形態における前半の工程
を順次に示す側断面図である。
FIG. 3 is a side sectional view sequentially showing a first half of a process according to the first embodiment of the present invention;

【図4】本願の発明の第一実施形態における後半の工程
を順次に示す側断面図である。
FIG. 4 is a side sectional view sequentially showing the latter half of the steps in the first embodiment of the present invention.

【図5】本願の発明の第二実施形態の実施に適している
酸化膜の形成装置の概念図である。
FIG. 5 is a conceptual diagram of an oxide film forming apparatus suitable for implementing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

16…半導体基板(基体)、42…酸化膜(基体)、4
3…窒化膜
16: semiconductor substrate (base), 42: oxide film (base), 4
3 ... nitride film

フロントページの続き Fターム(参考) 4K030 AA03 AA06 AA18 BA38 BA40 CA04 CA12 DA02 DA03 FA01 HA01 JA05 LA02 LA15 5F040 DA01 DC01 EC01 EC04 EC07 EC13 ED01 ED05 EF02 EK01 EK02 EK05 FA03 FB02 5F045 AA03 AA20 AB32 AB33 AC03 AC11 AC15 AC17 AD11 AD12 AE15 AF03 BB16 DC51 DP03 DP19 DQ05 EH18 5F058 BA20 BD01 BD04 BD10 BF07 BF24 BF30 BF55 BF62 BJ01Continued on the front page F term (reference) 4K030 AA03 AA06 AA18 BA38 BA40 CA04 CA12 DA02 DA03 FA01 HA01 JA05 LA02 LA15 5F040 DA01 DC01 EC01 EC04 EC07 EC13 ED01 ED05 EF02 EK01 EK02 EK05 FA03 FB02 5F045 AA03 AC17 AC12 AE15 AF03 BB16 DC51 DP03 DP19 DQ05 EH18 5F058 BA20 BD01 BD04 BD10 BF07 BF24 BF30 BF55 BF62 BJ01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 窒素が含まれており水素が含まれていな
い第一の材料を放電によって活性化させる工程と、 活性化させた前記第一の材料を拡散または圧力差によっ
て基体上に移送する工程と、 前記基体上の前記第一の材料と水素が含まれていない第
二の材料とを反応させて前記基体上に窒化膜を形成する
工程とを具備する半導体装置の製造方法。
1. A step of activating a first material containing nitrogen and no hydrogen by discharge, and transferring the activated first material onto a substrate by diffusion or pressure difference. A method of manufacturing a semiconductor device, comprising: reacting the first material on the base with a second material not containing hydrogen to form a nitride film on the base.
【請求項2】 シリコンが含まれている前記第二の材料
を用い、 前記窒化膜としてシリコン窒化膜を形成する請求項1記
載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein a silicon nitride film is formed as said nitride film using said second material containing silicon.
JP2000370161A 2000-12-05 2000-12-05 Manufacturing method of semiconductor device Pending JP2002176053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000370161A JP2002176053A (en) 2000-12-05 2000-12-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370161A JP2002176053A (en) 2000-12-05 2000-12-05 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2002176053A true JP2002176053A (en) 2002-06-21

Family

ID=18840090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370161A Pending JP2002176053A (en) 2000-12-05 2000-12-05 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2002176053A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038885A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2010038887A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2010038888A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038885A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2010038887A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2010038888A1 (en) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
JPWO2010038885A1 (en) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 Silicon nitride film and method for forming the same, computer-readable storage medium, and plasma CVD apparatus

Similar Documents

Publication Publication Date Title
JP4334225B2 (en) Manufacturing method of electronic device material
US7662236B2 (en) Method for forming insulation film
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US7033958B2 (en) Semiconductor device and process for producing the same
JP4850871B2 (en) Insulating film formation method
JP4429300B2 (en) Manufacturing method of electronic device material
TWI227036B (en) Method of manufacturing semiconductor device
KR0160365B1 (en) Method for fabricating cmos transistor with self aligned silicides (salicide)structure
JP2002359371A (en) Semiconductor device and its manufacturing method
KR100523014B1 (en) Method for producing semiconductor device
JP2003282873A (en) Semiconductor device and its fabricating method
JP4856297B2 (en) Manufacturing method of semiconductor device
JP2002176053A (en) Manufacturing method of semiconductor device
JP2001284582A (en) Method of manufacturing semiconductor transistor
JP2000188291A (en) Manufacture of semiconductor device
JP2002203961A (en) Method of forming gate insulating film
JP3823798B2 (en) Method for forming silicon nitride film, method for forming gate insulating film, and method for forming p-type semiconductor element
JP2002343961A (en) Method for manufacturing semiconductor device
JP3352246B2 (en) Semiconductor device and manufacturing method thereof
JPH10326777A (en) Method and device for manufacturing semiconductor integrated circuit device
JP5174050B2 (en) Manufacturing method of semiconductor device
JPH0578193B2 (en)
JPH1167724A (en) Slective etching method for polycrystalline silicon film and manufacture of semiconductor device using the same
JPH11162978A (en) Manufacture of semiconductor integrated circuit device
JPH0350834A (en) Manufacture of semiconductor device