JP2002175288A - マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム - Google Patents
マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラムInfo
- Publication number
- JP2002175288A JP2002175288A JP2001289588A JP2001289588A JP2002175288A JP 2002175288 A JP2002175288 A JP 2002175288A JP 2001289588 A JP2001289588 A JP 2001289588A JP 2001289588 A JP2001289588 A JP 2001289588A JP 2002175288 A JP2002175288 A JP 2002175288A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- processing
- processors
- broadcast
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Image Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 マルチプロセッサシステムによる高速なデー
タ処理を実現する。 【解決手段】 データ処理を行う複数のセルプロセッサ
２０と、複数のセルプロセッサに対してデータ処理に用
いるデータを含むブロードキャストデータをブロードキ
ャストするＢＣＭＣ１０とを備えており、複数のセルプ
ロセッサの各々が、ＢＣＭＣによりブロードキャストさ
れたブロードキャストデータから、自セルプロセッサが
行うデータ処理に必要なデータのみを取捨選択してデー
タ処理を行う。ＢＣＭＣが、すべてのセルプロセッサの
データ処理結果を取得して、ブロードキャストデータと
してすべてのセルプロセッサへ供給可能であるので、セ
ルプロセッサ間のデータ処理結果を高速に送受でき、シ
ステム全体として高速なデータ処理が可能となる。
タ処理を実現する。 【解決手段】 データ処理を行う複数のセルプロセッサ
２０と、複数のセルプロセッサに対してデータ処理に用
いるデータを含むブロードキャストデータをブロードキ
ャストするＢＣＭＣ１０とを備えており、複数のセルプ
ロセッサの各々が、ＢＣＭＣによりブロードキャストさ
れたブロードキャストデータから、自セルプロセッサが
行うデータ処理に必要なデータのみを取捨選択してデー
タ処理を行う。ＢＣＭＣが、すべてのセルプロセッサの
データ処理結果を取得して、ブロードキャストデータと
してすべてのセルプロセッサへ供給可能であるので、セ
ルプロセッサ間のデータ処理結果を高速に送受でき、シ
ステム全体として高速なデータ処理が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のデータ処理
手段によりデータ処理を行うデータ処理システム、例え
ばマルチプロセッサシステム及びデータ処理方法に関す
る。
手段によりデータ処理を行うデータ処理システム、例え
ばマルチプロセッサシステム及びデータ処理方法に関す
る。
【０００２】
【発明の背景】高度情報化社会が進み、コンピュータ等
のデータ処理装置によるデータ処理量は増大する傾向に
ある。また、データ処理の内容も複雑化、高度化してい
る。従来、ＣＰＵ（Central Processing Unit）などの
プロセッサの高性能化や、複数のプロセッサによるマル
チプロセッサ化により、データ処理装置全体の処理能力
の向上を図っている。しかし、近年、要求されるデータ
処理能力の増大のスピードは、プロセッサの高性能化の
スピードを凌駕するまでになっている。プロセッサの高
性能化は、その開発期間が長いこともあり一朝一夕に行
えるものではない。一方、例えばマルチプロセッサによ
るデータ処理能力は、使用するプロセッサの数や、その
処理方法により決まり、個々のプロセッサの高性能化へ
の依存度が小さい。そのために、データ処理装置の処理
能力を向上させるための有効な手段の一つとなってい
る。
のデータ処理装置によるデータ処理量は増大する傾向に
ある。また、データ処理の内容も複雑化、高度化してい
る。従来、ＣＰＵ（Central Processing Unit）などの
プロセッサの高性能化や、複数のプロセッサによるマル
チプロセッサ化により、データ処理装置全体の処理能力
の向上を図っている。しかし、近年、要求されるデータ
処理能力の増大のスピードは、プロセッサの高性能化の
スピードを凌駕するまでになっている。プロセッサの高
性能化は、その開発期間が長いこともあり一朝一夕に行
えるものではない。一方、例えばマルチプロセッサによ
るデータ処理能力は、使用するプロセッサの数や、その
処理方法により決まり、個々のプロセッサの高性能化へ
の依存度が小さい。そのために、データ処理装置の処理
能力を向上させるための有効な手段の一つとなってい
る。
【０００３】マルチプロセッサによるデータ処理方法
を、一つのプロセッサがデータ処理時に必要とするデー
タの範囲により分類すると、以下のようになる。 （１）データ処理を行うプロセッサが、隣接して接続さ
れるプロセッサにより処理されたデータのみを使用する このような制御は、セル・オートマトン、画像フィル
タ、布や波の運動の計算、曲面からのポリゴン生成の計
算等に向いている。 （２）データ処理を行うプロセッサが、すべてのプロセ
ッサにより処理されたデータを使用する このような制御は、連想記憶器、４色問題・トラベリン
グセールスマン問題等の最適化、ラジオシティ、クラス
タリング、多重リンクシミュレーション、学習等に向い
ている。 （３）データ処理を行うプロセッサが、複数のプロセッ
サのうちの一部のプロセッサにより処理されたデータの
みを使用する このような制御は、自己組織化計算、視覚を使った判断
による群アルゴリズム、多対多の衝突判定、データベー
ス検索、連続曲面の生成・変形計算、ボーンアニメーシ
ョン、インバースキネマティクス等に向いている。
を、一つのプロセッサがデータ処理時に必要とするデー
タの範囲により分類すると、以下のようになる。 （１）データ処理を行うプロセッサが、隣接して接続さ
れるプロセッサにより処理されたデータのみを使用する このような制御は、セル・オートマトン、画像フィル
タ、布や波の運動の計算、曲面からのポリゴン生成の計
算等に向いている。 （２）データ処理を行うプロセッサが、すべてのプロセ
ッサにより処理されたデータを使用する このような制御は、連想記憶器、４色問題・トラベリン
グセールスマン問題等の最適化、ラジオシティ、クラス
タリング、多重リンクシミュレーション、学習等に向い
ている。 （３）データ処理を行うプロセッサが、複数のプロセッ
サのうちの一部のプロセッサにより処理されたデータの
みを使用する このような制御は、自己組織化計算、視覚を使った判断
による群アルゴリズム、多対多の衝突判定、データベー
ス検索、連続曲面の生成・変形計算、ボーンアニメーシ
ョン、インバースキネマティクス等に向いている。
【０００４】上記の（１）の場合のデータ処理は、従来
の並列プロセッサによって、効率よく実現可能である。
しかし、（２）、（３）のデータ処理は、並列プロセッ
サ間の通信速度によりシステム全体の処理速度が制限さ
れてしまい、各プロセッサの処理速度を十分に発揮でき
ない。例えば、すべてのプロセッサ間をクロスバー接続
することにより、（２）、（３）のデータ処理を高速に
行うことも可能であるが、この場合、必要なハードウェ
アが膨大になり、現実的ではない。
の並列プロセッサによって、効率よく実現可能である。
しかし、（２）、（３）のデータ処理は、並列プロセッ
サ間の通信速度によりシステム全体の処理速度が制限さ
れてしまい、各プロセッサの処理速度を十分に発揮でき
ない。例えば、すべてのプロセッサ間をクロスバー接続
することにより、（２）、（３）のデータ処理を高速に
行うことも可能であるが、この場合、必要なハードウェ
アが膨大になり、現実的ではない。
【０００５】本発明の課題は、例えば上記の（２）、
（３）のデータ処理を従来よりも効率よく行うことので
きるデータ処理システム及びデータ処理方法を提供する
ことにある。
（３）のデータ処理を従来よりも効率よく行うことので
きるデータ処理システム及びデータ処理方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、以下のような種々のマルチプロセッサシ
ステム、データ処理システム、データ処理方法、コンピ
ュータプログラム及び半導体デバイスを提供する。第１
のマルチプロセッサシステムは、データ処理を行う複数
のプロセッサと、前記複数のプロセッサに対してデータ
処理に用いるデータを含むブロードキャストデータをブ
ロードキャストするコントローラとを備えており、前記
複数のプロセッサの各々が、前記コントローラによりブ
ロードキャストされた前記ブロードキャストデータか
ら、自らが行うデータ処理に必要なデータのみを取捨選
択してデータ処理を行うものである。このようなマルチ
プロセッサシステムでは、複数のプロセッサの各々が、
ブロードキャストされたデータから自らが必要とするデ
ータのみを取捨選択してデータ処理を行うために、デー
タの競合が起こらず、全体として高速な処理が実現され
る。各プロセッサがそれぞれ他のプロセッサによる処理
結果を利用したり、あるいは他のプロセッサによる処理
結果を参照したりすることを可能にする場合、コントロ
ーラは、前記複数のプロセッサの各々から前記データ処
理による処理結果を取得するとともに、取得した処理結
果を前記ブロードキャストデータとしてブロードキャス
トするように構成される。
め、本発明は、以下のような種々のマルチプロセッサシ
ステム、データ処理システム、データ処理方法、コンピ
ュータプログラム及び半導体デバイスを提供する。第１
のマルチプロセッサシステムは、データ処理を行う複数
のプロセッサと、前記複数のプロセッサに対してデータ
処理に用いるデータを含むブロードキャストデータをブ
ロードキャストするコントローラとを備えており、前記
複数のプロセッサの各々が、前記コントローラによりブ
ロードキャストされた前記ブロードキャストデータか
ら、自らが行うデータ処理に必要なデータのみを取捨選
択してデータ処理を行うものである。このようなマルチ
プロセッサシステムでは、複数のプロセッサの各々が、
ブロードキャストされたデータから自らが必要とするデ
ータのみを取捨選択してデータ処理を行うために、デー
タの競合が起こらず、全体として高速な処理が実現され
る。各プロセッサがそれぞれ他のプロセッサによる処理
結果を利用したり、あるいは他のプロセッサによる処理
結果を参照したりすることを可能にする場合、コントロ
ーラは、前記複数のプロセッサの各々から前記データ処
理による処理結果を取得するとともに、取得した処理結
果を前記ブロードキャストデータとしてブロードキャス
トするように構成される。
【０００７】好ましくは、複数のプロセッサの各々に、
当該プロセッサを識別するための識別データを割り当て
ておき、前記コントローラを、前記処理結果に当該処理
結果の取得元のプロセッサの識別データが付されたブロ
ードキャストデータを生成し、このブロードキャストデ
ータをブロードキャストするように構成する。このよう
にすれば、各プロセッサが、この識別データに基づい
て、次のタイミングで自らが行うべきデータ処理に必要
な処理結果を容易に取捨選択できるようになる。また、
識別データにより、各プロセッサは、ブロードキャスト
された処理結果がどのプロセッサによる処理結果かを容
易に知ることができるようになる。
当該プロセッサを識別するための識別データを割り当て
ておき、前記コントローラを、前記処理結果に当該処理
結果の取得元のプロセッサの識別データが付されたブロ
ードキャストデータを生成し、このブロードキャストデ
ータをブロードキャストするように構成する。このよう
にすれば、各プロセッサが、この識別データに基づい
て、次のタイミングで自らが行うべきデータ処理に必要
な処理結果を容易に取捨選択できるようになる。また、
識別データにより、各プロセッサは、ブロードキャスト
された処理結果がどのプロセッサによる処理結果かを容
易に知ることができるようになる。
【０００８】データ処理を終了した複数のプロセッサが
競合する可能性がある場合は、各々のプロセッサからそ
の識別データを取得し、取得した識別データを所定の順
序で前記コントローラへ送出するソート機構をさらに備
えてマルチプロセッサシステムを構成する。そして、前
記コントローラが、前記ソート機構より受け取った識別
データをもとに前記処理結果を取得するように構成す
る。この場合、前記コントローラにおける前記処理結果
の読み取り順序を定める優先度データを生成する手段を
さらに備え、前記データ処理を終了したプロセッサが自
らの識別データと共にその処理についての前記優先度デ
ータを前記ソート機構に送出するように構成するととも
に、前記ソート機構が前記優先度データに基づいて前記
識別データの送出順序を決定するように構成する。ソー
ト機構を備えることにより、例えばマルチプロセッサシ
ステム全体として処理の順序が決まっている場合など
に、コントローラが必要な順序で処理結果を取得でき、
システム全体として複雑な処理を効率よく実行できるよ
うになる。ソート機構は、例えば、前記プロセッサと同
数のレジスタと、各プロセッサから送出された前記識別
データ及び優先度データを当該プロセッサに対応する前
記レジスタに記録させる手段と、各レジスタに記録され
ている識別データの順序性を前記優先度データ同士の比
較によって判定する比較器とを備え、この比較器による
判定結果に基づいて識別データの送出順序を決定するよ
うに構成する。
競合する可能性がある場合は、各々のプロセッサからそ
の識別データを取得し、取得した識別データを所定の順
序で前記コントローラへ送出するソート機構をさらに備
えてマルチプロセッサシステムを構成する。そして、前
記コントローラが、前記ソート機構より受け取った識別
データをもとに前記処理結果を取得するように構成す
る。この場合、前記コントローラにおける前記処理結果
の読み取り順序を定める優先度データを生成する手段を
さらに備え、前記データ処理を終了したプロセッサが自
らの識別データと共にその処理についての前記優先度デ
ータを前記ソート機構に送出するように構成するととも
に、前記ソート機構が前記優先度データに基づいて前記
識別データの送出順序を決定するように構成する。ソー
ト機構を備えることにより、例えばマルチプロセッサシ
ステム全体として処理の順序が決まっている場合など
に、コントローラが必要な順序で処理結果を取得でき、
システム全体として複雑な処理を効率よく実行できるよ
うになる。ソート機構は、例えば、前記プロセッサと同
数のレジスタと、各プロセッサから送出された前記識別
データ及び優先度データを当該プロセッサに対応する前
記レジスタに記録させる手段と、各レジスタに記録され
ている識別データの順序性を前記優先度データ同士の比
較によって判定する比較器とを備え、この比較器による
判定結果に基づいて識別データの送出順序を決定するよ
うに構成する。
【０００９】第１のマルチプロセッサシステムにおける
コントローラは、例えば、データ記録用のメモリと、前
記ソート機構より受け取った識別データにより特定され
るプロセッサから前記処理結果を取得して前記メモリに
記録する記録制御手段と、前記メモリに記録されている
前記処理結果を読み出すとともにその処理結果及び前記
受け取った識別データを含んで前記ブロードキャストデ
ータを生成するデータ生成手段とを備えることにより、
その実現が可能である。また、前記複数のプロセッサの
各々は、より具体的には、前記ブロードキャストデータ
に自らが行うデータ処理に必要なデータが含まれている
か否かを判断し、前記必要なデータが含まれている場合
にそのデータのみを取捨選択してデータ処理を行うデー
タ処理機構と、前記コントローラからの要請に応じて前
記データ処理機構で行ったデータの処理結果を自らの識
別データと共に前記コントローラへ送出する手段と、デ
ータ処理の終了を契機に自らの識別データを含む処理終
了通知データを前記ソート機構へ送出する手段とを含ん
で構成することにより、その実現が可能である。
コントローラは、例えば、データ記録用のメモリと、前
記ソート機構より受け取った識別データにより特定され
るプロセッサから前記処理結果を取得して前記メモリに
記録する記録制御手段と、前記メモリに記録されている
前記処理結果を読み出すとともにその処理結果及び前記
受け取った識別データを含んで前記ブロードキャストデ
ータを生成するデータ生成手段とを備えることにより、
その実現が可能である。また、前記複数のプロセッサの
各々は、より具体的には、前記ブロードキャストデータ
に自らが行うデータ処理に必要なデータが含まれている
か否かを判断し、前記必要なデータが含まれている場合
にそのデータのみを取捨選択してデータ処理を行うデー
タ処理機構と、前記コントローラからの要請に応じて前
記データ処理機構で行ったデータの処理結果を自らの識
別データと共に前記コントローラへ送出する手段と、デ
ータ処理の終了を契機に自らの識別データを含む処理終
了通知データを前記ソート機構へ送出する手段とを含ん
で構成することにより、その実現が可能である。
【００１０】第２のマルチプロセッサシステムは、それ
ぞれ、入力される入力データとの比較対象となるテンプ
レートデータを保持する複数のプロセッサと、前記複数
のプロセッサに対して前記入力データをブロードキャス
トするコントローラと、前記複数のプロセッサの各々の
出力を比較する比較機構とを備えたものである。前記複
数のプロセッサが保持するテンプレートデータは、それ
ぞれ他のプロセッサが保持するテンプレートデータとは
異なるものである。複数のプロセッサの各々は、コント
ローラによりブロードキャストされた入力データの特徴
と自らが保持するテンプレートデータの特徴との差分値
を算出するとともに、算出した前記差分値と自らを識別
するための識別データとのペアデータを前記比較機構へ
送出するものであり、比較機構は、複数のプロセッサの
各々から受け取った前記差分値に基づいていずれか一つ
の差分値を選択し、選択した差分値とペアデータとなる
識別データを前記コントローラへ送出するものであり、
コントローラは、比較機構から受け取った識別データに
基づいて複数のプロセッサの中から一つのプロセッサを
特定するものである。このような構成のマルチプロセッ
サシステムにより、データの類似の判断が高速に行える
ようになる。
ぞれ、入力される入力データとの比較対象となるテンプ
レートデータを保持する複数のプロセッサと、前記複数
のプロセッサに対して前記入力データをブロードキャス
トするコントローラと、前記複数のプロセッサの各々の
出力を比較する比較機構とを備えたものである。前記複
数のプロセッサが保持するテンプレートデータは、それ
ぞれ他のプロセッサが保持するテンプレートデータとは
異なるものである。複数のプロセッサの各々は、コント
ローラによりブロードキャストされた入力データの特徴
と自らが保持するテンプレートデータの特徴との差分値
を算出するとともに、算出した前記差分値と自らを識別
するための識別データとのペアデータを前記比較機構へ
送出するものであり、比較機構は、複数のプロセッサの
各々から受け取った前記差分値に基づいていずれか一つ
の差分値を選択し、選択した差分値とペアデータとなる
識別データを前記コントローラへ送出するものであり、
コントローラは、比較機構から受け取った識別データに
基づいて複数のプロセッサの中から一つのプロセッサを
特定するものである。このような構成のマルチプロセッ
サシステムにより、データの類似の判断が高速に行える
ようになる。
【００１１】第３のマルチプロセッサシステムは、デー
タ処理を行う複数のプロセッサと、前記複数のプロセッ
サに対してデータ処理に用いるデータをブロードキャス
トするコントローラと、前記複数のプロセッサによるデ
ータの処理結果の総和を算出する総和回路とを備えたも
のである。複数のプロセッサの各々は、コントローラに
よりブロードキャストされた前記データから処理に必要
なデータのみを取捨選択してデータ処理を行うととも
に、処理結果を前記総和回路へ送信するものであり、総
和回路は、複数のプロセッサの各々から送信された前記
処理結果の総和を算出してコントローラへ送出するもの
であり、コントローラは、総和回路から送信された前記
処理結果の総和を複数のプロセッサにブロードキャスト
するものである。データ処理結果の総和は、ニューロ等
の最適化計算において、正規化計算のためにしばしば必
要とされる。計算された総和をブロードキャストして、
各プロセッサに送信するようにしてもよい。以上の構成
のマルチプロセッサシステムにより、これらの処理も高
速に行える。
タ処理を行う複数のプロセッサと、前記複数のプロセッ
サに対してデータ処理に用いるデータをブロードキャス
トするコントローラと、前記複数のプロセッサによるデ
ータの処理結果の総和を算出する総和回路とを備えたも
のである。複数のプロセッサの各々は、コントローラに
よりブロードキャストされた前記データから処理に必要
なデータのみを取捨選択してデータ処理を行うととも
に、処理結果を前記総和回路へ送信するものであり、総
和回路は、複数のプロセッサの各々から送信された前記
処理結果の総和を算出してコントローラへ送出するもの
であり、コントローラは、総和回路から送信された前記
処理結果の総和を複数のプロセッサにブロードキャスト
するものである。データ処理結果の総和は、ニューロ等
の最適化計算において、正規化計算のためにしばしば必
要とされる。計算された総和をブロードキャストして、
各プロセッサに送信するようにしてもよい。以上の構成
のマルチプロセッサシステムにより、これらの処理も高
速に行える。
【００１２】なお、上記の各マルチプロセッサシステム
において、複数のプロセッサの少なくとも一部を共有メ
モリを介して互いにリング接続し、リング接続されたプ
ロセッサ間で前記共有メモリを介してデータの受け渡し
を行うように構成するようにしてもよい。
において、複数のプロセッサの少なくとも一部を共有メ
モリを介して互いにリング接続し、リング接続されたプ
ロセッサ間で前記共有メモリを介してデータの受け渡し
を行うように構成するようにしてもよい。
【００１３】本発明が提供するデータ処理方法は、それ
ぞれデータの処理を行う複数のデータ処理手段と、前記
複数のデータ処理手段の各々の動作を制御する制御手段
とを有する装置又はシステムにおいて実行される方法で
あって、前記制御手段が、前記複数のプロセッサのうち
データ処理を行ったものから所定の順序でデータの処理
結果を取得するとともに取得した処理結果及び取得元の
データ処理手段を識別するための識別データとを含むブ
ロードキャストデータを生成し、このブロードキャスト
データを前記複数のデータ処理手段宛にブロードキャス
トする段階と、前記複数のデータ処理手段の少なくとも
一つが、前記制御手段より受け取ったブロードキャスト
データの中から、それに含まれる前記識別データに基づ
いて特定した一部の処理結果のみを選択してデータ処理
を行い、その処理結果を、自らを表す識別データと共に
前記制御手段宛に送出する段階と、を有することを特徴
とする。
ぞれデータの処理を行う複数のデータ処理手段と、前記
複数のデータ処理手段の各々の動作を制御する制御手段
とを有する装置又はシステムにおいて実行される方法で
あって、前記制御手段が、前記複数のプロセッサのうち
データ処理を行ったものから所定の順序でデータの処理
結果を取得するとともに取得した処理結果及び取得元の
データ処理手段を識別するための識別データとを含むブ
ロードキャストデータを生成し、このブロードキャスト
データを前記複数のデータ処理手段宛にブロードキャス
トする段階と、前記複数のデータ処理手段の少なくとも
一つが、前記制御手段より受け取ったブロードキャスト
データの中から、それに含まれる前記識別データに基づ
いて特定した一部の処理結果のみを選択してデータ処理
を行い、その処理結果を、自らを表す識別データと共に
前記制御手段宛に送出する段階と、を有することを特徴
とする。
【００１４】本発明が提供する第１のデータ処理システ
ムは、データ処理を行う複数のデータ処理手段と、前記
複数のデータ処理手段の一部又は全部より受け取ったデ
ータ処理結果及び少なくとも一つの前記データ処理手段
によるデータ処理に用いるデータを含むブロードキャス
トデータをブロードキャストする制御手段とを備えてお
り、前記複数のデータ処理手段の各々が、前記制御手段
によりブロードキャストされた前記ブロードキャストデ
ータから自らが行うデータ処理に必要なデータのみを取
捨選択してデータ処理を行うとともに、その処理結果を
前記制御手段に送出するものである。
ムは、データ処理を行う複数のデータ処理手段と、前記
複数のデータ処理手段の一部又は全部より受け取ったデ
ータ処理結果及び少なくとも一つの前記データ処理手段
によるデータ処理に用いるデータを含むブロードキャス
トデータをブロードキャストする制御手段とを備えてお
り、前記複数のデータ処理手段の各々が、前記制御手段
によりブロードキャストされた前記ブロードキャストデ
ータから自らが行うデータ処理に必要なデータのみを取
捨選択してデータ処理を行うとともに、その処理結果を
前記制御手段に送出するものである。
【００１５】第２のデータ処理システムは、データ処理
を行う複数のデータ処理手段の各々との間で双方向通信
を行うシステムであって、少なくとも一つの前記データ
処理手段を特定するとともに特定したデータ処理手段の
識別情報とそのデータ処理手段宛のデータ処理用データ
とを含むブロードキャストデータを生成する手段と、前
記複数のデータ処理手段の一部又は全部から当該データ
処理手段で行われたデータの処理結果を取得する手段
と、受け取った前記処理結果を前記ブロードキャストデ
ータに含め、当該ブロードキャストデータを前記複数の
データ処理手段の各々にブロードキャストする手段とを
備えたものである。
を行う複数のデータ処理手段の各々との間で双方向通信
を行うシステムであって、少なくとも一つの前記データ
処理手段を特定するとともに特定したデータ処理手段の
識別情報とそのデータ処理手段宛のデータ処理用データ
とを含むブロードキャストデータを生成する手段と、前
記複数のデータ処理手段の一部又は全部から当該データ
処理手段で行われたデータの処理結果を取得する手段
と、受け取った前記処理結果を前記ブロードキャストデ
ータに含め、当該ブロードキャストデータを前記複数の
データ処理手段の各々にブロードキャストする手段とを
備えたものである。
【００１６】本発明が提供するコンピュータプログラム
は、データ処理を行う複数のデータ処理手段の各々との
間で双方向通信を行う、コンピュータ搭載の装置に於い
て、前記コンピュータに以下の機能を形成させるための
コンピュータプログラムであり、本発明が提供する半導
体デバイスは、データ処理を行う複数のデータ処理手段
の各々との間で双方向通信を行う、コンピュータ搭載の
装置に組み込まれることにより、前記コンピュータに以
下の機能を形成させる半導体デバイスである。 （１）少なくとも一つの前記データ処理手段を特定する
とともに特定したデータ処理手段の識別情報とそのデー
タ処理手段宛のデータ処理用データとを含むブロードキ
ャストデータを生成する手段、（２）前記複数のデータ
処理手段の一部又は全部から当該データ処理手段で行わ
れたデータの処理結果を取得する手段、（３）受け取っ
た前記処理結果を前記ブロードキャストデータに含め、
当該ブロードキャストデータを前記複数のデータ処理手
段の各々にブロードキャストする手段。
は、データ処理を行う複数のデータ処理手段の各々との
間で双方向通信を行う、コンピュータ搭載の装置に於い
て、前記コンピュータに以下の機能を形成させるための
コンピュータプログラムであり、本発明が提供する半導
体デバイスは、データ処理を行う複数のデータ処理手段
の各々との間で双方向通信を行う、コンピュータ搭載の
装置に組み込まれることにより、前記コンピュータに以
下の機能を形成させる半導体デバイスである。 （１）少なくとも一つの前記データ処理手段を特定する
とともに特定したデータ処理手段の識別情報とそのデー
タ処理手段宛のデータ処理用データとを含むブロードキ
ャストデータを生成する手段、（２）前記複数のデータ
処理手段の一部又は全部から当該データ処理手段で行わ
れたデータの処理結果を取得する手段、（３）受け取っ
た前記処理結果を前記ブロードキャストデータに含め、
当該ブロードキャストデータを前記複数のデータ処理手
段の各々にブロードキャストする手段。
【００１７】
【発明の実施の形態】以下に、本発明をデータ処理シス
テムの一例となるマルチプロセッサシステムに適用した
場合の実施の形態を説明する。
テムの一例となるマルチプロセッサシステムに適用した
場合の実施の形態を説明する。
【００１８】＜全体構成＞図１は、マルチプロセッサシ
ステムの構成例を示した図である。このマルチプロセッ
サシステム１は、データ処理及びデータ記録及び読み出
しのための制御手段であるブロードキャストメモリコン
トローラ（以下、「ＢＣＭＣ（BroadcastMemory Contro
ller）」という。）１０と、各々データ処理手段の一例
となる複数のセルプロセッサ２０と、データ処理のため
の所要の機能を種々形成するための複数のＷＴＡ（Winn
er Take All）・総和回路３０と、を含んで構成されて
いる。ＢＣＭＣ１０とすべてのセルプロセッサ２０と
は、ブロードキャストチャネル（一斉送出可能な通信チ
ャネル）により接続されている。
ステムの構成例を示した図である。このマルチプロセッ
サシステム１は、データ処理及びデータ記録及び読み出
しのための制御手段であるブロードキャストメモリコン
トローラ（以下、「ＢＣＭＣ（BroadcastMemory Contro
ller）」という。）１０と、各々データ処理手段の一例
となる複数のセルプロセッサ２０と、データ処理のため
の所要の機能を種々形成するための複数のＷＴＡ（Winn
er Take All）・総和回路３０と、を含んで構成されて
いる。ＢＣＭＣ１０とすべてのセルプロセッサ２０と
は、ブロードキャストチャネル（一斉送出可能な通信チ
ャネル）により接続されている。
【００１９】このマルチプロセッサシステム１は、各セ
ルプロセッサ２０によるデータ処理結果の一例となる状
態変数値をＢＣＭＣ１０で管理し、ＢＣＭＣ１０からす
べてのセルプロセッサ２０の状態変数値を、参照用数値
の一例としてブロードキャストにより送出するものであ
る。これにより、各セルプロセッサ２０は、高速に他の
セルプロセッサ２０において発生した状態変数値を参照
可能とする。
ルプロセッサ２０によるデータ処理結果の一例となる状
態変数値をＢＣＭＣ１０で管理し、ＢＣＭＣ１０からす
べてのセルプロセッサ２０の状態変数値を、参照用数値
の一例としてブロードキャストにより送出するものであ
る。これにより、各セルプロセッサ２０は、高速に他の
セルプロセッサ２０において発生した状態変数値を参照
可能とする。
【００２０】ブロードキャストチャネルは、ＢＣＭＣ１
０と複数のセルプロセッサ２０との間の伝送経路であっ
て、アドレスの受け渡しに使用されるアドレスバスと、
状態変数値などのデータの受け渡しに使用されるデータ
バスとを含んで構成される。アドレスには、個々のセル
プロセッサ２０を特定するためのセルアドレスと、すべ
てのセルプロセッサ２０を対象とするブロードキャスト
アドレスとがある。セルアドレスは、メモリ上のアドレ
ス（物理アドレス又は論理アドレス）に対応しており、
セルプロセッサ２０からの状態変数値は、常に、当該セ
ルプロセッサ２０を示すセルアドレスに対応するアドレ
スに記憶されるようになっている。各セルプロセッサ２
０には、各々を識別するための識別情報として、ＩＤ
（identification）が付されている。セルアドレスは、
このＩＤにも対応するようになっている。これにより、
状態変数値がどのセルプロセッサ２０から出力されたの
かを、セルアドレスによって特定することができる。
０と複数のセルプロセッサ２０との間の伝送経路であっ
て、アドレスの受け渡しに使用されるアドレスバスと、
状態変数値などのデータの受け渡しに使用されるデータ
バスとを含んで構成される。アドレスには、個々のセル
プロセッサ２０を特定するためのセルアドレスと、すべ
てのセルプロセッサ２０を対象とするブロードキャスト
アドレスとがある。セルアドレスは、メモリ上のアドレ
ス（物理アドレス又は論理アドレス）に対応しており、
セルプロセッサ２０からの状態変数値は、常に、当該セ
ルプロセッサ２０を示すセルアドレスに対応するアドレ
スに記憶されるようになっている。各セルプロセッサ２
０には、各々を識別するための識別情報として、ＩＤ
（identification）が付されている。セルアドレスは、
このＩＤにも対応するようになっている。これにより、
状態変数値がどのセルプロセッサ２０から出力されたの
かを、セルアドレスによって特定することができる。
【００２１】ＷＴＡ・総和回路３０は、図１に示すよう
に接続される。即ち、ＷＴＡ・総和回路３０は、セルプ
ロセッサ２０側を一段目としてピラミッド状に接続され
る。一段目のＷＴＡ・総和回路３０の入力端には２つの
セルプロセッサ２０が接続され、出力端は二段目のＷＴ
Ａ・総和回路３０の入力端に接続される。二段目以降
は、入力端の各々に下位の段の２つのＷＴＡ・総和回路
３０の出力端が接続され、出力端に上位の段のＷＴＡ・
総和回路３０の入力端が接続される。最上段のＷＴＡ・
総和回路３０は、入力端に下段の２つのＷＴＡ・総和回
路３０の出力端が接続され、出力端はＢＣＭＣ１０に接
続される。
に接続される。即ち、ＷＴＡ・総和回路３０は、セルプ
ロセッサ２０側を一段目としてピラミッド状に接続され
る。一段目のＷＴＡ・総和回路３０の入力端には２つの
セルプロセッサ２０が接続され、出力端は二段目のＷＴ
Ａ・総和回路３０の入力端に接続される。二段目以降
は、入力端の各々に下位の段の２つのＷＴＡ・総和回路
３０の出力端が接続され、出力端に上位の段のＷＴＡ・
総和回路３０の入力端が接続される。最上段のＷＴＡ・
総和回路３０は、入力端に下段の２つのＷＴＡ・総和回
路３０の出力端が接続され、出力端はＢＣＭＣ１０に接
続される。
【００２２】なお、図示の接続形態の他に、ＷＴＡ・総
和回路３０をカスケードに接続しても、本発明を実施す
ることが可能である。この場合、一段目のＷＴＡ・総和
回路３０の入力端には２つのセルプロセッサ２０を接続
し、出力端を上位の段の入力端に接続する。二段目以降
のＷＴＡ・総和回路３０の入力端には、下位の段のＷＴ
Ａ・総和回路３０の出力端とセルプロセッサ２０が接続
され、出力端は上位の段の入力端に接続される。最上段
のＷＴＡ・総和回路３０は、入力端に下位の段のＷＴＡ
・総和回路３０の出力端とセルプロセッサ２０とが接続
され、出力端はＢＣＭＣ１０に接続される。
和回路３０をカスケードに接続しても、本発明を実施す
ることが可能である。この場合、一段目のＷＴＡ・総和
回路３０の入力端には２つのセルプロセッサ２０を接続
し、出力端を上位の段の入力端に接続する。二段目以降
のＷＴＡ・総和回路３０の入力端には、下位の段のＷＴ
Ａ・総和回路３０の出力端とセルプロセッサ２０が接続
され、出力端は上位の段の入力端に接続される。最上段
のＷＴＡ・総和回路３０は、入力端に下位の段のＷＴＡ
・総和回路３０の出力端とセルプロセッサ２０とが接続
され、出力端はＢＣＭＣ１０に接続される。
【００２３】次に、ＢＣＭＣ１０、セルプロセッサ２
０、ＷＴＡ・総和回路３０のそれぞれについて詳細に説
明する。
０、ＷＴＡ・総和回路３０のそれぞれについて詳細に説
明する。
【００２４】＜ＢＣＭＣ＞ＢＣＭＣ１０は、ブロードキ
ャストチャネルによりすべてのセルプロセッサ２０にデ
ータをブロードキャストするとともに、各セルプロセッ
サ２０からの状態変数値を取り込んで保持する。図２に
ＢＣＭＣ１０の構成例を示す。ＢＣＭＣ１０は、マルチ
プロセッサシステム１全体の動作を制御するＣＰＵコア
１０１と、ＳＲＡＭ（Static Random Access Memory）
などの書き換え可能なメインメモリ１０２と、ＤＭＡＣ
（Direct Memory Access Controller）１０３とがバス
Ｂ１で接続されて構成される。ＣＰＵコア１０１は、メ
インメモリ１０２と協働し、所定のコンピュータプログ
ラムを読み込んで実行することにより、本発明の特徴的
なデータ処理を行うための機能を形成するコンピュータ
搭載の半導体デバイスである。メインメモリ１０２は、
システム全体の共有メモリとして使用されるようになっ
ている。バスＢ１には、最上段のＷＴＡ・総和回路３０
の出力端及びハードディスクや可搬性メディア等の外部
メモリも接続される。
ャストチャネルによりすべてのセルプロセッサ２０にデ
ータをブロードキャストするとともに、各セルプロセッ
サ２０からの状態変数値を取り込んで保持する。図２に
ＢＣＭＣ１０の構成例を示す。ＢＣＭＣ１０は、マルチ
プロセッサシステム１全体の動作を制御するＣＰＵコア
１０１と、ＳＲＡＭ（Static Random Access Memory）
などの書き換え可能なメインメモリ１０２と、ＤＭＡＣ
（Direct Memory Access Controller）１０３とがバス
Ｂ１で接続されて構成される。ＣＰＵコア１０１は、メ
インメモリ１０２と協働し、所定のコンピュータプログ
ラムを読み込んで実行することにより、本発明の特徴的
なデータ処理を行うための機能を形成するコンピュータ
搭載の半導体デバイスである。メインメモリ１０２は、
システム全体の共有メモリとして使用されるようになっ
ている。バスＢ１には、最上段のＷＴＡ・総和回路３０
の出力端及びハードディスクや可搬性メディア等の外部
メモリも接続される。
【００２５】ＣＰＵコア１０１は、起動時に上記の外部
メモリから起動プログラムを読み込み、その起動プログ
ラムを実行してオペレーティングシステムを動作させ
る。また、データ処理に必要となる種々のデータを上記
の外部メモリから読み出し、これをメインメモリ１０２
に展開する。メインメモリ１０２には、各セルプロセッ
サ２０の状態変数値などのデータも記憶されるようにす
る。状態変数値は、当該状態変数値を算出したセルプロ
セッサ２０のセルアドレスに応じたメインメモリ１０２
のアドレスに記憶される。ＣＰＵコア１０１は、また、
メインメモリ１０２から読み出したデータに基づいて、
各セルプロセッサ２０に対してブロードキャストするブ
ロードキャストデータを生成する。ブロードキャストデ
ータは、例えば、状態変数値と当該状態変数値を算出し
たセルプロセッサ２０を示すセルアドレスとの組からな
るペア（組）データである。ペアデータは、１組又は複
数組生成される。
メモリから起動プログラムを読み込み、その起動プログ
ラムを実行してオペレーティングシステムを動作させ
る。また、データ処理に必要となる種々のデータを上記
の外部メモリから読み出し、これをメインメモリ１０２
に展開する。メインメモリ１０２には、各セルプロセッ
サ２０の状態変数値などのデータも記憶されるようにす
る。状態変数値は、当該状態変数値を算出したセルプロ
セッサ２０のセルアドレスに応じたメインメモリ１０２
のアドレスに記憶される。ＣＰＵコア１０１は、また、
メインメモリ１０２から読み出したデータに基づいて、
各セルプロセッサ２０に対してブロードキャストするブ
ロードキャストデータを生成する。ブロードキャストデ
ータは、例えば、状態変数値と当該状態変数値を算出し
たセルプロセッサ２０を示すセルアドレスとの組からな
るペア（組）データである。ペアデータは、１組又は複
数組生成される。
【００２６】ＤＭＡＣ１０３は、メインメモリ１０２と
各セルプロセッサ２０との間のダイレクトメモリアクセ
ス転送制御を行う半導体デバイスである。例えば、各セ
ルプロセッサ２０に対しては、ブロードキャストチャネ
ルを介して、ブロードキャストデータをブロードキャス
トする。また、各セルプロセッサ２０のデータ処理結果
を個別に取得して、メインメモリ１０２に書き込む。
各セルプロセッサ２０との間のダイレクトメモリアクセ
ス転送制御を行う半導体デバイスである。例えば、各セ
ルプロセッサ２０に対しては、ブロードキャストチャネ
ルを介して、ブロードキャストデータをブロードキャス
トする。また、各セルプロセッサ２０のデータ処理結果
を個別に取得して、メインメモリ１０２に書き込む。
【００２７】＜セルプロセッサ＞各セルプロセッサ２０
は、ブロードキャストデータの中から必要となるデータ
を取捨選択してデータ処理を行い、データ処理の終了時
に、その旨をＷＴＡ・総和回路３０へ報告する。データ
処理結果である状態変数値を、ＢＣＭＣ１０からの指示
により、ＢＣＭＣ１０へ送出する。各セルプロセッサ２
０間は、図示しない共有メモリを介してリング接続され
る。各セルプロセッサ２０は、データ処理を同期的なク
ロックで行ってもよく、各々異なるクロックで行っても
よい。図３にセルプロセッサ２０の構成例を示す。セル
プロセッサ２０は、セルＣＰＵ２０１と、入力バッファ
２０２と、出力バッファ２０３と、ＷＴＡバッファ２０
４と、プログラムコントローラ２０５と、命令メモリ２
０６と、データメモリ２０７と、を含んで構成される。
は、ブロードキャストデータの中から必要となるデータ
を取捨選択してデータ処理を行い、データ処理の終了時
に、その旨をＷＴＡ・総和回路３０へ報告する。データ
処理結果である状態変数値を、ＢＣＭＣ１０からの指示
により、ＢＣＭＣ１０へ送出する。各セルプロセッサ２
０間は、図示しない共有メモリを介してリング接続され
る。各セルプロセッサ２０は、データ処理を同期的なク
ロックで行ってもよく、各々異なるクロックで行っても
よい。図３にセルプロセッサ２０の構成例を示す。セル
プロセッサ２０は、セルＣＰＵ２０１と、入力バッファ
２０２と、出力バッファ２０３と、ＷＴＡバッファ２０
４と、プログラムコントローラ２０５と、命令メモリ２
０６と、データメモリ２０７と、を含んで構成される。
【００２８】セルＣＰＵ２０１は、プログラマブルな浮
動小数点演算器を備えたプロセッサであり、セルプロセ
ッサ２０内の動作を制御して、データ処理を行うもので
ある。セルＣＰＵ２０１は、ＢＣＭＣ１０からブロード
キャストされたブロードキャストデータを入力バッファ
２０２を介して取得し、ペアデータのセルアドレスによ
り自己が行うべき処理に必要なデータか否かを判断し、
必要であればデータメモリ２０７の対応するアドレスに
状態変数値を書き込む。また、データメモリ２０７から
状態変数値を読み出してデータ処理を行い、データ処理
結果を出力バッファ２０３に書き込み、ＷＴＡ・総和回
路３０にデータ処理の終了を示すデータを送る。
動小数点演算器を備えたプロセッサであり、セルプロセ
ッサ２０内の動作を制御して、データ処理を行うもので
ある。セルＣＰＵ２０１は、ＢＣＭＣ１０からブロード
キャストされたブロードキャストデータを入力バッファ
２０２を介して取得し、ペアデータのセルアドレスによ
り自己が行うべき処理に必要なデータか否かを判断し、
必要であればデータメモリ２０７の対応するアドレスに
状態変数値を書き込む。また、データメモリ２０７から
状態変数値を読み出してデータ処理を行い、データ処理
結果を出力バッファ２０３に書き込み、ＷＴＡ・総和回
路３０にデータ処理の終了を示すデータを送る。
【００２９】入力バッファ２０２は、ＢＣＭＣ１０から
ブロードキャストされたブロードキャストデータを保持
するものである。保持されたブロードキャストデータ
は、セルＣＰＵ２０１からの要求により、セルＣＰＵ２
０１へ送られる。出力バッファ２０３は、セルＣＰＵ２
０１の状態変数値を保持するものである。保持された状
態変数値は、ＢＣＭＣ１０からの要求により、ＢＣＭＣ
１０へ送信される。入力バッファ２０２及び出力バッフ
ァ２０３は、この他に制御用のデータ等の送受を行って
もよい。ＷＴＡバッファ２０４は、セルＣＰＵ２０１に
よるデータ処理の終了時に、セルＣＰＵ２０１からデー
タ処理の終了を示すデータを受信して、これをＷＴＡ・
総和回路３０へ送信することにより、データ処理の終了
をＷＴＡ・総和回路３０に報告するものである。データ
処理の終了を示す終了データには、例えば、自セルプロ
セッサ２０のＩＤと、出力バッファ２０３に保存された
状態変数値がＢＣＭＣ１０へ読み取られるときの優先度
を決める優先度データとが含まれる。
ブロードキャストされたブロードキャストデータを保持
するものである。保持されたブロードキャストデータ
は、セルＣＰＵ２０１からの要求により、セルＣＰＵ２
０１へ送られる。出力バッファ２０３は、セルＣＰＵ２
０１の状態変数値を保持するものである。保持された状
態変数値は、ＢＣＭＣ１０からの要求により、ＢＣＭＣ
１０へ送信される。入力バッファ２０２及び出力バッフ
ァ２０３は、この他に制御用のデータ等の送受を行って
もよい。ＷＴＡバッファ２０４は、セルＣＰＵ２０１に
よるデータ処理の終了時に、セルＣＰＵ２０１からデー
タ処理の終了を示すデータを受信して、これをＷＴＡ・
総和回路３０へ送信することにより、データ処理の終了
をＷＴＡ・総和回路３０に報告するものである。データ
処理の終了を示す終了データには、例えば、自セルプロ
セッサ２０のＩＤと、出力バッファ２０３に保存された
状態変数値がＢＣＭＣ１０へ読み取られるときの優先度
を決める優先度データとが含まれる。
【００３０】プログラムコントローラ２０５は、セルプ
ロセッサ２０の動作を規定するプログラムをＢＣＭＣ１
０から取り込むものである。セルプロセッサ２０の動作
を規定するプログラムには、セルプロセッサ２０で実行
されるデータ処理のためのプログラムや、当該セルプロ
セッサ２０で処理に必要なデータを決めるデータ選択プ
ログラム、処理結果がＢＣＭＣ１０へ読み取られるとき
の優先度を決める優先度決定プログラムなどがある。命
令メモリ２０６は、プログラムコントローラ２０５によ
り取り込んだプログラムを保存するものである。保存し
たプログラムは、必要に応じてセルＣＰＵ２０１に読み
込まれる。
ロセッサ２０の動作を規定するプログラムをＢＣＭＣ１
０から取り込むものである。セルプロセッサ２０の動作
を規定するプログラムには、セルプロセッサ２０で実行
されるデータ処理のためのプログラムや、当該セルプロ
セッサ２０で処理に必要なデータを決めるデータ選択プ
ログラム、処理結果がＢＣＭＣ１０へ読み取られるとき
の優先度を決める優先度決定プログラムなどがある。命
令メモリ２０６は、プログラムコントローラ２０５によ
り取り込んだプログラムを保存するものである。保存し
たプログラムは、必要に応じてセルＣＰＵ２０１に読み
込まれる。
【００３１】データメモリ２０７は、セルプロセッサ２
０において処理されるデータを保存するものである。セ
ルＣＰＵ２０１により必要と判断されたブロードキャス
トデータが書き込まれる。ブロードキャストデータは、
セルアドレスに応じたアドレスに保存される。また、本
実施形態ではデータメモリ２０７の一部は共有メモリを
介して隣接するセルプロセッサ２０に繋がっており、１
サイクル毎に隣接するセルプロセッサ２０とデータの送
受が可能となっている。
０において処理されるデータを保存するものである。セ
ルＣＰＵ２０１により必要と判断されたブロードキャス
トデータが書き込まれる。ブロードキャストデータは、
セルアドレスに応じたアドレスに保存される。また、本
実施形態ではデータメモリ２０７の一部は共有メモリを
介して隣接するセルプロセッサ２０に繋がっており、１
サイクル毎に隣接するセルプロセッサ２０とデータの送
受が可能となっている。
【００３２】＜ＷＴＡ・総和回路＞複数のＷＴＡ・総和
回路３０は、各セルプロセッサ２０から送られるデータ
処理の終了を示すデータにより、ＢＣＭＣ１０がセルプ
ロセッサ２０から状態変数値を取り込む順序を決めてＢ
ＣＭＣ１０へ報告する。図４にＷＴＡ・総和回路３０の
構成例を示す。各ＷＴＡ・総和回路３０は、２つの入力
レジスタＡ、Ｂ（以下、第１入力レジスタ３０１、第２
入力レジスタ３０２）と、切換器３０３と、比較器３０
４と、加算器３０５と、出力レジスタ３０６と、を含ん
で構成される。
回路３０は、各セルプロセッサ２０から送られるデータ
処理の終了を示すデータにより、ＢＣＭＣ１０がセルプ
ロセッサ２０から状態変数値を取り込む順序を決めてＢ
ＣＭＣ１０へ報告する。図４にＷＴＡ・総和回路３０の
構成例を示す。各ＷＴＡ・総和回路３０は、２つの入力
レジスタＡ、Ｂ（以下、第１入力レジスタ３０１、第２
入力レジスタ３０２）と、切換器３０３と、比較器３０
４と、加算器３０５と、出力レジスタ３０６と、を含ん
で構成される。
【００３３】第１入力レジスタ３０１及び第２入力レジ
スタ３０２は、それぞれ整数レジスタ及び浮動小数点レ
ジスタを備えている。整数レジスタには、例えばセルプ
ロセッサ２０から送られるデータ処理の終了を示す終了
データのうち、ＩＤが書き込まれ、浮動小数点レジスタ
には、例えば優先度データが書き込まれる。切換器３０
３は、比較器３０４及び加算器３０５のいずれか一方を
活性化する。具体的には、動作モードに従って一方のみ
を使用可能とする。動作モードは、例えばＢＣＭＣ１０
からの指示により決められる。動作モードについては後
述する。比較器３０４は、第１入力レジスタ３０１及び
第２入力レジスタ３０２の各々の浮動小数点レジスタが
保持する浮動小数点値の比較を行い、大きい方（又は小
さい方）の値と、それに付随する整数とを、出力レジス
タ３０６へ書き込む。加算器３０５は、第１入力レジス
タ３０１及び第２入力レジスタ３０２の各々の浮動小数
点レジスタが保持する浮動小数点値の和を算出し、算出
結果を出力レジスタ３０６へ書き込む。出力レジスタ３
０６は、第１入力レジスタ３０１及び第２入力レジスタ
３０２とほぼ同じに構成される。つまり、整数レジスタ
及び浮動小数点レジスタを備えている。整数レジスタに
はＩＤが書き込まれ、浮動小数点レジスタには優先度デ
ータが書き込まれるようになっている。
スタ３０２は、それぞれ整数レジスタ及び浮動小数点レ
ジスタを備えている。整数レジスタには、例えばセルプ
ロセッサ２０から送られるデータ処理の終了を示す終了
データのうち、ＩＤが書き込まれ、浮動小数点レジスタ
には、例えば優先度データが書き込まれる。切換器３０
３は、比較器３０４及び加算器３０５のいずれか一方を
活性化する。具体的には、動作モードに従って一方のみ
を使用可能とする。動作モードは、例えばＢＣＭＣ１０
からの指示により決められる。動作モードについては後
述する。比較器３０４は、第１入力レジスタ３０１及び
第２入力レジスタ３０２の各々の浮動小数点レジスタが
保持する浮動小数点値の比較を行い、大きい方（又は小
さい方）の値と、それに付随する整数とを、出力レジス
タ３０６へ書き込む。加算器３０５は、第１入力レジス
タ３０１及び第２入力レジスタ３０２の各々の浮動小数
点レジスタが保持する浮動小数点値の和を算出し、算出
結果を出力レジスタ３０６へ書き込む。出力レジスタ３
０６は、第１入力レジスタ３０１及び第２入力レジスタ
３０２とほぼ同じに構成される。つまり、整数レジスタ
及び浮動小数点レジスタを備えている。整数レジスタに
はＩＤが書き込まれ、浮動小数点レジスタには優先度デ
ータが書き込まれるようになっている。
【００３４】ＷＴＡ・総和回路３０は、以下に説明する
３つの動作モードをもつ。
３つの動作モードをもつ。
【００３５】・最大値（ＷＴＡ）モード：切換器３０３
により、比較器３０４が活性化される。比較器３０４
は、第１入力レジスタ３０１及び第２入力レジスタ３０
２の各々の浮動小数点レジスタが保持する浮動小数点値
Ａ、Ｂの比較を行い、大きい方（又は小さい方）の値
と、それに付随する整数値を出力レジスタ３０６に書き
込む。出力レジスタ３０６への書き込みが終了すると、
第１入力レジスタ３０１及び第２入力レジスタ３０２を
クリアする。出力レジスタ３０６の内容は、上位の段の
ＷＴＡ・総和回路３０の入力レジスタに書き込まれる。
このとき、書き込み先の入力レジスタがクリアされてい
ないときは、書き込みがストールして、そのサイクルで
は書き込みを行わず、次のサイクルで書き込むようにす
る。
により、比較器３０４が活性化される。比較器３０４
は、第１入力レジスタ３０１及び第２入力レジスタ３０
２の各々の浮動小数点レジスタが保持する浮動小数点値
Ａ、Ｂの比較を行い、大きい方（又は小さい方）の値
と、それに付随する整数値を出力レジスタ３０６に書き
込む。出力レジスタ３０６への書き込みが終了すると、
第１入力レジスタ３０１及び第２入力レジスタ３０２を
クリアする。出力レジスタ３０６の内容は、上位の段の
ＷＴＡ・総和回路３０の入力レジスタに書き込まれる。
このとき、書き込み先の入力レジスタがクリアされてい
ないときは、書き込みがストールして、そのサイクルで
は書き込みを行わず、次のサイクルで書き込むようにす
る。
【００３６】・加算モード：切換器３０３により、加算
器３０５が活性化される。加算器３０５により、第１入
力レジスタ３０１及び第２入力レジスタ３０２の各々の
浮動小数点レジスタが保持する浮動小数点値Ａ、Ｂの和
を算出し、算出結果を出力レジスタ３０６に書き込む。
出力レジスタ３０６の内容は、上位の段のＷＴＡ・総和
回路３０の入力レジスタに書き込まれる。
器３０５が活性化される。加算器３０５により、第１入
力レジスタ３０１及び第２入力レジスタ３０２の各々の
浮動小数点レジスタが保持する浮動小数点値Ａ、Ｂの和
を算出し、算出結果を出力レジスタ３０６に書き込む。
出力レジスタ３０６の内容は、上位の段のＷＴＡ・総和
回路３０の入力レジスタに書き込まれる。
【００３７】・近似ソートモード：切換器３０３によ
り、比較器３０４が活性化される。比較器３０４は、第
１入力レジスタ３０１及び第２入力レジスタ３０２の各
々の浮動小数点レジスタが保持する浮動小数点値Ａ、Ｂ
の比較を行い、大きい方（又は小さい方）の値と、それ
に付随する整数値とを出力レジスタ３０６に書き込む。
その後、出力レジスタ３０６に書き込まれた値を保持し
ていた入力レジスタのみをクリアし、出力レジスタ３０
６の内容を、上位の段のＷＴＡ・総和回路３０の入力レ
ジスタに書き込む。書き込み先の入力レジスタがクリア
されていない場合は、書き込みがストールし、そのサイ
クルでは書き込みを行わない。ただし、下位の段のＷＴ
Ａ・総和回路３０の出力レジスタ３０６からの書き込み
動作は行われる。近似ソートモードにより、ＢＣＭＣ１
０がＷＴＡ・総和回路３０の最上段の出力レジスタ３０
６から受け取るデータが、浮動小数点が大きい順或いは
小さい順にソートされた（並び替えられた）ものとな
る。
り、比較器３０４が活性化される。比較器３０４は、第
１入力レジスタ３０１及び第２入力レジスタ３０２の各
々の浮動小数点レジスタが保持する浮動小数点値Ａ、Ｂ
の比較を行い、大きい方（又は小さい方）の値と、それ
に付随する整数値とを出力レジスタ３０６に書き込む。
その後、出力レジスタ３０６に書き込まれた値を保持し
ていた入力レジスタのみをクリアし、出力レジスタ３０
６の内容を、上位の段のＷＴＡ・総和回路３０の入力レ
ジスタに書き込む。書き込み先の入力レジスタがクリア
されていない場合は、書き込みがストールし、そのサイ
クルでは書き込みを行わない。ただし、下位の段のＷＴ
Ａ・総和回路３０の出力レジスタ３０６からの書き込み
動作は行われる。近似ソートモードにより、ＢＣＭＣ１
０がＷＴＡ・総和回路３０の最上段の出力レジスタ３０
６から受け取るデータが、浮動小数点が大きい順或いは
小さい順にソートされた（並び替えられた）ものとな
る。
【００３８】なお、各モードに入る前には、すべてのＷ
ＴＡ・総和回路３０の第１入力レジスタ３０１、第２入
力レジスタ３０２及び出力レジスタ３０６がクリアされ
る。
ＴＡ・総和回路３０の第１入力レジスタ３０１、第２入
力レジスタ３０２及び出力レジスタ３０６がクリアされ
る。
【００３９】各モードを切替えて使用することにより、
複数のＷＴＡ・総和回路３０全体として、上記のソート
のための機構（ソート機構）及び／又は総和回路として
機能する。つまり、近似ソートモードで動作するとき
は、ソート機構を実現するものとなり、加算モードで動
作するときは、総和回路を実現するものとなる。
複数のＷＴＡ・総和回路３０全体として、上記のソート
のための機構（ソート機構）及び／又は総和回路として
機能する。つまり、近似ソートモードで動作するとき
は、ソート機構を実現するものとなり、加算モードで動
作するときは、総和回路を実現するものとなる。
【００４０】最大値モード、近似ソートモードで動作す
るＷＴＡ・総和回路３０は、次に示すようにして実現し
てもよい。すなわち、セルプロセッサ２０と同数の入力
レジスタと、切換器と、比較器と、加算器と、出力レジ
スタとを含んでＷＴＡ・総和回路が構成される。入力レ
ジスタがセルプロセッサ２０の数と同じだけ用意されて
おり、それぞれが、第１レジスタ３０１、第２レジスタ
３０２と同様に、整数レジスタ及び浮動小数点レジスタ
を備える。比較器は、すべての入力レジスタの浮動小数
点レジスタが保持する浮動小数点値の比較を行う。加算
器は、すべての入力レジスタの浮動小数点レジスタが保
持する浮動小数点値の和を算出する。出力レジスタは、
図４のＷＴＡ・総和回路３０の出力レジスタと同様であ
る。
るＷＴＡ・総和回路３０は、次に示すようにして実現し
てもよい。すなわち、セルプロセッサ２０と同数の入力
レジスタと、切換器と、比較器と、加算器と、出力レジ
スタとを含んでＷＴＡ・総和回路が構成される。入力レ
ジスタがセルプロセッサ２０の数と同じだけ用意されて
おり、それぞれが、第１レジスタ３０１、第２レジスタ
３０２と同様に、整数レジスタ及び浮動小数点レジスタ
を備える。比較器は、すべての入力レジスタの浮動小数
点レジスタが保持する浮動小数点値の比較を行う。加算
器は、すべての入力レジスタの浮動小数点レジスタが保
持する浮動小数点値の和を算出する。出力レジスタは、
図４のＷＴＡ・総和回路３０の出力レジスタと同様であ
る。
【００４１】比較器により、各入力レジスタの浮動小数
点レジスタが保持する優先度データを比較して、優先度
の高い順に、付随するＩＤを順次出力レジスタに書き込
む。これにより、ＩＤを、優先度の高い順序でＢＣＭＣ
１０へ送ることができる。加算器により、各浮動小数点
レジスタが保持するデータを加算して、その総和を求め
ることができる。このようなＷＴＡ・総和回路は、図１
に示すような接続形態をとらなくとも、一つで、本発明
におけるソート機構、総和回路として機能する。
点レジスタが保持する優先度データを比較して、優先度
の高い順に、付随するＩＤを順次出力レジスタに書き込
む。これにより、ＩＤを、優先度の高い順序でＢＣＭＣ
１０へ送ることができる。加算器により、各浮動小数点
レジスタが保持するデータを加算して、その総和を求め
ることができる。このようなＷＴＡ・総和回路は、図１
に示すような接続形態をとらなくとも、一つで、本発明
におけるソート機構、総和回路として機能する。
【００４２】＜データ処理方法＞本実施形態におけるマ
ルチプロセッサシステム１は、以下のように動作するこ
とにより、所要のデータ処理を実行する。図５は、この
マルチプロセッサシステム１において実行される処理の
流れを示すフローチャートである。
ルチプロセッサシステム１は、以下のように動作するこ
とにより、所要のデータ処理を実行する。図５は、この
マルチプロセッサシステム１において実行される処理の
流れを示すフローチャートである。
【００４３】ＢＣＭＣ１０のメインメモリ１０２には、
すべてのセルプロセッサ２０の状態変数値の初期値が予
め記憶される。ＢＣＭＣ１０は、このセルプロセッサ２
０の状態変数値とセルプロセッサ２０を示すセルアドレ
スとからなるペアデータにより、ブロードキャストデー
タを作成する（ステップＳ１０１）。そして、作成した
ブロードキャストデータを、すべてのセルプロセッサ２
０へブロードキャストする（ステップＳ１０２）。各セ
ルプロセッサ２０は、ブロードキャストデータを、入力
バッファ２０２に取り込む。セルＣＰＵ２０１は、命令
メモリ２０６に記憶されたデータ選択プログラムによ
り、入力バッファ２０２が保持するブロードキャストデ
ータのセルアドレスを調べて、自セルプロセッサ２０が
行うデータ処理に要する状態変数値があるか否かを確認
する（ステップＳ１０３）。自らが行うデータ処理に要
する状態変数値が無い場合、セルプロセッサ２０は、処
理動作を終了する（ステップＳ１０３：無）。自らが行
うデータ処理に要する状態変数値が有る場合は（ステッ
プＳ１０３：有）、該当する状態変数値を、この状態変
数値とペアデータを組むセルアドレスに対応するデータ
メモリ２０７上のアドレスへ上書きする（ステップＳ１
０４）。以上により、ＢＣＭＣ１０から各セルプロセッ
サ２０へのデータのブロードキャストが終了する。
すべてのセルプロセッサ２０の状態変数値の初期値が予
め記憶される。ＢＣＭＣ１０は、このセルプロセッサ２
０の状態変数値とセルプロセッサ２０を示すセルアドレ
スとからなるペアデータにより、ブロードキャストデー
タを作成する（ステップＳ１０１）。そして、作成した
ブロードキャストデータを、すべてのセルプロセッサ２
０へブロードキャストする（ステップＳ１０２）。各セ
ルプロセッサ２０は、ブロードキャストデータを、入力
バッファ２０２に取り込む。セルＣＰＵ２０１は、命令
メモリ２０６に記憶されたデータ選択プログラムによ
り、入力バッファ２０２が保持するブロードキャストデ
ータのセルアドレスを調べて、自セルプロセッサ２０が
行うデータ処理に要する状態変数値があるか否かを確認
する（ステップＳ１０３）。自らが行うデータ処理に要
する状態変数値が無い場合、セルプロセッサ２０は、処
理動作を終了する（ステップＳ１０３：無）。自らが行
うデータ処理に要する状態変数値が有る場合は（ステッ
プＳ１０３：有）、該当する状態変数値を、この状態変
数値とペアデータを組むセルアドレスに対応するデータ
メモリ２０７上のアドレスへ上書きする（ステップＳ１
０４）。以上により、ＢＣＭＣ１０から各セルプロセッ
サ２０へのデータのブロードキャストが終了する。
【００４４】ブロードキャストが終了すると、各セルプ
ロセッサ２０は、命令メモリ２０６に記憶されたデータ
処理のプログラムにより、データメモリ２０７に記録さ
れた状態変数値をデータ処理して新たな状態変数値を生
成する。新たな状態変数値は、データメモリ２０７に書
き込まれるとともに、出力バッファ２０３にも書き込ま
れる（ステップＳ１０５）。新たな状態変数値は、デー
タメモリ２０７上の、自らのセルアドレスに対応するア
ドレスに、上書きされる。データ処理が終了すると、セ
ルＣＰＵ２０１は、ＷＴＡバッファ２０４を介して１段
目のＷＴＡ・総和回路３０の入力レジスタへＩＤと優先
度データとを含む終了データを送信して、データ処理の
終了を報告する（ステップＳ１０６）。優先度データ
は、データ処理の前又は後に、所定の優先度決定プログ
ラムによって生成される。
ロセッサ２０は、命令メモリ２０６に記憶されたデータ
処理のプログラムにより、データメモリ２０７に記録さ
れた状態変数値をデータ処理して新たな状態変数値を生
成する。新たな状態変数値は、データメモリ２０７に書
き込まれるとともに、出力バッファ２０３にも書き込ま
れる（ステップＳ１０５）。新たな状態変数値は、デー
タメモリ２０７上の、自らのセルアドレスに対応するア
ドレスに、上書きされる。データ処理が終了すると、セ
ルＣＰＵ２０１は、ＷＴＡバッファ２０４を介して１段
目のＷＴＡ・総和回路３０の入力レジスタへＩＤと優先
度データとを含む終了データを送信して、データ処理の
終了を報告する（ステップＳ１０６）。優先度データ
は、データ処理の前又は後に、所定の優先度決定プログ
ラムによって生成される。
【００４５】１段目のＷＴＡ・総和回路３０は、各セル
プロセッサ２０から送られる終了データのうち、ＩＤを
入力レジスタの整数レジスタへ、優先度データを浮動小
数点レジスタでそれぞれ保持する。ここで、ＷＴＡ・総
和回路３０は近似ソートモードで動作する。そのため
に、切換器３０３は、比較器３０４を活性化する。ＷＴ
Ａ・総和回路３０の第１入力レジスタ３０１及び第２入
力レジスタの整数レジスタは、各々異なるセルプロセッ
サ２０から送られたＩＤを保持する。また、各々の浮動
小数点レジスタは、ＩＤに付随した優先度データを保持
する。比較器３０４は、第１入力レジスタ３０１及び第
２入力レジスタ３０２の浮動小数点レジスタからそれぞ
れ優先度データを読み出し、優先度を比較する。比較の
結果、優先度が高い方の優先度データ及びそれに付随し
たＩＤを、出力レジスタ３０６の浮動小数点レジスタ及
び整数レジスタへ書き込む。出力レジスタ３０６へ内容
が書き込まれた入力レジスタは、その内容がクリアされ
る。出力レジスタ３０６へ書き込まれたＩＤ及び優先度
データは、上位の段のＷＴＡ・総和回路３０の入力レジ
スタへ書き込まれる。このような処理を各段のＷＴＡ・
総和回路３０で行う。最上段のＷＴＡ・総和回路３０
は、出力レジスタ３０６の整数レジスタに書き込まれた
ＩＤをＢＣＭＣ１０へ送る。以上のような処理により、
ＷＴＡ・総和回路３０全体としては、ＩＤを、優先度の
高い順序でＢＣＭＣ１０へ送ることとなる（ステップＳ
１０７）。
プロセッサ２０から送られる終了データのうち、ＩＤを
入力レジスタの整数レジスタへ、優先度データを浮動小
数点レジスタでそれぞれ保持する。ここで、ＷＴＡ・総
和回路３０は近似ソートモードで動作する。そのため
に、切換器３０３は、比較器３０４を活性化する。ＷＴ
Ａ・総和回路３０の第１入力レジスタ３０１及び第２入
力レジスタの整数レジスタは、各々異なるセルプロセッ
サ２０から送られたＩＤを保持する。また、各々の浮動
小数点レジスタは、ＩＤに付随した優先度データを保持
する。比較器３０４は、第１入力レジスタ３０１及び第
２入力レジスタ３０２の浮動小数点レジスタからそれぞ
れ優先度データを読み出し、優先度を比較する。比較の
結果、優先度が高い方の優先度データ及びそれに付随し
たＩＤを、出力レジスタ３０６の浮動小数点レジスタ及
び整数レジスタへ書き込む。出力レジスタ３０６へ内容
が書き込まれた入力レジスタは、その内容がクリアされ
る。出力レジスタ３０６へ書き込まれたＩＤ及び優先度
データは、上位の段のＷＴＡ・総和回路３０の入力レジ
スタへ書き込まれる。このような処理を各段のＷＴＡ・
総和回路３０で行う。最上段のＷＴＡ・総和回路３０
は、出力レジスタ３０６の整数レジスタに書き込まれた
ＩＤをＢＣＭＣ１０へ送る。以上のような処理により、
ＷＴＡ・総和回路３０全体としては、ＩＤを、優先度の
高い順序でＢＣＭＣ１０へ送ることとなる（ステップＳ
１０７）。
【００４６】ＢＣＭＣ１０は、ＷＴＡ・総和回路３０か
ら送られるＩＤに該当するセルプロセッサ２０の出力バ
ッファ２０３から、データ処理された状態変数値を取得
する。取得した状態変数値は、ＢＣＭＣ１０内のメイン
メモリ１０２上の、処理を行ったセルプロセッサ２０を
示すセルアドレスに対応するアドレスに上書きされる
（ステップＳ１０８）。以上で、状態変数値の処理動作
の１サイクルが終了する。
ら送られるＩＤに該当するセルプロセッサ２０の出力バ
ッファ２０３から、データ処理された状態変数値を取得
する。取得した状態変数値は、ＢＣＭＣ１０内のメイン
メモリ１０２上の、処理を行ったセルプロセッサ２０を
示すセルアドレスに対応するアドレスに上書きされる
（ステップＳ１０８）。以上で、状態変数値の処理動作
の１サイクルが終了する。
【００４７】ＢＣＭＣ１０が、各セルプロセッサ２０か
らデータ処理結果を取得し、これによりブロードキャス
トデータを生成する。各セルプロセッサ２０は、ブロー
ドキャストデータから自分に必要となるデータのみを取
捨選択してデータ処理を行う。このブロードキャストデ
ータを用いてデータ処理を行うことにより、他のすべて
のセルプロセッサ２０により処理されたデータを利用す
る処理が可能となる。また、ブロードキャストデータ
を、各セルプロセッサ２０からのデータ処理結果とこの
データ処理結果を生成したセルプロセッサ２０を示すセ
ルアドレスとからなるペアデータにより作成することに
より、特定のセルプロセッサ２０のデータ処理結果のみ
を用いる処理が可能となる。さらに、隣接するセルプロ
セッサ２０間は共有メモリを介して接続されているの
で、従来と同様に、隣接するセルプロセッサ２０間の処
理も可能である。各セルプロセッサ２０が、メインメモ
リ１０２に、直接、自セルプロセッサ２０で必要とする
データを取り込みに行くことがなく、ブロードキャスト
データから必要となるデータを選択して、各セルプロセ
ッサ２０内にデータを保持して処理を行うので、データ
の競合が起こらずに高速処理が可能となる。
らデータ処理結果を取得し、これによりブロードキャス
トデータを生成する。各セルプロセッサ２０は、ブロー
ドキャストデータから自分に必要となるデータのみを取
捨選択してデータ処理を行う。このブロードキャストデ
ータを用いてデータ処理を行うことにより、他のすべて
のセルプロセッサ２０により処理されたデータを利用す
る処理が可能となる。また、ブロードキャストデータ
を、各セルプロセッサ２０からのデータ処理結果とこの
データ処理結果を生成したセルプロセッサ２０を示すセ
ルアドレスとからなるペアデータにより作成することに
より、特定のセルプロセッサ２０のデータ処理結果のみ
を用いる処理が可能となる。さらに、隣接するセルプロ
セッサ２０間は共有メモリを介して接続されているの
で、従来と同様に、隣接するセルプロセッサ２０間の処
理も可能である。各セルプロセッサ２０が、メインメモ
リ１０２に、直接、自セルプロセッサ２０で必要とする
データを取り込みに行くことがなく、ブロードキャスト
データから必要となるデータを選択して、各セルプロセ
ッサ２０内にデータを保持して処理を行うので、データ
の競合が起こらずに高速処理が可能となる。
【００４８】［実施例１］次に、上記のマルチプロセッ
サシステム１の実施例を具体的に説明する。この実施例
では、あるセルプロセッサ２０とそれに隣接する他のセ
ルプロセッサ２０により処理されたデータのみを使用す
る場合の例を、図６を参照して説明する。図６におい
て、「○」はセルプロセッサを表しており、網掛された
「○」がデータ処理を行うセルプロセッサ、「●」が必
要とされるデータを保持するセルプロセッサである。ｎ
×ｎ（ｎは２以上の自然数）の格子の各格子点について
のデータ（格子点データ）に対して、次のようなフィル
タ計算を連続的に実行する場合を考える。 Ｘi,j＝（Ｘi-1,j＋Ｘi+1,j＋Ｘi,j-1＋Ｘi,j+1）／４ ｉ：格子点の行番号、ｊ：格子点の列番号
サシステム１の実施例を具体的に説明する。この実施例
では、あるセルプロセッサ２０とそれに隣接する他のセ
ルプロセッサ２０により処理されたデータのみを使用す
る場合の例を、図６を参照して説明する。図６におい
て、「○」はセルプロセッサを表しており、網掛された
「○」がデータ処理を行うセルプロセッサ、「●」が必
要とされるデータを保持するセルプロセッサである。ｎ
×ｎ（ｎは２以上の自然数）の格子の各格子点について
のデータ（格子点データ）に対して、次のようなフィル
タ計算を連続的に実行する場合を考える。 Ｘi,j＝（Ｘi-1,j＋Ｘi+1,j＋Ｘi,j-1＋Ｘi,j+1）／４ ｉ：格子点の行番号、ｊ：格子点の列番号
【００４９】ＢＣＭＣ１０は、格子点データを行又は列
でグループ化したブロードキャストデータとして、ｎ個
のセルプロセッサ２０にブロードキャストする。図８
は、格子点データをグループ化した例示図であり、
「○」で示される格子点データを５個ずつグループ化し
てある。一つのグループ化した格子点データが、一つの
セルプロセッサ２０で処理される。セルプロセッサ２０
では、ブロードキャストデータから必要とするグループ
化された格子点データをデータメモリ２０７に保存す
る。データメモリ２０７から、格子点データを順次読み
出してデータ処理する。
でグループ化したブロードキャストデータとして、ｎ個
のセルプロセッサ２０にブロードキャストする。図８
は、格子点データをグループ化した例示図であり、
「○」で示される格子点データを５個ずつグループ化し
てある。一つのグループ化した格子点データが、一つの
セルプロセッサ２０で処理される。セルプロセッサ２０
では、ブロードキャストデータから必要とするグループ
化された格子点データをデータメモリ２０７に保存す
る。データメモリ２０７から、格子点データを順次読み
出してデータ処理する。
【００５０】共有メモリを介して接続されるセルプロセ
ッサ２０との間では、共有メモリを用いてデータ転送を
行う。共有メモリへのデータの書込動作を１サイクルと
すると、セルプロセッサ２０間のグループ化されたデー
タの転送は、２ｎサイクルで行うことができる。各セル
プロセッサ２０を同期的に動作させ、共有メモリへの書
き込みと演算とをパイプライン処理のように同時に実行
することにより、セルプロセッサ２０間の通信と演算を
同時に行うことができる。
ッサ２０との間では、共有メモリを用いてデータ転送を
行う。共有メモリへのデータの書込動作を１サイクルと
すると、セルプロセッサ２０間のグループ化されたデー
タの転送は、２ｎサイクルで行うことができる。各セル
プロセッサ２０を同期的に動作させ、共有メモリへの書
き込みと演算とをパイプライン処理のように同時に実行
することにより、セルプロセッサ２０間の通信と演算を
同時に行うことができる。
【００５１】次のブロードキャストデータは、グループ
化された格子点データのデータ処理が終了する度に、Ｂ
ＣＭＣ１０によりブロードキャストされる。セルプロセ
ッサ２０は、ブロードキャストされるデータのｉ、ｊに
より、必要なデータか否かを判断する。ブロードキャス
トデータをグループ化することにより行又は列方向のデ
ータを処理可能であり、共有データを介してデータ転送
することにより列又は行方向のデータ処理が可能とな
る。
化された格子点データのデータ処理が終了する度に、Ｂ
ＣＭＣ１０によりブロードキャストされる。セルプロセ
ッサ２０は、ブロードキャストされるデータのｉ、ｊに
より、必要なデータか否かを判断する。ブロードキャス
トデータをグループ化することにより行又は列方向のデ
ータを処理可能であり、共有データを介してデータ転送
することにより列又は行方向のデータ処理が可能とな
る。
【００５２】［実施例２］この実施例では、すべてのセ
ルプロセッサ２０のうち、一部のセルプロセッサ２０に
より処理されたデータのみを使用する場合の例を、図７
を参照して説明する。図７において、「○」はセルプロ
セッサを表しており、網掛された「○」がデータ処理を
行うセルプロセッサ、「●」が必要とされるデータを保
持するセルプロセッサである。このようなマルチプロセ
ッサシステムは、ホップフィールドの連想記憶器の実現
に有用である。各セルプロセッサ２０は、データ処理結
果である状態変数値とその状態変数値の重要度を表す重
み係数とを保持するものとする。また、セルプロセッサ
２０には、番号が付されており、ＢＣＭＣ１０は、番号
順にセルプロセッサ２０から状態変数値を取り込む。Ｂ
ＣＭＣ１０は、すべてのセルプロセッサ２０から取り込
んだ状態変数値をブロードキャストデータとしてブロー
ドキャストする。各セルプロセッサ２０は、ブロードキ
ャストデータから必要な状態変数値のみを選択して重み
係数との積和演算を行い、状態変数値を更新する。必要
な状態変数値が、ブロードキャストデータに含まれるす
べての状態変数値の場合、すべてのプロセッサにより処
理されたデータを使用する処理に該当することとなる。
ルプロセッサ２０のうち、一部のセルプロセッサ２０に
より処理されたデータのみを使用する場合の例を、図７
を参照して説明する。図７において、「○」はセルプロ
セッサを表しており、網掛された「○」がデータ処理を
行うセルプロセッサ、「●」が必要とされるデータを保
持するセルプロセッサである。このようなマルチプロセ
ッサシステムは、ホップフィールドの連想記憶器の実現
に有用である。各セルプロセッサ２０は、データ処理結
果である状態変数値とその状態変数値の重要度を表す重
み係数とを保持するものとする。また、セルプロセッサ
２０には、番号が付されており、ＢＣＭＣ１０は、番号
順にセルプロセッサ２０から状態変数値を取り込む。Ｂ
ＣＭＣ１０は、すべてのセルプロセッサ２０から取り込
んだ状態変数値をブロードキャストデータとしてブロー
ドキャストする。各セルプロセッサ２０は、ブロードキ
ャストデータから必要な状態変数値のみを選択して重み
係数との積和演算を行い、状態変数値を更新する。必要
な状態変数値が、ブロードキャストデータに含まれるす
べての状態変数値の場合、すべてのプロセッサにより処
理されたデータを使用する処理に該当することとなる。
【００５３】［実施例３］次に、パターンマッチング計
算処理の例を説明する。ここでは、入力データの特徴に
最も類似するデータを保持するセルプロセッサ２０を特
定する処理を行う。この処理は、以下のようにして行
う。各セルプロセッサ２０は、予め比較対象となるテン
プレートデータを保持する。ＢＣＭＣ１０は、入力デー
タをすべてのセルプロセッサ２０にブロードキャストす
る。各セルプロセッサ２０は、自らが保持するテンプレ
ートデータの特徴と入力データの特徴との差分値を算出
する。差分値は、ＩＤとともにＷＴＡ・総和回路３０へ
送られる。ＷＴＡ・総和回路３０は、最大値モードで動
作する。入力レジスタの整数レジスタはＩＤを保持し、
浮動小数点レジスタは差分値を保持する。差分値を比較
器３０４により比較して、小さい方の差分値とそれに付
随するＩＤを出力レジスタ３０６へ送る。これをＷＴＡ
・総和回路３０全体で行い、最も小さい差分値とそれに
付随するＩＤを求める。このＩＤ及び差分値をＢＣＭＣ
１０へ送る。ＢＣＭＣ１０は、ＩＤによりセルプロセッ
サ２０を特定する。これにより、入力データの特徴に最
も類似するテンプレートデータ及び入力データの特徴と
最も類似するテンプレートデータとの差分値も検出でき
る。
算処理の例を説明する。ここでは、入力データの特徴に
最も類似するデータを保持するセルプロセッサ２０を特
定する処理を行う。この処理は、以下のようにして行
う。各セルプロセッサ２０は、予め比較対象となるテン
プレートデータを保持する。ＢＣＭＣ１０は、入力デー
タをすべてのセルプロセッサ２０にブロードキャストす
る。各セルプロセッサ２０は、自らが保持するテンプレ
ートデータの特徴と入力データの特徴との差分値を算出
する。差分値は、ＩＤとともにＷＴＡ・総和回路３０へ
送られる。ＷＴＡ・総和回路３０は、最大値モードで動
作する。入力レジスタの整数レジスタはＩＤを保持し、
浮動小数点レジスタは差分値を保持する。差分値を比較
器３０４により比較して、小さい方の差分値とそれに付
随するＩＤを出力レジスタ３０６へ送る。これをＷＴＡ
・総和回路３０全体で行い、最も小さい差分値とそれに
付随するＩＤを求める。このＩＤ及び差分値をＢＣＭＣ
１０へ送る。ＢＣＭＣ１０は、ＩＤによりセルプロセッ
サ２０を特定する。これにより、入力データの特徴に最
も類似するテンプレートデータ及び入力データの特徴と
最も類似するテンプレートデータとの差分値も検出でき
る。
【００５４】［実施例４］次に、画像処理等の際に用い
られる、動くオブジェクトの衝突判定アルゴリズムの処
理例について説明する。「衝突判定アルゴリズム」は、
ある空間内に存在するｎ個のオブジェクト（物体）が互
いに他のオブジェクトと衝突するかどうか、衝突する場
合はどの程度の強度かを判定するアルゴリズムである。
ｎ個のオブジェクトの空間分布には偏りがあり、ｍ個の
クラスタに分かれているとする。ここでは、例えば、１
個のオブジェクトが、他の（ｎ−１）個のオブジェクト
のいずれと最も強く衝突するかについて判定するものと
する。図９は、このような空間内のオブジェクトの例示
図であり、「○」で表されるオブジェクトを矩形で囲ん
で１クラスタとしており、図９ではオブジェクトが５個
のクラスタに分けられている。オブジェクトを示すデー
タは、ＢＣＭＣ１０からブロードキャストされ、クラス
タ毎にセルプロセッサ２０に取り込まれる。セルプロセ
ッサ２０は、取り込んだ１つのクラスタに含まれるオブ
ジェクトに関する空間内での位置、運動についての処理
を行う。図９の例では、セルプロセッサＡ〜Ｅにより５
個のクラスタに分けられたオブジェクトに関する処理が
行われる。図１０により、衝突判定アルゴリズムの処理
の流れを説明する。
られる、動くオブジェクトの衝突判定アルゴリズムの処
理例について説明する。「衝突判定アルゴリズム」は、
ある空間内に存在するｎ個のオブジェクト（物体）が互
いに他のオブジェクトと衝突するかどうか、衝突する場
合はどの程度の強度かを判定するアルゴリズムである。
ｎ個のオブジェクトの空間分布には偏りがあり、ｍ個の
クラスタに分かれているとする。ここでは、例えば、１
個のオブジェクトが、他の（ｎ−１）個のオブジェクト
のいずれと最も強く衝突するかについて判定するものと
する。図９は、このような空間内のオブジェクトの例示
図であり、「○」で表されるオブジェクトを矩形で囲ん
で１クラスタとしており、図９ではオブジェクトが５個
のクラスタに分けられている。オブジェクトを示すデー
タは、ＢＣＭＣ１０からブロードキャストされ、クラス
タ毎にセルプロセッサ２０に取り込まれる。セルプロセ
ッサ２０は、取り込んだ１つのクラスタに含まれるオブ
ジェクトに関する空間内での位置、運動についての処理
を行う。図９の例では、セルプロセッサＡ〜Ｅにより５
個のクラスタに分けられたオブジェクトに関する処理が
行われる。図１０により、衝突判定アルゴリズムの処理
の流れを説明する。
【００５５】ＢＣＭＣ１０は、オブジェクトの位置や速
度のデータを含むオブジェクトデータと、当該オブジェ
クトが属するクラスタを示すクラスタデータとを含むブ
ロードキャストデータを生成し、すべてのセルプロセッ
サ２０にブロードキャストする（ステップＳ２０１）。
各セルプロセッサ２０は、ブロードキャストデータか
ら、オブジェクトデータをクラスタデータに基づいて取
捨選択して取り込む。オブジェクトデータを取り込んだ
セルプロセッサ２０は、オブジェクトの現在の位置デー
タと速度データとから、単位時間後の新しい位置データ
を算出する。新しい位置データから、新しいバウンディ
ングボックスの値を得る（ステップＳ２０２）。バウン
ディングボックスとは、例えば、図９における、オブジ
ェクトを囲む矩形である。バウンディングボックスの値
とは、例えば、バウンディングボックスの頂点の座標で
ある。ＢＣＭＣ１０は、オブジェクトの新しい位置デー
タを各セルプロセッサ２０から取り込んで位置データを
更新する（ステップＳ２０３）。
度のデータを含むオブジェクトデータと、当該オブジェ
クトが属するクラスタを示すクラスタデータとを含むブ
ロードキャストデータを生成し、すべてのセルプロセッ
サ２０にブロードキャストする（ステップＳ２０１）。
各セルプロセッサ２０は、ブロードキャストデータか
ら、オブジェクトデータをクラスタデータに基づいて取
捨選択して取り込む。オブジェクトデータを取り込んだ
セルプロセッサ２０は、オブジェクトの現在の位置デー
タと速度データとから、単位時間後の新しい位置データ
を算出する。新しい位置データから、新しいバウンディ
ングボックスの値を得る（ステップＳ２０２）。バウン
ディングボックスとは、例えば、図９における、オブジ
ェクトを囲む矩形である。バウンディングボックスの値
とは、例えば、バウンディングボックスの頂点の座標で
ある。ＢＣＭＣ１０は、オブジェクトの新しい位置デー
タを各セルプロセッサ２０から取り込んで位置データを
更新する（ステップＳ２０３）。
【００５６】次に、ＢＣＭＣ１０は、取得した新しい位
置データ等を含むオブジェクトデータを一つずつ全セル
プロセッサ２０にブロードキャストする（ステップＳ２
０４）。つまり、衝突判定の対象となる１個のオブジェ
クト（以下、「判定対象オブジェクト」という）の位置
を表す位置データを全セルプロセッサ２０に送る。各セ
ルプロセッサ２０では、まず、ステップＳ２０２で計算
したバウンディングボックスを用いて、判定対象オブジ
ェクトが衝突する可能性があるか否かを判断する（ステ
ップＳ２０５）。具体的には、判定対象オブジェクトの
位置がバウンディングボックス内にあるか否かを判断す
る。衝突する可能性がある場合、つまり、判定対象オブ
ジェクトがバウンディングボックス内にある場合は（ス
テップＳ２０５：Y）、そのセルプロセッサ２０で処理
される、バウンディングボックス内の各オブジェクトと
の距離計算を順次行い（ステップＳ２０６）、衝突の判
定を行う（ステップＳ２０７）。判定対象オブジェクト
がバウンディングボックス内のいずれかのオブジェクト
と衝突する場合には（ステップＳ２０７：Y）、その衝
突による衝撃の強さを定量的に表すデータ（衝突強度デ
ータ）、衝突による判定対象オブジェクトへの影響を表
すデータ等を含む衝突データを生成する（ステップＳ２
０８）。また、セルプロセッサ２０は、生成した衝突デ
ータのうち衝突強度データを、そのＩＤとともにＷＴＡ
・総和回路３０に送る（ステップＳ２０９）。
置データ等を含むオブジェクトデータを一つずつ全セル
プロセッサ２０にブロードキャストする（ステップＳ２
０４）。つまり、衝突判定の対象となる１個のオブジェ
クト（以下、「判定対象オブジェクト」という）の位置
を表す位置データを全セルプロセッサ２０に送る。各セ
ルプロセッサ２０では、まず、ステップＳ２０２で計算
したバウンディングボックスを用いて、判定対象オブジ
ェクトが衝突する可能性があるか否かを判断する（ステ
ップＳ２０５）。具体的には、判定対象オブジェクトの
位置がバウンディングボックス内にあるか否かを判断す
る。衝突する可能性がある場合、つまり、判定対象オブ
ジェクトがバウンディングボックス内にある場合は（ス
テップＳ２０５：Y）、そのセルプロセッサ２０で処理
される、バウンディングボックス内の各オブジェクトと
の距離計算を順次行い（ステップＳ２０６）、衝突の判
定を行う（ステップＳ２０７）。判定対象オブジェクト
がバウンディングボックス内のいずれかのオブジェクト
と衝突する場合には（ステップＳ２０７：Y）、その衝
突による衝撃の強さを定量的に表すデータ（衝突強度デ
ータ）、衝突による判定対象オブジェクトへの影響を表
すデータ等を含む衝突データを生成する（ステップＳ２
０８）。また、セルプロセッサ２０は、生成した衝突デ
ータのうち衝突強度データを、そのＩＤとともにＷＴＡ
・総和回路３０に送る（ステップＳ２０９）。
【００５７】判定対象オブジェクトがバウンディングボ
ックス外にある場合（ステップＳ２０５：N）、または
距離計算の結果、衝突しないと判定した場合（ステップ
Ｓ２０７：N）、各セルプロセッサ２０は、ＷＴＡ・総
和回路３０に、例えば「−１．０」を、衝突強度データ
として送る（ステップＳ２１０）。ＷＴＡ・総和回路３
０は最大値モードで動作する。ＷＴＡ・総和回路３０
は、セルプロセッサ２０から送られる衝突強度データを
比較して、最も衝突による衝撃の強さが大きいことを表
す衝突強度データを検出して（ステップＳ２１１）、検
出した衝突強度データを生成したセルプロセッサ２０を
特定する。そして特定したセルプロセッサ２０を表すＩ
ＤをＢＣＭＣ１０へ送る。ＢＣＭＣ１０は、ＷＴＡ・総
和回路３０の最上段から送られたＩＤにより表されるセ
ルプロセッサ２０から衝突データを取得する（ステップ
Ｓ２１２）。ステップＳ２０４以降の処理をすべてのオ
ブジェクトについて行うことにより、空間内のすべての
オブジェクト間の衝突判定が行われる。
ックス外にある場合（ステップＳ２０５：N）、または
距離計算の結果、衝突しないと判定した場合（ステップ
Ｓ２０７：N）、各セルプロセッサ２０は、ＷＴＡ・総
和回路３０に、例えば「−１．０」を、衝突強度データ
として送る（ステップＳ２１０）。ＷＴＡ・総和回路３
０は最大値モードで動作する。ＷＴＡ・総和回路３０
は、セルプロセッサ２０から送られる衝突強度データを
比較して、最も衝突による衝撃の強さが大きいことを表
す衝突強度データを検出して（ステップＳ２１１）、検
出した衝突強度データを生成したセルプロセッサ２０を
特定する。そして特定したセルプロセッサ２０を表すＩ
ＤをＢＣＭＣ１０へ送る。ＢＣＭＣ１０は、ＷＴＡ・総
和回路３０の最上段から送られたＩＤにより表されるセ
ルプロセッサ２０から衝突データを取得する（ステップ
Ｓ２１２）。ステップＳ２０４以降の処理をすべてのオ
ブジェクトについて行うことにより、空間内のすべての
オブジェクト間の衝突判定が行われる。
【００５８】［実施例５］次に、ＷＴＡ・総和回路３０
の加算器３０５を用いる場合の例を説明する。各セルプ
ロセッサ２０は、データ処理結果をＷＴＡ・総和回路３
０へ入力する。ＷＴＡ・総和回路３０では、加算器３０
５によりデータ処理結果を加算し、最終的に、すべての
セルプロセッサ２０のデータ処理結果の総和を得る。こ
のようにして、ＷＴＡ・総和回路３０により高速にデー
タ処理結果の総和を得ることが可能である。データ処理
結果の総和は、ＢＣＭＣ１０に送られて、各セルプロセ
ッサ２０にブロードキャストにより、高速に送信可能で
ある。データ処理結果の総和は、例えば、ニューロなど
の最適化計算において、正規化計算に用いられる。
の加算器３０５を用いる場合の例を説明する。各セルプ
ロセッサ２０は、データ処理結果をＷＴＡ・総和回路３
０へ入力する。ＷＴＡ・総和回路３０では、加算器３０
５によりデータ処理結果を加算し、最終的に、すべての
セルプロセッサ２０のデータ処理結果の総和を得る。こ
のようにして、ＷＴＡ・総和回路３０により高速にデー
タ処理結果の総和を得ることが可能である。データ処理
結果の総和は、ＢＣＭＣ１０に送られて、各セルプロセ
ッサ２０にブロードキャストにより、高速に送信可能で
ある。データ処理結果の総和は、例えば、ニューロなど
の最適化計算において、正規化計算に用いられる。
【００５９】以上の説明において、ＢＣＭＣ１０とＷＴ
Ａ・総和回路３０とは各々独立したものとしたが、ＢＣ
ＭＣ１０にＷＴＡ・総和回路３０を組み込んだ一つのブ
ロックとして、コントローラを構成してもよい。
Ａ・総和回路３０とは各々独立したものとしたが、ＢＣ
ＭＣ１０にＷＴＡ・総和回路３０を組み込んだ一つのブ
ロックとして、コントローラを構成してもよい。
【００６０】なお、以上の説明は、データ処理手段がセ
ルプロセッサ２０であり、制御手段がコントローラ（Ｂ
ＣＭＣ１０）である場合の例であるが、本発明の構成要
素は、このような例に限定されるものではない。例えば
複数のデータ処理端末を広域ネットワークを介して双方
向通信が可能な形態で接続し、そのうちの一つ又は複数
のデータ処理端末を制御手段、他の複数のデータ処理端
末をデータ処理手段として動作させ、制御手段に、複数
のデータ処理手段の一部又は全部より受け取ったデータ
処理結果及び少なくとも一つのデータ処理手段によるデ
ータ処理に用いるデータを含むブロードキャストデータ
をブロードキャストする機能をもたせ、複数のデータ処
理手段の各々に、制御手段によりブロードキャストされ
たブロードキャストデータから自らが行うデータ処理に
必要なデータのみを取捨選択してデータ処理を行うとと
もに、その処理結果を制御手段に送出させる機能をもた
せるようにしてもよい。
ルプロセッサ２０であり、制御手段がコントローラ（Ｂ
ＣＭＣ１０）である場合の例であるが、本発明の構成要
素は、このような例に限定されるものではない。例えば
複数のデータ処理端末を広域ネットワークを介して双方
向通信が可能な形態で接続し、そのうちの一つ又は複数
のデータ処理端末を制御手段、他の複数のデータ処理端
末をデータ処理手段として動作させ、制御手段に、複数
のデータ処理手段の一部又は全部より受け取ったデータ
処理結果及び少なくとも一つのデータ処理手段によるデ
ータ処理に用いるデータを含むブロードキャストデータ
をブロードキャストする機能をもたせ、複数のデータ処
理手段の各々に、制御手段によりブロードキャストされ
たブロードキャストデータから自らが行うデータ処理に
必要なデータのみを取捨選択してデータ処理を行うとと
もに、その処理結果を制御手段に送出させる機能をもた
せるようにしてもよい。
【００６１】また、複数のデータ処理手段として、予め
定めた識別情報（例えば上述した識別データ）によりそ
れを特定できる汎用のデータ処理端末を用い、これらの
汎用のデータ処理端末と双方向通信可能なサーバ、ある
いはＣＰＵ及びメモリを内蔵した半導体デバイスを搭載
した装置をのみをもってデータ処理システムを構成する
ようにしてもよい。この場合のサーバ又は装置は、その
内部のＣＰＵが所定のコンピュータプログラムを読み込
んで実行することにより、サーバ本体又は装置内に、少
なくとも一つのデータ処理手段としてのデータ処理端末
を特定するとともに特定したデータ処理端末の識別情報
とそのデータ処理端末宛のデータ処理用データとを含む
ブロードキャストデータを生成する機能と、複数のデー
タ処理端末の一部又は全部から当該データ処理端末で行
われたデータの処理結果を取得する機能と、受け取った
処理結果をブロードキャストデータに含め、当該ブロー
ドキャストデータを複数のデータ処理端末の各々にブロ
ードキャストする機能とを形成するものである。
定めた識別情報（例えば上述した識別データ）によりそ
れを特定できる汎用のデータ処理端末を用い、これらの
汎用のデータ処理端末と双方向通信可能なサーバ、ある
いはＣＰＵ及びメモリを内蔵した半導体デバイスを搭載
した装置をのみをもってデータ処理システムを構成する
ようにしてもよい。この場合のサーバ又は装置は、その
内部のＣＰＵが所定のコンピュータプログラムを読み込
んで実行することにより、サーバ本体又は装置内に、少
なくとも一つのデータ処理手段としてのデータ処理端末
を特定するとともに特定したデータ処理端末の識別情報
とそのデータ処理端末宛のデータ処理用データとを含む
ブロードキャストデータを生成する機能と、複数のデー
タ処理端末の一部又は全部から当該データ処理端末で行
われたデータの処理結果を取得する機能と、受け取った
処理結果をブロードキャストデータに含め、当該ブロー
ドキャストデータを複数のデータ処理端末の各々にブロ
ードキャストする機能とを形成するものである。
【００６２】
【発明の効果】以上のような本発明により、複数のデー
タ処理手段を用いる場合のデータ処理手段間のデータ処
理を効率的に行えるようになる。
タ処理手段を用いる場合のデータ処理手段間のデータ処
理を効率的に行えるようになる。
【図１】本発明を適用したマルチプロセッサシステムの
構成例を示した図。
構成例を示した図。
【図２】ＢＣＭＣの構成図。
【図３】セルプロセッサの構成図。
【図４】ＷＴＡ・総和回路の構成図。
【図５】本実施形態によるマルチプロセッサシステムの
処理の流れを示すフローチャート。
処理の流れを示すフローチャート。
【図６】隣接するプロセッサのデータ処理結果を使用す
る概念図。
る概念図。
【図７】一部のプロセッサのデータ処理結果を使用する
概念図。
概念図。
【図８】格子点データをグループ化した例示図。
【図９】オブジェクトをクラスタに分けた場合の例示
図。
図。
【図１０】衝突判定アルゴリズムの処理の流れを示すフ
ローチャート。
ローチャート。
１０ ＢＣＭＣ １０１ ＣＰＵコア １０２ メインメモリ １０３ ＤＭＡＣ ２０ セルプロセッサ ２０１ セルＣＰＵ ２０２ 入力バッファ ２０３ 出力バッファ ２０４ ＷＴＡバッファ ２０５ プログラムコントローラ ２０６ 命令メモリ ２０７ データメモリ ３０ ＷＴＡ・総和回路 ３０１ 第１入力レジスタ ３０２ 第２入力レジスタ ３０３ 切換器 ３０４ 比較器 ３０５ 加算器 ３０６ 出力レジスタ
Claims (16)
- 【請求項１】 データ処理を行う複数のプロセッサと、
前記複数のプロセッサに対してデータ処理に用いるデー
タを含むブロードキャストデータをブロードキャストす
るコントローラとを備えており、 前記複数のプロセッサの各々は、前記コントローラによ
りブロードキャストされた前記ブロードキャストデータ
から、自らが行うデータ処理に必要なデータのみを取捨
選択してデータ処理を行うものである、 マルチプロセッサシステム。 - 【請求項２】 前記コントローラは、データ処理を行っ
た各々のプロセッサから処理結果を取得するとともに、
取得した処理結果を前記ブロードキャストデータとして
すべてのプロセッサ宛にブロードキャストするものであ
る、 請求項１記載のマルチプロセッサシステム。 - 【請求項３】 前記複数のプロセッサの各々には、各々
のプロセッサを識別するための識別データが割り当てら
れており、 前記コントローラは、前記処理結果にその取得元のプロ
セッサの識別データが付されたブロードキャストデータ
を生成してブロードキャストするものであり、 前記複数のプロセッサは、受け取った前記ブロードキャ
ストデータに含まれる前記識別データに基づいて次のタ
イミングで自らが行うべきデータ処理に必要な前記処理
結果を取捨選択するものである、 請求項１記載のマルチプロセッサシステム。 - 【請求項４】 前記複数のプロセッサのうちデータ処理
を終了したプロセッサからその識別データを取得し、取
得した識別データを所定の順序で前記コントローラへ送
出するソート機構をさらに備えており、 前記コントローラが、前記ソート機構より受け取った識
別データをもとに前記処理結果を取得するように構成さ
れている、 請求項３記載のマルチプロセッサシステム。 - 【請求項５】 前記コントローラにおける前記処理結果
の読み取り順序を定める優先度データを生成する手段を
備えており、 前記データ処理を終了したプロセッサは、自らの識別デ
ータと共にその処理についての前記優先度データを前記
ソート機構に送出するように構成されており、 前記ソート機構は、前記優先度データに基づいて前記識
別データの送出順序を決定するように構成されている、 請求項４記載のマルチプロセッサシステム。 - 【請求項６】 前記ソート機構が、前記プロセッサと同
数のレジスタと、 各プロセッサから送出された前記識別データ及び優先度
データを当該プロセッサに対応する前記レジスタに記録
させる手段と、 各レジスタに記録されている識別データの順序性を前記
優先度データ同士の比較によって判定する比較器とを備
え、 この比較器による判定結果に基づいて前記識別データの
送出順序を決定するように構成されている、 請求項５記載のマルチプロセッサシステム。 - 【請求項７】 前記コントローラは、データ記録用のメ
モリと、前記ソート機構より受け取った識別データによ
り特定されるプロセッサから前記処理結果を取得して前
記メモリに記録する記録制御手段と、 前記メモリに記録されている前記処理結果を読み出すと
ともにその処理結果及び前記受け取った識別データを含
んで前記ブロードキャストデータを生成するデータ生成
手段とを有するものである、 請求項４記載のマルチプロセッサシステム。 - 【請求項８】 前記複数のプロセッサの各々が、 前記ブロードキャストデータに自らが行うデータ処理に
必要なデータが含まれているか否かを判断し、前記必要
なデータが含まれている場合にそのデータのみを取捨選
択してデータ処理を行うデータ処理機構と、 前記コントローラからの要請に応じて前記データ処理機
構で行ったデータの処理結果を自らの識別データと共に
前記コントローラへ送出する手段と、 データ処理の終了を契機に自らの識別データを含む処理
終了通知データを前記ソート機構へ送出する手段とを含
んで構成されている、 請求項４記載のマルチプロセッサシステム。 - 【請求項９】 それぞれ、入力される入力データとの比
較対象となるテンプレートデータを保持する複数のプロ
セッサと、前記複数のプロセッサに対して前記入力デー
タをブロードキャストするコントローラと、前記複数の
プロセッサの各々の出力を比較する比較機構とを備えて
おり、 前記複数のプロセッサが保持するテンプレートデータ
は、それぞれ他のプロセッサが保持するテンプレートデ
ータとは異なるものであり、 前記複数のプロセッサの各々は、前記コントローラによ
りブロードキャストされた前記入力データの特徴と自ら
が保持するテンプレートデータの特徴との差分値を算出
するとともに、算出した前記差分値と自らを識別するた
めの識別データとのペアデータを前記比較機構へ送出す
るものであり、 前記比較機構は、前記複数のプロセッサの各々から受け
取った前記差分値に基づいていずれか一つの差分値を選
択し、選択した差分値とペアデータとなる識別データを
前記コントローラへ送出するものであり、 前記コントローラは、前記比較機構から受け取った識別
データに基づいて前記複数のプロセッサの中から一つの
プロセッサを特定するものである、 マルチプロセッサシステム。 - 【請求項１０】 データ処理を行う複数のプロセッサ
と、前記複数のプロセッサに対してデータ処理に用いる
データをブロードキャストするコントローラと、前記複
数のプロセッサによるデータの処理結果の総和を算出す
る総和回路と、を備えており、 前記複数のプロセッサの各々は、前記コントローラによ
りブロードキャストされた前記データから処理に必要な
データのみを取捨選択してデータ処理を行うとともに、
処理結果を前記総和回路へ送信するものであり、 前記総和回路は、前記複数のプロセッサの各々から送信
された前記処理結果の総和を算出して前記コントローラ
へ送出するものであり、 前記コントローラは、前記総和回路から受け取った前記
処理結果の総和を前記複数のプロセッサにブロードキャ
ストするものである、 マルチプロセッサシステム。 - 【請求項１１】 前記複数のプロセッサの少なくとも一
部が共有メモリを介して互いにリング接続されており、
リング接続されたプロセッサ間では前記共有メモリを介
してデータの受け渡しを行うように構成されている、 請求項１、９又は１０記載のマルチプロセッサシステ
ム。 - 【請求項１２】 それぞれデータの処理を行う複数のデ
ータ処理手段と、前記複数のデータ処理手段の各々の動
作を制御する制御手段とを有する装置又はシステムにお
いて実行される方法であって、 前記制御手段が、前記複数のプロセッサのうちデータ処
理を行ったものから所定の順序でデータの処理結果を取
得するとともに取得した処理結果及び取得元のデータ処
理手段を識別するための識別データとを含むブロードキ
ャストデータを生成し、このブロードキャストデータを
前記複数のデータ処理手段宛にブロードキャストする段
階と、 前記複数のデータ処理手段の少なくとも一つが、前記制
御手段より受け取ったブロードキャストデータの中か
ら、それに含まれる前記識別データに基づいて特定した
一部の処理結果のみを選択してデータ処理を行い、その
処理結果を、自らを表す識別データと共に前記制御手段
宛に送出する段階と、を有することを特徴とする、デー
タ処理方法。 - 【請求項１３】 データ処理を行う複数のデータ処理手
段と、前記複数のデータ処理手段の一部又は全部より受
け取ったデータ処理結果及び少なくとも一つの前記デー
タ処理手段によるデータ処理に用いるデータを含むブロ
ードキャストデータをブロードキャストする制御手段と
を備えており、 前記複数のデータ処理手段の各々は、前記制御手段によ
りブロードキャストされた前記ブロードキャストデータ
から自らが行うデータ処理に必要なデータのみを取捨選
択してデータ処理を行うとともに、その処理結果を前記
制御手段に送出するものである、 データ処理システム。 - 【請求項１４】 データ処理を行う複数のデータ処理手
段の各々との間で双方向通信を行うシステムであって、 少なくとも一つの前記データ処理手段を特定するととも
に特定したデータ処理手段の識別情報とそのデータ処理
手段宛のデータ処理用データとを含むブロードキャスト
データを生成する手段と、 前記複数のデータ処理手段の一部又は全部から当該デー
タ処理手段で行われたデータの処理結果を取得する手段
と、 受け取った前記処理結果を前記ブロードキャストデータ
に含め、当該ブロードキャストデータを前記複数のデー
タ処理手段の各々にブロードキャストする手段とを備え
てなる、データ処理システム。 - 【請求項１５】 データ処理を行う複数のデータ処理手
段の各々との間で双方向通信を行う、コンピュータ搭載
の装置に於いて、前記コンピュータに以下の機能を形成
させるためのコンピュータプログラム。 （１）少なくとも一つの前記データ処理手段を特定する
とともに特定したデータ処理手段の識別情報とそのデー
タ処理手段宛のデータ処理用データとを含むブロードキ
ャストデータを生成する手段、（２）前記複数のデータ
処理手段の一部又は全部から当該データ処理手段で行わ
れたデータの処理結果を取得する手段、（３）受け取っ
た前記処理結果を前記ブロードキャストデータに含め、
当該ブロードキャストデータを前記複数のデータ処理手
段の各々にブロードキャストする手段。 - 【請求項１６】 データ処理を行う複数のデータ処理手
段の各々との間で双方向通信を行う、コンピュータ搭載
の装置に組み込まれることにより、前記コンピュータに
以下の機能を形成させる半導体デバイス。 （１）少なくとも一つの前記データ処理手段を特定する
とともに特定したデータ処理手段の識別情報とそのデー
タ処理手段宛のデータ処理用データとを含むブロードキ
ャストデータを生成する手段、（２）前記複数のデータ
処理手段の一部又は全部から当該データ処理手段で行わ
れたデータの処理結果を取得する手段、（３）受け取っ
た前記処理結果を前記ブロードキャストデータに含め、
当該ブロードキャストデータを前記複数のデータ処理手
段の各々にブロードキャストする手段。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289588A JP3426223B2 (ja) | 2000-09-27 | 2001-09-21 | マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム |
| US09/964,247 US7017158B2 (en) | 2000-09-27 | 2001-09-26 | Multi-processor system, data processing system, data processing method, and computer program |
| DE60144155T DE60144155D1 (de) | 2000-09-27 | 2001-09-27 | Multiprozessorsystem, datenverarbeitungssystem, datenverarbeitungsverfahren und rechnerprogramm |
| KR1020027006766A KR100866730B1 (ko) | 2000-09-27 | 2001-09-27 | 다중 프로세서 시스템, 데이터 처리 시스템, 데이터 처리방법 및 컴퓨터 프로그램 |
| TW090123900A TWI229265B (en) | 2000-09-27 | 2001-09-27 | Multi-processor system, data processing system, data processing method, and computer readable recording media |
| EP01972530A EP1324209B1 (en) | 2000-09-27 | 2001-09-27 | Multiprocessor system, data processing system, data processing method, and computer program |
| AT01972530T ATE500556T1 (de) | 2000-09-27 | 2001-09-27 | Multiprozessorsystem, datenverarbeitungssystem, datenverarbeitungsverfahren und rechnerprogramm |
| PCT/JP2001/008434 WO2002027513A1 (fr) | 2000-09-27 | 2001-09-27 | Systeme multiprocesseurs, systeme de traitement de donnees, procede de traitement de donnees et programme d'ordinateur |
| CNB018029167A CN1258154C (zh) | 2000-09-27 | 2001-09-27 | 多处理器系统、数据处理系统和数据处理方法 |
| AU2001292269A AU2001292269A1 (en) | 2000-09-27 | 2001-09-27 | Multiprocessor system, data processing system, data processing method, and computer program |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294732 | 2000-09-27 | ||
| JP2000-294732 | 2000-09-27 | ||
| JP2001289588A JP3426223B2 (ja) | 2000-09-27 | 2001-09-21 | マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003106871A Division JP3872034B2 (ja) | 2000-09-27 | 2003-04-10 | マルチプロセッサシステム、データ処理方法、データ処理システム、コンピュータプログラム、半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175288A true JP2002175288A (ja) | 2002-06-21 |
| JP3426223B2 JP3426223B2 (ja) | 2003-07-14 |
Family
ID=26600866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289588A Expired - Fee Related JP3426223B2 (ja) | 2000-09-27 | 2001-09-21 | マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7017158B2 (ja) |
| EP (1) | EP1324209B1 (ja) |
| JP (1) | JP3426223B2 (ja) |
| KR (1) | KR100866730B1 (ja) |
| CN (1) | CN1258154C (ja) |
| AT (1) | ATE500556T1 (ja) |
| AU (1) | AU2001292269A1 (ja) |
| DE (1) | DE60144155D1 (ja) |
| TW (1) | TWI229265B (ja) |
| WO (1) | WO2002027513A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285778A (ja) * | 2005-04-01 | 2006-10-19 | Hitachi Ltd | ストレージシステム及び記憶制御方法 |
| JP2006309586A (ja) * | 2005-04-28 | 2006-11-09 | Fujitsu Ltd | バッチスケジューリングプログラム、バッチスケジューリング方法およびバッチスケジューリング装置 |
| WO2010095476A1 (ja) * | 2009-02-18 | 2010-08-26 | 日本電気株式会社 | プロセッサ及びデータ収集方法 |
| US8271587B2 (en) | 2008-03-21 | 2012-09-18 | International Business Machines Corporation | Object movement control system, object movement control method, server and computer program |
| WO2020084693A1 (ja) * | 2018-10-23 | 2020-04-30 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989843B2 (en) * | 2000-06-29 | 2006-01-24 | Sun Microsystems, Inc. | Graphics system with an improved filtering adder tree |
| US8015567B2 (en) * | 2002-10-08 | 2011-09-06 | Netlogic Microsystems, Inc. | Advanced processor with mechanism for packet distribution at high line rate |
| US8478811B2 (en) | 2002-10-08 | 2013-07-02 | Netlogic Microsystems, Inc. | Advanced processor with credit based scheme for optimal packet flow in a multi-processor system on a chip |
| US9088474B2 (en) | 2002-10-08 | 2015-07-21 | Broadcom Corporation | Advanced processor with interfacing messaging network to a CPU |
| US7346757B2 (en) | 2002-10-08 | 2008-03-18 | Rmi Corporation | Advanced processor translation lookaside buffer management in a multithreaded system |
| US8037224B2 (en) | 2002-10-08 | 2011-10-11 | Netlogic Microsystems, Inc. | Delegating network processor operations to star topology serial bus interfaces |
| US8176298B2 (en) | 2002-10-08 | 2012-05-08 | Netlogic Microsystems, Inc. | Multi-core multi-threaded processing systems with instruction reordering in an in-order pipeline |
| US7334086B2 (en) * | 2002-10-08 | 2008-02-19 | Rmi Corporation | Advanced processor with system on a chip interconnect technology |
| US20050120185A1 (en) * | 2003-12-01 | 2005-06-02 | Sony Computer Entertainment Inc. | Methods and apparatus for efficient multi-tasking |
| US7444525B2 (en) * | 2005-05-25 | 2008-10-28 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing leakage current in a disabled SOI circuit |
| US7970956B2 (en) * | 2006-03-27 | 2011-06-28 | Ati Technologies, Inc. | Graphics-processing system and method of broadcasting write requests to multiple graphics devices |
| US9596324B2 (en) | 2008-02-08 | 2017-03-14 | Broadcom Corporation | System and method for parsing and allocating a plurality of packets to processor core threads |
| US7958341B1 (en) | 2008-07-07 | 2011-06-07 | Ovics | Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory |
| US7870365B1 (en) | 2008-07-07 | 2011-01-11 | Ovics | Matrix of processors with data stream instruction execution pipeline coupled to data switch linking to neighbor units by non-contentious command channel / data channel |
| US8327114B1 (en) | 2008-07-07 | 2012-12-04 | Ovics | Matrix processor proxy systems and methods |
| US8131975B1 (en) | 2008-07-07 | 2012-03-06 | Ovics | Matrix processor initialization systems and methods |
| US8145880B1 (en) | 2008-07-07 | 2012-03-27 | Ovics | Matrix processor data switch routing systems and methods |
| CN101478785B (zh) * | 2009-01-21 | 2010-08-04 | 华为技术有限公司 | 资源池管理系统及信号处理方法 |
| KR101651871B1 (ko) * | 2009-12-28 | 2016-09-09 | 삼성전자주식회사 | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 |
| US8850262B2 (en) * | 2010-10-12 | 2014-09-30 | International Business Machines Corporation | Inter-processor failure detection and recovery |
| CN102306371B (zh) * | 2011-07-14 | 2013-09-18 | 华中科技大学 | 一种分层并行的模块化序列图像实时处理装置 |
| KR101863605B1 (ko) | 2011-09-19 | 2018-07-06 | 삼성전자주식회사 | 스트림 데이터를 고속으로 처리하는 프로세서 |
| US9710768B2 (en) | 2011-09-23 | 2017-07-18 | Elwha Llc | Acquiring and transmitting event related tasks and subtasks to interface devices |
| US20130081052A1 (en) * | 2011-09-23 | 2013-03-28 | Elwha LLC, a limited liability company of the State of Delaware | Acquiring tasks and subtasks to be carried out by interface devices |
| CN106936994B (zh) | 2017-03-10 | 2019-10-01 | Oppo广东移动通信有限公司 | 一种广播接收者的控制方法、装置及移动终端 |
| JP7038608B2 (ja) * | 2018-06-15 | 2022-03-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN111290697B (zh) * | 2018-12-07 | 2022-01-28 | 上海寒武纪信息科技有限公司 | 数据压缩方法、编码电路和运算装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283976A (ja) | 1985-06-11 | 1986-12-13 | Sanyo Electric Co Ltd | パタ−ン認識装置 |
| US4739476A (en) * | 1985-08-01 | 1988-04-19 | General Electric Company | Local interconnection scheme for parallel processing architectures |
| JPH0247757A (ja) | 1988-08-09 | 1990-02-16 | Sanyo Electric Co Ltd | 情報処理装置 |
| JPH0814816B2 (ja) | 1988-09-19 | 1996-02-14 | 富士通株式会社 | 並列計算機 |
| EP0360527B1 (en) | 1988-09-19 | 1995-01-04 | Fujitsu Limited | Parallel computer system using a SIMD method |
| EP0411497B1 (en) | 1989-07-31 | 2000-01-26 | Hitachi, Ltd. | Data processing system and data transmission and processing method |
| JP2850387B2 (ja) | 1989-07-31 | 1999-01-27 | 株式会社日立製作所 | データ伝送方式 |
| JP2642039B2 (ja) * | 1992-05-22 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アレイ・プロセッサ |
| US5511212A (en) * | 1993-06-10 | 1996-04-23 | Rockoff; Todd E. | Multi-clock SIMD computer and instruction-cache-enhancement thereof |
| JPH0784966A (ja) | 1993-08-06 | 1995-03-31 | Toshiba Corp | データ処理装置 |
| US6516403B1 (en) * | 1999-04-28 | 2003-02-04 | Nec Corporation | System for synchronizing use of critical sections by multiple processors using the corresponding flag bits in the communication registers and access control register |
-
2001
- 2001-09-21 JP JP2001289588A patent/JP3426223B2/ja not_active Expired - Fee Related
- 2001-09-26 US US09/964,247 patent/US7017158B2/en not_active Expired - Lifetime
- 2001-09-27 TW TW090123900A patent/TWI229265B/zh not_active IP Right Cessation
- 2001-09-27 DE DE60144155T patent/DE60144155D1/de not_active Expired - Lifetime
- 2001-09-27 KR KR1020027006766A patent/KR100866730B1/ko active IP Right Grant
- 2001-09-27 AU AU2001292269A patent/AU2001292269A1/en not_active Abandoned
- 2001-09-27 EP EP01972530A patent/EP1324209B1/en not_active Expired - Lifetime
- 2001-09-27 WO PCT/JP2001/008434 patent/WO2002027513A1/ja active Application Filing
- 2001-09-27 AT AT01972530T patent/ATE500556T1/de not_active IP Right Cessation
- 2001-09-27 CN CNB018029167A patent/CN1258154C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006285778A (ja) * | 2005-04-01 | 2006-10-19 | Hitachi Ltd | ストレージシステム及び記憶制御方法 |
| JP2006309586A (ja) * | 2005-04-28 | 2006-11-09 | Fujitsu Ltd | バッチスケジューリングプログラム、バッチスケジューリング方法およびバッチスケジューリング装置 |
| JP4555145B2 (ja) * | 2005-04-28 | 2010-09-29 | 富士通株式会社 | バッチスケジューリングプログラム、バッチスケジューリング方法およびバッチスケジューリング装置 |
| US8407709B2 (en) | 2005-04-28 | 2013-03-26 | Fujitsu Limited | Method and apparatus for batch scheduling, and computer product |
| US8271587B2 (en) | 2008-03-21 | 2012-09-18 | International Business Machines Corporation | Object movement control system, object movement control method, server and computer program |
| WO2010095476A1 (ja) * | 2009-02-18 | 2010-08-26 | 日本電気株式会社 | プロセッサ及びデータ収集方法 |
| JP2010191696A (ja) * | 2009-02-18 | 2010-09-02 | Nec Corp | プロセッサ及びデータ収集方法 |
| JP4539889B2 (ja) * | 2009-02-18 | 2010-09-08 | 日本電気株式会社 | プロセッサ及びデータ収集方法 |
| WO2020084693A1 (ja) * | 2018-10-23 | 2020-04-30 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| JPWO2020084693A1 (ja) * | 2018-10-23 | 2021-09-02 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| JP7004083B2 (ja) | 2018-10-23 | 2022-01-21 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1258154C (zh) | 2006-05-31 |
| KR100866730B1 (ko) | 2008-11-03 |
| ATE500556T1 (de) | 2011-03-15 |
| KR20020059430A (ko) | 2002-07-12 |
| EP1324209A1 (en) | 2003-07-02 |
| US7017158B2 (en) | 2006-03-21 |
| EP1324209B1 (en) | 2011-03-02 |
| AU2001292269A1 (en) | 2002-04-08 |
| TWI229265B (en) | 2005-03-11 |
| EP1324209A4 (en) | 2008-12-17 |
| WO2002027513A1 (fr) | 2002-04-04 |
| US20020059509A1 (en) | 2002-05-16 |
| JP3426223B2 (ja) | 2003-07-14 |
| CN1392985A (zh) | 2003-01-22 |
| DE60144155D1 (de) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426223B2 (ja) | マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム | |
| CN109104876B (zh) | 一种运算装置及相关产品 | |
| US11074717B2 (en) | Detecting and estimating the pose of an object using a neural network model | |
| JP2624733B2 (ja) | イメージ理解マシーン用のコンピュータ装置 | |
| US5325510A (en) | Multiprocessor system and architecture with a computation system for minimizing duplicate read requests | |
| TW201917566A (zh) | 深度視覺處理器 | |
| JPH02501599A (ja) | 多重プロセッサ・アレイにおける仮想処理手法および仮想プロセッサ | |
| CN101467160A (zh) | Simd处理器上的模式检测 | |
| US8165386B1 (en) | Apparatus and method for measuring audience data from image stream using dynamically-configurable hardware architecture | |
| CN110059797B (zh) | 一种计算装置及相关产品 | |
| WO2017116517A1 (en) | Data driven scheduler on multiple computing cores | |
| CN111783966A (zh) | 一种深度卷积神经网络硬件并行加速器的硬件装置及方法 | |
| JPH07104948B2 (ja) | イメージ理解マシーンおよびイメージ分析方法 | |
| US20220147804A1 (en) | Computation unit, related apparatus, and method | |
| CN110738317A (zh) | 基于fpga的可变形卷积网络运算方法、装置和系统 | |
| CN114554279A (zh) | 基于远程分析的触发器响应剪辑提取 | |
| Peng et al. | Adaptive runtime exploiting sparsity in tensor of deep learning neural network on heterogeneous systems | |
| CN111199276B (zh) | 数据处理方法及相关产品 | |
| JP3872034B2 (ja) | マルチプロセッサシステム、データ処理方法、データ処理システム、コンピュータプログラム、半導体デバイス | |
| CN113095476A (zh) | 一种用于通用张量计算的硬件加速装置及方法 | |
| JP2002140717A (ja) | 画像処理方法及び装置、コンピュータプログラム | |
| Borges | AlexNet deep neural network on a many core platform | |
| Zhang et al. | An effective 2-dimension graph partitioning for work stealing assisted graph processing on multi-FPGAs | |
| WO2020125092A1 (zh) | 计算装置及板卡 | |
| WO2017056168A1 (ja) | 情報処理システムおよび情報処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3426223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140509 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |