JP2002174675A - 時間領域整相方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 補間処理量を削減した時間領域整相方法及び
装置を提供する。 【解決手段】 整相テーブル算出器7が、センサの遅延
補償量を算出し、これに基づいて遅延オフセット値を算
出する。また、この遅延補償量と遅延オフセット値によ
る遅延補償量との差をオーバーサンプリングの倍率に応
じて所属パターンとして分類する。バッファ回路3-1〜3
-Nは、現時刻に対し遅延オフセット値に基づく時間をず
らしてセンサからの信号を取り込み遅延補償を行う。加
算制御器4-1〜4-4は、バッファ回路3-1〜3-Nからの遅延
補償された出力信号の中から同じ所属パターンに属する
もの同士の加算処理を行う。この加算処理結果は各々対
応する補間フィルタ5-1〜5-4に入力され、ここで基準時
刻への補間処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ソーナー等におい
て、目標の信号成分の抽出や目標方位の推定等のため
に、複数のセンサで構成されたセンサアレイを用い、各
センサ毎に遅延補償をかけることで、目標方向にビーム
を形成する時間領域整相方法およびその装置に関するも
のである。

【０００２】

【従来の技術】従来、この種の時間領域整相方法の一つ
として、各センサの時系列データをＬ倍にオーバーサン
プリングし、オーバーサンプリングしたサンプリング間
隔単位で整相方位に対応した遅延補償を行う整相方法が
ある。図５は従来の時間領域整相装置の構成例であり、
50-1〜50-Nは音響センサに対応した入力端子、51-1〜51
-Nは補間フィルタ、52は空間窓乗算器、53-1〜53-Nはバ
ッファ回路、54は整相テーブル算出器、55は加算器、56
は出力端子である。

【０００３】次に動作について説明する。センサアレイ
（Ｎ個の音響センサで構成されている）で受信された信
号は、デジタル信号の時系列データとして入力され、各
センサ毎に補間フィルタ51-1〜51-Nに出力される。補間
フィルタ51-1は、入力端子50-1を通じて、Ｎ個のセンサ
アレイ中の第１のセンサで受信した信号を取り込み、次
式の補間フィルタリング処理により、Ｌ倍にサンプリン
グ周波数を増加させ、その結果を空間窓乗算器52に出力
する。

【０００４】

【数１】 ただし、n：センサ番号 n=1,2,3,・・・,N Xh_n(m)：n番目のセンサの補間フィルタリンク゛出力 X0_n(m)：n番目のセンサの受信信号X_n(i)の時系列テ゛ータ間にL
-1個の0データを挿入してサンフ゜リンク゛周波数をＬ倍に増加
した時系列テ゛ータ 2・J+1：補間フィルタの次数

【０００５】補間フィルタ51-2〜51-Nに関しても同様
に、 Ｎ個のセンサアレイ中の第２〜第Ｎのセンサで受
信した信号を取り込み、（式１）の補間フィルタリング
処理により、Ｌ倍にサンプリング周波数を増加させ、そ
の結果を空間窓乗算器52に出力する。空間窓乗算器52は
補間フィルタ51-1〜51-Nから入力した補間フィルタリン
グ処理結果に対して、各センサ毎にシェーディング係数
ａ1〜ａNをそれぞれ乗算し、その結果をバッファ回路53
-1〜53-Nに各センサ毎にそれぞれ出力する。

【０００６】一方整相テーブル算出器54は整相方位が指
定されると、次式により各センサ毎の遅延補償量τnを
算出し、第１のセンサの遅延補償量τ1に関してはバッ
ファ回路53-1に、同様に、第２〜第Ｎのセンサの遅延補
償量τ2〜τNに関してはバッファ回路53-2〜53-Nに出力
する。

【０００７】

【数２】 ただし、c：音速 fs：サンフ゜リンク゛周波数 e(θ)：θ方向に整相する場合の整相ヘ゛クトル ｐ_n：ｎ番目のセンサの整相中心に対する位置ヘ゛クトル <a, b>：ヘ゛クトルａとヘ゛クトルｂの内積

【０００８】バッファ回路53-1は整相テーブル算出器54
から遅延補償量τ1を入力すると、現時刻からτ1だけず
れた位置から第１のセンサの空間窓乗算結果をＬ個間隔
で取り出すことで遅延補償を行い、その遅延補償結果を
加算器55に出力する。同様に、バッファ回路53-2〜53-N
に関しても、整相テーブル算出器54から遅延補償量τ2
〜τNを入力すると、各センサ毎に現時刻からτ2〜τN
だけずれた位置から空間窓乗算結果をＬ個間隔で取り出
すことで遅延補償を行い、その遅延補償結果を加算器55
に出力する。

【０００９】加算器55はバッファ回路53-1〜53-Nからの
遅延補償結果を入力すると、各サンプル毎に加算処理を
行うことで整相処理を実施し、その結果を出力端子56に
出力する。出力端子56から出力された整相出力は、周波
数分析やパワー算出等、各種の信号処理の入力信号とし
て使用される。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
時間領域整相方法には、以下のような問題が存在した。
従来技術の時間領域整相方法では、各センサの時系列信
号のサンプリング周波数をＬ倍に増加させる必要がある
ため、該時間領域整相方法をハードウエアで構築しよう
とした場合は、前記補間フィルタの規模が非常に大きく
なり、また、該時間領域整相方法をＤＳＰ等のソフトウ
エアで実現しようとした場合には、多大な処理量、また
は非常に高速なＤＳＰが必要になる。そこで、本発明
は、上記問題点を除去し、時間領域整相装置の性能を劣
化させること無く、前記補間フィルタのハード規模を削
減または処理量を低減させることのできる時間領域整相
方法及びその装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、各センサで受
信した信号を、基準サンプリング周波数のＬ倍の倍率で
オーバーサンプリングしたのと同等の精度で遅延補償を
行う時間領域整相方法及び装置において、次の手段を設
けることで上記課題を解決したものである。まず、第１
の発明においては、指定された整相方位におけるセンサ
毎の遅延補償量を算出する工程と、この遅延補償量を前
記基準サンプリング周波数に基づいて遅延オフセット値
に換算する工程と、実際の遅延補償量と前記遅延オフセ
ット値による遅延補償量との差を前記オーバーサンプリ
ングの倍率に応じて所属パターンとして分類する工程
と、前記各センサの出力信号を前記遅延オフセット値に
基づいて遅延補償する工程と、この遅延補償された出力
信号の中から同じ所属パターンに属するもの同士の加算
処理を行う工程と、この加算結果に基づいて基準時刻へ
の補間処理を行う工程を有する。

【００１２】次に第２の発明においては、第１の発明に
おける前記基準時刻への補間処理を行う工程が、前記加
算結果に対して前記所属パターン毎に補間フィルタリン
グ処理を行う工程と、その結果を加算する工程とを含む
ようにしたものである。

【００１３】さらに、第３の発明においては、第１の発
明における前記加算処理を行う工程が、前記遅延補償さ
れた各センサからの出力信号を加算器に順次入力し、こ
れと加算メモリに前記所属パターン毎に記憶されている
前回の出力データとの加算を行い、その加算結果を元の
位置に格納し直す工程を含み、前記基準時刻への補間処
理を行う工程が、全ての所属パターンについて加算処理
を行った後、間引き補間フィルタリング処理を行う工程
を含むようにしたものである。

【００１４】さらに、第４の発明においては、第１の発
明における前記遅延補償量を算出する工程が、指定され
た整相方位の単位ベクトルと各センサの位置ベクトルと
の内積から補償すべき距離差を算出し、この距離差を音
速で除算することにより各センサ毎に補償すべき遅延時
間を算出する工程を含み、前記遅延オフセット値に換算
する工程が、前記各センサ毎の補償すべき遅延時間に前
記基準サンプリング周波数及びオーバーサンプリングの
倍率を乗算してこれを整数化し、この整数化した乗算結
果を前記オーバーサンプリングの倍率で整数除算して商
を算出する工程を含み、前記所属パターンとして分類す
る工程が、前記整数化した乗算結果を前記オーバーサン
プリングの倍率で整数除算して剰余を算出する工程を含
むようにしたものである。

【００１５】さらに、第５の発明においては、第１の発
明における前記遅延オフセット値に換算する工程が、２
面構成の遅延オフセットテーブルを使用し、一方の面を
整相処理に使用している場合には、他方の面には音速補
正を行った遅延オフセット値を格納して遅延オフセット
値を更新し、更新終了後に使用する面を切り替える工程
を含み、前記所属パターンとして分類する工程が、２面
構成の所属パターンテーブルを使用し、一方の面を整相
処理に使用している場合には、他方の面には音速補正を
行った所属パターンを格納して所属パターンを更新し、
更新終了後に使用する面を切り替える工程を含むように
したものである。

【００１６】さらに、第６の発明においては、指定され
た整相方位におけるセンサ毎の遅延補償量を算出する手
段と、この遅延補償量を前記基準サンプリング周波数に
基づいて遅延オフセット値に換算する手段と、実際の遅
延補償量と前記遅延オフセット値による遅延補償量との
差を前記オーバーサンプリングの倍率に応じて所属パタ
ーンとして分類する手段と、前記各センサの出力信号を
前記遅延オフセット値に基づいて遅延補償する手段と、
この遅延補償された出力信号の中から同じ所属パターン
に属するもの同士の加算処理を行う手段と、この加算結
果に基づいて基準時刻への補間処理を行う手段とを有す
る。

【００１７】さらに、第７の発明においては、第６の発
明における前記基準時刻への補間処理を行う手段が、前
記加算結果に対して前記所属パターン毎に補間フィルタ
リング処理を行う手段と、その結果を加算する手段とを
含むようにしたものである。

【００１８】さらに、第８の発明においては、第６の発
明における前記加算処理を行う手段が、前記遅延補償さ
れた各センサからの出力信号の一つを選択して出力する
セレクタと、加算結果を順次記憶する加算メモリと、前
記セレクタの出力信号を順次入力し、これと前記加算メ
モリから前記所属パターンに基づいて読み出した出力デ
ータとを加算する加算器と、前記セレクタの選択動作や
前記加算メモリの読み出し及び更新動作を制御する制御
器とを含み、前記基準時刻への補間処理を行う手段が、
全ての所属パターンについて加算処理を行った加算結果
に対し、間引き補間フィルタリング処理を行う間引き補
間フィルタを含むようにしたものである。

【００１９】さらに、第９の発明においては、第６の発
明における前記遅延補償量を算出する手段が、指定され
た整相方位の単位ベクトルと各センサの位置ベクトルと
の内積から補償すべき距離差を算出し、この距離差を音
速で除算することにより各センサ毎に補償すべき遅延時
間を算出する手段を含み、前記遅延オフセット値に換算
する手段が、前記各センサ毎の補償すべき遅延時間に前
記基準サンプリング周波数及びオーバーサンプリングの
倍率を乗算してこれを整数化し、この整数化した乗算結
果を前記オーバーサンプリングの倍率で整数除算して商
を算出する手段を含み、前記所属パターンとして分類す
る手段が、前記整数化した乗算結果を前記オーバーサン
プリングの倍率で整数除算して剰余を算出する手段を含
むようにしたものである。

【００２０】さらに、第１０の発明においては、第６の
発明における前記遅延オフセット値に換算する手段が、
２面構成の遅延オフセットテーブルを使用し、一方の面
を整相処理に使用している場合には、他方の面には音速
補正を行った遅延オフセット値を格納して遅延オフセッ
ト値を更新し、更新終了後に使用する面を切り替える手
段を含み、前記所属パターンとして分類する手段が、２
面構成の所属パターンテーブルを使用し、一方の面を整
相処理に使用している場合には、他方の面には音速補正
を行った所属パターンを格納して所属パターンを更新
し、更新終了後に使用する面を切り替える手段を含むよ
うにしたものである。

【００２１】

【発明の実施の形態】以下に本発明の第１の実施例につ
いて説明する。図１は本発明の第１および第３の実施例
に共通な時間領域整相器の構成例である。第１の実施例
と第３の実施例の相違点は整相テーブル算出器７の詳細
構成である。以下、オーバーサンプリングの倍率Ｌを４
倍として動作の詳細を説明する。

【００２２】図１において、1-1〜1-Nは音響センサに対
応した入力端子、２は空間窓乗算器、3-1〜3-Nはバッフ
ァ回路、4-1〜4-4は加算制御器、5-1〜5-4は補間フィル
タ、６は加算器、７は整相テーブル算出器、８は出力端
子である。図３は第１の実施例における整相テーブル算
出器７の詳細構成例で、21は距離差情報算出器、22は遅
延時間算出器、23は遅延オフセット算出器、24は所属パ
ターン算出器、25はバッファ回路3-1〜3-Nとの接続端
子、26は加算制御器4-1〜4-4との接続端子である。図３
は第２の実施例における整相テーブル算出器７の詳細構
成例でもある。ここで、従来技術と同じ構成要素には同
じ番号を付与している。

【００２３】次に動作について説明する。 センサアレ
イで受信された信号x_n(i)(n=1,2,・・・,N)は、デジタル信
号の時系列データとして入力され、空間窓乗算器２に出
力される。空間窓乗算器２は入力端子1-1〜1-Nから入力
した各センサの時系列データに対して、各センサ毎にシ
ェーディング係数ａ1〜ａNをそれぞれ乗算し、その結果
a_n・x_n(i)(n=1,2,・・・,N)をバッファ回路3-1〜3-Nに各セ
ンサ毎にそれぞれ出力する。

【００２４】一方整相テーブル算出器７は整相方位が指
定されると、整相テーブル算出器７内の距離差情報算出
器21で、各センサ毎に整相方位ベクトルと音響中心から
各センサ位置への位置ベクトルの内積値を次式により計
算し、その内積値を該整相方位に対する各センサの距離
差情報ｒ(n,θ)として遅延時間算出器22に出力する。

【００２５】ｒ(n,θ)＝<e(θ),ｐ_n> （式３） ただし、n：センサ番号 n=1,2,3,・・・,N e(θ)：θ方向に整相する場合の整相ヘ゛クトル ｐ_n：ｎ番目のセンサの整相中心に対する位置ヘ゛クトル <a,b>：ヘ゛クトルａとヘ゛クトルｂの内積

【００２６】ここでは、整相方位が指定されると、（式
３）により、距離差情報を算出するとして説明している
が、指定される整相方位の範囲が決まっている場合は、
その範囲内を複数の方位に分割し、分割した方位の全て
に関して（式３）の計算により距離差情報を事前に算出
して距離差テーブルとして構成しておき、整相方位が指
定されると距離差テーブルから距離差情報ｒ(n,θ)を読
み出し、遅延時間算出器22に出力するようにしても良
い。

【００２７】遅延時間算出器22は外部もしくは事前に設
定された音速情報を用いて、前記距離差情報ｒ(n,θ)を
音速情報ｃで除算することにより、補償すべき遅延時間
τ(n,θ）を算出し、算出結果を遅延オフセット算出器2
3および所属パターン算出器24に出力する。

【００２８】遅延オフセット算出器23は遅延時間算出器
22からの補償すべき遅延時間τ(n,θ）を用いて、遅延
オフセット値Ｔ(n,θ）を次式により算出し、その結果
を出力端子25を通じて、遅延オフセット値Ｔ(1,θ）を
バッファ回路3-1に、遅延オフセット値Ｔ(2,θ）をバッ
ファ回路3-2に、以下同様に、遅延オフセット値Ｔ(N,
θ）をバッファ回路3-Nに出力する。

【００２９】 Ｔ(n,θ)＝Fix(Fix(Ｌ・fs・τ(n,θ)＋0.5)／Ｌ) （式４） ただし、n：センサ番号 n=1,2,3,・・・,N ｆ_s：時系列データx_n(i)のサンプリング周波数 Ｌ：オーハ゛ーサンフ゜リンク゛の倍率（本実施例ではL=4) Fix(x)：ｘの値の整数化

【００３０】（式４）の計算において、Ｌでの除算はい
わゆる整数除算であるが、Ｌが２のべき乗であれば（Ｌ
＝２^k）であれば、Ｌで除算する代わりに次式のようにK
ビットのシフト操作で計算することもできる。

【００３１】 Ｔ(n,θ)＝(Fix(Ｌ・fs・τ(n,θ)＋0.5)) >> k （式５）

【００３２】所属パターン算出器24は遅延時間算出器22
からの補償すべき遅延時間τ(n,θ）を用いて、所属パ
ターンＱ(n,θ）を次式により算出し、その結果Ｑ(n,
θ）(n=1,2,・・・,N)を出力端子26を通じて、加算制御器4
-1〜4-4に出力する。

【００３３】 Ｑ(n,θ)＝mod(Fix(Ｌ・fs・τ(n,θ)＋0.5)，Ｌ) （式６） ただし、n：センサ番号 n=1,2,3,・・・,N ｆ_s：時系列データx_n(i)のサンプリング周波数 Ｌ：オーハ゛ーサンフ゜リンク゛の倍率（本実施例ではL=4) mod(x,y)：ｘをyで除算した時の剰余

【００３４】（式６）の計算において、Ｌが２のべき乗
であれば、（式６）の剰余計算は次式のようにＬ−１と
の論理積演算（マスク操作）で計算することもできる。

【００３５】 Ｑ(n,θ)＝(Fix(Ｌ・fs・τ(n,θ)＋0.5))＆(Ｌ-1) （式７）

【００３６】バッファ回路3-1は整相テーブル算出器７
から遅延補償量Ｔ(1,θ)を入力すると、現時刻に対し遅
延補償量Ｔ(1,θ)だけずれた位置から第１のセンサの空
間窓乗算結果を取り出すことで遅延補償を行い、その遅
延補償結果a₁・x₁(i-Ｔ(1,θ))を加算制御器4-1〜4-4に
出力する。ここで、バッファ回路からの取り出し間隔は
従来技術の構成例ではＬ個間隔であったが、本発明にお
いてはオーバーサンプリングをしていないので、１個間
隔の取り出しとなる。

【００３７】バッファ回路3-2〜3-Nに関しても同様に、
整相テーブル算出器７から遅延オフセット値Ｔ(2,θ)〜
Ｔ(N,θ)をそれぞれ入力すると、各センサ毎に現時刻に
対し遅延オフセット値Ｔ(2,θ)〜Ｔ(N,θ)だけずれた位
置から第２〜第Ｎのセンサの空間窓乗算結果を取り出す
ことで遅延補償を行い、その遅延補償結果a_n・x_n(i-Ｔ
(n,θ))(n=2,・・・,N)を加算制御器4-1〜4-4に出力する。

【００３８】加算制御器4-1はバッファ回路3-1からは遅
延補償結果a₁・x₁(i-Ｔ(1,θ))を、同様に、バッファ回
路3-2〜3-Nからは遅延補償結果a₂・x₂(i-Ｔ(2,θ))〜a_N・
x_N(i-Ｔ(N,θ))を、整相テーブル算出器７内の所属パタ
ーン算出器24から整相方位θに関する所属パターンＱ
(n,θ）(n=1,2,・・・,N)を接続端子26を通じて入力する
と、次式に示すように、所属パターンＱ(n,θ）(n=1,2,
・・・,N)から該加算制御器4-1が担当する所属パターンか
どうかを判断し、所属パターンＱ(n,θ）が０であるセ
ンサに関してのみ加算処理を行い、その結果y₁(i)を補
間フィルタ5-1に出力する。

【００３９】

【数３】

【００４０】同様に、加算制御器4-2は所属パターンＱ
(n,θ）が１であるセンサに関してのみ加算処理を行い
その結果y₂(i)を、加算制御器4-3は所属パターンＱ(n,
θ）が2であるセンサに関してのみ加算処理を行いその
結果y₃(i)を、加算制御器4-4は所属パターンＱ(n,θ）
が３であるセンサに関してのみ加算処理を行いその結果
y₄(i)を、補間フィルタ5-2、5-3、5-4にそれぞれ出力す
る。

【００４１】

【数４】

【数５】

【数６】

【００４２】補間フィルタ5-1は、加算制御器4-1からの
部分加算結果y₁(i)を入力すると、次式の補間フィルタ
リング処理により、基準時間位置への補間処理を行い、
その結果z₁(i)を加算器６に出力する。

【００４３】

【数７】 ただし、α₁：基準時刻に対する初期位相

【００４４】同様に、補間フィルタ5-2〜5-4に関して
も、加算制御器4-2〜4-4からの部分加算結果y₂(i)〜y
₄(i)を入力すると、次式の補間フィルタリング処理によ
り、基準時間位置への補間処理を行い、その結果z_u(i)
を加算器６に出力する。

【００４５】

【数８】

【００４６】加算器６は補間フィルタ5-1からは補間結
果z₁(i)を、補間フィルタ5-2からは補間結果z₂(i)を、
補間フィルタ5-3からは補間結果z₃(i)を、補間フィルタ
5-4からは補間結果z₄(i)を入力すると、次式の加算処理
を行い、その結果z_beam(i)を出力端子８に出力する。

【００４７】

【数９】

【００４８】出力端子８から出力された整相出力は、周
波数分析やパワー算出等、各種の信号処理の入力信号と
して使用される。

【００４９】このように第１の実施例によれば、整相テ
ーブルとして、各センサ毎に遅延オフセット値と所属パ
ターンを算出し、遅延オフセット値に従い遅延補償した
空間窓乗算結果に対して、所属パターン毎にまず加算処
理を行い、加算結果に対して基準時刻への補間フィルタ
リング処理を行うようにしたので、補間フィルタのハー
ド規模、または処理量を大幅に削減できる。

【００５０】（第２の実施例）の説明 次に、本発明の第２の実施例について説明する。図２は
本発明の第２および第４の実施例に共通な時間領域整相
器の構成例である。第２の実施例と第４の実施例の相違
点は整相テーブル算出器７の詳細構成である。第１の実
施例とは異なり、オーバーサンプリングの倍率Ｌを４倍
とは特に限定せずに説明をする。なお、第１の実施例と
同じ部分については同一の番号を付与している。図２に
おいて、10はセレクタ、11は加算器、12は制御器、13は
加算メモリ、14は間引き補間フィルタである。加算メモ
リ13は整相処理サンプル数Ｍ×オーバーサンプリングの
倍率Ｌのサイズのメモリで構成されている。整相テーブ
ル算出器７の構成は第１の実施例と同様に、図３の構成
となっている。

【００５１】次に動作について説明する。 センサアレ
イで受信された信号x_n(i)(n=1,2,・・・,N)は、デジタル信
号の時系列データとして入力され、空間窓乗算器２に出
力される。空間窓乗算器２は入力端子1-1〜1-Nから入力
した各センサの時系列データに対して、各センサ毎にシ
ェーディング係数ａ1〜ａNをそれぞれ乗算し、その結果
a_n・x_n(i)(n=1,2,・・・,N)をバッファ回路3-1〜3-Nに各セ
ンサ毎にそれぞれ出力する。

【００５２】一方整相テーブル算出器７は整相方位が指
定されると、整相テーブル算出器７内の距離差情報算出
器21で、各センサ毎に整相方位ベクトルと音響中心から
各センサ位置への位置ベクトルの内積値を（式３）によ
り計算し、その内積値を該整相方位に対する各センサの
距離差情報ｒ(n,θ)として遅延時間算出器22に出力す
る。第１の実施例と同様に、指定される整相方位の範囲
が決まっている場合は、その範囲内を複数の方位に分割
し、分割した方位の全てに関して（式３）の計算により
距離差情報を事前に算出して距離差テーブルとして構成
しておき、整相方位が指定されると距離差テーブルから
距離差情報ｒ(n,θ)を読み出し、遅延時間算出器22に出
力するようにしても良い。

【００５３】遅延時間算出器22は外部もしくは事前に設
定された音速情報を用いて、前記距離差情報ｒ(n,θ)を
音速情報ｃで除算することにより、補償すべき遅延時間
τ(n,θ）を算出し、算出結果を遅延オフセット算出器2
3および所属パターン算出器24に出力する。

【００５４】遅延オフセット算出器23は遅延時間算出器
22からの補償すべき遅延時間τ(n,θ）を用いて、遅延
オフセット値Ｔ(n,θ）を（式４）により算出し、その
結果を出力端子25を通じて、遅延オフセット値Ｔ(1,
θ）をバッファ回路3-1に、遅延オフセット値Ｔ(2,θ）
をバッファ回路3-2に、以下同様に、遅延オフセット値
Ｔ(N,θ）をバッファ回路3-Nに出力する。第１の実施例
と同様に、Ｌが２のべき乗であれば、（式５）を用いて
計算しても良い。

【００５５】所属パターン算出器24は遅延時間算出器22
からの補償すべき遅延時間τ(n,θ）を用いて、所属パ
ターンＱ(n,θ）を（式６）により算出し、その結果Ｑ
(n,θ）(n=1,2,・・・,N)を出力端子26を通じて、加算メモ
リ13に出力する。第１の実施例と同様に、Ｌが２のべき
乗であれば、（式７）を用いて計算しても良い。

【００５６】一方、制御器12はまず、加算メモリ13に整
相処理の開始信号を出力する。加算メモリ13は制御器12
からの整相処理の開始信号を入力すると、加算メモリの
内容を０でクリアする。

【００５７】さらに、制御器12はセレクタ10をバッファ
回路3-1と加算器11とが接続されるように制御するとと
もに、加算メモリ13を制御して、加算メモリ内１３の第
１のセンサに関する加算結果を加算器１１へ出力させ
る。

【００５８】バッファ回路3-1は整相テーブル算出器７
から遅延補償量Ｔ(1,θ)を入力すると、現時刻に対し遅
延補償量Ｔ(1,θ)だけずれた位置から第１のセンサの空
間窓乗算結果を取り出すことで遅延補償を行い、その遅
延補償結果a₁・x₁(i-Ｔ(1,θ))をＭサンプル分、セレク
タ10を通じて加算器11に出力する。ここで、バッファ回
路からの取り出し間隔は従来技術の構成例ではＬ個間隔
であったが、第１の実施例と同様に１個間隔の取り出し
となる。

【００５９】加算メモリ13は制御器12からの第１のセン
サに関する制御信号を入力すると、整相テーブル算出器
７内の所属パターン算出器24から出力された第１のセン
サの所属パターンＱ(1,θ）に基づき、加算メモリ内の
加算結果y_add(i*Ｌ＋Ｑ(1,θ))(i=0,1,2,3,・・・,M-1)を
加算器11に出力する。

【００６０】加算器11はバッファ回路3-1からの遅延補
償結果a₁・x₁(i-Ｔ(1,θ))に加算メモリ13からの加算結
果y_add(i*Ｌ＋Ｑ(1,θ))を加算し、その結果を加算メモ
リ13に出力する。加算メモリ13は加算結果を元の位置に
格納し直す。すなわち、加算器11と加算メモリ13とで次
式の計算を行う。

【００６１】 i=0,1,2,3,・・・,M-1

【００６２】次に、制御器12はセレクタ10をバッファ回
路3-2と加算器11とが接続されるように制御するととも
に、加算メモリ13を制御して、加算メモリ内１３の第２
のセンサに関する加算結果を加算器１１へ出力させる。

【００６３】バッファ回路3-2は整相テーブル算出器７
から遅延補償量Ｔ(2,θ)を入力すると、現時刻に対し遅
延補償量Ｔ(2,θ)だけずれた位置から第２のセンサの空
間窓乗算結果を取り出すことで遅延補償を行い、その遅
延補償結果a₂・x₂(i-Ｔ(2,θ))をＭサンプル分、セレク
タ10を通じて加算器11に出力する。

【００６４】加算メモリ13は制御器12からの第２のセン
サに関する制御信号を入力すると、整相テーブル算出器
７内の所属パターン算出器24から出力された第２のセン
サの所属パターンＱ(2,θ）に基づき、加算メモリ内の
加算結果y_add(i*Ｌ＋Ｑ(2,θ))(i=0,1,2,3,・・・,M-1)を
加算器11に出力する。

【００６５】加算器11はバッファ回路3-2からの遅延補
償結果a₂・x₂(i-Ｔ(2,θ))に加算メモリ13からの加算結
果y_add(i*Ｌ＋Ｑ(2,θ))を加算し、その結果を加算メモ
リ13に出力する。加算メモリ13は加算結果を元の位置に
格納し直す。以上の処理を第Ｎのセンサまで実施するこ
とで次式の加算処理を実施する。

【００６６】 n=1,2,3,・・・,N i=0,1,2,3,・・・,M-1

【００６７】第Ｎのセンサまで実施後、制御器12は加算
メモリ13に対して、第Ｎのセンサまでの加算結果を間引
き補間フィルタ14に出力するための出力制御信号を加算
メモリ13に出力する。加算メモリ13は制御器12からの出
力制御信号を入力すると、加算メモリ13の加算結果を間
引き補間フィルタ14に出力する。間引き補間フィルタ14
は加算メモリ13からの加算結果を入力すると、次式によ
り間引きフィルタリング処理を行い、その結果を出力端
子８に出力する。

【００６８】

【数１０】 i=0,1,2,3,・・・,M-1 ただし、β：基準時刻に対する初期位相

【００６９】第１の実施例と同様に、出力端子８から出
力された整相出力は、周波数分析やパワー算出等、各種
の信号処理の入力信号として使用される。

【００７０】このように第２の実施例によれば、整相テ
ーブルとして、各センサ毎に遅延オフセット値と所属パ
ターンを算出し、遅延オフセット値に従い遅延補償した
空間窓乗算結果に対して、加算メモリを使用して加算処
理を行い、加算結果に対して基準時刻への間引き補間フ
ィルタリング処理を行うようにしたので、第１の実施例
と同様に、補間フィルタのハード規模、または処理量を
大幅に削減できる。

【００７１】（第３の実施例）の説明 次に、本発明の第３の実施例について説明する。第３の
実施例の詳細構成例を図１に示す。図１は第１の実施例
と同じ構成ではあるが、第１の実施例と第３の実施例の
相違点は整相テーブル算出器７の詳細構成が図３ではな
く、図４を用いている点である。なお、第１の実施例と
同じ部分については同一の番号を付与している。図４に
おいて、41は距離差テーブル、22は遅延時間算出器、30
は遅延オフセット算出器、31は所属パターン算出器、32
は更新制御器、33、34、35、36はセレクタ、37-1と37-2
は遅延オフセットテーブル、38-1と38-2は所属パターン
テーブル、39はバッファ回路3-1〜3-Nとの接続端子、40
は加算制御器4-1〜4-4との接続端子である。図４は第４
の実施例における整相テーブル算出器７の詳細構成例で
もある。図４の整相テーブル算出器７の詳細構成が第１
の実施例と異なる点は、遅延オフセット算出器30の出力
側に算出した遅延オフセット値を格納する遅延オフセッ
トテーブルを２面、所属パターン算出器31の出力側に算
出した所属パターンを格納する所属パターンテーブルを
２面それぞれに設け、片側を整相に使用する面、もう片
側を最新の音速情報を用いて更新する面とし、更新制御
器32とセレクタ33〜36により、それらを切り替えられる
ようにした点である。

【００７２】整相テーブル算出器７以外の動作は第１の
実施例と全く同一であるので、以下、第１の実施例と異
なる点を中心に、その動作を説明する。整相テーブル算
出器７は、整相方位範囲において複数に分割された整相
方位に関して（式３）の計算により距離差情報を事前に
算出した距離差テーブル41から今回の周期で更新する分
の距離差テーブル内の距離差情報ｒ(n,θ)を遅延時間算
出器22に出力する。

【００７３】遅延時間算出器22は外部からの音速情報を
用いて、前記距離差情報ｒ(n,θ)を音速情報ｃで除算す
ることにより、補償すべき遅延時間τ(n,θ）を算出
し、算出結果を遅延オフセット算出器30および所属パタ
ーン算出器31に出力する。

【００７４】遅延オフセット算出器30は遅延時間算出器
22からの補償すべき遅延時間τ(n,θ）を用いて、遅延
オフセット値Ｔ(n,θ）を（式４）または（式５）によ
り算出し、その結果Ｔ(n,θ）(n=1,2,・・・,N)をセレクタ
33に出力する。

【００７５】所属パターン算出器31は遅延時間算出器22
からの補償すべき遅延時間τ(n,θ）を用いて、所属パ
ターンＱ(n,θ）を（式６）または（式７）により算出
し、その結果Ｑ(n,θ）(n=1,2,・・・,N)をセレクタ34に出
力する。

【００７６】一方、更新制御器32はセレクタ33および34
と、セレクタ35および36の接続を排他接続するように各
セレクタを制御する。すなわち、遅延オフセット算出器
30と遅延オフセットテーブル37-1を接続するようにセレ
クタ33を制御した場合には、遅延オフセットテーブル37
-2と接続端子39が接続されるように、遅延オフセット算
出器30と遅延オフセットテーブル37-2を接続するように
セレクタ33を制御した場合には、遅延オフセットテーブ
ル37-1と接続端子39が接続されるように、セレクタ33と
35を排他接続する。セレクタ34と36についても同様であ
る。

【００７７】今、遅延オフセット算出器30と遅延オフセ
ットテーブル37-1が接続されるようにセレクタ33が制御
されている場合、セレクタ33は遅延オフセット算出器30
からの遅延オフセット値Ｔ(n,θ）を遅延オフセットテ
ーブル37-1に出力する。遅延オフセットテーブル37-1
は、今回の更新された分の遅延オフセット値の更新を図
る。また、所属パターン算出器31と所属パターンテーブ
ル38-1が接続されるようにセレクタ34が制御されている
場合、セレクタ34は所属パターン算出器31からの所属パ
ターンＱ(n,θ）を所属パターンテーブル38-1に出力す
る。遅所属パターンテーブル38-1は、今回の更新された
分の所属パターンの更新を図る。遅延オフセットテーブ
ル37-2は整相に使用される側の面の整相テーブルであ
り、遅延オフセットテーブル37-2は指定された整相方位
に関する遅延オフセット値Ｔ(n,θ）を出力端子39を通
じて、遅延オフセット値Ｔ(1,θ）をバッファ回路3-1
に、遅延オフセット値Ｔ(2,θ）をバッファ回路3-2に、
以下同様に、遅延オフセット値Ｔ(N,θ）をバッファ回
路3-Nに出力する。所属パターンテーブル38-2は指定さ
れた整相方位に関する所属パターンＱ(n,θ）を出力端
子40を通じて、加算制御器4-1〜4-4に出力する。

【００７８】以上の操作を繰り返すことによって、遅延
オフセットテーブル37-1の全ての遅延オフセット値Ｔ
(n,θ）が新しい音速情報で更新された場合に、更新制
御器32は、更新に使用する面と整相に使用する面を切り
替えるために、遅延オフセット算出器30と遅延オフセッ
トテーブル37-2を接続するようにセレクタ33を、遅延オ
フセットテーブル37-1と接続端子39が接続されるように
セレクタ35を制御する。同様に、所属パターンテーブル
38-1の全ての所属パターンＱ(n,θ）が新しい音速情報
で更新された場合に、更新制御器32は、更新に使用する
面と整相に使用する面を切り替えるために、所属パター
ン算出器31と所属パターンテーブル38-2を接続するよう
にセレクタ34を、所属パターンテーブル38-1と接続端子
40が接続されるようにセレクタ36を制御する。以下、第
１の実施例と同様に処理されていく。

【００７９】このように第３の実施例によれば、第１の
実施例と同様に、整相テーブルとして、各センサ毎に遅
延オフセット値と所属パターンを算出し、遅延オフセッ
ト値に従い遅延補償した空間窓乗算結果に対して、所属
パターン毎にまず加算処理を行い、加算結果に対して基
準時刻への補間フィルタリング処理を行うようにしたの
で、補間フィルタのハード規模、または処理量を大幅に
削減できるとともに、さらに、遅延オフセットテーブル
と所属パターンテーブルを更新面と整相面の２面構成と
して、更新面を最新の音速で更新するように制御するよ
うにしたので、処理量を大幅に増やすこと無しに音速が
変化した場合でも音速を補正した精度の良い整相処理を
行える。

【００８０】（第４の実施例）の説明 次に、本発明の第４の実施例について説明する。第４の
実施例の詳細構成例を図２に示す。図２は第２の実施例
と同じ構成ではあるが、第２の実施例と第４の実施例の
相違点は整相テーブル算出器７の詳細構成が図３ではな
く、第３の実施例と同じ、図４を用いている点である。
図４の整相テーブル算出器７の詳細構成例に関して第３
の実施例と異なる点は、第３の実施例では接続端子39が
図１のバッファ回路3-1〜3-Nに接続されていたのに対
し、第４の実施例では図２のバッファ回路3-1〜3-Nに接
続されており、また、第３の実施例では接続端子40が図
１の加算制御器4-1〜4-4に接続されていたのに対し、第
４の実施例では図２の加算メモリ13に接続されている点
である。

【００８１】整相テーブル算出器７以外の基本的な動作
は第２の実施例と全く同一であり、整相テーブル算出器
７の動作は第３の実施例の整相テーブル算出器７の動作
と接続関係の違いを除けば全く同様であるので、以下、
その違いである接続関係の箇所についてのみ、その動作
を説明する。

【００８２】整相テーブル算出器７の動作において、遅
延オフセットテーブル37-2は整相に使用される側の面の
整相テーブルであり、遅延オフセットテーブル37-2は指
定された整相方位に関する遅延オフセット値Ｔ(n,θ）
を出力端子39を通じて、遅延オフセット値Ｔ(1,θ）を
図２のバッファ回路3-1に、遅延オフセット値Ｔ(2,θ）
をバッファ回路3-2に、以下同様に、遅延オフセット値
Ｔ(N,θ）をバッファ回路3-Nに出力する。

【００８３】所属パターンテーブル38-2は指定された整
相方位に関する所属パターンＱ(n,θ）を出力端子40を
通じて、加算メモリ13に出力する。

【００８４】遅延オフセットテーブル37-1の全ての遅延
オフセット値Ｔ(n,θ）が新しい音速情報で更新された
場合に、更新制御器32は、更新に使用する面と整相に使
用する面を切り替えるために、遅延オフセット算出器30
と遅延オフセットテーブル37-2を接続するようにセレク
タ33を、遅延オフセットテーブル37-1と接続端子39が接
続されるようにセレクタ35を制御する点や、所属パター
ンテーブル38-1の全ての所属パターンＱ(N,θ）が新し
い音速情報で更新された場合に、更新制御器32は、更新
に使用する面と整相に使用する面を切り替えるために、
所属パターン算出器31と所属パターンテーブル38-2を接
続するようにセレクタ34を、所属パターンテーブル38-1
と接続端子40が接続されるようにセレクタ36を制御する
点は第３の実施例の動作と全く同じである。

【００８５】このように第４の実施例によれば、第２の
実施例と同様に、整相テーブルとして、各センサ毎に遅
延オフセット値と所属パターンを算出し、遅延オフセッ
ト値に従い遅延補償した空間窓乗算結果に対して、加算
メモリを使用して加算処理を行い、加算結果に対して基
準時刻への間引き補間フィルタリング処理を行うように
したので、補間フィルタのハード規模、または処理量を
大幅に削減できるとともに、さらに、遅延オフセットテ
ーブルと所属パターンテーブルを更新面と整相面の２面
構成として、更新面を最新の音速で更新するように制御
するようにしたので、処理量を大幅に増やすこと無しに
音速が変化した場合でも音速を補正した精度の良い整相
処理を行える。

【００８６】（利用形態の説明）本発明は、以上の実施
例に限定されない。第１および第３の実施例では、オー
バーサンプリングの倍率Ｌは４として動作の詳細を説明
したが、図１の加算制御器と補間フィルタをＬ段の構成
にすれば、任意のＬの値で本実施例を実現することがで
きる。

【００８７】第１〜第４の実施例では、遅延オフセット
算出器23または30は（式４）または（式５）で、所属パ
ターン算出器24または31は（式６）または（式７）で計
算するようになっているが、これらの式に共通の Fix(Ｌ・fs・τ(n,θ)＋0.5) の部分に関しては遅延時間算出器22側で計算して、この
計算結果を遅延オフセット算出器23または30、および所
属パターン算出器24または31に出力するようにしても構
わない。また、この部分の式は小数点第１位を四捨五入
する計算式となっているが、整相の誤差が所定の範囲内
に入っていれば切り捨てや切り上げの方法をとっても構
わない。

【００８８】本発明の第1および第３の実施例では、加
算制御器4-1〜4-4が整相テーブル算出器７からの各セン
サ毎の所属パターンＱ(n,θ）を入力し、各加算制御器
において自分が加算すべきセンサを判断することで、各
所属パターン毎の加算処理を実施していたが、整相テー
ブル算出器７からの各センサ毎の所属パターンＱ(n,
θ）をバッファ回路3-1〜3-Nにそれぞれ入力し、各バッ
ファ回路が加算制御器4-1〜4-4のどの加算制御器に出力
すれば良いかを判断して、各加算制御器はバッファ回路
から送られてくる窓乗算結果を単に加算するだけの制御
構造にしても構わない。

【００８９】本発明の第1および第３の実施例では、補
間フィルタ5-1〜5-4としてＳＩＮＣ関数による補間フィ
ルタを用いて説明したが、必要な帯域を確保できるので
あれば、ベッセル補間等の各種の補間フィルタを用いて
も構わない。同様に、本発明の第２および第４の実施例
においても、間引き補間フィルタ14としてＳＩＮＣ関数
による間引き補間フィルタを用いて説明したが、必要な
帯域を確保できるのであれば、ベッセル補間等の各種の
補間フィルタを用いても構わない。

【００９０】上記した実施例の装置は、集積回路を用い
た個別回路で構成しても構わないし、ディジタル・シグ
ナル・プロセッサ（ＤＳＰ）やマイコン等でソフト的に
構成しても構わない。なお、本発明は上記実施例に限定
されるものではなく、本発明の趣旨に基づいて種々の変
形が可能であり、それらを本発明の範囲から除外するも
のではない。

【００９１】

【発明の効果】以上詳細に説明したように、本発明の第
１および第２の実施例によれば、オーバーサンプリング
の倍率をＬ倍にした時に同じ補間係数を使用するセンサ
どうしをまず加算しておき、該加算結果に対して補間処
理を行うようにしたので、補間フィルタに必要なハード
規模ないしは処理量を削減することができ、その結果、
従来の時間領域整相器よりもハードの規模を小さくする
ことができ、ないしは、ＤＳＰやＣＰＵでの処理量を大
幅に削減できる。

【００９２】また、本発明の第３および第４の実施例に
よれば、さらに、整相テーブルである遅延オフセットテ
ーブルと所属パターンテーブルをそれぞれ整相に使用す
る面と最新の音速値で更新する面の２面構成とし、更新
終了時に整相に使用する面と更新する面の切替を行うよ
うにもしたので、第１および第２の実施例の効果に加え
て、音速が変化した場合でも時間領域整相器のハード規
模ないしはＤＳＰやＣＰＵでの処理量を大幅増加させる
こと無く、精度の良い音速補正機能を保有した時間領域
整相方法ないしは装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１及び第３の実施例を示す図であ
る。

【図２】本発明の第２及び第４の実施例を示す図であ
る。

【図３】本発明の第１及び第２の実施例における整相テ
ーブル算出器７の詳細構成例を示す図である。

【図４】本発明の第３及び第４の実施例における整相テ
ーブル算出器７の詳細構成例を示す図である。

【図５】従来の時間領域整相装置の構成例を示す図であ
る。

【符号の説明】

１−１〜１−Ｎ 入力端子 ２ 空間窓乗算器 ３−１〜３−Ｎ バッファ回路 ４−１〜４−４ 加算制御器 ５−１〜５−４ 補間フィルタ ６ 加算器 ７ 整相テーブル算出器 ８ 出力端子 ２１ 距離差情報算出器 ２２ 遅延時間算出器 ２３ 遅延オフセット算出器 ２４ 所属パターン算出器

Claims (10)

【特許請求の範囲】
1. 【請求項１】 各センサで受信した信号を、基準サンプ
   リング周波数のＬ倍の倍率でオーバーサンプリングした
   のと同等の精度で遅延補償を行う時間領域整相方法にお
   いて、 指定された整相方位におけるセンサ毎の遅延補償量を算
   出する工程と、 この遅延補償量を前記基準サンプリング周波数に基づい
   て遅延オフセット値に換算する工程と、 実際の遅延補償量と前記遅延オフセット値による遅延補
   償量との差を前記オーバーサンプリングの倍率に応じて
   所属パターンとして分類する工程と、 前記各センサの出力信号を前記遅延オフセット値に基づ
   いて遅延補償する工程と、 この遅延補償された出力信号の中から同じ所属パターン
   に属するもの同士の加算処理を行う工程と、 この加算結果に基づいて基準時刻への補間処理を行う工
   程とを有することを特徴とする時間領域整相方法。
2. 【請求項２】 前記基準時刻への補間処理を行う工程
   は、前記加算結果に対して前記所属パターン毎に補間フ
   ィルタリング処理を行う工程と、その結果を加算する工
   程とを有することを特徴とする請求項１記載の時間領域
   整相方法。
3. 【請求項３】 前記加算処理を行う工程は、前記遅延補
   償された各センサからの出力信号を加算器に順次入力
   し、これと加算メモリに前記所属パターン毎に記憶され
   ている前回の出力データとの加算を行い、その加算結果
   を元の位置に格納し直す工程を含み、 前記基準時刻への補間処理を行う工程は、全ての所属パ
   ターンについて加算処理を行った後、間引き補間フィル
   タリング処理を行う工程を含むことを特徴とする請求項
   １記載の時間領域整相方法。
4. 【請求項４】 前記遅延補償量を算出する工程は、指定
   された整相方位の単位ベクトルと各センサの位置ベクト
   ルとの内積から補償すべき距離差を算出し、この距離差
   を音速で除算することにより各センサ毎に補償すべき遅
   延時間を算出する工程を含み、 前記遅延オフセット値に換算する工程は、前記各センサ
   毎の補償すべき遅延時間に前記基準サンプリング周波数
   及びオーバーサンプリングの倍率を乗算してこれを整数
   化し、この整数化した乗算結果を前記オーバーサンプリ
   ングの倍率で整数除算して商を算出する工程を含み、 前記所属パターンとして分類する工程は、前記整数化し
   た乗算結果を前記オーバーサンプリングの倍率で整数除
   算して剰余を算出する工程を含むことを特徴とする請求
   項１記載の時間領域整相方法。
5. 【請求項５】 前記遅延オフセット値に換算する工程
   は、２面構成の遅延オフセットテーブルを使用し、一方
   の面を整相処理に使用している場合には、他方の面には
   音速補正を行った遅延オフセット値を格納して遅延オフ
   セット値を更新し、更新終了後に使用する面を切り替え
   る工程を含み、 前記所属パターンとして分類する工程は、２面構成の所
   属パターンテーブルを使用し、一方の面を整相処理に使
   用している場合には、他方の面には音速補正を行った所
   属パターンを格納して所属パターンを更新し、更新終了
   後に使用する面を切り替える工程を含むことを特徴とす
   る請求項１記載の時間領域整相方法。
6. 【請求項６】 各センサで受信した信号を、基準サンプ
   リング周波数のＬ倍の倍率でオーバーサンプリングした
   のと同等の精度で遅延補償を行う時間領域整相装置にお
   いて、 指定された整相方位におけるセンサ毎の遅延補償量を算
   出する手段と、 この遅延補償量を前記基準サンプリング周波数に基づい
   て遅延オフセット値に換算する手段と、 実際の遅延補償量と前記遅延オフセット値による遅延補
   償量との差を前記オーバーサンプリングの倍率に応じて
   所属パターンとして分類する手段と、 前記各センサの出力信号を前記遅延オフセット値に基づ
   いて遅延補償する手段と、 この遅延補償された出力信号の中から同じ所属パターン
   に属するもの同士の加算処理を行う手段と、 この加算結果に基づいて基準時刻への補間処理を行う手
   段とを有することを特徴とする時間領域整相装置。
7. 【請求項７】 前記基準時刻への補間処理を行う手段
   は、前記加算結果に対して前記所属パターン毎に補間フ
   ィルタリング処理を行う手段と、その結果を加算する手
   段とを有することを特徴とする請求項６記載の時間領域
   整相装置。
8. 【請求項８】 前記加算処理を行う手段は、前記遅延補
   償された各センサからの出力信号の一つを選択して出力
   するセレクタと、加算結果を順次記憶する加算メモリ
   と、前記セレクタの出力信号を順次入力し、これと前記
   加算メモリから前記所属パターンに基づいて読み出した
   出力データとを加算する加算器と、前記セレクタの選択
   動作や前記加算メモリの読み出し及び更新動作を制御す
   る制御器とを含み、 前記基準時刻への補間処理を行う手段は、全ての所属パ
   ターンについて加算処理を行った加算結果に対し、間引
   き補間フィルタリング処理を行う間引き補間フィルタを
   含むことを特徴とする請求項６記載の時間領域整相装
   置。
9. 【請求項９】 前記遅延補償量を算出する手段は、指定
   された整相方位の単位ベクトルと各センサの位置ベクト
   ルとの内積から補償すべき距離差を算出し、この距離差
   を音速で除算することにより各センサ毎に補償すべき遅
   延時間を算出する手段を含み、 前記遅延オフセット値に換算する手段は、前記各センサ
   毎の補償すべき遅延時間に前記基準サンプリング周波数
   及びオーバーサンプリングの倍率を乗算してこれを整数
   化し、この整数化した乗算結果を前記オーバーサンプリ
   ングの倍率で整数除算して商を算出する手段を含み、 前記所属パターンとして分類する手段は、前記整数化し
   た乗算結果を前記オーバーサンプリングの倍率で整数除
   算して剰余を算出する手段を含むことを特徴とする請求
   項６記載の時間領域整相装置。
10. 【請求項１０】 前記遅延オフセット値に換算する手段
    は、２面構成の遅延オフセットテーブルを使用し、一方
    の面を整相処理に使用している場合には、他方の面には
    音速補正を行った遅延オフセット値を格納して遅延オフ
    セット値を更新し、更新終了後に使用する面を切り替え
    る手段を含み、 前記所属パターンとして分類する手段は、２面構成の所
    属パターンテーブルを使用し、一方の面を整相処理に使
    用している場合には、他方の面には音速補正を行った所
    属パターンを格納して所属パターンを更新し、更新終了
    後に使用する面を切り替える手段を含むことを特徴とす
    る請求項６記載の時間領域整相装置。