JP2002170983A - 受光半導体デバイス - Google Patents
受光半導体デバイスInfo
- Publication number
- JP2002170983A JP2002170983A JP2000364055A JP2000364055A JP2002170983A JP 2002170983 A JP2002170983 A JP 2002170983A JP 2000364055 A JP2000364055 A JP 2000364055A JP 2000364055 A JP2000364055 A JP 2000364055A JP 2002170983 A JP2002170983 A JP 2002170983A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- semiconductor device
- type
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 長距離光通信に使用される1μm帯の受光素
子において、Si基板上に形成された低雑音特性・超高速
特性を有する素子を提供する。また、該受光素子と周辺
回路がSi単一基板上へ作製された安価な受光半導体デバ
イスを提供する。 【解決手段】 電子注入型の光吸収・増倍分離型のアバ
ランシェフォトダイオードであって、n型Si(100)基板1
上にn+型Siバッファ層2、ノンドープn-型Si増倍層
3、p+型Si電界緩和層11、p-型SixGe1-x組成傾斜障壁
緩和層12、p-型β-Fe((CyGe1-y)xSi1-x)2光吸収層13
(0<x,y<1)、p+型Siキャップ層5、p+型Siコンタクト
層6が順次積層されている。電界緩和層11と障壁緩和層
12の何れか一方若しくは両方がなくてもよい。
子において、Si基板上に形成された低雑音特性・超高速
特性を有する素子を提供する。また、該受光素子と周辺
回路がSi単一基板上へ作製された安価な受光半導体デバ
イスを提供する。 【解決手段】 電子注入型の光吸収・増倍分離型のアバ
ランシェフォトダイオードであって、n型Si(100)基板1
上にn+型Siバッファ層2、ノンドープn-型Si増倍層
3、p+型Si電界緩和層11、p-型SixGe1-x組成傾斜障壁
緩和層12、p-型β-Fe((CyGe1-y)xSi1-x)2光吸収層13
(0<x,y<1)、p+型Siキャップ層5、p+型Siコンタクト
層6が順次積層されている。電界緩和層11と障壁緩和層
12の何れか一方若しくは両方がなくてもよい。
Description
【0001】
【発明の属する技術分野】本発明は、光通信や光情報処
理、光計測等で用いられる受光半導体デバイスに関し、
特に、1.6 μm帯までの長波長信号光を検出することの
できる受光素子を備えた受光半導体デバイスに関するも
のである。
理、光計測等で用いられる受光半導体デバイスに関し、
特に、1.6 μm帯までの長波長信号光を検出することの
できる受光素子を備えた受光半導体デバイスに関するも
のである。
【0002】
【従来の技術】従来、波長1〜1.6μm帯の光通信用半
導体受光素子として、InP基板上に格子整合したIn0.53G
a0.47As層(以下、InGaAs層と記す)を光吸収層とするP
IN型半導体受光素子(例えば、「光通信素子工学」、米
津著、工学図書株式会社刊、371頁 (1983) )、アバラ
ンシェ増倍型半導体受光素子(例えば、エレクトロニク
ス・レターズ(Electronics Letters) 20巻(1984)p
p.653-654)が知られている。特に後者は、アバランシ
ェ増倍作用による内部利得効果及び高速応答が得られる
素子として長距離通信用に実用化されている。
導体受光素子として、InP基板上に格子整合したIn0.53G
a0.47As層(以下、InGaAs層と記す)を光吸収層とするP
IN型半導体受光素子(例えば、「光通信素子工学」、米
津著、工学図書株式会社刊、371頁 (1983) )、アバラ
ンシェ増倍型半導体受光素子(例えば、エレクトロニク
ス・レターズ(Electronics Letters) 20巻(1984)p
p.653-654)が知られている。特に後者は、アバランシ
ェ増倍作用による内部利得効果及び高速応答が得られる
素子として長距離通信用に実用化されている。
【0003】第10図は、典型的なInGaAs-APD(以下、ア
バランシェ増倍型半導体受光素子は適宜APDと略す)の
断面図である。同図に示すように、n型InP(100)基板31
上には、n型InPバッファ層32を介してn-型InGaAs光吸収
層33が形成されており、その上にn型InP増倍層34とn型I
nPキャップ層35が形成されている。n型InPキャップ層35
のガードリング36に囲まれた領域は、光が入射されるp+
型受光領域37になされている。半導体層の表面は、電極
のコンタクト部を除いてパッシベーション膜38に覆われ
ており、パッシベーション膜38上にはp+型受光領域37に
接触するp側電極39が形成されている。また、基板裏面
にはn側電極40が形成されている。この半導体受光素子
の動作原理は、InGaAs光吸収層33で生成された光キャリ
アのうち、正孔が電界によりInP増倍層34に注入され、
該増倍層には高電界が印加されているので、正孔が加速
され衝突イオン化により他の電子・正孔対を生成しアバ
ランシェ増倍が起こるというものである。
バランシェ増倍型半導体受光素子は適宜APDと略す)の
断面図である。同図に示すように、n型InP(100)基板31
上には、n型InPバッファ層32を介してn-型InGaAs光吸収
層33が形成されており、その上にn型InP増倍層34とn型I
nPキャップ層35が形成されている。n型InPキャップ層35
のガードリング36に囲まれた領域は、光が入射されるp+
型受光領域37になされている。半導体層の表面は、電極
のコンタクト部を除いてパッシベーション膜38に覆われ
ており、パッシベーション膜38上にはp+型受光領域37に
接触するp側電極39が形成されている。また、基板裏面
にはn側電極40が形成されている。この半導体受光素子
の動作原理は、InGaAs光吸収層33で生成された光キャリ
アのうち、正孔が電界によりInP増倍層34に注入され、
該増倍層には高電界が印加されているので、正孔が加速
され衝突イオン化により他の電子・正孔対を生成しアバ
ランシェ増倍が起こるというものである。
【0004】APDの素子特性上重要な雑音特性や高速特
性は、この増倍過程でのキャリアのランダムなイオン化
プロセスにより支配される。具体的には、増倍層での電
子及び正孔のイオン化率の比が大きくなるほど低雑音特
性が期待でき、またこのイオン化率比が大きいと所定の
増倍率を短時間で得ることができ、高速特性も得ること
ができる。ここで、電子のイオン化率αと正孔のイオン
化率βは、どちらが大きくてもよく、その差を示す比α
/β(またはβ/α)が大きい方がより好ましい。とこ
ろが、このイオン化率比は材料固有の値であり、上記In
GaAs-APDの増倍層であるInPでは高々2程度(=β/α)
しかない。一方、波長0.8μm帯で用いられるSi-APDで
は、Si増倍層のイオン化率比(α/β)は20〜50程度も
あり、十分な低雑音特性を有している。よって、波長1
〜1.6μm帯の長波長帯においても、イオン化率比を大
きく取れるAPDの出現が待たれていた。これに対し、近
年、増倍層に超格子構造や組成傾斜多重層を用いた超格
子APDやStaircase APDが研究報告されている。これらの
APDは、伝導帯不連続エネルギーを用いて、電子の衝突
イオン化を促進させ、イオン化率比を拡大することを目
的として作製されている。InAlAs/InAlGaAs超格子層を
増倍層に用いた超格子APDでは、利得帯域幅積120 GHzが
報告され、実用化可能なレベルに達している(例えば、
アイ・イー・イー・イーフォトニクステクノロジーレタ
ーズ(IEEE Photonics Technology Letters)5巻(199
3) pp.675-677)。また、InAlAs-InAlGaAs組成傾斜多
重層を増倍層に用いるStaircase APDにおいては、超格
子APDを上回るイオン化率比が報告されている(アプラ
イド・フィジックス・レターズ(Appl. Phys. Letter
s)65巻 (1994) pp.3248-3250)。
性は、この増倍過程でのキャリアのランダムなイオン化
プロセスにより支配される。具体的には、増倍層での電
子及び正孔のイオン化率の比が大きくなるほど低雑音特
性が期待でき、またこのイオン化率比が大きいと所定の
増倍率を短時間で得ることができ、高速特性も得ること
ができる。ここで、電子のイオン化率αと正孔のイオン
化率βは、どちらが大きくてもよく、その差を示す比α
/β(またはβ/α)が大きい方がより好ましい。とこ
ろが、このイオン化率比は材料固有の値であり、上記In
GaAs-APDの増倍層であるInPでは高々2程度(=β/α)
しかない。一方、波長0.8μm帯で用いられるSi-APDで
は、Si増倍層のイオン化率比(α/β)は20〜50程度も
あり、十分な低雑音特性を有している。よって、波長1
〜1.6μm帯の長波長帯においても、イオン化率比を大
きく取れるAPDの出現が待たれていた。これに対し、近
年、増倍層に超格子構造や組成傾斜多重層を用いた超格
子APDやStaircase APDが研究報告されている。これらの
APDは、伝導帯不連続エネルギーを用いて、電子の衝突
イオン化を促進させ、イオン化率比を拡大することを目
的として作製されている。InAlAs/InAlGaAs超格子層を
増倍層に用いた超格子APDでは、利得帯域幅積120 GHzが
報告され、実用化可能なレベルに達している(例えば、
アイ・イー・イー・イーフォトニクステクノロジーレタ
ーズ(IEEE Photonics Technology Letters)5巻(199
3) pp.675-677)。また、InAlAs-InAlGaAs組成傾斜多
重層を増倍層に用いるStaircase APDにおいては、超格
子APDを上回るイオン化率比が報告されている(アプラ
イド・フィジックス・レターズ(Appl. Phys. Letter
s)65巻 (1994) pp.3248-3250)。
【0005】しかしながら、上記超格子APDやStaircase
APDのイオン化率比は5程度以下と報告されており、上
記短波長帯APDであるSi増倍層の20〜50には遠い及ばな
い。一方、近年、光デバイス材料として、鉄シリサイド
(β-FeSi2)が注目されている(例えば、2000年春季
第47回応用物理学関連連合講演会 講演予稿集 pp.65-
69)。このβ-FeSi2は、Siに近い格子定数を持ち、且
つ、バンドギャップ波長が1.46μm程度(直接遷移型)
であるため、Si基板上に光デバイスが形成できる可能性
を有しているからである。受光素子、特にアバランシェ
フォトダイオードを考えた場合、β-FeSi2を光吸収層と
し、Siを増倍層とした場合、上記Siの大きなイオン化率
比を利用することが出来るので、低雑音受光装置を形成
できる可能性がある(例えば、特開2000-261026号公
報)。
APDのイオン化率比は5程度以下と報告されており、上
記短波長帯APDであるSi増倍層の20〜50には遠い及ばな
い。一方、近年、光デバイス材料として、鉄シリサイド
(β-FeSi2)が注目されている(例えば、2000年春季
第47回応用物理学関連連合講演会 講演予稿集 pp.65-
69)。このβ-FeSi2は、Siに近い格子定数を持ち、且
つ、バンドギャップ波長が1.46μm程度(直接遷移型)
であるため、Si基板上に光デバイスが形成できる可能性
を有しているからである。受光素子、特にアバランシェ
フォトダイオードを考えた場合、β-FeSi2を光吸収層と
し、Siを増倍層とした場合、上記Siの大きなイオン化率
比を利用することが出来るので、低雑音受光装置を形成
できる可能性がある(例えば、特開2000-261026号公
報)。
【0006】
【発明が解決しようとする課題】上述したように、長波
長帯APDにおいて、β-FeSi2を光吸収層とし、Siを増倍
層とした場合、低雑音受光装置を形成できる可能性があ
る。しかしながら、β-FeSi2とSiの間には2.1%の格子不
整合があり、高電界を印加するAPDでは暗電流の激増が
予想され、十分なデバイス特性を得ることが出来ない。
また、光通信に用いられている波長帯は〜1.6μm程度ま
でであるが、β-FeSi2を光吸収層とした場合、バンドギ
ャップ波長が1.46μm程度であるため、長波側の光を受
光出来ないという問題がある。つまり、β-FeSi2をPIN
フォトダイオードやアバランシェフォトダイオードの光
吸収層として適用しても、光通信用受光素子としては、
デバイス特性も、受光波長域も不十分である。本発明の
課題は、上述した従来技術の問題点を解決することであ
って、その目的は、1.46μm以上の波長の光をも検出す
ることのできる、高感度・低雑音のPINフォトダイオー
ドやAPDを有する受光半導体デバイスを提供できるよう
にすることである。
長帯APDにおいて、β-FeSi2を光吸収層とし、Siを増倍
層とした場合、低雑音受光装置を形成できる可能性があ
る。しかしながら、β-FeSi2とSiの間には2.1%の格子不
整合があり、高電界を印加するAPDでは暗電流の激増が
予想され、十分なデバイス特性を得ることが出来ない。
また、光通信に用いられている波長帯は〜1.6μm程度ま
でであるが、β-FeSi2を光吸収層とした場合、バンドギ
ャップ波長が1.46μm程度であるため、長波側の光を受
光出来ないという問題がある。つまり、β-FeSi2をPIN
フォトダイオードやアバランシェフォトダイオードの光
吸収層として適用しても、光通信用受光素子としては、
デバイス特性も、受光波長域も不十分である。本発明の
課題は、上述した従来技術の問題点を解決することであ
って、その目的は、1.46μm以上の波長の光をも検出す
ることのできる、高感度・低雑音のPINフォトダイオー
ドやAPDを有する受光半導体デバイスを提供できるよう
にすることである。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体基板上に光吸収層を有する
受光素子が形成されている受光半導体デバイスにおい
て、前記光吸収層がβ-Fe(AxSi1-x)2(但し、0<x<1、A
は1種若しくは複数種のIV族元素)により形成されてい
ることを特徴とする受光半導体デバイス、が提供され
る。また、上記の目的を達成するため、本発明によれ
ば、半導体基板上に光吸収層と該光吸収層において生成
されたキャリアを増倍する増倍層とを有する受光素子が
形成されている受光半導体デバイスにおいて、前記光吸
収層がβ-Fe(AxSi1-x) 2(但し、0<x<1、Aは1種若しく
は複数種のIV族元素)により形成され、前記増倍層がSi
により形成されていることを特徴とする受光半導体デバ
イス、が提供される。そして、好ましくは、前記Aは、
C、Ge、CGeの中の何れかである。また、好ましくは、前
記半導体基板上には、前記受光素子より出力される信号
電流を処理する信号処理回路が形成されている。
め、本発明によれば、半導体基板上に光吸収層を有する
受光素子が形成されている受光半導体デバイスにおい
て、前記光吸収層がβ-Fe(AxSi1-x)2(但し、0<x<1、A
は1種若しくは複数種のIV族元素)により形成されてい
ることを特徴とする受光半導体デバイス、が提供され
る。また、上記の目的を達成するため、本発明によれ
ば、半導体基板上に光吸収層と該光吸収層において生成
されたキャリアを増倍する増倍層とを有する受光素子が
形成されている受光半導体デバイスにおいて、前記光吸
収層がβ-Fe(AxSi1-x) 2(但し、0<x<1、Aは1種若しく
は複数種のIV族元素)により形成され、前記増倍層がSi
により形成されていることを特徴とする受光半導体デバ
イス、が提供される。そして、好ましくは、前記Aは、
C、Ge、CGeの中の何れかである。また、好ましくは、前
記半導体基板上には、前記受光素子より出力される信号
電流を処理する信号処理回路が形成されている。
【0008】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は、本発明の第1の実
施の形態の半導体受光素子を説明するためのそのバンド
構造図である。素子の主要部は、β-Fe(CxSi1-x)2光吸
収層(0<x<1)とSi増倍層からなる。光吸収層で吸収さ
れた光は、電子・正孔対を発生させ、そのうち電子のみ
が電界によりSi増倍層に注入される。そして、注入され
た電子は電界により加速され衝突イオン化を繰り返すこ
とによりアバランシェ増倍される。ここで、高電界が印
加されているSi増倍層が大きなイオン化率比を有してい
ることにより低雑音増倍特性を実現することが出来る。
β-Fe(CxSi1-x)2光吸収層(0<x<1 )のx組成比とSiと
の格子不整合の関係を図2に示す。図2から分かるよう
に、x組成の増加に伴い、Siと格子不整合が小さくな
り、格子整合するポイントがある。この近傍のx組成の
光吸収層を用いることにより、Si増倍層とのヘテロ界面
における格子不整合による結晶欠陥の誘発を防ぐことが
出来る。したがって、アバランシェフォドダイオードの
暗電流を低く抑さえることが出来、通信用光受光素子と
して適用するに好適なデバイス特性を実現できる。
て図面を参照して説明する。図1は、本発明の第1の実
施の形態の半導体受光素子を説明するためのそのバンド
構造図である。素子の主要部は、β-Fe(CxSi1-x)2光吸
収層(0<x<1)とSi増倍層からなる。光吸収層で吸収さ
れた光は、電子・正孔対を発生させ、そのうち電子のみ
が電界によりSi増倍層に注入される。そして、注入され
た電子は電界により加速され衝突イオン化を繰り返すこ
とによりアバランシェ増倍される。ここで、高電界が印
加されているSi増倍層が大きなイオン化率比を有してい
ることにより低雑音増倍特性を実現することが出来る。
β-Fe(CxSi1-x)2光吸収層(0<x<1 )のx組成比とSiと
の格子不整合の関係を図2に示す。図2から分かるよう
に、x組成の増加に伴い、Siと格子不整合が小さくな
り、格子整合するポイントがある。この近傍のx組成の
光吸収層を用いることにより、Si増倍層とのヘテロ界面
における格子不整合による結晶欠陥の誘発を防ぐことが
出来る。したがって、アバランシェフォドダイオードの
暗電流を低く抑さえることが出来、通信用光受光素子と
して適用するに好適なデバイス特性を実現できる。
【0009】図3は、本発明の第2の実施の形態の半導
体受光素子を説明するためのそのバンド構造図である。
素子の主要部は、β-Fe(GexSi1-x)2光吸収層(0<x<1)
とSi増倍層からなる。光吸収層で吸収された光は、電子
・正孔対を発生させ、そのうち電子のみが電界によりSi
増倍層に注入される。そして、電界により加速され衝突
イオン化を繰り返すことによりアバランシェ増倍され
る。ここで、高電界が印加されているSi増倍層では、そ
の大きなイオン化率比により低雑音増倍特性を実現する
ことが出来る。β-Fe(GexSi1-x)2光吸収層(0<x<1)の
x組成比とバンドギャップ波長との関係を図4に示す。
図4から分かるように、x組成の増加に伴い、バンドギ
ャップ波長が1.6μm以上に長波長化できる。この組成を
用いることで、光通信に用いられる1.6μm帯までの光を
受光できるようになる。
体受光素子を説明するためのそのバンド構造図である。
素子の主要部は、β-Fe(GexSi1-x)2光吸収層(0<x<1)
とSi増倍層からなる。光吸収層で吸収された光は、電子
・正孔対を発生させ、そのうち電子のみが電界によりSi
増倍層に注入される。そして、電界により加速され衝突
イオン化を繰り返すことによりアバランシェ増倍され
る。ここで、高電界が印加されているSi増倍層では、そ
の大きなイオン化率比により低雑音増倍特性を実現する
ことが出来る。β-Fe(GexSi1-x)2光吸収層(0<x<1)の
x組成比とバンドギャップ波長との関係を図4に示す。
図4から分かるように、x組成の増加に伴い、バンドギ
ャップ波長が1.6μm以上に長波長化できる。この組成を
用いることで、光通信に用いられる1.6μm帯までの光を
受光できるようになる。
【0010】図5は、本発明の第3の実施の形態の半導
体受光素子を説明するためのそのバンド構造図である。
素子の主要部は、β-Fe((CyGe1-y)xSi1-x)2光吸収層
(0<x,y<1)とSi増倍層、及び、両者の間に挿入されたS
i電界緩和層とSixGe1-x組成傾斜障壁緩和層(0<x≦1)か
らなる。光吸収層で吸収された光は、電子・正孔対を発
生させ、そのうち電子のみが電界によりSi増倍層に注入
される。そして、電界により加速され衝突イオン化を繰
り返すことによりアバランシェ増倍される。
体受光素子を説明するためのそのバンド構造図である。
素子の主要部は、β-Fe((CyGe1-y)xSi1-x)2光吸収層
(0<x,y<1)とSi増倍層、及び、両者の間に挿入されたS
i電界緩和層とSixGe1-x組成傾斜障壁緩和層(0<x≦1)か
らなる。光吸収層で吸収された光は、電子・正孔対を発
生させ、そのうち電子のみが電界によりSi増倍層に注入
される。そして、電界により加速され衝突イオン化を繰
り返すことによりアバランシェ増倍される。
【0011】ここで、電界緩和層は、増倍層と光吸収層
の電界強度制御する目的で、また、組成傾斜障壁緩和層
は、ヘテロ界面での伝導帯エネルギー差による電子のパ
イルアップを緩和する目的で挿入されている。これらを
経て、電子は、光吸収層から増倍層に導入される。高電
界が印加されているSi増倍層では、その大きなイオン化
率比により低雑音増倍特性を実現することが出来る。光
吸収層のβ-Fe((CyGe 1-y)xSi1-x)2(0<x,y<1)は、x
及びy組成を適正な値とすると、Siと格子整合し、且
つ、バンドギャップ波長を1.6μmとすることが可能であ
る。これにより、上述のように、低暗電流、且つ、1.6
μm光の受光を両立できる超低雑音受光素子を実現でき
る。第3の実施の形態において導入された障壁緩和層と
電界緩和層は、第1、第2の実施の形態の受光素子に対
しても適用することができる。また、障壁緩和層と電界
緩和層の両方を形成するのではなく、何れか一方のみを
設けるようにしてもよい。また、障壁緩和層は組成が連
続的に変化するのではなく階段状に変化するものであっ
てもよい。
の電界強度制御する目的で、また、組成傾斜障壁緩和層
は、ヘテロ界面での伝導帯エネルギー差による電子のパ
イルアップを緩和する目的で挿入されている。これらを
経て、電子は、光吸収層から増倍層に導入される。高電
界が印加されているSi増倍層では、その大きなイオン化
率比により低雑音増倍特性を実現することが出来る。光
吸収層のβ-Fe((CyGe 1-y)xSi1-x)2(0<x,y<1)は、x
及びy組成を適正な値とすると、Siと格子整合し、且
つ、バンドギャップ波長を1.6μmとすることが可能であ
る。これにより、上述のように、低暗電流、且つ、1.6
μm光の受光を両立できる超低雑音受光素子を実現でき
る。第3の実施の形態において導入された障壁緩和層と
電界緩和層は、第1、第2の実施の形態の受光素子に対
しても適用することができる。また、障壁緩和層と電界
緩和層の両方を形成するのではなく、何れか一方のみを
設けるようにしてもよい。また、障壁緩和層は組成が連
続的に変化するのではなく階段状に変化するものであっ
てもよい。
【0012】図6は、本発明の第4の実施の形態を示す
受光半導体デバイスの回路構成図である。受光素子21に
て発生した光電流は、プリアンプ22にて電圧信号に変換
されるとともに所定のレベルにまで増幅される。そし
て、スライスアンプ23にて増幅・波形成形された後、識
別回路24において信号の“0”、“1”の判定がなされ
る。その後、分離回路25において信号の分離が行われ
る。これらの回路は全て同一基板上に集積化される。受
光素子21は、上記第1〜第3の実施の形態のアバランシ
ェフォトダイオードまたは本発明に係るβ-Fe(AxSi1-x)
2(但し、0<x<1、Aは1種若しくは複数種のIV族元素)
により形成された光吸収層をもつPINフォトダイオード
である。この第4の実施の形態によれば、受光素子およ
びその出力信号の処理回路をすべてSi基板上に一括形成
することができ、小型・低コストの受光半導体デバイス
を実現できる。なお、第4の実施の形態はプリアンプ以
下分離回路までを全て同一基板上に集積化するものであ
るが、その内の一部のみ、例えばプリアンプのみあるい
はプリアンプから識別回路までであってもよい。あるい
は、分離回路以降の回路をも同一基板上に集積化するこ
ともできる。
受光半導体デバイスの回路構成図である。受光素子21に
て発生した光電流は、プリアンプ22にて電圧信号に変換
されるとともに所定のレベルにまで増幅される。そし
て、スライスアンプ23にて増幅・波形成形された後、識
別回路24において信号の“0”、“1”の判定がなされ
る。その後、分離回路25において信号の分離が行われ
る。これらの回路は全て同一基板上に集積化される。受
光素子21は、上記第1〜第3の実施の形態のアバランシ
ェフォトダイオードまたは本発明に係るβ-Fe(AxSi1-x)
2(但し、0<x<1、Aは1種若しくは複数種のIV族元素)
により形成された光吸収層をもつPINフォトダイオード
である。この第4の実施の形態によれば、受光素子およ
びその出力信号の処理回路をすべてSi基板上に一括形成
することができ、小型・低コストの受光半導体デバイス
を実現できる。なお、第4の実施の形態はプリアンプ以
下分離回路までを全て同一基板上に集積化するものであ
るが、その内の一部のみ、例えばプリアンプのみあるい
はプリアンプから識別回路までであってもよい。あるい
は、分離回路以降の回路をも同一基板上に集積化するこ
ともできる。
【0013】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。図7は、本発明の第1の実施例で
あるアバランシェ増倍型受光素子の断面図である。この
受光素子は以下のようにして作製される。まず、n型Si
(100)基板1上に、MBE法を用いて成長温度700℃でn+型
Siバッファ層2(n =2 x 1018 cm-3)を0.5μm厚に、
ノンドープn-型Si増倍層3(n = 1 x 1015 cm-3)を0.
3μm厚に成長させる。続いて、成長温度450℃でp型β-
Fe(CxSi1-x)2光吸収層4(0<x<1)(p =2 x 1017 c
m-3)を0.9μm厚に成長させ、700℃に昇温してp+型Si
キャップ層5(p = 1 x 1018 cm-3)を0.2μm厚に、そ
してp+型Siコンタクト層6(p = 5 x 1018 cm-3)を0.
2μm厚に順次成長させる。次に、そのまま900℃で1時
間アニールして、結晶品質を高める。
して詳細に説明する。図7は、本発明の第1の実施例で
あるアバランシェ増倍型受光素子の断面図である。この
受光素子は以下のようにして作製される。まず、n型Si
(100)基板1上に、MBE法を用いて成長温度700℃でn+型
Siバッファ層2(n =2 x 1018 cm-3)を0.5μm厚に、
ノンドープn-型Si増倍層3(n = 1 x 1015 cm-3)を0.
3μm厚に成長させる。続いて、成長温度450℃でp型β-
Fe(CxSi1-x)2光吸収層4(0<x<1)(p =2 x 1017 c
m-3)を0.9μm厚に成長させ、700℃に昇温してp+型Si
キャップ層5(p = 1 x 1018 cm-3)を0.2μm厚に、そ
してp+型Siコンタクト層6(p = 5 x 1018 cm-3)を0.
2μm厚に順次成長させる。次に、そのまま900℃で1時
間アニールして、結晶品質を高める。
【0014】その後、量子効率低下を防ぐために、光入
射部(電極直下以外)のSiコンタクト層を除去し、エッ
チングにより素子領域をメサ状に加工した後、表面にSi
Nxパッシベーション膜7を150 nm厚に堆積する。コンタ
クト形成領域のSiNxパッシベーション膜7に窓開けを行
なった後、AuZnを200nm厚に堆積しこれをパターニング
して環状のp側電極8を形成する。そして、基板裏面に
Alを200nm厚に堆積してn側電極9を形成することによ
り、本実施例の受光素子の製作工程が完了する。
射部(電極直下以外)のSiコンタクト層を除去し、エッ
チングにより素子領域をメサ状に加工した後、表面にSi
Nxパッシベーション膜7を150 nm厚に堆積する。コンタ
クト形成領域のSiNxパッシベーション膜7に窓開けを行
なった後、AuZnを200nm厚に堆積しこれをパターニング
して環状のp側電極8を形成する。そして、基板裏面に
Alを200nm厚に堆積してn側電極9を形成することによ
り、本実施例の受光素子の製作工程が完了する。
【0015】上記のように製作されたアバランシェ増幅
型半導体受光素子のバンド構造を図1に示す。この受光
素子に対して、波長1.3μmの光を入射して測定したとこ
ろ、実効イオン化率比(α/β比)50、最大帯域10GHz、
利得帯域幅積250GHz、量子効率70%の低雑音・超高速応
答特性を実現できたことが分かった。
型半導体受光素子のバンド構造を図1に示す。この受光
素子に対して、波長1.3μmの光を入射して測定したとこ
ろ、実効イオン化率比(α/β比)50、最大帯域10GHz、
利得帯域幅積250GHz、量子効率70%の低雑音・超高速応
答特性を実現できたことが分かった。
【0016】図8は、本発明の第2の実施例であるアバ
ランシェ増倍型受光素子の断面図である。この受光素子
は以下のようにして作製される。第1の実施例での成膜
方法と同じ方法を用いて、n型Si(100)基板1上に、n+
型Siバッファ層2(n =2 x 10 18 cm-3)を0.5μm厚
に、ノンドープn-型Si増倍層3(n = 1 x 1015 cm-3)
を0.3μm厚に、p型β-Fe(GexSi1-x)2光吸収層10(0<x<
1)(p =2 x 1017 cm-3)を0.9μm厚に、p+型Siキャ
ップ層5(p = 1 x 1018 cm-3)を0.2μm厚に、p +型S
iコンタクト層6(p = 5 x 1018 cm-3)を0.2μm厚に
順次成長させる。
ランシェ増倍型受光素子の断面図である。この受光素子
は以下のようにして作製される。第1の実施例での成膜
方法と同じ方法を用いて、n型Si(100)基板1上に、n+
型Siバッファ層2(n =2 x 10 18 cm-3)を0.5μm厚
に、ノンドープn-型Si増倍層3(n = 1 x 1015 cm-3)
を0.3μm厚に、p型β-Fe(GexSi1-x)2光吸収層10(0<x<
1)(p =2 x 1017 cm-3)を0.9μm厚に、p+型Siキャ
ップ層5(p = 1 x 1018 cm-3)を0.2μm厚に、p +型S
iコンタクト層6(p = 5 x 1018 cm-3)を0.2μm厚に
順次成長させる。
【0017】そして、そのまま900℃で1時間アニールし
て、結晶品質を高める。その後、量子効率低下を防ぐた
めに、光入射部(電極直下以外)のSiコンタクト層を除
去し、エッチングにより素子領域をメサ状に加工した
後、表面にSiNxパッシベーション膜7を150 nm厚に堆積
する。コンタクト形成領域のSiNxパッシベーション膜7
に窓開けを行なった後、AuZnを200nm厚に堆積しこれを
パターニングして環状のp側電極8を形成する。そし
て、基板裏面にAlを200nm厚に堆積してn側電極9を形
成することにより、本実施例の受光素子の製作工程が完
了する。
て、結晶品質を高める。その後、量子効率低下を防ぐた
めに、光入射部(電極直下以外)のSiコンタクト層を除
去し、エッチングにより素子領域をメサ状に加工した
後、表面にSiNxパッシベーション膜7を150 nm厚に堆積
する。コンタクト形成領域のSiNxパッシベーション膜7
に窓開けを行なった後、AuZnを200nm厚に堆積しこれを
パターニングして環状のp側電極8を形成する。そし
て、基板裏面にAlを200nm厚に堆積してn側電極9を形
成することにより、本実施例の受光素子の製作工程が完
了する。
【0018】上記のように製作されたアバランシェ増幅
型半導体受光素子のバンド構造を図3に示す。この受光
素子に対して、波長1.55μmの光を入射して測定したと
ころ、実効イオン化率比(α/β比)50、最大帯域10GH
z、利得帯域幅積230GHz、量子効率60%の低雑音・超高速
応答特性を実現できたことが分かった。
型半導体受光素子のバンド構造を図3に示す。この受光
素子に対して、波長1.55μmの光を入射して測定したと
ころ、実効イオン化率比(α/β比)50、最大帯域10GH
z、利得帯域幅積230GHz、量子効率60%の低雑音・超高速
応答特性を実現できたことが分かった。
【0019】図9は、本発明の第3の実施例であるアバ
ランシェ増倍型受光素子の断面図である。この受光素子
は以下のようにして作製される。第1の実施例での成膜
方法と同じ方法を用いて、n型Si(100)基板1上にn+型S
iバッファ層2(n =2 x 1018cm-3)を0.5μm厚に、ノ
ンドープn-型Si増倍層3(n = 1 x 1015 cm-3)を0.3
μm厚に、p+型Si電界緩和層11(p = 1 x 1018 cm-3)
を50 nm厚に、p-型SixGe 1-x組成傾斜障壁緩和層12(0<x
≦1)(p = 5 x 1016 cm-3)を0.1μm厚に、p-型β-Fe
((CyGe1-y)xSi1-x)2光吸収層13(0<x,y<1)(p = 1 x
1016 cm-3)を0.9μm厚に、p+型Siキャップ層5(p
= 1 x 1018 cm-3)を0.2μm厚に、そしてp+型Siコン
タクト層6(p = 5 x 1018 cm-3)を0.2μm厚に順次成
長させる。
ランシェ増倍型受光素子の断面図である。この受光素子
は以下のようにして作製される。第1の実施例での成膜
方法と同じ方法を用いて、n型Si(100)基板1上にn+型S
iバッファ層2(n =2 x 1018cm-3)を0.5μm厚に、ノ
ンドープn-型Si増倍層3(n = 1 x 1015 cm-3)を0.3
μm厚に、p+型Si電界緩和層11(p = 1 x 1018 cm-3)
を50 nm厚に、p-型SixGe 1-x組成傾斜障壁緩和層12(0<x
≦1)(p = 5 x 1016 cm-3)を0.1μm厚に、p-型β-Fe
((CyGe1-y)xSi1-x)2光吸収層13(0<x,y<1)(p = 1 x
1016 cm-3)を0.9μm厚に、p+型Siキャップ層5(p
= 1 x 1018 cm-3)を0.2μm厚に、そしてp+型Siコン
タクト層6(p = 5 x 1018 cm-3)を0.2μm厚に順次成
長させる。
【0020】そして、そのまま900℃で1時間アニールし
て、結晶品質を高める。その後、量子効率低下を防ぐた
めに、光入射部(電極直下以外)のSiコンタクト層を除
去し、エッチングにより素子領域をメサ状に加工した
後、表面にSiNxパッシベーション膜7を150 nm厚に堆積
する。コンタクト形成領域のSiNxパッシベーション膜7
に窓開けを行なった後、AuZnを200nm厚に堆積しこれを
パターニングして環状のp側電極8を形成する。そし
て、基板裏面にAlを200nm厚に堆積してn側電極9を形
成することにより、本実施例の受光素子の製作工程が完
了する。
て、結晶品質を高める。その後、量子効率低下を防ぐた
めに、光入射部(電極直下以外)のSiコンタクト層を除
去し、エッチングにより素子領域をメサ状に加工した
後、表面にSiNxパッシベーション膜7を150 nm厚に堆積
する。コンタクト形成領域のSiNxパッシベーション膜7
に窓開けを行なった後、AuZnを200nm厚に堆積しこれを
パターニングして環状のp側電極8を形成する。そし
て、基板裏面にAlを200nm厚に堆積してn側電極9を形
成することにより、本実施例の受光素子の製作工程が完
了する。
【0021】上記のように製作されたアバランシェ増幅
型半導体受光素子のバンド構造を図5に示す。この受光
素子に対して、波長1.55μmの光を入射して測定したと
ころ、実効イオン化率比(α/β比)50、最大帯域10GH
z、利得帯域幅積250GHz、量子効率70%の低雑音・超高速
応答特性を実現できたことが分かった。
型半導体受光素子のバンド構造を図5に示す。この受光
素子に対して、波長1.55μmの光を入射して測定したと
ころ、実効イオン化率比(α/β比)50、最大帯域10GH
z、利得帯域幅積250GHz、量子効率70%の低雑音・超高速
応答特性を実現できたことが分かった。
【0022】以上、本発明の好ましい実施の形態、実施
例について説明したが本発明はこれらに限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内において適
宜の変化が可能なものである。例えば、実施例では受光
素子を表面入射型素子で説明したが、この構造に代え、
裏面入射素子、導波路型素子(端面入射素子)であって
もよい。導波路型素子である場合には導波路をメサスト
ライプ状に形成してもよい。また、実施例では、n側の
電極を基板裏面に形成していたが、基板上にn+型コンタ
クト層を形成しこのコンタクト層上にn側電極を形成す
るようにしてもよい。この場合には、基板としてp型基
板または半絶縁性基板を用いてもよい。さらに、素子上
層側の電極がn側電極、素子下層側の電極がp側電極と
なるように層構造を構成してもよい。また、実施例で
は、MBE法を用いて受光素子を形成する例について説明
したが、この結晶成長方法に代え、MOVPE法やGS-MBE法
等を用いてもよい。
例について説明したが本発明はこれらに限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内において適
宜の変化が可能なものである。例えば、実施例では受光
素子を表面入射型素子で説明したが、この構造に代え、
裏面入射素子、導波路型素子(端面入射素子)であって
もよい。導波路型素子である場合には導波路をメサスト
ライプ状に形成してもよい。また、実施例では、n側の
電極を基板裏面に形成していたが、基板上にn+型コンタ
クト層を形成しこのコンタクト層上にn側電極を形成す
るようにしてもよい。この場合には、基板としてp型基
板または半絶縁性基板を用いてもよい。さらに、素子上
層側の電極がn側電極、素子下層側の電極がp側電極と
なるように層構造を構成してもよい。また、実施例で
は、MBE法を用いて受光素子を形成する例について説明
したが、この結晶成長方法に代え、MOVPE法やGS-MBE法
等を用いてもよい。
【0023】
【発明の効果】以上説明したように、本発明による受光
半導体デバイスは、β-Fe(AxSi1-x)2(但し、AはIV族元
素)を光吸収層としたPIN型ないしアバランシェ型の受
光素子を有するものであるので、以下の効果を得ること
ができる。 光吸収層の格子定数を基板に整合させることができる
ので、格子不整合による暗電流を抑制することができ
る。 バンドギャップ波長が1.46μm以上の半導体を光吸収
層としイオン化率比の大きなSiを増倍層とすることがで
きるので、1.46μm帯以上においても用いることのでき
る高速で低雑音のアバランシェ型受光素子を得ることが
できる。 受光素子とその信号処理回路とを同一基板上に集積化
することで、1.46μm帯以上にも感度のある高速・低雑
音を受光素子を有する受光半導体デバイスを安価に提供
することが可能になる。
半導体デバイスは、β-Fe(AxSi1-x)2(但し、AはIV族元
素)を光吸収層としたPIN型ないしアバランシェ型の受
光素子を有するものであるので、以下の効果を得ること
ができる。 光吸収層の格子定数を基板に整合させることができる
ので、格子不整合による暗電流を抑制することができ
る。 バンドギャップ波長が1.46μm以上の半導体を光吸収
層としイオン化率比の大きなSiを増倍層とすることがで
きるので、1.46μm帯以上においても用いることのでき
る高速で低雑音のアバランシェ型受光素子を得ることが
できる。 受光素子とその信号処理回路とを同一基板上に集積化
することで、1.46μm帯以上にも感度のある高速・低雑
音を受光素子を有する受光半導体デバイスを安価に提供
することが可能になる。
【図1】 本発明の第1の実施の形態及び第1の実施例
を説明するためのバンド構造図。
を説明するためのバンド構造図。
【図2】 本発明の第1の実施の形態を説明するため
の、β-Fe(CxSi1-x)2光吸収層(0<x<1 )のx組成比とS
iとの格子不整合の関係を示す図。
の、β-Fe(CxSi1-x)2光吸収層(0<x<1 )のx組成比とS
iとの格子不整合の関係を示す図。
【図3】 本発明の第2の実施の形態及び第2の実施例
を説明するためのバンド構造図。
を説明するためのバンド構造図。
【図4】 本発明の第2の実施の形態を説明するため
の、β-Fe(GexSi1-x)2光吸収層(0<x<1)のx組成比と
バンドギャップ波長との関係を示す図。
の、β-Fe(GexSi1-x)2光吸収層(0<x<1)のx組成比と
バンドギャップ波長との関係を示す図。
【図5】 本発明の第3の実施の形態及び第3の実施例
を説明するためのバンド構造図。
を説明するためのバンド構造図。
【図6】 本発明の第4の実施の形態を示す受光半導体
デバイスの回路ブロック図。
デバイスの回路ブロック図。
【図7】 本発明の第1の実施例の断面図。
【図8】 本発明の第2の実施例の断面図。
【図9】 本発明の第3の実施例の断面図。
【図10】 従来のInGaAs APDの断面図。
1 n型Si(100)基板 2 n+型Siバッファ層 3 ノンドープn-型Si増倍層 4 p型β-Fe(CxSi1-x)2光吸収層) 5 p+型Siキャップ層 6 p+型Siコンタクト層 7 SiNxパッシベーション膜 8 p側電極 9 n側電極 10 p型β-Fe(GexSi1-x)2光吸収層 11 p+型Si電界緩和層 12 p-型SixGe1-x組成傾斜障壁緩和層 13 p-型β-Fe((CyGe1-y)xSi1-x)2光吸収層 21 受光素子 22 プリアンプ 23 スライスアンプ 24 識別回路 25 分離回路 31 n型InP(100)基板 32 n型InPバッファ層 33 n-型InGaAs光吸収層 34 n型InP増倍層 35 n型InPキャップ層 36 ガードリング領域 37 p+型受光領域 38 パッシベーション膜 39 p側電極 40 n側電極
Claims (13)
- 【請求項1】 半導体基板上に光吸収層を有する受光素
子が形成されている受光半導体デバイスにおいて、前記
光吸収層がβ-Fe(AxSi1-x)2(但し、0<x<1、Aは1種若
しくは複数種のIV族元素)により形成されていることを
特徴とする受光半導体デバイス。 - 【請求項2】 半導体基板上に光吸収層と該光吸収層に
おいて生成されたキャリアを増倍する増倍層とを有する
受光素子が形成されている受光半導体デバイスにおい
て、前記光吸収層がβ-Fe(AxSi1-x)2(但し、0<x<1、A
は1種若しくは複数種のIV族元素)により形成され、前
記増倍層がSiにより形成されていることを特徴とする受
光半導体デバイス。 - 【請求項3】 前記増倍層と前記光吸収層との間に電界
緩和層が挿入されていることを特徴とする請求項2記載
の受光半導体デバイス。 - 【請求項4】 前記電界緩和層がSiにより形成されてい
ることを特徴とする請求項3記載の受光半導体デバイ
ス。 - 【請求項5】 前記増倍層と前記光吸収層との間、また
は、前記電界緩和層と前記光吸収層との間に、組成が段
階的若しくは連続的に変化する障壁緩和層が挿入されて
いることを特徴とする請求項2〜4の何れかに記載の受
光半導体デバイス。 - 【請求項6】 前記障壁緩和層が、SixGe1-x(但し、0<
x ≦1)の組成を有することを特徴とする請求項5記載の
受光半導体デバイス。 - 【請求項7】 前記Aが、C、Ge、CGeの中の何れかであ
ることを特徴とする請求項1〜6の何れかに記載の受光
半導体デバイス。 - 【請求項8】 前記受光素子の光吸収層を含む半導体層
がメサ状に形成されていることを特徴とする請求項1〜
7の何れかに記載の受光半導体デバイス。 - 【請求項9】 前記受光素子の光吸収層を含む半導体層
がメサストライプ状に形成され、前記受光素子には半導
体基板に平行に光が入射されることを特徴とする請求項
1〜7の何れかに記載の受光半導体デバイス。 - 【請求項10】 前記受光素子の一方の電極は、前記光
吸収層上に形成された一導電型コンタクト層上に設けら
れ、他方の電極は前記半導体基板の底面若しくは前記半
導体基板の表面に形成された他導電型コンタクト層上に
設けられていることを特徴とする請求項1〜9の何れか
に記載の受光半導体デバイス。 - 【請求項11】 前記半導体基板上には、前記受光素子
より出力される信号電流を処理する信号処理回路が形成
されていることを特徴とする請求項1〜10の何れかに
記載の受光半導体デバイス。 - 【請求項12】 前記信号処理回路が、前記信号電流を
電圧信号に変換するとともに該電圧信号を増幅する機能
を有するプリアンプであることを特徴とする請求項11
記載の受光半導体デバイス。 - 【請求項13】 前記信号処理回路が、前記信号電流を
電圧信号に変換するとともに該電圧信号を増幅する機能
を有するプリアンプと、該プリアンプの出力信号に基づ
いて入力信号を識別する識別回路と、を含んでいること
を特徴とする請求項11記載の受光半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364055A JP2002170983A (ja) | 2000-11-30 | 2000-11-30 | 受光半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000364055A JP2002170983A (ja) | 2000-11-30 | 2000-11-30 | 受光半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002170983A true JP2002170983A (ja) | 2002-06-14 |
Family
ID=18835066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000364055A Pending JP2002170983A (ja) | 2000-11-30 | 2000-11-30 | 受光半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002170983A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005135993A (ja) * | 2003-10-28 | 2005-05-26 | National Institute Of Advanced Industrial & Technology | 光センサ |
US7422919B2 (en) | 2003-07-09 | 2008-09-09 | Hitachi, Ltd. | Avalanche photodiode |
JP7422955B1 (ja) | 2023-04-11 | 2024-01-26 | 三菱電機株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
-
2000
- 2000-11-30 JP JP2000364055A patent/JP2002170983A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7422919B2 (en) | 2003-07-09 | 2008-09-09 | Hitachi, Ltd. | Avalanche photodiode |
JP2005135993A (ja) * | 2003-10-28 | 2005-05-26 | National Institute Of Advanced Industrial & Technology | 光センサ |
JP7422955B1 (ja) | 2023-04-11 | 2024-01-26 | 三菱電機株式会社 | 半導体受光素子及び半導体受光素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Campbell | Recent advances in telecommunications avalanche photodiodes | |
Shimizu et al. | InP-InGaAs uni-traveling-carrier photodiode with improved 3-dB bandwidth of over 150 GHz | |
US20070096240A1 (en) | Doped Absorption For Enhanced Responsivity For High Speed Photodiodes | |
US6963089B2 (en) | Avalanche photo-detector with high saturation power and high gain-bandwidth product | |
Watanabe et al. | High-speed and low-dark-current flip-chip InAlAs/InAlGaAs quaternary well superlattice APDs with 120 GHz gain-bandwidth product | |
CA2969509C (en) | Avalanche photodiode | |
US20110284927A1 (en) | Avalanche Photodiode | |
US10199525B2 (en) | Light-receiving element and optical integrated circuit | |
CN108305911B (zh) | 吸收、倍增层分离结构的ⅲ族氮化物半导体雪崩光电探测器 | |
Campbell | Evolution of low-noise avalanche photodetectors | |
US6350998B1 (en) | Ultraspeed low-voltage drive avalanche multiplication type semiconductor photodetector | |
US20170199078A1 (en) | Plasmonic avalanche photodetection | |
CN114361285A (zh) | 1.55微米波段雪崩光电探测器及其制备方法 | |
Li et al. | A partially depleted absorber photodiode with graded doping injection regions | |
Duan et al. | Detrimental effect of impact ionization in the absorption region on the frequency response and excess noise performance of InGaAs-InAlAs SACM avalanche photodiodes | |
JPH0661521A (ja) | アバランシェホトダイオード | |
CN205542845U (zh) | 低噪声雪崩光电探测器 | |
JP6705762B2 (ja) | アバランシェフォトダイオード | |
JPH11330536A (ja) | 半導体受光素子 | |
JP2002170983A (ja) | 受光半導体デバイス | |
US20030111675A1 (en) | Doped absorption for enhanced responsivity for high speed photodiodes | |
JP5251131B2 (ja) | 半導体受光素子 | |
JP3610910B2 (ja) | 半導体受光素子 | |
Kim et al. | InP/InGaAs uni-travelling carrier heterojunction phototransistors | |
JPH05291609A (ja) | 光半導体装置 |