JP2002164280A - Exposure method - Google Patents

Exposure method

Info

Publication number
JP2002164280A
JP2002164280A JP2001021649A JP2001021649A JP2002164280A JP 2002164280 A JP2002164280 A JP 2002164280A JP 2001021649 A JP2001021649 A JP 2001021649A JP 2001021649 A JP2001021649 A JP 2001021649A JP 2002164280 A JP2002164280 A JP 2002164280A
Authority
JP
Japan
Prior art keywords
wafer
pattern
numerical aperture
peripheral portion
lens system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001021649A
Other languages
Japanese (ja)
Inventor
Isao Mita
勲 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001021649A priority Critical patent/JP2002164280A/en
Publication of JP2002164280A publication Critical patent/JP2002164280A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an exposure method whereby no pattern narrowing occurs at a wafer periphery. SOLUTION: The exposure method comprises adjusting an iris of a restriction mechanism, provided in a reducing lens system of a stepper for setting an optimum numerical aperture(NA) of the reducing lens system to, e.g. 0.55 for forming a pattern in an exposure process applied to a wafer, using the stepper, exposing shot sections 26 of effective regions 24 of the wafer in this optical condition to transfer the pattern, adjusting the iris of the restriction mechanism to set the numeral aperture of the reducing lens system to a smaller value of, e.g. 0.45 than 0.55, and in this optical condition, exposing shot sections 30 of a wafer periphery 28 specified as a dummy pattern region located outside the effective regions 24 of the wafer for planarizing the wafer, thereby transferring the same pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置を作製
する際の露光方法に関し、更に詳細には、ウエハ周辺部
のパターン細り及びそれに伴うウエハ周辺部からのパタ
ーン飛散による歩留り低下を防止するようにした露光方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure method for fabricating a semiconductor device, and more particularly to a method for preventing a thinning of a pattern at a peripheral portion of a wafer and a reduction in a yield due to scattering of the pattern from the peripheral portion of the wafer. And an exposure method.

【0002】[0002]

【従来の技術】近年の半導体装置の微細化及び高集積度
化に伴い、配線幅が益々細くなっている。そして、その
結果、配線をパターニングする際に行う光リソグラフィ
技術でも、更なる微細化および高精度の線幅制御技術
が、極めて重要視されている。
2. Description of the Related Art With the recent miniaturization and high integration of semiconductor devices, wiring widths have become increasingly smaller. As a result, further miniaturization and high-precision line width control technology are regarded as extremely important in the optical lithography technology used when patterning wiring.

【0003】ここで、図3を参照して、縮小投影露光法
による光リソグラフィ技術について説明する。縮小投影
露光法による光リソグラフィ技術は、ウエハ上に成膜し
たフォトレジスト膜に縮小投影露光装置を使って露光、
現像して、レチクルの配線パターンを転写したエッチン
グマスクを形成する技術である。図3は縮小投影露光装
置の基本的構成を示す模式的断面図である。縮小投影露
光装置10は、図3に示すように、光源部12と、集光
レンズ系14と、パターンを描いたレチクル16を保持
するレチクル保持台18と、絞り機構を有する縮小レン
ズ系20と、ウエハWを3次元方向で移動させるウエハ
・ステージ22とを備えている。縮小レンズ系20に
は、図示しないが、絞りが設けてあって、絞りを絞る
と、開口数(NA)が小さくなり、絞りを大きくする
と、開口数が大きくなる。
Here, an optical lithography technique based on a reduced projection exposure method will be described with reference to FIG. The photolithography technology using the reduced projection exposure method uses a reduced projection exposure device to expose a photoresist film formed on a wafer.
This is a technique of forming an etching mask on which a wiring pattern of a reticle is transferred by developing. FIG. 3 is a schematic sectional view showing the basic configuration of the reduction projection exposure apparatus. As shown in FIG. 3, the reduction projection exposure apparatus 10 includes a light source unit 12, a condenser lens system 14, a reticle holding table 18 for holding a reticle 16 on which a pattern is drawn, and a reduction lens system 20 having an aperture mechanism. And a wafer stage 22 for moving the wafer W in a three-dimensional direction. Although not shown, the reduction lens system 20 is provided with an aperture. When the aperture is reduced, the numerical aperture (NA) decreases, and when the aperture is increased, the numerical aperture increases.

【0004】縮小投影露光装置10では、ウエハ・ステ
ージ22を移動して、ウエハWを露光位置に位置決め
し、続いて光源部12で放射される光を集光レンズ系1
4に通して集光し、レチクル16に描かれたパターンを
縮小レンズ系20で縮小して、ウエハのレジスト膜上に
露光、結像させる。露光したレジスト膜を現像すること
により、レチクル16のパターンと同じ形状のパターン
を有すマスクを形成することができる。
In the reduction projection exposure apparatus 10, the wafer stage 22 is moved to position the wafer W at the exposure position, and then the light emitted from the light source unit 12 is condensed by the condenser lens system 1.
The light is condensed by passing through 4, and the pattern drawn on the reticle 16 is reduced by the reduction lens system 20, and is exposed and imaged on the resist film of the wafer. By developing the exposed resist film, a mask having a pattern having the same shape as the pattern of the reticle 16 can be formed.

【0005】半導体装置の更なる微細化を進めるために
は、配線幅、従ってパターン幅を益々小さくすることが
必要である。そのためには、縮小投影露光装置の解像度
を更に大きくすることが必要になる。投影光学系の解像
度Rは、レイリーの式、つまり、回折リミットのときの
露光波長λと、レンズの開口数NAによって、 R=k・λ/NA で表される。ここで、kは、レンズ自体の性能バラツ
キ、光源コヒーレンシ等に依存する値であって、通常、
0.8から0.9位の値である。微細化のためには、解
像度を大きく、従って、縮小レンズ系20の開口数(N
A)を大きくする必要があるが、NAを大きくすること
により、フォーカスマージン(DOF、焦点深度)Δ
は、Δ=±λ/2(NA)2 の式に従うので、小さくな
る。従って、微細化を進めるためには、小さなDOFを
克服するための技術もまた必要になる。
In order to further miniaturize a semiconductor device, it is necessary to further reduce the wiring width, and hence the pattern width. For that purpose, it is necessary to further increase the resolution of the reduction projection exposure apparatus. The resolution R of the projection optical system is represented by R = k · λ / NA according to Rayleigh's equation, that is, the exposure wavelength λ at the diffraction limit and the numerical aperture NA of the lens. Here, k is a value that depends on performance variations of the lens itself, light source coherency, and the like.
It is a value between 0.8 and 0.9. For miniaturization, the resolution is increased, and therefore the numerical aperture (N
A) needs to be increased, but by increasing the NA, the focus margin (DOF, depth of focus) Δ
Is smaller because it follows the equation of Δ = ± λ / 2 (NA) 2 . Therefore, in order to advance the miniaturization, a technique for overcoming a small DOF is also required.

【0006】ところで、上述のようにして形成したエッ
チングマスクを使ってエッチングする際、理収外のウエ
ハ周辺部にパターンを形成していないと、ウエハ周辺部
とその内側の有効領域との間に段差が生じる。ここで、
有効領域とは、チップ形成領域を意味し、製品となる半
導体装置を形成する領域である。一方、ウエハ周辺部は
非チップ形成領域であって、半導体装置を形成しないウ
エハの破棄領域である。例えば、図4(a)に示すよう
に、有効領域24内の各ショット区域26にのみ露光し
たときには、ウエハ周辺部28にはマスク層が形成され
ないので、図4(b)に示すように、有効領域24の表
面は、ウエハ周辺部28の表面より高くなって、有効領
域24とウエハ周辺部28との間で段差が生じる。図4
(a)はウエハの有効領域内の各ショット区域を示すウ
エハ平面図、図4(b)は線A−A′での断面図であ
る。そして、有効領域24とウエハ周辺部28との間に
段差があると、段差に近い有効領域24では、エッチン
グ処理に際し、段差がエッチングレート等に微妙に影響
して、パターン通りにパターニングできないという問題
がある。
By the way, when etching is performed using the etching mask formed as described above, if a pattern is not formed on the periphery of the wafer which is out of control, there is a gap between the periphery of the wafer and the effective area inside the periphery. A step occurs. here,
The effective region means a chip formation region, and is a region where a semiconductor device to be a product is formed. On the other hand, the peripheral portion of the wafer is a non-chip forming area, which is a discarding area of a wafer on which no semiconductor device is formed. For example, as shown in FIG. 4A, when only the shot areas 26 in the effective area 24 are exposed, no mask layer is formed on the peripheral portion 28 of the wafer, so that as shown in FIG. The surface of the effective region 24 is higher than the surface of the wafer peripheral portion 28, and a step occurs between the effective region 24 and the wafer peripheral portion 28. FIG.
4A is a plan view of a wafer showing each shot area in an effective area of the wafer, and FIG. 4B is a cross-sectional view taken along line AA ′. If there is a step between the effective area 24 and the peripheral portion 28 of the wafer, in the effective area 24 close to the step, the etching will slightly affect the etching rate in the effective area 24, and the pattern cannot be patterned according to the pattern. There is.

【0007】そこで、有効領域24とウエハ周辺部28
との間で段差が生じないようにするために、従来、有効
領域と同じ光学条件でウエハ周辺部28にも露光処理を
施し、そこに、ダミーパターンを形成している。即ち、
図5(a)に示すように、ウエハ周辺部28の各ショッ
ト区域30にも有効領域24と同じ光学条件で露光し
て、ダミーパターンを形成し、ウエハ周辺部28と有効
領域24との間で段差が生じないようにしている。図5
(a)はウエハの有効領域内及びウエハ周辺部内の各シ
ョット区域を示すウエハ平面図、図5(b)は線A−
A′での断面図である。
Accordingly, the effective area 24 and the wafer peripheral portion 28
Conventionally, in order to prevent a step from occurring, the wafer peripheral portion 28 is also subjected to exposure processing under the same optical conditions as the effective area, and a dummy pattern is formed thereon. That is,
As shown in FIG. 5A, each shot area 30 of the wafer peripheral portion 28 is also exposed to light under the same optical conditions as the effective region 24 to form a dummy pattern, and a gap between the wafer peripheral portion 28 and the effective region 24 is formed. To prevent a step from occurring. FIG.
5A is a plan view of a wafer showing respective shot areas in an effective area of the wafer and in a peripheral portion of the wafer, and FIG.
It is sectional drawing in A '.

【0008】[0008]

【発明が解決しようとする課題】しかし、上述した従来
の露光方法には、以下に説明するように、ウエハ周辺部
のパターン細り、及びそれに伴うウエハ周辺部から有効
領域へのパターン飛散により製品歩留りが低下するとい
う問題があった。
However, in the above-mentioned conventional exposure method, as described below, the product yield is reduced due to the pattern narrowing at the peripheral portion of the wafer and the accompanying scattering of the pattern from the peripheral portion of the wafer to the effective area. However, there was a problem that was reduced.

【0009】ウエハは、一見したところ一様な平板状に
なっているが、ウエハ周辺部は、ウエハ中央部、つまり
有効領域に対して凹状に微妙に反っている。そのため
に、ウエハ周辺部では、反りの影響により、実質的に焦
点位置が異なる。その結果、有効領域と同じ光学条件で
露光した際、ウエハの反りが影響して、デフォーカスが
生じ、正常なパターンが形成されずに、パターン形成異
常、例えばパターン幅の小さいパターンが、図6(a)
に示すように、形成される。模式的に説明すると、開口
数NA=0.55の光学条件で露光した際、デフォーカ
スがウエハ周辺部で生じ、フォーカスしている位置のパ
ターン幅に対してフォーカスが±に振れるにつれて、図
6(b)に示すように、パターン幅が細くなる。そし
て、その結果、ウエハ周辺部に形成されたパターン幅の
細いパターンが、ウエハから離隔して、図6(c)に示
すように、ウエハの有効領域内に飛散する。その結果、
後のプロセッシングで種々の問題を引き起こし、製品歩
留まりを低下させる。
At first glance, the wafer is seemingly uniform and flat, but the periphery of the wafer is slightly warped concavely with respect to the center of the wafer, ie, the effective area. Therefore, the focus position substantially differs in the peripheral portion of the wafer due to the influence of the warpage. As a result, when exposure is performed under the same optical conditions as that of the effective area, the wafer is affected by warpage, defocus occurs, and a normal pattern is not formed. (A)
As shown in FIG. To explain schematically, when exposure is performed under an optical condition of a numerical aperture NA = 0.55, defocus occurs around the wafer, and as the focus fluctuates to ± with respect to the pattern width of the focused position, FIG. As shown in (b), the pattern width is reduced. Then, as a result, the pattern with a small pattern width formed on the peripheral portion of the wafer is separated from the wafer and scatters in the effective area of the wafer as shown in FIG. 6C. as a result,
Subsequent processing causes various problems and lowers product yield.

【0010】そこで、本発明の目的は、ウエハ周辺部で
のパターン細りが生じないような露光方法を提供するこ
とである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an exposure method which does not cause pattern thinning in a peripheral portion of a wafer.

【0011】[0011]

【課題を解決するための手段】本発明者は、ウエハ周辺
部からのパターン飛散を防止するには、パターン細りが
生じないようにすることが解決策であると考えた。そし
て、ウエハ周辺部は、段差を生じさせないためのダミー
パターン領域であって、パターン細りを生じさせないこ
とが重要であるものの、パターンの精度は比較的低くて
良いことに着目した。そこで、パターン細りが生じない
ようにするために、パターンの精度が必要な有効領域に
比べて、ウエハ周辺部の露光の際の解像度を低くするこ
と、及び焦点深度を深くすること、即ち開口数を小さく
することを着想し、実験の末に、本発明を発明するに至
った。
The inventor of the present invention has considered that the solution of the present invention is to prevent the pattern from being thinned in order to prevent the pattern from scattering around the wafer. The peripheral portion of the wafer is a dummy pattern region for preventing a step from occurring, and it is important that the pattern is not thinned, but the precision of the pattern is relatively low. Therefore, in order to prevent the pattern from being thinned, the resolution at the time of exposure of the peripheral portion of the wafer should be reduced and the depth of focus should be deepened, that is, the numerical aperture should be smaller than that of the effective area where the precision of the pattern is required. With the idea of reducing, the present invention was invented after experiments.

【0012】上記目的を達成するために、上述の知見に
基づいて、本発明に係る露光方法は、縮小投影露光装置
を使ってウエハに露光処理を施す際、縮小投影露光装置
の縮小レンズ系の開口数(NA)を第1の開口数に設定
した光学条件でウエハの有効領域を露光して、レチクル
のパターンを転写する第1のステップと、ウエハの有効
領域の外側に位置するウエハ周辺部をダミーパターン領
域として規定し、縮小レンズ系の開口数を第1の開口数
より小さい第2の開口数に設定した光学条件でウエハ周
辺部を露光して、第1のステップのレチクルのパターン
を転写する第2のステップとを有することを特徴として
いる。
In order to achieve the above object, based on the above findings, an exposure method according to the present invention provides an exposure method for a reduction lens system of a reduction projection exposure apparatus when performing exposure processing on a wafer using the reduction projection exposure apparatus. A first step of exposing an effective area of the wafer under an optical condition in which a numerical aperture (NA) is set to a first numerical aperture and transferring a reticle pattern, and a peripheral portion of the wafer located outside the effective area of the wafer Is defined as a dummy pattern area, and the wafer peripheral portion is exposed under optical conditions in which the numerical aperture of the reduction lens system is set to a second numerical aperture smaller than the first numerical aperture, and the pattern of the reticle in the first step is changed. And a second step of transferring.

【0013】本発明方法で、第1のステップ及び第2の
ステップの順序には制約はなく、第1のステップ、次い
で第2のステップの順でも、逆に、第2のステップ、次
いで第1のステップの順でも良い。本発明方法で、第1
の開口数は、露光条件を考慮して、パターン形成に最も
適切な開口数とする。本発明方法で、開口数を設定する
には、縮小投影露光装置の縮小レンズ系に設けられてい
る絞り機構で絞りを調節することにより、開口数を所定
開口数に設定する。
In the method of the present invention, the order of the first step and the second step is not limited, and the first step, then the second step, or vice versa, the second step, then the first step. The order of the steps may be used. In the method of the present invention,
Is the most appropriate numerical aperture for pattern formation in consideration of exposure conditions. To set the numerical aperture in the method of the present invention, the numerical aperture is set to a predetermined numerical aperture by adjusting the aperture with an aperture mechanism provided in a reduction lens system of the reduction projection exposure apparatus.

【0014】本発明方法では、有効領域の露光の際の開
口数に比べて、ウエハ周辺部の露光の際の開口数を小さ
くして、解像度を低く、かつ焦点深度を深くすることに
より、ウエハ周辺部の反りに起因して生じる焦点ずれを
緩和して、パターン細りを防止している。本発明方法で
は、ダミーパターン領域としてウエハ周辺部にも、ウエ
ハの有効領域と同じパターンを転写しているので、ウエ
ハ周辺部と有効領域との間で段差が生じるようなことは
なく、ウエハが有効領域及びウエハ周辺部にわたり平坦
化される。
According to the method of the present invention, the resolution is reduced and the depth of focus is increased by reducing the numerical aperture for exposing the peripheral portion of the wafer as compared with the numerical aperture for exposing the effective area. The focus shift caused by the warpage of the peripheral portion is reduced to prevent the pattern from being thinned. In the method of the present invention, since the same pattern as the effective area of the wafer is transferred also to the peripheral part of the wafer as the dummy pattern area, there is no step between the peripheral part of the wafer and the effective area. It is flattened over the effective area and the periphery of the wafer.

【0015】[0015]

【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。実施形態例 本実施形態例は、本発明に係る露光方法の実施形態の一
例であって、図1は本実施形態例の露光方法を説明する
ために各ショット区域を示すウエハ平面図である。本実
施形態例では、先ず、縮小投影露光装置(通称、ステッ
パ)を使ってウエハに露光処理を施す際、縮小投影露光
装置10(図3参照)の縮小レンズ系20に設けた絞り
機構(図示せず)の絞りを調節して、縮小レンズ系20
の開口数(NA)を、露光条件を考慮して、パターン形
成に最も適切な開口数(第1の開口数)に、例えば0.
55に設定する。この光学条件で、図1に示すように、
ウエハの有効領域24の各ショット区域26を露光し
て、パターンを転写する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Embodiment Example This embodiment is an example of an embodiment of an exposure method according to the present invention. FIG. 1 is a plan view of a wafer showing each shot area for explaining the exposure method of this embodiment. In this embodiment, first, when an exposure process is performed on a wafer using a reduction projection exposure apparatus (commonly called a stepper), an aperture mechanism (see FIG. 3) provided in a reduction lens system 20 of the reduction projection exposure apparatus 10 (see FIG. 3). The aperture of the reduction lens system 20 (not shown) is adjusted.
Numerical aperture (NA) is set to the most appropriate numerical aperture (first numerical aperture) for pattern formation, for example, in consideration of exposure conditions.
Set to 55. Under these optical conditions, as shown in FIG.
Each shot area 26 of the active area 24 of the wafer is exposed to transfer the pattern.

【0016】次いで、縮小レンズ系20に設けた絞り機
構(図示せず)の絞りを調節して、縮小レンズ系20の
開口数を第1の開口数より小さい第2の開口数、例えば
0.45に設定する。この光学条件で、図1に示すよう
に、ウエハの有効領域24の外側に位置し、ウエハ平坦
化のためのダミーパターン領域として規定したウエハ周
辺部28の各ショット区域30を露光して、同じパター
ンを転写する。
Next, the stop of a stop mechanism (not shown) provided in the reduction lens system 20 is adjusted to reduce the numerical aperture of the reduction lens system 20 to a second numerical aperture smaller than the first numerical aperture, for example, 0.2 mm. Set to 45. Under these optical conditions, as shown in FIG. 1, each shot area 30 of the wafer peripheral portion 28 located outside the effective area 24 of the wafer and defined as a dummy pattern area for flattening the wafer is exposed, and Transfer the pattern.

【0017】本実施形態例では、ウエハ周辺部28に露
光する際、開口数を小さくすることにより、解像度を下
げ、焦点深度を深くしているので、図2(a)に示すよ
うに、焦点がずれても、転写したパターンのパターン幅
は殆ど変わらない。その結果、ウエハ周辺部28では、
ウエハの反りの影響で実質的に焦点位置が異なるが、光
学条件を変更することにより、図2(b)に示すよう
に、パターン細りが抑制される。これにより、パターン
飛散が生じないので、製品歩留りの低下を防止すること
ができる。
In the present embodiment, when exposing the wafer peripheral portion 28, the resolution is reduced and the depth of focus is increased by reducing the numerical aperture. Therefore, as shown in FIG. Even if it shifts, the pattern width of the transferred pattern hardly changes. As a result, in the wafer peripheral portion 28,
Although the focal position is substantially different due to the influence of the warpage of the wafer, by changing the optical conditions, the pattern thinning is suppressed as shown in FIG. As a result, pattern scattering does not occur, so that a reduction in product yield can be prevented.

【0018】実験例 本実施形態例の露光方法を評価するために、以下のよう
にして、評価試験を行った。先ず、東京エレクトロン
(株)製のモデル名Clean Track、モデル番
号ACT−8のコーター/デベロッパを使って、試料ウ
エハ上に膜厚0.835μmのレジスト膜を成膜した。
レジスト材として、信越化学(株)製の商品名SEPR
−3404Tを使用した。続いて、ウエハを120℃で
90秒間加熱して、プレベイク処理を施した。
Experimental Example In order to evaluate the exposure method of this embodiment, an evaluation test was performed as follows. First, a resist film having a thickness of 0.835 μm was formed on a sample wafer using a coater / developer having a model name, Clean Track, model number ACT-8 manufactured by Tokyo Electron Limited.
As a resist material, product name SEPR manufactured by Shin-Etsu Chemical Co., Ltd.
-3404T was used. Subsequently, the wafer was heated at 120 ° C. for 90 seconds to perform a pre-bake treatment.

【0019】次いで、縮小投影露光装置(ステッパ)と
して、ニコン製のモデル番号NSR−2205EX14
Cを使い、次の光学条件に従って、248nmの露光波
長で露光し、レジスト膜上に0.25μm幅の配線パタ
ーンを転写した。露光の際、図1に示すように、先ず、
ウエハの有効領域24内の各ショット区域26を第1の
光学条件で露光し、次いで、ウエハ周辺部28の各ショ
ット区域28を第2の光学条件で露光した。 第1の光学条件 :NA=0.55,σ=0.55 有効領域に対する光学条件 第2の光学条件 :NA=0.45,σ=0.75 ダミー領域に対する光学条件
Next, as a reduction projection exposure apparatus (stepper), Nikon model number NSR-2205EX14
Using C, exposure was performed at an exposure wavelength of 248 nm according to the following optical conditions, and a 0.25 μm-wide wiring pattern was transferred onto the resist film. At the time of exposure, first, as shown in FIG.
Each shot area 26 within the active area 24 of the wafer was exposed under a first optical condition, and then each shot area 28 at the wafer periphery 28 was exposed under a second optical condition. First optical condition: NA = 0.55, σ = 0.55 Optical condition for effective area Second optical condition: NA = 0.45, σ = 0.75 Optical condition for dummy area

【0020】次いで、露光したウエハを110℃で90
秒間加熱して、露出後ベーク処理(P.E.B)を施し
た。続いて、現像液として、東京応化(株)製のTMA
Hの濃度が2.38%の商品名NMD−3を使って、現
像した。次いで、ウエハを100℃で90秒間加熱し
て、ポストベイク処理を施し、配線パターンを有するエ
ッチングマスクを形成した。
Next, the exposed wafer is heated at 110 ° C. for 90 minutes.
After heating for 2 seconds, a post-exposure bake treatment (PEB) was performed. Subsequently, TMA manufactured by Tokyo Ohka Co., Ltd. was used as a developer.
It developed using NMD-3 whose brand name of H is 2.38%. Next, the wafer was heated at 100 ° C. for 90 seconds to perform post-baking treatment, thereby forming an etching mask having a wiring pattern.

【0021】本実験例で形成したエッチングマスクを観
察したところ、反りのあるウエハ周辺部のダミーパター
ン領域のパターン幅は、有効領域のパターン幅とほぼ同
じであって、パターン細りが緩和され、パターンがウエ
ハの有効領域に飛散して、製品歩留りを低下させるよう
なことは生じなかった。
Observation of the etching mask formed in this experimental example shows that the pattern width of the dummy pattern area around the warped wafer is almost the same as the effective area, and the pattern thinning is reduced. Did not scatter into the effective area of the wafer, thereby lowering the product yield.

【0022】[0022]

【発明の効果】本発明方法によれば、縮小投影露光装置
を使ってウエハに露光処理を施す際、縮小レンズ系の開
口数を第1の開口数に設定した光学条件でウエハの有効
領域に露光する第1のステップと、ウエハ周辺部をウエ
ハ平坦化のためのダミーパターン領域として規定し、縮
小レンズ系の開口数を第1の開口数より小さい第2の開
口数に設定した光学条件で露光して、第1のステップの
パターンと同じパターンを転写する第2のステップとで
露光する。本発明方法では、ダミーパターン領域として
ウエハ周辺部にも、ウエハの有効領域と同じパターンを
転写しているので、ウエハ周辺部と有効領域との間で段
差が生じるようなことはなく、有効領域及びウエハ周辺
部にわたりウエハ面が平坦化される。これにより、ウエ
ハ周辺部の平坦化を実現しながら、ウエハ周辺部でのパ
ターン細り、及びそれに伴うパターン飛散を防止して、
製品歩留りを向上させることができる。
According to the method of the present invention, when an exposure process is performed on a wafer using a reduction projection exposure apparatus, the numerical aperture of the reduction lens system is set in the effective area of the wafer under the optical conditions set to the first numerical aperture. A first step of exposing, and an optical condition in which the periphery of the wafer is defined as a dummy pattern area for flattening the wafer, and the numerical aperture of the reduction lens system is set to a second numerical aperture smaller than the first numerical aperture. Exposure is performed in a second step of transferring the same pattern as the pattern in the first step. In the method of the present invention, since the same pattern as the effective area of the wafer is transferred also to the peripheral portion of the wafer as the dummy pattern area, there is no step between the peripheral portion of the wafer and the effective area. And the wafer surface is flattened over the periphery of the wafer. Thereby, while realizing the flattening of the peripheral portion of the wafer, the pattern thinning at the peripheral portion of the wafer and the accompanying pattern scattering are prevented,
Product yield can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態例の露光方法を説明するために各ショ
ット区域を示すウエハ平面図である。
FIG. 1 is a wafer plan view showing each shot area for explaining an exposure method according to an embodiment.

【図2】図2(a)は焦点がずれてもパターン幅が大き
く変動しないことを説明するための説明図、図2(b)
はウエハ周辺部でパターン細りが生じないことを説明す
るための説明図である。
FIG. 2A is an explanatory diagram for explaining that a pattern width does not greatly change even if the focus is shifted, and FIG.
FIG. 4 is an explanatory diagram for explaining that pattern thinning does not occur in a peripheral portion of a wafer.

【図3】縮小投影露光装置の構成を示す模式的断面図で
ある。
FIG. 3 is a schematic sectional view showing a configuration of a reduction projection exposure apparatus.

【図4】図4(a)はウエハの有効領域内の各ショット
区域を示すウエハ平面図、図4(b)は線A−A′での
断面図である。
4A is a plan view of a wafer showing each shot area in an effective area of the wafer, and FIG. 4B is a cross-sectional view taken along line AA '.

【図5】図5(a)はウエハの有効領域内及びウエハ周
辺部内の各ショット区域を示すウエハ平面図、図5
(b)は線A−A′での断面図である。
5A is a plan view of a wafer showing respective shot areas in an effective area of the wafer and in a peripheral portion of the wafer, FIG.
(B) is a sectional view taken along line AA '.

【図6】図6(a)〜(c)は、それぞれ、ウエハ周辺
部でパターン細り及びそれに伴うパターン飛散の問題が
生じることを説明する模式図である。
FIGS. 6A to 6C are schematic diagrams for explaining that a problem of thinning of a pattern and accompanying pattern scattering occur at a peripheral portion of a wafer.

【符号の説明】[Explanation of symbols]

10…… 縮小投影露光装置、12……光源部、14…
…集光レンズ系、16……レチクル、18……レチクル
保持台、20……縮小レンズ系、22……ウエハ・ステ
ージ、24……ウエハの有効領域、26……有効領域の
ショット区域、28……ウエハ周辺部、30……ウエハ
周辺部のショット区域。
10 reduction projection exposure apparatus, 12 light source unit, 14
... Condenser lens system, 16 reticle, 18 reticle holder, 20 reduction lens system, 22 wafer stage, 24 wafer effective area, 26 effective area shot area, 28 ... Wafer peripheral portion, 30... Wafer peripheral portion shot area.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 縮小投影露光装置を使ってウエハに露光
処理を施す際、縮小投影露光装置の縮小レンズ系の開口
数(NA)を第1の開口数に設定した光学条件でウエハ
の有効領域を露光して、レチクルのパターンを転写する
第1のステップと、 ウエハの有効領域の外側に位置するウエハ周辺部をダミ
ーパターン領域として規定し、縮小レンズ系の開口数を
第1の開口数より小さい第2の開口数に設定した光学条
件でウエハ周辺部を露光して、第1のステップのレチク
ルのパターンを転写する第2のステップとを有すること
を特徴とする露光方法。
When performing exposure processing on a wafer using a reduction projection exposure apparatus, the effective area of the wafer is set under an optical condition in which the numerical aperture (NA) of a reduction lens system of the reduction projection exposure apparatus is set to a first numerical aperture. A first step of exposing a reticle pattern and exposing a peripheral portion of the wafer located outside the effective area of the wafer as a dummy pattern area, and setting the numerical aperture of the reduction lens system to be smaller than the first numerical aperture. A second step of exposing a peripheral portion of the wafer under an optical condition set to a small second numerical aperture and transferring a reticle pattern in the first step.
【請求項2】 縮小投影露光装置の縮小レンズ系に設け
た絞り機構で絞りを調節することにより、開口数を所定
開口数に設定することを特徴とする請求項1に記載の露
光方法。
2. The exposure method according to claim 1, wherein a numerical aperture is set to a predetermined numerical aperture by adjusting a diaphragm with a diaphragm mechanism provided in a reduction lens system of the reduction projection exposure apparatus.
JP2001021649A 2000-09-14 2001-01-30 Exposure method Pending JP2002164280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001021649A JP2002164280A (en) 2000-09-14 2001-01-30 Exposure method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000279553 2000-09-14
JP2000-279553 2000-09-14
JP2001021649A JP2002164280A (en) 2000-09-14 2001-01-30 Exposure method

Publications (1)

Publication Number Publication Date
JP2002164280A true JP2002164280A (en) 2002-06-07

Family

ID=26599974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001021649A Pending JP2002164280A (en) 2000-09-14 2001-01-30 Exposure method

Country Status (1)

Country Link
JP (1) JP2002164280A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026649A (en) * 2002-12-10 2005-01-27 Nikon Corp Exposing method, aligner, and device manufacturing method
JP2009060099A (en) * 2007-08-15 2009-03-19 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US7598180B2 (en) 2003-03-24 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby
CN111373521A (en) * 2017-11-24 2020-07-03 浜松光子学株式会社 Conveying method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026649A (en) * 2002-12-10 2005-01-27 Nikon Corp Exposing method, aligner, and device manufacturing method
JP4701606B2 (en) * 2002-12-10 2011-06-15 株式会社ニコン Exposure method, exposure apparatus, and device manufacturing method
US7598180B2 (en) 2003-03-24 2009-10-06 Samsung Electronics Co., Ltd. Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby
JP2009060099A (en) * 2007-08-15 2009-03-19 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US8896809B2 (en) 2007-08-15 2014-11-25 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
CN111373521A (en) * 2017-11-24 2020-07-03 浜松光子学株式会社 Conveying method
US11592332B2 (en) 2017-11-24 2023-02-28 Hamamatsu Photonics K.K. Transportation method

Similar Documents

Publication Publication Date Title
JP2996127B2 (en) Pattern formation method
US6218057B1 (en) Lithographic process having sub-wavelength resolution
KR101238925B1 (en) Solid immersion lens lithography
JP4613364B2 (en) Resist pattern formation method
US20060134559A1 (en) Method for forming patterns on a semiconductor device
JP2002164280A (en) Exposure method
US6563127B2 (en) Optical proximity correction with rectangular contact
JP4235410B2 (en) Exposure method
JP2798796B2 (en) Pattern formation method
JP2006330691A (en) Method of exposure using half-tone mask
JP2004071767A (en) Mask, exposing method, and process for fabricating semiconductor device
JP3415335B2 (en) Method for manufacturing multi-stage etching type substrate
US20040010769A1 (en) Method for reducing a pitch of a procedure
JP3633506B2 (en) Exposure method and semiconductor device manufacturing method
JP2693805B2 (en) Reticle and pattern forming method using the same
JP2861642B2 (en) Method for manufacturing semiconductor device
US8691495B2 (en) Photoresist pattern forming method, and microlens array forming method
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
JP3065063B1 (en) Pattern forming method and phase shift mask
US8242021B2 (en) Method for manufacturing semiconductor device
KR100791680B1 (en) Method for exposing in a stepper
JP2908100B2 (en) Projection exposure apparatus and method of manufacturing semiconductor device
JP3837846B2 (en) Manufacturing method of semiconductor device
JPH06132216A (en) Pattern forming method
JP2682430B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040817