JP2002158206A - Resist residues removing method and method of manufacturing semiconductor device using the same - Google Patents

Resist residues removing method and method of manufacturing semiconductor device using the same

Info

Publication number
JP2002158206A
JP2002158206A JP2000350856A JP2000350856A JP2002158206A JP 2002158206 A JP2002158206 A JP 2002158206A JP 2000350856 A JP2000350856 A JP 2000350856A JP 2000350856 A JP2000350856 A JP 2000350856A JP 2002158206 A JP2002158206 A JP 2002158206A
Authority
JP
Japan
Prior art keywords
film
resist
forming
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000350856A
Other languages
Japanese (ja)
Inventor
Masashi Muranaka
誠志 村中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000350856A priority Critical patent/JP2002158206A/en
Priority to DE2001133663 priority patent/DE10133663A1/en
Priority to KR1020010043639A priority patent/KR20020038460A/en
Publication of JP2002158206A publication Critical patent/JP2002158206A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/422Stripping or agents therefor using liquids only
    • G03F7/425Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

PROBLEM TO BE SOLVED: To provide a resist residues removing method without deterioration of a semiconductor device as recesses on the layer insulation films, spread connection holes or roughed wirings, etc. SOLUTION: A process sequence involving a peeling liquid process using a fluoric peeling liquid for a process time so shortened as not deteriorating a semiconductor device is repeated at least twice.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板の洗浄方法に
関し、特に、レジスト除去後のレジスト残渣を除去する
方法に関するものである。
The present invention relates to a method for cleaning a substrate, and more particularly to a method for removing a resist residue after removing a resist.

【0002】[0002]

【従来の技術】半導体装置製造におけるレジスト残渣の
除去性は半導体装置の微細化にともない、ますます、そ
の高性能化が要求されてきている。すなわち、配線や層
間絶縁膜などの半導体装置の構成部分に影響を与えるこ
となく、レジスト残渣だけを完全に除去しなければなら
ない。現在、このようなレジスト残渣を除去する方法と
して、フッ化アンモニウムなどのフッ素系剥離液を用い
た方法が広く知られている。
2. Description of the Related Art With the miniaturization of semiconductor devices, there is an increasing demand for higher performance in the removal of resist residues in the manufacture of semiconductor devices. That is, it is necessary to completely remove only the resist residue without affecting the components of the semiconductor device such as the wiring and the interlayer insulating film. At present, as a method for removing such a resist residue, a method using a fluorine-based stripping solution such as ammonium fluoride is widely known.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
従来技術では、レジスト残渣を完全に除去するためにフ
ッ素系剥離液による処理時間を長くする必要があり、一
方で、このフッ素系剥離液は酸化膜を浸食したり、電極
の表面荒れを起こしたりする性質を持っているため、処
理時間を長くするほど除去性は向上するが、半導体装置
の構成部分である層間絶縁膜の膜厚が減少したり、接続
孔が拡がったりするなど半導体装置の特性を劣化させる
という問題点があった。例えば、層間絶縁膜としてNS
G膜を用いた場合、これに接続孔を形成した際に生じる
レジスト残渣を上記フッ素系剥離液で10分間の処理を
行うと、30nm程度、接続孔が大きくなり、集積度が
低下したり信頼性が劣化する。また、層間絶縁膜は異種
の酸化膜を積層して形成される場合も多く、この層間絶
縁膜に接続孔を形成すると、各酸化膜のフッ素系剥離液
による浸食量の差により接続孔内部に段差が形成され配
線材料などがうまく形成できずボイドが発生し電気的特
性および配線の信頼性が劣化するという問題点もあっ
た。
However, in the above-mentioned prior art, it is necessary to lengthen the processing time using a fluorine-based stripping solution in order to completely remove the resist residue. Since the film has the property of eroding and roughening the surface of the electrode, the longer the processing time, the better the removability.However, the thickness of the interlayer insulating film, which is a component of the semiconductor device, decreases. There is a problem that the characteristics of the semiconductor device are deteriorated, for example, the connection hole is expanded or the connection hole is expanded. For example, NS as an interlayer insulating film
When a G film is used, when a resist residue generated when a connection hole is formed in the G film is subjected to a treatment for 10 minutes with the above-mentioned fluorine-based stripping solution, the connection hole becomes large by about 30 nm, and the integration degree is reduced or reliability is reduced. The property is deteriorated. In addition, the interlayer insulating film is often formed by laminating different kinds of oxide films, and when connecting holes are formed in this interlayer insulating film, the difference in the amount of erosion of each oxide film by the fluorine-based stripping solution causes the inside of the connecting holes to be formed. There is also a problem that a step is formed and a wiring material or the like cannot be formed well, voids are generated, and electrical characteristics and reliability of the wiring are deteriorated.

【0004】今後、素子がさらに微細化されるにつれ配
線や接続孔を設計どおりに加工することがますます困難
となってくる。このため、ドライエッチングではデポ性
の強いエッチング条件が必要とされ、このような条件下
で形成されたレジスト残渣は従来にも増してより強固な
ものとなり、その結果、フッ素系剥離液による処理時間
がさらに長くなり、上記のような問題が一層、顕在化し
てくる。
In the future, as elements are further miniaturized, it becomes increasingly difficult to process wirings and connection holes as designed. For this reason, dry etching requires etching conditions with a strong deposition property, and the resist residue formed under such conditions becomes stronger than before, and as a result, the processing time with a fluorine-based stripping solution is reduced. Becomes longer, and the above-mentioned problems become more apparent.

【0005】本願発明は、上記のような問題点を解消す
るためになされたもので、フッ素系剥離液を用いた場合
においても、層間絶縁膜などの酸化膜の浸食や電極の表
面荒れなどを極力抑制しつつ、レジスト残渣の除去性を
向上させ得るレジスト残渣の除去方法を提供するもので
ある。
The present invention has been made in order to solve the above-mentioned problems. Even when a fluorine-based stripping solution is used, erosion of an oxide film such as an interlayer insulating film, surface roughening of an electrode, and the like are prevented. An object of the present invention is to provide a method for removing a resist residue, which can improve the removability of the resist residue while suppressing it as much as possible.

【0006】また、上記のレジスト残渣除去方法を用い
た半導体装置の製造方法を提供するものである。
Another object of the present invention is to provide a method for manufacturing a semiconductor device using the above-described method for removing a resist residue.

【0007】[0007]

【課題を解決するための手段】基板をフッ素系剥離液で
剥離処理する工程を含む処理シーケンスを連続して少な
くとも2回以上繰り返すようにしたものである。
According to the present invention, a processing sequence including a step of stripping a substrate with a fluorine-based stripping solution is continuously repeated at least twice or more.

【0008】また、基板をフッ素系剥離液で剥離処理す
る工程と、剥離液処理後に半導体基板を水洗処理する工
程と、水洗処理後に基板を乾燥する乾燥工程とを備えた
処理シーケンスを連続して少なくとも2回以上繰り返す
ようにしたものである。
[0008] Further, a processing sequence including a step of stripping the substrate with a fluorine-based stripping liquid, a step of washing the semiconductor substrate with water after the stripping liquid processing, and a drying step of drying the substrate after the washing with water, is continuously performed. This is repeated at least twice.

【0009】さらに、剥離処理工程と水洗処理工程との
間に、リンス処理工程を備えるようにしたものである。
Further, a rinsing process is provided between the peeling process and the washing process.

【0010】また、さらに、フッ素系剥離液をフッ化ア
ンモニウムとするものである。
Further, the fluorine-based stripping solution is ammonium fluoride.

【0011】また、各処理シーケンスの剥離処理工程の
総和時間を10分とするものである。
Further, the total time of the stripping process in each processing sequence is 10 minutes.

【0012】また、半導体基板上に層間絶縁膜を形成す
る工程と、層間絶縁膜上に第1の導電膜を形成する工程
と、第1の導電膜上に誘電体膜を介して第2の導電膜を
形成する工程と、第2の導電膜上にレジスト膜を形成す
る工程と、レジスト膜をマスクとして、第2の導電膜、
誘電体膜および第1の導電膜を順次エッチングしてキャ
パシタ電極を形成する工程と、レジスト膜を除去する工
程とを備え、レジスト除去後に残存するレジスト残渣を
上記レジスト残渣の除去方法を用いて除去するものであ
る。
A step of forming an interlayer insulating film on the semiconductor substrate; a step of forming a first conductive film on the interlayer insulating film; and a second step of forming a second conductive film on the first conductive film via a dielectric film. Forming a conductive film, forming a resist film on the second conductive film, using the resist film as a mask,
A step of forming a capacitor electrode by sequentially etching the dielectric film and the first conductive film; and a step of removing the resist film, wherein a resist residue remaining after removing the resist is removed by the above-described method for removing a resist residue. Is what you do.

【0013】さらに、第1および第2の導電膜は、ポリ
シリコン、窒化チタン、タングステン、窒化タングステ
ン、窒化タンタル、ルテニウム、白金、白金とイリジウ
ムとの合金の群より選ばれたいずれか一つの材料からな
り、誘電体膜は、二酸化シリコン、酸窒化シリコン、窒
化シリコン、酸化タンタル、BST、PZTの群より選
ばれたいずれか一つの材料からなるものである。
Further, the first and second conductive films are made of any one material selected from the group consisting of polysilicon, titanium nitride, tungsten, tungsten nitride, tantalum nitride, ruthenium, platinum, and an alloy of platinum and iridium. , And the dielectric film is made of any one material selected from the group consisting of silicon dioxide, silicon oxynitride, silicon nitride, tantalum oxide, BST, and PZT.

【0014】また、半導体基板上に該半導体基板に達す
る接続孔を有する層間絶縁膜を形成する工程と、接続孔
内に金属プラグを形成する工程と、層間絶縁膜および金
属プラグ上に導電膜を形成する工程と、導電膜上に少な
くとも金属プラグ表面の一部上を覆うようにレジスト膜
を形成する工程と、レジスト膜をマスクとして導電膜を
エッチングして配線を形成する工程と、レジスト膜を除
去する工程とを備え、レジスト除去後に残存するレジス
ト残渣を上記レジスト残渣の除去方法を用いて除去する
ものである。
A step of forming an interlayer insulating film having a connection hole reaching the semiconductor substrate on the semiconductor substrate; a step of forming a metal plug in the connection hole; and a step of forming a conductive film on the interlayer insulating film and the metal plug. Forming, forming a resist film on the conductive film so as to cover at least part of the surface of the metal plug, etching the conductive film using the resist film as a mask, forming a wiring, Removing the resist residue remaining after the resist is removed by using the above-described method for removing the resist residue.

【0015】さらに、金属プラグは、タングステン又は
ポリシリコンであり、配線は、アルミニウム合金又はタ
ングステンからなるようにしたものである。
Further, the metal plug is made of tungsten or polysilicon, and the wiring is made of an aluminum alloy or tungsten.

【0016】また、半導体基板上に配線を形成する工程
と、半導体基板および配線上に層間絶縁膜を形成する工
程と、層間絶縁膜上に少なくとも配線表面の一部上をそ
の開口部が覆うようにレジスト膜を形成する工程と、レ
ジスト膜をマスクとして配線の表面に達する接続孔を形
成する工程と、レジスト膜を除去する工程とを備え、レ
ジスト除去後に残存するレジスト残渣を上記レジスト残
渣の除去方法を用いて除去するようにしたものである。
A step of forming a wiring on the semiconductor substrate, a step of forming an interlayer insulating film on the semiconductor substrate and the wiring, and a step of forming an opening on at least a part of the wiring surface on the interlayer insulating film. Forming a resist film on the substrate, forming a connection hole reaching the surface of the wiring using the resist film as a mask, and removing the resist film. It is to be removed using a method.

【0017】さらに、配線は、アルミニウム合金又は銅
からなるようにしたものである。
Further, the wiring is made of an aluminum alloy or copper.

【0018】また、半導体基板上にゲート絶縁膜を形成
する工程と、ゲート絶縁膜上に金属膜を形成する工程
と、金属膜上に絶縁膜を形成する工程と、絶縁膜上にレ
ジスト膜を形成する工程と、レジスト膜をマスクに絶縁
膜および金属膜をエッチングすることによりメタルゲー
ト電極を形成する工程と、レジスト膜を除去する工程
と、絶縁膜および金属膜をマスクに半導体基板にイオン
注入により導電層を形成する工程とを備え、レジスト除
去後又はイオン注入程後に残存するレジスト残渣を上記
レジスト残渣の除去方法を用いて除去するようにしたも
のである。
A step of forming a gate insulating film on the semiconductor substrate, a step of forming a metal film on the gate insulating film, a step of forming an insulating film on the metal film, and a step of forming a resist film on the insulating film. Forming a metal gate electrode by etching the insulating film and the metal film using the resist film as a mask, removing the resist film, and ion-implanting the semiconductor substrate using the insulating film and the metal film as a mask And a step of forming a conductive layer by removing the resist residue after the removal of the resist or after the ion implantation.

【0019】金属膜は、タングステン、窒化タングステ
ン、チタン、窒化チタンの群より選ばれた金属材料から
なる単層または多層の導電膜からなるようにしたもので
ある。
The metal film is a single-layer or multi-layer conductive film made of a metal material selected from the group consisting of tungsten, tungsten nitride, titanium, and titanium nitride.

【0020】[0020]

【発明の実施の形態】実施の形態1.図1は本願発明の
実施の形態1に係るレジスト残渣の除去方法の処理手順
を示したものである。なお、以下で用いる図面におい
て、同一の符号を付した部分は同一または相当部分を示
すものとし、説明を省略することがある。この図1にお
いて、図1(a)は、本実施の形態における残渣除去の
基本単位となる処理シーケンス100を示したもので、
フッ素系剥離液による剥離液処理101、純水による水
洗処理102および乾燥処理103の連続した一連の処
理から構成されている。本実施の形態は、図1(b)に
示すように、上記の処理シーケンス100における剥離
液処理の処理時間を短くした処理シーケンス100a、
100b、…を連続して繰り返すことを特徴とするもの
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows a processing procedure of a method for removing a resist residue according to the first embodiment of the present invention. In the drawings used below, the parts denoted by the same reference numerals indicate the same or corresponding parts, and the description may be omitted. In FIG. 1, FIG. 1A shows a processing sequence 100 which is a basic unit of residue removal in the present embodiment.
The cleaning apparatus includes a continuous series of a stripping solution treatment 101 using a fluorine-based stripping solution, a water washing process 102 using pure water, and a drying process 103. In the present embodiment, as shown in FIG. 1B, a processing sequence 100a in which the processing time of the stripping solution processing in the processing sequence 100 is shortened,
100b,... Are continuously repeated.

【0021】すなわち、1回の処理シーケンスにおける
フッ素系剥離液処理の処理時間を短くして半導体装置の
構成部分への影響を抑制しつつ、剥離処理時間が短くな
ることによる除去性の低下を処理シーケンスの繰り返し
によって補うようにしたものである。各処理シーケンス
の剥離液処理時間および繰り返し回数は半導体装置の構
成部分に与える影響が規格値に収まり、かつ、レジスト
残渣が十分に除去されるように設定する。
That is, the processing time of the fluorine-based stripping solution processing in one processing sequence is shortened to suppress the influence on the components of the semiconductor device, and the reduction in the removability due to the shortening of the stripping processing time is processed. This is made up by repeating the sequence. The stripping solution processing time and the number of repetitions in each processing sequence are set so that the influence on the constituent parts of the semiconductor device falls within the standard value and the resist residue is sufficiently removed.

【0022】次に、上記のレジスト残渣除去方法を半導
体装置のキャパシタおよびキャパシタ上に達する接続孔
を有する層間絶縁膜を形成する工程に適用した具体例に
ついて説明する。図2〜図5は、半導体装置のキャパシ
タおよびこのキャパシタ上に達する接続孔を有する層間
絶縁膜を形成する工程を示した工程断面図である。ま
ず、図2(a)を参照して、図示しない半導体素子を含
む二酸化シリコン膜(SiO2)からなる層間絶縁膜2
上に、ポリシリコンからなる第1の導電膜3a、酸窒化
膜(SiON)からなる誘電体膜5aおよびポリシリコ
ンからなる第2の導電膜7aを順次形成する。
Next, a specific example in which the above-described method for removing a resist residue is applied to a step of forming a capacitor of a semiconductor device and an interlayer insulating film having a connection hole reaching the capacitor will be described. 2 to 5 are cross-sectional views showing steps of forming a capacitor of a semiconductor device and an interlayer insulating film having a connection hole reaching the capacitor. First, referring to FIG. 2A, an interlayer insulating film 2 made of a silicon dioxide film (SiO 2 ) including a semiconductor element (not shown)
A first conductive film 3a made of polysilicon, a dielectric film 5a made of an oxynitride film (SiON), and a second conductive film 7a made of polysilicon are sequentially formed thereon.

【0023】各導電膜は上記のポリシリコンの他、窒化
チタン(TiN)、タングステン(W)、窒化タングス
テン(WN)、窒化タンタル(TaN)、ルテニウム
(Ru)、白金(Pt)、白金/イリジウム(PT/I
r)合金などを用いてもよい。また、誘電体膜は、上記
の酸窒化膜の他、二酸化シリコン、窒化シリコン(Si
N)、酸化タンタル(Ta25)、チタン酸バリウムス
トロンチウム(BST)、チタン酸ジルコン酸鉛(PZ
T)などを用いてもよい。次に、図2(b)を参照し
て、第2の導電膜7a上にキャパシタのパターンを有す
るレジスト膜9を形成した後、このレジスト膜9をマス
クとして、第2の導電膜7a、誘電体膜5aおよび第1
の導電膜3aを塩素ガス(Cl2)プラズマを用いた異
方性ドライエッチングによりエッチングし、キャパシタ
上部電極7、キャパシタ絶縁膜5およびキャパシタ下部
電極3の積層構造からなるキャパシタ8を形成する。
Each conductive film is made of titanium nitride (TiN), tungsten (W), tungsten nitride (WN), tantalum nitride (TaN), ruthenium (Ru), platinum (Pt), platinum / iridium, in addition to the above-mentioned polysilicon. (PT / I
r) An alloy or the like may be used. The dielectric film may be made of silicon dioxide, silicon nitride (Si
N), tantalum oxide (Ta 2 O 5 ), barium strontium titanate (BST), lead zirconate titanate (PZ)
T) may be used. Next, referring to FIG. 2B, after a resist film 9 having a capacitor pattern is formed on the second conductive film 7a, the second conductive film 7a and the dielectric Body membrane 5a and first
Is etched by anisotropic dry etching using chlorine gas (Cl 2 ) plasma to form a capacitor 8 having a laminated structure of a capacitor upper electrode 7, a capacitor insulating film 5 and a capacitor lower electrode 3.

【0024】次に、図3(a)を参照して、不要となっ
たレジスト膜9を酸素プラズマを用いたアッシング処理
により除去する。この際、キャパシタ8の側面および表
面ないし層間絶縁膜2の表面上にはレジスト残渣11
a、11b、11cが残存する。このレジスト残渣はド
ライエッチング時にエッチングガスやレジスト膜、ある
いは導電膜の成分が混合した複合物から構成されている
と予想される。ここで、このレジスト残渣を上述したレ
ジスト残渣の除去方法を用いて除去する。
Next, referring to FIG. 3A, the unnecessary resist film 9 is removed by ashing using oxygen plasma. At this time, the resist residue 11 is formed on the side and surface of the capacitor 8 or on the surface of the interlayer insulating film 2.
a, 11b and 11c remain. This resist residue is expected to be composed of a compound in which components of the etching gas, the resist film, or the conductive film are mixed at the time of dry etching. Here, the resist residue is removed by using the above-described resist residue removal method.

【0025】図7はこの除去方法に適した処理装置によ
る処理手順を示したものである。図7において、300
は枚葉式のスプレー剥離液処理装置、310は同水洗処
理装置、400は枚葉式の乾燥処理装置である。また、
301、302はそれぞれフッ素系剥離液および純水を
噴出するスプレーノズル、302は半導体基板1を載置
するステージである。これらの枚葉式スプレー処理装置
はステージを回転させながら処理液をスプレーノズルか
ら噴出させて処理を行う。
FIG. 7 shows a processing procedure by a processing apparatus suitable for this removing method. In FIG. 7, 300
Reference numeral denotes a single-wafer spray remover, 310 denotes a rinsing unit, and 400 denotes a single-wafer drying unit. Also,
Reference numerals 301 and 302 denote spray nozzles for ejecting a fluorine-based stripping solution and pure water, respectively, and reference numeral 302 denotes a stage on which the semiconductor substrate 1 is mounted. These single wafer type spray processing apparatuses perform processing by ejecting a processing liquid from a spray nozzle while rotating a stage.

【0026】これらの処理装置を用いて、まず、図1
(b)の処理シーケンス100aにしたがって処理を行
う。最初に剥離液処理101aを行う。剥離液処理10
1aは、レジスト残渣が残存している半導体基板1を図
7の剥離液処理装置300を用いて、半導体基板1が載
置されたステージ302を回転させながら、所定の時
間、例えば、3分20秒間、スプレーノズルから剥離液
を噴射して行われる。剥離液にはフッ素系剥離液として
弗化アンモニウム液を用いる。
Using these processing apparatuses, first, FIG.
The processing is performed according to the processing sequence 100a of (b). First, a stripping solution treatment 101a is performed. Stripper treatment 10
1a, a semiconductor substrate 1 on which a resist residue remains is removed for a predetermined period of time, for example, three minutes and twenty minutes, while rotating a stage 302 on which the semiconductor substrate 1 is mounted, using the stripper processing apparatus 300 of FIG. The spraying is performed by spraying the stripping liquid from the spray nozzle for a second. An ammonium fluoride solution is used as a stripping solution as a fluorine-based stripping solution.

【0027】次に、上記剥離液処理に続いて水洗処理1
02を行う。図7の水洗処理装置310を用いて、半導
体基板1が載置されたステージ302を回転させなが
ら、一定の時間、例えば、2分20秒間、スプレーノズ
ル311から純水を噴射して行う。次に、乾燥処理10
3を行う。図7の乾燥処理装置400を用いて、一定の
時間、例えば、7分15秒間、23℃の温度に設定され
た窒素(N2)雰囲気中で半導体基板1を乾燥させる。
以上で、1回目の処理シーケンス100aを終了する。
Next, following the above-mentioned stripping solution treatment, a water washing treatment 1
02 is performed. Using the water washing treatment apparatus 310 in FIG. 7, the spraying is performed by spraying pure water from the spray nozzle 311 for a predetermined time, for example, 2 minutes and 20 seconds while rotating the stage 302 on which the semiconductor substrate 1 is mounted. Next, the drying process 10
Perform Step 3. The semiconductor substrate 1 is dried in a nitrogen (N 2 ) atmosphere set at a temperature of 23 ° C. for a certain period of time, for example, 7 minutes and 15 seconds, using the drying processing apparatus 400 of FIG.
Thus, the first processing sequence 100a ends.

【0028】次に、上記処理シーケンス100aに続い
て、2回目の処理シーケンスを図1(b)の処理シーケ
ンス100bにしたがって行う。この処理シーケンス1
00bも処理シーケンス100aの各処理と同様の条件
で行う。最後に、上記処理シーケンス100bに続い
て、3回目の処理シーケンス100cを処理シーケンス
100aまたは100bの各処理と同様の条件で行うこ
とにより残渣除去工程を最終的に完了する。これによ
り、図3(b)に示すように、層間絶縁膜2のリセスや
キャパシタ電極8の表面荒れ等がなく、かつ、残渣のな
い清浄なキャパシタ8が形成される。
Next, following the processing sequence 100a, a second processing sequence is performed according to the processing sequence 100b of FIG. This processing sequence 1
00b is performed under the same conditions as those in the processing of the processing sequence 100a. Finally, following the above-described processing sequence 100b, a third processing sequence 100c is performed under the same conditions as those of each processing of the processing sequence 100a or 100b, whereby the residue removing step is finally completed. As a result, as shown in FIG. 3B, a clean capacitor 8 having no recess in the interlayer insulating film 2 and no surface roughness of the capacitor electrode 8 and having no residue is formed.

【0029】次に、図4(a)を参照して、層間絶縁膜
2上にキャパシタ8を覆うようにして二酸化シリコンか
らなる層間絶縁膜13を形成し、その上に接続孔のパタ
ーンを有するレジスト膜15を形成した後、このレジス
ト膜15をマスクとしてキャパシタ8上に達する接続孔
17を形成する。次に、図4(b)を参照して、不要と
なったレジスト膜15を酸素プラズマを用いたアッシン
グ処理により除去する。このとき、接続孔17の側面お
よび底面ないし層間絶縁膜13の表面上にそれぞれレジ
スト残渣19a、19b、19cが残存する。ここで、
このレジスト残渣を上記の場合と同様の処理条件にて、
図1(b)に示す除去処理手順にしたがい、図7に示す
処理装置を用いて除去する。これにより、図5に示すよ
うに、層間絶縁膜13のリセスや接続孔17の広がりが
なく、かつ、レジスト残渣のない清浄な接続孔構造が形
成される。
Next, referring to FIG. 4A, an interlayer insulating film 13 made of silicon dioxide is formed on interlayer insulating film 2 so as to cover capacitor 8, and a connection hole pattern is formed thereon. After the resist film 15 is formed, a connection hole 17 reaching the capacitor 8 is formed using the resist film 15 as a mask. Next, referring to FIG. 4B, the unnecessary resist film 15 is removed by ashing using oxygen plasma. At this time, resist residues 19a, 19b and 19c remain on the side and bottom surfaces of the connection hole 17 or on the surface of the interlayer insulating film 13, respectively. here,
This resist residue is processed under the same processing conditions as above.
According to the removal processing procedure shown in FIG. 1B, the removal is performed using the processing apparatus shown in FIG. As a result, as shown in FIG. 5, a clean connection hole structure having no recess in the interlayer insulating film 13 and no expansion of the connection holes 17 and no resist residue is formed.

【0030】なお、上記例では、層間絶縁膜13が単層
である場合を示したが、図6に示すように、例えば、B
PTEOS膜13bとNSG膜13aとの2層膜構造で
ある場合であっても、膜種の違いによるフッ素系剥離液
の侵食量の差をほとんど生ぜしめることなくレジスト残
渣を除去することが可能なので、接続孔17内への導電
膜等の埋め込み特性が向上する。同様の効果は、さら
に、膜種に限られず3層以上の多層膜構造であっても同
様である。
In the above example, the case where the interlayer insulating film 13 is a single layer is shown, but as shown in FIG.
Even in the case of a two-layer film structure of the PTEOS film 13b and the NSG film 13a, the resist residue can be removed without substantially causing a difference in the amount of erosion of the fluorine-based stripping solution due to a difference in film type. In addition, the characteristics of embedding a conductive film or the like in the connection hole 17 are improved. The same effect is not limited to the film type, and is the same even in a multilayer structure having three or more layers.

【0031】また、上記のレジスト残渣除去において
は、処理装置として枚葉式のスプレー処理装置を用いた
が、複数の半導体基板を一度に処理できるバッチ式のス
プレー処理装置を用いてもよい。さらに、上記例では、
剥離液処理後すぐに水洗処理を行ったが、水洗処理はな
るべく剥離液が残存していない状態で行われるのが望ま
しく、この場合、図7に示す剥離液処理後にステージを
高速回転させて残存する剥離液を除去する、いわゆる振
り切り処理を行えばさらに効果的に残渣が除去できる。
In the above-described resist residue removal, a single wafer type spray processing apparatus is used as a processing apparatus, but a batch type spray processing apparatus which can process a plurality of semiconductor substrates at a time may be used. Further, in the above example,
Although the water washing process was performed immediately after the stripping solution treatment, it is preferable that the water washing process be performed in a state where the stripping solution does not remain as much as possible. In this case, the stage is rotated at a high speed after the stripping solution treatment shown in FIG. The residue can be more effectively removed by performing a so-called shaking-off process for removing the stripping solution to be removed.

【0032】以上、本願発明に係る実施の形態1のレジ
スト残渣除去方法によれば、半導体装置の構成部分に影
響を及ぼさない程度の短時間のフッ素系剥離液による剥
離処理を含む処理シーケンスを少なくとも2回以上繰り
返してレジスト残渣を除去するので、半導体装置の構成
部分への影響を最小限に抑制しつつ、レジスト残渣を十
分に除去することが可能となる。また、本残渣除去方法
をキャパシタ形成工程に適用することによって、信頼性
の高いキャパシタを有する半導体装置を得ることができ
る。
As described above, according to the resist residue removing method of the first embodiment according to the present invention, at least a processing sequence including a stripping process using a fluorine-based stripping solution that does not affect the constituent parts of the semiconductor device is performed at least. Since the resist residue is repeatedly removed two or more times, it is possible to sufficiently remove the resist residue while minimizing the influence on the components of the semiconductor device. Further, by applying the present residue removing method to a capacitor forming step, a semiconductor device having a highly reliable capacitor can be obtained.

【0033】実施の形態2.次に、本願発明の実施の形
態2に係るレジスト残渣の除去方法を実施の形態1と同
様にキャパシタを形成する場合について説明する。ま
ず、図8は本実施の形態2に係るレジスト残渣の除去方
法の処理手順を示したものである。図8(a)はレジス
ト残渣除去の基本単位となる処理シーケンス150を示
したもので、フッ素系剥離液による剥離液処理151、
IPAと水の混合液によるリンス処理152、純水によ
る水洗処理153および乾燥処理154の連続した一連
の処理から構成されている。
Embodiment 2 FIG. Next, a method of removing a resist residue according to the second embodiment of the present invention, in which a capacitor is formed in the same manner as in the first embodiment, will be described. First, FIG. 8 shows a processing procedure of a method for removing a resist residue according to the second embodiment. FIG. 8A shows a processing sequence 150 which is a basic unit for removing a resist residue.
It comprises a continuous series of processing of a rinsing treatment 152 with a mixed solution of IPA and water, a water washing treatment 153 with pure water, and a drying treatment 154.

【0034】本実施の形態は、図8(b)に示すよう
に、実施の形態1と同様に処理シーケンス150におけ
る剥離液処理の処理時間を短くした処理シーケンス15
0a、150b、…を連続して繰り返すことを特徴とす
るものである。次に、図3(a)に示すレジスト残渣を
除去する具体例について説明する。図9はこの除去方法
に適した処理装置による処理手順を示したものである。
図において、500はバッチ式のディップ方式による剥
離液処理装置、510は同リンス処理装置、520は同
水洗処理装置、450は乾燥処理装置である。また、5
01は処理を蓄えるディップ槽、502は半導体基板1
を収納するホルダーである。
In this embodiment, as shown in FIG. 8B, a processing sequence 15 in which the processing time of the stripping solution processing in the processing sequence 150 is shortened similarly to the first embodiment.
0a, 150b,... Are continuously repeated. Next, a specific example of removing the resist residue shown in FIG. FIG. 9 shows a processing procedure by a processing apparatus suitable for this removing method.
In the figure, reference numeral 500 denotes a stripping solution processing apparatus using a batch dip method, 510 denotes the same rinsing processing apparatus, 520 denotes the same rinsing processing apparatus, and 450 denotes a drying processing apparatus. Also, 5
01 is a dip tank for storing the processing, 502 is the semiconductor substrate 1
It is a holder for storing.

【0035】まず、図8(b)の処理シーケンス150
aにしたがって処理を行う。最初に剥離液処理151a
を行う。剥離液処理151aは、レジスト残渣が残存し
ている複数枚の半導体基板1をホルダー502にセット
し(例えば、1ロット毎)、これを図9の剥離液処理装
置500のフッ素系剥離液が満たされたディップ槽50
1に所定の時間、例えば、3分20秒間、浸潰する。こ
の際、浸潰された半導体基板は表面に剥離液が満遍なく
行きわたるように縦横に揺動される。なお、フッ素系剥
離液として弗化アンモニウム液を用いる。
First, the processing sequence 150 shown in FIG.
The processing is performed according to a. First, remover treatment 151a
I do. In the stripping solution processing 151a, a plurality of semiconductor substrates 1 on which the resist residue remains are set in the holder 502 (for example, for each lot), and the semiconductor substrate 1 is filled with the fluorine-based stripping solution of the stripping solution processing apparatus 500 in FIG. Dipped tank 50
1 is immersed for a predetermined time, for example, 3 minutes and 20 seconds. At this time, the immersed semiconductor substrate is swung vertically and horizontally so that the stripping solution is evenly distributed on the surface. Note that an ammonium fluoride solution is used as the fluorine-based stripping solution.

【0036】次に、上記の剥離液処理151aに続いて
リンス処理152を行う。ここでも剥離液処理151a
と同様に複数の半導体基板をリンス処理装置510を用
いて、リンス液が満たされたディップ槽に所定の時間、
例えば、2分20秒間浸潰し、縦横に揺動する。この
際、リンス液としてIPAと水とを体積比4:1の割合
で混合した混合液を用いる。次に、上記のリンス処理に
続いて水洗処理153を行う。剥離液処理、リンス液処
理と同様に、複数の半導体基板を水洗処理装置520を
用いて純水が満たされたディップ槽に所定の時間、例え
ば、2分20秒間浸潰し、縦横に揺動する。最後に、乾
燥処理154を行う。水洗処理が完了した複数の半導体
基板を乾燥処理装置450を用いて、所定の時間、例え
ば、7分15秒間、23℃の温度に設定された窒素雰囲
気中で乾燥させる。以上で、1回目の処理シーケンス1
50aを終了する。
Next, a rinsing process 152 is performed following the above-mentioned stripping solution process 151a. Again, stripper treatment 151a
Similarly, a plurality of semiconductor substrates are rinsed in a dipping bath filled with a rinsing liquid for a predetermined time by using a rinsing device 510,
For example, it is immersed for 2 minutes and 20 seconds, and swings vertically and horizontally. At this time, a mixed solution obtained by mixing IPA and water at a volume ratio of 4: 1 is used as a rinsing liquid. Next, a water washing process 153 is performed following the above-described rinsing process. Similar to the stripping solution treatment and the rinsing solution treatment, a plurality of semiconductor substrates are immersed in a dip tank filled with pure water for a predetermined time, for example, 2 minutes and 20 seconds, and oscillated vertically and horizontally using a water washing treatment device 520. . Finally, a drying process 154 is performed. The plurality of semiconductor substrates that have been subjected to the water-washing process are dried for a predetermined period of time, for example, 7 minutes and 15 seconds in a nitrogen atmosphere set at a temperature of 23 ° C. using the drying processing device 450. As described above, the first processing sequence 1
End 50a.

【0037】次に、処理シーケンス150aに続いて2
回目の処理シーケンスを図5(b)の処理シーケンス1
50bにしたがって行う。この処理シーケンス150b
も処理シーケンス150aの各処理と同様の条件で行
う。最後に、3回目の処理シーケンス150cを、処理
シーケンス150aまたは150bと同様の条件で行
い、最終的に残渣除去工程を完了する。これにより、図
3(b)に示すように、層間絶縁膜1のリセス等がな
く、かつ、残渣のない清浄なキャパシタが形成される。
以後、実施の形態1と同様の工程およびレジスト残渣除
去工程を経て、図6に示すようなキャパシタの表面に達
する接続孔構造が得られる。
Next, following the processing sequence 150a, 2
The first processing sequence is the processing sequence 1 in FIG.
Perform according to 50b. This processing sequence 150b
Is performed under the same conditions as those in the processing of the processing sequence 150a. Finally, the third processing sequence 150c is performed under the same conditions as those of the processing sequence 150a or 150b, and the residue removal step is finally completed. As a result, as shown in FIG. 3B, a clean capacitor having no recess in the interlayer insulating film 1 and no residue is formed.
Thereafter, through the same steps as in the first embodiment and the resist residue removing step, a connection hole structure reaching the surface of the capacitor as shown in FIG. 6 is obtained.

【0038】以上説明したように、本願発明の実施の形
態2に係るレジスト残渣の除去方法によれば、半導体装
置の構成部分に影響しない程度の短時間のフッ素系剥離
液による剥離処理を含む処理シーケンスを少なくとも2
回以上繰り返してレジスト残渣を除去するので、構成部
分への影響を最小限に抑制しつつ、レジスト残渣を十分
に除去することが可能となる。また、バッチ処理なので
スループットが短縮できる。さらに、本残渣除去方法を
キャパシタ形成工程に適用することによって、信頼性の
高いキャパシタおよびこのキャパシタに達する接続孔構
造を有する半導体装置を得ることができる。
As described above, according to the method for removing a resist residue according to the second embodiment of the present invention, a process including a stripping process using a fluorine-based stripping solution for a short time so as not to affect the components of the semiconductor device. Sequence at least 2
Since the resist residue is repeatedly removed two or more times, it is possible to sufficiently remove the resist residue while minimizing the influence on the constituent parts. In addition, the throughput can be reduced because of batch processing. Furthermore, by applying the present residue removing method to the capacitor forming step, a highly reliable capacitor and a semiconductor device having a connection hole structure reaching this capacitor can be obtained.

【0039】実施の形態3.次に、本願発明の実施の形
態3について説明する。本実施の形態は上記のレジスト
残渣の除去方法を金属プラグを介した配線構造を有する
半導体装置の製造工程に適用するものである。図10〜
図12は半導体装置の配線部分を示す工程断面図であ
る。以下、これらの図を用いて説明する。まず、図10
(a)を参照して、導電層を含むシリコン基板21上に
二酸化シリコンからなる層間絶縁膜23を形成し、この
上に接続孔のパターンを有するレジスト膜25を形成し
た後、このレジスト膜25をマスクとして層間絶縁膜2
3をドライエッチングすることにより、例えば、シリコ
ン基板21に形成された図示しない導電層に達する接続
孔27を形成する。
Embodiment 3 Next, a third embodiment of the present invention will be described. In the present embodiment, the above-described method for removing a resist residue is applied to a manufacturing process of a semiconductor device having a wiring structure via a metal plug. Figure 10
FIG. 12 is a process sectional view showing a wiring portion of the semiconductor device. Hereinafter, description will be made with reference to these drawings. First, FIG.
Referring to (a), an interlayer insulating film 23 made of silicon dioxide is formed on a silicon substrate 21 including a conductive layer, and a resist film 25 having a pattern of connection holes is formed thereon. Insulating film 2 with mask as mask
By dry-etching 3, for example, a connection hole 27 reaching a conductive layer (not shown) formed in the silicon substrate 21 is formed.

【0040】次に、図10(b)を参照して、不要とな
ったレジスト膜25を酸素プラズマを用いたアッシング
処理により除去する。このとき、接続孔27の側面およ
び底面ないし層間絶縁膜23の表面上にはそれぞれレジ
スト残渣29a、29b、29cが残存する。ここで、
このレジスト残渣を実施の形態1の場合と同様に、図1
(b)に示す除去処理手順にしたがい、図7に示す処理
装置を用いて除去する。これにより、層間絶縁膜23の
リセスや接続孔27の広がりがなく、かつ、レジスト残
渣のない清浄な接続孔構造が形成される。
Next, referring to FIG. 10B, the unnecessary resist film 25 is removed by ashing using oxygen plasma. At this time, resist residues 29a, 29b, 29c remain on the side and bottom surfaces of the connection hole 27 or on the surface of the interlayer insulating film 23, respectively. here,
As in the case of the first embodiment, this resist residue is used as shown in FIG.
According to the removal processing procedure shown in (b), the removal is performed using the processing apparatus shown in FIG. Accordingly, a clean connection hole structure without a recess in the interlayer insulating film 23 and expansion of the connection holes 27 and no resist residue is formed.

【0041】なお、層間絶縁膜23が多層膜構造、例え
ば、上から、プラズマTEOS/SOG/プラズマTE
OSの3層膜構造の場合であっても、膜種の違いによる
フッ素系剥離液の侵食量の差をほとんど生ぜしめること
なくレジスト残渣を除去することが可能なので、接続孔
27内への後述する金属プラグ等の埋め込み特性が向上
することは実施の形態1の場合と同様である。次に、図
10(c)を参照して、接続孔27内を含む層間絶縁膜
23上にTiN/Tiの積層構造からなるバリア層31
を形成した後、接続孔27内にタングステンからなる金
属プラグ33を形成する。
The interlayer insulating film 23 has a multi-layer structure, for example, from above, plasma TEOS / SOG / plasma TE.
Even in the case of a three-layer film structure of the OS, the resist residue can be removed almost without causing a difference in the amount of erosion of the fluorine-based stripping solution due to a difference in film type. The embedding characteristics of a metal plug or the like to be improved are the same as in the first embodiment. Next, referring to FIG. 10C, a barrier layer 31 having a laminated structure of TiN / Ti is formed on the interlayer insulating film 23 including the inside of the connection hole 27.
Is formed, a metal plug 33 made of tungsten is formed in the connection hole 27.

【0042】次に、図11(a)を参照して、バリア層
31および金属プラグ33上にアルミ合金からなる導電
膜34および窒化チタンからなる反射防止膜35を順次
形成し、さらにこの上に金属プラグ33上を覆うように
して配線パターンを有したレジスト膜37を形成する。
次に、図11(b)を参照して、レジスト膜37をマス
クとして、反射防止膜35、導電膜34およびバリア層
31を順次、CHF3/Ar/Cl2/BCl3の混合ガ
スプラズマを用いたドライエッチングにより、バリア層
31、導電膜34および反射防止膜35からなるアルミ
配線36を形成する。次に、図12(a)を参照して、
不要となったレジスト膜37を酸素プラズマを用いたア
ッシング処理により除去する。このとき、アルミ配線3
6の側面および表面ないし層間絶縁膜23の表面上には
それぞれレジスト残渣39a、39b、39cが残存す
る。
Next, referring to FIG. 11A, a conductive film 34 made of an aluminum alloy and an antireflection film 35 made of titanium nitride are sequentially formed on the barrier layer 31 and the metal plug 33, and further thereon. A resist film 37 having a wiring pattern is formed so as to cover the metal plug 33.
Next, referring to FIG. 11B, using the resist film 37 as a mask, the antireflection film 35, the conductive film 34, and the barrier layer 31 are sequentially irradiated with a mixed gas plasma of CHF 3 / Ar / Cl 2 / BCl 3. The aluminum wiring 36 composed of the barrier layer 31, the conductive film 34, and the antireflection film 35 is formed by the used dry etching. Next, referring to FIG.
The unnecessary resist film 37 is removed by ashing using oxygen plasma. At this time, the aluminum wiring 3
Residual residues 39a, 39b, 39c remain on the side surfaces and the surface of layer 6 or on the surface of interlayer insulating film 23, respectively.

【0043】ここで、このレジスト残渣を実施の形態1
の場合と同様に図1(b)に示す除去処理手順にしたが
い、図7に示す処理装置を用いて除去する。まず、図1
(b)の処理シーケンス100aにしたがって、剥離液
処理、水洗処理および乾燥処理処理を連続して行う。こ
の場合、それぞれの処理時間を、3分20秒、2分20
秒および7分15秒とする。次に、同様の処理条件で、
1回目の処理シーケンス100aに引き続き、2回目の
処理シーケンス100bを実施する。
Here, this resist residue is used in the first embodiment.
In the same manner as in the case (1), the removal is performed using the processing apparatus shown in FIG. 7 according to the removal processing procedure shown in FIG. First, FIG.
According to the processing sequence 100a of (b), the stripping liquid processing, the water washing processing and the drying processing are continuously performed. In this case, each processing time is set to 3 minutes 20 seconds, 2 minutes 20 minutes.
Seconds and 7 minutes and 15 seconds. Next, under the same processing conditions,
After the first processing sequence 100a, the second processing sequence 100b is performed.

【0044】最後に、再び同様の処理条件で、2回目の
処理シーケンス100bに引き続き、3回目の処理シー
ケンス100cを実施し、最終的な除去工程を完了す
る。なお、剥離液としてフッ素系剥離液である弗化アン
モニウムを、水洗には純水を用いる。また、乾燥処理
は、23℃の温度に設定された窒素雰囲気中にて行う。
これにより、図12(b)に示すように、層間絶縁膜2
3のリセスやアルミ配線36の表面荒れ等がなく、か
つ、残渣のない清浄なアルミ配線構造が得られる。
Finally, a third processing sequence 100c is performed again under the same processing conditions, following the second processing sequence 100b, and the final removal step is completed. Note that ammonium fluoride, which is a fluorine-based stripping solution, is used as the stripping solution, and pure water is used for washing. The drying process is performed in a nitrogen atmosphere set at a temperature of 23 ° C.
As a result, as shown in FIG.
Thus, a clean aluminum wiring structure without any recesses, no surface roughness of the aluminum wiring 36, and no residue can be obtained.

【0045】なお、上記例では、金属プラグ33がタン
グステンで、導電膜34がアルミ合金である場合を示し
たが、金属プラグ33がポリシリコン、導電膜34がタ
ングステンであってもよい。導電膜34がタングステン
である場合のドライエッチングにはSF6/Cl2の混合
ガスプラズマを用いる。
In the above example, the metal plug 33 is made of tungsten and the conductive film 34 is made of an aluminum alloy. However, the metal plug 33 may be made of polysilicon and the conductive film 34 may be made of tungsten. In the case where the conductive film 34 is made of tungsten, mixed gas plasma of SF 6 / Cl 2 is used for dry etching.

【0046】以上説明したように、本願発明の実施の形
態3に係るレジスト残渣の除去方法によれば、半導体装
置の構成部分に影響しない程度の短時間のフッ素系剥離
液による剥離処理を含む処理シーケンスを少なくとも2
回以上繰り返してレジスト残渣を除去するので、層間絶
縁膜のリセス等を最小限に抑制しつつ、レジスト残渣を
十分に除去することが可能となり、信頼性の高い配線構
造を有する半導体装置を製造することができる。
As described above, according to the method for removing a resist residue according to the third embodiment of the present invention, a process including a stripping process using a fluorine-based stripping solution for a short time that does not affect the components of a semiconductor device. Sequence at least 2
Since the resist residue is repeatedly removed at least twice, it is possible to sufficiently remove the resist residue while minimizing the recess and the like of the interlayer insulating film, thereby manufacturing a semiconductor device having a highly reliable wiring structure. be able to.

【0047】実施の形態4.次に、本願発明の実施の形
態4について説明する。本実施の形態は実施の形態1に
おけるレジスト残渣の除去方法を配線上に達する接続孔
を形成する配線接続孔構造の形成工程に適用するもので
ある。以下、図13〜図16に示す工程断面図を用いて
説明する。まず、図13(a)を参照して、層間絶縁膜
2上に窒化チタン/チタンからなるバリア層41、アル
ミ合金からなる導電膜43および窒化チタンからなる反
射防止膜45より構成されたアルミ配線46を形成す
る。
Embodiment 4 Next, a fourth embodiment of the present invention will be described. In this embodiment, the method for removing a resist residue in Embodiment 1 is applied to a step of forming a wiring connection hole structure for forming a connection hole reaching a wiring. Hereinafter, description will be made with reference to process cross-sectional views shown in FIGS. First, referring to FIG. 13 (a), an aluminum wiring composed of a barrier layer 41 made of titanium nitride / titanium, a conductive film 43 made of an aluminum alloy, and an antireflection film 45 made of titanium nitride on interlayer insulating film 2 46 is formed.

【0048】次に、図13(b)を参照して、層間絶縁
膜2上にアルミ配線46を覆うようにして層間絶縁膜4
7を形成する。その上に接続孔パターンを有するレジス
ト膜49を形成した後、これをマスクとして層間絶縁膜
47をC48/Ar/O2の混合ガスプラズマを用いた
ドライエッチングにより、アルミ配線46に達する接続
孔51を形成する。次に、図14(a)を参照して、不
要となったレジスト膜49を酸素プラズマを用いたアッ
シング処理にて除去する。このとき、接続孔51の側面
および底面ないし層間絶縁膜47の表面上に、それぞれ
レジスト残渣52a、52b、52cが残存する。
Referring to FIG. 13B, the interlayer insulating film 4 is formed on the interlayer insulating film 2 so as to cover the aluminum wiring 46.
7 is formed. After a resist film 49 having a connection hole pattern is formed thereon, the interlayer insulating film 47 reaches the aluminum wiring 46 by dry etching using a mixed gas plasma of C 4 F 8 / Ar / O 2 using this as a mask. A connection hole 51 is formed. Next, referring to FIG. 14A, the unnecessary resist film 49 is removed by ashing using oxygen plasma. At this time, resist residues 52a, 52b, 52c remain on the side and bottom surfaces of the connection hole 51 or on the surface of the interlayer insulating film 47, respectively.

【0049】ここで、このレジスト残渣を実施の形態1
の場合と同様に図1(b)に示す除去処理手順にしたが
い、図7に示す処理装置を用いて除去する。まず、図1
(b)の処理シーケンス100aにしたがって、剥離液
処理、水洗処理および乾燥処理処理を連続して行う。こ
の場合、それぞれの処理時間を、3分20秒、2分20
秒および7分15秒とする。次に、同様の処理条件で、
1回目の処理シーケンス100aに引き続き、2回目の
処理シーケンス100bを実施する。最後に、再び同様
の処理時間条件で、2回目の処理シーケンス100bに
引き続き、3回目の処理シーケンス100cを実施し、
最終的に除去工程を完了する。
Here, this resist residue is used in the first embodiment.
In the same manner as in the case (1), the removal is performed using the processing apparatus shown in FIG. 7 according to the removal processing procedure shown in FIG. First, FIG.
According to the processing sequence 100a of (b), the stripping liquid processing, the water washing processing and the drying processing are continuously performed. In this case, each processing time is set to 3 minutes 20 seconds, 2 minutes 20 minutes.
Seconds and 7 minutes and 15 seconds. Next, under the same processing conditions,
After the first processing sequence 100a, the second processing sequence 100b is performed. Finally, the third processing sequence 100c is performed again after the second processing sequence 100b under the same processing time condition.
Finally, the removal step is completed.

【0050】なお、剥離液としてフッ素系剥離液である
弗化アンモニウムを、水洗には純水を用いる。また、乾
燥処理は、23℃の温度に設定された窒素ガス雰囲気中
にて行う。これにより、図14(b)に示すように、層
間絶縁膜47のリセスや接続孔51の広がり等がなく、
かつ、残渣のない清浄なアルミ配線の接続孔構造が得ら
れる。
It should be noted that ammonium fluoride, which is a fluorine-based stripping solution, is used as the stripping solution, and pure water is used for washing. The drying process is performed in a nitrogen gas atmosphere set at a temperature of 23 ° C. Accordingly, as shown in FIG. 14B, there is no recess in the interlayer insulating film 47, no expansion of the connection hole 51, and the like.
Moreover, a connection hole structure of a clean aluminum wiring having no residue can be obtained.

【0051】次に、本実施の形態に係る第2の変形例に
ついて、図15〜図16に示す工程断面図を用いて説明
する。上記例では配線がアルミ配線である場合の接続構
造に関するものであったが、本変形例は銅(Cu)配線
上に接続孔を形成する際のレジスト残渣除去に関するも
のである。まず、図15(a)を参照して、二酸化シリ
コンからなる層間絶縁膜2上に窒化シリコン(SiN)
からなる銅拡散保護膜53を形成し、その上に層間絶縁
膜55を形成した後、この層間絶縁膜55内に銅配線5
9を埋め込み形成する。なお、銅配線59の両側面には
窒化タンタルからなるバリア層57が形成されている。
さらに、層間絶縁膜55および銅配線59上に銅拡散保
護膜61を形成する。
Next, a second modification according to the present embodiment will be described with reference to the process sectional views shown in FIGS. Although the above example relates to the connection structure in the case where the wiring is an aluminum wiring, the present modification relates to the removal of a resist residue when forming a connection hole on a copper (Cu) wiring. First, referring to FIG. 15A, silicon nitride (SiN) is formed on interlayer insulating film 2 made of silicon dioxide.
A copper diffusion protection film 53 is formed, and an interlayer insulating film 55 is formed thereon.
9 is buried. Note that barrier layers 57 made of tantalum nitride are formed on both side surfaces of the copper wiring 59.
Further, a copper diffusion protection film 61 is formed on the interlayer insulating film 55 and the copper wiring 59.

【0052】次に、図15(b)を参照して、銅拡散保
護膜61上に二酸化シリコンからなる層間絶縁膜63を
形成し、この上に形成された接続孔パターンを有するレ
ジスト膜65をマスクとして、層間絶縁膜63および銅
拡散保護膜61をC48/Ar/O2の混合ガスプラズ
マを用いたドライエッチングにより銅配線59上に達す
る接続孔67を形成する。次に、図16(a)を参照し
て、不要となったレジスト膜65を酸素プラズマを用い
たアッシング処理により除去する。このとき、接続孔6
7の側面および底面ないし層間絶縁膜63の表面上に
は、それぞれレジスト残渣69a、69b、69cが残
存する。
Next, referring to FIG. 15B, an interlayer insulating film 63 made of silicon dioxide is formed on the copper diffusion protection film 61, and a resist film 65 having a connection hole pattern formed thereon is formed. As a mask, a connection hole 67 reaching the copper wiring 59 is formed in the interlayer insulating film 63 and the copper diffusion protection film 61 by dry etching using a mixed gas plasma of C 4 F 8 / Ar / O 2 . Next, referring to FIG. 16A, the unnecessary resist film 65 is removed by ashing using oxygen plasma. At this time, the connection hole 6
The resist residues 69a, 69b, 69c remain on the side and bottom surfaces of the substrate 7 or on the surface of the interlayer insulating film 63, respectively.

【0053】ここで、このレジスト残渣を上記例と同様
の処理条件にて、図1(b)に示す除去処理手順にした
がい、図7に示す処理装置を用いて除去する。これによ
り、図13(b)に示すように、層間絶縁膜63のリセ
スや接続孔67の広がり等がなく、かつ、レジスト残渣
のない清浄な銅配線接続孔構造が得られる。なお、層間
絶縁膜63が上からHDP−USG/FLARE(Lo
w−k膜)の2層膜構造である場合でも、膜種の違いに
よるフッ素系剥離液の侵食量の差をほとんど生ぜしめる
ことなくレジスト残渣を除去することができる。
Here, the resist residue is removed using the processing apparatus shown in FIG. 7 according to the removal processing procedure shown in FIG. 1B under the same processing conditions as in the above example. As a result, as shown in FIG. 13B, a clean copper wiring connection hole structure having no recess in the interlayer insulating film 63, no expansion of the connection hole 67, and the like and no resist residue can be obtained. In addition, the HDP-USG / FLARE (Lo)
Even in the case of a two-layer film structure (wk film), the resist residue can be removed with almost no difference in the amount of erosion of the fluorine-based stripping solution due to the difference in film type.

【0054】以上説明したように、本願発明の実施の形
態4に係るレジスト残渣の除去方法によれば、半導体装
置の構成部分に影響しない程度の短時間のフッ素系剥離
液による剥離処理を含む処理シーケンスを少なくとも2
回以上繰り返してレジスト残渣を除去するので、層間絶
縁膜のリセスや接続孔の広がり等を最小限に抑制しつ
つ、レジスト残渣を十分に除去することが可能となり、
信頼性の高い配線接続孔構造を有する半導体装置を製造
することができる。
As described above, according to the method for removing a resist residue according to the fourth embodiment of the present invention, a process including a stripping process using a fluorine-based stripping solution for a short time that does not affect the components of a semiconductor device. Sequence at least 2
Since the resist residue is repeatedly removed at least twice, it is possible to sufficiently remove the resist residue while minimizing the recess of the interlayer insulating film and the spread of the connection hole, etc.
A semiconductor device having a highly reliable wiring connection hole structure can be manufactured.

【0055】実施の形態5.次に、本願発明の実施の形
態3について説明する。本実施の形態は実施の形態1に
おけるレジスト残渣の除去方法を半導体装置のメタルゲ
ート電極トランジスタを形成する工程に適用するもので
ある。以下、図17〜図18に示す工程断面図を用いて
説明する。まず、図17(a)を参照して、シリコン基
板21上に二酸化シリコンからなるゲート絶縁膜71、
ポリシリコン膜73、窒化タングステン膜75、タング
ステン膜77、窒化シリコン膜79、およびTEOS酸
化膜81を順次形成し、このTEOS酸化膜81上にゲ
ート電極パターンを有するレジスト膜83を形成する。
Embodiment 5 Next, a third embodiment of the present invention will be described. In this embodiment, the method for removing a resist residue in Embodiment 1 is applied to a step of forming a metal gate electrode transistor of a semiconductor device. Hereinafter, description will be made with reference to process cross-sectional views shown in FIGS. First, referring to FIG. 17A, a gate insulating film 71 made of silicon dioxide is formed on a silicon substrate 21.
A polysilicon film 73, a tungsten nitride film 75, a tungsten film 77, a silicon nitride film 79, and a TEOS oxide film 81 are sequentially formed, and a resist film 83 having a gate electrode pattern is formed on the TEOS oxide film 81.

【0056】次に、図17(b)を参照して、レジスト
膜73をマスクとしTEOS酸化膜81をドライエッチ
ングし、さらに窒化シリコン膜79、タングステン膜7
7、窒化タングステン膜75およびポリシリコン膜73
を順次、ドライエッチングすることにより、タングステ
ン膜77、窒化タングステン膜75およびポリシリコン
膜73からなるメタルゲート電極78を形成する。次
に、図18(a)を参照して、不要となったレジスト膜
83を酸素プラズマを用いたアッシング処理を行って除
去する。このとき、メタルゲート電極78の側面および
表面ないしゲート絶縁膜71の表面上にそれぞれレジス
ト残渣85a、85b、85cが残存する。
Next, referring to FIG. 17B, the TEOS oxide film 81 is dry-etched using the resist film 73 as a mask, and the silicon nitride film 79 and the tungsten film 7 are further etched.
7. Tungsten nitride film 75 and polysilicon film 73
Are sequentially etched to form a metal gate electrode 78 including a tungsten film 77, a tungsten nitride film 75, and a polysilicon film 73. Next, referring to FIG. 18A, the unnecessary resist film 83 is removed by performing ashing using oxygen plasma. At this time, resist residues 85a, 85b and 85c remain on the side surfaces and the surface of the metal gate electrode 78 or on the surface of the gate insulating film 71, respectively.

【0057】ここで、このレジスト残渣を実施の形態1
の場合と同様に処理条件にて、図1(b)に示す除去処
理手順にしたがい、図7に示す処理装置を用いて除去す
る。これにより、図18(b)に示すように、ゲート絶
縁膜71がほとんどエッチングされることなく、レジス
ト残渣のない清浄なメタルゲート電極78が形成され
る。その後、このメタルゲート電極をマスクとしてイオ
ン注入することにより、シリコン基板の表面に所望のソ
ース87a/ドレイン87bを形成することによりメタ
ルゲートトランジスタ90が完成する。なお、上記例で
は、レジスト残渣除去をゲート電極形成後に行ったが、
イオン注入によるソース/ドレイン形成後に行っても、
同様の除去効果が得られる。また、メタルゲート電極の
材料および構造は上記例に限られず、どのような材料お
よび構造であってもよい。
Here, this resist residue is used in the first embodiment.
The removal is performed using the processing apparatus shown in FIG. 7 according to the removal processing procedure shown in FIG. Thus, as shown in FIG. 18B, the gate insulating film 71 is hardly etched, and a clean metal gate electrode 78 having no resist residue is formed. Thereafter, ion implantation is performed using the metal gate electrode as a mask to form a desired source 87a / drain 87b on the surface of the silicon substrate, thereby completing the metal gate transistor 90. In the above example, the resist residue was removed after forming the gate electrode.
Even after performing source / drain formation by ion implantation,
A similar removal effect can be obtained. Further, the material and structure of the metal gate electrode are not limited to the above example, and may be any material and structure.

【0058】以上説明したように、本願発明の実施の形
態5に係るレジスト残渣の除去方法によれば、半導体装
置の構成部分に影響しない程度の短時間のフッ素系剥離
液による剥離処理を含む処理シーケンスを少なくとも2
回以上繰り返してレジスト残渣を除去するので、ゲート
絶縁膜がエッチングされることなくレジスト残渣を十分
に除去することが可能となり、信頼性の高いメタルゲー
ト電極トランジスタを有する半導体装置を製造すること
ができる。
As described above, according to the method for removing a resist residue according to the fifth embodiment of the present invention, a process including a stripping process using a fluorine-based stripping solution for a short time that does not affect the constituent parts of a semiconductor device. Sequence at least 2
Since the resist residue is repeatedly removed two or more times, the resist residue can be sufficiently removed without etching the gate insulating film, and a semiconductor device having a highly reliable metal gate electrode transistor can be manufactured. .

【0059】なお、上述の残渣除去方法では、各処理シ
ーケンスの剥離液処理時間のトータルが10分(3分2
0秒×3回)、また、処理シーケンスの繰り返し回数が
3回である場合について説明したが、各処理シーケンス
の剥離液処理時間およびトータル時間ないし繰り返し回
数は半導体装置の製造工程や素子のサイズ等の違いによ
る残渣の性質、固着度等に応じて設定すればよい。例え
ば、残渣が強固な時は各処理シーケンスの剥離液処理時
間を2分間とし繰り返し回数を5回とするごとくであ
る。また、各処理シーケンスの剥離液処理時間をすべて
同じにする必要もなくトータル時間が同じであれば各剥
離液処理時間を異ならせてもよい。また、フッ素系剥離
液として弗化アンモニウムを例として用いたが、これに
限られるものではなく、フッ素化合物を含有したもので
あれば、どのようなものでもよい。
In the above-described residue removing method, the total stripping solution processing time in each processing sequence is 10 minutes (3 minutes 2
0 seconds × 3 times), and the case where the number of repetitions of the processing sequence is 3 has been described. May be set according to the nature of the residue, the degree of sticking, and the like due to the difference between the two. For example, when the residue is strong, the stripping solution processing time in each processing sequence is 2 minutes, and the number of repetitions is 5 times. Further, the stripping solution processing times of the respective processing sequences need not be all the same, and the respective stripping solution processing times may be different as long as the total time is the same. In addition, although ammonium fluoride was used as an example of the fluorine-based stripping solution, the invention is not limited to this, and any solution containing a fluorine compound may be used.

【0060】さらに、上記実施の形態3〜5では枚葉式
のスプレー処理装置を用いた場合を示したが、実施の形
態2の場合と同様にバッチ式のディップ方式の処理装置
で行っても同様の効果を奏することができる。この場合
の処理手順は図5に示したものとなる。
Further, in the above-described third to fifth embodiments, the case where a single-wafer type spray processing apparatus is used has been described. However, similarly to the case of the second embodiment, a batch type dipping type processing apparatus may be used. Similar effects can be obtained. The processing procedure in this case is as shown in FIG.

【0061】[0061]

【発明の効果】この発明は、以上のように構成されてい
るので、以下に示すような効果を奏する。請求項1に係
る発明によれば、フッ素系剥離液による処理を含む処理
シーケンスを2回以上繰り返すので、基板を劣化させる
ことなく、レジスト残渣を除去することができる。
Since the present invention is configured as described above, it has the following effects. According to the first aspect of the invention, since the processing sequence including the processing using the fluorine-based stripping solution is repeated twice or more, the resist residue can be removed without deteriorating the substrate.

【0062】また、請求項2に係る発明によれば、フッ
素系剥離液処理および水洗処理ないし乾燥処理を含む処
理シーケンスを2回以上繰り返すので、基板を劣化させ
ることなく、十分にレジスト残渣を除去することができ
る。
According to the second aspect of the present invention, the processing sequence including the fluorine-based stripping solution treatment and the washing or drying treatment is repeated twice or more, so that the resist residue can be sufficiently removed without deteriorating the substrate. can do.

【0063】また、請求項3に係る発明によれば、さら
に、レジスト残渣の除去性を向上させることができる。
According to the third aspect of the present invention, the removability of the resist residue can be further improved.

【0064】また、請求項4に係る発明によれば、レジ
スト残渣をより効率的に除去することができる。
According to the fourth aspect of the present invention, the resist residue can be more efficiently removed.

【0065】また、請求項5に係る発明によれば、半導
体装置の構成部分の劣化を所望の規格値内に制御しつ
つ、レジスト残渣を除去することができる。
According to the invention of claim 5, it is possible to remove the resist residue while controlling the deterioration of the constituent parts of the semiconductor device within a desired standard value.

【0066】また、請求項6に係る発明によれば、フッ
素系剥離液処理および水洗処理ないし乾燥処理を含む処
理シーケンスを2回以上繰り返すレジスト残渣の除去方
法を用いてキャパシタが形成されるので、レジスト残渣
のない信頼性の高い半導体装置を製造することができ
る。
According to the sixth aspect of the present invention, the capacitor is formed by using a method for removing a resist residue, which repeats a processing sequence including a fluorine-based stripping solution treatment and a washing treatment or a drying treatment two or more times. A highly reliable semiconductor device without a resist residue can be manufactured.

【0067】また、請求項7に係る発明によれば、さら
に信頼性の高い半導体装置を製造することができる。
According to the seventh aspect of the invention, a semiconductor device with higher reliability can be manufactured.

【0068】また、請求項8に係る発明によれば、フッ
素系剥離液処理および水洗処理ないし乾燥処理を含む処
理シーケンスを2回以上繰り返すレジスト残渣の除去方
法を用いて金属プラグを介した配線が形成されるので、
レジスト残渣のない信頼性の高い半導体装置を製造する
ことができる。
Further, according to the invention of claim 8, the wiring through the metal plug is formed by using a method for removing a resist residue by repeating a processing sequence including a fluorine-based stripping solution treatment and a washing treatment or a drying treatment two or more times. Because it is formed
A highly reliable semiconductor device without a resist residue can be manufactured.

【0069】また、請求項9に係る発明によれば、さら
に信頼性の高い半導体装置を製造することができる。
According to the ninth aspect, a semiconductor device with higher reliability can be manufactured.

【0070】また、請求項10に係る発明によれば、フ
ッ素系剥離液処理および水洗処理ないし乾燥処理を含む
処理シーケンスを2回以上繰り返すレジスト残渣の除去
方法を用いて配線上のコンタクト構造を形成するので、
信頼性の高い半導体装置を製造することができる。
According to the tenth aspect of the present invention, a contact structure on a wiring is formed by using a method of removing a resist residue by repeating a processing sequence including a fluorine-based stripping solution treatment and a washing treatment or a drying treatment at least twice. So
A highly reliable semiconductor device can be manufactured.

【0071】また、請求項11に係る発明によれば、さ
らに信頼性の高い半導体装置を製造することができる。
According to the eleventh aspect, a semiconductor device with higher reliability can be manufactured.

【0072】また、請求項12に係る発明によれば、フ
ッ素系剥離液処理および水洗処理ないし乾燥処理を含む
処理シーケンスを2回以上繰り返すレジスト残渣の除去
方法を用いてメタルゲート電極を形成するので、信頼性
の高い半導体装置を製造することができる。
According to the twelfth aspect of the present invention, the metal gate electrode is formed by using a method for removing a resist residue by repeating a treatment sequence including a fluorine-based stripping solution treatment and a washing treatment or a drying treatment two or more times. Thus, a highly reliable semiconductor device can be manufactured.

【0073】また、請求項13に係る発明によれば、さ
らに信頼性の高い半導体装置を製造することができる。
According to the thirteenth aspect, a more reliable semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本願発明の実施の形態1に係るレジスト残渣
の処理手順を示した概念図である。
FIG. 1 is a conceptual diagram showing a procedure for processing a resist residue according to a first embodiment of the present invention.

【図2】 本願発明の実施の形態1に係る半導体装置の
製造工程断面図である。
FIG. 2 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図3】 本願発明の実施の形態1に係る半導体装置の
製造工程断面図である。
FIG. 3 is a cross-sectional view illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図4】 本願発明の実施の形態1に係る半導体装置の
製造工程断面図である。
FIG. 4 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図5】 本願発明の実施の形態1に係る半導体装置の
製造工程断面図である。
FIG. 5 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;

【図6】 本願発明の実施の形態1に係る半導体装置の
製造工程断面図である。
FIG. 6 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the first embodiment of the present invention;

【図7】 本願発明の実施の形態1に係る処理装置によ
る除去処理手順を示した概念図である。
FIG. 7 is a conceptual diagram showing a removal processing procedure by the processing device according to the first embodiment of the present invention.

【図8】 本願発明の実施の形態2に係るレジスト残渣
の処理手順を示した概念図である。
FIG. 8 is a conceptual diagram showing a procedure for processing a resist residue according to a second embodiment of the present invention.

【図9】 本願発明の実施の形態2に係る処理装置によ
る除去処理手順を示した概念図である。
FIG. 9 is a conceptual diagram showing a removal processing procedure by a processing device according to a second embodiment of the present invention.

【図10】 本願発明の実施の形態3に係る半導体装置
の製造工程断面図である。
FIG. 10 is a cross-sectional view showing a manufacturing step of the semiconductor device according to Embodiment 3 of the present invention.

【図11】 本願発明の実施の形態3に係る半導体装置
の製造工程断面図である。
FIG. 11 is a sectional view showing a manufacturing step of the semiconductor device according to the third embodiment of the present invention;

【図12】 本願発明の実施の形態3に係る半導体装置
の製造工程断面図である。
FIG. 12 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the third embodiment of the present invention;

【図13】 本願発明の実施の形態4に係る半導体装置
の製造工程断面図である。
FIG. 13 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the fourth embodiment of the present invention;

【図14】 本願発明の実施の形態4に係る半導体装置
の製造工程断面図である。
FIG. 14 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the fourth embodiment of the present invention.

【図15】 本願発明の実施の形態4に係る半導体装置
の製造工程断面図である。
FIG. 15 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the fourth embodiment of the present invention.

【図16】 本願発明の実施の形態4に係る半導体装置
の製造工程断面図である。
FIG. 16 is a cross-sectional view illustrating the manufacturing process of the semiconductor device according to the fourth embodiment of the present invention;

【図17】 本願発明の実施の形態5に係る半導体装置
の製造工程断面図である。
FIG. 17 is a sectional view showing the manufacturing process of the semiconductor device according to the fifth embodiment of the present invention;

【図18】 本願発明の実施の形態5に係る半導体装置
の製造工程断面図である。
FIG. 18 is a sectional view showing the manufacturing process of the semiconductor device according to the fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板、 2 層間絶縁膜、 3a 第1の導
電膜、 5a 誘電体膜、 7a 第2の導電膜、 8
キャパシタ、 9 レジスト膜、 11a〜11c
レジスト残渣、 13 層間絶縁膜、 15 レジスト
膜、 17 接続孔、 19a〜19c レジスト残
渣、 21 シリコン基板、 23 層間絶縁膜、 2
5 レジスト膜、 27接続孔、 29a〜29c レ
ジスト残渣、 33 金属プラグ、 34 導電膜、
36 アルミ配線、 37 レジスト膜、 39a〜3
9c レジスト残渣、 46 アルミ配線、 47 層
間絶縁膜、 49 レジスト膜、 51 接続孔、 5
2a〜52c レジスト残渣、 55 層間絶縁膜、
59 銅配線、 63 層間絶縁膜、 65 レジスト
膜、 67 接続孔、 69a〜69c レジスト残
渣、 71 ゲート絶縁膜、 73 ポリシリコン膜、
75 窒化タングステン膜、 77 タングステン
膜、 78 メタルゲート電極、 85a〜85c レ
ジスト残渣、 90メタルゲートトランジスタ、 10
0 処理シーケンス、 101 剥離液処理、 102
水洗処理、 103 乾燥処理、 150 処理シー
ケンス
Reference Signs List 1 semiconductor substrate, 2 interlayer insulating film, 3a first conductive film, 5a dielectric film, 7a second conductive film, 8
Capacitor, 9 resist film, 11a to 11c
Resist residue, 13 interlayer insulating film, 15 resist film, 17 connection hole, 19a to 19c resist residue, 21 silicon substrate, 23 interlayer insulating film, 2
5 resist film, 27 connection holes, 29a to 29c resist residue, 33 metal plug, 34 conductive film,
36 aluminum wiring, 37 resist film, 39a-3
9c resist residue, 46 aluminum wiring, 47 interlayer insulating film, 49 resist film, 51 connection hole, 5
2a to 52c resist residue, 55 interlayer insulating film,
59 copper wiring, 63 interlayer insulating film, 65 resist film, 67 connection hole, 69a-69c resist residue, 71 gate insulating film, 73 polysilicon film,
75 tungsten nitride film, 77 tungsten film, 78 metal gate electrode, 85a-85c resist residue, 90 metal gate transistor, 10
0 treatment sequence, 101 stripper treatment, 102
Washing process, 103 drying process, 150 processing sequence

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/304 642 H01L 21/304 647Z 643 647A 647 648H 651L 648 21/306 S 651 21/30 572B Fターム(参考) 2H096 AA25 HA23 LA03 3B201 AA03 AB34 AB38 AB42 AB44 BB02 BB22 BB33 BB87 BB93 BB95 CC01 CC11 5F043 AA40 BB30 CC20 DD13 EE02 EE07 EE08 GG10 5F046 MA02 MA06 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/304 642 H01L 21/304 647Z 643 647A 647 648H 651L 648 21/306 S 651 21/30 572B F term (Reference) 2H096 AA25 HA23 LA03 3B201 AA03 AB34 AB38 AB42 AB44 BB02 BB22 BB33 BB87 BB93 BB95 CC01 CC11 5F043 AA40 BB30 CC20 DD13 EE02 EE07 EE08 GG10 5F046 MA02 MA06

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板をフッ素系剥離液で剥離処理する工
程を含む処理シーケンスを連続して少なくとも2回以上
繰り返すことを特徴とするレジスト残渣の除去方法。
1. A method for removing a resist residue, wherein a processing sequence including a step of stripping a substrate with a fluorine-based stripping solution is continuously repeated at least twice or more.
【請求項2】 基板をフッ素系剥離液で剥離処理する工
程と、 前記剥離液処理後に前記基板を水洗処理する工程と、 前記水洗処理後に前記基板を乾燥する乾燥工程とからな
る処理シーケンスを連続して少なくとも2回以上繰り返
すことを特徴とするレジスト残渣の除去方法。
2. A processing sequence comprising a step of stripping a substrate with a fluorine-based stripping liquid, a step of washing the substrate with water after the stripping liquid processing, and a drying step of drying the substrate after the water washing processing is continuously performed. And removing the resist residue at least twice.
【請求項3】 剥離処理工程と水洗処理工程との間に、
さらにリンス処理工程を備えたことを特徴とする請求項
2記載のレジスト残渣の除去方法。
3. Between the peeling treatment step and the water washing treatment step,
3. The method according to claim 2, further comprising a rinsing step.
【請求項4】 フッ素系剥離液はフッ化アンモニウムで
あることを特徴とする請求項2又は3記載のレジスト残
渣の除去方法。
4. The method for removing a resist residue according to claim 2, wherein the fluorine-based stripping solution is ammonium fluoride.
【請求項5】 各処理シーケンスの剥離処理工程の総和
時間は10分であることを特徴とする請求項2ないし請
求項4いずれか一項記載のレジスト残渣の除去方法。
5. The method for removing a resist residue according to claim 2, wherein the total time of the stripping process in each processing sequence is 10 minutes.
【請求項6】 半導体基板上に層間絶縁膜を形成する工
程と、 前記層間絶縁膜上に第1の導電膜を形成する工程と、 前記第1の導電膜上に誘電体膜を介して第2の導電膜を
形成する工程と、 前記第2の導電膜上にレジスト膜を形成する工程と、 前記レジスト膜をマスクとして、前記第2の導電膜、誘
電体膜および第1の導電膜を順次エッチングしてキャパ
シタを形成する工程と、 前記レジスト膜を除去する工程とを備えた半導体装置の
製造方法であって、 前記レジスト除去後に残存するレジスト残渣を請求項2
記載のレジスト残渣の除去方法を用いて除去したことを
特徴とする半導体装置の製造方法。
6. A step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a first conductive film on the interlayer insulating film, and a step of forming a first conductive film on the first conductive film via a dielectric film. Forming a second conductive film, forming a resist film on the second conductive film, and using the resist film as a mask, forming the second conductive film, the dielectric film, and the first conductive film. 3. A method for manufacturing a semiconductor device, comprising: a step of forming a capacitor by sequentially etching; and a step of removing the resist film, wherein a resist residue remaining after the removal of the resist is removed.
A method for manufacturing a semiconductor device, comprising removing the resist residue by using the above-described method for removing a resist residue.
【請求項7】 第1および第2の導電膜は、ポリシリコ
ン、窒化チタン、タングステン、窒化タングステン、窒
化タンタル、ルテニウム、白金、白金とイリジウムとの
合金の群より選ばれたいずれか一つの材料からなり、 誘電体膜は、二酸化シリコン、酸窒化シリコン、窒化シ
リコン、酸化タンタル、BST、PZTの群より選ばれ
たいずれか一つの材料からなることを特徴とする請求項
6記載の半導体装置の製造方法。
7. The first and second conductive films are any one material selected from the group consisting of polysilicon, titanium nitride, tungsten, tungsten nitride, tantalum nitride, ruthenium, platinum, and an alloy of platinum and iridium. 7. The semiconductor device according to claim 6, wherein the dielectric film is made of any one material selected from the group consisting of silicon dioxide, silicon oxynitride, silicon nitride, tantalum oxide, BST, and PZT. Production method.
【請求項8】 半導体基板上に該半導体基板上に達する
接続孔を有する層間絶縁膜を形成する工程と、 前記接続孔内に金属プラグを形成する工程と、 前記層間絶縁膜および金属プラグ上に導電膜を形成する
工程と、 前記導電膜上に少なくとも前記金属プラグ表面の一部上
を覆うようにレジスト膜を形成する工程と、 前記レジスト膜をマスクとして前記導電膜をエッチング
して配線を形成する工程と、 前記レジスト膜を除去する工程とを備えた半導体装置の
製造方法であって、 前記レジスト除去後に残存するレジスト残渣を請求項2
記載のレジスト残渣の除去方法を用いて除去したことを
特徴とする半導体装置の製造方法。
8. A step of forming an interlayer insulating film having a connection hole reaching the semiconductor substrate on a semiconductor substrate; a step of forming a metal plug in the connection hole; and forming a metal plug on the interlayer insulating film and the metal plug. Forming a conductive film; forming a resist film on the conductive film so as to cover at least a part of the surface of the metal plug; etching the conductive film using the resist film as a mask to form a wiring A method of manufacturing a semiconductor device, comprising: a step of removing the resist film; and a step of removing a resist residue remaining after removing the resist.
A method for manufacturing a semiconductor device, comprising removing the resist residue by using the above-described method for removing a resist residue.
【請求項9】 金属プラグは、タングステン又はポリシ
リコンであり、 配線は、アルミニウム合金又はタングステンであること
を特徴とする請求項8記載の半導体装置の製造方法。
9. The method according to claim 8, wherein the metal plug is made of tungsten or polysilicon, and the wiring is made of an aluminum alloy or tungsten.
【請求項10】 半導体基板上に配線を形成する工程
と、 前記半導体基板および配線上に層間絶縁膜を形成する工
程と、 前記層間絶縁膜上に少なくとも前記配線表面の一部上を
その開口部が覆うようにレジスト膜を形成する工程と、 前記レジスト膜をマスクとして前記配線の表面に達する
接続孔を形成する工程と、 前記レジスト膜を除去する工程とを備えた半導体装置の
製造方法であって、 前記レジスト除去後に残存するレジスト残渣を請求項2
記載のレジスト残渣の除去方法を用いて除去したことを
特徴とする半導体装置の製造方法。
10. A step of forming a wiring on a semiconductor substrate; a step of forming an interlayer insulating film on the semiconductor substrate and the wiring; and an opening on at least a part of the wiring surface on the interlayer insulating film. Forming a connection hole reaching the surface of the wiring using the resist film as a mask; and removing the resist film. And removing the resist residue remaining after removing the resist.
A method for manufacturing a semiconductor device, comprising removing the resist residue by using the above-described method for removing a resist residue.
【請求項11】 配線は、アルミニウム合金又は銅から
なることを特徴とする請求項10記載の半導体装置の製
造方法。
11. The method according to claim 10, wherein the wiring is made of an aluminum alloy or copper.
【請求項12】 半導体基板上にゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上に金属膜を形成する工程と、 前記金属膜上に絶縁膜を形成する工程と、 前記絶縁膜上にレジスト膜を形成する工程と、 前記レジスト膜をマスクに前記絶縁膜および金属膜をエ
ッチングすることによりメタルゲート電極を形成する工
程と、 前記レジスト膜を除去する工程と、 前記絶縁膜および金属膜をマスクに前記半導体基板にイ
オン注入により導電層を形成する工程とを備えた半導体
装置の製造方法であって、 前記レジスト除去後又はイオン注入程後に残存するレジ
スト残渣を請求項2記載のレジスト残渣の除去方法を用
いて除去することを特徴とする半導体装置の製造方法。
12. A step of forming a gate insulating film on a semiconductor substrate; a step of forming a metal film on the gate insulating film; a step of forming an insulating film on the metal film; A step of forming a resist film, a step of forming a metal gate electrode by etching the insulating film and the metal film using the resist film as a mask, a step of removing the resist film, and a step of removing the insulating film and the metal film. Forming a conductive layer on the semiconductor substrate by ion implantation on a mask, wherein the resist residue remaining after the removal of the resist or after the ion implantation is removed. A method for manufacturing a semiconductor device, comprising: removing using a removing method.
【請求項13】 金属膜は、ポリシリコン、タングステ
ン、窒化タングステン、チタン、窒化チタンの群より選
ばれた金属材料からなる単層または多層の導電膜からな
ることを特徴とする請求項12記載の半導体装置の製造
方法。
13. The method according to claim 12, wherein the metal film is a single-layer or multi-layer conductive film made of a metal material selected from the group consisting of polysilicon, tungsten, tungsten nitride, titanium, and titanium nitride. A method for manufacturing a semiconductor device.
JP2000350856A 2000-11-17 2000-11-17 Resist residues removing method and method of manufacturing semiconductor device using the same Pending JP2002158206A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000350856A JP2002158206A (en) 2000-11-17 2000-11-17 Resist residues removing method and method of manufacturing semiconductor device using the same
DE2001133663 DE10133663A1 (en) 2000-11-17 2001-07-11 Process for removing a photoresist used in the production of semiconductor devices comprises treating the substrate with a removal agent based on fluorine, washing the substrate with water, drying, and repeating the process at least twice
KR1020010043639A KR20020038460A (en) 2000-11-17 2001-07-20 Resist residue removing method and manufacturing method for semiconductor device using such a method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000350856A JP2002158206A (en) 2000-11-17 2000-11-17 Resist residues removing method and method of manufacturing semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2002158206A true JP2002158206A (en) 2002-05-31

Family

ID=18824012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000350856A Pending JP2002158206A (en) 2000-11-17 2000-11-17 Resist residues removing method and method of manufacturing semiconductor device using the same

Country Status (3)

Country Link
JP (1) JP2002158206A (en)
KR (1) KR20020038460A (en)
DE (1) DE10133663A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344642A (en) * 2005-06-07 2006-12-21 Fujikura Ltd Circuit board conveyance apparatus in resist peeling step and circuit board to be manufactured thereby
JP2010526431A (en) * 2007-05-03 2010-07-29 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ Improved process for making cleaned strained silicon surfaces
US7879533B2 (en) 2005-05-13 2011-02-01 Oki Semiconductor Co., Ltd. Etching residue removal method and semiconductor device fabrication method using this method
JP2012186220A (en) * 2011-03-03 2012-09-27 Tokyo Electron Ltd Substrate processing method, substrate processing device and storage medium
JP2013219102A (en) * 2012-04-05 2013-10-24 Seiko Epson Corp Semiconductor device manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241131A (en) * 1988-03-23 1989-09-26 Oki Electric Ind Co Ltd Removal of resist residue
KR19980068184A (en) * 1997-02-17 1998-10-15 김광호 Photoresist Removal Method in Semiconductor Device Manufacturing Process
KR19990039400A (en) * 1997-11-12 1999-06-05 윤종용 Cleaning solution for semiconductor device manufacturing process and removing photoresist and polymer using same
JP4224652B2 (en) * 1999-03-08 2009-02-18 三菱瓦斯化学株式会社 Resist stripping solution and resist stripping method using the same
KR100297889B1 (en) * 1999-03-10 2001-09-26 황인길 Method for erasing photoresist
JP2001102369A (en) * 1999-09-28 2001-04-13 Sony Corp Resist-removing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879533B2 (en) 2005-05-13 2011-02-01 Oki Semiconductor Co., Ltd. Etching residue removal method and semiconductor device fabrication method using this method
JP2006344642A (en) * 2005-06-07 2006-12-21 Fujikura Ltd Circuit board conveyance apparatus in resist peeling step and circuit board to be manufactured thereby
JP2010526431A (en) * 2007-05-03 2010-07-29 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ Improved process for making cleaned strained silicon surfaces
US8461055B2 (en) 2007-05-03 2013-06-11 Soitec Process for preparing cleaned surfaces of strained silicon
JP2012186220A (en) * 2011-03-03 2012-09-27 Tokyo Electron Ltd Substrate processing method, substrate processing device and storage medium
JP2013219102A (en) * 2012-04-05 2013-10-24 Seiko Epson Corp Semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR20020038460A (en) 2002-05-23
DE10133663A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
US6936544B2 (en) Method of removing metal etching residues following a metal etchback process to improve a CMP process
KR101082993B1 (en) Separation-material composition for photo-resist and manufacturing methods of semiconductor device
US6140243A (en) Low temperature process for post-etch defluoridation of metals
CN107731739B (en) Method for forming semiconductor structure
US7811936B2 (en) Method of producing semiconductor device
US20100091424A1 (en) Method for reducing sidewall etch residue
US20050266677A1 (en) Semiconductor device and method of manufacturing the same
US7470631B1 (en) Methods for fabricating residue-free contact openings
US7629265B2 (en) Cleaning method for use in semiconductor device fabrication
US20020146911A1 (en) Semiconductor device and method of manufacturing the same
JP2002158206A (en) Resist residues removing method and method of manufacturing semiconductor device using the same
WO2000039845A1 (en) Method for forming contact hole
CN102296006A (en) Cleaning composition and method for forming semiconductor figure using the same
JP4086567B2 (en) Manufacturing method of semiconductor device
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
KR100486108B1 (en) Multilayer wiring formation method of semiconductor device
US9394509B2 (en) Cleaning solution composition and method of cleaning semiconductor device using the same
JP3298628B2 (en) Method for manufacturing semiconductor device
US20070066056A1 (en) Method of removing a photoresist and method of manufacturing a semiconductor device using the same
JP3701193B2 (en) Manufacturing method of semiconductor device
JP2006319151A (en) Etching residue removing method and manufacturing method of semiconductor device using the same
JP2006210436A (en) Method of manufacturing ferroelectric capacitor
KR100192173B1 (en) Method of forming a tungsten plug in a semiconductor device
KR100640965B1 (en) Method for Forming Semiconductor Device
TW472319B (en) Method for removing residuals after etching