JP2001102369A - Resist-removing method - Google Patents

Resist-removing method

Info

Publication number
JP2001102369A
JP2001102369A JP27362699A JP27362699A JP2001102369A JP 2001102369 A JP2001102369 A JP 2001102369A JP 27362699 A JP27362699 A JP 27362699A JP 27362699 A JP27362699 A JP 27362699A JP 2001102369 A JP2001102369 A JP 2001102369A
Authority
JP
Japan
Prior art keywords
resist
substrate
resist pattern
silicon oxide
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27362699A
Other languages
Japanese (ja)
Inventor
Koichi Takeuchi
幸一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27362699A priority Critical patent/JP2001102369A/en
Publication of JP2001102369A publication Critical patent/JP2001102369A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of surely removing a resist from a substrate which is partially turned into a silicon oxide with a small amount of chemicals, without leaving residues. SOLUTION: When a resist pattern 110 with a silicon oxide layer 109 formed on its surface is removed, most of the resist pattern 110 is removed from the surface of a substrate 101 through ashing. Thereafter, the substrate 101 is subjected to a cleaning treatment where a dilute hydrofluoric acid treatment and an ozone water treatment are carried out alternately and repeatedly by the use of a spin-cleaning device to remove a resist residue 110a composed of silicon oxide and a resist component, and the resist pattern 110 is completely removed from the substrate 101, without leaving residues behind.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レジスト除去方法
に関し、特には表面が酸化シリコン化されたレジストの
除去方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for removing a resist, and more particularly, to a method for removing a resist whose surface is made of silicon oxide.

【0002】[0002]

【従来の技術】半導体装置の製造工程においては、基板
上に形成したレジストパターンをマスクにした様々な処
理が行われる。特に、レジストパターンをマスクに用い
たエッチング処理において、高アスペクト比のパターン
加工を行う場合、マスクとなるレジストパターンには、
高いドライエッチング耐性が要求されることになる。
2. Description of the Related Art In a semiconductor device manufacturing process, various processes are performed using a resist pattern formed on a substrate as a mask. In particular, in the case of performing pattern processing with a high aspect ratio in an etching process using a resist pattern as a mask, a resist pattern serving as a mask includes:
High dry etching resistance is required.

【0003】高エッチング耐性を有するレジストパター
ンを形成する方法として、CARLレジストプロセスが
あり、以下の様に行う。先ず、基板上に有機系反射防止
膜またはノボラック系レジストからなる下層レジストを
厚く塗布し、高温ベークして固めた後、この上に、上層
レジスト膜を薄く塗布する。次いで、パターン露光を行
った後、アルカリ液を用いて現像処理を行うことで、上
層レジストのみをパターニングする。次に、基板上にシ
リル化剤を滴下して、上層レジストの表面をシリル化す
る。次に、酸素プラズマによって、上層レジストの表面
を酸化させて酸化シリコン(SiOx ) 層を形成すると
共に、下層レジストをドライ現像する。これによって図
5に示すように、基板21表面の被エッチング層22上
に、下層レジスト23と上層レジスト24とからなり、
上層レジスト24の表面にSiOx層25が形成されて
なるレジストパターン26を形成する。
As a method of forming a resist pattern having high etching resistance, there is a CARL resist process, which is performed as follows. First, a lower resist made of an organic anti-reflection film or a novolak resist is thickly applied on a substrate, baked at a high temperature and hardened, and then an upper resist film is thinly applied thereon. Next, after performing pattern exposure, development processing is performed using an alkaline solution, whereby only the upper layer resist is patterned. Next, a silylating agent is dropped on the substrate to silylate the surface of the upper resist. Next, the surface of the upper resist is oxidized by oxygen plasma to form a silicon oxide (SiOx) layer, and the lower resist is dry-developed. Thereby, as shown in FIG. 5, a lower resist 23 and an upper resist 24 are formed on the layer 22 to be etched on the surface of the substrate 21.
A resist pattern 26 having a SiOx layer 25 formed on the surface of the upper resist 24 is formed.

【0004】このようにして得られたレジストパターン
は、レジスト表面がSiOx 層で覆われることになり、
通常のレジストパターンよりもドライエッチング耐性が
高い。
[0004] In the resist pattern thus obtained, the resist surface is covered with a SiOx layer.
Dry etching resistance is higher than normal resist patterns.

【0005】以上のようなCARLレジストプロセスの
他にも、シリル化プロセス、シリコン含有レジストプロ
セス等によって形成されるレジストパターンは、レジス
ト表面がSiOx 層で覆われ、高いドライエッチング耐
性を有するものになる。このため、このようなレジスト
パターンの形成プロセスは、半導体装置の製造だけでは
なくマイクロマシーンの加工にも適用されている。
[0005] In addition to the CARL resist process described above, a resist pattern formed by a silylation process, a silicon-containing resist process, or the like has a resist surface covered with an SiOx layer and has high dry etching resistance. . For this reason, such a resist pattern forming process is applied not only to the manufacture of semiconductor devices but also to the processing of micro machines.

【0006】また、このようなプロセスで形成されたレ
ジストパターン26を基板21上から除去する場合に
は、フッ素を含有する酸素プラズマでのアッシング処理
や、アルカリ系の剥離液を用いた処理によって、レジス
トパターン26の大部分を除去した後、硫酸(H2 SO
4 )−過水(H2 2 )(硫酸水溶液と過酸化水素水溶
液との混合溶液)への浸漬による洗浄処理を行ってい
る。
When the resist pattern 26 formed by such a process is removed from the substrate 21, an ashing process using fluorine-containing oxygen plasma or a process using an alkaline stripping solution is performed. After removing most of the resist pattern 26, sulfuric acid (H 2 SO
4) - hydrogen peroxide (H 2 O 2) (and conducting the washing treatment by immersion in a mixed solution) of aqueous solution of sulfuric acid and hydrogen peroxide aqueous solution.

【0007】[0007]

【発明が解決しようとする課題】ところが、このような
レジスト除去方法では、一部が酸化シリコン化したレジ
ストを基板上から完全に除去することはできず、洗浄処
理が終了した後の基板上には、酸化シリコンや有機物を
主成分とするレジスト残渣が残ってしまう。特に、この
レジストを除去して基板を再利用しようとした場合に
は、表面に酸化シリコン層が完全に残った状態のレジス
トを除去することになるため、基板上にレジスト残渣が
残り易い。そして、このようにレジスト残渣が残った状
態で、再度レジストパターンの形成が行われた場合に
は、レジスト残渣によってレジストパターンがショート
する等の不具合が発生する。このため、このレジストパ
ターンをマスクに用いたエッチングでは、所望の形状の
パターニングを行うことができず、このことが基板を再
利用する際の妨げになっている。
However, in such a resist removing method, the resist partially siliconized cannot be completely removed from the substrate, and the resist is not removed from the substrate after the cleaning process is completed. In this case, a resist residue mainly composed of silicon oxide or an organic substance remains. In particular, when the resist is removed and the substrate is to be reused, the resist in a state where the silicon oxide layer is completely left on the surface is removed, so that the resist residue easily remains on the substrate. Then, when the resist pattern is formed again in a state where the resist residue remains, problems such as a short-circuit of the resist pattern due to the resist residue occur. For this reason, etching using the resist pattern as a mask cannot perform patterning of a desired shape, which hinders reuse of the substrate.

【0008】また、上記レジスト除去方法における洗浄
処理においては、硫酸−過水に基板を浸漬するため、多
量の薬液が必要となり、コストの増加や多量の廃液処理
を行わなければならない等の問題もある。
Further, in the cleaning treatment in the above-described resist removing method, since the substrate is immersed in sulfuric acid-hydrogen peroxide, a large amount of chemical solution is required, and there are also problems such as an increase in cost and a large amount of waste liquid treatment. is there.

【0009】そこで本発明は、少ない薬液で残渣を残す
ことなく、一部が酸化シリコン化したレジストを基板上
から確実に除去できる方法を提供することを目的とす
る。
Accordingly, an object of the present invention is to provide a method capable of reliably removing a resist partially siliconized from a substrate without leaving a residue with a small amount of a chemical solution.

【0010】[0010]

【課題を解決するための手段】このような目的を達成す
るための本発明は、一部が酸化シリコン化したレジスト
を、基板上から除去する方法であり、レジストのアッン
グ処理、またはレジストを剥離液に晒して剥離した後、
基板の表面に対して希フッ酸処理とオゾン水処理とを交
互に繰り返す洗浄処理を行うことを特徴としている。こ
の洗浄処理には、スピン洗浄装置を用いることとする。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention is a method for removing a resist partially siliconized from a substrate, and includes a resist aging process or a resist stripping process. After exposing to liquid and peeling,
It is characterized in that a cleaning process in which dilute hydrofluoric acid treatment and ozone water treatment are alternately repeated is performed on the surface of the substrate. In this cleaning process, a spin cleaning device is used.

【0011】このようなレジスト除去方法では、一部が
酸化シリコン化したレジストは、先ずアッシング処理ま
たは剥離液による処理によって基板上から除去される。
この状態において基板上に残されるレジスト残渣は、酸
化シリコンやその他のレジスト成分からなるため、その
後、希フッ酸処理とオゾン水処理とを交互に繰り返す洗
浄処理を行うことによって、酸化シリコン系の残渣が希
フッ酸処理で除去され、その他のレジスト成分系の残渣
がオゾン水処理によって除去されることになる。
In such a resist removing method, the resist partially converted to silicon oxide is first removed from the substrate by ashing or treatment with a stripping solution.
Since the resist residue remaining on the substrate in this state is composed of silicon oxide and other resist components, the silicon oxide-based residue is thereafter subjected to a cleaning process in which dilute hydrofluoric acid treatment and ozone water treatment are alternately performed. Is removed by dilute hydrofluoric acid treatment, and other resist component-based residues are removed by ozone water treatment.

【0012】[0012]

【発明の実施の形態】以下、本発明のレジスト除去方法
を半導体装置の製造工程に適用した実施の形態につい
て、図面に基づいて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which a method for removing a resist according to the present invention is applied to a manufacturing process of a semiconductor device will be described below in detail with reference to the drawings.

【0013】ここで、各実施の形態のレジスト除去工程
においては、図1に示すようなスピン洗浄装置を用いる
こととする。スピン洗浄装置は、基板101を水平状態
で回転保持可能なスピンチャック11と、このスピンチ
ャック11上に回転保持された基板101の表面上に薬
液Lを供給するためのノズル12,13とを備えてい
る。このようなスピン洗浄装置では、回転保持された基
板101の表面上に薬液Lが供給されると、基板101
の遠心力によって、薬液Lが基板101の表面全体に広
がり、さらには基板101の外側に振り切られて除去さ
れるのである。
Here, in the resist removing step of each embodiment, a spin cleaning apparatus as shown in FIG. 1 is used. The spin cleaning apparatus includes a spin chuck 11 capable of holding the substrate 101 in a horizontal state, and nozzles 12 and 13 for supplying a chemical solution L onto the surface of the substrate 101 held on the spin chuck 11. ing. In such a spin cleaning apparatus, when the chemical liquid L is supplied onto the surface of the substrate 101 that has been rotated and held, the substrate 101
Due to the centrifugal force, the chemical solution L spreads over the entire surface of the substrate 101 and is further shaken off the substrate 101 and removed.

【0014】次に、このようなスピン洗浄装置を用いた
レジスト除去工程を適用する半導体装置の製造方法を説
明する。
Next, a method of manufacturing a semiconductor device to which a resist removing step using such a spin cleaning apparatus is applied will be described.

【0015】(第1実施形態)先ず、図2(1)に示す
ように、シリコンからなる基板101上に素子分離10
2を形成し、次いで素子分離102で分離された基板1
01の表面層にイオン注入によって不純物を導入した
後、基板101の表面にゲート酸化膜103を4nmの
膜厚に形成する。次に、CVD(chemical vapor depos
ition)法によって、ゲート酸化膜103上にポリシリコ
ン膜104を150nmの膜厚に形成し、次いでタング
ステンシリサイド膜105を150nmの膜厚に形成
し、さらに窒化シリコン(SiN)膜106を50nm
の膜厚に形成する。
(First Embodiment) First, as shown in FIG. 2A, a device isolation 10 is formed on a substrate 101 made of silicon.
2 and then the substrate 1 separated by the element isolation 102
After impurities are introduced into the surface layer of the substrate 101 by ion implantation, a gate oxide film 103 is formed on the surface of the substrate 101 to a thickness of 4 nm. Next, CVD (chemical vapor depos
)), a polysilicon film 104 is formed to a thickness of 150 nm on the gate oxide film 103, a tungsten silicide film 105 is formed to a thickness of 150 nm, and a silicon nitride (SiN) film 106 is formed to a thickness of 50 nm.
To a film thickness of

【0016】次に、この窒化シリコン膜106上に、ポ
リビニルフェノール系のポジ型のレジスト107を50
0nmの膜厚に回転塗布した後、110℃で60秒間の
ベーキング処理を行う。
Next, a polyvinylphenol-based positive resist 107 is formed on the silicon nitride film 106 by 50.
After spin coating to a film thickness of 0 nm, baking treatment is performed at 110 ° C. for 60 seconds.

【0017】次に、露光装置を用いて、設計ゲート長が
130nmのゲートパターンをレジスト107に転写す
る。以下に露光条件の一例を示す。 露光装置 :ArFエキシマレーザスキャナ(露光
波長193nm)、 縮小倍率 :1/4、 開口数 (NA) :0.7、 開口数比(σ):0.7、 マスク :クロム(Cr)マスク。
Next, a gate pattern having a designed gate length of 130 nm is transferred to the resist 107 by using an exposure apparatus. An example of the exposure conditions is shown below. Exposure device: ArF excimer laser scanner (exposure wavelength: 193 nm), reduction ratio: 、, numerical aperture (NA): 0.7, numerical aperture ratio (σ): 0.7, mask: chrome (Cr) mask.

【0018】しかる後、レジスト107の表面をシリル
化剤の蒸気に晒すことによって、レジスト107の未露
光部表面をシリル化し、レジスト107の表面層に膜厚
50nm程度のシリル化層108を形成する。以下にシ
リル化条件の一例を示す。 装置 :コータデベロッパ内チャンバ、 シリル化剤 :DMSDMA(dimethylsilyl-dimethyl
amine)、 基板温度 :100℃、 蒸気圧力 :107Pa、 シリル化時間:60秒。
Thereafter, the surface of the resist 107 is exposed to a silylating agent vapor to silylate the surface of the unexposed portion of the resist 107 to form a silylated layer 108 having a thickness of about 50 nm on the surface layer of the resist 107. . The following is an example of the silylation conditions. Equipment: chamber in coater developer, silylating agent: DMSDMA (dimethylsilyl-dimethyl)
amine), substrate temperature: 100 ° C, vapor pressure: 107 Pa, silylation time: 60 seconds.

【0019】次に、プラズマ処理装置を用いてドライ現
像を行うことによって、シリル化層108の表面層にお
いてシリコンと酸素とを結合させて膜厚10nmの酸化
シリコン(SiOx )層109を形成すると共に、この
酸化シリコン層109をマスクにして露光部のレジスト
107をエッチング除去してレジストパターン110を
形成する。以下に、このようなドライ現像条件の一例を
示す。 プラズマ処理装置:TCP(transformer coupled plasma) 処理装置、 第1ステップ、 ガス及び流量 :四フッ化メタン(CF4 )=50sccm 酸素 (O3 ) =15sccm、 処理雰囲気内圧力:0.67Pa、 TCPパワー : 250W、 バイアスパワー : 15W、 処理時間 : 20秒、 第2ステップ、 ガス及び流量 :酸素 (O3 ) =80sccm、 二酸化硫黄(SO2 )= 5sccm、 処理雰囲気内圧力:0.67Pa、 TCPパワー : 250W、 バイアスパワー : 40W、 処理時間 : 55秒。 ただし、sccmは、standard cubic centimeter であることとする。
Next, by performing dry development using a plasma processing apparatus, silicon and oxygen are combined in the surface layer of the silylated layer 108 to form a silicon oxide (SiOx) layer 109 having a thickness of 10 nm. Using the silicon oxide layer 109 as a mask, the resist 107 in the exposed portion is removed by etching to form a resist pattern 110. The following is an example of such dry development conditions. Plasma processing apparatus: TCP (transformer coupled plasma) processing apparatus, first step, gas and flow rate: methane tetrafluoride (CF 4 ) = 50 sccm oxygen (O 3 ) = 15 sccm, processing atmosphere pressure: 0.67 Pa, TCP power : 250 W, bias power: 15 W, processing time: 20 seconds, second step, gas and flow rate: oxygen (O 3 ) = 80 sccm, sulfur dioxide (SO 2 ) = 5 sccm, processing atmosphere pressure: 0.67 Pa, TCP power : 250 W, bias power: 40 W, processing time: 55 seconds. However, sccm is a standard cubic centimeter.

【0020】次に、以上のようなシリル化プロセスによ
ってレジストパターン110を形成した後、このレジス
トパターン110の線幅測定、重ね合わせ精度測定及び
欠陥検査を行う。そして、これらの測定及び検査の結果
が許容値を越えた場合、レジストパターン110を除去
することによって基板101を再生する。
Next, after the resist pattern 110 is formed by the silylation process as described above, the line width measurement, the overlay accuracy measurement, and the defect inspection of the resist pattern 110 are performed. When the result of these measurements and inspections exceeds an allowable value, the substrate 101 is regenerated by removing the resist pattern 110.

【0021】基板101上からレジストパターン110
を除去するには、先ず、アッシング処理を行うことによ
って、レジストパターン110の大部分を除去する。以
下にアッシング条件の一例を示す。 アッシング装置:ダウンフロー型プラズマアッシャー、 ガス及び流量 :酸素 (O3 ) =2500sccm、 四フッ化メタン(CF4 )= 150sccm、 窒素/水素 (N2/H2)=1100sccm、 処理雰囲気内圧力:200Pa、 基板温度 :200℃、 RFパワー : 2kW、 処理時間 :180秒。 ただし、窒素及び水素は、フォーミングガスとして用いられることとする。
A resist pattern 110 is placed on the substrate 101.
First, most of the resist pattern 110 is removed by performing an ashing process. An example of the ashing condition is shown below. Ashing device: down-flow type plasma asher, gas and flow rate: oxygen (O 3 ) = 2500 sccm, methane tetrafluoride (CF 4 ) = 150 sccm, nitrogen / hydrogen (N 2 / H 2 ) = 1100 sccm, pressure in processing atmosphere: 200 Pa, substrate temperature: 200 ° C., RF power: 2 kW, processing time: 180 seconds. However, nitrogen and hydrogen are used as forming gas.

【0022】このアッシング処理が終了した状態におい
ては、図2(2)に示すように、基板101の上方に、
酸化シリコンやその他のレジスト成分(有機物)、さら
にはこれらの混合物がレジスト残渣110aとして残さ
れる。
In the state where the ashing process has been completed, as shown in FIG.
Silicon oxide, other resist components (organic substances), and a mixture thereof are left as a resist residue 110a.

【0023】そこで、基板101表面の洗浄処理を行
う。ここでは、先ず、図2(3)に示すように、スピン
洗浄装置のスピンチャック(図示省略)に基板101を
セットし、300回転/分で基板101を回転させてお
く、そして、回転状態にある基板101表面に、ノズル
12から薬液Lとして希フッ酸(濃度1%)を10秒
間、約25ml/秒滴下し、基板101表面を希フッ酸
処理する。
Therefore, the surface of the substrate 101 is cleaned. Here, first, as shown in FIG. 2 (3), the substrate 101 is set on a spin chuck (not shown) of the spin cleaning apparatus, and the substrate 101 is rotated at 300 rotations / minute, and the rotation state is established. About 25 ml / sec of diluted hydrofluoric acid (concentration: 1%) is dropped from the nozzle 12 as a chemical solution L onto the surface of a certain substrate 101 for 10 seconds to dilute the surface of the substrate 101 with diluted hydrofluoric acid.

【0024】次に、図2(4)に示すように、引き続き
回転状態にある基板101表面に、ノズル13から薬液
Lとしてオゾン水〔純粋にオゾン(O3 )を溶解させて
なる溶液であり、ここではオゾン濃度30ppm〕を1
0秒間、25ml/秒滴下し、基板101表面をオゾン
水処理する。
Next, as shown in FIG. 2D, ozone water [a solution obtained by dissolving pure ozone (O 3 ) as a chemical solution L from the nozzle 13 on the surface of the substrate 101 which is continuously rotating. Here, the ozone concentration is 30 ppm].
The surface of the substrate 101 is treated with ozone water for 25 seconds at a rate of 25 ml / sec.

【0025】そして、このような希フッ酸処理とオゾン
水処理とを繰り返し5サイクル行う。これによって、基
板101上のレジスト残渣110aを除去する。
Then, the dilute hydrofluoric acid treatment and the ozone water treatment are repeated for five cycles. Thus, the resist residue 110a on the substrate 101 is removed.

【0026】以上の後、純粋リンス及び基板101の乾
燥を行うことによって、一連のレジスト除去工程を終了
させる。
After the above, a series of resist removing steps are completed by performing pure rinsing and drying the substrate 101.

【0027】次に、図2(5)に示すように、レジスト
残渣(110a)が除去された基板101の上方に、図
2(1)を用いて説明したと同様のシリル化プロセスに
て、再度レジストパターン110を形成する。そして形
成されたレジストパターン110の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト除去工程と、レジストパターン110の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
Next, as shown in FIG. 2 (5), a silylation process similar to that described with reference to FIG. 2 (1) is applied above the substrate 101 from which the resist residue (110a) has been removed. The resist pattern 110 is formed again. Then, line width measurement, overlay accuracy measurement, and defect inspection of the formed resist pattern 110 are performed. If the results of these measurements and inspections are not within the allowable values, the above-described resist removal step and formation of the resist pattern 110 are performed again. When it is confirmed that the results of these measurements and inspections are within the allowable range, the process proceeds to the next step.

【0028】次の工程では、図2(6)に示すように、
レジストパターン110をマスクに用いて、窒化シリコ
ン膜106をエッチングし、次にタングステンシリサイ
ド膜105をエッチングする。窒化シリコン膜106の
エッチングは、4フッ化メタン(CF4 )とアルゴン
(Ar)とを用いたエッチングを行う。タングステンシ
リサイド膜105のエッチングには、四フッ化メタン
(CF4 )と塩素ガス(Cl2 )とを用いたエッチング
を行う。これらのエッチングが終了した時点において
は、レジストパターン110を構成する最上層の酸化シ
リコン層109とその下層のシリル化層108の一部は
エッチングによって除去された状態になる。
In the next step, as shown in FIG.
Using the resist pattern 110 as a mask, the silicon nitride film 106 is etched, and then the tungsten silicide film 105 is etched. The etching of the silicon nitride film 106 is performed by using methane tetrafluoride (CF 4 ) and argon (Ar). The tungsten silicide film 105 is etched using methane tetrafluoride (CF 4 ) and chlorine gas (Cl 2 ). When these etchings are completed, the uppermost silicon oxide layer 109 constituting the resist pattern 110 and a part of the underlying silylated layer 108 are partially removed by the etching.

【0029】次に、図2(7)に示すように、レジスト
パターン110を除去する。ここでは、図2(2)〜図
2(4)を用いて説明したと同様の一連の除去工程、す
なわち、アッシング処理とその後の洗浄処理を行うこと
によって、基板101上からレジストパターン110を
完全に除去する。
Next, as shown in FIG. 2 (7), the resist pattern 110 is removed. Here, a series of removal steps similar to those described with reference to FIGS. 2 (2) to 2 (4), that is, an ashing process and a subsequent cleaning process are performed to completely remove the resist pattern 110 from the substrate 101. To be removed.

【0030】次いで、図2(8)に示すように、窒化シ
リコン膜106をマスクに用いて、ポリシリコン膜10
4とゲート酸化膜103とをエッチングする。これらの
エッチングにおいては、臭化水素(HBr)、塩素(C
2 )、酸素(O2 )を用いたエッチングを行うことと
する。
Next, as shown in FIG. 2 (8), the polysilicon film 10 is formed using the silicon nitride film 106 as a mask.
4 and the gate oxide film 103 are etched. In these etchings, hydrogen bromide (HBr), chlorine (C
l 2 ) and etching using oxygen (O 2 ).

【0031】以上のようにして、基板101上に、ゲー
ト酸化膜103を介してポリシリコン4とタングステン
シリサイド105とからなるゲート電極111が形成さ
れる。
As described above, the gate electrode 111 made of the polysilicon 4 and the tungsten silicide 105 is formed on the substrate 101 via the gate oxide film 103.

【0032】このような半導体装置の製造方法によれ
ば、図2(1)を用いて説明したような酸化シリコン層
109を有するレジストパターン110を基板101上
から除去する場合に、先ず、アッシング処理を行うこと
で基板101上から大部分のレジストパターン110を
除去した後、基板101上に残されたレジスト残渣11
0aを、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって除去している。このレジ
スト残渣110aは、酸化シリコンやその他のレジスト
成分(すなわち有機物)からなるため、酸化シリコン系
の残渣が希フッ酸処理で除去され、有機系の残渣がオゾ
ン水処理によって除去されることになる。この際、希フ
ッ酸処理によって酸化シリコン系の残渣を除去すると共
に有機系の残渣の表面を覆う酸化シリコンを除去した後
に、オゾン水処理が行われ、このオゾン水処理において
は、有機系の残渣が効率良く除去される。したがって、
基板101上から確実にレジスト残渣110aを除去す
ることが可能になる。この結果、基板101を再利用す
ることが可能になり、半導体装置の製造コストの削減を
図ることが可能になる。
According to such a method of manufacturing a semiconductor device, when removing the resist pattern 110 having the silicon oxide layer 109 from the substrate 101 as described with reference to FIG. Is performed, most of the resist pattern 110 is removed from the substrate 101, and then the resist residue 11 left on the substrate 101 is removed.
Oa is removed by performing a washing process in which a dilute hydrofluoric acid treatment and an ozone water treatment are alternately repeated. Since the resist residue 110a is composed of silicon oxide and other resist components (ie, organic substances), the silicon oxide-based residue is removed by dilute hydrofluoric acid treatment, and the organic residue is removed by ozone water treatment. . At this time, after removing the silicon oxide-based residue by dilute hydrofluoric acid treatment and removing the silicon oxide covering the surface of the organic-based residue, an ozone water treatment is performed. Is efficiently removed. Therefore,
The resist residue 110a can be reliably removed from the substrate 101. As a result, the substrate 101 can be reused, and the manufacturing cost of the semiconductor device can be reduced.

【0033】さらに、洗浄処理は、スピン洗浄装置を用
いて行われるため、薬液L(すなわち、希フッ酸及びオ
ゾン水)の使用量を少なく抑えることができる。しか
も、スピンチャック上に回転保持させた基板101上
に、ノズル12,13から交互に希フッ酸とオゾン水と
を供給して洗浄処理を行っているため、複数の薬液を用
いることによるスループットの増加を抑えることができ
る。
Furthermore, since the cleaning process is performed using a spin cleaning device, the amount of the chemical solution L (ie, diluted hydrofluoric acid and ozone water) can be reduced. In addition, since the dilute hydrofluoric acid and the ozone water are alternately supplied from the nozzles 12 and 13 to the substrate 101 rotated and held on the spin chuck, the cleaning process is performed. The increase can be suppressed.

【0034】(第2実施形態)先ず、図3(1)に示す
ように、第1実施形態と同様にして、シリコンからなる
基板101上に、素子分離102、ゲート酸化膜10
3、ポリシリコン膜104、タングステンシリサイド膜
105及び窒化シリコン膜106を形成する。
(Second Embodiment) First, as shown in FIG. 3A, an element isolation 102 and a gate oxide film 10 are formed on a silicon substrate 101 in the same manner as in the first embodiment.
3. A polysilicon film 104, a tungsten silicide film 105, and a silicon nitride film 106 are formed.

【0035】次に、この窒化シリコン膜106上に、ノ
ボラック系レジストを下層レジスト201として400
nmの膜厚に回転塗布した後、200℃で60秒間のベ
ーキング処理を行う。次いで、メタクリレート系のシリ
コン含有レジスト202を200nmの膜厚に回転塗布
した後、110℃で60秒間のベーキング処理を行う。
Next, on the silicon nitride film 106, a novolak-based resist is
After spin-coating to a thickness of nm, a baking treatment is performed at 200 ° C. for 60 seconds. Next, after a methacrylate-based silicon-containing resist 202 is spin-coated to a thickness of 200 nm, a baking process is performed at 110 ° C. for 60 seconds.

【0036】次に、露光装置を用いて、設計ゲート長が
130nmのゲートパターンをシリコン含有レジスト2
02に転写する。以下に露光条件の一例を示す。 露光装置 :ArFエキシマレーザスキャナ(露光波長
193nm)、 縮小倍率 :1/4、 開口数NA:0.7、 開口数比σ:0.7、 マスク :クロム(Cr)マスク。
Next, a gate pattern having a designed gate length of 130 nm is formed using an exposure apparatus.
Transfer to 02. An example of the exposure conditions is shown below. Exposure device: ArF excimer laser scanner (exposure wavelength: 193 nm), reduction ratio: 1/4, numerical aperture NA: 0.7, numerical aperture ratio σ: 0.7, mask: chrome (Cr) mask.

【0037】その後、例えば0.26NのTMAH(te
tramethylammonium hydroxide)のようなアルカリ現像液
を用いた現像処理を行うことによって、シリコン含有レ
ジスト202のみをパターニングする。
Thereafter, for example, TMAH (te
By performing a development process using an alkali developer such as tramethylammonium hydroxide, only the silicon-containing resist 202 is patterned.

【0038】次に、図3(2)に示すように、プラズマ
処理装置を用いてドライ現像を行うことによって、シリ
コン含有レジスト202の表面層においてシリコンと酸
素とを結合させて膜厚30nmの酸化シリコン(SiO
x )層203を形成すると共に、この酸化シリコン層2
03をマスクにして下層レジスト201をエッチング除
去してレジストパターン204を形成する。以下に、こ
のようなドライ現像条件の一例を示す。 プラズマ処理装置:TCP処理装置、 ガス及び流量 :酸素 (O2 ) =80sccm、 二酸化硫黄(SO2 )= 5sccm、 処理雰囲気内圧力:0.67Pa、 TCPパワー : 250W、 バイアスパワー : 40W、 処理時間 : 55秒。
Next, as shown in FIG. 3B, by performing dry development using a plasma processing apparatus, silicon and oxygen are combined on the surface layer of the silicon-containing resist 202 to form an oxidized film having a thickness of 30 nm. Silicon (SiO
x) The layer 203 is formed and the silicon oxide layer 2
The lower resist 201 is removed by etching using the mask 03 as a mask to form a resist pattern 204. The following is an example of such dry development conditions. Plasma processing apparatus: TCP processing apparatus, gas and flow rate: oxygen (O 2 ) = 80 sccm, sulfur dioxide (SO 2 ) = 5 sccm, processing atmosphere pressure: 0.67 Pa, TCP power: 250 W, bias power: 40 W, processing time : 55 seconds.

【0039】次に、以上のようなシリコン含有レジスト
プロセスによってレジストパターン204を形成した
後、このレジストパターン204の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値を越えた場合、レジストパター
ン204を除去して基板を再生する。
Next, after the resist pattern 204 is formed by the above-described silicon-containing resist process, the line width of the resist pattern 204, overlay accuracy measurement, and defect inspection are performed. If the results of these measurements and inspections exceed the allowable values, the resist pattern 204 is removed and the substrate is regenerated.

【0040】レジストパターン204を除去するには、
先ず、基板101をアルカリ剥離液(25℃)に10分
間浸漬させることによって、レジストパターン204の
大部分を除去する。ただし、この状態においては、図3
(3)に示すように、基板101の上方に、酸化シリコ
ンやその他のレジスト成分(有機物)、さらにはこれら
の混合物がレジスト残渣204aとして残される。
To remove the resist pattern 204,
First, most of the resist pattern 204 is removed by immersing the substrate 101 in an alkali stripper (25 ° C.) for 10 minutes. However, in this state, FIG.
As shown in (3), silicon oxide and other resist components (organic substances) and a mixture thereof are left above the substrate 101 as a resist residue 204a.

【0041】そこで、基板101表面の洗浄処理を行
い、このレジスト残渣204aを基板101上から除去
する。この際、基板101表面の洗浄処理は、第1実施
形態で図2(3),(4)を用いて説明したと同様に行
うこととする。
Therefore, the surface of the substrate 101 is cleaned to remove the resist residue 204a from the substrate 101. At this time, the cleaning process of the surface of the substrate 101 is performed in the same manner as described with reference to FIGS. 2 (3) and (4) in the first embodiment.

【0042】以上のようにして、図3(4)示すよう
に、基板101上からレジスト残渣(204a)を除去
した後、純粋リンス及び基板101の乾燥を行うことに
よって、一連のレジスト除去工程を終了させる。
As described above, as shown in FIG. 3D, after removing the resist residue (204a) from the substrate 101, a pure rinse and drying of the substrate 101 are performed, thereby performing a series of resist removing steps. Terminate.

【0043】次に、図3(5)に示すように、レジスト
残渣を含めてレジストパターン(204)が完全に除去
された基板101の上方に、図3(1),(2)を用い
て説明したと同様のシリコン含有レジストプロセスに
て、再度レジストパターン204を形成する。そして形
成されたレジストパターン204の線幅測定、重ね合わ
せ精度測定及び欠陥検査を行う。そして、これらの測定
及び検査の結果が許容値になければ、再び、上述のレジ
スト剥離工程と、レジストパターン204の形成とを行
う。また、これらの測定及び検査の結果が許容値の範囲
内にあることが確認された場合に、次の工程に進む。
Next, as shown in FIG. 3 (5), above the substrate 101 from which the resist pattern (204) including the resist residue has been completely removed, using FIGS. 3 (1) and 3 (2). The resist pattern 204 is formed again by the same silicon-containing resist process as described. Then, line width measurement, overlay accuracy measurement, and defect inspection of the formed resist pattern 204 are performed. If the results of these measurements and inspections are not within the allowable values, the above-described resist peeling step and the formation of the resist pattern 204 are performed again. When it is confirmed that the results of these measurements and inspections are within the allowable range, the process proceeds to the next step.

【0044】以下、ここでの図示は省略したが、レジス
トパターン204をマスクに用い、第1実施形態で図2
(6)を用いて説明したと同様にして、窒化シリコン膜
106、タングステンシリサイド膜105をエッチング
する。その後、基板101上に残されたレジストパター
ン204を、図3(3),(4)を用いて説明したと同
様の一連の除去工程を行うことによって完全に除去す
る。次いで、第1実施形態で図2(8)を用いて説明し
たと同様に、窒化シリコン膜106をマスクに用いて、
ポリシリコン膜104とゲート酸化膜103とをエッチ
ングすることによって、基板101上に、ゲート酸化膜
103を介してポリシリコン104とタングステンシリ
サイド105とからなるゲート電極を形成する。
Although not shown here, the resist pattern 204 is used as a mask in the first embodiment shown in FIG.
The silicon nitride film 106 and the tungsten silicide film 105 are etched in the same manner as described with reference to (6). After that, the resist pattern 204 remaining on the substrate 101 is completely removed by performing a series of removal steps similar to those described with reference to FIGS. Next, as described in the first embodiment with reference to FIG. 2 (8), using the silicon nitride film 106 as a mask,
By etching the polysilicon film 104 and the gate oxide film 103, a gate electrode made of the polysilicon 104 and the tungsten silicide 105 is formed on the substrate 101 via the gate oxide film 103.

【0045】このような半導体装置の製造方法では、図
3(2)を用いて説明したような酸化シリコン層203
を有するレジストパターン204を基板101上から除
去する場合に、先ず、剥離液を用いて基板101上から
大部分のレジストパターン204を除去した後、基板1
01上に残されたレジスト残渣204aを、希フッ酸処
理とオゾン水処理とを交互に繰り返す洗浄処理を行うこ
とによって除去しているため、第1実施形態と同様に基
板101上から確実にレジスト残渣204aを除去する
ことが可能になり、同様の効果を得ることができる。ま
た、洗浄処理は、スピン洗浄装置を用いて行われるた
め、第1実施形態と同様に、スループットの増加及び薬
液Lの使用量を少なく抑えることができる。
In the method for manufacturing such a semiconductor device, the silicon oxide layer 203 described with reference to FIG.
When the resist pattern 204 having the pattern (1) is removed from the substrate 101, first, most of the resist pattern 204 is removed from the substrate 101 using a stripping solution.
Since the resist residue 204a remaining on the substrate 01 is removed by performing a cleaning process in which a dilute hydrofluoric acid process and an ozone water process are alternately performed, the resist is reliably removed from the substrate 101 as in the first embodiment. The residue 204a can be removed, and the same effect can be obtained. Further, since the cleaning process is performed using the spin cleaning device, it is possible to increase the throughput and reduce the amount of the chemical solution L used, as in the first embodiment.

【0046】(第3実施形態)先ず、図4(1)に示す
ように、シリコンからなる基板301上に、素子分離3
02及びゲート電極303を形成した後、CVD法によ
って酸化シリコン膜304を1μmの膜厚に形成し、C
MP(chemical mechanical polishing)法によってこの
酸化シリコン膜304の表面を平坦化する。
Third Embodiment First, as shown in FIG. 4A, a device isolation 3 is formed on a substrate 301 made of silicon.
02 and the gate electrode 303, a silicon oxide film 304 is formed to a thickness of 1 μm by a CVD method.
The surface of the silicon oxide film 304 is flattened by an MP (chemical mechanical polishing) method.

【0047】次に、この酸化シリコン膜304上に、ノ
ボラック系レジストを下層レジスト305として400
nmの膜厚に回転塗布した後、100℃で60秒間のベ
ーキング処理を行う。次いで、オレフィン系化学増幅レ
ジストからなる上層レジスト306を150nmの膜厚
に回転塗布する。
Next, on the silicon oxide film 304, a novolak-based resist is
After spin-coating to a thickness of nm, baking treatment is performed at 100 ° C. for 60 seconds. Next, an upper resist 306 made of an olefin-based chemically amplified resist is spin-coated to a thickness of 150 nm.

【0048】次に、図4(2)に示すように、露光装置
を用いて、設計ホール径が200nmのホールパターン
を上層レジスト306に転写する。以下に露光条件の一
例を示す。 露光装置 :ArFエキシマレーザスキャナ(露光波長
193nm)、 縮小倍率 :1/4、 開口数NA:0.7、 開口数比σ:0.7、 マスク :クロム(Cr)マスク。
Next, as shown in FIG. 4B, a hole pattern having a designed hole diameter of 200 nm is transferred to the upper resist 306 by using an exposure apparatus. An example of the exposure conditions is shown below. Exposure device: ArF excimer laser scanner (exposure wavelength: 193 nm), reduction ratio: 1/4, numerical aperture NA: 0.7, numerical aperture ratio σ: 0.7, mask: chrome (Cr) mask.

【0049】その後、例えば0.26NのTMAHのよ
うなアルカリ現像液を用いた現像処理を行うことによっ
て、上層レジスト306のみをパターニングし、この上
層レジストにホール306aを形成する。
Thereafter, by performing a developing process using an alkali developing solution such as 0.26N TMAH, only the upper layer resist 306 is patterned, and a hole 306a is formed in the upper layer resist.

【0050】しかる後、図4(3)に示すように、室温
にて、基板301の上方に液相シリル化剤を40秒間滴
下することによって、上層レジスト306をシリル化す
る。液相シリル化剤としては、例えばω,ω’-bisamin
opropyl-oligodimethylsiloxane を反応物質として含む
アルコール溶液を用いる。これによって、上層レジスト
306をシリル化し、このシリル化に伴って上層レジス
ト306の体積を増大させる。この結果として、ホール
306aの径を16nmに縮小する。
Thereafter, as shown in FIG. 4C, the upper resist 306 is silylated by dropping a liquid silylating agent over the substrate 301 at room temperature for 40 seconds. As the liquid silylating agent, for example, ω, ω'-bisamin
Use an alcohol solution containing opropyl-oligodimethylsiloxane as a reactant. As a result, the upper resist 306 is silylated, and the volume of the upper resist 306 is increased with the silylation. As a result, the diameter of the hole 306a is reduced to 16 nm.

【0051】次に、図4(4)に示すように、プラズマ
処理装置を用いて下層レジスト305のドライ現像を行
うことによって、シリル化された上層レジスト306の
表面層においてシリコンと酸素とを結合させて膜厚30
nmの酸化シリコン(SiOx )層307を形成すると
共に、この酸化シリコン層307をマスクにして下層レ
ジスト305をエッチング除去してレジストパターン3
08を形成する。以下に、このようなドライ現像条件の
一例を示す。 プラズマ処理装置:TCP処理装置、 ガス及び流量 :酸素 (O2 ) =80sccm、 二酸化硫黄(SO2 )= 5sccm、 処理雰囲気内圧力:0.67Pa、 TCPパワー : 250W、 バイアスパワー : 40W、 処理時間 : 55秒。
Next, as shown in FIG. 4D, silicon and oxygen are bonded to each other in the surface layer of the silylated upper resist 306 by performing dry development of the lower resist 305 using a plasma processing apparatus. Let the film thickness be 30
A silicon oxide (SiOx) layer 307 nm is formed, and the lower resist 305 is removed by etching using the silicon oxide layer 307 as a mask.
08 is formed. The following is an example of such dry development conditions. Plasma processing apparatus: TCP processing apparatus, gas and flow rate: oxygen (O 2 ) = 80 sccm, sulfur dioxide (SO 2 ) = 5 sccm, processing atmosphere pressure: 0.67 Pa, TCP power: 250 W, bias power: 40 W, processing time : 55 seconds.

【0052】以上のようなCARLプロセスによってレ
ジストパターン308を形成した後、このレジストパタ
ーン308の線幅測定、重ね合わせ精度測定及び欠陥検
査を行う。そして、これらの測定及び検査の結果が許容
値を越えた場合、レジストパターン308を除去して基
板を再生する。
After the resist pattern 308 is formed by the above-described CARL process, the line width measurement, the overlay accuracy measurement, and the defect inspection of the resist pattern 308 are performed. When the result of the measurement and inspection exceeds the allowable value, the resist pattern 308 is removed and the substrate is regenerated.

【0053】レジストパターン308を除去するには、
第1実施形態において、図2(2)〜(4)を用いて説
明したと同様の一連の除去工程、すなわち、アッシング
処理とその後の洗浄処理を行うことによって、基板30
1の上方からレジストパターン308を完全に除去す
る。
To remove the resist pattern 308,
In the first embodiment, by performing a series of removal steps similar to those described with reference to FIGS. 2 (2) to (4), that is, an ashing process and a subsequent cleaning process, the substrate 30 is removed.
1, the resist pattern 308 is completely removed.

【0054】以上のようにして、図4(5)示すよう
に、基板301上からレジスト残渣を残すことなくレジ
ストパターン(308)を完全に除去した後、純粋リン
スを行い基板301を乾燥させることによって、一連の
レジスト除去工程を終了させる。
As described above, after the resist pattern (308) is completely removed from the substrate 301 without leaving any resist residue as shown in FIG. 4 (5), pure rinsing is performed to dry the substrate 301. Thus, a series of resist removing steps is completed.

【0055】次に、図4(6)に示すように、レジスト
残渣を残すことなくレジストパターン308が完全に除
去された基板上に、図4(1)〜(4)を用いて説明し
たと同様にして、再度レジストパターン308を形成す
る。そして形成されたレジストパターン308の線幅測
定、重ね合わせ精度測定及び欠陥検査を行う。そして、
これらの測定及び検査の結果が許容値になければ、再
び、上述のレジスト除去工程と、レジストパターン30
8の形成とを行う。また、これらの測定及び検査の結果
が許容値の範囲内にあることが確認された場合に、次の
工程に進む。
Next, as shown in FIG. 4 (6), a description was given using FIGS. 4 (1) to 4 (4) on a substrate from which the resist pattern 308 was completely removed without leaving a resist residue. Similarly, a resist pattern 308 is formed again. Then, line width measurement, overlay accuracy measurement, and defect inspection of the formed resist pattern 308 are performed. And
If the results of these measurements and inspections are not within the allowable values, the above-described resist removal step and the resist pattern 30
8 is performed. When it is confirmed that the results of these measurements and inspections are within the allowable range, the process proceeds to the next step.

【0056】次の工程では、図4(7)に示すように、
レジストパターン308をマスクにして、酸化シリコン
膜304をエッチングし、この酸化シリコン膜304
に、ホール304aを形成する。この酸化シリコン膜3
04のエッチングには、三フッ化メタン(CHF3 )、
四フッ化メタン(CF4 )系のガスを用いたエッチング
を行うこととする。
In the next step, as shown in FIG.
Using the resist pattern 308 as a mask, the silicon oxide film 304 is etched.
Then, a hole 304a is formed. This silicon oxide film 3
For the etching of 04, methane trifluoride (CHF 3 )
Etching using methane tetrafluoride (CF 4 ) -based gas is performed.

【0057】この酸化シリコン膜304のエッチングに
おいては、レジストパターン308を構成する酸化シリ
コン層(307)と、シリル化された上層レジスト30
6の一部分も同時にエッチングされる。
In the etching of the silicon oxide film 304, the silicon oxide layer (307) forming the resist pattern 308 and the silylated upper resist 30 are formed.
6 is also etched at the same time.

【0058】以上のようにして、基板301上の酸化シ
リコン膜304にホール304aを形成した後、図4
(8)に示すように、レジストパターン(308)を除
去する。ここでは、図2(2)〜(4)を用いて説明し
たと同様の一連の除去工程、すなわち、アッシング処理
とその後の洗浄処理を行うことによって、基板301上
からレジストパターン(308)を完全に除去する。
After the holes 304a are formed in the silicon oxide film 304 on the substrate 301 as described above,
As shown in (8), the resist pattern (308) is removed. Here, the resist pattern (308) is completely removed from the substrate 301 by performing a series of removal steps similar to those described with reference to FIGS. 2 (2) to (4), that is, an ashing process and a subsequent cleaning process. To be removed.

【0059】このような半導体装置の製造方法によれ
ば、図4(4)を用いて説明したような酸化シリコン層
307を有するレジストパターン308を基板301上
から除去する場合に、第1実施形態と同様に行うため、
第1実施形態と同様に、スループットの増加及び薬液L
の使用量を少なく抑えながら、基板301上から確実に
レジストパターン308を除去することが可能になる。
According to such a method of manufacturing a semiconductor device, when the resist pattern 308 having the silicon oxide layer 307 as described with reference to FIG. To do the same as
As in the first embodiment, the increase in the throughput and the liquid L
It is possible to reliably remove the resist pattern 308 from the substrate 301 while suppressing the usage amount of the resist.

【0060】[0060]

【発明の効果】以上説明したように本発明のレジスト除
去方法によれば、一部が酸化シリコン化したレジストを
基板上から除去する際、アッシング処理または剥離液を
用いた処理によって基板上から大部分のレジストを除去
した後、希フッ酸処理とオゾン水処理とを交互に繰り返
す洗浄処理を行うことによって、レジスト残渣のうちの
酸化シリコン成分を希フッ酸によって除去し、有機系成
分をオゾン水によって除去することができ、残渣を残す
ことなく基板上から確実にレジストを除去することが可
能になる。この結果、レジストを除去して基板を再利用
することが可能になり、生産コストを削減することが可
能になる。また、洗浄処理の際にはスピン洗浄装置を用
いることによって、少ない薬液量で洗浄処理を行うこと
が可能になる。したがって、コストの増加を抑えること
ができると共に、廃液処理量を減少させることができ
る。
As described above, according to the resist removing method of the present invention, when a resist partially siliconized is removed from the substrate, the resist is largely removed from the substrate by ashing or treatment using a stripping solution. After removing a portion of the resist, a silicon oxide component of the resist residue is removed by dilute hydrofluoric acid by performing a cleaning process in which dilute hydrofluoric acid treatment and ozone water treatment are alternately performed, and an organic component is removed by ozone water. Thus, the resist can be reliably removed from the substrate without leaving any residue. As a result, the substrate can be reused by removing the resist, and the production cost can be reduced. In addition, by using a spin cleaning device during the cleaning process, the cleaning process can be performed with a small amount of chemical solution. Therefore, it is possible to suppress an increase in cost and to reduce a waste liquid treatment amount.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施の形態で使用するスピン洗浄機の構成図
である。
FIG. 1 is a configuration diagram of a spin washer used in the present embodiment.

【図2】第1実施形態を説明するための断面工程図であ
る。
FIG. 2 is a sectional process view for describing the first embodiment.

【図3】第2実施形態を説明するための断面工程図であ
る。
FIG. 3 is a sectional process view for explaining a second embodiment.

【図4】第3実施形態を説明するための断面工程図であ
る。
FIG. 4 is a sectional process view for describing a third embodiment.

【図5】酸化シリコン層を有するレジストパターンの構
成を示す断面図である。
FIG. 5 is a sectional view showing a configuration of a resist pattern having a silicon oxide layer.

【符号の説明】[Explanation of symbols]

109,203,307…酸化シリコン層、110,2
04,308…レジストパターン、101,301…基
109, 203, 307: silicon oxide layer, 110, 2
04, 308: resist pattern, 101, 301: substrate

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H096 AA25 HA23 HA30 LA03 LA06 LA30 5F004 AA04 AA09 BA20 BD01 DA00 DA01 DA04 DA16 DA23 DA24 DA25 DA26 DB02 DB03 DB17 DB26 EA04 EA07 EA10 EB02 5F043 BB25 BB27 CC12 CC14 CC16 DD15 DD30 EE07 EE08 5F046 MA02 MA10 MA12 MA17 NA01 NA14 NA18 NA19  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H096 AA25 HA23 HA30 LA03 LA06 LA30 5F004 AA04 AA09 BA20 BD01 DA00 DA01 DA04 DA16 DA23 DA24 DA25 DA26 DB02 DB03 DB17 DB26 EA04 EA07 EA10 EB02 5F043 BB25 BB27 CC12 CC30 CC16 DD08 DD 5F046 MA02 MA10 MA12 MA17 NA01 NA14 NA18 NA19

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 一部が酸化シリコン化したレジストを、
基板上から除去する方法であって、 前記レジストのアッング処理を行った後、前記基板の表
面に対して希フッ酸処理とオゾン水処理とを交互に繰り
返す洗浄処理を行うことを特徴とするレジスト除去方
法。
1. A resist partially siliconized,
A method of removing from a substrate, wherein after performing the anneal process of the resist, performing a cleaning process of alternately repeating a dilute hydrofluoric acid process and an ozone water process on the surface of the substrate. Removal method.
【請求項2】 請求項1記載のレジスト除去方法におい
て、 前記洗浄処理は、スピン洗浄装置を用いて行うことを特
徴とするレジスト除去方法。
2. The resist removing method according to claim 1, wherein the cleaning process is performed by using a spin cleaning device.
【請求項3】 一部が酸化シリコン化したレジストを、
基板上から除去する方法であって、 前記レジストを剥離液に晒して剥離した後、前記基板の
表面に対して希フッ酸処理とオゾン水処理とを交互に繰
り返す洗浄処理を行うことを特徴とするレジスト除去方
法。
3. A resist partially siliconized,
A method for removing the resist from the substrate, wherein the resist is exposed to a remover to remove the resist, and thereafter, a cleaning process of alternately repeating a dilute hydrofluoric acid treatment and an ozone water treatment is performed on the surface of the substrate. Resist removal method.
【請求項4】 請求項3記載のレジスト除去方法におい
て、 前記洗浄処理は、スピン洗浄装置を用いて行うことを特
徴とするレジスト除去方法。
4. The resist removing method according to claim 3, wherein the cleaning process is performed using a spin cleaning device.
JP27362699A 1999-09-28 1999-09-28 Resist-removing method Pending JP2001102369A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27362699A JP2001102369A (en) 1999-09-28 1999-09-28 Resist-removing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27362699A JP2001102369A (en) 1999-09-28 1999-09-28 Resist-removing method

Publications (1)

Publication Number Publication Date
JP2001102369A true JP2001102369A (en) 2001-04-13

Family

ID=17530339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27362699A Pending JP2001102369A (en) 1999-09-28 1999-09-28 Resist-removing method

Country Status (1)

Country Link
JP (1) JP2001102369A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038460A (en) * 2000-11-17 2002-05-23 다니구찌 이찌로오, 기타오카 다카시 Resist residue removing method and manufacturing method for semiconductor device using such a method
JP2002353196A (en) * 2001-05-24 2002-12-06 Shibaura Mechatronics Corp Method and apparatus for peeling resist
JP2007280982A (en) * 2006-04-03 2007-10-25 Tokyo Ohka Kogyo Co Ltd Method for removing silicon-containing double-layer resist
JP2007324610A (en) * 2007-07-09 2007-12-13 Tokyo Electron Ltd Device and method for substrate processing
JP2009515366A (en) * 2005-11-08 2009-04-09 東京エレクトロン株式会社 Batch photoresist dry stripping and ashing system and method
DE10340882B4 (en) * 2002-09-05 2012-04-19 Covalent Materials Corp. Silicon wafer cleaning method
CN104752196A (en) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 Post-treatment method for removing photoresist and manufacturing method of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038460A (en) * 2000-11-17 2002-05-23 다니구찌 이찌로오, 기타오카 다카시 Resist residue removing method and manufacturing method for semiconductor device using such a method
JP2002353196A (en) * 2001-05-24 2002-12-06 Shibaura Mechatronics Corp Method and apparatus for peeling resist
JP4700224B2 (en) * 2001-05-24 2011-06-15 芝浦メカトロニクス株式会社 Resist stripping device
DE10340882B4 (en) * 2002-09-05 2012-04-19 Covalent Materials Corp. Silicon wafer cleaning method
JP2009515366A (en) * 2005-11-08 2009-04-09 東京エレクトロン株式会社 Batch photoresist dry stripping and ashing system and method
JP2007280982A (en) * 2006-04-03 2007-10-25 Tokyo Ohka Kogyo Co Ltd Method for removing silicon-containing double-layer resist
JP2007324610A (en) * 2007-07-09 2007-12-13 Tokyo Electron Ltd Device and method for substrate processing
CN104752196A (en) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 Post-treatment method for removing photoresist and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP2548881B2 (en) Method for forming via contact in semiconductor device manufacturing
US7410909B2 (en) Method of removing ion implanted photoresist
JP5361790B2 (en) Method for surface treatment of semiconductor substrate
JP2006135287A (en) Cleaning solution and cleaning method of semiconductor device using the same
KR0172779B1 (en) Method for removing a photoresist
US6110834A (en) Semiconductor device and manufacturing method thereof for removing reaction products of dry etching
JP2001102369A (en) Resist-removing method
JP3932636B2 (en) Manufacturing method of semiconductor device
KR100255665B1 (en) Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate
US20030224583A1 (en) Method for plasma etching a wafer after backside grinding
JPH05102108A (en) Manufacture of semiconductor element
JPH09298188A (en) Manufacture of semiconductor device
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JPH0511458A (en) Developer and developing method
JPS6222263B2 (en)
JPH11204491A (en) Removing method for dry etching residues
WO2004067692A1 (en) Solution for removal of post dry etching residues
KR100205096B1 (en) Removing method of photoresist film in the semiconductor device
KR100584498B1 (en) Method for removing photoresist pattern
KR100528266B1 (en) Solution for removing residual wall residue after dry etching
JPH1012590A (en) Manufacture of semiconductor device
JPH09270420A (en) Manufacture of semiconductor device
CN116130354A (en) Method for removing photoresist residues
JPH09270407A (en) Manufacture of semiconductor device
KR100499628B1 (en) Cleaning Method of Semiconductor Device