JP2002157115A5 - - Google Patents

Download PDF

Info

Publication number
JP2002157115A5
JP2002157115A5 JP2000357619A JP2000357619A JP2002157115A5 JP 2002157115 A5 JP2002157115 A5 JP 2002157115A5 JP 2000357619 A JP2000357619 A JP 2000357619A JP 2000357619 A JP2000357619 A JP 2000357619A JP 2002157115 A5 JP2002157115 A5 JP 2002157115A5
Authority
JP
Japan
Prior art keywords
data processing
instruction
stack
processing apparatus
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000357619A
Other languages
English (en)
Other versions
JP3786575B2 (ja
JP2002157115A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2000357619A priority Critical patent/JP3786575B2/ja
Priority claimed from JP2000357619A external-priority patent/JP3786575B2/ja
Publication of JP2002157115A publication Critical patent/JP2002157115A/ja
Publication of JP2002157115A5 publication Critical patent/JP2002157115A5/ja
Application granted granted Critical
Publication of JP3786575B2 publication Critical patent/JP3786575B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (5)

  1. 所定の命令を順次実行するデータ処理装置であって、
    プログラムカウンタとスタックとレジスタ番号で指定できる複数のレジスタを有し、
    前記スタックは、データの書き込みと読み出しが可能であって、最後に格納された内容から順次読み出しを行うことができるデータ記憶手段であり、
    前記データ処理装置は、前記プログラムカウンタで指定されるアドレスに格納された命令を実行し、前記プログラムカウンタの値を更新するものであり、
    前記データ処理装置は、前記プログラムカウンタの内容を前記スタックに書き込む第1の命令と、前記複数のレジスタの中の指定されたレジスタの内容を前記スタックに書き込む第2の命令と、前記スタックから読み出した内容を前記プログラムカウンタに書き戻すことができるとともに前記複数のレジスタのうち前記スタックから内容を書き戻すべきレジスタの数とレジスタ番号を指定することができる第3の命令とを実行可能であることを特徴とするデータ処理装置。
  2. 請求項1記載のデータ処理装置であって、
    レジスタ指定手段と算術演算手段を含み、
    前記第3の命令は、スタックから順次読み出した複数の内容を、前記レジスタの内、前記第3の命令の命令コード中に指定された情報と前記算術演算手段とによって指定される複数のレジスタに書込むことができることを特徴とするデータ処理装置。
  3. 請求項1又は2記載のデータ処理装置であって、
    前記データ処理装置は、さらに第4の命令を実行可能であり、
    前記第4の命令は、前記複数のレジスタのうち前記スタックから内容を書き戻すべきレジスタの数とレジスタ番号を指定することができ、
    前記第3の命令と前記第4の命令は、指定できるレジスタの数の取りうる値が異なることを特徴とするデータ処理装置。
  4. 請求項1乃至3の何れか1項に記載のデータ処理装置であって、
    前記データ処理装置は、さらに第5の命令を実行可能であり、
    前記第5の命令は、前記複数のレジスタのうち前記スタックへ内容を待避すべきレジスタ番号を指定することができることを特徴とするデータ処理装置。
  5. 請求項1乃至4の何れか1項に記載のデータ処理装置であって、
    前記データ処理装置は、さらに復帰命令を実行可能であり、
    前記復帰命令は、前記スタックから読み出した内容を前記プログラムカウンタに書き戻すことができることを特徴とするデータ処理装置。
JP2000357619A 2000-11-20 2000-11-20 データ処理装置 Expired - Fee Related JP3786575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000357619A JP3786575B2 (ja) 2000-11-20 2000-11-20 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357619A JP3786575B2 (ja) 2000-11-20 2000-11-20 データ処理装置

Publications (3)

Publication Number Publication Date
JP2002157115A JP2002157115A (ja) 2002-05-31
JP2002157115A5 true JP2002157115A5 (ja) 2005-06-30
JP3786575B2 JP3786575B2 (ja) 2006-06-14

Family

ID=18829646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000357619A Expired - Fee Related JP3786575B2 (ja) 2000-11-20 2000-11-20 データ処理装置

Country Status (1)

Country Link
JP (1) JP3786575B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116711B2 (en) 2012-02-08 2015-08-25 Arm Limited Exception handling in a data processing apparatus having a secure domain and a less secure domain
US9213828B2 (en) 2012-02-08 2015-12-15 Arm Limited Data processing apparatus and method for protecting secure data and program code from non-secure access when switching between secure and less secure domains
US9477834B2 (en) 2012-02-08 2016-10-25 Arm Limited Maintaining secure data isolated from non-secure access when switching between domains
JP2016179071A (ja) * 2015-03-24 2016-10-13 京楽産業.株式会社 遊技機
JP6518737B2 (ja) * 2017-09-01 2019-05-22 京楽産業.株式会社 遊技機
JP6518738B2 (ja) * 2017-09-01 2019-05-22 京楽産業.株式会社 遊技機

Similar Documents

Publication Publication Date Title
TW484074B (en) Vector register file with arbitrary vector addressing
EP2226726A3 (en) Programmable processor and method with wide operations
JP2005025719A5 (ja)
ATE415664T1 (de) System und verfahren für einen speicher mit kombiniertem leitungs- und wortzugang
JP2018099440A5 (ja)
KR920018578A (ko) 데이타 처리 프로세서
JPS5621242A (en) Pipeline control method for computer operation
JP2002157115A5 (ja)
JP2006223598A5 (ja)
JP2022014679A5 (ja)
TW200529068A (en) Apparatus and method for managing stack transfers in a register-based processor
DE60139606D1 (de) Lade- und speicheroperationen
JP2003167726A5 (ja)
JP2010086497A5 (ja)
JP2004508607A5 (ja)
JP2006330778A (ja) データトレース装置及びプログラムデバッグ装置
JPH06230963A (ja) メモリアクセス制御装置
JP3766413B2 (ja) データ並び替え方法
KR920008597A (ko) 마이크로 컴퓨터
KR940007692A (ko) 데이타 처리장치 및 데이타 처리방법
KR930010775A (ko) 화상 처리 장치
JPH02232726A (ja) パイプライン情報処理装置
JPH02138624A (ja) キュー装置
JP2005279985A5 (ja)
KR900013394A (ko) 기억버퍼를 갖는 마이크로 프로세서