JP2002151620A - サブマウント、電子アセンブリ、およびそれらを製造するための方法 - Google Patents

サブマウント、電子アセンブリ、およびそれらを製造するための方法

Info

Publication number
JP2002151620A
JP2002151620A JP2001204554A JP2001204554A JP2002151620A JP 2002151620 A JP2002151620 A JP 2002151620A JP 2001204554 A JP2001204554 A JP 2001204554A JP 2001204554 A JP2001204554 A JP 2001204554A JP 2002151620 A JP2002151620 A JP 2002151620A
Authority
JP
Japan
Prior art keywords
submount
electronic component
contact
metal film
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001204554A
Other languages
English (en)
Inventor
Dieter Ferling
デイーター・フエルリング
Anca Gutu-Nelle
アンカ・グートウ−ネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2002151620A publication Critical patent/JP2002151620A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 電子部品間の漏話を低減する電子部品のため
のサブマウントを提供する。 【解決手段】 １つの電子部品の電気的コンタクトのた
めの第１コンタクト領域と、極性が逆の第２コンタクト
領域とが付けられた表面を有する、電子部品のためのサ
ブマウントであって、少なくとも第１コンタクト領域が
位置する箇所の下に、金属膜を備えた誘電体で充填され
たくぼみを有し、金属膜が、第２コンタクト領域に電気
的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、請求項１のプリア
ンブルに記載の電子部品のためのサブマウントに関す
る。加えて、本発明は、関連する請求項のうちの１つに
記載の、少なくとも１つのそのような電子部品を備える
アセンブリと、そのようなアセンブリを製造するための
方法とに関する。
【０００２】
【従来の技術】電子部品、具体的には光電子部品は、通
常、例えばシリコンまたはセラミック材料からなるサブ
マウント上に装着される。電子部品の電気的コンタクト
のためのコンタクト領域は、サブマウントの表面上に位
置する。コンタクトは、通常、電子部品の上面上のコン
タクトが、細い金線を介して相互にサブマウントのコン
タクト領域に接続されるプロセス、いわゆるボンディン
グによって実施される。電子部品の下面上に位置するコ
ンタクトは、いわゆるフリップチッププロセスに従って
コンタクト領域に接続される。電子部品を正しく位置決
めするために、光導波路を製造するためにも使用される
ガラス材料からしばしばなるベース領域が、通常は提供
される。この技術は、光メッセージ伝送の領域でしばし
ば利用される。その光メッセージ伝送では、レーザー生
成光が変調され、送信される。１つ、さらにはいくつか
の電子部品からなるアセンブリは、非常に強力でなけれ
ばならず、このことは、２００ピコセカンド未満の非常
に短いスイッチング時間と、その結果の最大１０Ｇビッ
ト／ｓの高データ転送速度とを達成すべき、光通信の領
域で特に必要となる。使用される電子部品は、例えば光
送信機または増幅器として構築される光電子スイッチン
グ回路である。いくつかの電子部品がサブマウント上に
配置される場合に、いわゆる漏話が、相互に直接隣接す
る電子部品間に生じる。この干渉作用は、明らかにメッ
セージ信号の信号／干渉比、したがってアセンブリの性
能を低減させる。
【０００３】サブマウントと、その上に配置される光電
子部品とを備えるアセンブリは、ＤＥ−Ａ−１９５２２
５９１から知られている。その中で説明されているサブ
アセンブリは、とりわけ、光カップラ、前記光カップラ
に接続された放射光源、および光信号検出器を含む。光
源と光検出器との間に生じる電気的漏話を低減するため
に、光源と光検出器とはそれぞれ、この文献ではカップ
ラの反対側に配置される。したがって、可能な限り大き
な空間的分離を達成するために、相互に干渉する電子部
品は互いに離れて配置される。しかしこの方法は、常に
は実施することができず、特に、高集積アセンブリの場
合には実施することができない。加えて、この方法は、
サブマウント上の電子部品の配置を、可能な限り自由に
構成できるようにしたいという要望と矛盾する。
【０００４】
【発明が解決しようとする課題】本発明の目的は、前述
の問題が生じない、電子部品のためのサブマウントを作
成することである。加えて、そのようなサブマウントを
備えるアセンブリと、そのようなアセンブリを製造する
ための方法を提案する。
【０００５】
【課題を解決するための手段】この目的は、請求項１に
よる特徴を有するサブマウントによって達成され、関連
する請求項のうちの１つに記載の特徴を有するアセンブ
リおよび方法によっても達成される。
【０００６】したがって、１つの電子部品の電気的コン
タクトのための第１コンタクト領域と、極性が逆の第２
コンタクト領域とが付けられる表面を有し、少なくとも
第１コンタクト領域が位置する箇所の下に、第２コンタ
クト領域と電気的に接続される、金属膜を備えた誘電体
で充填されたくぼみを有する、電子部品のためのサブマ
ウントを提案する。
【０００７】したがって、本発明によるアセンブリは、
少なくとも１つの電子部品と、電子部品の電気的コンタ
クトのための第１コンタクト領域および第２コンタクト
領域が、付けられる表面を有するサブマウントとを有す
る。そしてアセンブリは、サブマウントが、少なくとも
第１コンタクト領域が位置する箇所の下で、金属膜を備
えた誘電体で充填されたくぼみを有し、金属膜が、第２
コンタクト領域と電気的に接続されることを特徴とす
る。したがって、本発明に従ってアセンブリを製造する
目的で、くぼみは、サブマウント内に少なくとも第１コ
ンタクト領域が位置する箇所の下に導入され、くぼみ
は、金属膜を備え、誘電体で充填され、金属膜は電気的
に第２コンタクト領域に接続される。
【０００８】従来のサブマウントの場合に、干渉漏話
が、極性が逆のコンタクト領域の間に延びる電気力線が
生じることによって実質上もたらされ、それによって電
気力線が、サブマウントの材料の大部分を貫通し、１つ
の電子部品の領域から、隣接する電子部品の領域に伝播
し、隣接する電子部品の領域を超えて伝播するという認
識に本発明は由来する。しかし、本発明による方法によ
り、電気力線は、誘電体で充填されたくぼみ中に集中
し、それによってくぼみに付けられる金属膜は、電気力
線の貫通に対してサブマウントの材料をシールドする。
したがって、第１コンタクト領域と、第２コンタクト領
域に接続された金属表面（極性が逆）との間のくぼみの
寸法によって規定される領域が作成され、その領域中に
電気力線のほとんどの部分が取り込まれる。くぼみを作
成することは、従来の構成と比べて新しい構成の全高が
保持されるという利点を有する。加えて、薄膜プロセス
として知られている方法を用いてくぼみを金属で被覆
し、その後、誘電体で充填することを、非常に精密に実
施することができる。本発明は、その利点だけでなく実
現が容易なものであり、以下でより詳細に説明する。
【０００９】本発明の特定の利点は、従属請求項より明
らかである。
【００１０】したがって、くぼみが、サブマウントの表
面で終了する高さまでポリマーで充填される場合、特に
有利である。ポリマーは、例えば４００℃で、すなわち
ガラスまたは金属の融解温度よりもずっと低い温度に加
熱されるとき、既に非常に容易に加工することができ、
くぼみ中に導入することができるからである。充填の高
さは、元の全体の構成の全高が保持される結果として、
サブマウントの表面のレベルに正確に適合させることも
できる。
【００１１】金属膜および誘電体が、薄膜技術によって
確立される場合、有利である。したがって、非常に精密
な構成の幾何形状と一致させることができる。
【００１２】サブマウントは、シリコンからなることが
好ましく、電子部品は、光電子部品であることが好まし
い。加えて、第１コンタクト領域が少なくとも２つのベ
ース領域と共に、フリップチップ方法に従って電子部品
をサブマウントに接続する場合、有利である。このよう
にして、非常に高速な、かつ正確な取り付け位置決めが
得られ、電子部品のコンタクトも得られる。この状況の
もとで、ベース領域がガラス材料からなる場合、特に有
利である。
【００１３】本発明を実施形態に基づき、かつ以下の図
面を用いて以下で正確に説明する。
【００１４】
【発明の実施の形態】図１は、電子部品２がその上に装
着される、従来のサブマウント１の構造を断面で示す。
サブマウントは、回路マウントとも呼ばれるものであ
り、シリコンからなり、電子部品２の電気的コンタクト
のためにその表面上にコンタクト領域、すなわち第１コ
ンタクト領域５、および極性が逆の第２コンタクト領域
６を有する。例えば金からなるこれらのコンタクト領域
を介して、電子部品２に電圧が供給される。いわゆるフ
リップチップ技術に従って、電子部品２は、はんだ付け
材料４を介して第１コンタクト領域５に接続される。電
子部品２は、ボンディングワイヤ７を介して第２コンタ
クト領域６に接続される。電子部品を精密に位置決めす
る目的で、ガラス材料からなり、電子部品を支持する２
つのベース領域３を、サブマウント１は有する。ベース
領域は、酸化シリコン（ＳｉＯ２）および実績のある光
導波路材料からなり、約２０μｍの高さを有する。ベー
ス領域の幾何形状によって、かつフリップチップコンタ
クトを用いて、電子部品２は、サブマウント１上に正確
に位置決めされ、固定される。
【００１５】例えば増幅器またはレーザダイオード送信
機などの光電子回路は、通常サブマウント上に装着さ
れ、図１に対応する方式でコンタクトされる。表されて
いる従来構成の場合の問題は、電気力線が、一方のコン
タクト領域から極性が逆のコンタクト領域まで広がり、
サブマウント材料を貫通し、電気力線がこの領域から離
れ、他の電子部品の領域中に広がることができることで
ある。その結果、２つの電子部品（回路）が、その動作
時に互いに干渉する可能性がある。このタイプの干渉
は、漏話とも呼ばれ、信号／干渉比の減少をもたらす。
【００１６】次いで図２は、これらの問題が生じない本
発明の実施形態の例を示す。図１と比較して、図２に表
されるサブマウント１は、第１コンタクト領域５が位置
する箇所の下にくぼみ８を有する。くぼみ８の壁は、極
性が逆の第２コンタクト領域６に電気的に接続される、
金からなる金属膜６ａを備える。加えて、くぼみ８は、
誘電体として働くポリマーで充填されている。第１コン
タクト領域５から広がる電気力線は、誘電体中に集中
し、金属膜６ａによって遮断される。したがって電気力
線は、サブマウントの材料を貫通することができない。
したがって隣接する電子部品の領域内外への電気力線の
広がりと、そこから生じる漏話とは、明らかに減少す
る。本発明によるアセンブリの場合、従来のアセンブリ
の場合よりも漏話が約４０ｄＢ小さくなることが測定に
より示された。
【００１７】くぼみ８を作成することによって、全体の
構成の全高を保持し、さらには電子部品２を最適に位置
決めし、コンタクトさせるためのフリップチップ方法を
保持することが可能である。この目的のために、くぼみ
は、エッジと全く同じ所まで、ポリマーで充填される。
すなわち、くぼみ８の充填の高さは、サブマウント１の
表面で終了する。
【００１８】図３は、上面から見た本発明による構成、
特にコンタクト領域５および６の輪郭、ならびにポリマ
ーで充填されるくぼみ８の幾何形状を示す。第１コンタ
クト領域５は、２つのベースの間で電子部品２の方向に
直角に延び、電子部品２の外部周辺領域中に配置される
コンタクト点で終了する。このコンタクト点は、電源の
一方の極（ここでは陽極）に接続する働きをする。極性
が逆の第２コンタクト領域６は、電子部品２の周辺領域
の外部に縦方向に付けられ、その端に配置された２つの
コンタクト点を備える金属ストリップである。一方のコ
ンタクト点は、ボンディングワイヤを固定する働きを
し、他方のコンタクト点は、逆の極性の電源（ここでは
陰極）に接続する働きをする。
【００１９】サブマウント１内に導入されるくぼみ８
は、電子部品２の下から始まり、電子部品２の周辺領域
を超えて第２コンタクト領域６まで延びる。それを行う
際に、くぼみ８は、実質上第１コンタクト領域５の下に
領域を備える。くぼみは、トラフの形態を取り、金から
なる金属膜６ａで蒸気被覆される。金属膜は、くぼみ８
を超えて第２コンタクト領域６の領域中に延びる。金属
膜６ａは、そこでこの第２コンタクト領域６に電気的に
接続される。このようにして、金属膜６ａは、第１コン
タクト領域５から現れる電気力線をトラップするシール
ドのように作用する。くぼみ８がポリマーによって充填
されるという事実によって、電気力線は、このポリマー
中に集中し、その結果、大部分の電気力線は、くぼみ８
内にとどまる。くぼみ８の外、具体的にはサブマウント
の表面上の電気力線の密度は、無視できるほど低い。し
たがって、くぼみ８は、電気力線がその中にとどまるポ
テンシャル井戸のように作用する。この電気力線のロー
カルシールドによって、隣接する電子部品への漏話が回
避される。図２および３に表されるサブマウント１上で
は、表されている電子部品２に加えて、ここでは表して
いない別の電子部品も装着される。サブマウント１およ
びいくつかの電子部品からなる構成は、アセンブリを構
成する。電子部品間の漏話を防ぐためには、実質上あら
ゆる第２電子部品に対してくぼみを提供すれば十分であ
る。例えば検出器回路などの干渉の影響を受けやすい電
子部品が位置する領域だけに、くぼみを提供することを
考えることもできる。より干渉の影響を受けにくい他の
回路の場合、具体的には、例えば強力なレーザーなどの
多くの熱を生成する回路の場合、くぼみなしで済ますこ
とができる。この特別な場合には、ポリマーで充填され
るくぼみは、熱の散逸の妨害となることになる。しか
し、大部分の場合には、そのようなくぼみが、各電子部
品に対してサブマウント中に敷設されることは有利であ
る。本発明によるくぼみを生成するためのプロセスは、
以下のような薄膜技術の手段によって実施することがで
きる。
【００２０】まず、くぼみ８が、フライス削りまたはエ
ッチングによってプレーナサブマウント１中に導入され
る。この後、前述の金属膜６ａを形成するために、くぼ
みの壁が金で蒸気被覆される。金属膜は、極性が逆の第
２コンタクト領域６の領域中に延びる。くぼみ８自体
は、サブマウント１の表面と同じ高さにポリマーで充填
される。ポリマー材料の側方の境界は、リソグラフィに
よって得ることができる。コンタクト領域５に対して提
供される点では、精密な全高を達成するために、ポリマ
ーが正確に充填される。次いで第１コンタクト領域５が
ポリマーに取り付けられる。このコンタクト領域は、フ
リップチップ方法として知られている方法を使用して、
電子部品２にコンタクトし、それを固定する働きをし、
ベース領域も同じ働きをする。
【００２１】説明してきた本発明の場合においては、サ
ブマウント中のくぼみは、電気シールドを生じさせる金
属膜を備えた。しかし、くぼみを金属膜なしで提供し、
このくぼみを単に誘電体で充填することも考えることが
できる。電子部品の容量的作用を動作中に念頭に置くべ
き範囲内では、この構成は、誘電体で充填されるくぼみ
が、電子部品のコンデンサと並列に接続されることにな
る寄生コンデンサとして振る舞う利点を有することにな
る。シリコン（εｒ＝１２）と比較して、ポリマーが相
対的に低い約εｒ＝３〜４の比誘電率を有するので、こ
の構成の全静電容量は減少し、限界周波数は増加する。
このようにして、アセンブリの動作上の作用は、単純な
手段によって向上する。したがって、単にくぼみが誘電
体を備えるこの構成は、アセンブリの容量的作用の問題
への独立した解決方法を表す。
【図面の簡単な説明】
【図１】従来のサブマウントの構造の断面の概略図であ
る。
【図２】本発明によるサブマウントの構造の断面図であ
る。
【図３】本発明によるサブマウントの構造の上面図であ
る。
【符号の説明】
１ サブマウント ２ 電子部品 ３ ベース領域 ４ はんだ付け材料 ５ 第１コンタクト領域 ６ 第２コンタクト領域 ６ａ 金属膜 ７ ボンディングワイヤ ８ くぼみ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 １つの電子部品（２）の電気的コンタク
    トのための第１コンタクト領域（５）と、極性が逆の第
    ２コンタクト領域（６）とが付けられた表面を有する、
    電子部品のためのサブマウント（１）であって、 少なくとも第１コンタクト領域（５）が位置する箇所の
    下に、金属膜（６ａ）を備えた誘電体で充填されたくぼ
    み（８）を有し、金属膜（６ａ）が、第２コンタクト領
    域（６）に電気的に接続されることを特徴とする、電子
    部品のためのサブマウント（１）。
  2. 【請求項２】 くぼみ（８）が、サブマウント（１）の
    表面で終了する高さまでポリマーで充填されることを特
    徴とする、請求項１に記載のサブマウント（１）。
  3. 【請求項３】 サブマウント（１）がシリコンからな
    り、電子部品が光電子部品（２）であることを特徴とす
    る、請求項１に記載のサブマウント（１）。
  4. 【請求項４】 金属膜（６ａ）および誘電体が薄膜技術
    によって確立されることを特徴とする、請求項１に記載
    のサブマウント（１）。
  5. 【請求項５】 第１コンタクト領域（５）が、少なくと
    も２つのベース領域（３）と共に、フリップチップ方法
    に従って電子部品（２）をサブマウント（１）に接続す
    ることを特徴とする、請求項１に記載のサブマウント
    （１）。
  6. 【請求項６】 ベース領域（３）がガラス材料からなる
    ことを特徴とする、請求項５に記載のサブマウント
    （１）。
  7. 【請求項７】 少なくとも１つの電子部品（２）と、電
    子部品（２）の電気的コンタクトのための第１コンタク
    ト領域（５）、および極性が逆の第２コンタクト領域
    （６）が付けられた表面を有するサブマウント（１）と
    を備える、電子アセンブリであって、 サブマウント（１）が、少なくとも第１コンタクト領域
    （５）が位置する箇所の下で、金属膜（６ａ）を備えた
    誘電体で充填されたくぼみ（８）を有し、金属膜（６
    ａ）が、第２コンタクト領域（６）に電気的に接続され
    ることを特徴とする、電子アセンブリ。
  8. 【請求項８】 第１コンタクト領域（５）および極性が
    逆の第２コンタクト領域（６）が、サブマウント（１）
    の表面に付けられ、少なくとも１つの電子部品（２）
    が、コンタクト領域（５、６）によってコンタクトされ
    る、電子アセンブリを製造するための方法であって、 くぼみ（８）が、少なくとも第１コンタクト領域（５）
    が位置する箇所の下で、サブマウント（１）中に導入さ
    れ、くぼみが、金属膜（６ａ）を備え、誘電体で充填さ
    れ、金属膜（６ａ）が、第２コンタクト領域（６）に電
    気的に接続されることを特徴とする、電子アセンブリを
    製造するための方法。
JP2001204554A 2000-07-19 2001-07-05 サブマウント、電子アセンブリ、およびそれらを製造するための方法 Withdrawn JP2002151620A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10035399.1 2000-07-19
DE10035399A DE10035399A1 (de) 2000-07-19 2000-07-19 Subträger, elektronische Baugruppe und Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
JP2002151620A true JP2002151620A (ja) 2002-05-24

Family

ID=7649640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001204554A Withdrawn JP2002151620A (ja) 2000-07-19 2001-07-05 サブマウント、電子アセンブリ、およびそれらを製造するための方法

Country Status (4)

Country Link
US (1) US6479759B2 (ja)
EP (1) EP1174932A2 (ja)
JP (1) JP2002151620A (ja)
DE (1) DE10035399A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593919B1 (ko) * 2004-07-01 2006-06-30 삼성전기주식회사 차량 전조등용 발광 다이오드 모듈 및 이를 구비한 차량전조등
US7635869B2 (en) 2006-09-14 2009-12-22 Lumination Llc Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4866571A (en) * 1982-06-21 1989-09-12 Olin Corporation Semiconductor package
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5256901A (en) * 1988-12-26 1993-10-26 Ngk Insulators, Ltd. Ceramic package for memory semiconductor
DE4222474A1 (de) * 1992-07-09 1994-01-13 Bosch Gmbh Robert Montageeinheit für Mehrlagenhybrid mit Leistungsbauelementen
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
DE19522591A1 (de) 1995-06-19 1997-01-02 Hertz Inst Heinrich Optoelektronische integrierte Schaltung
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
US5764484A (en) * 1996-11-15 1998-06-09 Olin Corporation Ground ring for a metal electronic package
JPH1065039A (ja) * 1996-08-13 1998-03-06 Sony Corp 半導体装置
US6294838B1 (en) * 1997-09-24 2001-09-25 Utron Technology Inc. Multi-chip stacked package
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
US6294839B1 (en) * 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die

Also Published As

Publication number Publication date
EP1174932A2 (de) 2002-01-23
DE10035399A1 (de) 2002-01-31
US6479759B2 (en) 2002-11-12
US20020007962A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP4923542B2 (ja) 光素子用ステムとこれを用いた光半導体装置
JP3204355B2 (ja) 光／電子ハイブリッド実装基板およびその製造方法ならびに光／電子ハイブリッド集積回路
JP2016103657A (ja) トランジスタアウトラインハウジング及びその製造方法
US7535101B2 (en) Electrode pad on conductive semiconductor substrate
JP2000012948A (ja) 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法
US10816740B2 (en) Flip chip bonding onto a photonic integrated circuit
US6625367B2 (en) Optoelectronic device having a P-contact and an N-contact located over a same side of a substrate and a method of manufacture therefor
JP2002131712A (ja) 光デバイスおよびその製造方法
JP7372574B2 (ja) 光半導体チップ
JP2002151620A (ja) サブマウント、電子アセンブリ、およびそれらを製造するための方法
JP2007059741A (ja) 光半導体素子モジュール及びその製造方法
WO2021166215A1 (ja) 半導体レーザ装置
US6498294B1 (en) Package for high frequency device
JPS62124780A (ja) 光半導体モジユ−ル
JP2002062448A (ja) 光サブモジュールおよびハイブリッド光集積回路
KR100493595B1 (ko) 초고속 데이터 전송을 위한 티오 팩키지
JPH08122589A (ja) 光素子サブマウント構造
JP6204177B2 (ja) 光装置用基板およびそれを備えた光装置
JP7372575B2 (ja) 光半導体チップ
JPS62276890A (ja) 電子部品
JPH09260429A (ja) 半導体素子搭載用基板
US7079559B2 (en) Flip-chip automatically aligned optical device
JP3917085B2 (ja) 半導体デバイスヘの高周波給電装置
JP2003347561A (ja) 光半導体装置
JP2002111110A (ja) 光通信モジュール

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007