JP2002151511A - ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 - Google Patents
ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法Info
- Publication number
- JP2002151511A JP2002151511A JP2001262676A JP2001262676A JP2002151511A JP 2002151511 A JP2002151511 A JP 2002151511A JP 2001262676 A JP2001262676 A JP 2001262676A JP 2001262676 A JP2001262676 A JP 2001262676A JP 2002151511 A JP2002151511 A JP 2002151511A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- interconnect
- level
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000012212 insulator Substances 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 33
- 230000008021 deposition Effects 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000354 decomposition reaction Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 125000004429 atom Chemical group 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 39
- 239000012774 insulation material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 238000001465 metallisation Methods 0.000 description 41
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 230000009977 dual effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 239000011148 porous material Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 229910021426 porous silicon Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 1
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 108700042918 BF02 Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241001077419 Damas Species 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 多孔質絶縁体材料及び作製方法。材料は
酸素、シリコン及び水素を含み、２ｇ／ccより小さい密
度を特徴とする。あるいは多孔質絶縁体材料は６３３ｎ
ｍないし６７３ｎｍの波長の光に対する１．４５より小
さい屈折率又は４５ＧＰａより小さいヤングモジュラス
を特徴とする。半導体デバイスの作製方法は、デバイス
形成のための上部表面を有する半導体層を供すること及
び半導体層上に複数のレベルの相互接続を形成し、各レ
ベルは複数の部分を含むことを含む。部分は少なくとも
いくつかの部分間に多孔質層を形成するため、ＴＥＯＳ
を分解することにより、他の部分から電気的に分離され
る。
酸素、シリコン及び水素を含み、２ｇ／ccより小さい密
度を特徴とする。あるいは多孔質絶縁体材料は６３３ｎ
ｍないし６７３ｎｍの波長の光に対する１．４５より小
さい屈折率又は４５ＧＰａより小さいヤングモジュラス
を特徴とする。半導体デバイスの作製方法は、デバイス
形成のための上部表面を有する半導体層を供すること及
び半導体層上に複数のレベルの相互接続を形成し、各レ
ベルは複数の部分を含むことを含む。部分は少なくとも
いくつかの部分間に多孔質層を形成するため、ＴＥＯＳ
を分解することにより、他の部分から電気的に分離され
る。
Description
【０００１】
【本発明の分野】本発明は半導体製造用に改善された誘
電体及び機械的特性を有する絶縁体材料を供することに
関する。より具体的には、本発明は半導体電気製品の製
造において、そのような材料を供給するための新しい材
料及び方法に関する。
電体及び機械的特性を有する絶縁体材料を供することに
関する。より具体的には、本発明は半導体電気製品の製
造において、そのような材料を供給するための新しい材
料及び方法に関する。
【０００２】
【本発明の背景】半導体集積の密度が増加し続けるとと
もに、複雑な回路上の多レベル相互接続の集合度及びコ
ンパクトさも進みつつある。形状寸法及び間隔がより小
さくなるとともに、半導体デバイスの速度は個々のトラ
ンジスタのスイッチング速度にはあまり依存しなくな
り、相互接続構造の電気的特性に、より依存するように
なる。具体的には、相互接続回路上を伝搬する信号の速
度は、線抵抗及び容量とは逆に変化するため、半導体相
互接続の要件は、超大規模集積（ＵＬＳＩ）の努力の最
も必要な点の１つと、現在考えられる。すなわち、より
低い抵抗をもつ導電体は、電流密度を増すために求めら
れ、より低い誘電率をもつ絶縁体材料は、回路容量を減
すため望まれる。
もに、複雑な回路上の多レベル相互接続の集合度及びコ
ンパクトさも進みつつある。形状寸法及び間隔がより小
さくなるとともに、半導体デバイスの速度は個々のトラ
ンジスタのスイッチング速度にはあまり依存しなくな
り、相互接続構造の電気的特性に、より依存するように
なる。具体的には、相互接続回路上を伝搬する信号の速
度は、線抵抗及び容量とは逆に変化するため、半導体相
互接続の要件は、超大規模集積（ＵＬＳＩ）の努力の最
も必要な点の１つと、現在考えられる。すなわち、より
低い抵抗をもつ導電体は、電流密度を増すために求めら
れ、より低い誘電率をもつ絶縁体材料は、回路容量を減
すため望まれる。
【０００３】従って、より複雑なデバイスがより小さな
形状で製造されるにつれ、Ａｌ相互接続の代りにＣｕメ
タライゼーション方式を使用する動きがあり、シリコン
酸化物絶縁体の代りを見い出す努力がなされてきた。半
導体デバイス中で用いられる最も一般的な絶縁体材料の
中で、シリコン酸化物は３．９かそれ以上（自由空間に
対して）の誘電率を持ち、その値は一部水分の含有量に
依存することに、注意する必要がある。
形状で製造されるにつれ、Ａｌ相互接続の代りにＣｕメ
タライゼーション方式を使用する動きがあり、シリコン
酸化物絶縁体の代りを見い出す努力がなされてきた。半
導体デバイス中で用いられる最も一般的な絶縁体材料の
中で、シリコン酸化物は３．９かそれ以上（自由空間に
対して）の誘電率を持ち、その値は一部水分の含有量に
依存することに、注意する必要がある。
【０００４】電気的動作特性を維持し、改善するため
に、より低誘電率を有する新しい絶縁体材料の開発が必
要になってきている。特に、抵抗−容量（ＲＣ）時間遅
れと容量性結合を減す努力により、いわゆる“低Ｋ”誘
電体、すなわちシリコン酸化物に比べ相対的に低い誘電
率を特徴とする絶縁体材料が、より広く使われるように
なった。
に、より低誘電率を有する新しい絶縁体材料の開発が必
要になってきている。特に、抵抗−容量（ＲＣ）時間遅
れと容量性結合を減す努力により、いわゆる“低Ｋ”誘
電体、すなわちシリコン酸化物に比べ相対的に低い誘電
率を特徴とする絶縁体材料が、より広く使われるように
なった。
【０００５】形状が０．２５ミクロンルール以下にな
り、０．１ミクロンに向うにつれ、低Ｋ誘電体の熱的及
び機械的な特性は、現在の製造プロセス、たとえば化学
−機械研磨（ＣＭＰ）との両立性に限界が生じた。たと
えば、誘電率を下るのに役立つ所望の多孔性により、半
導体構造上にそれらの材料を形成すると、ＣＭＰにはあ
まり適さない機械的特性を生じた。すなわち、典型的な
場合、スピン−オン（ポリマの場合）又は堆積（無機誘
電体の場合）される絶縁体材料は比較的軟いか薄い材料
であることが知られ、研磨工程中、十分な制御ができな
い。
り、０．１ミクロンに向うにつれ、低Ｋ誘電体の熱的及
び機械的な特性は、現在の製造プロセス、たとえば化学
−機械研磨（ＣＭＰ）との両立性に限界が生じた。たと
えば、誘電率を下るのに役立つ所望の多孔性により、半
導体構造上にそれらの材料を形成すると、ＣＭＰにはあ
まり適さない機械的特性を生じた。すなわち、典型的な
場合、スピン−オン（ポリマの場合）又は堆積（無機誘
電体の場合）される絶縁体材料は比較的軟いか薄い材料
であることが知られ、研磨工程中、十分な制御ができな
い。
【０００６】軟く薄い低Ｋ誘電体を量産に適合させるた
めには、確立されたプロセス装置を用いるため、低Ｋ材
料上により堅固なキャップ誘電体材料を堆積させること
が含まれる。たとえば、シルセキオケン水素（自由空間
に対して約Ｋ＝３）は二酸化シリコンに代る強い候補で
あり、高い熱安定性、優れた間隙充填特性及び低漏れ電
流をもつ。それにもかかわらず、この材料は標準的なＣ
ＭＰに適さないため、量産はＣＭＰ操作の前に、プラズ
マ促進化学気相堆積（ＰＥＣＶＤ）により形成されたシ
リコン酸化物被膜を必要とし、研磨はこのキャップ層に
限られている。キャップ材料の使用により、ＣＭＰプロ
セスは可能になったが、これは高動作回路に対しては、
最適とは言えない。すなわち、著しく高い誘電率を持つ
ため、キャップ酸化物は電気的回路特性に影響を及ぼす
可能性がある。他方、キャップ酸化物を必要としない低
Ｋ誘電材料が提供できれば、半導体デバイスの製造はよ
り簡単なプロセスになり、低価格で回路動作の改善も可
能になる。
めには、確立されたプロセス装置を用いるため、低Ｋ材
料上により堅固なキャップ誘電体材料を堆積させること
が含まれる。たとえば、シルセキオケン水素（自由空間
に対して約Ｋ＝３）は二酸化シリコンに代る強い候補で
あり、高い熱安定性、優れた間隙充填特性及び低漏れ電
流をもつ。それにもかかわらず、この材料は標準的なＣ
ＭＰに適さないため、量産はＣＭＰ操作の前に、プラズ
マ促進化学気相堆積（ＰＥＣＶＤ）により形成されたシ
リコン酸化物被膜を必要とし、研磨はこのキャップ層に
限られている。キャップ材料の使用により、ＣＭＰプロ
セスは可能になったが、これは高動作回路に対しては、
最適とは言えない。すなわち、著しく高い誘電率を持つ
ため、キャップ酸化物は電気的回路特性に影響を及ぼす
可能性がある。他方、キャップ酸化物を必要としない低
Ｋ誘電材料が提供できれば、半導体デバイスの製造はよ
り簡単なプロセスになり、低価格で回路動作の改善も可
能になる。
【０００７】０．２ミクロン以下のプロセスで低Ｋ材料
を用いて成功するための最も重要な２つの特性は、（異
なる材料への）固着性と機械的堅固さ（ＣＭＰに対し）
である。ある種の形のシルセキオケン水素は、空孔体積
を制御することにより、約１．５の誘電率を示すことが
できる。それらは金属ボンドパッド及び異なる誘電材料
のような他の材料に対し、比較的良好な固着性を示す。
もちろんこれらの好ましい結果は、たとえば上に誘電体
を形成する前に、表面を十分洗浄するといった最適化さ
れたプロセス条件に大きく依存することがあるが、これ
らの特性は量産雰囲気中で得られる。動作の進歩及び材
料の両立性に対し、低Ｋ誘電体の機械的特性を適合させ
る製造可能な解は、一般的に酸化物キャップ研磨層を供
給することに制限されてきた。上に高い誘電率をもつ比
較的硬いキャップ層を必要としない低Ｋ誘電材料は、製
造をより簡単にし、多レベル相互接続の特性を改善する
であろう。
を用いて成功するための最も重要な２つの特性は、（異
なる材料への）固着性と機械的堅固さ（ＣＭＰに対し）
である。ある種の形のシルセキオケン水素は、空孔体積
を制御することにより、約１．５の誘電率を示すことが
できる。それらは金属ボンドパッド及び異なる誘電材料
のような他の材料に対し、比較的良好な固着性を示す。
もちろんこれらの好ましい結果は、たとえば上に誘電体
を形成する前に、表面を十分洗浄するといった最適化さ
れたプロセス条件に大きく依存することがあるが、これ
らの特性は量産雰囲気中で得られる。動作の進歩及び材
料の両立性に対し、低Ｋ誘電体の機械的特性を適合させ
る製造可能な解は、一般的に酸化物キャップ研磨層を供
給することに制限されてきた。上に高い誘電率をもつ比
較的硬いキャップ層を必要としない低Ｋ誘電材料は、製
造をより簡単にし、多レベル相互接続の特性を改善する
であろう。
【０００８】
【本発明の要約】一般に、先に述べた問題の解は、低誘
電率及びＣＭＰ操作に適した機械的特性の両方を持つ材
料により、与えられる。本発明は回路構造の相互接続間
に、低誘電率を有する絶縁性材料を、比較的簡単かつ価
格的に効率良く置くことを可能にする。本発明の一実施
例に従うと、多孔質絶縁性材料は酸素、２５ないし３５
原子パーセントのシリコンと、５ないし１５原子パーセ
ントの水素を含み、２ｇ／ｃｃより小さい密度をもつ。
あるいは、上述の範囲で酸素、シリコン及び水素を有す
る層は、６３３ないし６７３ｎｍ間の波長に対し、１．
４５より小さい屈折率をもつ。
電率及びＣＭＰ操作に適した機械的特性の両方を持つ材
料により、与えられる。本発明は回路構造の相互接続間
に、低誘電率を有する絶縁性材料を、比較的簡単かつ価
格的に効率良く置くことを可能にする。本発明の一実施
例に従うと、多孔質絶縁性材料は酸素、２５ないし３５
原子パーセントのシリコンと、５ないし１５原子パーセ
ントの水素を含み、２ｇ／ｃｃより小さい密度をもつ。
あるいは、上述の範囲で酸素、シリコン及び水素を有す
る層は、６３３ないし６７３ｎｍ間の波長に対し、１．
４５より小さい屈折率をもつ。
【０００９】別の実施例において、デバイスはトランジ
スタデバイスへの電気的接触を作る相互接続構造を有す
る半導体層の表面に沿って形成される。相互接続構造は
第１及び第２の導電性要素と、導電性要素の部分間を分
離するよう配置された誘電体層を含む。誘電体層は酸
素、少なくとも２５原子パーセントのシリコン及び５な
いし１５原子パーセントの水素を含み、６３３ないし６
７３ｎｍ間の波長における光に対し、１．４５より小さ
い屈折率を有する。本発明の別の形において、上述の組
成範囲で酸素、シリコン及び水素を有する誘電体層は、
希釈ＨＦから成るエッチャント中で、熱的に成長させた
二酸化シリコンに対し、４：１ないし２０：１の範囲で
湿式エッチング比をもつ。
スタデバイスへの電気的接触を作る相互接続構造を有す
る半導体層の表面に沿って形成される。相互接続構造は
第１及び第２の導電性要素と、導電性要素の部分間を分
離するよう配置された誘電体層を含む。誘電体層は酸
素、少なくとも２５原子パーセントのシリコン及び５な
いし１５原子パーセントの水素を含み、６３３ないし６
７３ｎｍ間の波長における光に対し、１．４５より小さ
い屈折率を有する。本発明の別の形において、上述の組
成範囲で酸素、シリコン及び水素を有する誘電体層は、
希釈ＨＦから成るエッチャント中で、熱的に成長させた
二酸化シリコンに対し、４：１ないし２０：１の範囲で
湿式エッチング比をもつ。
【００１０】また、半導体層上に形成された相互接続部
の第１の上部レベル、半導体層と第１の上部レベル間に
形成された少なくとも１つの下部レベルの相互接続部、
酸素、少なくとも２５原子パーセントのシリコン、５な
いし１５原子パーセントの水素を含む絶縁材料の多孔質
層を含む半導体構造についての別の実施例も示されてい
る。多孔質層は４５ＧＰａより小さいヤングモジュラス
を特徴とし、第１の上部レベルを下部レベルの部分から
電気的に分離するために配置されている。あるいは、多
孔質層は２ｇ／ｃｃより小さい密度を特徴とする。
の第１の上部レベル、半導体層と第１の上部レベル間に
形成された少なくとも１つの下部レベルの相互接続部、
酸素、少なくとも２５原子パーセントのシリコン、５な
いし１５原子パーセントの水素を含む絶縁材料の多孔質
層を含む半導体構造についての別の実施例も示されてい
る。多孔質層は４５ＧＰａより小さいヤングモジュラス
を特徴とし、第１の上部レベルを下部レベルの部分から
電気的に分離するために配置されている。あるいは、多
孔質層は２ｇ／ｃｃより小さい密度を特徴とする。
【００１１】半導体デバイスの作製方法の一実施例に従
うと、半導体層は上部表面を有し、多レベルの相互接続
が半導体層上に形成され、各レベルは少なくとも１つの
導電性部分を含む。ＴＥＯＳの分解により部分間に２ｇ
／ｃｃより小さい密度の誘電層を形成することにより、
部分は他の部分から、電気的に分離される。
うと、半導体層は上部表面を有し、多レベルの相互接続
が半導体層上に形成され、各レベルは少なくとも１つの
導電性部分を含む。ＴＥＯＳの分解により部分間に２ｇ
／ｃｃより小さい密度の誘電層を形成することにより、
部分は他の部分から、電気的に分離される。
【００１２】本発明に従うと、絶縁材料の多孔質層が、
半導体構造上の相互接続部の２つのレベル間に形成され
る。層は酸素、少なくとも２５原子パーセントのシリコ
ン及び５ないし１５原子パーセントの水素を含む。１つ
の形において、層は層体積のほとんどにおいて、空孔の
均一な分布を含む。
半導体構造上の相互接続部の２つのレベル間に形成され
る。層は酸素、少なくとも２５原子パーセントのシリコ
ン及び５ないし１５原子パーセントの水素を含む。１つ
の形において、層は層体積のほとんどにおいて、空孔の
均一な分布を含む。
【００１３】
【詳細な記述】添付図面に従う詳細な記述から、本発明
はより完全に理解されるであろう。図面において：図及
び説明を通じて、同様の数字は同様の要素をさす。図面
に示された各部は、実際とは比率が異なる。
はより完全に理解されるであろう。図面において：図及
び説明を通じて、同様の数字は同様の要素をさす。図面
に示された各部は、実際とは比率が異なる。
【００１４】ここで用いるメタライゼーション又はメタ
ライゼーション構造という用語は、１ないし複数の回路
機能を果たすのを支持するような構成の複数の導電体要
素又は相互接続部を意味する。複雑な回路の設計におい
て、メタライゼーション構造は順次形成された層のレベ
ル又は段を含み、それから導電性要素が生じ、相互に分
離されている。１つの層の導電性要素は、回路機能を果
すため、貫通コンタクト又は導電性プラグを通して、１
ないし複数の他の層の導電性要素に、共通に接続されて
いる。
ライゼーション構造という用語は、１ないし複数の回路
機能を果たすのを支持するような構成の複数の導電体要
素又は相互接続部を意味する。複雑な回路の設計におい
て、メタライゼーション構造は順次形成された層のレベ
ル又は段を含み、それから導電性要素が生じ、相互に分
離されている。１つの層の導電性要素は、回路機能を果
すため、貫通コンタクト又は導電性プラグを通して、１
ないし複数の他の層の導電性要素に、共通に接続されて
いる。
【００１５】ここで用いるメタライゼーションという用
語は、たとえば要素の回路網を作るためのフォトリソグ
ラフィ及び付随したエッチング技術といったプロセスの
同じ工程中に形成される複数の導電体要素又は相互接続
部分を意味し、それらのいくつかは相互に電気的に分離
されている。導電性要素はポリシリコン、Ａｌ，Ｃｕ又
は他の材料から成ってよく、合金でも良く、シート抵抗
を減すため、シリサイドを含んでよい。一般に、要素は
たとえばトランジスタ電極及び電圧源といった導電性領
域間の電気的接続を作るが、要素は同じメタライゼーシ
ョンレベル上に形成された空間的に離れた形状間の接続
をしてもよい。従って、多レベル相互接続構造は、メタ
ライゼーションの多レベルを含むメタライゼーション構
造である。そのような要素のアセンブリは、時にはワイ
ヤリング又は相互接続システムと呼ばれる。
語は、たとえば要素の回路網を作るためのフォトリソグ
ラフィ及び付随したエッチング技術といったプロセスの
同じ工程中に形成される複数の導電体要素又は相互接続
部分を意味し、それらのいくつかは相互に電気的に分離
されている。導電性要素はポリシリコン、Ａｌ，Ｃｕ又
は他の材料から成ってよく、合金でも良く、シート抵抗
を減すため、シリサイドを含んでよい。一般に、要素は
たとえばトランジスタ電極及び電圧源といった導電性領
域間の電気的接続を作るが、要素は同じメタライゼーシ
ョンレベル上に形成された空間的に離れた形状間の接続
をしてもよい。従って、多レベル相互接続構造は、メタ
ライゼーションの多レベルを含むメタライゼーション構
造である。そのような要素のアセンブリは、時にはワイ
ヤリング又は相互接続システムと呼ばれる。
【００１６】本発明は個別のトランジスタ機能、パワー
動作又は低パワー機能を果たすものを含む広範囲の半導
体設計に、適用できる。好ましい実施例において、本発
明は４つ又はそれ以上のメタライゼーションレベルを有
する集積回路に、適用される。
動作又は低パワー機能を果たすものを含む広範囲の半導
体設計に、適用できる。好ましい実施例において、本発
明は４つ又はそれ以上のメタライゼーションレベルを有
する集積回路に、適用される。
【００１７】説明を簡単にするため、示された実施例は
メタライゼーションの４つのレベルを示すが、以下に示
す指針から、同じ原理はメタライゼーションの５，６，
７及びそれ以上のレベルに容易に適用できることが、明
らかになるであろう。
メタライゼーションの４つのレベルを示すが、以下に示
す指針から、同じ原理はメタライゼーションの５，６，
７及びそれ以上のレベルに容易に適用できることが、明
らかになるであろう。
【００１８】多レベル相互接続レベル中で相互に導電体
を電気的に分離するシリコン酸化物を形成するために、
多くの方法が一般に使える。テトラエチルオルト珪酸エ
ステル又はＴＥＯＳ、Ｓｉ（ＯＣ２Ｈ５）４はそのよう
な用途に対し、シリコン酸化物を形成する際の広く用い
られているプリカーサである。シリコン酸化物を形成す
るための気化した液体ＴＥＯＳの分解は、６５０Ｃない
し７５０Ｃ間の低圧（サブトール）化学気相堆積（ＣＶ
Ｄ）により、典型的な場合起る。そのようなＴＥＯＳを
基本とする堆積は、良好な均一性と段差被覆をすること
が知られている。一般に、堆積した薄膜は、しばしば二
酸化シリコンと呼ばれるが、シリコンの非化学量論的組
成の酸化物であると理解されている。たとえば、１０％
までの反応性酸素といったオゾン（Ｏ３）を含む酸素過
剰な雰囲気において、より低い温度で良好な適合性、低
粘着性及び改善された間隙充填特性が得られる。典型的
な反応雰囲気は４００Ｃ、３００Ｔｏｒｒで、４毎分標
準リットル（ｓｌｍ）の酸素（酸素は６パーセントのオ
ゾンを含む）、１．５ｓｌｍＨｅ及び３００毎分標準立
方センチメートル（ｓｃｃｍ）ＴＥＯＳを含む。これら
の条件下で、堆積速度は５０Å／秒（５ｎｍ／秒）ない
し１２０Å／秒（１２ｎｍ／秒）の範囲である。ＴＥＯ
Ｓは液相又は気相で供給してよい。一般にＴＥＯＳはＨ
ｅ流中に注入され、次に反応チャンバの近くでＯ３／Ｏ
２と混合される。堆積した誘電体は少なくとも２．２ｇ
／ｃｃから上の密度、１００Ｈｚにおいて（自由空間に
対し）約４．３の誘電率をもつ。間隙充填特性はメタラ
イゼーションの同じレベル上の近接して分離された部分
間の領域に対して、適している。
を電気的に分離するシリコン酸化物を形成するために、
多くの方法が一般に使える。テトラエチルオルト珪酸エ
ステル又はＴＥＯＳ、Ｓｉ（ＯＣ２Ｈ５）４はそのよう
な用途に対し、シリコン酸化物を形成する際の広く用い
られているプリカーサである。シリコン酸化物を形成す
るための気化した液体ＴＥＯＳの分解は、６５０Ｃない
し７５０Ｃ間の低圧（サブトール）化学気相堆積（ＣＶ
Ｄ）により、典型的な場合起る。そのようなＴＥＯＳを
基本とする堆積は、良好な均一性と段差被覆をすること
が知られている。一般に、堆積した薄膜は、しばしば二
酸化シリコンと呼ばれるが、シリコンの非化学量論的組
成の酸化物であると理解されている。たとえば、１０％
までの反応性酸素といったオゾン（Ｏ３）を含む酸素過
剰な雰囲気において、より低い温度で良好な適合性、低
粘着性及び改善された間隙充填特性が得られる。典型的
な反応雰囲気は４００Ｃ、３００Ｔｏｒｒで、４毎分標
準リットル（ｓｌｍ）の酸素（酸素は６パーセントのオ
ゾンを含む）、１．５ｓｌｍＨｅ及び３００毎分標準立
方センチメートル（ｓｃｃｍ）ＴＥＯＳを含む。これら
の条件下で、堆積速度は５０Å／秒（５ｎｍ／秒）ない
し１２０Å／秒（１２ｎｍ／秒）の範囲である。ＴＥＯ
Ｓは液相又は気相で供給してよい。一般にＴＥＯＳはＨ
ｅ流中に注入され、次に反応チャンバの近くでＯ３／Ｏ
２と混合される。堆積した誘電体は少なくとも２．２ｇ
／ｃｃから上の密度、１００Ｈｚにおいて（自由空間に
対し）約４．３の誘電率をもつ。間隙充填特性はメタラ
イゼーションの同じレベル上の近接して分離された部分
間の領域に対して、適している。
【００１９】本発明についてここでは一般的に多孔質絶
縁体をとりあげ、好ましい実施例においては、シリコン
酸化物層と呼ぶ。本発明は従来のメタライゼーション後
の間隙充填、すなわち各金属層を形成した後に、絶縁層
の形成用に上述の反応を評価している間に発見した原理
に基く。実験を通して、オゾン反応ＴＥＯＳの特性は、
得られる酸化物層の特性とともに、堆積条件を変えるこ
とにより、顕著に変えられることが決定づけられた。堆
積表面に沿ってあるいは付近の変化する物理的又は電気
的特性は、ＴＥＯＳ−堆積薄膜の堆積速度と密度の両方
を減しうると信じられる。一般的にある種の要因がＴＥ
ＯＳ反応生成物が従来の比較的高密度の薄膜が、堆積表
面に沿って堆積できる程度を、制限しうることが明らか
である。従来そのような要因は、問題となる可能性があ
るとみなされてきたが、現在これらの同じ要因が堆積し
た薄膜中の空孔の形成を容易にするために制御でき、そ
れによって比較的多孔質で、低密度のシリコン酸化物薄
膜が生成できると認識されている。多孔質ということ
で、堆積した材料は空孔を含み、それによって気体状の
拡散が可能になる可能性があるが、必ずそうなるわけで
はない。空孔は本質的に多孔質であるのが好ましい。
縁体をとりあげ、好ましい実施例においては、シリコン
酸化物層と呼ぶ。本発明は従来のメタライゼーション後
の間隙充填、すなわち各金属層を形成した後に、絶縁層
の形成用に上述の反応を評価している間に発見した原理
に基く。実験を通して、オゾン反応ＴＥＯＳの特性は、
得られる酸化物層の特性とともに、堆積条件を変えるこ
とにより、顕著に変えられることが決定づけられた。堆
積表面に沿ってあるいは付近の変化する物理的又は電気
的特性は、ＴＥＯＳ−堆積薄膜の堆積速度と密度の両方
を減しうると信じられる。一般的にある種の要因がＴＥ
ＯＳ反応生成物が従来の比較的高密度の薄膜が、堆積表
面に沿って堆積できる程度を、制限しうることが明らか
である。従来そのような要因は、問題となる可能性があ
るとみなされてきたが、現在これらの同じ要因が堆積し
た薄膜中の空孔の形成を容易にするために制御でき、そ
れによって比較的多孔質で、低密度のシリコン酸化物薄
膜が生成できると認識されている。多孔質ということ
で、堆積した材料は空孔を含み、それによって気体状の
拡散が可能になる可能性があるが、必ずそうなるわけで
はない。空孔は本質的に多孔質であるのが好ましい。
【００２０】また、低密度で多孔質であるため、酸化物
材料のこの薄膜は、先に述べた従来のＴＥＯＳ堆積薄膜
とともに、多くの他のシリコン酸化物薄膜に比べ、比較
的低誘電率を持つと信じられている。そして、他の低Ｋ
誘電体材料と異なり、このＴＥＯＳ堆積多孔質絶縁体
は、ＣＭＰに適した機械的特性をもつ。
材料のこの薄膜は、先に述べた従来のＴＥＯＳ堆積薄膜
とともに、多くの他のシリコン酸化物薄膜に比べ、比較
的低誘電率を持つと信じられている。そして、他の低Ｋ
誘電体材料と異なり、このＴＥＯＳ堆積多孔質絶縁体
は、ＣＭＰに適した機械的特性をもつ。
【００２１】例として、シリコン酸化物表面上に低ＫＴ
ＥＯＳ堆積薄膜を形成するための適切な堆積条件は、以
下の通りである。（１）シリコン酸化物堆積表面を、た
とえばシリコン窒化物の単原子層のような薄い層で、不
活性化する。（２）オゾンの（酸素に対する）濃度を１
０パーセントかそれ以上、好ましくは約１２パーセント
かそれ以上増すことによって、従来の反応雰囲気を修正
する。
ＥＯＳ堆積薄膜を形成するための適切な堆積条件は、以
下の通りである。（１）シリコン酸化物堆積表面を、た
とえばシリコン窒化物の単原子層のような薄い層で、不
活性化する。（２）オゾンの（酸素に対する）濃度を１
０パーセントかそれ以上、好ましくは約１２パーセント
かそれ以上増すことによって、従来の反応雰囲気を修正
する。
【００２２】最初に図８ないし１６を参照すると、本発
明の原理を取り入れた回路構成の２つの例が、部分的な
断面図で示されている。図８は金属削除エッチングプロ
セスで形成したほぼ完成に近い多レベル相互接続構造
（１００）を示す。図１６はデュアルダマシンプロセス
で形成されたほぼ完成に近い多レベル相互接続構造（２
００）を示す。以下の図面及びプロセスの説明は、ＴＥ
ＯＳ堆積低Ｋ誘電体の具体的な応用を示すが、実施例は
単なる例である。本発明はここで述べるように、複雑な
ＣＭＯＳ構造に特に有用であるが、ＭＯＳデバイス又は
シリコン構造にすら、全く限定されることはない。バイ
ポーラ、ＢＩＣＭＯＳ及び多レベルの回路相互接続を有
する化合物半導体構造は、同じ概念を取り入れることが
できる。同様に、相互接続構造は、特定の型又は材料の
組合せに限定されない。Ａｌ及びＣｕ合金はシリサイド
上で好ましいが、これらの材料及び他の材料の組合せ
も、具体的な回路用途に対し、適切なレベルのコンダク
タンスを与える。
明の原理を取り入れた回路構成の２つの例が、部分的な
断面図で示されている。図８は金属削除エッチングプロ
セスで形成したほぼ完成に近い多レベル相互接続構造
（１００）を示す。図１６はデュアルダマシンプロセス
で形成されたほぼ完成に近い多レベル相互接続構造（２
００）を示す。以下の図面及びプロセスの説明は、ＴＥ
ＯＳ堆積低Ｋ誘電体の具体的な応用を示すが、実施例は
単なる例である。本発明はここで述べるように、複雑な
ＣＭＯＳ構造に特に有用であるが、ＭＯＳデバイス又は
シリコン構造にすら、全く限定されることはない。バイ
ポーラ、ＢＩＣＭＯＳ及び多レベルの回路相互接続を有
する化合物半導体構造は、同じ概念を取り入れることが
できる。同様に、相互接続構造は、特定の型又は材料の
組合せに限定されない。Ａｌ及びＣｕ合金はシリサイド
上で好ましいが、これらの材料及び他の材料の組合せ
も、具体的な回路用途に対し、適切なレベルのコンダク
タンスを与える。
【００２３】図１を参照すると、集積回路構造（１０）
が図８の構造（１００）を形成する出発点として、また
図１６の構造（２００）を形成する出発点として示され
ている。構造（１０）はシリコン層（２２）の表面（２
０）に沿ったｎ形領域（１６）及びＰ形領域（１８）中
に従来通り形成されたＣＭＯＳトランジスタデバイス
（１４）を含む。浅いトレンチ分離領域（２４）が、シ
リコン層（２２）上に形成されている。
が図８の構造（１００）を形成する出発点として、また
図１６の構造（２００）を形成する出発点として示され
ている。構造（１０）はシリコン層（２２）の表面（２
０）に沿ったｎ形領域（１６）及びＰ形領域（１８）中
に従来通り形成されたＣＭＯＳトランジスタデバイス
（１４）を含む。浅いトレンチ分離領域（２４）が、シ
リコン層（２２）上に形成されている。
【００２４】例として示したデバイス（１４）は金属−
酸化物−シリコン電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）で、詳細には述べない。そのような構造に精通した
人は、デバイス（１４）はゲート領域とともに、従来の
ソース、チャネル及びドレイン領域を含むことを、容易
に認識するであろう。ＭＯＳゲート領域は典型的な場
合、周囲に形成された側壁誘電体フィラメントを有する
誘電体層上のポリシリコン層である。構造（１００）を
形成するために、トランジスタデバイス（１４）上に化
学気相堆積（ＣＶＤ）により、シリコン酸化物層（２
８）を堆積させる。特に、各種のトランジスタ領域及び
後に形成される第１のレベルのメタライゼーション間の
接続をするために、接触（３０）をその中に従来通り形
成する。接触は最初４００Ｃで約６００Å（６０ｎｍ）
のＴｉ障壁層を貫通孔中に堆積させ、続いて約７５０Å
（７５ｎｍ）のＴｉＮを（やはり４００Ｃで）堆積させ
ることにより形成される。次に、４０００Å（４００ｎ
ｍ）のＷを４２５Ｃで堆積させ、シリコン酸化物層（２
８）上からＷを除去し、第１のレベルのメタライゼーシ
ョンの形成前に、十分平坦にするのに必要なため、構造
を研磨する。
酸化物−シリコン電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）で、詳細には述べない。そのような構造に精通した
人は、デバイス（１４）はゲート領域とともに、従来の
ソース、チャネル及びドレイン領域を含むことを、容易
に認識するであろう。ＭＯＳゲート領域は典型的な場
合、周囲に形成された側壁誘電体フィラメントを有する
誘電体層上のポリシリコン層である。構造（１００）を
形成するために、トランジスタデバイス（１４）上に化
学気相堆積（ＣＶＤ）により、シリコン酸化物層（２
８）を堆積させる。特に、各種のトランジスタ領域及び
後に形成される第１のレベルのメタライゼーション間の
接続をするために、接触（３０）をその中に従来通り形
成する。接触は最初４００Ｃで約６００Å（６０ｎｍ）
のＴｉ障壁層を貫通孔中に堆積させ、続いて約７５０Å
（７５ｎｍ）のＴｉＮを（やはり４００Ｃで）堆積させ
ることにより形成される。次に、４０００Å（４００ｎ
ｍ）のＷを４２５Ｃで堆積させ、シリコン酸化物層（２
８）上からＷを除去し、第１のレベルのメタライゼーシ
ョンの形成前に、十分平坦にするのに必要なため、構造
を研磨する。
【００２５】金属削除エッチングプロセスに従う構造
（１００）（図８）の形成について、図２−８に示され
ている。第１のレベルの相互接続についての以下の記述
は、その後の各レベルの相互接続に適用される。従っ
て、その後のメタライゼーションの形成については、詳
細に述べない。下の接触（３０）の組を規定した後、第
１のメタライゼーションレベル（５０）が一般によく知
られた工程で、形成される。たとえば、Ｔｉ／ＴｉＮ積
層構造（たとえば３７ｎｍのＴｉ，６０ｎｍのＴｉＮ）
を形成するために、４００Ｃで連続的にスパッタし、ア
ニールが続き、次に４００ないし７００ｎｍのＡｌ／Ｃ
ｕ合金及び２５ｎｍのＴｉＮを堆積させる。標準的なパ
ターン形成及びエッチングプロセスにより、一群の相互
接続部（４０）を規定し、図２中に示されたメタライゼ
ーションレベル（５０）を形成する。相互接続レベル
（５０）上及びその後形成されるレベル（６０，７０）
及び（８０）上に、１レベルの多孔質絶縁体を堆積させ
る。本発明の好ましい実施例に従うと、一度メタライゼ
ーションレベルが規定されたら、メタライゼーションレ
ベル上に絶縁層を形成するプロセスが、シリコン酸化物
薄膜中に多孔質特性を生成する表面層を堆積させること
から始る。シリコン窒化物又はシリコンオキシナイトラ
イド［ＳｉＯｘＮｙ（Ｈ２）］を堆積させるために、Ｎ
Ｈ３又はＨ２Ｏプラズマ処理をすることにより、適切な
表面層が生じる。たとえば、Ｓｉ３Ｎ４又はＳｉＯｘＮ
ｙの薄い本質的に単原子の層（５０）を、絶縁体レベル
（２８）の露出された部分上に堆積させる。プラズマ処
理は１０Ｔｏｒｒ、１００ｓｃｃｍのＮＨ３又はＨ２０
流量、１００ないし１０００ワットにおける１３．５６
ＭＨｚＲＦパワー、２００ないし４００Ｃの温度で、約
１ないし２ｓｌｍのＮ２又はＨ２希釈ガス流で行ってよ
い。層（５６）は図３に示されている。
（１００）（図８）の形成について、図２−８に示され
ている。第１のレベルの相互接続についての以下の記述
は、その後の各レベルの相互接続に適用される。従っ
て、その後のメタライゼーションの形成については、詳
細に述べない。下の接触（３０）の組を規定した後、第
１のメタライゼーションレベル（５０）が一般によく知
られた工程で、形成される。たとえば、Ｔｉ／ＴｉＮ積
層構造（たとえば３７ｎｍのＴｉ，６０ｎｍのＴｉＮ）
を形成するために、４００Ｃで連続的にスパッタし、ア
ニールが続き、次に４００ないし７００ｎｍのＡｌ／Ｃ
ｕ合金及び２５ｎｍのＴｉＮを堆積させる。標準的なパ
ターン形成及びエッチングプロセスにより、一群の相互
接続部（４０）を規定し、図２中に示されたメタライゼ
ーションレベル（５０）を形成する。相互接続レベル
（５０）上及びその後形成されるレベル（６０，７０）
及び（８０）上に、１レベルの多孔質絶縁体を堆積させ
る。本発明の好ましい実施例に従うと、一度メタライゼ
ーションレベルが規定されたら、メタライゼーションレ
ベル上に絶縁層を形成するプロセスが、シリコン酸化物
薄膜中に多孔質特性を生成する表面層を堆積させること
から始る。シリコン窒化物又はシリコンオキシナイトラ
イド［ＳｉＯｘＮｙ（Ｈ２）］を堆積させるために、Ｎ
Ｈ３又はＨ２Ｏプラズマ処理をすることにより、適切な
表面層が生じる。たとえば、Ｓｉ３Ｎ４又はＳｉＯｘＮ
ｙの薄い本質的に単原子の層（５０）を、絶縁体レベル
（２８）の露出された部分上に堆積させる。プラズマ処
理は１０Ｔｏｒｒ、１００ｓｃｃｍのＮＨ３又はＨ２０
流量、１００ないし１０００ワットにおける１３．５６
ＭＨｚＲＦパワー、２００ないし４００Ｃの温度で、約
１ないし２ｓｌｍのＮ２又はＨ２希釈ガス流で行ってよ
い。層（５６）は図３に示されている。
【００２６】次に、第１のいつくかの多孔質シリコン酸
化物層（１４０）（１４０ａと印されている）を、本発
明に従って堆積させる。シリコン酸化物層（１４０）
（やはり図８参照）は、ＴＥＯＳとともにＯ３／Ｏ２の
熱ＣＶＤ反応により、形成してよい。多孔質酸化物を生
じるＴＥＯＳ堆積の例は、４００Ｃ、６００Ｔｏｒｒ、
１．５ｓｌｍ Ｈｅ、１０パーセントのＯ３を含むｓｌ
ｍ酸素及び３００ｓｃｃｍ ＴＥＯＳで行われる。図４
を参照のこと。これらの条件下で、酸化物は約６０Å／
分の速度で堆積するであろう。次に、堆積した層（１４
０ａ）を従来の方式で研磨すると、図５の構造が得られ
る。
化物層（１４０）（１４０ａと印されている）を、本発
明に従って堆積させる。シリコン酸化物層（１４０）
（やはり図８参照）は、ＴＥＯＳとともにＯ３／Ｏ２の
熱ＣＶＤ反応により、形成してよい。多孔質酸化物を生
じるＴＥＯＳ堆積の例は、４００Ｃ、６００Ｔｏｒｒ、
１．５ｓｌｍ Ｈｅ、１０パーセントのＯ３を含むｓｌ
ｍ酸素及び３００ｓｃｃｍ ＴＥＯＳで行われる。図４
を参照のこと。これらの条件下で、酸化物は約６０Å／
分の速度で堆積するであろう。次に、堆積した層（１４
０ａ）を従来の方式で研磨すると、図５の構造が得られ
る。
【００２７】次に、完成したメタライゼーションレベル
と次のメタライゼーションレベル間を、電気的に接続す
るために、多孔質低Ｋ誘電体層（１４０ａ）中に、第２
のレベルの接触（３０）を形成する。第１のレベルの接
触について述べたように、最初にＴｉ障壁層を堆積さ
せ、次にＴｉＮの堆積及びＷの堆積をして、第２のレベ
ルの接触を形成する。次に、接触（３０）を完全に規定
するために、堆積させた金属を研磨する。図６を参照の
こと。
と次のメタライゼーションレベル間を、電気的に接続す
るために、多孔質低Ｋ誘電体層（１４０ａ）中に、第２
のレベルの接触（３０）を形成する。第１のレベルの接
触について述べたように、最初にＴｉ障壁層を堆積さ
せ、次にＴｉＮの堆積及びＷの堆積をして、第２のレベ
ルの接触を形成する。次に、接触（３０）を完全に規定
するために、堆積させた金属を研磨する。図６を参照の
こと。
【００２８】追加されたメタライゼーションレベル（６
０，７０）及び（８０）のそれぞれが形成される時、図
２−６に示されたような上述の一連のプロセス工程をく
り返す。たとえば、図７を参照のこと。この図は多孔質
層（１４０ａ）上に形成され、下の接触（３０）と電気
的に接触するメタライゼーションの第２のレベル（６
０）（相互接続部（４０）を含む）を示す。図８に示さ
れた構造（１０）はそれぞれ多孔質酸化物層（１４０
ａ，１４０ｂ，１４０ｃ又は１４０ｄ）の１つで被覆さ
れた４つのメタライゼーションのレベルを含む。最上部
のメタライゼーションレベル（８０）を形成し、付随し
た接触が完成すると、構造は２００ｎｍないし１ミクロ
ンの最終的な不活性化材料（典型的な場合、従来のＳｉ
３Ｎ４）で被覆され、更に外部への接続のため、接触が
作られる。
０，７０）及び（８０）のそれぞれが形成される時、図
２−６に示されたような上述の一連のプロセス工程をく
り返す。たとえば、図７を参照のこと。この図は多孔質
層（１４０ａ）上に形成され、下の接触（３０）と電気
的に接触するメタライゼーションの第２のレベル（６
０）（相互接続部（４０）を含む）を示す。図８に示さ
れた構造（１０）はそれぞれ多孔質酸化物層（１４０
ａ，１４０ｂ，１４０ｃ又は１４０ｄ）の１つで被覆さ
れた４つのメタライゼーションのレベルを含む。最上部
のメタライゼーションレベル（８０）を形成し、付随し
た接触が完成すると、構造は２００ｎｍないし１ミクロ
ンの最終的な不活性化材料（典型的な場合、従来のＳｉ
３Ｎ４）で被覆され、更に外部への接続のため、接触が
作られる。
【００２９】ダマシンプロセスに従う構造（２００）
（図１９）の形成が、図９−１８に示されている。第１
のレベルの相互接続についての以下の説明は、相互接続
のその後の各レベルに適用される。従って、その後のメ
タライゼーションレベルの形成については、詳細に述べ
ない。下の接触（３０）の組が規定された後、メタライ
ゼーション上への絶縁層形成のプロセスが、多孔質酸化
物薄膜を生成させる表面層の形成で始る。それらはＮＨ
３又はＨ２Ｏプラズマ処理で形成してよい。たとえば、
Ｓｉ３Ｎ４の薄い本質的に単原子の層（２３６）を、絶
縁体レベル（２８）の露出された部分上に堆積させる。
層（５６）（図３）について上で述べたプロセスの詳細
が適用される。図９を参照のこと。
（図１９）の形成が、図９−１８に示されている。第１
のレベルの相互接続についての以下の説明は、相互接続
のその後の各レベルに適用される。従って、その後のメ
タライゼーションレベルの形成については、詳細に述べ
ない。下の接触（３０）の組が規定された後、メタライ
ゼーション上への絶縁層形成のプロセスが、多孔質酸化
物薄膜を生成させる表面層の形成で始る。それらはＮＨ
３又はＨ２Ｏプラズマ処理で形成してよい。たとえば、
Ｓｉ３Ｎ４の薄い本質的に単原子の層（２３６）を、絶
縁体レベル（２８）の露出された部分上に堆積させる。
層（５６）（図３）について上で述べたプロセスの詳細
が適用される。図９を参照のこと。
【００３０】次に、第１の複数の多孔質シリコン酸化物
誘電体層（２４０）（２４０ａと印されている）を、本
発明に従って堆積させる。図１０を参照のこと。シリコ
ン酸化物層（２４０）（やはり図１９参照）は、Ｏ３／
Ｏ２とＴＥＯＳの熱ＣＶＤ反応により、形成される。多
孔質酸化物を生じるＴＥＯＳ堆積の例は、４００Ｃ、６
００Ｔｏｒｒ、１．５ｓｌｍ Ｈｅ、６ｓｌｍ酸素（１
０パーセントのＯ３を含む）及び３００ｓｃｃｍ ＴＥ
ＯＳで行われる。これらの条件下で、酸化物は約６０Å
／分の速度で堆積することが知られている。
誘電体層（２４０）（２４０ａと印されている）を、本
発明に従って堆積させる。図１０を参照のこと。シリコ
ン酸化物層（２４０）（やはり図１９参照）は、Ｏ３／
Ｏ２とＴＥＯＳの熱ＣＶＤ反応により、形成される。多
孔質酸化物を生じるＴＥＯＳ堆積の例は、４００Ｃ、６
００Ｔｏｒｒ、１．５ｓｌｍ Ｈｅ、６ｓｌｍ酸素（１
０パーセントのＯ３を含む）及び３００ｓｃｃｍ ＴＥ
ＯＳで行われる。これらの条件下で、酸化物は約６０Å
／分の速度で堆積することが知られている。
【００３１】次に、シリコン酸化物層の堆積から始り、
第１の最下層レベルのメタライゼーション（２６０）
が、多孔質低Ｋ誘電体層（２４０ａ）中に形成される。
シリコン酸化物層がパターン形成及びエッチングされ、
多孔質層（２４０ａ）を貫きＳｉ３Ｎ４層（２３６）ま
で下方に開口を形成するため、標準的なエッチング工程
用に、ハードマスク（２６２）が形成される。メタライ
ゼーションレベル（２６０）の相互接続部（４０）が、
最初ＴａＮをスパッタし、次に銅を電解メッキすること
により、開口中に形成される。あるいは、ＴａＮ層をＴ
ａ層上に堆積させることができる。次に、銅を研磨する
と、図１１に示された構造が形成される。次に、所定の
場所に残ったハードマスク（２６２）を用いて、Ｓｉ３
Ｎ４層をその上に堆積させ、再び多孔質シリコン酸化物
薄膜を生成させる表面層を堆積させる。上述のように、
そのような層はＮ２Ｏプラズマ処理で形成してもよい
が、図に示された実施例の場合は、Ｓｉ３Ｎ４の薄い本
質的に単原子の層（２６４）を堆積させる。プロセスの
詳細は、層（２３６）について上で述べたとうりであ
る。図１２を参照のこと。
第１の最下層レベルのメタライゼーション（２６０）
が、多孔質低Ｋ誘電体層（２４０ａ）中に形成される。
シリコン酸化物層がパターン形成及びエッチングされ、
多孔質層（２４０ａ）を貫きＳｉ３Ｎ４層（２３６）ま
で下方に開口を形成するため、標準的なエッチング工程
用に、ハードマスク（２６２）が形成される。メタライ
ゼーションレベル（２６０）の相互接続部（４０）が、
最初ＴａＮをスパッタし、次に銅を電解メッキすること
により、開口中に形成される。あるいは、ＴａＮ層をＴ
ａ層上に堆積させることができる。次に、銅を研磨する
と、図１１に示された構造が形成される。次に、所定の
場所に残ったハードマスク（２６２）を用いて、Ｓｉ３
Ｎ４層をその上に堆積させ、再び多孔質シリコン酸化物
薄膜を生成させる表面層を堆積させる。上述のように、
そのような層はＮ２Ｏプラズマ処理で形成してもよい
が、図に示された実施例の場合は、Ｓｉ３Ｎ４の薄い本
質的に単原子の層（２６４）を堆積させる。プロセスの
詳細は、層（２３６）について上で述べたとうりであ
る。図１２を参照のこと。
【００３２】たとえば層（２４０ａ）について上で述べ
たように、ＴＥＯＳからシリコン酸化物を化学気相堆積
により堆積させることにより、別の多孔質シリコン誘電
体層（２４０ｂ）を、本発明に従って堆積させる。次
に、多孔質層（２４０ｂ）上に、（層（２６４）につい
て述べたように）Ｓｉ３Ｎ４層（２６６）を堆積させ
る。層（２６６）により、多孔質シリコン酸化物を生成
させる堆積表面の存在が確実になり（図１４を参照）、
層（２４０ａ）及び（２４０ｂ）について述べたのと同
じ方式で、多孔質シリコン誘電体層（２４０Ｃ）を堆積
させる。図１５は層（２４０Ｃ）を示す。デュアルダマ
シンメタライゼーションレベル（２７０）の規定を始め
るために、（層（２６２）について述べたように）シリ
コン酸化物ハードマスク層（２６８）を次に堆積し、パ
ターン形成する。最初、層（２４０Ｃ）、層（２６６）
及び層（２４０ｂ）を貫いて貫通孔（２７２）をエッチ
ングし、Ｓｉ３Ｎ４層（２６４）で止める。図１６を参
照のこと。次に、ハードマスク層（２６８）の一部を除
去するために、追加されたフォトマスクパターン形成で
メタライゼーショントレンチ（２７４）をエッチングす
る。エッチャントはＳｉ ３Ｎ４層（２６４）を貫いて浸
透し、第１のメタライゼーションレベル（２６０）中の
銅で止る。図１７を参照のこと。ＴａＮを貫通孔（２７
２）及びトレンチ（２７４）中に堆積させ、続いて銅メ
ッキとＣＭＰをすると、図１８に示された完成したメタ
ライゼーションレベル（２７０）が生じる。
たように、ＴＥＯＳからシリコン酸化物を化学気相堆積
により堆積させることにより、別の多孔質シリコン誘電
体層（２４０ｂ）を、本発明に従って堆積させる。次
に、多孔質層（２４０ｂ）上に、（層（２６４）につい
て述べたように）Ｓｉ３Ｎ４層（２６６）を堆積させ
る。層（２６６）により、多孔質シリコン酸化物を生成
させる堆積表面の存在が確実になり（図１４を参照）、
層（２４０ａ）及び（２４０ｂ）について述べたのと同
じ方式で、多孔質シリコン誘電体層（２４０Ｃ）を堆積
させる。図１５は層（２４０Ｃ）を示す。デュアルダマ
シンメタライゼーションレベル（２７０）の規定を始め
るために、（層（２６２）について述べたように）シリ
コン酸化物ハードマスク層（２６８）を次に堆積し、パ
ターン形成する。最初、層（２４０Ｃ）、層（２６６）
及び層（２４０ｂ）を貫いて貫通孔（２７２）をエッチ
ングし、Ｓｉ３Ｎ４層（２６４）で止める。図１６を参
照のこと。次に、ハードマスク層（２６８）の一部を除
去するために、追加されたフォトマスクパターン形成で
メタライゼーショントレンチ（２７４）をエッチングす
る。エッチャントはＳｉ ３Ｎ４層（２６４）を貫いて浸
透し、第１のメタライゼーションレベル（２６０）中の
銅で止る。図１７を参照のこと。ＴａＮを貫通孔（２７
２）及びトレンチ（２７４）中に堆積させ、続いて銅メ
ッキとＣＭＰをすると、図１８に示された完成したメタ
ライゼーションレベル（２７０）が生じる。
【００３３】たとえば、レベル（２８０）及び最上部レ
ベル（２９０）のような追加されたメタライゼーション
レベルが形成され、図１９の構造が生じるまで、図１２
−１８を参照して述べたプロセス工程をくり返す。図示
されていないが、より複雑な構造のためには、多孔質酸
化物層（２４０）を組込んだより多くのメタライゼーシ
ョンレベルが考えられる。メタライゼーションレベル
（２６０，２７０，２８０）及び（２９０）を生成させ
るためのエッチング化学及び金属の形成に関する詳細
は、良く知られている。詳細の例は、審査中の米国特許
出願第０９／４６４，８１１号及び０９／４８８，８１
０号に述べられている。また、ジェイ・エル・イェ
（Ｊ．Ｌ．Ｙｅｈ）ら、“逆ピラープロセス：Ｉ．ＶＬ
ＳＪ中の相互接続の新しい方式”，エイティーアンドテ
ィー・テクニカルメランダム、５２１６８−８７１２０
４−３０ＴＭ，１９８７；シー・ダヴリュ・カアンタ
（Ｃ．Ｗ．Ｋａａｎｔａ）ら、“デュアルダマシン：Ｕ
ＬＳＩワイヤ技術”、１９９１、アイイーイーイー・Ｖ
ＬＳＩ多レベル相互接続コンファレンス，１４４頁、及
びイー・バース（Ｅ．Ｂａｒｔｈ）ら、“０．１８μｍ
相互接続のための銅及びフッ化シリケートガラスの集
積”，２０００国際相互接続技術コンファレンス、２１
９頁を参照のこと。メタライゼーションレベルを形成し
たら、完成したデュアルダマシン構造はシリコン窒化物
最終不活性化層で被覆され、外部への接続のため更に接
触が作られる。
ベル（２９０）のような追加されたメタライゼーション
レベルが形成され、図１９の構造が生じるまで、図１２
−１８を参照して述べたプロセス工程をくり返す。図示
されていないが、より複雑な構造のためには、多孔質酸
化物層（２４０）を組込んだより多くのメタライゼーシ
ョンレベルが考えられる。メタライゼーションレベル
（２６０，２７０，２８０）及び（２９０）を生成させ
るためのエッチング化学及び金属の形成に関する詳細
は、良く知られている。詳細の例は、審査中の米国特許
出願第０９／４６４，８１１号及び０９／４８８，８１
０号に述べられている。また、ジェイ・エル・イェ
（Ｊ．Ｌ．Ｙｅｈ）ら、“逆ピラープロセス：Ｉ．ＶＬ
ＳＪ中の相互接続の新しい方式”，エイティーアンドテ
ィー・テクニカルメランダム、５２１６８−８７１２０
４−３０ＴＭ，１９８７；シー・ダヴリュ・カアンタ
（Ｃ．Ｗ．Ｋａａｎｔａ）ら、“デュアルダマシン：Ｕ
ＬＳＩワイヤ技術”、１９９１、アイイーイーイー・Ｖ
ＬＳＩ多レベル相互接続コンファレンス，１４４頁、及
びイー・バース（Ｅ．Ｂａｒｔｈ）ら、“０．１８μｍ
相互接続のための銅及びフッ化シリケートガラスの集
積”，２０００国際相互接続技術コンファレンス、２１
９頁を参照のこと。メタライゼーションレベルを形成し
たら、完成したデュアルダマシン構造はシリコン窒化物
最終不活性化層で被覆され、外部への接続のため更に接
触が作られる。
【００３４】たとえば層（１４０）及び（２４０）のよ
うな先に述べた多孔質シリコン酸化物層は、従来のＴＥ
ＯＳ堆積組成及びオゾン化ＴＥＯＳ堆積層とは区別され
る。表１及び表２を参照のこと。
うな先に述べた多孔質シリコン酸化物層は、従来のＴＥ
ＯＳ堆積組成及びオゾン化ＴＥＯＳ堆積層とは区別され
る。表１及び表２を参照のこと。
【表１】
【表２】
【００３５】本発明に従って堆積させた多孔質シリコン
酸化物層の屈折率及び密度は、（一部は多孔質の度合い
に依存して）変ると予想されるが、６３３ｎｍ及び６７
３ｎｍの間の波長に対する屈折率の具体的な値は１．４
２ないし１．４５と信じられ、プラズマ堆積ＴＥＯＳ
（ｎ＝１．４５９）及びプラズマ堆積オゾン化ＴＥＯＳ
（ｎ＝１．４５４）とともに、波長６３３ｎｍないし６
７３ｎｍ間の波長に対する熱成長二酸化シリコン（ｎ＝
１．４６２）の典型的な値より、下の範囲にある。
酸化物層の屈折率及び密度は、（一部は多孔質の度合い
に依存して）変ると予想されるが、６３３ｎｍ及び６７
３ｎｍの間の波長に対する屈折率の具体的な値は１．４
２ないし１．４５と信じられ、プラズマ堆積ＴＥＯＳ
（ｎ＝１．４５９）及びプラズマ堆積オゾン化ＴＥＯＳ
（ｎ＝１．４５４）とともに、波長６３３ｎｍないし６
７３ｎｍ間の波長に対する熱成長二酸化シリコン（ｎ＝
１．４６２）の典型的な値より、下の範囲にある。
【００３６】本発明のいくつかの実施例は、ＴＥＯＳ堆
積低Ｋ薄膜中に多孔質特性を生じると確信されるたとえ
ば層（５６）及び（２６６）のような堆積表面層の堆積
を含むが、そのような表面層の形成は層（１４０）又は
層（２４０）のような多孔質層の堆積に、常に必要であ
ることは知られていない。たとえば、図１５に示される
間にはさまれた窒化物層（２６６）なしでも、層（２４
０ｂ）上に多孔質層（２４０ｃ）を堆積させることは可
能である。
積低Ｋ薄膜中に多孔質特性を生じると確信されるたとえ
ば層（５６）及び（２６６）のような堆積表面層の堆積
を含むが、そのような表面層の形成は層（１４０）又は
層（２４０）のような多孔質層の堆積に、常に必要であ
ることは知られていない。たとえば、図１５に示される
間にはさまれた窒化物層（２６６）なしでも、層（２４
０ｂ）上に多孔質層（２４０ｃ）を堆積させることは可
能である。
【００３７】多孔質絶縁体材料の堆積機構には、いくつ
かある。多孔質層の形成を助けるたとえばシリコン窒化
物のような特定の表面材料を形成する場合、ある種の表
面相互作用特性が広がり、ＴＥＯＳ成分との相互作用を
妨げ、５００ないし７００ｎｍ／秒という比較的低い堆
積速度から明らかなように、吸着を妨害する可能性があ
る。
かある。多孔質層の形成を助けるたとえばシリコン窒化
物のような特定の表面材料を形成する場合、ある種の表
面相互作用特性が広がり、ＴＥＯＳ成分との相互作用を
妨げ、５００ないし７００ｎｍ／秒という比較的低い堆
積速度から明らかなように、吸着を妨害する可能性があ
る。
【００３８】オリゴマが表面上に吸着される割合は、少
なくとも一部反応雰囲気が電気的に負である程度に依存
することがわかる。比較的高濃度の酸素イオンがオゾン
過剰の気体混合物から生じ、ＴＥＯＳと反応し、電気的
に負の気体オリゴマが形成される。堆積表面も電気的に
負である。オゾン濃度を増すか、フッ素を添加すること
によっても、混合物はより電気的に負になり、更に、堆
積速度は下る。従って、電気的に負の基板による電気的
に負のプリカーサの反発が増すことによって、シリコン
酸化物の多孔性は増す可能性がある。
なくとも一部反応雰囲気が電気的に負である程度に依存
することがわかる。比較的高濃度の酸素イオンがオゾン
過剰の気体混合物から生じ、ＴＥＯＳと反応し、電気的
に負の気体オリゴマが形成される。堆積表面も電気的に
負である。オゾン濃度を増すか、フッ素を添加すること
によっても、混合物はより電気的に負になり、更に、堆
積速度は下る。従って、電気的に負の基板による電気的
に負のプリカーサの反発が増すことによって、シリコン
酸化物の多孔性は増す可能性がある。
【００３９】ＴＥＯＳの分解による水の副生成物も、オ
ゾンの濃度とともに増加する。堆積表面付近の水の量が
増すことにより、シリコン酸化物母体を形成するために
表面で反応しなければならない疎水ＴＥＯＳオリゴマの
相互作用が妨げられる。
ゾンの濃度とともに増加する。堆積表面付近の水の量が
増すことにより、シリコン酸化物母体を形成するために
表面で反応しなければならない疎水ＴＥＯＳオリゴマの
相互作用が妨げられる。
【００４０】本発明の多くの実施例において、たとえば
層（１４０）のようなＴＥＯＳ堆積シリコン酸化物層
は、層体積の大部分に渡って空孔の連続した分布をも
つ。連続した分布ということは、多孔質層中の孔又は空
孔間の平均間隔が断面空孔幅より平均して１桁より大き
くないことを意味する。断面空孔幅は層を貫く平面に沿
ってとった断面に沿って観測した時の空孔の幅である。
平均断面空孔幅は、多孔質層の全体又は一部を貫く平面
に沿って１ないし複数の各断面をとって観測した時、観
測される空孔の多く又は全部の幅を測定することによっ
て決められる空孔の平均の幅である。本発明の多くの実
施例において、孔又は空孔の平均間隔は、平均断面空孔
幅より、本質的に小さくできると確信される。
層（１４０）のようなＴＥＯＳ堆積シリコン酸化物層
は、層体積の大部分に渡って空孔の連続した分布をも
つ。連続した分布ということは、多孔質層中の孔又は空
孔間の平均間隔が断面空孔幅より平均して１桁より大き
くないことを意味する。断面空孔幅は層を貫く平面に沿
ってとった断面に沿って観測した時の空孔の幅である。
平均断面空孔幅は、多孔質層の全体又は一部を貫く平面
に沿って１ないし複数の各断面をとって観測した時、観
測される空孔の多く又は全部の幅を測定することによっ
て決められる空孔の平均の幅である。本発明の多くの実
施例において、孔又は空孔の平均間隔は、平均断面空孔
幅より、本質的に小さくできると確信される。
【００４１】断面空孔組成というのは、本発明に従って
形成された多孔質層の全体又は一部を貫く平面に沿って
とった固体材料が占める断面積の割合を意味する。断面
空孔幅は付随した作製条件に必要な機械的な完全性の限
界を越えるべきでない。ここで示した用途の場合、ヤン
グモジュラスは少なくとも５ＧＰａあることが望まし
い。本発明の多くの実施例において、２ｎｍないし１２
ｎｍの最大断面空孔幅の範囲の空孔の連続した分布があ
り、平均断面幅は４ｎｍないし５ｎｍである。しかし、
空孔は０．５ｎｍより小さい幅を持ってよい。
形成された多孔質層の全体又は一部を貫く平面に沿って
とった固体材料が占める断面積の割合を意味する。断面
空孔幅は付随した作製条件に必要な機械的な完全性の限
界を越えるべきでない。ここで示した用途の場合、ヤン
グモジュラスは少なくとも５ＧＰａあることが望まし
い。本発明の多くの実施例において、２ｎｍないし１２
ｎｍの最大断面空孔幅の範囲の空孔の連続した分布があ
り、平均断面幅は４ｎｍないし５ｎｍである。しかし、
空孔は０．５ｎｍより小さい幅を持ってよい。
【００４２】多孔質絶縁体の好ましい実施例の成分及び
特性は多くあるが、他の成分とＳｉとの組合せも、表２
に示したものと同様の範囲の特性をもつ多孔質材料を作
ると予想される。具体的には、酸素が主成分である必要
はなく、多孔質絶縁体は酸素とともに窒素を含んでよ
い。
特性は多くあるが、他の成分とＳｉとの組合せも、表２
に示したものと同様の範囲の特性をもつ多孔質材料を作
ると予想される。具体的には、酸素が主成分である必要
はなく、多孔質絶縁体は酸素とともに窒素を含んでよ
い。
【００４３】本発明はマイクロプロセッサ、ディジタル
信号プロセッサ又はいわなるチップオンシステムのよう
な４ないしそれ以上のレベルの相互接続を有する複雑な
半導体構造中で、最も有用である。そのようなデバイス
は、たとえば．２５ミクロン及びそれ以下の形状で、Ｕ
ＬＳＩプロセスにより作製された時、本発明で得られる
低Ｋ特性を必要とする回路密度と電気的特性要件を持つ
であろう。
信号プロセッサ又はいわなるチップオンシステムのよう
な４ないしそれ以上のレベルの相互接続を有する複雑な
半導体構造中で、最も有用である。そのようなデバイス
は、たとえば．２５ミクロン及びそれ以下の形状で、Ｕ
ＬＳＩプロセスにより作製された時、本発明で得られる
低Ｋ特性を必要とする回路密度と電気的特性要件を持つ
であろう。
【００４４】低電圧集積回路中の絶縁体に、低Ｋ−誘電
特性を与えるのに加え、多孔質絶縁体材料は他の半導体
用途にも適用できる。たとえば、パワー用製品中で多孔
質絶縁体は過電圧入射時に、エネルギー分散路を作るこ
とができる。すなわち、絶縁体材料の多孔質領域は高電
圧下における漏れ電流路の一部となる。そのような導電
路は、たとえば４０Ｖないし８０Ｖ範囲でサージを抑え
る効果を持つであろう。多孔質絶縁体の特性は、たとえ
ばＮａのような可動イオン又はＨ２Ｏを含めることによ
り、多孔質領域を貫くか沿って、導電性を増すように修
正できる。
特性を与えるのに加え、多孔質絶縁体材料は他の半導体
用途にも適用できる。たとえば、パワー用製品中で多孔
質絶縁体は過電圧入射時に、エネルギー分散路を作るこ
とができる。すなわち、絶縁体材料の多孔質領域は高電
圧下における漏れ電流路の一部となる。そのような導電
路は、たとえば４０Ｖないし８０Ｖ範囲でサージを抑え
る効果を持つであろう。多孔質絶縁体の特性は、たとえ
ばＮａのような可動イオン又はＨ２Ｏを含めることによ
り、多孔質領域を貫くか沿って、導電性を増すように修
正できる。
【００４５】本発明について、具体的な実施例をあげて
述べてきたが、それらは例であって、ここで述べた原理
は各種の回路構造に対し、各種の方法で本発明を実施す
る基礎となるものである。ここで述べた実施例の場合、
Ｃｕ又はＡｌは相互接続の基本的な要素と理解される
が、他の相互接続材料も考えられる。それらには、他の
元素金属、合金及び導電性化合物が含まれ、選択は用途
に必要な具体的な電気的、熱的及び他の物理的特性に依
存する。示した実施例はシリコン構造を示しているが、
本発明は化合物半導体材料を含む半導体デバイスでも実
施できる。それらはＳｉＧｅ、ＧａＡｓおよびＩｎＧａ
Ａｓが含まれるが、それらには限定されない。ここでは
述べないがなお他の構成も、本発明の視野から離れな
い。それらは特許請求の範囲によってのみ限定される。
述べてきたが、それらは例であって、ここで述べた原理
は各種の回路構造に対し、各種の方法で本発明を実施す
る基礎となるものである。ここで述べた実施例の場合、
Ｃｕ又はＡｌは相互接続の基本的な要素と理解される
が、他の相互接続材料も考えられる。それらには、他の
元素金属、合金及び導電性化合物が含まれ、選択は用途
に必要な具体的な電気的、熱的及び他の物理的特性に依
存する。示した実施例はシリコン構造を示しているが、
本発明は化合物半導体材料を含む半導体デバイスでも実
施できる。それらはＳｉＧｅ、ＧａＡｓおよびＩｎＧａ
Ａｓが含まれるが、それらには限定されない。ここでは
述べないがなお他の構成も、本発明の視野から離れな
い。それらは特許請求の範囲によってのみ限定される。
【図１】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図２】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図３】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図４】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図５】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図６】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図７】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図８】本発明を金属削除エッチングプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図９】本発明をデュアルダマシンプロセスに適用した
作製の中間段階における半導体回路構造の一部を断面で
示した図である。
作製の中間段階における半導体回路構造の一部を断面で
示した図である。
【図１０】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１１】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１２】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１３】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１４】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１５】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１６】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１７】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１８】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
【図１９】本発明をデュアルダマシンプロセスに適用し
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
た作製の中間段階における半導体回路構造の一部を断面
で示した図である。
１０ 集積回路構造，構造 １４ デバイス １６ ｎ形領域 １８ ｐ形領域 ２０ 表面 ２２ シリコン層 ２４ トレンチ領離領域 ２８ シリコン酸化物層，絶縁体レベル ３０ 接触 ４０ 相互接続部 ５０ メタライゼーションレベル，相互接続レベル，層 ５６ 層 ６０，７０，８０ レベル，メタライゼーションレベル １００ 多レベル相互接続構造，構造 １４０ シリコン酸化物層，層 １４０ａ，１４０ｂ，１４０ｃ，１４０ｄ 酸化物層 ２００ 多レベル相互接続構造，構造 ２３６ 層 ２４０ 酸化物層，層 ２４０ａ 多孔質層 ２４０ｂ 多孔質層，層 ２４０ｃ 誘電体層，層 ２６０ メタライゼーションレベル ２６２ ハードマスク ２６４，２６６ 層 ２６８ ハードマスク層 ２７０ メタライゼーションレベル ２７２ 貫通孔 ２７４ トレンチ ２８０，２９０ メタライゼーションレベル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 21/90 Ｖ 27/092 21/88 Ｋ (72)発明者 スーザン クレイ ヴィトカヴェッジ アメリカ合衆国 32836 フロリダ，オー ランド，ポートベリー ドライヴ 9525 Ｆターム(参考） 4K030 AA06 AA11 AA14 BA40 BA44 FA10 JA01 LA15 5F033 HH09 HH11 HH18 HH32 HH33 JJ01 JJ11 JJ18 JJ19 JJ32 JJ38 KK01 MM02 MM08 MM13 NN06 NN07 PP15 PP27 QQ08 QQ10 QQ37 QQ48 QQ73 RR04 RR06 RR08 RR29 SS04 SS11 SS13 XX10 XX24 XX25 XX33 5F048 AA00 AA09 AC03 AC05 BE03 BF01 BF02 BF07 BF12 5F058 BA20 BC02 BD01 BD04 BF04 BF25 BF29 BJ02
Claims (30)
- 【請求項１】 ２ｇ／ｃｃより小さい密度を有する層中
で組合された酸素、２５ないし３５原子パーセントシリ
コン及び５ないし１５原子パーセント水素を含む絶縁体
材料。 - 【請求項２】 １００Ｈｚにおいて４．０より小さい自
由空間に対する誘電率を更に特徴とする請求項１記載の
材料。 - 【請求項３】 ６３３ｎｍないし６７３ｎｍの波長を有
する光に対し、１．４５００より小さい屈折率を更に特
徴とする請求項１記載の材料。 - 【請求項４】 ６３３ｎｍないし６７３ｎｍ間の波長を
有する光に対し、１．４００ないし１．４５の範囲の屈
折率を更に特徴とする請求項１記載の材料。 - 【請求項５】 ５ＧＰａないし４５ＧＰａのヤングモジ
ュラスを特徴とする請求項１記載の材料。 - 【請求項６】 希釈ＨＦを含んだエッチャントによる
４：１ないし２０：１の範囲の熱成長二酸化シリコンに
対する湿式エッチング比を更に特徴とする請求項１記載
の材料。 - 【請求項７】 層体積の大部分を通して空孔の連続した
分布を更に特徴とする請求項１記載の材料。 - 【請求項８】 ０．１−５．０原子パーセント炭素を含
むことを更に特徴とする請求項１記載の材料。 - 【請求項９】 上部表面を有する半導体材料の層；上部
表面に沿って形成されたデバイス；デバイスへの電気的
接触を作り、複数の金属レベルを含み、各レベルは導電
性要素を含む相互接続構造；及び導電性要素の部分間を
電気的に分離するよう配置され、酸素；少なくとも２５
原子パーセントのシリコン；５ないし１５原子パーセン
トの水素を含み、６３３ｎｍないし６７３ｎｍの波長の
光に対し、１．４５より小さい屈折率を特徴とする少な
くとも１つの誘電体層を含む半導体構造。 - 【請求項１０】 前記少なくとも１つの誘電体層は６３
３ｎｍないし６７３ｎｍ間の波長において、１．３５な
いし１．５０の屈折率を有し、１．２ｇ／ｃｃないし２
ｇ／ｃｃの密度である請求項９記載の半導体構造。 - 【請求項１１】 前記少なくとも１つの誘電体層は１．
８ｇ／ｃｃの密度を有する請求項９記載の半導体構造。 - 【請求項１２】 前記少なくとも１つの層は、７５原子
パーセントより少い酸素を含む請求項９記載の半導体構
造。 - 【請求項１３】 半導体層上に形成された少なくとも１
つの導電性要素を有する相互接続の第１の上部レベル；
半導体層と第１の上部レベルの間に形成された少なくと
も１つの導電性要素を有する相互接続の少なくとも１つ
の下部レベル；多孔質層内で組合された酸素；少なくと
も２５パーセントのシリコン及び少なくとも５原子パー
セントの水素を含み、２ｇ／ｃｃより小さい密度を有
し、下部レベルの導電性要素から第１の上部レベルの導
電性要素を電気的に分離するよう配置された第１の絶縁
性材料を含む半導体構造。 - 【請求項１４】 １００Ｈｚにおいて自由空間に対し
４．０の誘電率を有し、相互接続部の下部レベルと半導
体層の間に形成された相互接続部の下部レベルを含むこ
とを更に特徴とする請求項１３記載の構造。 - 【請求項１５】 １００Ｈｚにおいて３．２ないし３．
８の範囲の自由空間に対する誘電率を特徴とする請求項
１３記載の構造。 - 【請求項１６】 ６３３ないし６７３の波長において、
１．４２０ないし１．４５０の屈折率を特徴とする請求
項１３記載の半導体構造。 - 【請求項１７】 第１の絶縁性材料の自由空間に対する
誘電率は、１００Ｈｚにおいて約３．７である請求項１
３記載の半導体構造。 - 【請求項１８】 半導体層上に形成された導電性要素の
上部相互接続レベル；半導体層及び第１の上部相互接続
レベル間に形成された導電性要素を有する少なくとも１
つの下部相互接続レベル；及び少なくとも２５パーセン
トのシリコン；少なくとも５０原子パーセントの酸素；
５ないし１５パーセントの水素を含み、希釈ＨＦを含む
エッチャント中で４：１ないし２０：１の熱成長二酸化
シリコンに対する湿式エッチング比を特徴とする第１の
絶縁性材料を含み、前記第１の絶縁性材料は下部レベル
の導電性要素から上部レベルの導電性要素を絶縁するよ
う配置される半導体構造。 - 【請求項１９】 第１の絶縁性材料の密度は１．１ｇ／
ｃｃないし１．８ｇ／ｃｃの範囲である請求項１８記載
の構造。 - 【請求項２０】 第１の絶縁性材料のヤングモジュラ
スは、５ＧＰａないし３０ＧＰａである請求項１８記載
の半導体構造。 - 【請求項２１】 半導体層上に形成された相互接続部の
上部レベル；半導体層と第１の上部レベルの間に形成さ
れた相互接続部の少なくとも１つの下部レベル；酸素；
少なくとも２５原子パーセントのシリコン；及び５ない
し１５原子パーセントの水素を含み、４５ＧＰａより小
さいヤングモジュラスを持ち、下部レベルの部分から第
１の上部レベルの部分を電気的に絶縁するよう配置され
た絶縁性材料の多孔質層を含む半導体構造。 - 【請求項２２】 上部表面を有する半導体層を形成する
こと；各レベルが複数の部分を含む相互接続の複数のレ
ベルを形成すること；少なくともいくつかの部分間に２
ｇ／ｃｃより小さい密度の誘電体層を形成するため、Ｔ
ＥＯＳの分解により、他の部分から部分を電気的に分離
することを含む半導体製品の作製方法。 - 【請求項２３】 ＴＥＯＳの分解は酸素を含む反応雰囲
気中で行われ、酸素は少なくとも１０パーセントのオゾ
ンを含む請求項２２記載の方法。 - 【請求項２４】 他の部分から部分を電気的に絶縁する
工程は、誘電体層に多孔質を与える堆積表面を形成する
ことを含む請求項２２記載の方法。 - 【請求項２５】 堆積表面の形成工程はシリコン窒化物
の層の堆積を含む請求項２２記載の方法。 - 【請求項２６】 ＴＥＯＳの分解により誘電体材料を堆
積させる工程は、シリコン及び窒素を含む層上に誘電体
材料を堆積させることにより行う請求項２２記載の方
法。 - 【請求項２７】 誘電体材料はシリコン、窒素及び酸素
を含む層上に堆積させる請求項２２記載の方法。 - 【請求項２８】 半導体層上に形成された相互接続部の
上部レベル；半導体層及び第１の上部レベル間に形成さ
れた相互接続部の少なくとも１つの下部レベル；及び酸
素；少なくとも２５原子パーセントのシリコン及び５な
いし１５パーセントの水素を含み、層体積の大部分を通
して空孔の連続した分布を有する絶縁性材料の層を含む
半導体構造。 - 【請求項２９】 層は３ｎｍより大きい断面幅を有する
空孔を含む請求項２８記載の構造。 - 【請求項３０】 層は３ないし１０ｎｍの断面幅を有す
る空孔を含む請求項２８記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/653,297 US6548892B1 (en) | 2000-08-31 | 2000-08-31 | Low k dielectric insulator and method of forming semiconductor circuit structures |
| US09/653297 | 2000-08-31 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007034850A Division JP5236884B2 (ja) | 2000-08-31 | 2007-02-15 | ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151511A true JP2002151511A (ja) | 2002-05-24 |
| JP2002151511A5 JP2002151511A5 (ja) | 2004-09-09 |
Family
ID=24620275
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262676A Pending JP2002151511A (ja) | 2000-08-31 | 2001-08-31 | ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 |
| JP2007034850A Expired - Fee Related JP5236884B2 (ja) | 2000-08-31 | 2007-02-15 | ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007034850A Expired - Fee Related JP5236884B2 (ja) | 2000-08-31 | 2007-02-15 | ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6548892B1 (ja) |
| JP (2) | JP2002151511A (ja) |
| KR (1) | KR100853360B1 (ja) |
| GB (1) | GB2371043B (ja) |
| TW (1) | TW540122B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040036131A1 (en) * | 2002-08-23 | 2004-02-26 | Micron Technology, Inc. | Electrostatic discharge protection devices having transistors with textured surfaces |
| US20040124420A1 (en) * | 2002-12-31 | 2004-07-01 | Lin Simon S.H. | Etch stop layer |
| US7790630B2 (en) * | 2005-04-12 | 2010-09-07 | Intel Corporation | Silicon-doped carbon dielectrics |
| JP2009021648A (ja) | 2007-07-10 | 2009-01-29 | Kojima Press Co Ltd | 車両用アンテナ装置およびそのアンテナエレメントとケーブルの接続方法 |
| US7626245B2 (en) * | 2008-01-02 | 2009-12-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extreme low-k dielectric film scheme for advanced interconnect |
| KR101014250B1 (ko) * | 2008-12-04 | 2011-02-16 | 주식회사 포스코 | 컨베이어용 부착광 방지장치 |
| US8361338B2 (en) | 2010-02-11 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask removal method |
| KR101211044B1 (ko) * | 2010-05-27 | 2012-12-12 | 에스케이하이닉스 주식회사 | 멀티칩 구조를 가지는 반도체 집적 회로 |
| US10361137B2 (en) * | 2017-07-31 | 2019-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1211354A (en) * | 1966-12-01 | 1970-11-04 | Gen Electric | Improvements relating to passivated semiconductor devices |
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| JPH10223911A (ja) * | 1990-11-16 | 1998-08-21 | Seiko Epson Corp | 薄膜半導体装置 |
| US5356722A (en) * | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US6127285A (en) * | 1997-02-28 | 2000-10-03 | Dallas Instruments Incorporated | Interlevel dielectrics with reduced dielectric constant |
| US6503850B1 (en) * | 1997-04-17 | 2003-01-07 | Alliedsignal Inc. | Process for producing nanoporous dielectric films at high pH |
| EP1144310B1 (en) * | 1998-12-23 | 2007-05-30 | Battelle Memorial Institute | Mesoporous silica film from a solution containing a surfactant and methods of making same |
| US6770572B1 (en) * | 1999-01-26 | 2004-08-03 | Alliedsignal Inc. | Use of multifunctional si-based oligomer/polymer for the surface modification of nanoporous silica films |
| JP2003529202A (ja) * | 1999-04-14 | 2003-09-30 | アライドシグナル インコーポレイテッド | 重合体分解から得られる低誘電性ナノ多孔性材料 |
| EP1054444A1 (en) | 1999-05-19 | 2000-11-22 | Applied Materials, Inc. | Process for depositing a porous, low dielectric constant silicon oxide film |
| JP3940546B2 (ja) * | 1999-06-07 | 2007-07-04 | 株式会社東芝 | パターン形成方法およびパターン形成材料 |
| US6318124B1 (en) * | 1999-08-23 | 2001-11-20 | Alliedsignal Inc. | Nanoporous silica treated with siloxane polymers for ULSI applications |
| EP1128421A3 (en) | 2000-02-28 | 2002-03-06 | Canon Sales Co., Inc. | Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices |
-
2000
- 2000-08-31 US US09/653,297 patent/US6548892B1/en not_active Expired - Lifetime
-
2001
- 2001-08-30 TW TW090121457A patent/TW540122B/zh not_active IP Right Cessation
- 2001-08-31 GB GB0121203A patent/GB2371043B/en not_active Expired - Fee Related
- 2001-08-31 JP JP2001262676A patent/JP2002151511A/ja active Pending
- 2001-08-31 KR KR1020010053414A patent/KR100853360B1/ko active IP Right Grant
-
2007
- 2007-02-15 JP JP2007034850A patent/JP5236884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007180573A (ja) | 2007-07-12 |
| JP5236884B2 (ja) | 2013-07-17 |
| US6548892B1 (en) | 2003-04-15 |
| TW540122B (en) | 2003-07-01 |
| GB2371043B (en) | 2005-05-11 |
| KR100853360B1 (ko) | 2008-08-22 |
| GB0121203D0 (en) | 2001-10-24 |
| KR20020018622A (ko) | 2002-03-08 |
| GB2371043A (en) | 2002-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5236884B2 (ja) | ＬｏｗＫ誘電絶縁体及び半導体回路構造の形成方法 | |
| US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
| US7538353B2 (en) | Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures | |
| KR100649917B1 (ko) | 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법 | |
| US6168726B1 (en) | Etching an oxidized organo-silane film | |
| US7078815B2 (en) | Semiconductor integrated circuit device | |
| US7888741B2 (en) | Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same | |
| KR100407542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6605863B2 (en) | Low k film application for interlevel dielectric and method of cleaning etched features | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
| WO2000067304A1 (en) | Method for removal of sic | |
| US6784485B1 (en) | Diffusion barrier layer and semiconductor device containing same | |
| KR20030004010A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20070269646A1 (en) | Bond termination of pores in a porous diamond dielectric material | |
| KR100657166B1 (ko) | 구리 금속 배선의 형성 방법 | |
| US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| US20060017166A1 (en) | Robust fluorine containing Silica Glass (FSG) Film with less free fluorine | |
| US6522000B1 (en) | Method for making a semiconductor device having copper conductive layers | |
| KR20020093074A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100648565B1 (ko) | 다층 배선 구조를 갖는 반도체 장치의 제조 방법 | |
| KR20060038154A (ko) | 응착력이 향상된 반도체 배선 제조 방법 | |
| KR20020012106A (ko) | 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 | |
| JPH08250492A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050131 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070419 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070518 |