JP2002141946A - ネットワークを構成するスイッチおよび記憶システム - Google Patents
ネットワークを構成するスイッチおよび記憶システムInfo
- Publication number
- JP2002141946A JP2002141946A JP2000340382A JP2000340382A JP2002141946A JP 2002141946 A JP2002141946 A JP 2002141946A JP 2000340382 A JP2000340382 A JP 2000340382A JP 2000340382 A JP2000340382 A JP 2000340382A JP 2002141946 A JP2002141946 A JP 2002141946A
- Authority
- JP
- Japan
- Prior art keywords
- time stamp
- switch
- packet
- storage device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】複数のホストコンピュータおよび記憶装置を有
し、複数の記憶制御装置をスイッチで接続した記憶シス
テムにおいて、ホストコンピュータから記憶制御装置に
発行したアクセス要求の発行順序を決定することを可能
とする記憶システムを提供する。 【解決手段】スイッチ内に、ＧＰＳ、公衆回線、電波な
どから取得した時刻を示す時計を設置し、スイッチを通
過するアクセス要求を含むパケットに対して、上記時計
から取得した時刻をタイムスタンプとして付加する。
し、複数の記憶制御装置をスイッチで接続した記憶シス
テムにおいて、ホストコンピュータから記憶制御装置に
発行したアクセス要求の発行順序を決定することを可能
とする記憶システムを提供する。 【解決手段】スイッチ内に、ＧＰＳ、公衆回線、電波な
どから取得した時刻を示す時計を設置し、スイッチを通
過するアクセス要求を含むパケットに対して、上記時計
から取得した時刻をタイムスタンプとして付加する。
Description
【０００１】
【発明の属する技術分野】本発明は複数のホストコンピ
ュータおよび記憶装置を有し、複数の記憶制御装置をス
イッチで接続した記憶システムにおいて、特に前記ホス
トコンピュータからの要求の発行順序を決定する技術お
よび前記ホストコンピュータ間の時刻同期をはかる技術
に関する。
ュータおよび記憶装置を有し、複数の記憶制御装置をス
イッチで接続した記憶システムにおいて、特に前記ホス
トコンピュータからの要求の発行順序を決定する技術お
よび前記ホストコンピュータ間の時刻同期をはかる技術
に関する。
【０００２】
【従来の技術】複数のホストコンピュータ、記憶装置を
有する複数の記憶制御装置からなる記憶システムにおい
て、前記ホストコンピュータから前記記憶制御装置に対
してライト要求を発行する時、前記ホストコンピュータ
に内蔵する時計から時刻を取得し、送信パケットととも
に前記取得した時刻を送信することにより、前記送信パ
ケットを受信した記憶制御装置は、受信した時刻を参照
することによって前記ホストコンピュータが発行したラ
イト要求の順番を決定することができる。
有する複数の記憶制御装置からなる記憶システムにおい
て、前記ホストコンピュータから前記記憶制御装置に対
してライト要求を発行する時、前記ホストコンピュータ
に内蔵する時計から時刻を取得し、送信パケットととも
に前記取得した時刻を送信することにより、前記送信パ
ケットを受信した記憶制御装置は、受信した時刻を参照
することによって前記ホストコンピュータが発行したラ
イト要求の順番を決定することができる。
【０００３】
【発明が解決しようとする課題】 従来の技術では、複
数のホストコンピュータ、記憶装置を有する複数の記憶
制御装置からなる記憶システムにおいて、前記ホストコ
ンピュータが前記記憶制御装置に要求を発行する時、発
行した時刻を送信パケットとともに送信する手段を有す
る場合、前記ホストコンピュータ間で同期がとれた時刻
を発行した時刻として送信する必要がある。
数のホストコンピュータ、記憶装置を有する複数の記憶
制御装置からなる記憶システムにおいて、前記ホストコ
ンピュータが前記記憶制御装置に要求を発行する時、発
行した時刻を送信パケットとともに送信する手段を有す
る場合、前記ホストコンピュータ間で同期がとれた時刻
を発行した時刻として送信する必要がある。
【０００４】ところで、異なるＯＳが動作する複数のホ
ストコンピュータ、記憶装置を有する複数の記憶制御装
置からなる記憶システムにおいて、前記ホストコンピュ
ータが前記記憶制御装置に要求を発行する時、発行した
時刻を送信パケットとともに送信する手段を有しない場
合には、前記記憶制御装置はホストコンピュータがいつ
要求を発行したのかを判断することができない。
ストコンピュータ、記憶装置を有する複数の記憶制御装
置からなる記憶システムにおいて、前記ホストコンピュ
ータが前記記憶制御装置に要求を発行する時、発行した
時刻を送信パケットとともに送信する手段を有しない場
合には、前記記憶制御装置はホストコンピュータがいつ
要求を発行したのかを判断することができない。
【０００５】
【課題を解決するための手段】本発明は、前記ホストコ
ンピュータからの要求の発行順序を決定する技術および
前記ホストコンピュータ間の時刻同期をはかる技術を提
供するもので、複数のホストコンピュータ、記憶装置を
有し複数の記憶制御装置をスイッチで接続した記憶シス
テムにおいて、前記ホストコンピュータから送信される
パケットが通過するスイッチに前記記憶システムにおい
て基準となる時計を設置し、ＧＰＳ、公衆回線、電波な
どの基準時刻を配信しているシステムから時刻を受信
し、前記時計から時刻を参照してスイッチを通過する前
記パケットにその時刻を付加することを特徴とするもの
である。
ンピュータからの要求の発行順序を決定する技術および
前記ホストコンピュータ間の時刻同期をはかる技術を提
供するもので、複数のホストコンピュータ、記憶装置を
有し複数の記憶制御装置をスイッチで接続した記憶シス
テムにおいて、前記ホストコンピュータから送信される
パケットが通過するスイッチに前記記憶システムにおい
て基準となる時計を設置し、ＧＰＳ、公衆回線、電波な
どの基準時刻を配信しているシステムから時刻を受信
し、前記時計から時刻を参照してスイッチを通過する前
記パケットにその時刻を付加することを特徴とするもの
である。
【０００６】
【発明の実施の形態】（実施例１）以下、本発明に係わ
る記憶システムの一実施例を図面に示して詳細に説明す
る。図１に本実施例の記憶システムの全体構成を示す。
図において１００はホストコンピュータであり、記憶装
置に対してデータリード、ライトなどの処理６００を発
行する。１４０は正記憶装置であり、ホストコンピュー
タ１００から発行されたデータリード、ライトなどの処
理６００を行う。１７０は副記憶装置であり、正記憶装
置に格納されているデータをバックアップデータとして
格納する。また上記正記憶装置１４０は、副記憶装置１
７０に対してデータバックアップ要求６１０を発行し、
副記憶装置１７０は正記憶装置１４０と同様にホストコ
ンピュータ１００から発行されたデータリード、ライト
などの処理６００を行い、さらに上記データバックアッ
プ要求６１０を受けてデータをバックアップする。
る記憶システムの一実施例を図面に示して詳細に説明す
る。図１に本実施例の記憶システムの全体構成を示す。
図において１００はホストコンピュータであり、記憶装
置に対してデータリード、ライトなどの処理６００を発
行する。１４０は正記憶装置であり、ホストコンピュー
タ１００から発行されたデータリード、ライトなどの処
理６００を行う。１７０は副記憶装置であり、正記憶装
置に格納されているデータをバックアップデータとして
格納する。また上記正記憶装置１４０は、副記憶装置１
７０に対してデータバックアップ要求６１０を発行し、
副記憶装置１７０は正記憶装置１４０と同様にホストコ
ンピュータ１００から発行されたデータリード、ライト
などの処理６００を行い、さらに上記データバックアッ
プ要求６１０を受けてデータをバックアップする。
【０００７】１２０は本発明になるスイッチであり、ホ
ストコンピュータ１００、記憶装置１４０および１７０
などを接続し、基本機能としてホストコンピュータ１０
０から受信したパケットを、適切なパケット送信先ポー
トに送出する機能（図示略）を有する。また本発明にお
いては、スイッチ１２０内に時刻受信部１２１、基準時
計１２２、タイムスタンプ付加部１２３を備える。１８
０は標準時刻配信手段であり、ＧＰＳや公衆回線などを
使った時刻配信方式によって取得した時刻情報をスイッ
チ１２０に送信する。
ストコンピュータ１００、記憶装置１４０および１７０
などを接続し、基本機能としてホストコンピュータ１０
０から受信したパケットを、適切なパケット送信先ポー
トに送出する機能（図示略）を有する。また本発明にお
いては、スイッチ１２０内に時刻受信部１２１、基準時
計１２２、タイムスタンプ付加部１２３を備える。１８
０は標準時刻配信手段であり、ＧＰＳや公衆回線などを
使った時刻配信方式によって取得した時刻情報をスイッ
チ１２０に送信する。
【０００８】図２に本発明のスイッチを適用したストレ
ージネットワークの構成を示す。本実施例における基本
となる構成要素は複数のホストコンピュータ１００、ス
イッチ１２０、複数の正記憶装置１４０、複数の副記憶
装置１７０である。
ージネットワークの構成を示す。本実施例における基本
となる構成要素は複数のホストコンピュータ１００、ス
イッチ１２０、複数の正記憶装置１４０、複数の副記憶
装置１７０である。
【０００９】本実施例においてスイッチ１２０は前記基
本機能部（図示略）に加えて時刻受信部１２１、基準時
計１２２、タイムスタンプ付加部１２３を有する。時刻
受信部１２１は、ＧＰＳ、公衆回線、電波などを使って
基準時刻を配信しているシステムから時刻を受信し、基
準時計１２２に時刻を設定する。基準時計１２２は時刻
受信部１２１から設定された時刻の制御を行い、タイム
スタンプ付加部１２３がパケットにタイムスタンプを付
加する際に、タイムスタンプ情報を供給する。タイムス
タンプ付加部１２３は、ホストコンピュータ１００、正
記憶装置１４０などから送られてきたパケット１１０、
１３０、１６０に対して、タイムスタンプを付加し、パ
ケットの出力要求先にパケットを送出する。なお、すで
にタイムスタンプが付加されていた場合、タイムスタン
プの更新を行う。
本機能部（図示略）に加えて時刻受信部１２１、基準時
計１２２、タイムスタンプ付加部１２３を有する。時刻
受信部１２１は、ＧＰＳ、公衆回線、電波などを使って
基準時刻を配信しているシステムから時刻を受信し、基
準時計１２２に時刻を設定する。基準時計１２２は時刻
受信部１２１から設定された時刻の制御を行い、タイム
スタンプ付加部１２３がパケットにタイムスタンプを付
加する際に、タイムスタンプ情報を供給する。タイムス
タンプ付加部１２３は、ホストコンピュータ１００、正
記憶装置１４０などから送られてきたパケット１１０、
１３０、１６０に対して、タイムスタンプを付加し、パ
ケットの出力要求先にパケットを送出する。なお、すで
にタイムスタンプが付加されていた場合、タイムスタン
プの更新を行う。
【００１０】正記憶装置１４０は、アクセス要求受領部
１４１、制御メモリ１４２、データ生成部１４４、キャ
ッシュメモリ１４５で構成する。前記アクセス要求受領
部１４１は正記憶装置１４０に送られてきたパケットを
受信し、要求内容の解析を行う。場合によってアクセス
要求受領部１４１にはプロセッサ（図示せず）が搭載さ
れていてもよい。ライト要求の場合、キャッシュメモリ
１４５にデータを格納し、ホストコンピュータ１００に
対して完了報告を行う。リード要求の場合、キャッシュ
メモリ１４５もしくは記憶装置１５１に格納されている
データをホストコンピュータ１００に送信する。また、
受信したパケット情報の中から、スイッチ１２０によっ
て付加されたタイムスタンプ１３２を取り出し、制御メ
モリ１４２に書き込む。制御メモリ１４２は、アクセス
要求受領部によって書き込まれたタイムスタンプの管理
を行う。
１４１、制御メモリ１４２、データ生成部１４４、キャ
ッシュメモリ１４５で構成する。前記アクセス要求受領
部１４１は正記憶装置１４０に送られてきたパケットを
受信し、要求内容の解析を行う。場合によってアクセス
要求受領部１４１にはプロセッサ（図示せず）が搭載さ
れていてもよい。ライト要求の場合、キャッシュメモリ
１４５にデータを格納し、ホストコンピュータ１００に
対して完了報告を行う。リード要求の場合、キャッシュ
メモリ１４５もしくは記憶装置１５１に格納されている
データをホストコンピュータ１００に送信する。また、
受信したパケット情報の中から、スイッチ１２０によっ
て付加されたタイムスタンプ１３２を取り出し、制御メ
モリ１４２に書き込む。制御メモリ１４２は、アクセス
要求受領部によって書き込まれたタイムスタンプの管理
を行う。
【００１１】データ生成部１４４はデータを副記憶装置
１７０に送信する機能を持つ。副記憶装置１７０にデー
タを送信するとき、副記憶装置内の記憶装置１５２での
格納場所、送信データの長さ、データまたはデータが格
納されているポインタ情報などの制御情報に、タイムス
タンプ１３２を付加した情報１３６を送信する。
１７０に送信する機能を持つ。副記憶装置１７０にデー
タを送信するとき、副記憶装置内の記憶装置１５２での
格納場所、送信データの長さ、データまたはデータが格
納されているポインタ情報などの制御情報に、タイムス
タンプ１３２を付加した情報１３６を送信する。
【００１２】副記憶装置１７０の内部構成は正記憶装置
１４０と同様である。副記憶装置１７０のアクセス要求
受領部１４１の動作は、基本的には正記憶装置１４０内
のアクセス要求受領部１４１と同じである。副記憶装置
に送信されるライト要求１６０に付加されているタイム
スタンプ１６２は、副記憶装置１７０にとっては必要で
はない。副制御記憶装置１７０は、データに付加された
タイムスタンプをもとにデータ更新順序を決定すること
が可能となる。
１４０と同様である。副記憶装置１７０のアクセス要求
受領部１４１の動作は、基本的には正記憶装置１４０内
のアクセス要求受領部１４１と同じである。副記憶装置
に送信されるライト要求１６０に付加されているタイム
スタンプ１６２は、副記憶装置１７０にとっては必要で
はない。副制御記憶装置１７０は、データに付加された
タイムスタンプをもとにデータ更新順序を決定すること
が可能となる。
【００１３】図３は、ホストコンピュータが記憶制御装
置へアクセス要求を送信する時、送信するパケット２０
０の構成である。スタート・オブ・フレーム（Start o
f Frame）識別子２０１は、パケットの開始部分を示す
コードである。パケット制御情報２０２は、パケットの
送信元、送信先の情報やシーケンス番号などの情報が格
納される領域である。データフィールド２０３は、コマ
ンド、ライトデータ、リードデータなどが格納される領
域である。
置へアクセス要求を送信する時、送信するパケット２０
０の構成である。スタート・オブ・フレーム（Start o
f Frame）識別子２０１は、パケットの開始部分を示す
コードである。パケット制御情報２０２は、パケットの
送信元、送信先の情報やシーケンス番号などの情報が格
納される領域である。データフィールド２０３は、コマ
ンド、ライトデータ、リードデータなどが格納される領
域である。
【００１４】ＣＲＣ２０４は、パケット情報が何らかの
原因によって変化、欠落した場合のエラー検出手段とな
るチェックコードのことである。エンド・オブ・フレー
ム（End of Frame）識別子２０５は、パケットの終了
部分を示すコードである。スイッチ１２０によって付加
されるタイムスタンプ２０６は、データフィールド２０
３内に書き込む。タイムスタンプ２０６が格納される領
域としては、送信プロトコルでオプションとして規定さ
れた領域であってもよい。ペイロード２０７は、ホスト
コンピュータ１００からの要求内容やデータなどが格納
される。
原因によって変化、欠落した場合のエラー検出手段とな
るチェックコードのことである。エンド・オブ・フレー
ム（End of Frame）識別子２０５は、パケットの終了
部分を示すコードである。スイッチ１２０によって付加
されるタイムスタンプ２０６は、データフィールド２０
３内に書き込む。タイムスタンプ２０６が格納される領
域としては、送信プロトコルでオプションとして規定さ
れた領域であってもよい。ペイロード２０７は、ホスト
コンピュータ１００からの要求内容やデータなどが格納
される。
【００１５】図４は、アクセス要求を受信した正記憶装
置１４０内のアクセス要求受領部１４１の動作を示して
いる。アクセス要求受領部１４１はアクセス要求を受信
したかを判定し（ステップ３０１）、ライト要求パケッ
ト１３０からデータフィールド２０３を取り出す（ステ
ップ３０２）。データフィールド内ペイロード２０７の
情報を解析し、ライトコマンドであるかを判定し（ステ
ップ３０３）する。
置１４０内のアクセス要求受領部１４１の動作を示して
いる。アクセス要求受領部１４１はアクセス要求を受信
したかを判定し（ステップ３０１）、ライト要求パケッ
ト１３０からデータフィールド２０３を取り出す（ステ
ップ３０２）。データフィールド内ペイロード２０７の
情報を解析し、ライトコマンドであるかを判定し（ステ
ップ３０３）する。
【００１６】ライトコマンドであれば、タイムスタンプ
２０６およびデータを取り出し、制御メモリ１４２およ
びキャッシュメモリ１４５にそれぞれ格納する（ステッ
プ３０４）。リードコマンドであれば、要求されている
データをキャッシュ１４５または記憶装置１５１から取
得し、タイムスタンプ１３２とともに要求元のホストコ
ンピュータ１００に送信する。この場合、タイムスタン
プ１３２はホストコンピュータ１００に送信しなくても
よい。その後、アクセス要求受領部１４１はホストコン
ピュータ１００からのアクセス要求待ちとなる。
２０６およびデータを取り出し、制御メモリ１４２およ
びキャッシュメモリ１４５にそれぞれ格納する（ステッ
プ３０４）。リードコマンドであれば、要求されている
データをキャッシュ１４５または記憶装置１５１から取
得し、タイムスタンプ１３２とともに要求元のホストコ
ンピュータ１００に送信する。この場合、タイムスタン
プ１３２はホストコンピュータ１００に送信しなくても
よい。その後、アクセス要求受領部１４１はホストコン
ピュータ１００からのアクセス要求待ちとなる。
【００１７】（実施例２）以下に、本発明に係わる記憶
システムの実施例２を図面に示しさらに詳細に説明す
る。以下、特に説明の無い部分は実施例１と同じとす
る。
システムの実施例２を図面に示しさらに詳細に説明す
る。以下、特に説明の無い部分は実施例１と同じとす
る。
【００１８】図５は、本発明を適用した実施例２の概要
を示す。ここで実施例１と異なるところは、ホストコン
ピュータ１００から正記憶装置１４０へのアクセス要求
内容である。図５では、ホストコンピュータ１００から
の要求内容がリードの場合を示している。ホストコンピ
ュータ１００からリード要求１１５が発行され、スイッ
チ１２０がリード要求１１５を受け取り、タイムスタン
プ付加部１２３が、タイムスタンプ１３３を付加する。
アクセス要求受領部１４１がリード要求１１５を受け取
り、リードコマンドであることを認識すると、キャッシ
ュメモリ１４５もしくは記憶装置１５１の中から要求さ
れているデータをホストコンピュータ１００に対して送
信する。この場合、スイッチ１２０によって付加された
タイムスタンプは無視してもよい。
を示す。ここで実施例１と異なるところは、ホストコン
ピュータ１００から正記憶装置１４０へのアクセス要求
内容である。図５では、ホストコンピュータ１００から
の要求内容がリードの場合を示している。ホストコンピ
ュータ１００からリード要求１１５が発行され、スイッ
チ１２０がリード要求１１５を受け取り、タイムスタン
プ付加部１２３が、タイムスタンプ１３３を付加する。
アクセス要求受領部１４１がリード要求１１５を受け取
り、リードコマンドであることを認識すると、キャッシ
ュメモリ１４５もしくは記憶装置１５１の中から要求さ
れているデータをホストコンピュータ１００に対して送
信する。この場合、スイッチ１２０によって付加された
タイムスタンプは無視してもよい。
【００１９】リードデータおよびタイムスタンプ１３３
を含むパケット１３７を受け取ったスイッチ１２０は、
タイムスタンプ付加部１２３によって付加されたリード
要求応答受領時のタイムスタンプ１３４とともに、パケ
ット１３７ホストコンピュータに送信する。リード要求
応答パケット１３７を受信したホストコンピュータ１０
０は、リードデータ、リード要求発行時のタイムスタン
プ１３３およびリード要求応答受領時のタイムスタンプ
１３４を取り出す。この場合、リード要求発行時のタイ
ムスタンプ１３３は無視してもよい。
を含むパケット１３７を受け取ったスイッチ１２０は、
タイムスタンプ付加部１２３によって付加されたリード
要求応答受領時のタイムスタンプ１３４とともに、パケ
ット１３７ホストコンピュータに送信する。リード要求
応答パケット１３７を受信したホストコンピュータ１０
０は、リードデータ、リード要求発行時のタイムスタン
プ１３３およびリード要求応答受領時のタイムスタンプ
１３４を取り出す。この場合、リード要求発行時のタイ
ムスタンプ１３３は無視してもよい。
【００２０】リード要求応答受領時のタイムスタンプ１
３４は、スイッチ１２０に接続されたホストコンピュー
タ１００間で共有される時刻情報である。よって、この
タイムスタンプをホストコンピュータに内蔵された時計
に設定することによって、スイッチ１２０に接続された
ホストコンピュータ間で時刻同期を取ることが可能とな
る。実施例２では、リード要求の場合であるが、ライト
要求の場合でも、記憶制御装置がホストコンピュータに
対して発行する完了報告に付加されたタイムスタンプを
用いることで実現することができる。
３４は、スイッチ１２０に接続されたホストコンピュー
タ１００間で共有される時刻情報である。よって、この
タイムスタンプをホストコンピュータに内蔵された時計
に設定することによって、スイッチ１２０に接続された
ホストコンピュータ間で時刻同期を取ることが可能とな
る。実施例２では、リード要求の場合であるが、ライト
要求の場合でも、記憶制御装置がホストコンピュータに
対して発行する完了報告に付加されたタイムスタンプを
用いることで実現することができる。
【００２１】（実施例３）図６は、本発明を適用した実
施例３の概要を示す。ここで実施例１と異なるところ
は、スイッチ１２０内部に、他のスイッチとの同期をと
るための同期制御部１２４を追加している点である。他
のスイッチとは同期専用チャネル１２５で接続する。同
期専用チャネル１２５はスイッチ間で同期を取るための
クロックの送受信を行うチャネルである。ここで、スイ
ッチ１２０は最初から存在しているスイッチ、スイッチ
１２７は、新たに追加するスイッチとする。
施例３の概要を示す。ここで実施例１と異なるところ
は、スイッチ１２０内部に、他のスイッチとの同期をと
るための同期制御部１２４を追加している点である。他
のスイッチとは同期専用チャネル１２５で接続する。同
期専用チャネル１２５はスイッチ間で同期を取るための
クロックの送受信を行うチャネルである。ここで、スイ
ッチ１２０は最初から存在しているスイッチ、スイッチ
１２７は、新たに追加するスイッチとする。
【００２２】スイッチ１２０の同期制御部１２４は、ス
イッチ１２０で基準時計のカウントアップを行うクロッ
クを同期専用チャネル１２５によってスイッチ１２７に
送信する。スイッチ１２７の同期制御部は、スイッチ１
２０から送信されるクロックと同期させた、スイッチ１
２７内の基準時計のカウントアップを行うクロックで基
準時計１２２をカウントアップすることによって、スイ
ッチ１２０とスイッチ１２７の基準時計のカウントアッ
プは同期して行うことが可能となる。
イッチ１２０で基準時計のカウントアップを行うクロッ
クを同期専用チャネル１２５によってスイッチ１２７に
送信する。スイッチ１２７の同期制御部は、スイッチ１
２０から送信されるクロックと同期させた、スイッチ１
２７内の基準時計のカウントアップを行うクロックで基
準時計１２２をカウントアップすることによって、スイ
ッチ１２０とスイッチ１２７の基準時計のカウントアッ
プは同期して行うことが可能となる。
【００２３】
【発明の効果】本発明によれば、複数のホストコンピュ
ータ、記憶装置を有し複数の記憶制御装置とをスイッチ
で接続した記憶システムにおいて、前記スイッチ内部に
設置した基準時計から時刻を取得し、前記スイッチを通
過するパケットに前記時刻をタイムスタンプとして付加
することによって、データライト要求の場合、タイムス
タンプを基準にホストコンピュータからのアクセス要求
の発行順序を判定することが可能となる。
ータ、記憶装置を有し複数の記憶制御装置とをスイッチ
で接続した記憶システムにおいて、前記スイッチ内部に
設置した基準時計から時刻を取得し、前記スイッチを通
過するパケットに前記時刻をタイムスタンプとして付加
することによって、データライト要求の場合、タイムス
タンプを基準にホストコンピュータからのアクセス要求
の発行順序を判定することが可能となる。
【００２４】その結果、いかなるホストコンピュータ、
いかなる記憶制御装置が接続されている場合でも、ホス
トコンピュータからのアクセス要求の発行順序を判定す
ることが可能となる。データリード要求の場合、ホスト
コンピュータが受信したリードデータに前記スイッチが
付加したタイムスタンプを参照することによって、前記
スイッチに接続されているホストコンピュータ間で時刻
同期を取ることが可能となる。さらにその結果、いかな
るホストコンピュータ、いかなる記憶制御装置が接続さ
れている場合でも、前記スイッチに接続されているホス
トコンピュータ間で時刻同期を取ることが可能となる。
また、スイッチを多段接続した構成においても、スイッ
チ間で基準時計のカウントアップを行うクロックを同期
させることによって上記の効果が得られる、
いかなる記憶制御装置が接続されている場合でも、ホス
トコンピュータからのアクセス要求の発行順序を判定す
ることが可能となる。データリード要求の場合、ホスト
コンピュータが受信したリードデータに前記スイッチが
付加したタイムスタンプを参照することによって、前記
スイッチに接続されているホストコンピュータ間で時刻
同期を取ることが可能となる。さらにその結果、いかな
るホストコンピュータ、いかなる記憶制御装置が接続さ
れている場合でも、前記スイッチに接続されているホス
トコンピュータ間で時刻同期を取ることが可能となる。
また、スイッチを多段接続した構成においても、スイッ
チ間で基準時計のカウントアップを行うクロックを同期
させることによって上記の効果が得られる、
【図１】本発明の実施例１の記憶システムの全体構成を
示すブロック図。
示すブロック図。
【図２】実施例１を適用したストレージネットワークの
構成図を示すブロック図。
構成図を示すブロック図。
【図３】ホストコンピュータ、記憶装置間のパケットの
構成を示す説明図。
構成を示す説明図。
【図４】記憶装置タイムスタンプ取得方法の処理流れ
図。
図。
【図５】本発明の実施例２の記憶システムの全体構成を
示すブロック図。
示すブロック図。
【図６】本発明の実施例３の記憶システムの全体構成を
示すブロック図。
示すブロック図。
１００…ホストコンピュータ、１１０…ライト要求、１
１１…データ、１１５…リード要求、１２０…正記憶装
置側スイッチ、１２１…時刻受信部、１２２…基準時
計、１２３…タイムスタンプ付加部、１２４…同期制御
部、１２５…スイッチ間同期チャネル、１２６…副記憶
装置側スイッチ１３０…タイムスタンプ付きライト要
求、１３２…タイムスタンプ、１３３…タイムスタンプ
付きリード要求、１３５…副記憶装置へ送信するライト
要求、１３６…タイムスタンプ付きの１３５、１４０…
正記憶装置、１４１…アクセス要求受領部、１４２…制
御メモリ、１４４…データ生成部、１４５…キャッシュ
メモリ、１４６…ライトデータ、１５０…記憶装置、１
５１…ドライブ、１７０…副記憶装置。
１１…データ、１１５…リード要求、１２０…正記憶装
置側スイッチ、１２１…時刻受信部、１２２…基準時
計、１２３…タイムスタンプ付加部、１２４…同期制御
部、１２５…スイッチ間同期チャネル、１２６…副記憶
装置側スイッチ１３０…タイムスタンプ付きライト要
求、１３２…タイムスタンプ、１３３…タイムスタンプ
付きリード要求、１３５…副記憶装置へ送信するライト
要求、１３６…タイムスタンプ付きの１３５、１４０…
正記憶装置、１４１…アクセス要求受領部、１４２…制
御メモリ、１４４…データ生成部、１４５…キャッシュ
メモリ、１４６…ライトデータ、１５０…記憶装置、１
５１…ドライブ、１７０…副記憶装置。
Claims (9)
- 【請求項１】ストレージネットワークを構成するスイッ
チの入出力端にパケットを格納する手段を有し、前記ス
イッチには時計を内蔵し、前記スイッチを通過する前記
パケットにタイムスタンプを付加する手段を有し、前記
タイムスタンプを付加したパケットを目的の入出力端に
送出する機能を有することを特徴とするスイッチ。 - 【請求項２】ＧＰＳシステム、電波、公衆回線のいずれ
かによって取得される時刻情報を受信する手段と、前記
取得した時刻情報を前記内蔵した時計で動作できる形式
に変換する手段を有することを特徴とする請求項１記載
のスイッチ。 - 【請求項３】スイッチ同士を接続する手段を有し、接続
したスイッチ間で時刻同期をとる手段を有することを特
徴とする請求項１または２に記載のスイッチ。 - 【請求項４】複数のホストコンピュータと複数の記憶装
置とを、請求項１記載のスイッチで接続したことを特徴
とする記憶システム。 - 【請求項５】ホストコンピュータは前記スイッチが付加
したタイムスタンプ付きのパケットを受信する手段と、
前記タイムスタンプ付きのパケットからタイムスタンプ
を取り出す手段と、前記タイムスタンプを参照する手段
を有することを特徴とする請求項４記載の記憶システ
ム。 - 【請求項６】記憶装置はスイッチが送出するタイムスタ
ンプ付きのパケットを受信する手段と、前記パケットか
らタイムスタンプを取り出す手段と、前記タイムスタン
プを参照することによって、ホストコンピュータから発
行された要求の順序の決定を可能とする手段を有するこ
とを特徴とする請求項４記載の記憶システム。 - 【請求項７】以下の（１）ないし（４）の手順で正記憶
装置のデータの２重化を行う手段を有することを特徴と
する請求項４記載の記憶システム。 （１）ホストコンピュータは正記憶装置に対してライト
データを含んだパケットを送信する。 （２）前記パケットを受信したスイッチは、タイムスタ
ンプを前記パケットに付加して、正記憶装置へ送信す
る。 （３）タイムスタンプが付加された前記パケットを受信
した正記憶装置はライトデータにタイムスタンプを付加
して副記憶装置へ送信する。 （４）正記憶装置からタイムスタンプが付加されたライ
トデータを受信した副記憶装置は、タイムスタンプをも
とに判断したデータライト順序に基づいてデータを格納
する。 - 【請求項８】複数のホストコンピュータと複数の記憶装
置とが請求項１ないし３のいずれか記載のスイッチで接
続された記憶システムが複数存在し、それぞれの記憶シ
ステムが請求項１ないし３のいずれか記載のスイッチに
よって結合された結合記憶システムにおいて、ホストコ
ンピュータは前記スイッチが付加したタイムスタンプ付
きのパケットを受信する手段と、前記タイムスタンプ付
きのパケットからタイムスタンプを取り出す手段と、前
記タイムスタンプを参照する手段を有することを特徴と
する記憶システム。 - 【請求項９】記憶装置はスイッチが送出するタイムスタ
ンプ付きのパケットを受信する手段と、前記パケットか
らタイムスタンプを取り出す手段と、前記タイムスタン
プを参照することによってホストコンピュータから発行
された要求の順序を決定する手段を有することを特徴と
する請求項８記載の記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340382A JP3740974B2 (ja) | 2000-11-02 | 2000-11-02 | ネットワークを構成するスイッチおよび記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000340382A JP3740974B2 (ja) | 2000-11-02 | 2000-11-02 | ネットワークを構成するスイッチおよび記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141946A true JP2002141946A (ja) | 2002-05-17 |
| JP3740974B2 JP3740974B2 (ja) | 2006-02-01 |
Family
ID=18815309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000340382A Expired - Fee Related JP3740974B2 (ja) | 2000-11-02 | 2000-11-02 | ネットワークを構成するスイッチおよび記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740974B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007518159A (ja) * | 2003-12-22 | 2007-07-05 | リー マクネット，チャールズ | ネットワーク装置内の独立した絶対時間値を使用して時間認識ネットワークを生成するシステムおよび方法 |
| EP2555471A1 (en) | 2011-07-26 | 2013-02-06 | Hitachi, Ltd. | Information distribution system and information management device |
-
2000
- 2000-11-02 JP JP2000340382A patent/JP3740974B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007518159A (ja) * | 2003-12-22 | 2007-07-05 | リー マクネット，チャールズ | ネットワーク装置内の独立した絶対時間値を使用して時間認識ネットワークを生成するシステムおよび方法 |
| EP2555471A1 (en) | 2011-07-26 | 2013-02-06 | Hitachi, Ltd. | Information distribution system and information management device |
| JP2013030835A (ja) * | 2011-07-26 | 2013-02-07 | Hitachi Ltd | 情報配信システムおよび情報管理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3740974B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063494A (en) | Programmable data communications controller | |
| CN100589342C (zh) | 在通信系统中发送数据的装置和方法 | |
| US7069305B2 (en) | Computer system and a data transfer method thereof using remote direct memory access | |
| CN111259022A (zh) | 一种信息同步方法、同步系统、计算机设备和介质 | |
| CA2479240A1 (en) | Data aware clustered architecture for an image generator | |
| JP2008071092A (ja) | サーバ装置、クライアント装置、サーバベースコンピューティングシステムおよびプログラム | |
| EP1391827B1 (en) | Transmission apparatus and tramsmission method | |
| US9087552B2 (en) | Audio and music data transmission medium and transmission protocol | |
| JP2002141946A (ja) | ネットワークを構成するスイッチおよび記憶システム | |
| JP2003085025A (ja) | 記憶装置の属性制御方式 | |
| KR100580087B1 (ko) | 위성을 이용한 시각 및 주파수 전송시스템에서의 송신데이터 처리 장치 및 그 방법 | |
| EP1617593A2 (en) | A log-in inducement executed by the target | |
| JP2001353910A (ja) | 画像形成装置 | |
| JPH1165904A (ja) | データ管理システム、データ管理方法およびデータ管理プログラムを記録した媒体 | |
| JPH0667998A (ja) | リモートファイルアクセス装置 | |
| KR100622621B1 (ko) | 운영-대기(Ａｃｔｉｖｅ－Ｓｔａｎｄｂｙ) 모드로이중화된 ＩＰ 통신 시스템에서 주 시스템과 부 시스템간구성 데이터를 동기화하기 위한 방법 및 그 시스템 | |
| JP2001184267A (ja) | 記憶サブシステム | |
| JP2000132212A (ja) | プログラマブルコントローラ用のネットワークユニット | |
| JPH0465746A (ja) | バス | |
| JP2000293454A (ja) | データ通信装置、データ通信方法、および記録媒体 | |
| CN115314568A (zh) | Spi数据播发系统和方法 | |
| JP3022769B2 (ja) | プリンタ装置 | |
| JPH07175598A (ja) | 二次記憶装置への多重書き込み方式 | |
| JP2005110019A (ja) | シリアル通信システム | |
| JPH02119452A (ja) | ループ通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |