JP2002141839A - エコーキャンセルシステム用分離回路及びその動作方法 - Google Patents

エコーキャンセルシステム用分離回路及びその動作方法

Info

Publication number
JP2002141839A
JP2002141839A JP2001258881A JP2001258881A JP2002141839A JP 2002141839 A JP2002141839 A JP 2002141839A JP 2001258881 A JP2001258881 A JP 2001258881A JP 2001258881 A JP2001258881 A JP 2001258881A JP 2002141839 A JP2002141839 A JP 2002141839A
Authority
JP
Japan
Prior art keywords
symbol
signal
echo cancellation
stage
echo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001258881A
Other languages
English (en)
Other versions
JP2002141839A5 (ja
JP4314553B2 (ja
Inventor
Mandeep Singh Chadha
シング チャドハ マンディープ
Shawn Robert Mccaslin
ロバート マックキャスリン シャウン
Mile Milisavljevic
ミリサヴルジェヴィック マイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Guardian Corp filed Critical Agere Systems Guardian Corp
Publication of JP2002141839A publication Critical patent/JP2002141839A/ja
Publication of JP2002141839A5 publication Critical patent/JP2002141839A5/ja
Application granted granted Critical
Publication of JP4314553B2 publication Critical patent/JP4314553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03993Noise whitening

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephone Function (AREA)

Abstract

(57)【要約】 【課題】 本発明は、エコーキャンセル回路を用い
たビットポンプのエコーキャンセルシステム用分離回路
に関する。 【解決手段】 分離回路と、エコーの残差レベルを判定
する方法と、この回路と方法を用いるエコーキャンセル
システム、ビットポンプ及び送受信機。分離回路を使用
するエコーキャンセルシステムは、ビットポンプの伝送
経路と受信経路間に接続でき、エコーキャンセル信号を
発生する。一実施例において、分離回路は、受信経路に
沿って伝搬し、実質的にエコーのない受信信号を受け入
れて、受信信号と関連するシンボルを判定するシンボル
判定回路を含む。また、分離回路は、シンボル判定回路
に接続され、シンボルを受信して、推定された受信信号
を提供する推定器段も含む。分離回路は、推定された受
信信号及びエコーキャンセル信号の関数として、エコー
の残差レベルを表わすデータを発生する。

Description

【発明の詳細な説明】
【0001】
【関連出願のクロスリファレンス】この米国特許出願
は、以下の米国特許出願に関連している。
【表1】
【0002】上記に参照された米国特許出願は、本発明
と共に共通に譲渡されており、参照によりここに含まれ
る。
【0003】
【発明の属する技術分野】本発明は、一般に、デジタル
信号処理に向けられており、特に、エコーキャンセル回
路を用いたビットポンプのエコーキャンセルシステム用
分離回路に向けられている。
【0004】
【従来の技術及び発明が解決しようとする課題】既存の
公衆交換電話網は、大部分が最近の80年にわたって行
なわれたかなりの資本投下を象徴している。公衆交換電
話網は、元来音声サービス(いわゆる、普通の旧式電話
サービス)向けに設計されており、完全にアナログであ
った。
【0005】元来、公衆交換電話網は、家庭や会社を中
央局交換機に接続した“構内ループ”を含んでいた。こ
れにより、中央局交換機に接続された電話機を持つ誰も
が、互いに電話をかけることができた。既知の中央局
は、典型的に、比較的狭いエリアをカバーしているだけ
である。
【0006】人々がより遠い距離から互いに電話をかけ
ることができるように、中央局交換機は、アナログ中継
線で相互接続されていた。不幸にして、信号品質は、距
離が増すにつれてはなはだ悪くなった。フィルタ及び増
幅器が品質を改善したが、限られた程度だけだった。
【0007】しかしながら、時間がたち、(公衆交換電
話網の“バックボーン”を形成するものと考えられる)
アナログ中継線は、陸上ベースのマイクロウェーブ、衛
星及び光ファイバリンクに取って代わられた。公衆交換
電話網信号(トラフィック)は、バックボーンによる伝
送のためにデジタル化され、信号品質、サービス及び信
頼性がかなり改善された。
【0008】バックボーンを最大限に利用するために、
この時、単刀直入と思われる仮定が行なわれた。この仮
定は、公衆交換電話網トラフィックは、本質的に4キロ
ヘルツ(kHz)以下の周波数を占める人間の言語から
なるという観測に基づいていた。
【0009】したがって、それより高い周波数は、限ら
れた値からなり、トラフィックが、デジタル化されて送
信されることになった場合、帯域幅の空費に相当すると
決定された。その結果、それより高い周波数は、信号が
最初からデジタル化されていた場合は捨てられた。最終
的な効果は、より多くの会話が、所定のマイクロウェー
ブ、衛星またはファイバリンクを介して伝達されたとい
うことであった。
【0010】4kHz以上の周波数を省略することは、
言語の伝送に対して重大ではなかったが、データが本物
ではないことがわかった。速度を追求して、コンピュー
タモデムは、可能な限り多くの帯域幅を最も巧妙なやり
方で使用しようと試みた。不運にも、最も巧妙なモデム
という観点でさえ、4kHzデジタル化削除は、このよ
うな装置の速度に明白な制限を押しつけることになっ
た。不幸にして、アナログ構内ループは、速度制限に関
する責任のほとんどを不当に取らされた。
【0011】過去数年にわたって開発されたデジタル加
入者線(DSL)は、速度制限という難問に対する新規
な解決法を提供している。DSLによれば、構内ループ
は、(専ら4kHz以下の)標準周波数のストリームの
言語を伝達するのに使用されている。しかしながら、構
内ループは、専ら4kHz以上の周波数のストリームの
データを伝達することも求められる。家庭または会社と
中央局に配置されるDSL終端回路は、音声及びデータ
ストリームを、構内ループに出入りするときに合成した
り分離したりする。中央局で分離されると、音声ストリ
ームは、今まで通り公衆交換電話網バックボーンを介し
て既存のインフラストラクチャを使用することによる中
継のために、デジタル化される。しかしながら、データ
ストリームは、4kHzの人為的な帯域幅制限を課する
ことなく、公衆交換電話網または他のネットワーク(た
とえば、異なる経路を介するインターネット)で伝送さ
れる。
【0012】DSLの一形態である非対称DSL(AD
SL)は、特に意図的にインターネットで設計され、よ
って、(インターネット“サーフィン”の本質である)
データのアップローディング以上にデータのダウンロー
ディングを強調する。ADSLは、普通の旧式電話サー
ビスストリームのために0〜4kHz間の周波数スペク
トラムを使用し、データストリームのために4kHz乃
至2.2MHz間の周波数スペクトラムを使用する。設
計に依存して、ADSLは、ダウンストリーム(ネット
ワークからユーザーへ)通信のために9Mビット/s
(Mbps)までの速度を提供でき、アップストリーム
(ユーザーからネットワークへ)通信のために800k
bpsまでの速度を提供できる。
【0013】DSLの他の形態である高ビットレートD
SL(HDSL)は、DSLの技術拡張である。HDS
Lは、リピータなしに12,000フィートまでの距離
にわたってダウンストリームとアップストリームの両方
に1.544Mbps伝送速度を提供する対称伝送媒体
である。ループの約20%は、12,00フィートより
長いので、会社側は、スパンの範囲を24,000フィ
ートまで有効に2倍にするHDSL用リピータを開発し
た。HDSLは、伝送処理中、不利な環境状態ばかりで
なく銅線自体の歪みや欠陥をデジタル的に分析して補償
する適応等化と呼ばれる技術に基づいている。さらに、
HDSLは、電線の各ペアにより全二重通信方式信号を
伝送し、エコーキャンセルを用いて伝送信号から受信信
号を分離する。
【0014】その固有な対称性を高めて基礎にするため
に、標準本体は、今やHDSL2と呼ばれるHDSLの
次世代に基づいて働いている。HDSL2は、HDSL
が提供するT1展開と同じ時間及びコスト効率をいまだ
送り届けながら、1つの銅線ループを介する全二重通信
方式Tキャリア1(T1)ペイロードを約束する。HD
SL2の重要な恩恵の1つは、その営業にまともに焦点
を合わせて楽にするだろう。本質的に、この技術は、標
準的なHDSLで必要とされる2ペアと比較した場合、
1つだけの銅線ペアを必要とするので、利用可能なT1
線の数を2倍にする。その結果、HDSL2は、将来、
ほとんどのT1展開のために標準HdSLに取って代わ
り得るが、HDSLは、2ループ解決法を展開するため
のいくつかのエンジニアリング上の理由がまだある場合
にオプションとなっている。一例は、スパン給電式HD
SLリピータがまだ必要となり得る12,000フィー
トを超える長いループと関係している。正に働き者T1
展開の範囲を越えて、HDSL2は、対称的なデータ送
出しを必要とするインターネットアクセスアプリケーシ
ョンのための実行可能な競争力のある技術であることが
わかる。
【0015】したがって、HDSL2は、DSLと関連
する顕著な利点をさらに高める。第一に、DSLベース
の技術は、置換されるべき構内ループを必要としない。
第二に、DSLベースの技術は、既存の公衆交換電話網
音声処理機器に変更を要求することなく4kHzデジタ
ル化障害を克服する。第三に、DSLベースの技術は、
言語及びデータストリームを合成し後で分離するのに必
要な機器が比較的少ない。第四に、DSLベースの技術
は、言語とデータを同じ構内ループ上に同時に発生させ
ることができる。次に、HDSL2は、その先輩である
HDSLが提供するT1展開と同じ時間及びコスト効率
をいまだ送り届けながら、1つの銅線ループを介する全
二重通信方式T1ペイロードを約束する。
【0016】しかしながら、いくつかの技術的挑戦が、
HDSL2には残されている。1つは、参照によりここ
に含まれるアメリカ連邦規格協会(ANSI)委員会T
1E1.4(1995年6月))で定義された規格に関
して全二重通信方式T1ペイロードを適合できる送受信
機を設計することである。それに関連して、送受信機の
デジタル信号処理部分にエコーキャンセル技術を使用し
て、HDSL2ネットワークで伝送される情報と関連す
るエコー量を減らすことができる。
【0017】DSLベースのシステムに関して、伝送信
号のエコーは、通常、伝送経路と受信経路が互いに連結
される場所で生じる。これらの2つの経路を撚りペア電
話線に接続するのに典型的に使用されるハイブリッド回
路は、遠端からの受信信号と共に受信経路をダウン伝搬
するエコーを発生する。エコーは、容易に、強い受信信
号より15デシベル(dB)にもなることがあり、それ
により、受信信号の処理を少なくともより難しくする。
受信信号が弱くなるにつれて、受信信号の受け入れ可能
な処理は、エコー重畳の影響に起因してさらに難しくな
る。したがって、エコーキャンセルは、通常、DSLベ
ースのシステムに用いられる送受信機で使用される。
【0018】デジタル適応型エコーキャンセラーは、伝
送経路と受信経路間に配置され、それにより、エコーと
同方向に動作する。エコーキャンセラーは、デジタル/
アナログコンバータ、送信フィルタ、ハイブリッド回
路、受信フィルタ及びアナログ/デジタルコンバータを
含むエコー経路を統合する。エコーキャンセラーは、同
じ伝送データを用いるが実エコーをキャンセルするため
に逆極性を有するエコーの複製を発生することが求めら
れる。
【0019】さらに、エコーキャンセラーは、ハイブリ
ッド回路及び伝送線における変化を追跡して補正し、満
足な性能水準を維持する能力を持つべきである。この仕
事は、クロストーク雑音の信号源である高レベルの外乱
信号に起因してもっと難しくなることがある。エコーに
対して最も高い干渉をするものの1つは、遠端からの受
信信号である。この状態は、一般に、エコーキャンセラ
ーがエコーをキャンセルしようとしている時に起こり、
それにより、遠端からの大信号は、エコーキャンセラー
に過渡応答の導入を生じさせる。エコーキャンセラー
は、システムの作動中に係数を調節する方法と類似した
方法を用いることにより典型的に適応可能な係数を使用
する。遠端からの受信信号で生じた干渉は、通常、動作
追跡中に更新利得を減らすことにより軽減される。
【0020】この方法は、更新の速度と適応性に対する
基本的な問題を有する。外乱レベルが高い場合、更新利
得は小さくなって、エコーキャンセラー係数のドリフト
を防止する。しかしながら、エコーキャンセラー更新利
得の減少は、より高い更新値に対する不適当な応答にな
り、それにより、必要な変化を追跡するためのエコーキ
ャンセラーの能力が下がる。したがって、低い方の更新
利得と高い方の外乱信号の組み合わせは、エコーが劣っ
た精度でキャンセルされることになり、それにより、送
受信機の全体性能が低くなる。
【0021】さらに、スライサーと共に動作するエコー
キャンセラーは、外乱信号に対して非常に感度がある。
しかしながら、スライサーは、受信シンボルを用いるエ
コーキャンセラーを供給するのに好適であり、ここで
は、スライサーは、典型的に、存在し得るどんなモジュ
ロ情報も捨てることなく、スライス動作を実行すること
ができる。外乱信号に対するこの感度は、容易に、受信
信号の10パーセントが誤って推定される結果となるこ
とがある。この作用は、エコーキャンセラーの性能をさ
らに劣化させる一因となる。
【0022】したがって、技術上必要とされるのは、た
とえば、HDSL2等のDSLベースの技術を用いるネ
ットワークを介する通信を高めるために、エコーのより
厳しい、したがって信頼できる推定を提供する送受信機
のデジタル信号処理部分に使用可能なエコーキャンセル
システムと関連するサブシステムである。
【0023】
【課題を解決するための手段】分離回路と、エコーの残
差レベルを判定する方法と、この回路と方法を用いるエ
コーキャンセルシステム、ビットポンプ及び送受信機。
分離回路を使用するエコーキャンセルシステムは、ビッ
トポンプの伝送経路と受信経路間に接続でき、エコーキ
ャンセル信号を発生する。一実施例において、分離回路
は、受信経路に沿って伝搬し、実質的にエコーのない受
信信号を受け入れて、受信信号と関連するシンボルを判
定するシンボル判定回路を含む。また、分離回路は、シ
ンボル判定回路に接続され、シンボルを受信して、推定
された受信信号を提供する推定器段も含む。分離回路
は、推定された受信信号及びエコーキャンセル信号の関
数として、エコーの残差レベルを表わすデータを発生す
る。
【0024】本発明は、一態様において、エコーの残差
レベルを受信信号から弁別して、エコーをさらに減衰さ
せる分離回路を紹介する。エコーの残差レベルを弁別す
る能力は、受信信号を推定して、合成された残差エコー
レベル及び受信信号から分離する分離回路の能力によっ
て決まる。本発明は、広範囲の信号対雑音比値にわたっ
て受信信号を確立する、高められた能力を提供する。そ
の結果、エコーキャンセルシステムは、エコーを以前は
達成できなかったレベルまで減少させ、それにより、ビ
ットポンプ(送受信機のデジタル信号処理部分)を用い
るネットワークを横断する通信トラフィック(たとえ
ば、音声、ビデオまたはデータ)の忠実度が増加し、そ
れと関連するエラーバック伝搬の可能性が減少する。
【0025】本発明の一実施例において、シンボル判定
回路は、シンボルを判定する等化器/スライサー段と、
シンボルを精製するシンボル誤り訂正段とを含む。等化
器/スライサー段は、好適にはフィードフォワード等化
器、決定帰還等化器及び雑音予測等化器を使用して、存
在する雑音を取り除き、直線歪みを減らして、雑音相関
を除去することができる。スライサーは、シンボル毎に
復号を実行し、シンボル誤り訂正段は、スライサーから
のシンボルを精製して、全信号忠実度及び信頼性を高め
る。
【0026】本発明の一実施例において、シンボル誤り
訂正段は、シンボルを受け取って、シンボルの信号対雑
音比を高めるビタビ復号器を含む。関連する他の実施例
では、シンボル誤り訂正段は、さらに、シンボルと関連
するシンボル間干渉を減らすたたみこみ符号器も含む。
関連するさらに他の実施例では、シンボル誤り訂正段
は、さらに、誤り訂正信号及びモジュロオフセット信号
を供給してシンボルを精製するロジック回路も含む。シ
ンボル誤り訂正段は、シンボルをさらに精製するため
に、上述の回路を別々にまたは一体化された構成で含む
ことができる。
【0027】本発明の一実施例において、推定器段は、
逆フィードフォワード等化器(または、逆フィードフォ
ワード等化器チャンネル推定器)及び有限インパルス応
答フィルタを含む。逆フィードフォワード等化器は、分
離回路からのデータを用いて最小平方平均法を使用する
ことにより適応することができる。有限インパルス応答
フィルタは、一般に、リニアな、分数的に間隔を置いた
最小2乗平均エラー等化を使用する。推定器段は、シン
ボル判定回路で発生する精製されたシンボルに基づいて
信頼できる受信信号を構築する。本発明の一実施例にお
いて、エコーキャンセルシステムは、主エコー及び副エ
コーキャンセル段を含む。本発明のこの実施例と関連し
て、エコーキャンセルシステムは、好適に主エコー及び
副エコーキャンセル段を使用して、エコーを減衰させ
る。エコーの残差レベルは、主エコーキャンセル段で使
用されて、フィルタ係数を適応するように発生する。こ
のフィルタ係数は、副エコーキャンセル段でも、エコー
の高められた減衰を提供するために使用される。
【0028】上記のことは、当業者が、以下の本発明の
詳細な説明をもっと良く理解できるように、本発明の好
適な特徴及び他の特徴を、むしろあまねく概説した。本
発明の請求項の主題を形成する本発明のさらなる特徴
は、下文に説明される。当業者は、本発明の同じ目的を
実行する他の構成を設計または修正するためを基本とし
て、開示された概念及び特定の実施例を容易に使用でき
ることを分かるべきである。また、当業者は、これらの
同等な構成が、その最も広義の本発明の精神及び範囲か
ら逸脱しないことを分かるべきである。
【0029】本発明のより完全な理解のために、次に、
添付図面に関して行なわれる以下の説明の参照が行なわ
れる。
【0030】
【発明の実施の形態】まず図1を参照すると、本発明の
原理にしたがって構成された送受信機の一実施例が動作
できる、包括的に100で示される通信ネットワークの
一実施例のシステムレベル線図が示されている。通信ネ
ットワーク100は、より大規模な通信ネットワーク
(たとえば、公衆交換電話網)の一部を形成し、好適に
は、1つの撚りペア電線を介する高ビットレートデジタ
ル加入者線サービス(一般にHDSL2と呼ばれる)を
提供することができる。通信ネットワーク100は、中
央局110及び遠隔端末130を含む。中央局110
は、通信ネットワーク100による通信を促進する従来
のまたは後に開発される交換装置のいずれかを具体化し
ている。遠隔端末130は、通信ネットワーク100で
通信するのに適応した従来のまたは後に開発される通信
装置(たとえば、マルチメディアパーソナルコンピュー
タ)のいずれかを具体化している。中央局110は、複
数の遠隔端末130に好適に接続することができること
が、理解されるべきである。
【0031】中央局110は、1つ以上の中央局中継線
(そのうちの1つは114で示される)で公衆交換電話
網に接続されている。中央局中継線114は、単なる例
示の目的で、T1長距離またはDSX−1短距離中継線
として示されている。中央局中継線114は、中央局線
間インターフェース113を介して中央局送受信機11
1に接続されている。遠隔端末130は、1つ以上の遠
隔端末中継線(そのうちの1つは134で示されてい
る)を介して公衆交換電話網に接続されている。また、
遠隔端末130は、単なる例示の目的でT1長距離中継
線またはDSX−1短距離中継線のどちらかとして示さ
れている。遠隔端末中継線134は、遠隔端末中継線イ
ンターフェース装置133を介して遠隔端末送受信機1
31に接続されている。
【0032】中央局110は、高ビットレートデジタル
加入者線サービスを伝えるのに適応した単一撚りペア電
線(または単一銅ループ)120を介して遠隔端末13
0に接続されている。中央局及び遠隔端末送受信機11
0,130は、高ビットレートデジタル加入者線サービ
スを支援するのに必要な信号処理と他の主要な機能を提
供する。当業者は、通信ネットワーク100は、単なる
例示の目的で提示されており、他のネットワーク形態
(デジタル加入者線サービスと両立性のある通信ネット
ワークを含む)が、十分に本発明の広義の範囲内にある
ことを理解すべきである。
【0033】次に、図2に移ると、本発明の原理にした
がって構成された送受信機の一実施例200のブロック
図が示されている。送受信機200は、たとえば、T1
中継線(そのうちの1つは215で示されている)を介
する公衆交換電話網へのインターフェースを提供するシ
ステムインターフェースブロック210を含む。システ
ムインターフェースブロック210は、T1ペイロード
に加えて多数の運搬媒体及び規格中のいずれか1つを支
援することができる。システムインターフェースブロッ
ク210は、コマンド/状態情報の処理や、埋込み動作
チャンネル及び外部システムプロセッサへの接続の提供
等のシステムレベル機能を実行する。埋込み動作チャン
ネルは、典型的には、中間送受信機及びネットワーク保
守目的のために物理層に埋め込まれた仮想通信チャンネ
ルである。外部システムプロセッサは、内部マイクロプ
ロセッサと共に送受信機200を構成し、送受信機20
0の動作状態を監視する。
【0034】また、送受信機200は、システムインタ
ーフェースブロック210に接続されたフレーマ/マッ
パ220も含む。フレーマ/マッパ220は、標準的な
インターフェースブロック210と、撚りペア電線を横
切る情報と関連するフレーム(たとえば,HDSL2フ
レーム)の間の伝送収束を提供する。それと共に、フレ
ーマ/マッパ220は、フレーム同期、ビット詰込み、
ジッタ制御処理及びレート誤り訂正も提供する。また、
フレーマ/マッパ220は、送受信機200と関連する
チャンネルを多重化/多重解除し、ペイロードエラー検
出を提供し、特定のアプリケーションにしたがって信号
をスクランブル/スクランブル解除する。したがって、
フレーマ/マッパ220は、主に、送受信機200内の
伝送収束の責任を負っている。
【0035】送受信機200は、さらに、フレーマ/マ
ッパ220に接続されたビットポンプ230も含む。ビ
ットポンプ230は、送受信機230のデジタル信号処
理部分であり、アナログフロントエンドを介して、高ビ
ットレートデジタル加入者線サービスを伝えるのに適応
した撚りペア電線235に接続されている。ビットポン
プ230の伝送経路は、フレーマ/マッパ220からデ
ータビットを受信し、このビットストリームを、たとえ
ば、アナログフロントエンドと関連するデジタル/アナ
ログコンバータによる撚りペア電線235を介する伝送
用の72Xオーバーサンプリングされた3ビットデータ
に変換する。ビットポンプ230の受信経路は、アナロ
グフロントエンドと関連するアナログ/デジタルコンバ
ータから3ビットの72Xオーバーサンプリングされた
受信データを受信し、この受信データを出力ビットスト
リームに変換して、デフレーマと最終的にはフレーマ/
マッパ220に送り届ける。
【0036】ビットポンプ230は、一般に、2種類の
信号処理、すなわち、シンボル−時間参照処理及びシン
ボル−時間独立処理を実行する。シンボル−時間参照処
理は、エコーキャンセル及び等化と同様な機能を含むの
に対して、シンボル−時間独立処理は、送信機デジタル
シグマ/デルタ変調と同様な機能を含む。ビットポンプ
230の一実施例と関連する構成は、図3を参照して説
明される。
【0037】送受信機200は、さらに、システムイン
ターフェースブロック210、フレーマ/マッパ220
及びビットポンプ230に接続されたコントローラ(た
とえば、オンチップ制御マイクロプロセッサ)240も
含む。コントローラ240は、システムインターフェー
スブロック210、フレーマ/マッパ220及びビット
ポンプ230と通信し、それらの間の動作を調整する。
たとえば、コントローラ240は、特に、フレーマ/マ
ッパ220及びビットポンプ230の選択されたレジス
タを既知の状態に初期化することにより、送受信機20
0の初期化処理を実行する。コントローラ240は、一
般に、周辺ブリッジによりメモリマッピングされた入力
/出力動作を用いて、データをマッパ/フレーマ220
に書き込んだりマッパ/フレーマ220から読み出した
りする。読み出し/書き込みメモリ動作は、デバッギン
グ、特性把握及び製品検査で使用されるものであるが、
一般に、組み込み自己検査モードを除いて、エンドユー
ザーアプリケーションでは使用されない。
【0038】しかしながら、コントローラ240は、送
受信機200の作動(初期化を含む)及び通信段階中、
フレーマ/マッパ220及びビットポンプ230のレジ
スタにアクセスして更新する。コントローラ240は、
性能特性及びビットポンプ属性(たとえば、フィルタ
長、利得及び信号スケールファクタ)等の情報を受け取
り、送受信機200を制御するための制御コマンドを提
供する。たとえば、ビットポンプ230に関して、コン
トローラ240は、制限なしに、係数更新を可能にし、
更新利得を選択し、たたみ込み及び遅延線更新を可能に
し、ノード選択を探求する。しかしながら、送受信機2
00がデータ透明(すなわち、ショータイム)に達する
と、ビットポンプ230は、例外事象が起こっていない
と仮定して、コントローラ240からの干渉を続けるこ
となく、データを処理することができる。システムイン
ターフェースブロック210に関して、コントローラ2
40は、構成及び制御リセット、診断、作動、埋込み動
作チャンネル処理及び他の機能のために用いられるシス
テムコマンド及び状態レジスタにアクセスする。また、
コントローラ240は、送受信機200の動作の全段階
の間、構成要素及びシステムの動作を同期化する際に複
雑に係わり合う。
【0039】図示の送受信機200は、単なる例示の目
的で提示されており、本発明の原理と両立性のある他の
送受信機構成を、アプリケーション指図通りに使用する
ことができる。
【0040】次に、図3に移ると、本発明の原理にした
がって構成されたビットポンプの一実施例300のブロ
ック図が示されている。また、ビットポンプ300は、
主に、送受信機と関連するデジタル信号処理を実行し、
伝送経路及び受信経路を含む。ビットポンプ300の種
々のブロックが示され、ビットポンプ300の送信部分
または及び受信部分に関して説明されているが、各ブロ
ックを構成する回路及びシステムは、伝送経路に沿って
伝搬するにせよ受信経路に沿って伝搬するにせよビット
ポンプ300に広がる信号に基づく機能を実行すること
が理解されるべきである。さらに、ビットポンプ300
の各ブロックと関連する機能は、事実上必ずしも別々で
はない。より明らかになるだろうが、これらの機能は、
統合されることがあり、リソースは、指定された目的を
達成するために他のブロックに関してある機能ブロック
から引き出される。最後に、本発明と関連する回路及び
システムは、ソフトウェア、専用もしくは結線された別
々のもしくは集積された回路、またはそれらの組み合わ
せで具体化することができる。
【0041】ビットポンプ300は、伝送経路の入力に
接続された順方向誤り訂正/マッパ305を含む。伝送
経路の入力に存在する信号は、種々のタイプの雑音、特
に、特性的に短い持続期間からなるが強度で広いスペク
トラム足跡を有するインパルス雑音にさらされることが
ある。より信頼できるリンクを提供するために、信頼で
きるインパルス雑音耐性を支援するために知られている
順方向誤り訂正符号化技術(たとえば、リードソロモン
符号)を使用するのが望ましい。さらに、インパルス雑
音免疫性は、順方向誤り訂正符号化をインターリービン
グと共に用いることによって、追加の冗長性なしにある
係数だけ乗算される。ここで、この係数は、インターリ
ービングの深さと呼ばれる。このように、順方向誤り訂
正/マッパ305は、ビットポンプ300の伝送経路の
入力に存在する伝送信号に順方向誤り訂正を提供する。
【0042】また、ビットポンプ300は、伝送経路に
おいて順方向誤り訂正/マッパ305に接続された前置
符号器306も含む。前置符号器(たとえば、通常、A
NSI委員会T1E1.4で定義されたHDSL2規格
におけるチャンネル前置符号器と呼ばれる)は、一般
に、ビットポンプ300の送信部分における決定帰還等
化機能を有効に実行する固定非直線フィルタである。よ
り詳細には、前置符号器306は、受信経路に沿って伝
搬する対応する受信信号がフィードフォワード等化段を
通過した後、カーソル後シンボル間干渉歪み(つまり、
経路歪みで生じた隣接データシンボル間の干渉)がほと
んどなくなるように、伝送される信号を予め歪ませる。
【0043】前置符号器306は、(図2に関して説明
されたコントローラ240と類似した)送受信機のコン
トローラにより、作動中ビットポンプ300の受信部分
内で計算される決定帰還等化係数でプログラムされる。
ショータイムにおける決定帰還等化器の代わりに前置符
号器(たとえば、トムリンソン−ハラシマ前置符号器)
を用いる動機付けは、決定帰還等化機能がビタビ復号器
と両立しがたいということである。ビタビ復号器より供
給される符号化利得と、雑音を増すことなく決定帰還等
化器より供給されるシンボル間干渉キャンセルとを同時
に実現するために、決定帰還等化器をショータイムにお
いて前置符号器306と置換するか、または、ビタビ復
号器及び決定帰還等化器を、減少状態シーケンス検出器
と置換するかのどちらかとすべきである。前置符号器3
06は、典型的に、減少状態シーケンス検出器より効率
が良いので、ビットポンプ300は、その送信部分に前
置符号器306を使用している。
【0044】したがって、前置符号器306は、ビット
ポンプ300の受信部分に関して決定帰還等化器329
及び雑音予測等化器330も使用する。決定帰還等化器
329及び雑音予測等化器330は、ビットポンプ30
0を動作させるのに必要な他の仕事と共に等化を実行す
るように作動中に訓練され、次いで、前置符号器306
と関連する機能を実行するようにショータイムにおいて
(コントローラコマンドで)再構成される。したがっ
て、前置符号器306の複雑さが減少する。前置符号器
306の入力信号は、順方向誤り訂正/マッパ305か
らのシンボルを含み、前置符号器306の出力は、この
シンボルレートでサンプリングされた実質的にホワイト
の一定分散された信号となる。
【0045】また、ビットポンプ300は、伝送経路に
おいて前置符号器306に接続された送信整形フィルタ
307も含む。送信整形フィルタ307は、典型的に
は、1xレートのデータを受け取って4xレートに改変
し、その結果生じる4xレート信号の電力スペクトラム
密度を整形する有限インパルス応答(非適応)デジタル
フィルタである。この有限インパルス応答フィルタは、
プログラム可能であり(すなわち、フィルタ係数がラン
ダムアクセスメモリ/レジスタに記憶される)、送信整
形フィルタのデフォルト設定は一般に不明であり、送信
整形フィルタ307は、パワーアップ時にコントローラ
でプログラムされることを意味する。本発明の模範的な
実施例では、送信整形フィルタ307は、DSLベース
の技術に適応することができ、HDSL2に関連する必
要条件と両立性がある。たとえば、フィルタ長(たとえ
ば、128タップ)は、HDSL2と関連する必要条件
を満足するように設計される。
【0046】送信整形フィルタ307のプログラム能力
は、ビットポンプ300にいくつかの利点を提供する。
第一に、ビットポンプ300を多レートまたはリピータ
アプリケーションに適用することが可能になる。また、
ビットポンプ300への線間インターフェースにおける
構成要素許容誤差において換算が行なわれる場合、シス
テム信号対雑音比スライサマージンを改善することがで
きる。すなわち、許容誤差がより狭くなることにより、
伝送スペクトラムを、HDSL2規格に示される上限に
もっと近づけることができる。
【0047】また、ビットポンプ300は、伝送経路に
おいて送信整形フィルタ307に接続された送信補間器
/リサンプラー308も含む。送信補間器/リサンプラ
ー308は、送信整形フィルタ307の出力を、それに
接続されたデジタル変調器309と両立性のあるサンプ
リングレートにアップサンプリングする。送信補間器/
リサンプラー308の構成は、一般に、従属接続された
積分器くし型補間器(たとえば、参照によりここに含ま
れる、“An Economical Class of Digital Filters for
Decimation and Interpolation,"by E.B.Hogenauer,In
stitute of Electronic and Electrical Engineers(IEE
E)Transactions on Acoustics,Speech,and Signal Proc
essing,Vol.ASSP-29,No.2,April 1981 を参照)に基づ
いた乗算器のない構成を使用して、4*Fbaudから72*
baudまでアップサンプリングし、それに続いて、1次
ラグランジェ(リニア)補間器が、72*Fbaud出力を
再サンプリングする。したがって、補間器は、18(す
なわち、72/4)の係数だけサンプリングレートを増
加させる。
【0048】従属接続積分器くし形補間器の次数(長
さ)を決定する場合、一般に2つの要件、すなわち、イ
メージ減衰及び通過帯域ドループがある。補間器は、信
号が、デジタル変調器309の整形された量子化雑音フ
ロアのレベル以下になるように、ベースバンド信号のイ
メージを抑圧するように設計される。4次従属接続積分
器くし形補間器は、伝送経路におけるイメージが、量子
化雑音のレベル以下(〜5dB)になるのを保証するの
に妥当なものとすべきである。
【0049】改変フィルタが選ばれると、このフィルタ
で生じたどんな通過帯域ドループも、伝送経路におい
て、典型的には送信整形フィルタ307で補正される。
この補正機能は、送信整形フィルタ307のピーク対2
乗平均平方根比を増加させるが、ドループを補正するた
めに追加された特別なピークは、デジタル変調器309
に到達する前に、従属接続積分器くし形補間器で除去さ
れるので、デジタル変調器309に到達する信号のピー
ク対2乗平均平方根比をあまり変えない。
【0050】上記の要件に加えて、従属接続積分器くし
形補間器の総合利得は、伝送経路において補正されるべ
きである。従属接続積分器くし形補間器は、送信整形フ
ィルタ307と関連する係数と共に、総合利得を補正す
るのに妥当なものとすべきである。
【0051】送信補間器/リサンプラー308のリサン
プラー部分(たとえば、リニア改変リサンプラー)は、
ビットポンプ300と関連するタイミング発生器345
で指定されたサンプリング位相と入力遅延線シフトにし
たがって補間器の出力を再サンプリングする。したがっ
て、送信補間器/リサンプラー308は、デジタル変調
器309に送り届けるために伝送信号に対するサンプリ
ング位相と周波数補正を提供する。
【0052】伝送経路において送信補間器/リサンプラ
ー308に接続されたデジタル変調器(たとえば、2次
変調器)309は、一般に、通過帯域中の雑音を最小に
するように整形された量子化雑音を伴う5レベル出力信
号を発生する。送信アナログフロントエンドインターフ
ェース310は、デジタル変調器309から5レベル量
子化出力信号を受け取り、この信号を(デジタル/アナ
ログコンバータで)アナログ信号に変換し、ビットポン
プ300の伝送経路の出力におけるインターフェースを
提供する。デジタル変調器309及び送信アナログフロ
ントエンドインターフェース310は共に、典型的に、
望ましい72xの転送レート(サンプルレート)を伴う
共通の144xクロックで動作する。これを促進するた
めに、送信アナログフロントエンドインターフェース3
10は、72xサンプル転送クロック信号を発生し、5
レベル量子化出力は、3ビットに符号化される。ビット
ポンプ300からの出力データは、サンプル転送クロッ
ク信号の立ち上がりエッジで変化し、送信アナログフロ
ントエンドインターフェース310は、サンプル転送ク
ロック信号の立ち下がりエッジでデジタル変調器309
の出力データをサンプリングする。
【0053】次に、ビットポンプ300の受信部分に移
ると、受信アナログフロントエンドインターフェース3
20が、ビットポンプ300の受信経路の入力に接続さ
れている。受信アナログフロントエンドインターフェー
ス320は、HDSL2経路からアナログ信号を受け取
り、この信号をそれと関連するアナログ/デジタルコン
バータでデジタル信号に変換する。アナログ/デジタル
コンバータ及びビットポンプ300は、典型的に、共通
の144xクロック及び72xの転送レート(サンプル
レート)で動作する。アナログ/デジタルコンバータ
は、好適には、3ビットバスに分類された3つの1ビッ
ト出力を含む。受信アナログフロントエンドインターフ
ェース320の出力におけるデータは、クロックパルス
の立ち上がりエッジで遷移し、ビットポンプ300は、
クロックパルスの立ち下がりエッジでアナログ/デジタ
ルコンバータ入力データをサンプリングする。
【0054】また、ビットポンプ300は、受信経路に
おいて受信アナログフロントエンドインターフェース3
20に接続された受信リサンプラー321も含む。受信
リサンプラー(たとえば、3次ラグランジェ改変段及び
リニア改変段を含む)は、受信アナログフロントエンド
インターフェース320からの3つの出力を、1つの出
力に併合し、この信号を再サンプリングして、ビットポ
ンプ300を用いる通信ネットワークの遠隔端末及び中
央局と関連するサンプリング位相を位相ロックさせる。
中央局において、送信及び受信タイミングは、一般に、
局部発振器にロックされ、したがって、端数の再サンプ
リングは不要である。遠隔端末において、タイミング発
生器345及び受信リサンプラー321と関連する信号
は、タイミング発生器345と関連する遠隔端末の局部
発振器に望ましいシンボルクロックを同期させるため
に、サンプリング位相、入力遅延線シフト及び出力サン
プル生成時間を必要とする。
【0055】また、ビットポンプ300は、受信経路に
おいて受信リサンプラー321に接続されたデシメータ
322も含む。デシメータ322は、受信リサンプラー
321の出力を72*Fbaudから2*Fbaudシンボルレー
トにダウンサンプリングする。デシメータ322は、一
般に、以下の従属接続されたフィルタ素子、すなわち、
72*Fbaudから8*Fbaudにダウンサンプリングする従
属接続積分器くし形でデシメータと、8*Fbaudから4*
baudにデシメートする5次電力対称デシメーションフ
ィルタと、4*Fbaudから2*Fbaudにデシメートする7
次電力対称デシメーションフィルタとを含む。
【0056】第1のデシメーションフィルタ素子は、送
信補間器/リサンプラー308で使用される構造と類似
の従属接続補間器くし形フィルタ構造に基づいた乗算器
のない構成を使用している。デシメーション比及び従属
接続積分器くし形フィルタ次数をを決定するために、以
下の2つのファクタ、すなわち、量子化雑音の別名化及
び通過帯域の減衰を使用することができる。一般に、出
力サンプルレートが低くなればなるほど、固定帯域幅の
通過帯域に関して通過帯域のエッジにおける減衰が大き
くなる。たとえば、4*Fbaud出力を生成するために1
8という従属接続積分器くし形デシメーション比を用い
ると、遠隔端末で受信される信号の通過帯域のエッジに
おける減衰は、〜68dBの量子化雑音抑圧を提供する
フィルタに対して〜2.8dBになるだろう。代わり
に、9という従属接続積分器くし形デシメーション比が
選択された場合は、通過帯域のエッジにおける減衰は、
〜95dBの量子化雑音抑圧を伴う〜0.7dBまで縮
小される。アナログ/デジタルコンバータ性能を妨げな
いようにデシメータ322を保つためには、9のデシメ
ーション比と5のフィルタ次数が提案される。
【0057】第2のデシメーションフィルタ素子は、電
力対称楕円インパルス応答フィルタ構成に基づく、基準
符号がアラビア数字の乗算器構成を使用している。これ
らのフィルタは、等リップル楕円フィルタに基づいてい
るが、通過帯域及び停止帯域は、もはや等波状ではない
ので、係数量子化から生じるフィルタは、一般に楕円状
とはみなされない。それにもかかわらず、電力対称特性
は、係数量子化後も維持される。受け入れ可能な停止帯
域減衰に対して、通過帯域リップルは取るに足らなくな
ることを保証するのが、この特性である。第2のデシメ
ーションフィルタは、4次電力対称デシメーションフィ
ルタである。
【0058】また、第3のデシメーションフィルタ素子
は、電力対称無限インパルス応答フィルタ構成を使用し
ている。この第3のデシメーションフィルタは、7次電
力対称デシメーションフィルタである。したがって、デ
シメータ322により、サンプリング位相及び周波数補
正を、受信経路に沿って伝搬する受信信号に基づいて行
なうことができる。これらのフィルタ素子と関連する設
計基準のより良い理解のために、参照によりここに含ま
れる“Multirate Systems and Fiter Banks,"by P.P.Va
idyanathan,Prentice Hall Signal Processing Series,
Chap.5,Section5.3,pp.211-213,July 1992を参照された
い。
【0059】また、ビットポンプ300は、受信経路に
おいてデシメータ322に接続されたDCキャンセラー
323も含む。デジタル/アナログコンバータ等の固定
点構成要素の存在時、キャンセルされるエコー信号中に
寄生DC成分がある可能性がある。この成分は、残差エ
コー2乗平均平方根値に影響を与えないが、伝送信号の
欠如に起因してフィードフォワード及び決定帰還等化組
み合わせに関する心配を提供する。この人工物は、定常
動作におけるスライサの2乗平均された誤りの1dBほ
どの原因となっている。DCキャンセラー323(たと
えば、1の定常値に適応する1タップ最小2乗平均フィ
ルタを含む)は、この劣化を軽減するように設計され
る。
【0060】また、ビットポンプ300は、伝送経路と
受信経路間に挿入されたエコーキャンセル段325も含
む。エコーキャンセル段325は、実質的に、ビットポ
ンプ300のダイナミックレンジ全体にわたってリニア
なエコーをキャンセルする。エコーキャンセル段315
は、主及び副エコーキャンセル段(たとえば、ハイブリ
ッドデジタルフィルタ)に分割して、エコーをさらに限
定して最終的に軽減する際に支援することができる。エ
コーキャンセル段325の一実施例の説明は、図4に関
して以下に行なわれるので、詳細な説明は、ここでは提
示されない。
【0061】また、ビットポンプ300は、受信経路に
おいてDCキャンセラー323に接続されたデジタル自
動利得制御器326も含む。このデジタル自動利得制御
器326により、ビットポンプ300は、エコーキャン
セル段325に続くデータ精度を加工することができ
る。また、デジタル自動利得制御器326は、最小2乗
平均アルゴリズムを使用して、正規化せずにフィードフ
ォワード等化機能をトレーニングする。
【0062】より詳細には、デジタル自動利得制御器3
26は、出力信号変動を固定することにより(一般に、
アナログ/デジタルコンバータ及びデジタル/アナログ
/デジタルコンバータの信号ピークを)望ましいレベル
にクリップする見込みを制限する。この動作の副次効果
は、フィードフォワード等化最小2乗平均アルゴリズム
における誤り正規化の必要性を緩和すると共に、フィー
ドフォワード等化係数のダイナミックレンジ必要条件を
軽減することである。
【0063】また、ビットポンプ300は、受信経路に
おいてDCキャンセラー323及びエコーキャンセル段
325に接続された等化器も含む。この等化器は、フィ
ードフォワード等化器327、決定帰還等化器329及
び雑音予測等化器330を含む。フィードフォワード等
化器327は、決定帰還等化器329と協働して、雑音
をホワイト化すると共に受信経路と関連する直線歪みを
等化する。たとえば、384タップを備えたフィードフ
ォワード等化器327は、より高いレベルの標準的な雑
音のケースにおける最適(信号対雑音比マージン)性能
の0.2dB内に入ることができる。雑音予測等化器3
30は、等化作用後の誤り信号に残されることがあるど
んな相関も除去する。また、雑音予測等化器330は、
ビットポンプ300内の収束を速める。等化器の部分
は、前置符号器306の一部となるようにショータイム
において再構成することができる。
【0064】また、ビットポンプ300は、受信経路に
おいて等化器との加算ノードに接続されたスライサー3
28及びビタビ復号器/デマッパ331も含む。スライ
サー328は、エコーキャンセル段325と関連する信
号を含むビットポンプ300におけるパルス振幅変調信
号をスライスするように構成されたシンボル毎復号器で
ある。ビタビ復号器/デマッパ331は、HDSL2規
格で推奨されている512状態符号を復号し、ビットポ
ンプ300の受信経路の出力から出る受信信号をデマッ
ピングする。
【0065】また、ビットポンプ300は、タイミング
回復器340及びタイミング発生器345も含む。タイ
ミング回復器340は、非常にわずかなジッタを伴うサ
ンプリングタイミングの非常に細かい制御を可能にす
る。たとえば、遠隔端末における伝送ジッタは、一般
に、ジッタエコーキャンセラーが必要ないほど小さい。
タイミング発生器345は、タイミング回復器340
と、送信補間器/リサンプラー308の送信リサンプラ
ーと、受信リサンプラー321との間の近くに配置され
ている。タイミング回復器340は、一般に、位相検出
器及び周波数積分器である。バースト位相誤り訂正と、
更新される周波数推定は、一般に、タイミング回復によ
り400シンボル毎に計算され、タイミング発生器34
5に送られて、送信リサンプラー及び受信リサンプラー
321を制御するのに使用される。
【0066】タイミング発生器345と送信及び受信リ
サンプラー321において、公称サンプリングレート
は、72*Fbaudであり、それにより、サンプリング位
相を上記に説明したように72xサンプルに関して維持
することができる。さらに、タイミング発生器345の
種々の構成要素は、送信及び受信サンプルが発生すべき
時及び送信及び受信入力遅延線が進められべき時を指示
する中央状態マシンで制御される。
【0067】代表的なビットポンプ300は、単なる例
示の目的で提示されており、本発明の原理と両立性のあ
る他のビットポンプ構成を、アプリケーションが指示す
るとおりに使用することができる。
【0068】次に図4に移ると、本発明の原理にしたが
って構成された分離回路430の一実施例を含むエコー
キャンセルシステム400のブロック図が示されてい
る。エコーキャンセルシステム400は、伝送経路40
1に接続された副エコーキャンセル段410と、伝送経
路遅延411に接続され、フィルタ係数415を発生す
る主エコーキャンセル段420とを含む。また、エコー
キャンセルシステム400は、主エコーキャンセル段4
20及び受信経路遅延412に接続された受信経路加算
ノード413を含む。受信経路遅延412は、さらに受
信経路405に接続されている。
【0069】また、エコーキャンセルシステム400
は、分離回路430も含む。分離回路430は、副エコ
ーキャンセル段410及び受信経路405に接続された
第1の分離加算ノード431を含む。また、分離回路4
30は、第1の分離加算ノード431に接続された等化
器/スライサー段432と、等化器/スライサー段43
2に接続されたシンボル誤り訂正段440とを有するシ
ンボル判定回路450を含む。また、分離回路430
は、シンボル誤り訂正段440に接続された推定器段4
33も含む。また、分離回路430は、推定器段433
及び受信経路加算ノード413に接続された第2の分離
加算ノード460も含む。主エコーキャンセル段420
及び推定器段433は、第2の分離加算ノード460か
らデータ465を受け取るのに適応するように接続され
ている。
【0070】分離回路430は、エコーの残差レベルを
判定し、さらにエコーを軽減する。示された実施例にお
いて、シンボル判定回路450は、実質的にエコーがな
くなった、受信経路405に沿って伝搬する受信信号を
受け入れ、受信信号と関連するシンボルを判定する。シ
ンボル判定回路450に接続された推定器段433は、
このシンボルを受け取り、推定された受信信号を提供す
る。分離回路430は、推定された受信信号と、主エコ
ーキャンセル段420で発生するエコーキャンセル信号
と、(受信経路遅延412を介して)遅延された受信信
号との関数として、エコーの残差レベルを表わすデータ
465を発生する。
【0071】エコーキャンセルシステム400は、エコ
ーキャンセルシステム400を役立つように使用するビ
ットポンプ(たとえば、図3に示されるビットポンプ3
00)の全ダイナミックレンジにわたってリニアなエコ
ーをキャンセルするように設計される。特に、エコーキ
ャンセルシステム400の理想的性能から大いに逸脱す
ると、低い乃至最小の雑音状態の下では、そのループ範
囲による効果は実質的にない。示された実施例では、エ
コーキャンセルシステム400の構成は、2つのエコー
キャンセル段、すなわち、副エコーキャンセル段410
及び主エコーキャンセル段420の使用を含む。副エコ
ーキャンセル段410及び主エコーキャンセル段420
は、主エコーキャンセル段420で生成されて共にアク
セス可能な共通メモリ位置に記憶されたフィルタ係数4
15を共有し、それにより、各々のエコーキャンセル信
号を発生する。副エコーキャンセル段410は、ビット
ポンプの前置符号器(たとえば、トムリンソン−ハラシ
マ前置符号器)から受け取った伝送経路401の伝送信
号のたたみ込みのみを実行する。
【0072】前置符号器からの信号と受信信号は、それ
ぞれ、伝送及び受信経路遅延411,412で適当に遅
延される。この遅延構成は、シンボル判定回路450及
び推定器段433で生じる信号伝搬遅延に適応してい
る。等化器/スライサー段432、シンボル誤り訂正段
440及び推定器段433は協働して、受信経路加算ノ
ード413から受け取ったエコーの残差レベルから受信
信号の一部を分離する。この作用により、残差エコーレ
ベルは、第2の分離加算ノード460からのデータ46
5のかなりの部分になることができる。次いで、データ
465は、主エコーキャンセル段420で使用され、共
有されるフィルタ係数415が適応するように生成され
る。好適には、データ465(主にエコーの残差レベル
を表わす)は、もはや受信号でマスクされないので、さ
らに減少する。したがって、残差レベルをゼロの理想値
に近いより小さな値に軽減するフィルタ係数415を発
生させることができる。
【0073】この構成と関連する他の利点は、ショータ
イム動作中の更新及び妨害または他の外乱の両方に適応
する高められた能力である。定常状態またはまたはショ
ータイム動作中の周囲温度の変化または回転によって、
相当な外乱が生じることがある。この外乱は、典型的
に、従来のエコーキャンセラーのシステム性能のかなり
の劣化を引き起こす。特に、これは、割り当てられた信
号対雑音マージンの4.7dBほどの原因となることが
ある。
【0074】半二重通信動作モードでは、システムパラ
メータの更新は、システムが(システム動作ポイント
で)非常に高い信号対雑音比で適応するので、問題を表
わさない。しかしながら、全二重通信動作モードでは、
早い周囲変化の追跡は、等化器/スライサー段432用
のエコーのような信号と、エコーキャンセルシステム4
00の更新用の受信信号との干渉の存在に起因する重大
な問題を生じることがある。受信信号が、エコーよりか
なり大きい場合は、全二重通信更新期間中の適応レート
は、受信信号の一部がデータ465から除去されなけれ
ば、非常に遅くなることがある。受信信号の一部の除去
により、データ465中のエコーの残差レベルを有効に
増大させると、エコーキャンセルシステム400の更新
能力が高められる。
【0075】等化器/スライサー段432の等化部分
は、フィードフォワード等化器436、決定帰還等化器
437及び雑音予測等化器438を含み、これらは、最
小2乗平均適応フィルタとして動作する。前述のよう
に、フィードフォワード等化器436及び決定帰還等化
器437は協働して、雑音をホワイト化すると共に、チ
ャンネルで生じた直線歪みを等化する。雑音予測等化器
438は、等化後に残されることがあるどんな相関も除
去するように作用する。雑音予測等化器438は、作動
中エコーキャンセルシステム400のトレーニングを速
める。したがって、図示の実施例における雑音予測等化
器438の使用は、エコーキャンセルシステム400の
性能とさらにビットポンプとに重要な利点を提供する。
【0076】フィードフォワード等化器436は、一般
にボーレートの2倍で動作し、最小2乗平均アルゴリズ
ムにより適応され、後処理前にボーレートにデシメート
される出力を提供する。決定帰還等化器437は、ボー
レートで動作し、最小2乗平均アルゴリズムにより適応
される。雑音予測等化器438は、ボーレートで動作
し、同様に最小2乗平均アルゴリズムにより適応され
る。適切なタイミングで、フィードフォワード等化器4
36及び決定帰還等化器437の組み合わせは、スライ
サー439の入力における雑音をホワイト化し、それに
より、より良い性能が提供される。しかしながら、雑音
予測等化器438は、スライサー439の入力における
雑音をもっと早くホワイト化する。
【0077】決定帰還等化器437及び雑音予測等化器
438係数は、ゼロに初期化される。フィードフォワー
ド等化器436は、ゼロでない1つのタップで初期化す
る。このゼロでないタップの位置は、フィードフォワー
ド等化器436内のカーソル位置を決定する。図示の実
施例では、このカーソル位置は、フィードフォワード等
化器436の長さ対性能を斟酌したタップ70にある。
この位置により、カーソルは、受け入れ可能な性能を維
持しながら、チャンネルの温度変化に起因して移動する
ことができる。
【0078】図示の実施例では、スライサー439(受
信信号と関連するシンボルを判定するシンボル毎復号
器)は、エコーキャンセルシステム400における(モ
ジュロを伴う)16パルス振幅変調信号をスライスす
る。スライサー439は、ショータイム更新中フィード
フォワード等化器436のための誤り信号を得るのに用
いられる16レベルスライサーである。ビットポンプ中
の他のスライサー(たとえば、プログラム可能なスライ
サー)は、(モジュロなしの)2パルス振幅変調信号を
スライスし、また、必要な通りに、4パルス振幅変調信
号及び8パルス振幅変調信号をスライスする能力を有す
る。
【0079】シンボル誤り訂正段440は、より高い妨
害信号またはより低い信号対雑音比状態が生じた場合で
さえ、分離回路430における適切なシンボルの発生に
より、エコーキャンセルシステム400の厳しい動作を
提供する。模範的な実施例では、シンボル誤り訂正段4
40は、ビタビ復号器と重み付けロジックとを使用し
て、等化器/スライサー段432のみの使用に勝る6デ
シベル信号対雑音比の利点を提供する。この利点は、特
に、低い信号対雑音比、とりわけ20〜22dBに近い
信号対雑音比において高められる。
【0080】推定器段433に関して、受信信号は、エ
コーキャンセル動作に対してかなりの減損の構成要素と
なるので、受信信号自体はキャンセルされるべきであ
る。したがって、推定器段433の機能は、受信信号の
遅延された変形を推定することであり、それにより、推
定された受信信号が発生する。この動作の力は、最小2
乗逆数問題の有限長ウィーナー解法に対応する、リニア
な分数的に間隔が置かれた有限インパルス応答−最小2
乗平均等化と類似している。
【0081】推定器段433は、逆フィードフォワード
等化器434をチャンネル推定器として使用する。推定
器段433は、スライサー439で回復されるシンボル
を用いる有限インパルス応答フィルタ435を含む。シ
ンボルは、受信経路加算ノード413より提供される合
成信号中に存在する受信信号部分を推定するためにシン
ボルレートの2倍に再サンプリングされる。逆フィード
フォワード等化器434は、データ465を主エコーキ
ャンセル段420で使用されるゼロにしようとしなが
ら、最小2乗平均法を用いることにより適応される。
【0082】推定器段433のいくつかの重要な性能仮
定は、次の通り要約することができる。第一に、スライ
サー439における雑音信号は、実質的にゼロ平均でホ
ワイトになる。これは、フィードフォワード等化器43
6と関連する目的は、雑音スペクトラムをホワイトにす
ることであるので、妥当である。第二に、スライサー4
39における雑音信号は、受信シンボルと相関しない。
最後に、受信シンボルは、規格に従順な伝送により、実
質的にホワイトで相関しない。
【0083】推定器段433の収束特性は、スライサー
439の信号対雑音比性能で制限される。漸近的に、時
間と逆フィードフォワード等化器長の両方において、受
信信号のキャンセルは、スライサー439における信号
対雑音比とほぼ同等になる。制限されたトレーニング時
間及び長さにより、推定器段433は、エコーキャンセ
ルシステム400を備えた送受信機(及びビットポン
プ)を用いる通信ネットワークの中央局側で約21dB
の受信信号減少を提供し、遠隔端末側で約26dBの受
信信号減少を提供する。推定器段433の性能は、信号
対雑音比マージンが少ない場合ではより重要になる。エ
コーキャンセルシステム400に対する更新の開始に基
づく最小の性能劣化を保証するために、システムトレー
ニングは、漸近定常状態性能が達成されるまで持続しな
ければならず、これは、図示の実施例では約4秒であ
る。
【0084】次に、図5に移ると、本発明の原理にした
がって構成されたシンボル誤り訂正段500の一実施例
のブロック図が示されている。シンボル誤り訂正段50
0は、ビタビ復号器505と、ビタビ復号器505に接
続されたたたみ込み符号器510と、たたみ込み符号器
510に接続された質問ロジック515とを含む。ま
た、シンボル誤り訂正段500は、スライサー525に
も接続され、先入れ先出し記憶装置530とフロアロジ
ック535を含む。ビタビ復号器505及び先入れ先出
し記憶装置530は、スライサー535に接続され、フ
ロアロジック535は、先入れ先出し記憶装置530に
接続されている。
【0085】また、シンボル誤り訂正段500は、誤り
訂正信号発生ロジック540及び加算ノード550も含
む。誤り訂正信号発生ロジック540は、たたみ込み符
号器510、先入れ先出し記憶装置530及びフロアロ
ジック535に接続されている。加算ノード550は、
質問ロジック515、誤り訂正信号発生ロジック540
及びフロアロジック535に接続され、たとえば、推定
器段(図4に示される推定器段433等)に出力を供給
する。
【0086】図4を参照すると、推定器段433の役割
は、主に、受信経路加算ノード413において受信信号
を除去することである。この仕事を実行するために、推
定器段433は、一般に、入力としてシンボル(すなわ
ち、プリモジュロ動作情報)を受け取り、係数としてフ
ィードフォワード等化器436チャンネルのゼロ強制逆
数を近似する。受け取ったシンボルは、スライサー52
5と、シンボルを運搬する先入れ先出し記憶装置530
の組み合わせの出力として利用可能である。入力が“モ
ジュロ化されない”のを可能にしながら、シンボル検出
を行なうために、拡張されたスライサーを用いることが
できる。
【0087】しかしながら、より低い信号対雑音比状態
では、スライス動作は、シンボルの10パーセントくら
いの誤った結果を生じることがある。これらの誤りは、
推定器段433を介して受信経路加算ノード413に伝
搬し、ここで、副及び主エコーキャンセル段410,4
20の係数の変化を発生させることがある。この作用
は、信号対雑音比をさらに減少させる傾向があり、それ
により、ビットポンプは、連続的に劣化する性能の悪い
サイクルに押し込まれることがある。
【0088】次に、図5のシンボル誤り訂正段500に
戻ると、シンボル誤り訂正段500は、このような問題
の救済策を提供する。推定器段のための受信シンボルの
生成の際にビタビ復号器505を含めると、シンボル判
定の精度が高まり、したがって、ビットポンプの総合品
質が改善される。シンボル誤り訂正段500は、その出
力におけるシンボルを精製するために3つの情報ストリ
ームを使用する。第1の情報ストリームは、ビタビ復号
器505、たたみ込み符号器510及び質問ロジック5
15の組み合わせを含む。この第1の情報ストリーム
は、拡張されたスライサー組み合わせに勝る約5dBま
での信号対雑音比改善を伴う、回復された高精度伝送さ
れるビットの一因となる。
【0089】第2の情報ストリームは、信号モジュロ情
報の一因となる、フロアロジック535及び拡張された
スライサーの組み合わせを含む。第3の情報ストリーム
は、誤りのあるスライスで生じたモジュロ情報における
誤りを訂正する、誤り訂正信号発生ロジック540を含
む。情報の組み合わせにより、シンボル及びそれぞれの
モジュロの回復精度が高くなり、したがって、推定器段
の精度がより良くなる。シンボル誤り訂正段500の動
作シーケンスは、図示の実施例に関して以下に説明され
る。
【0090】ビタビ復号器505は、典型的に、64ビ
ットトレースバック長を用いてその改善を達成し、次い
で、この改善は、たたみ込み符号器510の段階に送ら
れる。たたみ込み符号器510の出力は、質問ロジック
515で監視される。この出力がゼロより小さければ、
質問ロジック515は、加算ノード550に情報を提供
する前にそれに1を加算する。この出力がゼロより大き
ければ、情報は、変化しない状態で加算ノード550に
提供される。この出力は、推定器段に伝えられる伝送ビ
ットを含む。モジュロ情報は、スライスされたシンボル
から抽出される。スライサー525の出力は、ビタビ復
号器505の出力で整列するために、ビタビ復号器50
5の64ビットトレースバック長の深さだけ、先入れ先
出し記憶装置530で遅延される。
【0091】次いで、3つの重要な情報部分は、情報ス
トリームから抽出される。すなわち、スライスされた値
に基づくフロア動作を表わすスライスされた値より小さ
い第1の整数と、この整数の(2で割り切れることを表
わす)パリティと、フロア動作中に捨てられる部分の最
初のビットである。たたみ込み符号器510の出力の符
号と、パリティと、捨てられる部分の最初のビットとの
組み合わせは、モジュロ及びフロア境界における不適切
なスライスに起因する誤り訂正を実行するために使用さ
れる。誤り訂正ルールと誤り訂正状態の一例は、以下の
表1と図6に関して示される。
【0092】次に、図6に移ると、図5のシンボル誤り
訂正段500の自明でない誤り訂正係数の判定に導く誤
り訂正状態の代表的なコレクションを表わすモジュロ線
図が示されている。この誤り訂正状態のコレクション
は、第1、第2、第3及び第4の誤り訂正状態600,
605,610,615を含み、これらは、図5の参照
を続けながら下文に説明される。誤り訂正状態600,
605,610,615は各々、モジュロ値mに合わせ
られた線図上にプロットされる。これらのモジュロ線図
は、ゼロ交差境界2m、上部モジュロ境界2m+1およ
び下部モジュロ境界2m−1を表わす。また、誤り訂正
状態600,605,610,615は各々、以下の表
1でさらに定義される図5の誤り訂正信号発生ロジック
540に対する入力パラメータA(モジュロのパリティ
を表わす)、B(たたみ込み符号器510の出力の符号
を表わす)、及びC(フロア動作時の最初の捨てられた
ビットを表わす)の特別なケースを表わす。
【表2】
【0093】表1は、誤り訂正信号発生ロジック540
に対する8つの可能性のある入力組み合わせを表わす8
つのことなるケースを示す。表1に示されているよう
に、ケース1の誤り訂正信号発生ロジック540に対す
る3つの入力(A=0,B=−1,C=0)は、−1の
自明でない誤り訂正係数を発生する。図6は、これが、
スライサー525がモジュロゼロ交差境界2m以上を検
出しかつビタビ復号器505がモジュロゼロ交差境界2
m以下を検出した場合の第1の誤り訂正状態600を表
わしていることを示す。
【0094】同様に、表1のケース8に対応する第2の
誤り訂正状態605は、1の相補的な自明でない誤り訂
正係数を生じる、第1の誤り訂正状態600(すなわ
ち、ケース1)に対して相補的な状態を表わす。
【0095】同様に、ケース2に相当する第3の誤り訂
正状態610と、ケース7に相当するその相補的な第4
の誤り訂正状態615は、それぞれ、1および−1の誤
り訂正係数を発生する。表1は、ケース3,4,5及び
6が、誤り訂正がないことを表わす0(ゼロ)の自明な
誤り訂正係数を発生することを示す。
【0096】ケース2及び7においては、モジュロ境界
は交差されており、モジュロ値の誤り訂正が必要であ
る。スライスされたシンボルにおけるモジュロの数のパ
リティ(すなわち、スライスされたシンボルのフロアの
パリティ)の誤り訂正情報を計算するために、たたみ込
み符号器510の出力の符号が使用される。しかしなが
ら、その情報だけが使用される場合は、ケース7は、ケ
ース4と区別が付かず、モジュロ数の誤り訂正は不要で
ある。この問題を緩和するために、モジュロ境界内のス
ライスされたシンボルの位置の追加情報が使用される。
この情報は、フロア動作中に捨てられたデータの最初の
ビットより得られる。このビットは、モジュロ境界内の
スライスされたシンボルの位置を与え、ここでは、境界
を横切るわずかな誤りも、確実に検出される。
【0097】先の図面に関して示され、説明された分離
回路及びシンボル誤り訂正段を含むエコーキャンセルシ
ステムの実施例は、単なる例示の目的で提示されてお
り、アプリケーションが指示するように、本発明の原理
と両立性のある他の構成を使用することができることが
理解されるべきである。
【0098】要約すれば、本発明は、一態様において、
受信信号からエコーの残差レベルを識別して、エコーを
より完全に減衰させる分離回路を紹介している。残差レ
ベルを識別する能力は、受信信号を推定して、合成され
た残差エコーレベルと受信信号から分離する能力に依存
している。本発明は、広い信号対雑音比にわたって受信
信号を確立するように高められた能力を使用する。その
結果、エコーキャンセルシステムは、エコーを以前に達
成できなかったレベルまで減少させ、それにより、ビッ
トポンプを用いるネットワークを横断する通信トラフィ
ック(たとえば、音声、ビデオまたはデータ)の忠実度
が増大する。
【0099】一般に、デジタル通信と、この技術を支援
する規格及びシステムを含むデジタル加入者線サービス
をもっと良く理解するために、参照によりここに含まれ
る、“Understanding Digital Subscriber Line Techno
logy" by Thomas Starr, Peter Silverma, and John M.
Coiffi, Prentice Hall(1988)、及び“Digital Commun
ication" by Edward A. Lee and David G. Messerschmi
tt, Kluwer AcademicPublishers(1994)を参照された
い。
【0100】本発明が詳細に説明されたが、当業者は、
その最も広い形態の本発明の精神及び範囲から逸脱する
ことなく、ここに種々の変更、置換及び改造をすること
ができることを理解すべきである。
【図面の簡単な説明】
【図1】本発明の原理にしたがって構成された送受信機
の一実施例が動作できる通信ネットワークの一実施例を
示すシステムレベル線図である。
【図2】本発明の原理にしたがって構成された送受信機
の一実施例を示すブロック図である。
【図3】本発明の原理にしたがって構成されたビットポ
ンプの一実施例を示すブロック図である。
【図4】本発明の原理にしたがって構成された分離回路
の一実施例を含むエコーキャンセルシステムのブロック
図である。
【図5】本発明の原理にしたがって構成されたシンボル
誤り訂正段の一実施例のブロック図である。
【図6】図5のシンボル誤り訂正段の自明でない誤り訂
正係数の判定に至る誤り訂正状態の代表的なコレクショ
ンを説明するモジュロ線図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マンディープ シング チャドハ アメリカ合衆国 78732 テキサス,オー スチン,キャニオン グレン サークル 4049 (72)発明者 シャウン ロバート マックキャスリン アメリカ合衆国 78610 テキサス,ブダ, レイジャーウッズ ドライヴ 505 (72)発明者 マイル ミリサヴルジェヴィック アメリカ合衆国 78704 テキサス,オー スチン,ナンバー509,サウス ラマー ブウルヴァード 3816 Fターム(参考) 5K027 DD10 5K046 AA01 BB01 BB05 HH42 HH71

Claims (35)

    【特許請求の範囲】
  1. 【請求項1】 ビットポンプの伝送及び受信経路間に接
    続可能であり、エコーキャンセル信号を発生するように
    適応されたエコーキャンセルシステムと共に使用するた
    めの分離回路であって、 該受信経路に沿って伝搬する、実質的にエコーのない受
    信信号を受け入れて、該受信信号と関連するシンボルを
    判定するように構成されたシンボル判定回路と、 該シンボル判定回路に接続され、該シンボルを受け取っ
    て、推定された受信信号を供給するように構成された推
    定器段とを含み、該推定された受信信号及び該エコーキ
    ャンセル信号の関数として、該エコーの残差レベルを表
    わすデータを発生するように構成されている分離回路。
  2. 【請求項2】 請求項1記載の分離回路において、前記
    シンボル判定回路は、前記シンボルを判定するように構
    成された等化器/スライサー段と、前記シンボルを精製
    するように構成されたシンボル誤り訂正段とを含む分離
    回路。
  3. 【請求項3】 請求項2記載の分離回路において、前記
    シンボル誤り訂正段は、前記シンボルを受け取って、前
    記シンボルの信号対雑音比を高めるように構成されたビ
    タビ復号器を含む分離回路。
  4. 【請求項4】 請求項2記載の分離回路において、前記
    シンボル誤り訂正段は、前記シンボルと関連するシンボ
    ル間干渉を減らすように構成されたたたみ込み符号器を
    含む分離回路。
  5. 【請求項5】 請求項2記載の分離回路において、前記
    シンボル誤り訂正段は、誤り訂正信号及びモジュロオフ
    セット信号を供給して、前記シンボルを精製するように
    構成されたロジック回路を含む分離回路。
  6. 【請求項6】 請求項1記載の分離回路において、前記
    推定器段は、逆フィードフォワード等化器と有限インパ
    ルス応答フィルタを含む分離回路。
  7. 【請求項7】 請求項1記載の分離回路において、前記
    エコーキャンセルシステムは、主及び副エコーキャンセ
    ル段を含む分離回路。
  8. 【請求項8】 ビットポンプの伝送及び受信経路間に接
    続可能であり、エコーキャンセル信号を発生するエコー
    キャンセルシステムと共に使用するために、該受信経路
    に沿って伝搬する受信信号と関連するエコーの残差レベ
    ルを判定する方法であって、 実質的に該エコーのない受信信号を受け入れることと、 該受信信号と関連するシンボルを判定することと、 該シンボルの関数として推定された受信信号を供給する
    ことと、 該推定された受信信号及び該エコーキャンセル信号の関
    数として、該残差レベルを表わすデータを発生すること
    とを含む方法。
  9. 【請求項9】 請求項8記載の方法において、前記シン
    ボルを判定することは、前記シンボルを精製することを
    含む方法。
  10. 【請求項10】 請求項9記載の方法において、前記シ
    ンボルを精製することは、前記シンボルの信号対雑音比
    を高めることを含む方法。
  11. 【請求項11】 請求項9記載の方法において、前記シ
    ンボルを精製することは、前記シンボルと関連するシン
    ボル間干渉を減少させることを含む方法。
  12. 【請求項12】 請求項9記載の方法において、前記シ
    ンボルを精製することは、誤り訂正信号及びモジュロオ
    フセット信号を用いることを含む方法。
  13. 【請求項13】 請求項8記載の方法において、前記供
    給することは、逆フィードフォワード等化器及び有限イ
    ンパルス応答フィルタを含む推定器段で実行される方
    法。
  14. 【請求項14】 請求項8記載の方法において、前記エ
    コーキャンセルシステムは、主及び副エコーキャンセル
    段を含む方法。
  15. 【請求項15】 ビットポンプの伝送及び受信経路間に
    接続されたエコーキャンセルシステムであって、 エコーキャンセル信号を発生するエコーキャンセル段
    と、 該エコーキャンセル段に接続され、 該受信経路に沿って伝搬する、実質的にエコーのない受
    信信号を受け入れて、該受信信号と関連するシンボルを
    判定するシンボル判定回路と、 該シンボル判定回路に接続され、該シンボルを受け取っ
    て、推定された受信信号を供給する推定器段とを含む分
    離回路とを含み、該分離回路は、該推定された受信信号
    及び該エコーキャンセル信号の関数として、該エコーの
    残差レベルを表わすデータを発生するエコーキャンセル
    システム。
  16. 【請求項16】 請求項15記載のエコーキャンセルシ
    ステムにおいて、前記シンボル判定回路は、前記シンボ
    ルを判定する等化器/スライサー段と、前記シンボルを
    精製するシンボル誤り訂正段とを含むエコーキャンセル
    システム。
  17. 【請求項17】 請求項16記載のエコーキャンセルシ
    ステムにおいて、前記シンボル誤り訂正段は、前記シン
    ボルを受け取って、前記シンボルの信号対雑音比を高め
    るビタビ復号器を含むエコーキャンセルシステム。
  18. 【請求項18】 請求項16記載のエコーキャンセルシ
    ステムにおいて、前記シンボル誤り訂正段は、前記シン
    ボルと関連するシンボル間干渉を減少させるたたみ込み
    符号器を含むエコーキャンセルシステム。
  19. 【請求項19】 請求項16記載のエコーキャンセルシ
    ステムにおいて、前記シンボル誤り訂正段は、誤り訂正
    信号及びモジュロオフセット信号を供給して、前記シン
    ボルを精製するロジック回路を含むエコーキャンセルシ
    ステム。
  20. 【請求項20】 請求項15記載のエコーキャンセルシ
    ステムにおいて、前記推定器段は、逆フィードフォワー
    ド等化器と有限インパルス応答フィルタを含むエコーキ
    ャンセルシステム。
  21. 【請求項21】 請求項15記載のエコーキャンセルシ
    ステムにおいて、前記エコーキャンセル段は、主及び副
    エコーキャンセル段を含むエコーキャンセルシステム。
  22. 【請求項22】 伝送及び受信経路を有するビットポン
    プであって、 該伝送経路に接続され、該伝送経路に沿って伝搬する伝
    送信号を予め調整する前置符号器と、 該前置符号器に接続され、該伝送信号と関連する雑音を
    減少させる変調器と、 該受信経路に接続され、該ビットポンプで受信した受信
    信号をデジタルフォーマットに変換するアナログ/デジ
    タルコンバータと、 該アナログ/デジタルコンバータに接続され、該受信経
    路に沿って伝搬する該受信信号をダウンサンプリングす
    るデシメータと、 該伝送経路と受信経路間に接続され、該受信信号中のエ
    コーを減衰させるエコーキャンセルシステムであって、
    エコーキャンセル信号を発生するエコーキャンセル段
    と、該エコーキャンセル段に接続された分離回路とを含
    むエコーキャンセルシステムとを含み、 該分離回路は、 実質的に該エコーのない該受信信号を受け入れ、該受信
    信号と関連するシンボルを判定するシンボル判定回路
    と、 該シンボル判定回路に接続され、該シンボルを受け取っ
    て、推定された受信信号を供給する推定器段とを含み、 該分離回路は、該推定された受信信号及び該エコーキャ
    ンセル信号の関数として、該エコーの残差レベルを表わ
    すデータを発生するビットポンプ。
  23. 【請求項23】 請求項22記載のビットポンプにおい
    て、前記シンボル判定回路は、前記シンボルを判定する
    等化器/スライサー段と、前記シンボルを精製するシン
    ボル誤り訂正段とを含むビットポンプ。
  24. 【請求項24】 請求項23記載のビットポンプにおい
    て、前記シンボル誤り訂正段は、前記シンボルを受け取
    って、前記シンボルの信号対雑音比を高めるビタビ復号
    器を含むビットポンプ。
  25. 【請求項25】 請求項23記載のビットポンプにおい
    て、前記シンボル誤り訂正段は、前記シンボルと関連す
    るシンボル間干渉を減少させるたたみ込み符号器を含む
    ビットポンプ。
  26. 【請求項26】 請求項23記載のビットポンプにおい
    て、前記シンボル誤り訂正段は、誤り訂正信号及びモジ
    ュロオフセット信号を供給して、前記シンボルを精製す
    るロジック回路を含むビットポンプ。
  27. 【請求項27】 請求項22記載のビットポンプにおい
    て、前記推定器段は、逆フィードフォワード等化器と有
    限インパルス応答フィルタを含むビットポンプ。
  28. 【請求項28】 請求項22記載のビットポンプにおい
    て、前記エコーキャンセル段は、主及び副エコーキャン
    セル段を含むビットポンプ。
  29. 【請求項29】 送受信機内の信号をフォーマットする
    フレーマと、 該フレーマに接続され、伝送及び受信経路を有するビッ
    トポンプと、 該フレーマ及び該ビットポンプの動作を制御するコント
    ローラとを含み、 該ビットポンプは、 該伝送経路に接続され、該伝送経路に沿って伝搬する伝
    送信号を予め調整する前置符号器と、 該前置符号器に接続され、該伝送経路と関連する雑音を
    減少させる変調器と、 該受信経路に接続され、該ビットポンプで受信された受
    信信号をデジタルフォーマットに変換するアナログ/デ
    ジタルコンバータと、 該アナログ/デジタルコンバータに接続され、該受信経
    路に沿って伝搬する該受信信号をダウンサンプリングす
    るデシメータと、 該伝送経路と受信経路間に接続され、該受信信号中のエ
    コーを減衰させるエコーキャンセルシステムとを含み、 該エコーキャンセルシステムは、 エコーキャンセル信号を発生するエコーキャンセル段
    と、 該エコーキャンセル段に接続された分離回路とを含み、 該分離回路は、 実質的に該エコーのない該受信信号を受け入れて、該受
    信信号と関連するシンボルを判定するシンボル判定回路
    と、 該シンボル判定回路に接続され、該シンボルを受け取
    り、推定された受信信号を供給する推定器段とを含み、 該分離回路は、該推定された受信信号及び該エコーキャ
    ンセル信号の関数として、該エコーの残差レベルを表わ
    すデータを発生する送受信機。
  30. 【請求項30】 請求項29記載の送受信機において、
    前記シンボル判定回路は、前記シンボルを判定する等化
    器/スライサー段と、前記シンボルを精製するシンボル
    誤り訂正段とを含む送受信機。
  31. 【請求項31】 請求項30記載の送受信機において、
    前記シンボル誤り訂正段は、前記シンボルを受け取っ
    て、前記シンボルの信号対雑音比を高めるビタビ復号器
    を含む送受信機。
  32. 【請求項32】 請求項30記載の送受信機において、
    前記シンボル誤り訂正段は、前記シンボルと関連するシ
    ンボル間干渉を減少させるたたみ込み符号器を含む送受
    信機。
  33. 【請求項33】 請求項30記載の送受信機において、
    前記シンボル誤り訂正段は、誤り訂正信号及びモジュロ
    オフセット信号を供給して、前記シンボルを精製するロ
    ジック回路を含む送受信機。
  34. 【請求項34】 請求項29記載の送受信機において、
    前記推定器段は、逆フィードフォワード等化器と有限イ
    ンパルス応答フィルタを含む送受信機。
  35. 【請求項35】 請求項29記載の送受信機において、
    前記エコーキャンセル段は、主及び副エコーキャンセル
    段を含む送受信機。
JP2001258881A 2000-08-29 2001-08-29 エコーキャンセルシステム用分離回路及びその動作方法 Expired - Fee Related JP4314553B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/650,854 US6894989B1 (en) 2000-08-29 2000-08-29 Separation circuit for an echo canceling system and method of operating the same
US09/650854 2000-08-29

Publications (3)

Publication Number Publication Date
JP2002141839A true JP2002141839A (ja) 2002-05-17
JP2002141839A5 JP2002141839A5 (ja) 2004-09-16
JP4314553B2 JP4314553B2 (ja) 2009-08-19

Family

ID=24610586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001258881A Expired - Fee Related JP4314553B2 (ja) 2000-08-29 2001-08-29 エコーキャンセルシステム用分離回路及びその動作方法

Country Status (3)

Country Link
US (1) US6894989B1 (ja)
EP (1) EP1187360B1 (ja)
JP (1) JP4314553B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060302A (ja) * 2004-08-17 2006-03-02 Nec Magnus Communications Ltd データ通信用大規模集積回路、データ通信装置、データ通信システム、及びデータ通信方法
JPWO2006001301A1 (ja) * 2004-06-25 2008-04-17 株式会社進化システム総合研究所 伝送装置および伝送方法
US20220239510A1 (en) * 2021-01-25 2022-07-28 Marvell Asia Pte Ltd Ethernet physical layer transceiver with non-linear neural network equalizers

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6983047B1 (en) * 2000-08-29 2006-01-03 Lucent Technologies Inc. Echo canceling system for a bit pump and method of operating the same
US6973146B1 (en) * 2000-08-29 2005-12-06 Lucent Technologies Inc. Resampler for a bit pump and method of resampling a signal associated therewith
US6985550B2 (en) * 2001-04-30 2006-01-10 Agere Systems Inc. Jitter control processor and a transceiver employing the same
US7184468B2 (en) * 2002-01-24 2007-02-27 Broadcom Corporation Method and system for implementing a conditional one's complement of partial address
US20030224723A1 (en) * 2002-05-30 2003-12-04 Feng-Wen Sun Method and system for providing two-way communication using an overlay of signals over a non-linear communications channel
US7346012B2 (en) * 2002-12-13 2008-03-18 Tioga Technologies Ltd. Transceiver with accelerated echo canceller convergence
US7471670B1 (en) 2004-01-20 2008-12-30 Marvell International Ltd. Method and apparatus for reducing echo and crosstalk in a communication system
US7499487B2 (en) * 2004-12-01 2009-03-03 Texas Instruments Incorporated System and method to mitigate interference in DSL systems
US7564388B2 (en) * 2006-12-12 2009-07-21 Seagate Technology Llc Power efficient equalizer design
US9490855B1 (en) * 2015-09-01 2016-11-08 Qualcomm Incorporated Method and apparatus for self-directed interference cancellation filter management
CN115378368B (zh) * 2022-10-26 2023-03-21 成都广众科技有限公司 一种超宽带固态功率放大器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707824A (en) * 1983-12-15 1987-11-17 Nec Corporation Method and apparatus for cancelling echo
US4924492A (en) * 1988-03-22 1990-05-08 American Telephone And Telegraph Company Method and apparatus for wideband transmission of digital signals between, for example, a telephone central office and customer premises
US4896334A (en) 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
US5418849A (en) * 1988-12-21 1995-05-23 Siemens Telecomunicazioni S.P.A. Procedure and device for adaptive digital cancellation of the echo generated in telephone connections with time-variant characteristics
JP2814116B2 (ja) 1989-10-09 1998-10-22 富士写真フイルム株式会社 画像読取装置
US5351087A (en) 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Two stage interpolation system
US5117418A (en) * 1990-11-09 1992-05-26 Intelligent Modem Corporation Frequency domain adaptive echo canceller for full-duplex data transmission
US5353279A (en) * 1991-08-29 1994-10-04 Nec Corporation Echo canceler
JP2853455B2 (ja) * 1992-05-15 1999-02-03 ケイディディ株式会社 エコーキャンセラ
JP2626437B2 (ja) * 1992-12-28 1997-07-02 日本電気株式会社 残留エコー制御装置
US5396517A (en) * 1993-03-04 1995-03-07 Adtran Transversal filter useable in echo canceler, decision feedback equalizer applications for minimizing non-linear distortion in signals conveyed over full duplex two-wire communication link
US5561424A (en) 1993-04-30 1996-10-01 Lucent Technologies Inc. Data converter with minimum phase fir filter and method for calculating filter coefficients
KR970002949B1 (ko) 1994-05-25 1997-03-13 삼성전자 주식회사 디지탈 통신시스템의 클럭발생방법 및 그 회로
US5604769A (en) 1994-10-13 1997-02-18 Lucent Technologies Inc. Hybrid equalizer arrangement for use in data communications equipment
FR2731123B1 (fr) 1995-02-27 1997-05-09 Prescom Sarl Correction de gain de haut-parleur pour un terminal telephonique mains-libres
US5631899A (en) 1995-05-31 1997-05-20 Lucent Technologies Inc. Acoustic echo canceler
US5610909A (en) 1995-05-31 1997-03-11 Lucent Technologies Inc. Multistage echo canceler including time variation compensation
US5809033A (en) 1995-08-18 1998-09-15 Adtran, Inc. Use of modified line encoding and low signal-to-noise ratio based signal processing to extend range of digital data transmission over repeaterless two-wire telephone link
US5732107A (en) 1995-08-31 1998-03-24 Northrop Grumman Corporation Fir interpolator with zero order hold and fir-spline interpolation combination
US5668794A (en) 1995-09-29 1997-09-16 Crystal Semiconductor Variable gain echo suppressor
US5748126A (en) 1996-03-08 1998-05-05 S3 Incorporated Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
JPH09326729A (ja) * 1996-06-03 1997-12-16 Fujitsu Ltd 加入者線終端回路
US5926505A (en) 1996-10-16 1999-07-20 Cirrus Logic, Inc. Device, system, and method for modem communication utilizing two-step mapping
ATE208110T1 (de) 1997-09-22 2001-11-15 Cit Alcatel Verfahren und vorrichtung zur bestimmung eines taktfehlers in einem mehrträgerübertragungssystem
US6532289B1 (en) 1997-11-28 2003-03-11 International Business Machines Corporation Method and device for echo suppression
US6208671B1 (en) 1998-01-20 2001-03-27 Cirrus Logic, Inc. Asynchronous sample rate converter
US6327666B1 (en) 1998-01-27 2001-12-04 Globespan, Inc. System and method for external timing using a complex rotator
US6240128B1 (en) * 1998-06-11 2001-05-29 Agere Systems Guardian Corp. Enhanced echo canceler
US6434233B1 (en) 1998-09-30 2002-08-13 Conexant Systems, Inc. Method and apparatus for canceling periodic interference signals in a digital data communication system
US6389064B1 (en) 1999-03-08 2002-05-14 International Business Machines Corporation Modems, methods, and computer program products for identifying a signaling alphabet in variance with an ideal alphabet due to digital impairments
DE19935808A1 (de) 1999-07-29 2001-02-08 Ericsson Telefon Ab L M Echounterdrückungseinrichtung zum Unterdrücken von Echos in einer Sender/Empfänger-Einheit
US6573940B1 (en) 1999-09-02 2003-06-03 Techwell, Inc Sample rate converters for video signals

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006001301A1 (ja) * 2004-06-25 2008-04-17 株式会社進化システム総合研究所 伝送装置および伝送方法
JP2006060302A (ja) * 2004-08-17 2006-03-02 Nec Magnus Communications Ltd データ通信用大規模集積回路、データ通信装置、データ通信システム、及びデータ通信方法
JP4679096B2 (ja) * 2004-08-17 2011-04-27 Necマグナスコミュニケーションズ株式会社 データ通信用大規模集積回路、データ通信装置、データ通信システム、及びデータ通信方法
US20220239510A1 (en) * 2021-01-25 2022-07-28 Marvell Asia Pte Ltd Ethernet physical layer transceiver with non-linear neural network equalizers

Also Published As

Publication number Publication date
EP1187360A3 (en) 2007-06-06
EP1187360B1 (en) 2012-09-19
US6894989B1 (en) 2005-05-17
EP1187360A2 (en) 2002-03-13
JP4314553B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
US6983047B1 (en) Echo canceling system for a bit pump and method of operating the same
US6970511B1 (en) Interpolator, a resampler employing the interpolator and method of interpolating a signal associated therewith
US7542536B2 (en) Resampler for a bit pump and method of resampling a signal associated therewith
US6831900B2 (en) Filter cell, method of deriving an echo component and an echo canceling system employing the same
US6434233B1 (en) Method and apparatus for canceling periodic interference signals in a digital data communication system
JP4307420B2 (ja) アナログ加入者接続用高速通信システム
US6618480B1 (en) DAC architecture for analog echo cancellation
EP0735716B1 (en) Timing recovery in a network-synchronized modem
JP4314553B2 (ja) エコーキャンセルシステム用分離回路及びその動作方法
JP4160097B2 (ja) アナログ加入者接続のための高速通信システム
US6792040B1 (en) Modems having a dual power mode capability and methods of operating same
US6876699B1 (en) Filter circuit for a bit pump and method of configuring the same
CA2399543C (en) System and method for sampling phase adjustment by an analog modem
JP2007526665A (ja) 非対称スペクトルを有する通信システムにおけるデュアルモードアナログ/デジタル適応エコーキャンセレーション
US7003027B2 (en) Efficient PCM modem
EP1817847A2 (en) System and method of echo cancellation
US6233275B1 (en) High speed communications system for analog subscriber connections
WO2003055159A1 (en) Method and apparatus for cascaded feedforward filtering in a decision feedback equalizer
KR100349987B1 (ko) 고속 모뎀에 대한 트레이닝 방법
WO1998013968A1 (en) Device, system and method for adaptive self-noise cancellation for decision directed timing recovery
AU749133B2 (en) Methods for conveying information utilizing PCM codewords
AU4810901A (en) A method of detecting the presence of robbed-bit signalling

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees