JP2002140042A

JP2002140042A - 液晶表示装置

Info

Publication number: JP2002140042A
Application number: JP2000332023A
Authority: JP
Inventors: Kazunari Ueda; 和成上田; Hidesuke Endo; 秀介遠藤; Nobuyuki Suzuki; 伸之鈴木; Shunsuke Morishita; 俊輔森下; Takanori Nakayama; 貴徳中山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-10-31
Filing date: 2000-10-31
Publication date: 2002-05-17
Anticipated expiration: 2020-10-31
Also published as: JP4283431B2

Abstract

(57)【要約】【課題】液晶表示素子の一方の基板上に複数の信号線
を配置する際に、信号線を配置するスペースを大きくす
ることなく、かつ、保護膜に欠陥が生じても信号線の酸
化、電食を防止することが可能な液晶表示装置を提供す
る。【解決手段】一対の基板と、当該一対の基板間に狭持
される液晶とを有する液晶表示素子と、複数の駆動回路
と、表示制御装置と、電源回路とを備える液晶表示装置
であって、前記液晶表示素子は、前記一対の基板の中の
一方の基板上に、前記電源回路からの電源電圧、および
前記表示制御装置からの信号を前記複数の駆動回路に供
給する複数の信号線を有し、前記複数の信号線の一部の
信号線は、互いに隣接する信号線との間の配線間隔が、
各信号線上の電圧から決定される互いに隣接する信号線
との間の電界強度が電食が発生しない電界強度となる間
隔で配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に、液晶表示パネル上に信号線を配置する際に
有効な技術に関する。

【０００２】

【従来の技術】ＳＴＮ（Super Twisted Nematic）方
式、あるいはＴＦＴ（Thin Film Transistｏr）の液晶
表示モジュールは、ノート型パソコン等の表示装置とし
て広く使用されている。これらの液晶表示装置は、液晶
表示パネルと、液晶表示パネルを駆動する駆動回路（ド
レインドライバおよびゲートドライバ）、表示制御装置
（または、タイミングコントローラ）、電源回路を備え
ている。なお、このような液晶表示装置は、例えば、特
願平９−７１３２８号に記載されている。

【０００３】

【発明が解決しようとする課題】前述した液晶表示モジ
ュールでは、ドレインドライバ、ゲートドライバから電
源電圧、および信号（パルス状電圧）を夫々印加するこ
とにより、液晶表示パネル内の画素を選択的に駆動し、
画像を表示する。その際、一般的に、フレキシブルケー
ブルを用いて、タイミングコントロール基板とドレイン
基板、および、ドレイン基板とゲート基板とを接続し、
タイミングコントロール基板より出力される電源電圧、
および信号を、それぞれドレイン基板、ゲート基板に供
給し、液晶表示パネル内の画素を駆動するようにしてい
る。しかしながら、タイミングコントロール基板より出
力される電源電圧、および駆動電圧を、それぞれドレイ
ンドライバ、ゲートドライバに供給する方式として、フ
レキシブルケーブルを使用しない、所謂、フレキシブル
ケーブルレス方式を採用するときなどは、タイミングコ
ントロール基板より出力される電源電圧、および駆動電
圧を伝送する信号線を、液晶表示パネルの一方のガラス
基板上に設ける必要がある。

【０００４】前述したような場合には、それぞれの信号
線に供給される電源電圧、あるいは信号の電圧値が夫々
異なるために、各信号線間にはその電位差に比例する電
界が発生することになる。この電界強度が強いと、信号
線を構成する金属材料が空気中の酸素などと反応を起こ
し酸化、電食するといった問題が生じてしまう。このよ
うな問題を解決するために、従来は、（１）信号線の間
隔をある程度あける、あるいは、（２）信号線を保護膜
で覆い、空気にさらされないようにするなどの手法を採
用していた。しかしながら、前述の（１）の方法は、信
号線を配線するためのスペースが大きくなり、液晶表示
パネルの狭額縁化に対応できないという欠点があり、ま
た、前述の（２）の方法は、保護膜は密度も低く、欠陥
が生じた場合には部分的に信号線が大気にさらされてし
まうことになるので、信号線間の電位差が大きく、か
る、その間隔が小さい場合には、強電界が発生し大気に
触れた場所に電食が生じてしまうという欠点があった。

【０００５】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、液晶表
示装置において、液晶表示素子の一方の基板上に複数の
信号線を配置する際に、信号線を配置するスペースを大
きくすることなく、かつ、保護膜に欠陥が生じても信号
線の酸化、電食を防止することが可能となる技術を提供
することにある。本発明の前記ならびにその他の目的と
新規な特徴は、本明細書の記述及び添付図面によって明
らかにする。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。即ち、本発明は、一対の基板と、当
該一対の基板間に狭持される液晶とを有する液晶表示素
子と、複数の駆動回路と、表示制御装置と、電源回路と
を備える液晶表示装置であって、前記液晶表示素子は、
前記一対の基板の中の一方の基板上に、前記電源回路か
らの電源電圧、および前記表示制御装置からの信号を前
記複数の駆動回路に供給する複数の信号線を有し、前記
複数の信号線の少なくとも一部は、互いに隣接する信号
線との間の配線間隔が均一でなく、各信号線上の電圧か
ら決定される互いに隣接する信号線との間の電位差に応
じて可変されていることを特徴とする。また、本発明の
好ましい実施の形態では、前記複数の信号線の少なくと
も一部は、前記互いに隣接する信号線との間の電位差が
大きい程、前記互いに隣接する信号線との間の配線間隔
が広くされていることを特徴とする。

【０００７】また、本発明は、一対の基板と、当該一対
の基板間に狭持される液晶とを有する液晶表示素子と、
複数の駆動回路と、表示制御装置と、電源回路とを備え
る液晶表示装置であって、前記液晶表示素子は、前記一
対の基板の中の一方の基板上に、前記電源回路からの電
源電圧、および前記表示制御装置からの信号を前記複数
の駆動回路に供給する複数の信号線を有し、前記複数の
信号線の一部の信号線は、互いに隣接する信号線との間
の配線間隔が、各信号線上の電圧から決定される互いに
隣接する信号線との間の電界強度が電食が発生しない電
界強度となる間隔で配置されていることを特徴とする。

【０００８】また、本発明は、一対の基板と、当該一対
の基板間に狭持される液晶とを有する液晶表示素子と、
複数の駆動回路と、表示制御装置と、電源回路とを備え
る液晶表示装置であって、前記液晶表示素子は、前記一
対の基板の中の一方の基板上に、前記電源回路からの電
源電圧、および前記表示制御装置からの信号を前記複数
の駆動回路に供給する複数の信号線を有し、前記複数の
信号線の一部の信号線は、互いに隣接する信号線との間
の配線間隔が、各信号線上の電圧から決定される互いに
隣接する信号線との間の電界強度が略同一となる間隔で
配置され、当該電界強度は、電食が発生しない電界強度
であることを特徴とする。

【０００９】また、本発明の好ましい実施の形態では、
前記一部の信号線は、前記液晶を駆動する際の液晶駆動
用基準電圧を供給する信号線を含み、前記液晶駆動用基
準電圧を供給する信号線は、前記液晶側に最も近い位置
に配置され、前記一部の信号線の中の残りの信号線は、
信号線上の電圧値が最も高い信号線が、前記液晶駆動用
基準電圧を供給する信号線から最も遠い位置に配置され
るとともに、前記信号線上の電圧値が最も高い信号線を
基準に、各信号線上の電圧から決定される前記互いに隣
接する信号線との間の電位差が最も小さくなるように配
置されることを特徴とする。また、本発明の好ましい実
施の形態では、前記一部の信号線は、表示制御装置から
供給される、時間の経過とともに電圧レベルが変化する
パルス状電圧の信号を供給する信号線を含み、前記パル
ス状電圧の信号を供給する信号線上の電圧は、前記パル
ス状電圧の時間平均の電圧値で規定することを特徴とす
る。

【００１０】前記手段によれば、表示制御装置から各駆
動回路（ドレインドライバまたはゲートドライバ）に対
して、電源電圧、および信号を供給する信号線を、液晶
表示素子の一方基板上に配置する際に、各信号線の間隔
を、各信号線上の電圧で決定される隣接する信号線との
間の電界強度が電食が発生しない電界強度となる間隔に
なるように、即ち、各信号線上の電圧で決定される互い
に隣接する信号線との間の電位差が大きい場合には、信
号線の間隔を大きく、また、各信号線上の電圧で決定さ
れる互いに隣接する信号線との間の電位差が小さい場合
には、信号線の間隔を小さくしたので、信号線を配置す
るスペースを大きくすることなく、保護膜に欠陥が生じ
ても信号線の酸化、電食を防止することが可能となる。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一符
号を付け、その繰り返しの説明は省略する。［実施の形態１］［本発明が適用されるＴＦＴ方式の液晶表示モジュール
の基本構成］図４は、本発明が適用されるＴＦＴ方式の
液晶表示モジュールの概略構成を示すブロック図であ
る。本実施の形態の液晶表示モジュール（ＬＣＭ）は、
液晶表示パネル（ＴＦＴ−ＬＣＤ）１０の長辺側の一辺
にドレインドライバ１３０が配置され、また、液晶表示
パネル１０の短辺側の一辺に、ゲートドライバ１４０が
配置される。液晶表示パネル１０は、画素電極、薄膜ト
ランジスタ等が形成されるＴＦＴ基板と、対向電極、カ
ラーフィルタ等が形成されるフィルタ基板とを、所定の
間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠
状に設けたシール材により、両基板を貼り合わせると共
に、シール材の一部に設けた液晶封入口から両基板間の
シール材の内側に液晶を封入、封止し、さらに、両基板
の外側に偏光板を貼り付けて構成される。

【００１２】図５は、図４に示す液晶表示パネル１０の
一例の等価回路を示す図である。同図に示すように、液
晶表示パネル１０は、マトリクス状に形成される複数の
画素を有する。各画素は、隣接する２本の信号線（ドレ
イン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接
する２本の信号線（ゲート信号線（Ｇ）またはドレイン
信号線（Ｄ））との交差領域内に配置される。各画素は
薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画
素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース
電極は、画素電極（ＩＴＯ１）に接続され、画素電極
（ＩＴＯ１）とコモン電極（または、対向電極）（ＩＴ
Ｏ２）との間に液晶層が設けられるので、画素電極（Ｉ
ＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶容
量（ＣLC）が等価的に接続される。また、画素電極（Ｉ
ＴＯ１）と前段のゲート信号線（Ｇ）との間には、付加
容量（ＣADD）が接続される。

【００１３】図６は、図４に示す液晶表示パネル１０の
他の例の等価回路を示す図である。図５に示す例では、
前段のゲート信号線（Ｇ）とソース電極との間に付加容
量（ＣADD）が形成されているが、図６に示す例の等価
回路では、コモン電極（ＩＴＯ２）に供給されるＶｃｏ
ｍの電圧が印加される共通信号線（ＣＬ）と画素電極
（ＩＴＯ１）との間に保持容量（ＣＳＴＧ）が形成され
ている点が異なっている。なお、図５、図６において、
ＡＲは表示領域である。本発明は、どちらにも適用可能
であるが、前者の方式では、前段のゲート信号線（Ｇ）
パルスが付加容量（ＣADD）を介して画素電極に飛び込
むのに対し、後者の方式では、飛び込みがないため、よ
り良好な表示が可能となる。また、図５、図６は、縦電
界方式の液晶表示パネルの等価回路を示しており、さら
に、図５、図６は回路図であるが、実際の幾何学的配置
に対応して描かれている。

【００１４】図５、図６に示す液晶表示パネル１０にお
いて、列方向に配置された各画素の薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞれド
レイン信号線（Ｄ）に接続され、各ドレイン信号線
（Ｄ）は、列方向の各画素の液晶に階調電圧を印加する
ドレインドライバ１３０に接続される。また、行方向に
配置された各画素における薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のゲート電極は、それぞれゲート信号線
（Ｇ）に接続され、各ゲート信号線（Ｇ）は、１水平走
査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ
１，ＴＦＴ２）のゲート電極に走査駆動電圧（正のバイ
アス電圧あるいは負のバイアス電圧）を供給するゲート
ドライバ１４０に接続される。

【００１５】図４に示すインタフェース部１００は、タ
イミングコントローラ（本発明の表示制御装置）１１０
と電源回路１２０とから構成される。タイミングコント
ローラ１１０は、１個の半導体集積回路（ＬＳＩ）から
構成され、コンピュータ本体側から送信されてくるクロ
ック信号（ＣＫ）、ディスプレイタイミング信号（ＤＴ
ＭＧ）、水平同期信号（ＨＳＹＮＣ）、垂直同期信号
（ＶＳＹＮＣ）の各表示制御信号および表示用デ−タ
（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、およ
び、ゲートドライバ１４０を制御・駆動する。タイミン
グコントローラ１１０は、ディスプレイタイミング信号
が入力されると、これを表示開始位置と判断し、スター
トパルス（表示データ取込開始信号）を信号線１３５を
介して第１番目のドレインドライバ１３０に出力し、さ
らに、受け取った単純１列の表示データを、表示データ
のバスライン１３３を介してドレインドライバ１３０に
出力する。その際、タイミングコントローラ１１０は、
ドレインドライバ１３０のデータラッチ回路に表示デー
タをラッチするための表示制御信号である表示データラ
ッチ用クロック信号（ＣＬ２）を信号線１３１を介して
出力する。本体コンピュータ側からの表示データは、例
えば、６ビットあるいは８ビットで、１画素単位、即
ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの
組にして単位時間毎に転送される。

【００１６】タイミングコントローラ１１０は、ディス
プレイタイミング信号の入力が終了するか、または、デ
ィスプレイタイミング信号が入力されてから所定の一定
時間が過ぎると、１水平分の表示データが終了したもの
として、ドレインドライバ１３０の内部のラッチ回路に
蓄えていた表示データに基づく階調電圧を、液晶表示パ
ネル１０のドレイン信号線（Ｄ）に出力するための表示
制御信号である出力タイミング制御用クロック信号（Ｃ
Ｌ１）を信号線１３２を介してドレインドライバ１３０
に出力する。また、タイミングコントローラ１１０は、
垂直同期信号入力後に、第１番目のディスプレイタイミ
ング信号が入力されると、これを第１番目の表示ライン
と判断して信号線１４２を介してゲートドライバ１４０
にフレーム開始指示信号（ＦＬＭ）を出力する。さら
に、タイミングコントローラ１１０は、水平同期信号に
基づいて、１水平走査時間毎に、順次液晶表示パネル１
０の各ゲート信号線（Ｇ）に正のバイアス電圧を印加す
るように、信号線１４２を介してゲートドライバ１４０
へ１水平走査時間周期のシフトクロック信号（ＣＬ３）
を出力する。これにより、液晶表示パネル１０の各ゲー
ト信号線（Ｇ）に接続された複数の薄膜トランジスタ
（ＴＦＴ１，ＴＦＴ２）が、１水平走査時間の間導通
し、１表示ラインの画素に階調電圧が書き込まれる。以
上の動作により、液晶表示パネル１０に画像が表示され
る。

【００１７】図４に示す電源回路１２０は、正電圧生成
回路１２１、負電圧生成回路１２２、コモン電極（対向
電極）電圧生成回路１２３、ゲート電極電圧生成回路１
２４から構成される。正電圧生成回路１２１、負電圧生
成回路１２２は、それぞれ直列抵抗分圧回路で構成さ
れ、正電圧生成回路１２１は、例えば、正極性の５値の
階調基準電圧（Ｖ”０〜Ｖ”４）を、負電圧生成回路１
２２は、例えば、負極性の５値の階調基準電圧（Ｖ”５
〜Ｖ”９）を出力する。この正極性の階調基準電圧（例
えば、Ｖ”０〜Ｖ”４）、および負極性の階調基準電圧
（例えば、Ｖ”５〜Ｖ”９）は、各ドレインドライバ１
３０に供給される。また、各ドレインドライバ１３０に
は、信号線１３４を介して、タイミングコントローラ１
１０からの交流化信号（交流化タイミング信号；Ｍ）も
供給される。コモン電極電圧生成回路１２３はコモン電
極（ＩＴＯ２）に印加する駆動電圧を、ゲート電極電圧
生成回路１２４は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ
２）のゲート電極に印加する駆動電圧（正のバイアス電
圧および負のバイアス電圧）を生成する。

【００１８】［本発明の実施の形態１の液晶表示モジュ
ールの構成］図１は、本発明の実施の形態１の液晶表示
モジュールにおける、液晶表示パネル１０の周囲にドレ
インドライバ１３０およびゲートドライバ１４０を配置
した状態を示す図である。図１において、３１は、液晶
表示パネル１０の一方のガラス基板（ＴＦＴ基板側のガ
ラス基板）と、ドレイン基板３０との間に実装されるド
レイン側ＴＣＰ（Tape Carrier Package）、４１は、液
晶表示パネル１０の一方のガラス基板と、ゲート基板４
０との間に実装されるゲート側ＴＣＰである。ドレイン
側ＴＣＰ（３１）には、ドレインドライバ１３０を構成
する半導体チップ（ＩＣｄ）が、ゲート側ＴＣＰ（４
１）には、ゲートドライバ１４０を構成する半導体チッ
プ（ＩＣｇ）が搭載されている。また、タイミングコン
トロール基板２０には、タイミングコントローラ１１０
および電源回路１２０が搭載されている。

【００１９】［従来の液晶表示モジュールの構成］図８
は、従来の液晶表示モジュールにおける、液晶表示パネ
ル１０の周囲にドレインドライバ１３０およびゲートド
ライバ１４０を配置した状態を示す図である。図８に示
すように、従来の液晶表示モジュールでは、タイミング
コントロール基板２０からドレイン基板３０に対して出
力される電源電圧、および信号は、フレキシブルケーブ
ル６０を介してドレイン基板３０に送出される。また、
タイミングコントロール基板２０からゲート基板４０に
対して出力される電源電圧、および信号は、フレキシブ
ルケーブル６０→ドレイン基板３０→フレキシブルケー
ブル６１→ゲート基板４０を介して、ゲート基板４０に
送出される。

【００２０】［本発明の実施の形態の液晶表示モジュー
ルの特徴］図２は、図１中の点線の円の部分を拡大して
示す図である。なお、図２において、ＳＵＢ１は、ＴＦ
Ｔ基板側のガラス基板、ＳＵＢ２は、フィルタ基板側の
ガラス基板である。本実施の形態では、タイミングコン
トロール基板２０からゲート基板４０に送出される電源
電圧、および信号は、ドレイン基板３０→第１番目のド
レイン側ＴＣＰ（３１）→ガラス基板（ＳＵＢ１）上の
信号線５０→第１番目のゲート側ＴＣＰ（４１）→ゲー
ト基板４０の順に転送される。ここで、タイミングコン
トロール基板２０からゲート基板４０に送出される電源
電圧は、Ｖｃｏｍ、ＶＧＨ、ＶＧＬ、ＶｃｃおよびＧＮ
Ｄの５種類であり、信号は、クロック（ＣＬ３）、ＦＬ
Ｍ（フレーム開始指示信号）、およびＯＥ（アウトプッ
トイネーブル信号）の３種類である。なお、これらの信
号線５０は、Ａｌ（アルミニウム）、Ｃｒ（クロム）、
あるいはモリブデン（Ｍｏ）等で形成され、通常、保護
膜などで覆われ、大気と接触しないようにされている。
また、図２中には、信号線は９本図示されているが、１
本はダミーの信号線である。次に、本実施の形態の特徴
とする信号線の配線間隔について、図３を用いて説明す
る。なお、この図３では、主に、電源電圧（Ｖｃｏｍ，
ＶＧＨ，ＶＧＬ，Ｖｃｃ，ＧＮＤ）について説明する。
また、これらの電源電圧の電圧値を表１に示す。

【００２１】◎

【表１】

【００２２】なお、Ｖｃｏｍは、コモン電極（ＩＴＯ
２）に印加する電圧、ＶＧＨは、薄膜トランジスタ（Ｔ
ＦＴ１，ＴＦＴ２）をオンとする電圧、ＶＧＬは、薄膜
トランジスタ（ＴＦＴ１，ＴＦＴ２）をオフとする電
圧、Ｖｃｃは、ゲートドライバ１４０を構成する半導体
チップ内部の論理回路用の電源電圧、ＧＮＤ（またはＶ
ｓｓともいう）は、接地電圧である。図３に示すよう
に、Ｖｃｏｍの電圧は、コモン電極（ＩＴＯ２）に印加
する電圧であり、液晶パネル１０内部に供給する必要が
あるため、Ｖｃｏｍを供給する信号線５１は、液晶パネ
ル１０の一番内側（有効表示領域ＡＲに一番近い領域）
に配置する。それ以外の信号線（５２〜５５）は、表１
に示すように、互いに隣接する信号線との間の電位差が
最も小さくなるように配置する。本実施の形態では、図
３に示すように、Ｖｃｏｍを供給する信号線５１→ＶＧ
Ｌを供給する信号線５２→ＧＮＤを供給する信号線５３
→Ｖｃｃを供給する信号線５４→ＶＧＨを供給する信号
線５５の順となる。

【００２３】そして、本実施の形態では、互いに隣接す
る信号線間の電位差が最も大きい信号線の間隔（本実施
の形態では、Ｖｃｃを供給する信号線５４とＶＧＨを供
給する信号線５５との間の間隔）を電食が発生しない、
電界強度となるように決定する。本実施の形態では、表
１に示すように、このＶｃｃを供給する信号線５４とＶ
ＧＨを供給する信号線５５との間の間隔１．０ｍｍとし
た。したがって、電界強度は、１６．７（＝１６．７／
１．０）（Ｖ／ｍｍ）となる。そして、残りの信号線の
間の配線間隔を、前述した電界強度と略等しくなるよう
に決定する。したがって、本実施の形態では、表１に示
すように、Ｖｃｃを供給する信号線５４とＧＮＤを供給
する信号線５３との間の配線間隔は０．２ｍｍ、ＧＮＤ
を供給する信号線５３とＶＧＬを供給する信号線５２と
の間の配線間隔は０．２４ｍｍ、ＶＧＬを供給する信号
線５２とＶｃｏｍを供給する信号線５２との間の配線間
隔は０．６ｍｍとなる。

【００２４】このように、信号線（５１ないし５５）の
配線間隔を決定することにより、電食が発生せず、また
他の配置に比べて、最も少ないスペースで配線を配置す
ることが可能となる。なお、前述の説明では、電食が発
生しない電界強度が、１６．７（Ｖ／ｍｍ）である場合
について説明したが、この電食が発生しない電界強度
は、信号線の材料、保護膜の容量などにより、液晶表示
パネル毎に異なるので、各液晶表示パネル毎に電食が発
生しない電界強度として最適な電界強度を設定する必要
がある。また、前述の説明では、電源電圧（Ｖｃｏｍ，
ＶＧＨ，ＶＧＬ，Ｖｃｃ，ＧＮＤ）を供給する信号線の
配線間隔について説明したが、信号（クロック（ＣＬ
３）、ＦＬＭ（フレーム開始指示信号）、ＯＥ（アウト
プットイネーブル信号））を供給する信号線との間の配
線間隔も同様にして決定することができる。但し、これ
らの信号は、時間の経過とともに電圧値が変化する電圧
（所謂、パルス状電圧）であるので、この場合の電圧値
は、時間平均をとって規定する必要がある。

【００２５】［実施の形態２］［本発明の実施の形態の液晶表示モジュールの構成］図
７は、本発明の実施の形態２の液晶表示モジュールにお
ける、液晶表示パネル１０の周囲にドレインドライバ１
３０およびゲートドライバ１４０を配置した状態を示す
図である。本実施の形態の液晶表示モジュールでは、タ
イミングコントローラ１１０、ドレインドライバ１３０
を構成する半導体チップＩＣｄ、ゲートドライバ１４０
を構成する半導体チップＩＣｇが、液晶表示パネル１０
のＴＦＴ基板側のガラス基板（ＳＵＢ１）上に実装され
る。そして、タイミングコントロール１１０から、ゲー
トドライバ１４０を構成する半導体チップＩＣｇに供給
される信号、および電源回路１２０からゲートドライバ
１４０を構成する半導体チップＩＣｇに供給される電源
電圧は、液晶表示パネル１０のＴＦＴ基板側のガラス基
板（ＳＵＢ１）上に形成された信号線を介して、ゲート
ドライバ１４０を構成する各半導体チップＩＣｇに供給
される。ここで、電源回路１２０は、液晶表示パネル１
０の外部に設置される。

【００２６】また、タイミングコントロール１１０か
ら、ドレインドライバ１３０を構成する半導体チップＩ
Ｃｄに供給される信号、および電源回路１２０からドレ
インドライバ１３０を構成する半導体チップＩＣｄに供
給される階調基準電圧は、液晶表示パネル１０のＴＦＴ
基板側のガラス基板（ＳＵＢ１）上に形成された信号線
を介して、各ドレインドライバ１３０を構成する半導体
チップＩＣｄに供給される。但し、ドレインドライバ１
３０を構成する半導体チップ内部の論理回路用の電源電
圧は、電源回路１２０→フレキシブルプリント基板１５
０を介して、各ドレインドライバ１３０に供給される。
本実施の形態においても、液晶表示パネル１０のＴＦＴ
基板側のガラス基板（ＳＵＢ１）上に形成される信号線
の配線間隔を、前述したような配線間隔とすることによ
り、信号線を配置するスペースを大きくすることなく、
保護膜に欠陥が生じても信号線の酸化、電食を防止する
ことが可能となる。

【００２７】なお、本実施の形態において、ドレインド
ライバ１３０を構成する半導体チップ内の論理回路用の
電源電圧を、液晶表示パネル１０のＴＦＴ基板側のガラ
ス基板（ＳＵＢ１）上に形成した信号線を介して、各ド
レインドライバ１３０に供給するようにしてもよい。こ
の場合にも、前述したような配線間隔とすることによ
り、信号線を配置するスペースを大きくすることなく、
保護膜に欠陥が生じても信号線の酸化、電食を防止する
ことが可能となる。また、前記各実施の形態では、本発
明を縦電界方式の液晶表示パネルに適用した場合につい
て説明したが、これに限定されるものではなく、横電界
方式の液晶表示パネルにも適用可能である。また、前記
各実施の形態では、本発明をＴＦＴ方式の液晶表示装置
に適用した場合について説明したが、これに限定される
ものではなく、本発明は、ＳＴＮ方式の単純マトリクス
形液晶表示装置にも適用可能であることは言うまでもな
い。以上、本発明者によってなされた発明を、前記発明
の実施の形態に基づき具体的に説明したが、本発明は、
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は勿論である。

【００２８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の液晶表示装置によれば、電
源電圧、および信号を供給する信号線を、液晶表示素子
の一方の基板上に配置する際に、信号線を配置するスペ
ースを大きくすることなく、保護膜に欠陥が生じても信
号線の酸化、電食を防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の液晶表示モジュールに
おける、液晶表示パネルの周囲にドレインドライバおよ
びゲートドライバを配置した状態を示す図である。

【図２】図１中の点線の円の部分を拡大して示す図であ
る。

【図３】本発明の実施の形態１における、信号線の配線
間隔を説明するための図である。

【図４】本発明が適用されるＴＦＴ方式の液晶表示モジ
ュールの概略構成を示すブロック図である。

【図５】図４に示す液晶表示パネルの一例の等価回路を
示す図である。

【図６】図４に示す液晶表示パネルの他の例の等価回路
を示す図である。

【図７】本発明の実施の形態２の液晶表示モジュールに
おける、液晶表示パネルの周囲にドレインドライバおよ
びゲートドライバを配置した状態を示す図である。

【図８】従来の液晶表示モジュールにおける、液晶表示
パネルの周囲にドレインドライバおよびゲートドライバ
を配置した状態を示す図である。

【符号の説明】

１０…液晶表示パネル、２０…タイミングコントロール
基板、３０…ドレイン基板、３１，４１…ＴＣＰ、４０
…ゲート基板、５０，５１〜５５，１３１、１３２，１
３４，１３５，１４１，１４２…信号線、６０，６１…
フレキシブルケーブル、１００…インタフェース部、１
１０…タイミングコントローラ、１２０…電源回路、１
２１…正電圧生成回路、１２２…負電圧生成回路、１２
３…コモン電極（対向電極）電圧生成回路、１２４…ゲ
ート電極電圧生成回路、１３０…ドレインドライバ、１
３３…表示データのバスライン、１４０…ゲートドライ
バ、１５０…フレキシブルプリント配線基板、ＡＲ…表
示領域、ＩＴＯ１…画素電極、ＩＴＯ２…コモン電極、
Ｄ…ドレイン信号線、Ｇ…ゲート信号線、ＴＦＴ１，Ｔ
ＦＴ２…薄膜トランジスタ、ＣLC…液晶容量、ＣADD…
付加容量、ＣＳＴＧ…保持容量、ＣＬ…共通信号線、Ｉ
Ｃｄ，ＩＣｇ…半導体チップ、ＳＵＢ１，ＳＵＢ２…ガ
ラス基板。

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木伸之千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内 (72)発明者森下俊輔千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内 (72)発明者中山貴徳千葉県茂原市早野3300番地株式会社日立製作所ディスプレイグループ内Ｆターム(参考） 2H093 NC01 NC26 NC34 NC35 ND48 ND60 NE01 NE03 NF13 5C006 BB16 BC06 BC23 EB05 FA33 FA36 5C080 AA10 BB05 DD30 JJ02 JJ03 JJ06 5G435 AA16 BB12 EE34 EE41 GG31

Claims

【特許請求の範囲】

【請求項１】一対の基板と、当該一対の基板間に狭持
される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板
上に、前記電源回路からの電源電圧、および前記表示制
御装置からの信号を前記複数の駆動回路に供給する複数
の信号線を有し、前記複数の信号線の少なくとも一部は、互いに隣接する
信号線との間の配線間隔が均一でなく、各信号線上の電
圧から決定される互いに隣接する信号線との間の電位差
に応じて可変されていることを特徴とする液晶表示装
置。
【請求項２】前記複数の信号線の少なくとも一部は、
前記互いに隣接する信号線との間の電位差が大きい程、
前記互いに隣接する信号線との間の配線間隔が広くされ
ていることを特徴とする請求項１に記載の液晶表示装
置。
【請求項３】一対の基板と、当該一対の基板間に狭持
される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板
上に、前記電源回路からの電源電圧、および前記表示制
御装置からの信号を前記複数の駆動回路に供給する複数
の信号線を有し、前記複数の信号線の一部の信号線は、互いに隣接する信
号線との間の配線間隔が、各信号線上の電圧から決定さ
れる互いに隣接する信号線との間の電界強度が電食が発
生しない電界強度となる間隔で配置されていることを特
徴とする液晶表示装置。
【請求項４】一対の基板と、当該一対の基板間に狭持
される液晶とを有する液晶表示素子と、複数の駆動回路と、表示制御装置と、電源回路とを備える液晶表示装置であって、前記液晶表示素子は、前記一対の基板の中の一方の基板
上に、前記電源回路からの電源電圧、および前記表示制
御装置からの信号を前記複数の駆動回路に供給する複数
の信号線を有し、前記複数の信号線の一部の信号線は、互いに隣接する信
号線との間の配線間隔が、各信号線上の電圧から決定さ
れる互いに隣接する信号線との間の電界強度が略同一と
なる間隔で配置され、当該電界強度は、電食が発生しない電界強度であること
を特徴とする液晶表示装置。
【請求項５】前記一部の信号線は、前記液晶を駆動す
る際の液晶駆動用基準電圧を供給する信号線を含み、前記液晶駆動用基準電圧を供給する信号線は、前記液晶
側に最も近い位置に配置され、前記一部の信号線の中の残りの信号線は、信号線上の電
圧値が最も高い信号線が、前記液晶駆動用基準電圧を供
給する信号線から最も遠い位置に配置されるとともに、
前記信号線上の電圧値が最も高い信号線を基準に、各信
号線上の電圧から決定される前記互いに隣接する信号線
との間の電位差が最も小さくなるように配置されること
を特徴とする請求項３または請求項４に記載の液晶表示
装置。
【請求項６】前記一部の信号線は、表示制御装置から
供給される、時間の経過とともに電圧レベルが変化する
パルス状電圧の信号を供給する信号線を含み、前記パルス状電圧の信号を供給する信号線上の電圧は、
前記パルス状電圧の時間平均の電圧値で規定することを
特徴とする請求項１ないし請求項５のいずれか１項に記
載の液晶表示装置。