JP2002134774A - Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element - Google Patents

Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element

Info

Publication number
JP2002134774A
JP2002134774A JP2000323525A JP2000323525A JP2002134774A JP 2002134774 A JP2002134774 A JP 2002134774A JP 2000323525 A JP2000323525 A JP 2000323525A JP 2000323525 A JP2000323525 A JP 2000323525A JP 2002134774 A JP2002134774 A JP 2002134774A
Authority
JP
Japan
Prior art keywords
silicon
thin film
based thin
substrate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000323525A
Other languages
Japanese (ja)
Inventor
Takaharu Kondo
隆治 近藤
Shotaro Okabe
正太郎 岡部
Koichiro Moriyama
公一郎 森山
Kenji Shishido
健志 宍戸
Takahiro Yajima
孝博 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000323525A priority Critical patent/JP2002134774A/en
Publication of JP2002134774A publication Critical patent/JP2002134774A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/545Microcrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a silicon-based thin film, having superior characteristics in a short tact time at a higher film forming rate, a silicon-based thin film thus formed, and a photovoltaic element employing that silicon-based thin film and having superior characteristics, adhesion, resistance to environment, and the like. SOLUTION: At least a part of a discharge space generating a plasma is covered with at least a part of a substrate, a high-frequency introducing section faces the substrate, the distance between the high-frequency introducing section and the substrate is 3 mm-30 mm, pressure in the discharge space is between 90 Pa (0.68 Torr) or higher and 1.5×104 Pa (113 Torr or lower), and a residence time τ, defined by τ=592×V×P/Q, is between 0.01 sec and 10 sec, where P (Pa) is the pressure in the discharge space.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン系薄膜の形
成方法、シリコン系薄膜、pin接合を一組以上堆積し
て形成される太陽電池、センサー等の光起電力素子に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon-based thin film, a silicon-based thin film, and a photovoltaic element such as a sensor formed by depositing at least one set of pin junctions.

【0002】[0002]

【従来の技術】高周波プラズマCVD法は、大面積化や
低温形成が容易であり、プロセススループットが向上す
る点からも、シリコン系薄膜の量産化に対してすぐれた
方法の一つである。シリコン系薄膜を製品へと応用した
例として太陽電池について考えると、化石燃料を利用し
た既存のエネルギーに比べて、シリコン系薄膜を用いた
太陽電池は、エネルギー源が無尽蔵であること、発電過
程がクリーンであるという利点があるものの、普及を進
めるためにはさらなる低コスト化が必要である。そのた
めには、高周波プラズマCVD法による成膜速度の向上
に関する技術の確立は重量な技術課題の一つとなってい
る。
2. Description of the Related Art The high-frequency plasma CVD method is one of the excellent methods for mass-producing silicon-based thin films from the viewpoint that a large area and low-temperature formation are easy and the process throughput is improved. Considering solar cells as an example of applying silicon-based thin films to products, compared to existing energy using fossil fuels, solar cells using silicon-based thin films have an inexhaustible energy source and a power generation process. Although it has the advantage of being clean, further cost reduction is required to promote its use. To this end, establishment of a technique for improving a film forming rate by a high-frequency plasma CVD method is one of the heavy technical issues.

【0003】成膜速度を増大させた電周波プラズマCV
D法に関しては、特公平7−105354に、高周波の
周波数をf(MHz)、基板と電極間の距離をd(c
m)としたときに、fが25〜150MHzの範囲にお
いて、高周波の周波数fと基板と電極間の距離dの関係
に着目し、f/dを30〜100MHz/cmの範囲で
行なうのが好ましく、特にdが1〜3cmの領域や、圧
力が0.1〜0.5mbarの領域で行われる方法が好
ましいものであると開示されている。
Electric frequency plasma CV with increased film forming speed
Regarding the D method, Japanese Patent Publication No. 7-105354 describes that the high frequency is f (MHz) and the distance between the substrate and the electrode is d (c).
m), when f is in the range of 25 to 150 MHz, focusing on the relationship between the high frequency f and the distance d between the substrate and the electrode, f / d is preferably in the range of 30 to 100 MHz / cm. In particular, it is disclosed that a method in which d is performed in a region of 1 to 3 cm or a pressure of 0.1 to 0.5 mbar is preferable.

【0004】また結晶質シリコン系薄膜層の製造方法に
関しては、特開平11−330520に、シラン系ガス
と水素ガスを含み、反応室内の圧力が5Torr以上に
設定され、基板と電極間距離が1cm以内という条件下
で製造されたシリコン系薄膜層は構想で成膜することが
可能であり、これを用いた光電変換装置は高い変換効率
を持つと開示されている。
Japanese Patent Application Laid-Open No. H11-330520 discloses a method for producing a crystalline silicon-based thin film layer, which includes a silane-based gas and a hydrogen gas, a pressure in a reaction chamber is set to 5 Torr or more, and a distance between a substrate and an electrode is 1 cm. It is disclosed that a silicon-based thin film layer manufactured under the condition of “within” can be formed with a concept, and a photoelectric conversion device using the same has high conversion efficiency.

【0005】ところが前述のようにすでに開示されてい
る前者の高周波プラズマCVD法は、f/dの値に着目
したものであり、特にdが小さい場合に、堆積速度が大
きくて欠陥密度の小さな良質な膜の形成が可能であると
しているが、dは他の現象による影響のために1cmが
最小のものとしており、さらなる小さいdの領域でのさ
らなる高速成膜の手法についてはふれられていない。そ
れに対して後者の製造方法に関しては、基板の堆積面と
対向する電極表面との距離が1cm以内であり、さらに
基板は放電電極上に装着されているとあり、バッチ式に
限定された技術である。
However, as described above, the former high-frequency plasma CVD method which has already been disclosed focuses on the value of f / d. In particular, when d is small, good quality with a high deposition rate and a small defect density is obtained. Although it is said that a film can be formed, d is set to a minimum value of 1 cm due to the influence of other phenomena, and there is no mention of a method of forming a film at a higher speed in a smaller d region. On the other hand, with respect to the latter manufacturing method, the distance between the deposition surface of the substrate and the opposing electrode surface is within 1 cm, and the substrate is mounted on the discharge electrode. is there.

【0006】また前者において膜の特性評価は、専ら単
膜における欠陥密度の評価によって行なっており、デバ
イス形成時などで膜を積層化した際にこの方法を適応し
た場合の、下地層へ与えるダメージや、密選性、耐環境
性などに与える影響については特にふれられていない。
In the former method, the characteristics of the film are evaluated solely by the evaluation of the defect density of a single film. When this method is applied when the films are stacked at the time of forming a device or the like, damage to an underlayer is caused. No particular mention is made of effects on close selection, environmental resistance, and the like.

【0007】さらに後者においては、原料ガスに関して
は、シラン系ガスと水素ガスの流量比のみに着目してお
り、放電空間の体積と原料ガスの流量で規定される滞留
時間が、膜質や、反応副生成物の生成に与える影響につ
いてはふれられていない。
Further, the latter focuses on only the flow rate ratio between the silane-based gas and the hydrogen gas with respect to the source gas, and the residence time defined by the volume of the discharge space and the flow rate of the source gas depends on the film quality and the reaction rate. The effect on by-product formation is not mentioned.

【0008】[0008]

【発明が解決しようとする課題】本発明は、さらなる低
コストで、優れた性能をもつ光起電力素子を提供するた
めに、タクトタイムが短くて、さらなる電速の成膜速度
で特性のすぐれたシリコン系薄膜を形成する方法と形成
されたシリコン系薄膜、さらにこのシリコン系薄膜を用
いた特性、密着性、耐環境性などに優れた光起電力を提
供することを目的としている。
SUMMARY OF THE INVENTION The present invention provides a photovoltaic device having excellent performance at a lower cost and with a shorter tact time and excellent characteristics at a higher electric speed. It is an object of the present invention to provide a method of forming a silicon-based thin film, a formed silicon-based thin film, and a photovoltaic using the silicon-based thin film and having excellent characteristics, adhesion, and environmental resistance.

【0009】[0009]

【課題を解決するための手段】本発明は、真空容器内に
原料ガスを導入し、前記真空容器内に導入した基板上に
高周波プラズマCVD法を用いてシリコン系薄膜を形成
する方法であって、プラズマの生起している放電空間の
一部が前記基板の少なくとも一部で覆われており、高周
波導入部と前記基板とが対向しており、前記高周波導入
部と前記基板との距離が3mm以上30mm以下であ
り、放電空間内の圧力が90Pa(0.68Torr)
以上1.5×104Pa(113Torr)以下であ
り、前記プラズマの生起している放電空間の体積をV
(m3)、前記原料ガスの流量をQ(cm3/min(n
ormal))、放電空間の圧力をP(Pa)としたと
きに、τ=592×V×P/Qで定義される滞留時間τ
が、0.01秒以上10秒以下であることを特徴とする
シリコン系薄膜の形成方法を提供する。
The present invention is a method for introducing a raw material gas into a vacuum vessel and forming a silicon-based thin film on a substrate introduced into the vacuum vessel by using a high-frequency plasma CVD method. A part of a discharge space in which plasma is generated is covered by at least a part of the substrate, the high-frequency introduction unit and the substrate are opposed to each other, and a distance between the high-frequency introduction unit and the substrate is 3 mm. 30 mm or less and the pressure in the discharge space is 90 Pa (0.68 Torr).
Not less than 1.5 × 10 4 Pa (113 Torr), and the volume of the discharge space in which the plasma is generated is V
(M 3 ), and the flow rate of the raw material gas is set to Q (cm 3 / min (n
normal)), when the pressure in the discharge space is P (Pa), the residence time τ defined by τ = 592 × V × P / Q
Is 0.01 second or more and 10 seconds or less.

【0010】本発明は、真空容器内に原料ガスを導入
し、前記真空容器内に導入した基板上に高周波プラズマ
CVD法を用いてシリコン系薄膜を形成する方法におい
て、プラズマの生起している放電空間の一部が前記基板
の少なくとも一部で覆われており、高周波導入部と前記
基板とが対向しており、前記高周波導入部と前記基板と
の距離が3mm以上30mm以下であり、放電空間内の
圧力が90Pa(0.68Torr)以上1.5×10
4Pa(113Torr)以下であり、前記プラズマの
生起している放電空間の体積をV(m3)、前記原料ガ
スの流量をQ(cm3/min(normal))、放
電空間の圧力をP(Pa)としたときに、τ=592×
V×P/Qで定義される滞留時間τが、0.01秒以上
10秒以下であるようにして形成したことを特徴とする
シリコン系薄膜を提供する。
According to the present invention, there is provided a method of forming a silicon-based thin film on a substrate introduced into the vacuum vessel by using a high-frequency plasma CVD method by introducing a raw material gas into the vacuum vessel. A part of the space is covered by at least a part of the substrate, the high-frequency introduction unit and the substrate are opposed to each other, and a distance between the high-frequency introduction unit and the substrate is 3 mm or more and 30 mm or less; Pressure within 90 Pa (0.68 Torr) and 1.5 × 10
4 Pa (113 Torr) or less, the volume of the discharge space in which the plasma is generated is V (m 3 ), the flow rate of the source gas is Q (cm 3 / min (normal)), and the pressure of the discharge space is P (Pa), τ = 592 ×
Provided is a silicon-based thin film characterized by being formed so that the residence time τ defined by V × P / Q is not less than 0.01 seconds and not more than 10 seconds.

【0011】本発明は、基板上に少なくとも一組のpi
n接合からなる半導体層を含んだ光起電力素子の少なく
とも一つのi型半導体層が、真空容器内に原料ガスを導
入し、前記真空容器内に導入した基板上に電周波プラズ
マCVD法を用いてシリコン系薄膜を形成する方法にお
いて、プラズマの生起している放電空間の一部が前記基
板の少なくとも一部で覆われており、高周波導入部と前
記基板とが対向しており、前記高周波導入部と前記基板
との距離が3mm以上30mm以下であり、放電空間内
の圧力が90Pa(0.68Torr)以上1.5×1
4Pa(113Torr)以下であり、前記プラズマ
の生起している放電空間の体積をV(m 3)、前記原料
ガスの流量をQ(cm3/min(normal))、
放電空間の圧力をP(Pa)としたときに、τ=592
×V×P/Qで定義される滞留時間τが、0.01秒以
上10秒以下であることを特徴とするシリコン系薄膜の
形成方法によって形成されたシリコン系薄膜を含むこと
を特徴とする光起電力素子を提供する。
[0011] The present invention relates to a method for producing at least one set of pi on a substrate.
Fewer photovoltaic elements including semiconductor layers consisting of n-junctions
One i-type semiconductor layer guides the source gas into the vacuum vessel.
Into the vacuum vessel,
In the method of forming a silicon-based thin film using a CVD method,
Part of the discharge space where plasma is generated
It is covered by at least a part of the plate,
The high-frequency introduction unit and the substrate
Is 3 mm or more and 30 mm or less in the discharge space.
Pressure is 90 Pa (0.68 Torr) or more and 1.5 × 1
0FourPa (113 Torr) or less, and the plasma
Is the volume of the discharge space where V (m Three), The raw material
The flow rate of gas is Q (cmThree/ Min (normal)),
When the pressure in the discharge space is P (Pa), τ = 592
The residence time τ defined by × V × P / Q is 0.01 seconds or less
Of a silicon-based thin film characterized by being 10 seconds or less
Including a silicon-based thin film formed by a forming method
And a photovoltaic element characterized by the following.

【0012】前記原料ガスは水素化シリコン化合物と水
素を含む混合ガスからなることが好ましい。前記原料ガ
スが水素化ゲルマニウム化合物を含み、前記シリコン系
薄膜がシリコンとゲルマニウムとの合金からなることが
好ましい。前記シリコン系薄膜はScherrer半径
が20nm以上の結晶粒径の微結晶を含んだシリコン系
薄膜であることが好ましい。前記原料ガス中の、水素化
シリコン化合物に対する水素の流量が30倍以上である
ことが好ましい。前記シリコン系薄膜が、結晶成分に起
因するラマン散乱強度がアモルファス成分に起因するラ
マン散乱強度の3倍以上であることが好ましい。前記シ
リコン系薄膜が、エックス線又は電子線回折による(2
20)の回折強度の割合が全回折強度に対して70%以
上であることが好ましい。高周波の導入パワーをA
(W)、電周波導入部面積と高周波導入部と基板との距
離の積をB(cm3)としたときの高周波密度A/Bの
値が、0.05〜2W/cm3であることが好ましい。
It is preferable that the source gas is a mixed gas containing a silicon hydride compound and hydrogen. Preferably, the source gas contains a germanium hydride compound, and the silicon-based thin film is made of an alloy of silicon and germanium. It is preferable that the silicon-based thin film is a silicon-based thin film including microcrystals having a Scherrer radius of 20 nm or more. It is preferable that the flow rate of hydrogen in the source gas relative to the hydrogenated silicon compound is 30 times or more. It is preferable that the silicon-based thin film has a Raman scattering intensity due to a crystalline component that is three times or more as large as a Raman scattering intensity due to an amorphous component. The silicon-based thin film is formed by X-ray or electron diffraction (2
It is preferable that the ratio of the diffraction intensity of 20) is 70% or more of the total diffraction intensity. High-frequency introduced power is A
(W) The value of the high-frequency density A / B is 0.05 to 2 W / cm 3 when the product of the area of the electric-frequency introduction section and the distance between the high-frequency introduction section and the substrate is B (cm 3 ). Is preferred.

【0013】[0013]

【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果本発明者は、真空容器内に原料ガス
を導入し、前記真空容器内に導入した基板上に高周波プ
ラズマCVD法を用いてシリコン系薄膜を形成する方法
であって、プラズマの生起している放電空間の一部が前
記基板の少なくとも一部で覆われており、高周波導入部
と前記基板とが対向しており、前記高周波導入部と前記
基板との距離が3mm以上30mm以下であり、放電空
間内の圧力が90Pa(0.68Torr)以上1.5
×104Pa(113Torr)以下であり、前記プラ
ズマの生起している放電空間の体積をV(m3)、前記
原料ガスの流量をQ(cm3/min(norma
l))、放電空間の圧力をP(Pa)としたときに、τ
=592×V×P/Qで定義される滞留時間τが、0.
01秒以上10秒以下であることにより、欠陥密度の少
ない優れた特性のシリコン系薄膜をさらなる高速度で成
膜することが可能であり、前記シリコン系薄膜を基板上
に少なくとも一組のpin接合からなる半導体層を含ん
だ光起電力素子の少なくとも一つのi型半導体層の少な
くとも一部に用いることにより、良好な光電交換効率を
もち、密着性、耐環境性に優れた光起電力素子を、低コ
ストで形成することが可能になったことを見出した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As a result of intensive studies to solve the above-mentioned problems, the present inventors have introduced a source gas into a vacuum vessel, and applied a high-frequency plasma CVD method on a substrate introduced into the vacuum vessel. A method of forming a silicon-based thin film using, wherein a part of the discharge space where plasma is generated is covered with at least a part of the substrate, and the high-frequency introduction unit and the substrate are opposed to each other. The distance between the high-frequency introduction unit and the substrate is 3 mm or more and 30 mm or less, and the pressure in the discharge space is 90 Pa (0.68 Torr) or more.
× 10 4 Pa (113 Torr) or less, the volume of the discharge space in which the plasma is generated is V (m 3 ), and the flow rate of the source gas is Q (cm 3 / min (norma).
l)), when the pressure in the discharge space is P (Pa), τ
= 592 x V x P / Q, the residence time τ is 0.
When the time is from 01 seconds to 10 seconds, it is possible to form a silicon-based thin film having excellent characteristics with a low defect density at a higher speed, and the silicon-based thin film is formed on a substrate by at least one set of pin bonding. By using at least a part of at least one i-type semiconductor layer of a photovoltaic element including a semiconductor layer comprising, a photovoltaic element having good photoelectric exchange efficiency, excellent adhesion, and excellent environmental resistance can be obtained. It was found that it was possible to form at low cost.

【0014】上記の構成にすることにより、以下の作用
がある。
With the above configuration, the following operations are provided.

【0015】真空容器内に原料ガスを導入し、前記真空
容器内に導入した基板上に高周波プラズマCVD法を用
いてシリコン系薄膜を形成する方法において、高周波導
入部と基板の距離を近づけることにより、放電空間体積
当りのプラズマ密度が増大し、堆積膜形成に寄与する反
応種を高密度で形成させることが可能になり、成膜速度
のより高速化が実現できると考えられる。
In a method in which a raw material gas is introduced into a vacuum vessel and a silicon-based thin film is formed on the substrate introduced into the vacuum vessel using a high-frequency plasma CVD method, the distance between the high-frequency introduction portion and the substrate is reduced. It is considered that the plasma density per discharge space volume increases, and it becomes possible to form reactive species contributing to the formation of a deposited film at a high density, thereby realizing a higher deposition rate.

【0016】一方で、高周波導入部と基板の距離を近づ
けたときには、プラズマ中の電子密度が増大し、それに
伴ないイオンの発生量が増加することが考えられる。イ
オンは放電空間内のシース領域において静電引力によっ
て加速されるため、イオン衝撃としてバルク内の原子配
置を歪ませたり、膜中にボイドを形成する要因となり、
高品質のシリコン系薄膜形成のための阻害要因となり得
るものと思われる。ここで、成膜空間内の圧力を増大さ
せることにより、プラズマ中のイオンは、他のイオン、
活性種などとの衝突機会が増加することにより、イオン
の衝撃力が低下し、またイオンの量そのものを減少させ
たりすることが可能になると考えられ、相対的にイオン
衝撃が低下することが期待できる。一方、圧力を高めて
いくと、プラズマが高周波導入部付近に集中し、大面積
にシリコン系薄膜を形成するときに均一性を高めるのが
困難となる現象が起こる。
On the other hand, when the distance between the high-frequency introducing portion and the substrate is reduced, the electron density in the plasma increases, and the amount of generated ions may increase accordingly. Since ions are accelerated by electrostatic attraction in the sheath region in the discharge space, they distort the arrangement of atoms in the bulk as ion bombardment or cause voids in the film,
It is thought that it can be a hindrance to the formation of a high-quality silicon-based thin film. Here, by increasing the pressure in the film formation space, ions in the plasma are
Increased chance of collision with active species, etc. is thought to reduce the ion impact force and reduce the amount of ions themselves, which is expected to reduce ion impact relatively it can. On the other hand, when the pressure is increased, the plasma concentrates near the high frequency introduction part, and a phenomenon occurs in which it is difficult to improve the uniformity when forming a silicon-based thin film over a large area.

【0017】また、原料ガスに水素化シリコン化合物と
してSiH4を用いた場合、上記のように高周波導入部
と基板の距離を近づけたときは、単位放電空間体積当り
に吸収される高周波パワーが増大することによりSiH
4の分解が促進され、成膜速度の高速化に寄与すること
ができると思われる。ここで、シリコン系薄膜の形成
は、気相中から基板表面への反応種の移動、基板表面の
拡散、堆積という過程を経て行われると考えられるが、
十分に表面拡散が行われ安定なサイトで化学結合を行な
う過程が十分に行われるためには、ラジカルの寿命など
を考慮して、SiH3ラジカルが反応種となることが望
ましいものと考えられる。さらにSiHやSiH2など
の様々なラジカルが反応種となった場合には、表面での
反応形態が複雑化し、それにともなって欠陥密度が上昇
すると思われるため、専らSiH3ラジカルが反応種と
して機能することが望ましいと考えられる。ここで、S
iHやSiH2などのラジカルの密度が増加する要因と
しては、プラズマ中の電子密度の増大により、プラズマ
雰囲気中のSiH4ガスの枯渇が起こり、SiHゃSi
2などのラジカルとSIH4との2次反応が減少するた
めにSiHやSiH2などのラジカルの消滅速度が減少
するためであると考えられる。
Further, when SiH 4 is used as a silicon hydride compound as a source gas, when the distance between the high-frequency introducing section and the substrate is reduced as described above, the high-frequency power absorbed per unit discharge space volume increases. By doing
It is thought that decomposition of 4 is promoted, which can contribute to an increase in the film formation rate. Here, it is considered that the formation of the silicon-based thin film is performed through a process of moving a reactive species from the gas phase to the substrate surface, diffusing the substrate surface, and depositing,
In order for the surface to be sufficiently diffused and the process of performing a chemical bond at a stable site to be sufficiently performed, it is considered that it is desirable that the SiH 3 radical be a reactive species in consideration of the lifetime of the radical and the like. Furthermore, when various radicals such as SiH and SiH 2 become reactive species, the reaction form on the surface becomes complicated, and the defect density is thought to increase accordingly. Therefore, only the SiH 3 radical functions as the reactive species. It is considered desirable to do so. Where S
The cause of the increase in the density of radicals such as iH and SiH 2 is that, due to the increase in the electron density in the plasma, the SiH 4 gas in the plasma atmosphere is depleted and the SiH ゃ Si
It is considered that this is because the rate of disappearance of radicals such as SiH and SiH 2 decreases because the secondary reaction between the radicals such as H 2 and SIH 4 decreases.

【0018】プラズマ中の電子密度が増大した雰囲気の
中で、SiHやSiH2などのラジカルの密度を増加さ
せないためには、プラズマ雰囲気中のSiH4の密度の
低下を抑制するようにガスの導入を行ない、プラズマを
制御することで可能になると考えられる。ここでプラズ
マのパラメータとして、プラズマの生起している放電空
間の体積をV(m3)、前記原料ガスの流量をQ(cm3
/min(normal))、放電空間の圧力をP(P
a)としたときに、τ=592×V×P/Qで定義され
る滞留時間τ(秒)をプラズマ制御のパラメータとして
着目することで、プラズマ雰囲気中のSiH4の密度の
低下を抑制したプラズマの生起が可能になると考えられ
る。これは滞留時間が優くなるとSiH4ガスの分解が
促進されるために、SiH4の枯渇が進み、滞留時間が
短すぎると気相反応が十分に進まないといった知見から
得られたものである。
In order to prevent the density of radicals such as SiH and SiH 2 from increasing in an atmosphere in which the electron density in the plasma is increased, gas is introduced so as to suppress a decrease in the density of SiH 4 in the plasma atmosphere. It is considered that this is made possible by controlling the plasma. Here, as parameters of the plasma, the volume of the discharge space in which the plasma is generated is V (m 3 ), and the flow rate of the raw material gas is Q (cm 3).
/ Min (normal)) and the pressure in the discharge space is P (P
In the case of a), a decrease in the density of SiH 4 in the plasma atmosphere was suppressed by focusing on the residence time τ (second) defined by τ = 592 × V × P / Q as a parameter for plasma control. It is considered that plasma can be generated. This is based on the finding that the SiH 4 gas is decomposed when the residence time is longer, so that SiH 4 is depleted, and when the residence time is too short, the gas phase reaction does not proceed sufficiently. .

【0019】高品質なシリコン系薄膜を得るためには、
高周波導入部と基板の距離圧力といった上記のパラメー
タに加えて、滞留時間を制御することが重要であると考
えられる。
In order to obtain a high-quality silicon-based thin film,
It is considered important to control the residence time in addition to the above parameters such as the distance pressure between the high-frequency introduction unit and the substrate.

【0020】以上のことを鑑み、本発明者が鋭意検討を
重ねた結果、欠陥密度の少ない優れた特性のシリコン系
薄膜をさらなる高速度で成膜するためには、前記高周波
導入部と前記基板との距離が3mm以上30mm以下で
あり、放電空間内の圧力が90Pa(0.68Tor
r)以上1.5×104Pa(113Torr)以下で
あり、前記プラズマの生起している放電空間の体積をV
(m3)、前記原料ガスの流量をQ(cm3/min(n
ormal))、放電空間の圧力をP(Pa)としたと
きに、τ=592×V×P/Qで定義される滞留時間τ
を、0.01秒以上10秒以下にすることで、プラズマ
雰囲気中に十分な量のSiH4が供給され、所望のシリ
コン系薄膜の形成が可能であることを見出したものであ
る。ここで周波数が1MHz〜300MHzの高周波を
用いたCVD法で形成する方法は、特に好ましいもので
ある。
In view of the above, as a result of intensive studies conducted by the present inventor, it has been found that, in order to form a silicon-based thin film having a low defect density and excellent characteristics at a higher speed, the high-frequency introducing section and the substrate are required. Is 3 mm or more and 30 mm or less, and the pressure in the discharge space is 90 Pa (0.68 Torr).
r) or more and 1.5 × 10 4 Pa (113 Torr) or less, and the volume of the discharge space where the plasma is generated is V
(M 3 ), and the flow rate of the raw material gas is set to Q (cm 3 / min (n
normal)), when the pressure in the discharge space is P (Pa), the residence time τ defined by τ = 592 × V × P / Q
Is set to 0.01 seconds or more and 10 seconds or less, a sufficient amount of SiH 4 is supplied into the plasma atmosphere, and a desired silicon-based thin film can be formed. Here, a method of forming by a CVD method using a high frequency of 1 MHz to 300 MHz is particularly preferable.

【0021】pin接合を有する光起電力素子におい
て、光吸収層として機能するi型半導体層は、半導体層
全体に占める割合が大きいため、より大きな成膜速度で
形成することは望ましいものであり、特に成膜速度が
2.0nm以上であることは望ましい。このような高速
成膜を実現するという点に鑑みると、上記で記した前記
高周波導入部と前記基板との距離は3mm以上30mm
以下とする。3mm以上9mm以下がより好ましい範囲
としてあげられる。
In a photovoltaic element having a pin junction, the i-type semiconductor layer functioning as a light absorbing layer accounts for a large proportion of the entire semiconductor layer, and therefore, it is desirable to form the i-type semiconductor layer at a higher deposition rate. In particular, it is desirable that the film formation rate is 2.0 nm or more. In view of realizing such high-speed film formation, the distance between the high-frequency introduction unit and the substrate described above is 3 mm or more and 30 mm or more.
The following is assumed. A range of 3 mm to 9 mm is more preferable.

【0022】また光起電力素子などのデバイスの形成時
に、上記された範囲においてはプラズマ雰囲気中の水素
による還元作用によって下地層の成分、膜質、特性など
が変質してしまうのを抑制し、下地への悪影響を排除す
ることができる。下地層として酸化亜鉛などの金属の酸
化物からなる透明導電膜を用いた場合には、還元による
透明導電膜の透過率の低下、それにともなう光起電力素
子の特性の低下を防止できるので、特に効果的である。
In forming the device such as a photovoltaic element, in the above-described range, it is possible to prevent the components, film quality, characteristics, and the like of the underlayer from being deteriorated by the reducing action of hydrogen in the plasma atmosphere. Adverse effects on the system can be eliminated. In the case where a transparent conductive film made of a metal oxide such as zinc oxide is used as the underlayer, reduction in the transmittance of the transparent conductive film due to reduction and reduction in the characteristics of the photovoltaic element accompanying the reduction can be particularly prevented. It is effective.

【0023】さらに別の作用としては、シリコン系薄膜
と下地層との密着性が向上することがあげられる。これ
は、大量のSiH3ラジカルの活発な表面拡散により、
表面近傍の応力歪みを常に緩和させながら堆積膜が形成
されるために、この効果が発現されるのではないかと思
われる。また、水素分圧が相対的に高まるために、シリ
コンネットワーク中に組み込まれた水素原子の急激な離
脱が抑制され、シリコンネットワーク内の不規則領域の
発生に起因する塑性流動や、それにともったクラックや
凝集まの発生を防ぐことができるために、膜質や密着性
に優れたシリコン系薄膜の形成が可能になり、このシリ
コン系薄膜を含んだ構成にすることによって、耐環境性
に優れた光起電力素子を提供することができると考えら
れる。また、安定したSi−Si結合を形成することに
より、光照射時の結合の切断を抑制することができるこ
となどから、アモルファスシリコン系薄膜における光劣
化を抑制する効果が発現する。
Still another effect is that the adhesion between the silicon-based thin film and the underlayer is improved. This is due to the active surface diffusion of a large amount of SiH 3 radicals.
Since the deposited film is formed while always relaxing the stress strain near the surface, it is considered that this effect is exerted. In addition, since the hydrogen partial pressure is relatively increased, rapid release of hydrogen atoms incorporated in the silicon network is suppressed, and plastic flow caused by the generation of irregular regions in the silicon network and cracks caused by the flow are caused. The formation of a silicon-based thin film with excellent film quality and adhesion is possible because it can prevent the occurrence of agglomeration and agglomeration. It is believed that an electromotive element can be provided. Further, by forming a stable Si—Si bond, it is possible to suppress the breakage of the bond during light irradiation, and thus an effect of suppressing light degradation in the amorphous silicon-based thin film is exhibited.

【0024】下地への影響や密着性、耐環境性、光劣化
率の低減の効果の点に鑑みると、圧力が100Pa
(0.75Torr)以上5000Pa(37.5To
rr)以下、滞留時間が0.1秒以上3秒以下がより好
ましい範囲としてあげられる。
In view of the effect on the substrate, the adhesion, the environmental resistance, and the effect of reducing the light deterioration rate, the pressure is 100 Pa
(0.75 Torr) or more and 5000 Pa (37.5 Ton)
rr) or less, and more preferably, the residence time is 0.1 seconds or more and 3 seconds or less.

【0025】上記の効果は、原料ガスに水素化ゲルマニ
ウムを含んでいる場合も、Si原子をGe原子に置換し
た同等の効果として期待することができる。より広い波
長領域で太陽光を吸収することができるようにするため
に、光入射側に近いpin接合のi型半導体層はバンド
ギャップが広く、遠いpin接合になるに随いバンドギ
ャップが狭くなるようなpin接合を複数有する光起電
力素子を形成し、光入射側から遠いpin接合になるほ
どi型半導体層に含有されるGe含有量を増加させる構
成にするのは好ましいものである。
The above effect can be expected even when germanium hydride is contained in the source gas as an equivalent effect of replacing Si atoms with Ge atoms. In order to be able to absorb sunlight in a wider wavelength region, the pin-junction i-type semiconductor layer near the light incident side has a wide band gap, and the band gap becomes narrower as the farther pin junction is formed. It is preferable to form a photovoltaic element having a plurality of such pin junctions, and to increase the Ge content in the i-type semiconductor layer as the pin junction becomes farther from the light incident side.

【0026】また前記シリコン系薄膜、特にpin接合
を有する光起電力素子において実質的に光吸収層として
機能するi型半導体を結晶相を含むi型半導体層とした
場合には、アモルファスの場合に問題になるステブラー
―ロンスキー(Staebler−Wronski)効
果による光劣化現象を抑制することができるメリットが
ある。
In the case where the i-type semiconductor substantially functioning as a light absorbing layer in the silicon-based thin film, particularly a photovoltaic device having a pin junction, is an i-type semiconductor layer containing a crystalline phase, There is an advantage that a light deterioration phenomenon due to the Stäbler-Wronski effect, which is a problem, can be suppressed.

【0027】一方で、結晶相を含むシリコン系薄膜をi
型半導体層に採用した場合の問題点として、結晶粒界が
多数キャリア、少数キャリア双方に影響を与えて性能を
劣化させることが知られている。結晶粒界の影響を抑制
するためには、i型半導体内の結晶粒径を大きくして結
晶粒界密度を低下させることが有効な手段の一つである
と考えられる。特に、キャリアの走行方向に結晶粒径が
大きい形状であることが好ましく、キャリアの走行方向
を面法線としたときのScherrer半径が20nm
以上であることが好ましい。
On the other hand, a silicon-based thin film containing a crystal phase is
It is known that a problem in the case of adopting it for a type semiconductor layer is that crystal grain boundaries affect both majority carriers and minority carriers to deteriorate performance. In order to suppress the influence of the crystal grain boundaries, it is considered that one of effective means is to increase the crystal grain size in the i-type semiconductor to lower the crystal grain boundary density. In particular, it is preferable that the crystal has a large crystal grain size in the traveling direction of the carrier, and the Scherrer radius is 20 nm when the traveling direction of the carrier is a surface normal.
It is preferable that it is above.

【0028】結晶粒径を大きくするための要素として
は、結晶の配向性を高めることがあげられる。ランダム
な結晶方位で膜の堆積が進行した場合には、成長の過程
でそれぞれの結晶粒が衝突しあい相対的に結晶粒の大き
さが小さくなると考えられるが、特定の方位に配向させ
成長の方向性をそろえることで、結晶粒同士のランダム
な衝突を抑制することができ、その結果結晶粒径をより
大きくすることが可能であると考えられる。
An element for increasing the crystal grain size is to increase the crystal orientation. If the deposition of the film proceeds in a random crystal orientation, it is thought that the crystal grains collide during the growth process and the size of the crystal grains is relatively small. It is considered that by making the properties uniform, random collision between crystal grains can be suppressed, and as a result, the crystal grain size can be further increased.

【0029】また、ダイヤモンド構成をとる結晶性シリ
コンにおいては、(220)面は、面内の原子密度が最
も高く、成長最表面内のシリコン原子は、4本の結合手
のうち3本を他のシリコン原子と共有結合で結合されて
いる構造のため、この面を成長面とした場合に、密着性
及び耐候性の良好なシリコン系薄膜を形成することがで
きるもの考えられ、好ましいものである。
In crystalline silicon having a diamond structure, the (220) plane has the highest atomic density in the plane, and the silicon atoms in the outermost surface of the growth have the other three of the four bonds as other bonds. Since this structure is a growth surface, it is possible to form a silicon-based thin film having good adhesion and weather resistance because the structure is covalently bonded to silicon atoms. .

【0030】ASTMカードから、無配向の結晶性シリ
コンでは、低角側から11反射分の回折強度の総和に対
する(220)面の回折強度の割合は約23%であり、
(220)面の回折強度の割合が23%を上回る構造
は、この面方向に配向性を有することになる。特に(2
20)面の回折強度の割合が70%以上の構造において
は、上記の効果がより促進され特に好ましいものであ
る。
According to the ASTM card, in the non-oriented crystalline silicon, the ratio of the diffraction intensity of the (220) plane to the total of the diffraction intensity for 11 reflections from the low angle side is about 23%,
A structure in which the ratio of the diffraction intensity of the (220) plane exceeds 23% has the orientation in the plane direction. Especially (2
In the structure in which the ratio of the diffraction intensity of the (20) plane is 70% or more, the above effect is further promoted, which is particularly preferable.

【0031】以上のような結晶相を含むシリコン系薄膜
を、高周波を用いたプラズマCVD法により形成する方
法は、固相反応と比較してプロセス時間が短く、プロセ
ス温度も低くすることが可能なため低コスト化に有利で
ある。特に、pin接合を有する光起電力素子におい
て、膜厚の大きなi型半導体層に適用することで、この
効果は大きく発揮される。
A method of forming a silicon-based thin film containing a crystal phase as described above by a plasma CVD method using a high frequency can shorten the process time and lower the process temperature as compared with the solid phase reaction. This is advantageous for cost reduction. In particular, in a photovoltaic element having a pin junction, by applying the present invention to an i-type semiconductor layer having a large film thickness, this effect is greatly exerted.

【0032】ここで、高周波を用いたプラズマCVD法
により結晶相を含むシリコン系薄膜を、水素化シリコン
化合物と水素を含む混合ガスを原料ガスとして用いて形
成するためには、水素化シリコン化合物に対する水素ガ
スの比率を調整することにに加えて、滞留時間の制御を
することが重要である。これは、電子密度の高いプラズ
マ中で、SiHやSiH2などのラジカル密度が増大し
た場合には、これを核とした結晶化が、放電空間中及
び、堆積膜表面において起こりやすくなるために、前者
の場合は反応副生成物の形成が、後者の場合には結晶粒
径拡大に対する阻害要因として働いてしまうからではな
いかと思われる。
Here, in order to form a silicon-based thin film containing a crystal phase by a plasma CVD method using a high frequency using a mixed gas containing a silicon hydride compound and hydrogen as a source gas, a silicon hydride compound must be formed. In addition to adjusting the ratio of hydrogen gas, it is important to control the residence time. This is because, in a plasma with a high electron density, when the radical density of SiH or SiH 2 is increased, crystallization with this as a nucleus is likely to occur in the discharge space and on the surface of the deposited film. In the former case, the formation of reaction by-products may act as a hindrance factor to the enlargement of the crystal grain size in the latter case.

【0033】滞留時間を制御することにより、ポリシラ
ンなどの反応副生成物の発生を抑制し、結晶粒界が相対
的に大きな結晶性シリコンの形成が可能になる。さらに
高周波の導入パワーをA(W)、高周波導入部面積と高
周波導入部と基板との距離の積をB(cm3)としたと
きの高周波密度A/Bの値が、0.05〜2W/cm3
であるように高周波の導入を行なうことにより、より結
晶性が高く、配向性に優れたシリコン系薄膜の形成が可
能である。これは、多量のH原子の発生により構造緩和
の促進によって結晶性が高まり、パシベーション作用に
よって結合力の弱い配向の結合を切ることにより配向性
が高まるためではないかと考えられる。
By controlling the residence time, generation of reaction by-products such as polysilane can be suppressed, and crystalline silicon having relatively large crystal grain boundaries can be formed. Further, the value of the high frequency density A / B is 0.05 to 2 W, where A (W) is the high frequency introduction power, and B (cm 3 ) is the product of the high frequency introduction area and the distance between the high frequency introduction section and the substrate. / Cm 3
By introducing a high frequency as described above, it is possible to form a silicon-based thin film having higher crystallinity and excellent orientation. This is considered to be because the generation of a large amount of H atoms promotes structural relaxation to increase crystallinity, and the passivation action breaks bonds having a weak bonding force to increase the orientation.

【0034】次に本発明の光起電力素子の構成要素につ
いて説明する。図1は本発明の実施の形態に係る光起電
力素子の一例を示す模式的な断面図である。図中101
は基板、102は半導体層、103は第二の透明導電
層、104は集電電極である。また、101−1は基
体、101−2は金属層、101−3は第一の透明導電
層である。これらは基板101の構成部材である。
Next, the components of the photovoltaic device of the present invention will be described. FIG. 1 is a schematic sectional view showing an example of a photovoltaic device according to an embodiment of the present invention. 101 in the figure
Denotes a substrate, 102 denotes a semiconductor layer, 103 denotes a second transparent conductive layer, and 104 denotes a current collecting electrode. 101-1 is a base, 101-2 is a metal layer, and 101-3 is a first transparent conductive layer. These are components of the substrate 101.

【0035】(基体)基体101−1としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体101−
1の材料として好適である。
(Base) As the base 101-1, a metal,
A plate-like member or a sheet-like member made of resin, glass, ceramics, semiconductor bulk, or the like is preferably used. The surface may have fine irregularities. A structure in which light is incident from the substrate side using a transparent substrate may be employed. Further, by forming the base into a long shape, continuous film formation using a roll-to-roll method can be performed. In particular, flexible materials such as stainless steel and polyimide are used for the substrate 101-.
It is suitable as the material of (1).

【0036】(金属層)金属層101−2は電極として
の役割と、基体101−1にまで到達した光を反射して
半導体層102で再利用させる反射層としての役割とを
有する。その材料としては、Al、Cu、Ag、Au、
CuMg、AlSi等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層101−2は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層102内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体101−1が導電性を有する場合に
は金属層101−2は形成しなくてもよい。
(Metal Layer) The metal layer 101-2 has a role as an electrode and a role as a reflection layer that reflects light reaching the base 101-1 and reuses it in the semiconductor layer 102. The materials include Al, Cu, Ag, Au,
CuMg, AlSi, or the like can be suitably used. As the forming method, methods such as vapor deposition, sputtering, electrodeposition, and printing are suitable. The metal layer 101-2 preferably has irregularities on its surface. Accordingly, the optical path length of the reflected light in the semiconductor layer 102 can be extended, and the short-circuit current can be increased. When the base 101-1 has conductivity, the metal layer 101-2 need not be formed.

【0037】(第一の透明導電層)第一の透明導電層1
01−3は、入射光及び反射光の乱反射を増大し、半導
体層102内での光路長を伸ばす役割を有する。また、
金属層101−2の元素が半導体層102へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。さらに、第一の透
明導電層101−3は、金属層101−2と同様にその
表面に凸凹を有していることが望ましい。第一の透明導
電層101−3は、ZnO、ITO等の導電性酸化物か
らなることが好ましく、蒸着、スパッタ、CVD、電析
等の方法を用いて形成されることが好ましい。これらの
導電性電性酸化物に導電率を変化させる物質を添加して
もよい。
(First Transparent Conductive Layer) First Transparent Conductive Layer 1
01-3 has a role of increasing the irregular reflection of incident light and reflected light and extending the optical path length in the semiconductor layer 102. Also,
It has a role of preventing the element of the metal layer 101-2 from diffusing or migrating into the semiconductor layer 102 and preventing the photovoltaic element from shunting. Furthermore, by having an appropriate resistance, it has a role of preventing a short circuit due to a defect such as a pinhole in the semiconductor layer. Further, it is desirable that the first transparent conductive layer 101-3 has an unevenness on the surface thereof, similarly to the metal layer 101-2. The first transparent conductive layer 101-3 is preferably made of a conductive oxide such as ZnO or ITO, and is preferably formed using a method such as evaporation, sputtering, CVD, or electrodeposition. A substance that changes conductivity may be added to these conductive conductive oxides.

【0038】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法、あるいはこれらの方法を組み合
わせて形成されることが好ましい。
The zinc oxide layer is preferably formed by a method such as sputtering or electrodeposition, or by a combination of these methods.

【0039】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度が大きく影響を及ぼす。例えばDCマ
グネトロンスパッタ法で、酸化亜鉛ターゲットを用いて
酸化亜鉛膜を形成する場合には、ガスの種類としてはA
r、Ne、Kr、Xe、Hg、02などがあげられ、流
量は、装置の大きさと排気速度によって異なるが、例え
ば成膜空間の容積が20リットルの場合、1sccmか
ら100sccmが望ましい。
The conditions for forming a zinc oxide film by the sputtering method are greatly affected by the method, the type and flow rate of gas, the internal pressure, the input power, the film formation rate, and the substrate temperature. For example, when a zinc oxide film is formed by a DC magnetron sputtering method using a zinc oxide target, the gas type is A
r, Ne, Kr, Xe, Hg, 0 2 , and the like, the flow rate varies depending on the size and pumping speed of the apparatus, for example when the volume of the film-forming space is 20 liters, 100 sccm from 1sccm is desirable.

【0040】また、成膜時の内圧は1×10-4Torr
から0.1Torrが望ましい。投入電力は、ターゲッ
トの大きさにもよるが、直径15cmの場合、10Wか
ら100KWが望ましい。また基板温度は、成膜速度に
よって好適な範囲が異なるが、1μm/hで成膜する場
合は、70℃から450℃であることが望ましい。
The internal pressure during film formation is 1 × 10 −4 Torr.
To 0.1 Torr is desirable. The input power depends on the size of the target, but is preferably from 10 W to 100 KW when the diameter is 15 cm. The preferable range of the substrate temperature varies depending on the film forming speed, but when forming the film at 1 μm / h, the substrate temperature is preferably from 70 ° C. to 450 ° C.

【0041】また、電析法によって酸化亜鉛膜を形成す
る条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオン
を含んだ水溶液を用いるのが好ましい。硝酸イオン、亜
鉛イオンの濃度は、0.001mol/lから1.0m
ol/lの範囲にあるのが望ましく、0.01mol/
1から0.5mol/1の範囲にあるのがより望まし
く、0.1mol/lから0.25mol/lの範囲に
あるのがさらに望ましい。硝酸イオン、亜鉛イオンの供
給源としては特に限定するものではなく、両方のイオン
の供給源である硝酸亜鉛でもよいし、硝酸イオンの供給
源である硝酸アンモニウムなどの水溶性の硝酸塩と、亜
鉛イオンの供給源である硫酸亜鉛などの亜鉛塩の混合物
であってもよい。さらに、これらの水溶液に、異常成長
を抑制したり密着性を向上させるために、炭水化物を加
えることも好ましいものである。炭水化物の種類は特に
限定されるものではないが、グルコース(ブドウ糖)、
フルクトース(果糖)などの単糖類、マルトース(麦芽
糖)、サッカロース(ショ糖)などの二糖類、デキスト
リン、デンプンなどの多糖類などや、これらを混合した
ものを用いることができる。水溶液中の炭水化物の量
は、炭水化物の種類にもよるが概ね、0.001g/1
から300g/1の範囲にあるのが望ましく、0.00
5g/lから100g/lの範囲にあるのがより望まし
く、0.01g/lから60g/lの範囲にあることが
さらに望ましい。電析法により酸化亜鉛膜を堆積する場
合には、前記の水溶液中に酸化亜鉛膜を堆積する基体を
陰極にし、亜鉛、白金、炭素などを陽極とするのが好ま
しい。このとき負荷抵抗を通して流れる電流密度は、1
0mA/dm2から10A/dm2であることが好まし
い。
The conditions for forming the zinc oxide film by the electrodeposition method are preferably to use an aqueous solution containing nitrate ions and zinc ions in a corrosion-resistant container. The concentration of nitrate ion and zinc ion is from 0.001 mol / l to 1.0 m
ol / l, preferably 0.01 mol / l.
It is more preferably in the range of 1 to 0.5 mol / 1, and even more preferably in the range of 0.1 mol / l to 0.25 mol / l. The source of nitrate ion and zinc ion is not particularly limited, and zinc nitrate, which is a source of both ions, or a water-soluble nitrate such as ammonium nitrate, which is a source of nitrate ion, and zinc ion It may be a mixture of zinc salts such as zinc sulfate as a source. Furthermore, it is also preferable to add a carbohydrate to these aqueous solutions in order to suppress abnormal growth and improve adhesion. The type of carbohydrate is not particularly limited, but glucose (glucose),
Monosaccharides such as fructose (fructose), disaccharides such as maltose (maltose) and saccharose (sucrose), polysaccharides such as dextrin and starch, and mixtures thereof can be used. The amount of carbohydrate in the aqueous solution depends on the type of carbohydrate, but is generally 0.001 g / 1.
To 300 g / 1, preferably 0.00
More preferably, it is in the range of 5 g / l to 100 g / l, even more preferably in the range of 0.01 g / l to 60 g / l. When depositing a zinc oxide film by an electrodeposition method, it is preferable that the substrate on which the zinc oxide film is deposited in the aqueous solution is used as a cathode and zinc, platinum, carbon or the like is used as an anode. At this time, the current density flowing through the load resistor is 1
It is preferably from 0 mA / dm 2 to 10 A / dm 2 .

【0042】(基板)以上の方法により、着体101−
1上に必要に応じて、金属層101−2、第一の透明導
電層101−3を積層して基板101を形成する。ま
た、素子の集積化を容易にするために、基板101に中
間層として絶縁層を設けてもよい。
(Substrate) The body 101-
A substrate 101 is formed by laminating a metal layer 101-2 and a first transparent conductive layer 101-3 on the substrate 1 as needed. Further, an insulating layer may be provided on the substrate 101 as an intermediate layer in order to facilitate integration of elements.

【0043】(半導体層)本発明のシリコン系薄膜がそ
の一部を構成する半導体層102の主たる材料としては
Siが用いられる。Siに代えて、SiとC又はGeと
の合金を用いても構わない。半導体層102には同時
に、水素及び/又はハロゲン原子が含有される。その好
ましい含有量は0.1〜40原子%である。さらに半導
体層102は、酸素、窒素などを含有してもよい。半導
体層をp型半導体層とするにはIII属元素、n型半導
体層とするにはV属元素を含有する。p型層及びn型層
の電気持性としては、活性化エネルギーが0.2eV以
下のものが好ましく、0.1eV以下のものが最適であ
る。また比抵抗としては100Ωcm以下が好ましく、
1Ωcm以下が最適である。スタックセル(pin接合
を複数有する光起電力素子)の場合、光入射側に近いp
in接合のi型半導体層はバンドギャップが広く、遠い
pin接合になるに随いバンドギャップが狭くなるのが
好ましい。光入射側のドープ層(p型層もしくはn型
層)は光吸収の少ない結晶性の半導体か、又はバンドギ
ャップの広い半導体が適している。
(Semiconductor Layer) Si is used as a main material of the semiconductor layer 102 which is a part of the silicon-based thin film of the present invention. Instead of Si, an alloy of Si and C or Ge may be used. The semiconductor layer 102 contains hydrogen and / or halogen atoms at the same time. The preferred content is 0.1 to 40 atomic%. Further, the semiconductor layer 102 may contain oxygen, nitrogen, and the like. The semiconductor layer contains a Group III element to be a p-type semiconductor layer, and contains a Group V element to be an n-type semiconductor layer. As the electric durability of the p-type layer and the n-type layer, those having an activation energy of 0.2 eV or less are preferable, and those having an activation energy of 0.1 eV or less are optimal. The specific resistance is preferably 100 Ωcm or less,
The optimal value is 1 Ωcm or less. In the case of a stack cell (a photovoltaic element having a plurality of pin junctions), p near the light incident side
It is preferable that the band gap of the in-junction i-type semiconductor layer is wide and the band gap becomes narrower as the farther pin junction is formed. As the doped layer (p-type layer or n-type layer) on the light incident side, a crystalline semiconductor with little light absorption or a semiconductor with a wide band gap is suitable.

【0044】pin接合を2組積層したスタックセルの
例としては、i型シリコン系半導体層の組み合わせとし
て、光入射側から(アモルファスシリコン半導体層、ア
モルファスシリコン半導体層)、(アモルファスシリコ
ン半導体層、アモルファスシリコンゲルマニウム半導体
層)となるものがあげられる。また、pin接合を3組
積層した光起電力素子の例としてはi型シリコン系半導
体層の組み合わせとして、光入射側から(アモルファス
シリコン半導体層、アモルファスシリコン半導体層、ア
モルファスシリコンゲルマニウム半導体層)、(アモル
ファスシリコン半導体層、アモルファスシリコンゲルマ
ニウム半導体層、アモルファスシリコンゲルマニウム半
導体層)、となるものがあげられる。i型半導体層とし
ては光(630nm)の吸収係数(α)が5000cm
-1以上、ソーラーシミュレーター(AM1.5、100
mW/cm2)による凝似太陽光照射化の光伝導度(σ
p)が10×10-5/cm以上、暗伝薄度(σd)が1
0×10-6S/cm以下、コンスタントフォトカレント
メソッド(CPM)によるアーバックエナジーが55m
eV以下であるのが好ましい。i型半導体層としては、
わずかにp型、n型になっているものでも使用すること
ができる。またi型半導体層にシリコンゲルマニウム半
導体層を用いた場合には、界面準位低減や開放電圧を高
める目的で、p/i界面、n/i界面の少なくともどち
らか一方に、ゲルマニウムを含有していないi型半導体
層を挿入した構成をとってもよい。
As an example of a stack cell in which two sets of pin junctions are stacked, a combination of an i-type silicon-based semiconductor layer, from the light incident side (amorphous silicon semiconductor layer, amorphous silicon semiconductor layer), (amorphous silicon semiconductor layer, amorphous (A silicon germanium semiconductor layer). Further, as an example of a photovoltaic element in which three sets of pin junctions are stacked, a combination of i-type silicon-based semiconductor layers, from the light incident side (amorphous silicon semiconductor layer, amorphous silicon semiconductor layer, amorphous silicon germanium semiconductor layer), ( An amorphous silicon semiconductor layer, an amorphous silicon germanium semiconductor layer, and an amorphous silicon germanium semiconductor layer). The absorption coefficient (α) of light (630 nm) for the i-type semiconductor layer is 5000 cm.
-1 or more, solar simulator (AM1.5, 100
mW / cm 2 ) photoconductivity (σ)
p) is 10 × 10 −5 / cm or more, and the darkness (σd) is 1
0 × 10 −6 S / cm or less, Urbach energy by constant photocurrent method (CPM) is 55 m
It is preferably eV or less. As the i-type semiconductor layer,
Slightly p-type and n-type ones can also be used. When a silicon germanium semiconductor layer is used for the i-type semiconductor layer, germanium is contained in at least one of the p / i interface and the n / i interface for the purpose of reducing the interface state and increasing the open circuit voltage. A configuration in which an i-type semiconductor layer is inserted may be employed.

【0045】本発明の構成要素である半導体層102に
ついてさらに説明を加えると、図3は本発明の光起電力
素子の一例として、一組のpin接合をもつ半導体層1
02を示す模式的な断面図である。図中102−1は第
一の導電型を示す半導体層であり、さらに、本発明のシ
リコン系薄膜からなるi型半導体層102−2、第二の
導電型を示す半導体層102−3を積層する。pin接
合を複数持つ半導体層においては、そのなかのうちの少
なくとも一つが前記の構成であることが好ましい。
The semiconductor layer 102 as a component of the present invention will be further described. FIG. 3 shows a semiconductor layer 1 having a set of pin junctions as an example of a photovoltaic element of the present invention.
It is a typical sectional view showing 02. In the figure, reference numeral 102-1 denotes a semiconductor layer having a first conductivity type, and further, an i-type semiconductor layer 102-2 formed of a silicon-based thin film of the present invention and a semiconductor layer 102-3 having a second conductivity type are laminated. I do. In a semiconductor layer having a plurality of pin junctions, at least one of the semiconductor layers preferably has the above-described configuration.

【0046】(半導体層の形成方法)本発明のシリコン
系薄膜及び半導体層102を形成するには、高周波プラ
ズマCVD法が適している。以下、高周波プラズマCV
D法によって半導体層102を形成する手順の好適な例
を示す。 (1)減圧状態にできる半導体形成用真空容器内を所定
の堆積圧力に減圧する。 (2)堆積室内に原料ガス、希釈ガス等の材料ガスを導
入し、堆積室内を真空ポンプによって排気しつつ、堆積
室内を所定の堆積圧力に設定する。 (3)基板101をヒーターによって所定の温度に設定
する。 (4)高周波電源によって発振された電周波を前記堆積
室に導入する。前記堆積室への導入方法は、高周波がマ
イクロ波の場合には導波管によって導き石英、アルミ
ナ、窒化アルミニウムなどの誘電体窓を介して堆積室内
に導入したり、高周波がVHFやRFの場合には同軸ケ
ーブルによって導き、金属電極を介して堆積室内に導入
したりする方法がある。 (5)堆積室内にプラズマを生起させて原料ガスを分解
し、堆積室内に配置された基板101上に堆積膜を形成
する。この手順を必要に応じて複数回繰り返して半導体
層102を形成する。
(Method for Forming Semiconductor Layer) In order to form the silicon-based thin film and the semiconductor layer 102 of the present invention, a high-frequency plasma CVD method is suitable. Hereinafter, high frequency plasma CV
A preferred example of a procedure for forming the semiconductor layer 102 by the method D will be described. (1) The inside of the vacuum chamber for semiconductor formation which can be reduced in pressure is reduced to a predetermined deposition pressure. (2) A material gas such as a source gas or a dilution gas is introduced into the deposition chamber, and the deposition chamber is set to a predetermined deposition pressure while exhausting the deposition chamber by a vacuum pump. (3) The substrate 101 is set to a predetermined temperature by a heater. (4) The electric frequency oscillated by the high frequency power supply is introduced into the deposition chamber. The method of introducing into the deposition chamber is as follows: when the high frequency is microwaves, it is guided by a waveguide and introduced into the deposition chamber through a dielectric window such as quartz, alumina, aluminum nitride, or when the high frequency is VHF or RF. For example, there is a method in which the material is guided by a coaxial cable and introduced into a deposition chamber via a metal electrode. (5) Plasma is generated in the deposition chamber to decompose the source gas, and a deposited film is formed on the substrate 101 disposed in the deposition chamber. This procedure is repeated a plurality of times as needed to form the semiconductor layer 102.

【0047】半導体層102の形成条件としては、堆積
室内の基板温度は100〜450℃、圧力は0.067
Pa(0.5mTorr)〜1.5×104Pa(11
3Torr)、高周波パワー密度は0.001〜2W/
cm3が好適な条件としてあげられる。さらに本発明の
シリコン系薄膜を形成する場合には、高周波導入部と前
記基板との距離が3mm以上9mm以下、圧力が90P
a(0.68Torr)以上1.5×104Pa(11
3Torr)以下、プラズマの生起している放電空間の
体積をV(m3)、前記原料ガスの流量をQ(cm3/m
in(normal))、放電空間の圧力をP(Pa)
としたときに、τ=592×V×P/Qで定義される滞
留時間τが、0.01秒以上10秒以下であるようにプ
ラズマ条件を制御することが必要である。また本発明の
Scherrer半径が20nm以上の結晶粒径の微結
晶を含んだシリコン系薄膜を形成する場合には、高周波
パワー密度としては0.05〜2W/cm3が好適な条
件である。
The conditions for forming the semiconductor layer 102 are as follows: the substrate temperature in the deposition chamber is 100 to 450 ° C., and the pressure is 0.067.
Pa (0.5 mTorr) to 1.5 × 10 4 Pa (11
3 Torr), high frequency power density 0.001-2 W /
cm 3 is a preferable condition. Further, when the silicon-based thin film of the present invention is formed, the distance between the high-frequency introducing section and the substrate is 3 mm or more and 9 mm or less, and the pressure is 90 P or less.
a (0.68 Torr) or more and 1.5 × 10 4 Pa (11
3 Torr) or less, the volume of the discharge space where plasma is generated is V (m 3 ), and the flow rate of the raw material gas is Q (cm 3 / m 3 ).
in (normal)), and the pressure in the discharge space is P (Pa)
It is necessary to control the plasma conditions so that the residence time τ defined by τ = 592 × V × P / Q is not less than 0.01 seconds and not more than 10 seconds. In the case of forming a silicon-based thin film containing microcrystals having a Scherrer radius of 20 nm or more according to the present invention, the high-frequency power density is preferably 0.05 to 2 W / cm 3 .

【0048】本発明のシリコン系薄膜及び半導体層10
2の形成に適した原料ガスとしては、SiH4、Si2
6等の水素化シリコン化合物、合金系にする場合にはさ
らに、GeH4やCH4などのようにGeやCを含有した
ガス化しうる化合物を水素ガスガスで希釈して堆積室内
に導入することが望ましい。さらにHeなどの不活性ガ
スを添加してもよい。さらに窒素、酸素等を含有したガ
ス化しうる化合物を原料ガス乃至希釈ガスとして添加し
てもよい。半導体層をp型層とするためのドーパントガ
スとしてはB26、BF3等が用いられる。また、半導
体層をn型層とするためのドーパントガスとしては、P
3、PF3が用いられる。結晶相の薄膜や、SiC等の
光吸収が少ないかバンドギャップの広い層を堆積する場
合には、原料ガスに対する希釈ガスの割合を増やし、比
較的高いパワー密度の高周波を導入するのが好ましい。
Silicon-based thin film and semiconductor layer 10 of the present invention
Source gas suitable for forming Si 2 is SiH 4 , Si 2 H
In the case of using a hydrogenated silicon compound such as 6 or an alloy, a gasizable compound containing Ge or C, such as GeH 4 or CH 4, may be diluted with a hydrogen gas gas and introduced into the deposition chamber. desirable. Further, an inert gas such as He may be added. Further, a gasifiable compound containing nitrogen, oxygen or the like may be added as a source gas or a diluent gas. B 2 H 6 , BF 3 or the like is used as a dopant gas for turning the semiconductor layer into a p-type layer. Further, as a dopant gas for converting the semiconductor layer into an n-type layer, P
H 3 and PF 3 are used. In the case of depositing a thin film of a crystal phase or a layer having a small light absorption or a wide band gap such as SiC, it is preferable to increase the ratio of the diluent gas to the source gas and to introduce a high frequency power having a relatively high power density.

【0049】(第二の透明導電層)第二の透明導電層1
03は、光入射側の電極であるとともに、その膜厚を適
当に設定することにより反射防止膜の役割をかねること
ができる。第二の透明導電層103は、半導体層102
の吸収可能な波長領域において高い透過率を有すること
と、抵抗率が低いことが要求される。好ましくは550
nmにおける透過率が80%以上、より好ましくは85
%以上であることが望ましい。抵抗率は5×10-3Ωc
m以下、より好ましくは1×10-3Ωcm以下であるこ
とが好ましい。第二の透明導電層103の材料として
は、ITO、ZnO、In23等を好適に用いることが
できる。その形成方法としては、蒸着、CVD、スプレ
ー、スピンオン、浸漬などの方法が好適である。これら
の材料に導電率を変化させる物質を添加してもよい。
(Second transparent conductive layer) Second transparent conductive layer 1
Reference numeral 03 denotes an electrode on the light incident side, and can also serve as an anti-reflection film by appropriately setting its film thickness. The second transparent conductive layer 103 is a semiconductor layer 102
Is required to have a high transmittance in a wavelength region that can absorb light and to have a low resistivity. Preferably 550
The transmittance in nm is 80% or more, more preferably 85%.
% Is desirable. The resistivity is 5 × 10 -3 Ωc
m, more preferably 1 × 10 −3 Ωcm or less. As a material of the second transparent conductive layer 103, ITO, ZnO, can be suitably used an In 2 0 3 and the like. As the formation method, methods such as vapor deposition, CVD, spray, spin-on, and immersion are suitable. A substance that changes conductivity may be added to these materials.

【0050】(集電電極)集電電極104は集電効率を
向上するために透明電極103上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
(Current Collecting Electrode) The current collecting electrode 104 is provided on the transparent electrode 103 to improve current collecting efficiency. As the forming method, a method of forming a metal of an electrode pattern by sputtering using a mask, a method of printing a conductive paste or a solder paste, a method of fixing a metal wire with a conductive paste, and the like are preferable.

【0051】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面(光入射側と反射側)などに鋼板等の補教材を併用し
てもよい。
Incidentally, if necessary, protective layers may be formed on both surfaces of the photovoltaic element. At the same time, an auxiliary material such as a steel plate may be used in combination on the back surface (light incident side and reflection side) of the photovoltaic element.

【0052】[0052]

【実施例】以下の実施例では、光起電力素子として太陽
電池を例に挙げて本発明を具体的にするが、これらの実
施例は本発明の内容を何ら限定するものではない。
EXAMPLES In the following examples, the present invention will be specifically described by taking a solar cell as an example of a photovoltaic element, but these examples do not limit the content of the present invention at all.

【0053】(実施例1)図2に示した堆積膜形成装置
201を用い、以下の手順で図4に示した光起電力素子
を形成した。図4は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスn型
半導体層102−1Aとアモルファスi型半導体層10
2−2Aと微結晶p型半導体層102−3Aとからなっ
ている。すなわち、この光起電力素子はいわゆるpin
型シングルセル光起電力素子である。
Example 1 The photovoltaic element shown in FIG. 4 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 4 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure,
The same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element includes an amorphous n-type semiconductor layer 102-1A and an amorphous i-type semiconductor layer 10-1.
2-2A and the microcrystalline p-type semiconductor layer 102-3A. That is, this photovoltaic element is a so-called pin
Type single cell photovoltaic element.

【0054】図2は、本発明のシリコン系薄膜及び光起
電力素子を製造する堆積膜形成装置の一例を示す模式的
な断面図である。図2に示す堆積膜形成装置201は、
基板送り出し容器202、半導体形成用真空容器211
〜219、基板巻き取り容器203が、ガスゲート22
1〜230を介して結合することによって構成されてい
る。この堆積膜形成装置201には、各容器及び各ガス
ゲートを貫いて帯状の導電性基板204がセットされ
る。帯状の導電性基板204は、基板送リ出し容器20
2に設置されたボビンから巻き出され、基板巻き取り容
器203で別のボビンに巻き取られる。
FIG. 2 is a schematic sectional view showing an example of a deposited film forming apparatus for producing a silicon-based thin film and a photovoltaic element according to the present invention. The deposited film forming apparatus 201 shown in FIG.
Substrate sending container 202, semiconductor forming vacuum container 211
To 219, the substrate take-up container 203 is
It is configured by coupling through 1 to 230. A strip-shaped conductive substrate 204 is set in the deposition film forming apparatus 201 through each container and each gas gate. The strip-shaped conductive substrate 204 is placed in the substrate transfer container 20.
The substrate is unwound from the bobbin provided in the second bobbin 2 and wound on another bobbin in the substrate winding container 203.

【0055】半導体形成用真空容器211〜219は、
それぞれプラズマ生起領域を形成する堆積室を有してい
る。概堆積室は、プラズマの生起している放電空間を、
前記導電性基板と前記高周波導入部で上下を限定し、高
周波導入部を取り囲むように設置された放電板で横方向
を限定するように構成されている。
The semiconductor forming vacuum vessels 211 to 219
Each has a deposition chamber for forming a plasma generation region. In general, the deposition chamber is a discharge space where plasma is generated,
The upper and lower sides are limited by the conductive substrate and the high-frequency introducing section, and the lateral direction is limited by a discharge plate provided so as to surround the high-frequency introducing section.

【0056】該堆積室内の平板状の高周波導入部241
〜249には、高周波電源251〜259から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板204上に半導体
層を堆積させる。高周波導入部241〜249は、導電
性基板204と対向しており、不図示の高さ調整機構が
具備されている。前記高さ機構により、前記導電性基板
と高周波導入部との間の距離を変えることができ、同時
に放電空間の体積を変えることができる。また、各半導
体形成用真空容器211〜219には、原料ガスや希釈
ガスを導入するためのガス導入管231〜239が接続
されている。
The flat-plate high-frequency introduction unit 241 in the deposition chamber
To 249, high-frequency power is applied from high-frequency power supplies 251 to 259 to generate glow discharge, whereby the source gas is decomposed and a semiconductor layer is deposited on the conductive substrate 204. The high-frequency introducing sections 241 to 249 face the conductive substrate 204 and have a height adjustment mechanism (not shown). By the height mechanism, the distance between the conductive substrate and the high-frequency introducing portion can be changed, and at the same time, the volume of the discharge space can be changed. Further, gas introduction pipes 231 to 239 for introducing a source gas and a dilution gas are connected to the respective vacuum chambers 211 to 219 for semiconductor formation.

【0057】図2に示した堆積膜形成装置201は、半
導体形成用真空容器を9個具備しているが、以下の実施
例においては、すべての半導体形成用真空容器でグロー
放電を生起させる必要はなく、製造する光起電力素子の
層構成にあわせて各容器でのグロー放電の有無を選択す
ることができる。また、各半導体形成用真空容器には、
各堆積室内での導電性基板204と放電空間との接触面
積を調整するための、不図示の成膜領域調整板が設けら
れている。
Although the deposited film forming apparatus 201 shown in FIG. 2 has nine semiconductor forming vacuum vessels, in the following embodiments, it is necessary to generate a glow discharge in all the semiconductor forming vacuum vessels. However, the presence or absence of glow discharge in each container can be selected according to the layer configuration of the photovoltaic element to be manufactured. In addition, in each semiconductor forming vacuum container,
A film formation region adjustment plate (not shown) for adjusting the contact area between the conductive substrate 204 and the discharge space in each deposition chamber is provided.

【0058】まず、光起電力素子形成に先立って、アモ
ルファスi型半導体層の成膜速度の確認実験を行なっ
た。ステンレス(SUS430BA)からなる帯状の基
体(幅50cm、長さ200m、厚さ0.125mm)
を十分に脱脂、洗浄し、不図示の連続スパッタリング装
置に装着し、Al電極をターゲットとして、厚さ100
nmのAl薄膜をスパッタ蒸着させた。さらにZnOタ
ーゲットを用いて、厚さ1.2μmのZnO薄膜をAl
薄膜の上にスパッタ蒸着し、帯状の導電性基板204を
形成した。
First, prior to the formation of the photovoltaic element, an experiment for confirming the film formation rate of the amorphous i-type semiconductor layer was performed. Strip-shaped substrate made of stainless steel (SUS430BA) (width 50 cm, length 200 m, thickness 0.125 mm)
Is sufficiently degreased and washed, and is attached to a continuous sputtering device (not shown).
nm Al thin film was sputter deposited. Further, using a ZnO target, a ZnO thin film having a thickness of 1.2 μm was
A strip-shaped conductive substrate 204 was formed by sputtering on the thin film.

【0059】次に基板送り出し容器202に、導電性基
板204を巻いたボビンを装着し、導電性基板204を
搬入側のガスゲート、半導体形成用真空容器211、2
12、213、214、215、216、217、21
8、219搬出側のガスゲートを介し、基板巻き取り容
器203まで通し、帯状の導電性基板204がたるまな
いように張力調整を行った。そして、基板送り出し容器
202、半導体形成用真空容器211、212、21
3、214、215、216、217、218、21
9、基板巻き取り容器203を不図示の真空ポンプから
なる真空排気系により、6.7×10-4Pa(5×10
-8Torr)以下まで充分に真空排気した。
Next, a bobbin around which the conductive substrate 204 is wound is mounted on the substrate delivery container 202, and the conductive substrate 204 is loaded with the gas gate on the loading side, and the semiconductor forming vacuum containers 211 and 2.
12, 213, 214, 215, 216, 217, 21
8, 219 was passed through the gas gate on the carry-out side to the substrate take-up container 203, and the tension was adjusted so that the strip-shaped conductive substrate 204 did not slack. Then, the substrate delivery container 202 and the semiconductor formation vacuum containers 211, 212, 21
3, 214, 215, 216, 217, 218, 21
9. The substrate take-up container 203 is moved to 6.7 × 10 −4 Pa (5 × 10
-8 Torr) or less.

【0060】次に、真空排気系を作動させつつ、半導体
形成用真空容器218へガス導入管238から原料ガス
及び希釈ガスを供給した。ここで半導体形成用真空容器
218内の堆積室は、長手方向の長さが1m、横幅は5
0cmのものを用いた。また、半導体形成用真空容器2
18以外の半導体形成用真空容器にはガス導入管から2
00cm3/min(normal)のH2ガスを供給
し、同時に不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして500sccmのH2ガスを供
給した。この状態で真空排気系の排気能力を調整して、
半導体形成用真空容器218内の圧力を所定の圧力に調
整した。形成条件は表1の218の形成条件に示す通り
である。
Next, while operating the vacuum evacuation system, the source gas and the diluent gas were supplied from the gas introduction pipe 238 to the semiconductor formation vacuum vessel 218. Here, the deposition chamber in the semiconductor formation vacuum container 218 has a length of 1 m in the longitudinal direction and a width of 5 m.
The thing of 0 cm was used. In addition, the semiconductor-forming vacuum container 2
The vacuum chamber for forming a semiconductor other than 18 is
An H 2 gas of 00 cm 3 / min (normal) was supplied, and at the same time, an H 2 gas of 500 sccm was supplied as a gate gas from each gate gas supply pipe (not shown) to each gas gate. In this state, adjust the exhaust capacity of the vacuum exhaust system,
The pressure in the semiconductor forming vacuum vessel 218 was adjusted to a predetermined pressure. The forming conditions are as shown in the forming conditions of 218 in Table 1.

【0061】半導体形成用真空容器218内の圧力が安
定したところで、基板送り出し容器202から基板巻き
取り容器203の方向に、導電性基板204の移動を開
始した。
When the pressure in the semiconductor forming vacuum container 218 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate sending container 202 to the substrate take-up container 203 was started.

【0062】次に、半導体形成用真空容器218内の高
周波導入部248に高周波電源258より高周波を導入
し、高さ調整機構により前記導電性基板と電周波導入部
との間の距離を表2に示す所定の距離に変えながら、半
導体形成用真空容器218内の堆積室内にグロー放電を
生起し、導電性基板204上に、アモルファスi型半導
体層を形成した。ここで、半導体形成用真空容器218
には周波数60MHzの高周波を、パワー密度が100
mW/cm3になるように調整しながらAl製の金属電
極からなる電周波導入部248から導入した。形成した
それぞれのアモルファスi型半導体層の膜厚を、断面T
EM観察により測定し、成膜速度を求めた。求めた成膜
速度の値を表2に示す。ここで、導電性基板と高周波導
入部間の距離が2mmのアモルファスi型半導体層は、
膜厚の均一性が悪く、平均的な成膜速度を求めることが
できなかった。
Next, a high frequency power is introduced from a high frequency power supply 258 to a high frequency introducing portion 248 in the semiconductor forming vacuum vessel 218, and a distance between the conductive substrate and the electric frequency introducing portion is determined by a height adjusting mechanism. A glow discharge was generated in the deposition chamber in the semiconductor formation vacuum vessel 218 while changing the predetermined distance shown in FIG. 4 to form an amorphous i-type semiconductor layer on the conductive substrate 204. Here, semiconductor forming vacuum vessel 218
Has a high frequency of 60 MHz and a power density of 100
While adjusting to be mW / cm 3 , the light was introduced from an electric frequency introduction part 248 made of a metal electrode made of Al. The film thickness of each of the formed amorphous i-type semiconductor layers is represented by a cross section T
It was measured by EM observation to determine the film formation rate. Table 2 shows the values of the obtained film forming rates. Here, the amorphous i-type semiconductor layer in which the distance between the conductive substrate and the high-frequency introducing portion is 2 mm is
The uniformity of the film thickness was poor, and an average film forming rate could not be obtained.

【0063】次に光起電力素子の作成を行なった。真空
排気系を作動させつつ、半導体形成用真空容器217、
218、219へガス導入管237、238、239か
ら原料ガス及び希釈ガスを供給した。ここで半導体形成
用真空容器218内の放電室は、長手方向の長さが1
m、横幅は50cmのものを用いた。また、半導体形成
用真空容器217、218、219以外の半導体形成用
真空容器にはガス導入管から200cm3/min(n
ormal)のH2ガスを供給し、同時に不図示の各ゲ
ートガス供給管から、各ガスゲートにゲートガスとして
500sccmのH 2ガスを供給した。この状態で真空
排気系の排気能力を調整して、半導体形成用真空容器2
17、218、219内の圧力を所定の圧力に調整し
た。形成条件は表1に示す通りである。
Next, a photovoltaic element was prepared. vacuum
While operating the exhaust system, the semiconductor forming vacuum vessel 217,
218, 219 to gas introduction pipes 237, 238, 239
Raw material gas and diluent gas were supplied. Here semiconductor formation
The discharge chamber in the vacuum chamber 218 has a longitudinal length of one.
m and a width of 50 cm were used. Also, semiconductor formation
For forming semiconductors other than vacuum chambers 217, 218, and 219
200cm from the gas inlet tube to the vacuum vesselThree/ Min (n
normal) HTwoSupply gas, and at the same time
Gate gas supply pipe to each gas gate as gate gas
500 sccm H TwoGas was supplied. Vacuum in this state
The vacuum capacity for semiconductor formation is adjusted by adjusting the exhaust capacity of the exhaust system.
The pressure in 17, 218, 219 is adjusted to a predetermined pressure.
Was. The forming conditions are as shown in Table 1.

【0064】半導体形成用真空容器217、218、2
19内の圧力が安定したところで、基板送り出し容器2
02から基板巻き取り容器203の方向に、導電性基板
204の移動を開始した。
Semiconductor forming vacuum vessels 217, 218, 2
When the pressure in the substrate 19 is stabilized, the substrate delivery container 2
The movement of the conductive substrate 204 in the direction from 02 to the substrate take-up container 203 was started.

【0065】次に、半導体形成用真空容器217〜21
9内の高周波導入部247〜249に高周波電源257
〜259より高周波を導入し、半導体形成用真空容器2
17〜219内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、アモルファスi型半導体層(膜厚500n
m)、微結晶p型半導体層(膜厚10nm)を形成し光
起電力素子を形成した。ここで、半導体形成用真空容器
217には周波数13.56MHz、パワー密度5mW
/cm3の高周波電力をAl製の金属電極からなる高周
波導入部247から、半導体形成用真空容器218には
上記のアモルファスi型半導体と同様に、高さ調整機構
により前記導電性基板と高周波導入部との間の距離を表
2に示す所定の距離に変えながら(2mmは除く)周波
数60MHzの高周波を、パワー密度が100mW/c
3になるように調整しながらAl製の金属電極からな
る高周波導入部248から、半導体形成用真空容器21
9には周波数13.56MHz、パワー密度30mW/
cm3の高周波電力をAl製の金属電極からなる高周波
導入部249から導入した。ここで、各光起電力素子ご
とに、求めた成膜速度に応じて成膜領域調整板で膜厚を
揃えた。次に不図示の連続モジュール化装置を用いて、
形成した帯状の光起電力素子を36cm×22cmの太
陽電池モジュールに加工した。
Next, the semiconductor forming vacuum vessels 217 to 21
9, high-frequency power sources 257 to 249
To 259, the vacuum chamber 2 for semiconductor formation
Glow discharge is generated in the deposition chambers 17 to 219, and an amorphous n-type semiconductor layer (thickness: 3) is formed on the conductive substrate 204.
0 nm), amorphous i-type semiconductor layer (film thickness 500 n)
m), a microcrystalline p-type semiconductor layer (10 nm thick) was formed to form a photovoltaic element. Here, the semiconductor forming vacuum container 217 has a frequency of 13.56 MHz and a power density of 5 mW.
/ Cm 3 of high-frequency power from a high-frequency introduction unit 247 made of an Al metal electrode and into the semiconductor forming vacuum vessel 218 by a height adjustment mechanism in the same manner as the amorphous i-type semiconductor. While changing the distance between the parts to a predetermined distance shown in Table 2 (excluding 2 mm), a high frequency having a frequency of 60 MHz was applied at a power density of 100 mW / c.
The vacuum container 21 for semiconductor formation is adjusted from the high-frequency introducing portion 248 made of an Al metal electrode while adjusting to be m 3.
9 has a frequency of 13.56 MHz and a power density of 30 mW /
A high frequency power of cm 3 was introduced from a high frequency introduction unit 249 made of a metal electrode made of Al. Here, for each photovoltaic element, the film thickness was made uniform using a film formation region adjusting plate according to the obtained film formation speed. Next, using a continuous modularization device not shown,
The formed band-shaped photovoltaic element was processed into a solar cell module of 36 cm × 22 cm.

【0066】各太陽電池モジュールの光電変換効率をソ
ーラーシミュレーター(AM1.5、100mW/cm
2)を用いて測定した。結果を表2に示す。
The photoelectric conversion efficiency of each solar cell module was measured using a solar simulator (AM 1.5, 100 mW / cm).
It was measured using 2 ). Table 2 shows the results.

【0067】以上のことより、導電性基板と電周波導入
部間の距離が3mm以上30mm以下の光起電力素子に
おいては、優れた光電変換効率を示し、特に、3mm以
上9mm以下の光起電力素子では、アモルファスi型半
導体層の成膜速度が2.0nm/秒以上であり、特にす
ぐれていた。以上のことから本発明の光起電力素子を含
む太陽電池モジュールは、優れた特長を持つことがわか
る。
As described above, the photovoltaic device in which the distance between the conductive substrate and the electric-frequency introducing portion is 3 mm or more and 30 mm or less exhibits excellent photoelectric conversion efficiency, and particularly, the photovoltaic device in which the distance is 3 mm or more and 9 mm or less. In the device, the film formation rate of the amorphous i-type semiconductor layer was 2.0 nm / sec or more, which was particularly excellent. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0068】(実施例2)図2に示した堆積膜形成装置
201を用い、以下の手順で図4に示した光起電力素子
を形成した。図4は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中.
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスn型
半導体層102−1Aとアモルファスi型半導体層10
2−2Aと微結晶p型半導体層102−3Aとからなっ
ている。すなわち、この光起電力素子はいわゆるpin
型シングルセル光起電力素子である。
(Example 2) The photovoltaic element shown in FIG. 4 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 4 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure.
The same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element includes an amorphous n-type semiconductor layer 102-1A and an amorphous i-type semiconductor layer 10-1.
2-2A and the microcrystalline p-type semiconductor layer 102-3A. That is, this photovoltaic element is a so-called pin
Type single cell photovoltaic element.

【0069】実施例1と同様に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装着し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、21
8、219基板巻き取り容器203を不図示の真空ポン
プからなる真空排気系により、6.7×10-4Pa(5
×10-6Torr)以下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, 21
8, 219 The substrate take-up container 203 is evacuated to 6.7 × 10 −4 Pa (5
(× 10 −6 Torr) or less.

【0070】次に、真空排気系を作動させつつ、半導体
形成用真空容器217、218、219へガス導入管2
37、238、239から原料ガス及び希釈ガスを供給
した。ここで半導体形成用真空容器218内の放電室
は、長手方向の長さが1m、横幅は50cmのものを用
いた。また、半導体形成用真空容器217、218、2
19以外の半導体形成用真空容器にはガス導入管から2
00cm3/min(normal)のH2ガスを供給
し、同時に不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして500sccmのH2ガスを供
給した。この状態で真空排気系の排気能力を調整して、
半導体形成用真空容器217、218、219内の圧力
を所定の圧力に調整した。形成条件は表3に示す通りで
ある。
Next, while operating the vacuum evacuation system, the gas introduction pipe 2 was introduced into the vacuum chambers 217, 218, and 219 for semiconductor formation.
Source gas and dilution gas were supplied from 37, 238, and 239. Here, the discharge chamber in the semiconductor formation vacuum vessel 218 used had a length of 1 m in the longitudinal direction and a width of 50 cm. Further, the vacuum chambers 217, 218, 2
The vacuum vessel for semiconductor formation other than 19 is
An H 2 gas of 00 cm 3 / min (normal) was supplied, and at the same time, an H 2 gas of 500 sccm was supplied as a gate gas from each gate gas supply pipe (not shown) to each gas gate. In this state, adjust the exhaust capacity of the vacuum exhaust system,
The pressure inside the semiconductor formation vacuum containers 217, 218, and 219 was adjusted to a predetermined pressure. The forming conditions are as shown in Table 3.

【0071】半導体形成用真空容器217、218、2
19内の圧力が安定したところで、基板送り出し容器2
02から基板巻き取り容器203の方向に、導電性基板
204の移動を開始した。
Semiconductor forming vacuum vessels 217, 218, 2
When the pressure in the substrate 19 is stabilized, the substrate delivery container 2
The movement of the conductive substrate 204 in the direction from 02 to the substrate take-up container 203 was started.

【0072】次に、半導体形成用真空容器217〜21
9内の高周波導入部247〜249に高周波電源257
〜259より高周波を導入し、半導体形成用真空容器2
17〜219内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、アモルファスi型半導体層(膜厚500n
m)、微結晶p型半導体層(膜厚10nm)を形成し光
起電力素子を形成した。ここで、半導体形成用真空容器
217には周波数13.56MHz、パワー密度5mW
/cm3の高周波電力をAl製の金属電極からなる高周
波導入部247から、半導体形成用真空容器218には
前記導電性基板と高周波導入部との間の距離を5mmに
設定し、周波数100MHzの高周波を、パワー密度が
150mW/cm3になるように調整しながらAl組の
金属電極からなる高周波導入部248から、半導体形成
製真空容器219には周波数13.56MHz、パワー
密度30mW/cm3の高周波電力をAl製の金属電極
からなる高周波導入部249から導入した。
Next, the semiconductor forming vacuum vessels 217 to 21
9, high-frequency power sources 257 to 249
To 259, the vacuum chamber 2 for semiconductor formation
Glow discharge is generated in the deposition chambers 17 to 219, and an amorphous n-type semiconductor layer (thickness: 3) is formed on the conductive substrate 204.
0 nm), amorphous i-type semiconductor layer (film thickness 500 n)
m), a microcrystalline p-type semiconductor layer (10 nm thick) was formed to form a photovoltaic element. Here, the semiconductor forming vacuum container 217 has a frequency of 13.56 MHz and a power density of 5 mW.
/ Cm 3 of high-frequency power from the high-frequency introduction section 247 made of an Al metal electrode, the distance between the conductive substrate and the high-frequency introduction section was set to 5 mm in the semiconductor forming vacuum vessel 218, and the frequency was 100 MHz. While adjusting the high frequency so that the power density becomes 150 mW / cm 3 , a 13.56 MHz frequency and a power density of 30 mW / cm 3 are supplied from the high frequency introducing section 248 made of an Al group of metal electrodes to the vacuum vessel 219 made of semiconductor. High-frequency power was introduced from a high-frequency introduction unit 249 made of a metal electrode made of Al.

【0073】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を36cm×22cm
の太陽電池モジュールに加工した。以上を半導体形成用
真空容器218内の圧力を表4に示した圧力値ごとに行
なった。その際に半導体形成用真空容器218に導入す
る原料ガスは、前記τ=0.5秒になるように流量を調
整し、さらにSiH4とH2の比が1:9になるように調
整して流した。
Next, using a continuous module device (not shown), the formed band-shaped photovoltaic element was
Into a solar cell module. The above operation was performed for each of the pressures in the semiconductor forming vacuum container 218 shown in Table 4. At this time, the flow rate of the raw material gas introduced into the semiconductor forming vacuum vessel 218 is adjusted so that the above-mentioned τ = 0.5 seconds, and further adjusted so that the ratio of SiH 4 to H 2 becomes 1: 9. Shed.

【0074】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター(AM
1.5、100mW/cm2)を用いて測定した。また
碁盤目テープ法(切り傷の隙間間隔1mm、ます目の数
100)を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度85℃、湿度85%
の暗所に設置し30分保持、その後70分かけて温度−
20℃まで下げ30分保持、再び70分かけて温度85
℃m湿度85%まで戻す、このサイクルを100回繰り
返した後に再度光電変換効率を測定し、温湿度試験によ
る光電変換効率の変化を調べた。また、あらかじめ初期
光電変換効率を測定しておいた太陽電池モジュールを5
0℃に保持した状態で、AM1.5、100mW/cm
2の凝似太陽光を500時間照射した後に、再度光電変
換効率を測定し、光劣化試験による光電変換効率の変化
を調べた。これらの結果を表4に示す。
The photoelectric conversion efficiency of the solar cell module prepared as described above was measured using a solar simulator (AM).
1.5, 100 mW / cm 2 ). Further, the adhesiveness between the conductive substrate and the semiconductor layer was examined by using a grid tape method (interval of cuts of 1 mm, number of squares of 100). A solar cell module whose initial photoelectric conversion efficiency has been measured in advance is used at a temperature of 85 ° C. and a humidity of 85%.
In a dark place for 30 minutes and then 70 minutes
Lower the temperature to 20 ° C and hold for 30 minutes.
After this cycle of returning the temperature to 85 ° C. and the humidity of 85% was repeated 100 times, the photoelectric conversion efficiency was measured again, and the change in the photoelectric conversion efficiency by the temperature and humidity test was examined. In addition, a solar cell module whose initial photoelectric conversion efficiency has been measured in advance is 5
AM 1.5, 100 mW / cm while maintaining at 0 ° C.
After irradiating the artificial sunlight of No. 2 for 500 hours, the photoelectric conversion efficiency was measured again, and the change of the photoelectric conversion efficiency by the light deterioration test was examined. Table 4 shows the results.

【0075】表4より、半導体形成容器218内の圧力
が、90Pa以上15000Pa以下で作製した光起電
力素子を含む太陽電池モジュールは、光電変換効率、は
がれ試験、温湿度試験、光劣化率の各項目ですぐれてお
り、特に、100Pa以上5000Pa以下で作製した
光起電力素子を含む太陽電池モジュールは、特にはがれ
試験に優れた特長を持つことがわかる。
From Table 4, it can be seen that the solar cell module including the photovoltaic element manufactured at a pressure in the semiconductor formation container 218 of 90 Pa or more and 15000 Pa or less has a photoelectric conversion efficiency, a peeling test, a temperature and humidity test, and a light deterioration rate. It is clear that the solar cell module including the photovoltaic element manufactured at 100 Pa or more and 5000 Pa or less has excellent characteristics particularly in the peel test.

【0076】(実施例3)図2に示した堆積膜形成装置
201を用い、以下の手順で図4に示した光起電力素子
を形成した。図4は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスn型
半導体層102−1Aとアモルファスi型半導体層10
2−2Aと微結晶p型半導体102−3Aとからなって
いる。すなわち、この光起電力素子はいわゆるpin型
シングルセル光起電力素子である。
Example 3 The photovoltaic element shown in FIG. 4 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 4 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure,
The same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element includes an amorphous n-type semiconductor layer 102-1A and an amorphous i-type semiconductor layer 10-1.
2-2A and a microcrystalline p-type semiconductor 102-3A. That is, this photovoltaic element is a so-called pin type single cell photovoltaic element.

【0077】実施例1と同様に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装置し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、21
8、219基板巻き取り容器203を不図示の真空ポン
プからなる真空排気系により、6.7×10-4Pa(5
×10-6Torr)以下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is prepared and installed in the deposited film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, 21
8, 219 The substrate take-up container 203 is evacuated to 6.7 × 10 −4 Pa (5
(× 10 −6 Torr) or less.

【0078】次に、真空排気系を作動させつつ、半導体
形成用真空容器217、218、219へガス導入管2
37、238、239から原料ガス及び希釈ガスを供給
した。ここで半導体形成用真空容器218内の放電室
は、長手方向の長さが1m、横幅は50cmのものを用
いた。また、半導体形成用真空容器217、218、2
19以外の半導体形成用真空容器にはガス導入管から2
00cm3/min(normal)のH2ガスを供給
し、同時に不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして500sccmのH2ガスを供
給した。この状態で真空排気系の排気能力を調整して、
半導体形成用真空容器217、218、219内の圧力
を所定の圧力に調整した。形成条件は表5に示す通りで
ある。
Next, while operating the vacuum evacuation system, the gas introduction pipe 2 was introduced into the semiconductor formation vacuum vessels 217, 218, and 219.
Source gas and dilution gas were supplied from 37, 238, and 239. Here, the discharge chamber in the semiconductor formation vacuum vessel 218 used had a length of 1 m in the longitudinal direction and a width of 50 cm. Further, the vacuum chambers 217, 218, 2
The vacuum vessel for semiconductor formation other than 19 is
An H 2 gas of 00 cm 3 / min (normal) was supplied, and at the same time, an H 2 gas of 500 sccm was supplied as a gate gas from each gate gas supply pipe (not shown) to each gas gate. In this state, adjust the exhaust capacity of the vacuum exhaust system,
The pressure inside the semiconductor formation vacuum containers 217, 218, and 219 was adjusted to a predetermined pressure. The forming conditions are as shown in Table 5.

【0079】半導体形成用真空容器217、218、2
19内の圧力が安定したところで、基板送り出し容器2
02から基板巻き取り容器203の方向に、導電性基板
204の移動を開始した。
Semiconductor forming vacuum vessels 217, 218, 2
When the pressure in the substrate 19 is stabilized, the substrate delivery container 2
The movement of the conductive substrate 204 in the direction from 02 to the substrate take-up container 203 was started.

【0080】次に、半導体形成用真空容器217〜21
9内の高周波導入部247〜249に高周波電源257
〜259より高周波を導入し、半導体形成用真空容器2
17〜219内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、アモルファスi型半導体層(膜厚500n
m)、微結晶p型半導体層(膜厚10nm)を形成し光
起電力素子を形成した。ここで、半導体形成用真空容器
217には周波数13.56MHz、パワー密度5mW
/cm3の高周波電力をAl製の金属電極からなる電周
波導入部247から、半導体形成用真空容器218には
前記導電性基板と高周波導入部との間の距離を5mmに
設定し、周波数60MHzの高周波を、パワー密度が1
00mW/cm3になるように調整しながらAl型の金
属電極からなる高周波導入部248から、半導体形成用
真空容器219には周波数13.56MHz、パワー密
度30mW/cm3の高周波電力をAl製の金属電極か
らなる電周波導入部249から導入した。次に不図示の
連続モジュール化装置を用いて、形成した帯状の光起電
力素子を36cm×22cmの太陽電池モジュールに加
工した。以上を半導体形成用真空容器218内の圧力を
表6に示した滞留時間ごとに行なった。その際に半導体
形成用真空容器218に導入する原料ガスは、各滞留時
間を実現するように流量を調整し、さらにSiH4とH2
の比が1:10になるように調整して流した。
Next, the semiconductor forming vacuum vessels 217 to 21
9, high-frequency power sources 257 to 249
To 259, the vacuum chamber 2 for semiconductor formation
Glow discharge is generated in the deposition chambers 17 to 219, and an amorphous n-type semiconductor layer (thickness: 3) is formed on the conductive substrate 204.
0 nm), amorphous i-type semiconductor layer (film thickness 500 n)
m), a microcrystalline p-type semiconductor layer (10 nm thick) was formed to form a photovoltaic element. Here, the semiconductor forming vacuum container 217 has a frequency of 13.56 MHz and a power density of 5 mW.
/ Cm 3 from the electric-frequency introduction unit 247 made of a metal electrode made of Al, the distance between the conductive substrate and the high-frequency introduction unit in the vacuum chamber 218 for semiconductor formation is set to 5 mm, and the frequency is 60 MHz. High frequency, power density of 1
A high-frequency power having a frequency of 13.56 MHz and a power density of 30 mW / cm 3 was supplied to the vacuum chamber 219 for semiconductor formation from the high-frequency introduction section 248 formed of an Al-type metal electrode while adjusting the power to be 00 mW / cm 3 . It was introduced from an electric frequency introduction unit 249 made of a metal electrode. Next, the formed strip-shaped photovoltaic element was processed into a solar cell module of 36 cm × 22 cm using a continuous modularization device (not shown). The above operation was performed with the pressure inside the semiconductor forming vacuum vessel 218 at each residence time shown in Table 6. At this time, the flow rate of the raw material gas introduced into the semiconductor formation vacuum vessel 218 is adjusted so as to realize each residence time, and further, SiH 4 and H 2
Was adjusted so that the ratio was 1:10.

【0081】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター(AM
1.5、100mW/cm2)を用いて測定した。また
碁盤目テープ法(切り傷の隙間間隔1mm、ます目の数
100)を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度85℃、湿度85%
の暗所に設置し30分保持、その後70分かけて温度−
20℃まで下げ30分保持、再び70分かけて温度85
℃m湿度85%まで戻す、このサイクルを100回繰り
返した後に再度光電変換効率を測定し、温湿度試験によ
る光電変換効率の変化を調べた。また、あらかじめ初期
光電変換効率を測定しておいた太陽電池モジュールを5
0℃に保持した状態で、AMl.5、100mW/cm
2の擬似太陽光を500時間照射した後に、再度光電変
換効率を測定し、光劣化試験による光電変換効率の変化
を調べた。これらの結果を表6に示す。
The photoelectric conversion efficiency of the solar cell module prepared as described above was measured using a solar simulator (AM).
1.5, 100 mW / cm 2 ). Further, the adhesiveness between the conductive substrate and the semiconductor layer was examined by using a grid tape method (interval of cuts of 1 mm, number of squares of 100). A solar cell module whose initial photoelectric conversion efficiency has been measured in advance is used at a temperature of 85 ° C. and a humidity of 85%.
In a dark place for 30 minutes and then 70 minutes
Lower the temperature to 20 ° C and hold for 30 minutes.
After this cycle of returning the temperature to 85 ° C. and the humidity of 85% was repeated 100 times, the photoelectric conversion efficiency was measured again, and the change in the photoelectric conversion efficiency by the temperature and humidity test was examined. In addition, a solar cell module whose initial photoelectric conversion efficiency has been measured in advance is 5
While maintaining the temperature at 0 ° C., the AM1. 5, 100mW / cm
2 of pseudo sunlight was irradiated for 500 hours, to measure the photoelectric conversion efficiency was again examined the change in photoelectric conversion efficiency due to photo-deterioration test. Table 6 shows the results.

【0082】表6より、半導体形成容器218内の滞留
時間が、0.01秒以上10秒以下で作製した光起電力
素子を含む太陽電池モジュールは、光電変換効率、はが
れ試験、温湿度試験、光劣化率の各項目ですぐれてお
り、特に、0.1秒以上3.0秒以下で作製した光起電
力素子を含む太陽電池モジュールは、特にはがれ試験に
優れた特長を持つことがわかる。
From Table 6, it can be seen that the solar cell module including the photovoltaic element manufactured with a residence time in the semiconductor formation container 218 of 0.01 seconds or more and 10 seconds or less has a photoelectric conversion efficiency, a peeling test, a temperature and humidity test, It is clear that each item of the photodeterioration rate is excellent, and in particular, a solar cell module including a photovoltaic element manufactured in 0.1 seconds or more and 3.0 seconds or less has excellent characteristics in a peel test.

【0083】(実施例4)図2に示した堆積膜形成装置
201を用い、以下の手順で図5に示した光起電力素子
を形成した。図5は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスn型
半導体層102−1A、102−4、102−7、アモ
ルファスi型半導体層102−2A、102−5、10
2−8と微結晶p型半導体層102−3A、102−
6、102−9とからなっている。すなわち、この光起
電カ素子はいわゆるpinpinpin型トリプルセル
光起電力素子である。
Example 4 The photovoltaic element shown in FIG. 5 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 5 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure,
The same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layers of this photovoltaic element include amorphous n-type semiconductor layers 102-1A, 102-4, and 102-7, and amorphous i-type semiconductor layers 102-2A, 102-5, and 10-5.
2-8 and the microcrystalline p-type semiconductor layers 102-3A and 102-
6, 102-9. That is, this photovoltaic element is a so-called pinpinpin type triple cell photovoltaic element.

【0084】実施例1と同様に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装着し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、21
8、219基板巻き取り容器203を不図示の真空ポン
プからなる真空排気系により、6.7×10-4Pa(5
×10-6Torr)以下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, 21
8, 219 The substrate take-up container 203 is evacuated to 6.7 × 10 −4 Pa (5
(× 10 −6 Torr) or less.

【0085】次に、真空排気系を作動させつつ、半導体
形成用真空容器211〜219へガス導入管231〜2
39から原料ガス及び希釈ガスを供給した。ここで半導
体形成用真空容器212、215、218内の放電室
は、長手方向の長さが1m、横幅は50cmのものを用
いた。また不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして500sccmのH2ガスを供
給した。この状態で真空排気系の排気能力を調整して、
半導体形成用真空容器211〜219内の圧力を所定の
圧力に調整した。形成条件は表7に示す通りである。
Next, while operating the vacuum evacuation system, the gas introduction pipes 231-2 are introduced into the semiconductor formation vacuum vessels 211-219.
From 39, a source gas and a dilution gas were supplied. Here, the discharge chamber in the vacuum chambers 212, 215, and 218 for semiconductor formation used had a length of 1 m in the longitudinal direction and a width of 50 cm. Further, from each gate gas supply pipe (not shown), 500 sccm of H 2 gas was supplied as a gate gas to each gas gate. In this state, adjust the exhaust capacity of the vacuum exhaust system,
The pressure in the vacuum chambers 211 to 219 for semiconductor formation was adjusted to a predetermined pressure. The forming conditions are as shown in Table 7.

【0086】半導体形成用真空容器211〜219内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor forming vacuum containers 211 to 219 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate sending container 202 to the substrate winding container 203 was started.

【0087】次に、半導体形成用真空容器211〜21
9内の高周波導入部241〜249に高周波電源251
〜259より高周波を導入し、半導体形成用真空容器2
11〜219内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、アモルファスi型半導体層(膜厚100n
m)、微結晶p型半導体層(膜厚10nm)、アモルフ
ァスn型半導体層(膜厚30nm)、アモルファスi型
半導体層(膜厚100nm)、微結晶p型半導体層(膜
厚10nm)、アモルファスn型半導体層(膜厚30n
m)、アモルファスi型半導体層に(膜厚150n
m)、微結晶p型半導体層(膜厚10nm)を形成し光
起電力素子を形成した。ここで、半導体形成用真空容器
211、214、217には周波数13.56MHz、
パワー密度5W/cm3の高周波電力をAl製の金属電
極からなる高周波導入部241、244、247から、
半導体形成用真空容器212、215、218には前記
導電性基板と高周波導入部との間の距離を5mmに設定
し、周波数100MHzの高周波を、パワー密度が12
0mW/cm3になるように調整しながらAl製の金属
電極からなる高周波導入部242、245、248か
ら、半導体形成用真空容器213、216、219には
周波数13.56MHz、パワー密度30mW/cm3
の高周波電力をAl製の金属電極からなる高周波導入部
243、246、249から導入した。ここで、各i型
半導体層形成時の滞留時間τは、基板側から、0.50
秒、0.50秒、0.52秒であった。次に不図示の連
続モジュール化装置を用いて、形成した帯状の光起電力
素子を36cm×22cmの太陽電池モジュールに加工
した。
Next, semiconductor forming vacuum vessels 211 to 21
9, high-frequency power sources 251 to 249
To 259, the vacuum chamber 2 for semiconductor formation
Glow discharge is generated in the deposition chambers 11 to 219 to form an amorphous n-type semiconductor layer (thickness: 3) on the conductive substrate 204.
0 nm), amorphous i-type semiconductor layer (film thickness 100 n)
m), microcrystalline p-type semiconductor layer (thickness 10 nm), amorphous n-type semiconductor layer (thickness 30 nm), amorphous i-type semiconductor layer (thickness 100 nm), microcrystalline p-type semiconductor layer (thickness 10 nm), amorphous n-type semiconductor layer (thickness: 30 n)
m), the amorphous i-type semiconductor layer (film thickness 150 n)
m), a microcrystalline p-type semiconductor layer (10 nm thick) was formed to form a photovoltaic element. Here, the semiconductor forming vacuum vessels 211, 214, and 217 have a frequency of 13.56 MHz,
High-frequency power having a power density of 5 W / cm 3 is supplied from high-frequency introduction sections 241, 244, and 247 made of metal electrodes made of Al.
In the semiconductor forming vacuum vessels 212, 215, and 218, the distance between the conductive substrate and the high-frequency introducing section is set to 5 mm, and a high-frequency power of 100 MHz and a power density of 12
While adjusting to 0 mW / cm 3 , a frequency of 13.56 MHz and a power density of 30 mW / cm are supplied from the high-frequency introducing sections 242, 245, 248 made of Al metal electrodes to the vacuum vessels 213, 216, 219 for semiconductor formation. Three
Of high-frequency power was introduced from high-frequency introducing sections 243, 246, and 249 made of Al metal electrodes. Here, the residence time τ when forming each i-type semiconductor layer is 0.50 from the substrate side.
Seconds, 0.50 seconds and 0.52 seconds. Next, the formed strip-shaped photovoltaic element was processed into a solar cell module of 36 cm × 22 cm using a continuous modularization device (not shown).

【0088】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター(AM
1.5、100mW/cm2)を用いて測定したとこ
ろ、実施例3における滞留時間が1.0秒のシングルの
太陽電池モジュールに比べて光電変換効率の値は1.3
倍を示し、光劣化率は0.7倍に抑制することができ
た。またはがれ試験、温湿度試験においても良好な結果
を示し、本発明の光起電力素子を含む太陽電池モジュー
ルは優れた特長を持つことがわかる。
The photoelectric conversion efficiency of the solar cell module prepared as described above was measured using a solar simulator (AM).
(1.5, 100 mW / cm 2 ), the photoelectric conversion efficiency was 1.3 compared to the single solar cell module having a residence time of 1.0 second in Example 3.
And the photodegradation rate could be suppressed to 0.7 times. Also, good results were obtained in the peeling test and the temperature / humidity test, and it is understood that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0089】(実施例5)図2に示した堆積膜形成装置
201を用い、以下の手順で図6に示した光起電力素子
を形成した。図6は本発明のシリコン系薄膜を有する光
起電力素子の一例を示す模式的な断面図である。図中、
図1と同様の部材には同じ符号を付して説明を省略す
る。この光起電力素子の半導体層は、アモルファスn型
半導体層102−1Aと微結晶i型半導体102−2B
と微結晶p型半導体層102−3Aとからなっている。
すなわち、この光起電力素子はいわゆるpin型シング
ルセル光起電力素子である。
Example 5 The photovoltaic element shown in FIG. 6 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 6 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure,
The same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element includes an amorphous n-type semiconductor layer 102-1A and a microcrystalline i-type semiconductor 102-2B.
And the microcrystalline p-type semiconductor layer 102-3A.
That is, this photovoltaic element is a so-called pin type single cell photovoltaic element.

【0090】実施例1と同様に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装着し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、21
8、219基板巻き取り容器203を不図示の真空ポン
プからなる真空排気系により、6.7×10-4Pa(5
×10-6Torr)以下まで充分に真空排気した。
As in the first embodiment, the strip-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, 21
8, 219 The substrate take-up container 203 is evacuated to 6.7 × 10 −4 Pa (5
(× 10 −6 Torr) or less.

【0091】次に、真空排気系を作動させつつ、半導体
形成用真空容器217、218、219へガス導入管2
37、238、239から原料ガス及び希釈ガスを供給
した。ここで半導体形成用真空容器218内の放電室
は、長手方向の長さが1m、横幅は50cmのものを用
いた。また、半導体形成用真空容器217、218、2
19以外の半導体形成用真空容器にはガス導入管から2
00cm3/min(normal)のH2ガスを供給
し、同時に不図示の各ゲートガス供給管から、各ガスゲ
ートにゲートガスとして500sccmのH2ガスを供
給した。この状態で真空排気系の排気能力を調整して、
半導体形成用真空容器217、218、219内の圧力
を所定の圧力に調整した。形成条件は表8に示す通りで
ある。
Next, while operating the vacuum evacuation system, the gas introduction pipe 2 was introduced into the vacuum chambers 217, 218, and 219 for semiconductor formation.
Source gas and dilution gas were supplied from 37, 238, and 239. Here, the discharge chamber in the semiconductor formation vacuum vessel 218 used had a length of 1 m in the longitudinal direction and a width of 50 cm. Further, the vacuum chambers 217, 218, 2
The vacuum vessel for semiconductor formation other than 19 is
An H 2 gas of 00 cm 3 / min (normal) was supplied, and at the same time, an H 2 gas of 500 sccm was supplied as a gate gas from each gate gas supply pipe (not shown) to each gas gate. In this state, adjust the exhaust capacity of the vacuum exhaust system,
The pressure inside the semiconductor formation vacuum containers 217, 218, and 219 was adjusted to a predetermined pressure. The forming conditions are as shown in Table 8.

【0092】半導体形成用真空容器217、218、2
19内の圧力が安定したところで、基板送り出し容器2
02から基板巻き取り容器203の方向に、導電性基板
204の移動を開始した。
Semiconductor-forming vacuum vessels 217, 218, 2
When the pressure in the substrate 19 is stabilized, the substrate delivery container 2
The movement of the conductive substrate 204 in the direction from 02 to the substrate take-up container 203 was started.

【0093】次に、半導体形成用真空容器217〜21
9内の高周波導入部247〜249に高周波電源257
〜259より高周波を導入し、半導体形成用真空容器2
17〜219内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、微結晶i型半導体層(膜厚1.5μm)、微
結晶p型半導体層(膜厚10nm)を形成し光起電力素
子を形成した。ここで、半導体形成用真空容器217に
は周波数13.56MHz、パワー密度5mW/cm3
の高周波電力をAl製の金属電極からなる高周波導入部
247から、半導体形成用真空容器218には前記導電
性基板と高周波導入部との間の距離を10mmに設定
し、周波数100MHzの高周波を、パワー密度が40
0mW/cm3になるように調整しながらAl製の金属
電極からなる高周波導入部248から、半導体形成用真
空容器219には周波数13.56MHz、パワー密度
30mW/cm3の高周波電力をAl製の金属電極から
なる高周波導入部249から導入した。次に不図示の連
続モジュール化装置を用いて、形成した帯状の光起電力
素子を36cm×22cmの太陽電池モジュールに加工
した。以上を半導体形成用真空容器218内の圧力を表
9に示した滞留時間ごとに行なった。その際に半導体形
成用真空容器218に導入する原料ガスは、各滞留時間
を実現するように流量を調整し、さらにSiH4とH2
比が1:50になるように調整して流した。
Next, semiconductor forming vacuum vessels 217 to 21
9, high-frequency power sources 257 to 249
To 259, the vacuum chamber 2 for semiconductor formation
Glow discharge is generated in the deposition chambers 17 to 219, and an amorphous n-type semiconductor layer (thickness: 3) is formed on the conductive substrate 204.
0 nm), a microcrystalline i-type semiconductor layer (thickness: 1.5 μm), and a microcrystalline p-type semiconductor layer (thickness: 10 nm) to form a photovoltaic element. Here, the semiconductor forming vacuum vessel 217 has a frequency of 13.56 MHz and a power density of 5 mW / cm 3.
The high-frequency power from the high-frequency introducing section 247 made of a metal electrode made of Al, the distance between the conductive substrate and the high-frequency introducing section in the semiconductor forming vacuum vessel 218 is set to 10 mm, and a high frequency of 100 MHz is applied. Power density 40
From the high frequency introduction part 248 composed of a metal electrode made of Al while adjusted to 0 mW / cm 3, frequency 13.56MHz the semiconductor forming vacuum chamber 219, the RF power density 30 mW / cm 3 containing Al It was introduced from a high-frequency introduction part 249 made of a metal electrode. Next, the formed strip-shaped photovoltaic element was processed into a solar cell module of 36 cm × 22 cm using a continuous modularization device (not shown). The above operation was performed with the pressure in the semiconductor forming vacuum vessel 218 at each residence time shown in Table 9. At that time, the flow rate of the source gas introduced into the semiconductor formation vacuum vessel 218 was adjusted so as to realize each residence time, and further adjusted so that the ratio of SiH 4 to H 2 was 1:50. .

【0094】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター(AM
1.5、100mW/cm2)を用いて測定した。また
碁盤目テープ法(切リ傷の隙間間隔1mm、ます目の数
100)を用いて導電性基板と半導体層との間の密着性
を調べた。またあらかじめ初期光電変換効率を測定して
おいた太陽電池モジュールを、温度85℃、湿度85%
の暗所に設置し30分保持、その後70分かけて温度−
20℃まで下げ30分保持、再び70分かけて温度85
℃m湿度85%まで戻す、このサイクルを100回繰り
返した後に再度光電変換効率を測定し、温湿度試験によ
る光電変換効率の変化を調べた。また微結晶i型半導体
層だけを堆積したサンプルを作製し、X線回折法を用い
て(220)の配向性と、(220)反射の回折図形よ
りScherrer半径を求めた。これらの結果を表9
に示す。
The photoelectric conversion efficiency of the solar cell module prepared as described above was measured using a solar simulator (AM).
1.5, 100 mW / cm 2 ). Further, the adhesiveness between the conductive substrate and the semiconductor layer was examined by using a cross-cut tape method (interval between cuts 1 mm, number of squares 100). A solar cell module whose initial photoelectric conversion efficiency has been measured in advance is used at a temperature of 85 ° C. and a humidity of 85%.
In a dark place for 30 minutes and then 70 minutes
Lower the temperature to 20 ° C and hold for 30 minutes.
After this cycle of returning the temperature to 85 ° C. and the humidity of 85% was repeated 100 times, the photoelectric conversion efficiency was measured again, and the change in the photoelectric conversion efficiency by the temperature and humidity test was examined. A sample in which only the microcrystalline i-type semiconductor layer was deposited was prepared, and the Scherrer radius was determined from the orientation of (220) and the diffraction pattern of (220) reflection using an X-ray diffraction method. Table 9 shows these results.
Shown in

【0095】表9より、半導体形成容器218内の滞留
時間が、0.01秒以上10秒以下で作製した光起電力
素子を含む太陽電池モジュールは、(220)配向性が
高く、Scherrer半径が大きく、光電変換効率、
はがれ試験、温湿度試験の各項目ですぐれており、特
に、0.1秒以上3.0秒以下で作製した光起電力素子
を含む太陽電池モジュールは、特にはがれ試験に優れた
特長を持つことがわかる。
From Table 9, it can be seen that the solar cell module including a photovoltaic element manufactured with a residence time in the semiconductor formation container 218 of 0.01 seconds or more and 10 seconds or less has a high (220) orientation and a large Scherrer radius. Large, photoelectric conversion efficiency,
Excellent in peeling test, temperature and humidity test items, especially solar cell modules including photovoltaic elements manufactured in 0.1 seconds or more and 3.0 seconds or less have excellent characteristics in peeling test. I understand.

【0096】(実施例6)図2に示した堆積膜形成装置
201を用い、以下の手順で図7に示した光起電力素子
を形成した。図7は本発明の実施の形態に係るシリコン
系薄膜を有する光起電力素子の一例を示す模式的な断面
図である。図中、図1と同様の部材には同じ符号を付し
て説明を省略する。この光起電力素子の半導体層は、ア
モルファスn型半導体層102−1A、102−7、微
結晶i型半導体102−2B、アモルファスi型半導体
層102−8と微結晶p型半導体層102−3A、10
2−9とからなっている。
(Example 6) The photovoltaic element shown in FIG. 7 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 7 is a schematic cross-sectional view illustrating an example of a photovoltaic device having a silicon-based thin film according to an embodiment of the present invention. In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layers of this photovoltaic element include amorphous n-type semiconductor layers 102-1A and 102-7, a microcrystalline i-type semiconductor 102-2B, an amorphous i-type semiconductor layer 102-8, and a microcrystalline p-type semiconductor layer 102-3A. , 10
2-9.

【0097】すなわち、この光起電力素子はいわゆるp
inpin型ダブルセル光起電力素子である。
That is, this photovoltaic element has a so-called p
It is an inpin type double cell photovoltaic element.

【0098】実施例1と様電に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装着し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、21
8、219基板巻き取り容器203を不図示の真空ポン
プからなる真空排気系により、6.7×10-4Pa(5
×10-6Torr)以下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, 21
8, 219 The substrate take-up container 203 is evacuated to 6.7 × 10 −4 Pa (5
(× 10 −6 Torr) or less.

【0099】次に、真空排気系を作動させつつ、半導体
形成用真空容器211〜216へガス導入管231〜2
36から原料ガス及び希釈ガスを供給した。ここで半導
体形成用真空容器212、215内の放電室は、長手方
向の長さが1m、横幅は50cmのものを用いた。また
不図示の各ゲートガス供給管から、各ガスゲートにゲー
トガスとして500sccmのH2ガスを供給した。こ
の状態で真空排気系の排気能力を調整して、半導体形成
用真空容器211〜216内の圧力を所定の圧力に調整
した。形成条件は表10に示す通りである。
Next, while operating the vacuum evacuation system, the gas introduction pipes 231-2 are introduced into the semiconductor formation vacuum vessels 211-216.
From 36, the raw material gas and the dilution gas were supplied. Here, the discharge chamber in the vacuum chambers 212 and 215 for semiconductor formation used had a length of 1 m in the longitudinal direction and a width of 50 cm. Further, from each gate gas supply pipe (not shown), 500 sccm of H 2 gas was supplied as a gate gas to each gas gate. In this state, the evacuation capacity of the evacuation system was adjusted to adjust the pressure in the semiconductor formation vacuum vessels 211 to 216 to a predetermined pressure. The forming conditions are as shown in Table 10.

【0100】半導体形成用真空容器211〜216内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor forming vacuum containers 211 to 216 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate sending container 202 to the substrate take-up container 203 was started.

【0101】次に、半導体形成用真空容器211〜21
6内の高周波導入部241〜246に高周波電源251
〜256より高周波を導入し、半導体形成用真空容器2
11〜216内の堆積室内にグロー放電を生起し、導電
性基板204上に、アモルファスn型半導体層(膜厚3
0nm)、微結晶i型半導体層(膜厚2.0μm)、微
結晶p型半導体層(膜厚10nm)、アモルファスn型
半導体層(膜厚30nm)、アモルファスi型半導体層
(膜厚300nm)、微結晶p型半導体層(膜厚10n
m)を形成し光起電力素子を形成した。ここで、半導体
形成用真空容器211、214には周波数13.56M
Hz、パワー密度5mW/cm3の高周波電力をAl製
の金属電極からなる高周波導入部241、244、24
7から、半導体形成用真空容器212には前記導電性基
板と高周波導入部との間の距離を10mmに設定し、周
波数100MHzの高周波を、パワー密度が400mW
/cm3になるように調整しながらAl製の金属電極か
らなる高周波導入部242から、半導体形成用真空容器
215には前記導電性基板と高周波導入部との間の距離
を5mmに設定し、周波数100MHzの高周波を、パ
ワー密度が100mW/cm3になるように調整しなが
らAl製の金属電極からなる高周波導入部245から、
半導体形成用真空容器213、216には周波数13.
56MHz、パワー密度30mW/cm3の高周波電力
をAl製の金属電極からなる電周波導入部243、24
6から導入した。ここで、各i型半導体層形成時の滞留
時間τは、基板側から、0.50秒、0.52秒であっ
た。次に不図示の連続モジュール化装置を用いて、形成
した帯状の光起電力素子を36cm×22cmの太陽電
池モジュールに加工した。
Next, semiconductor forming vacuum vessels 211 to 21
6, high-frequency power supplies 251 to 246
-256 is introduced into the vacuum chamber 2 for semiconductor formation.
Glow discharge is generated in the deposition chambers 11 to 216, and an amorphous n-type semiconductor layer (thickness: 3) is formed on the conductive substrate 204.
0 nm), microcrystalline i-type semiconductor layer (2.0 μm thickness), microcrystalline p-type semiconductor layer (10 nm thickness), amorphous n-type semiconductor layer (30 nm thickness), amorphous i-type semiconductor layer (300 nm thickness) , Microcrystalline p-type semiconductor layer (film thickness 10n)
m) to form a photovoltaic element. Here, the semiconductor forming vacuum vessels 211 and 214 have a frequency of 13.56M.
Hz, a high-frequency power having a power density of 5 mW / cm 3 is supplied to a high-frequency introducing section 241, 244, 24 made of an Al metal electrode.
7, the distance between the conductive substrate and the high-frequency introduction part was set to 10 mm in the semiconductor forming vacuum vessel 212, a high frequency of 100 MHz was applied, and the power density was 400 mW.
/ Cm 3 , the distance between the conductive substrate and the high-frequency introducing section is set to 5 mm from the high-frequency introducing section 242 made of an Al metal electrode to the semiconductor-forming vacuum vessel 215 while adjusting to 5 mm / cm 3 . While adjusting the high frequency of the frequency of 100 MHz so that the power density becomes 100 mW / cm 3 , from the high frequency introducing portion 245 made of an Al metal electrode,
The frequency 13.2 is set in the vacuum chambers 213 and 216 for semiconductor formation.
The high frequency power of 56 MHz and the power density of 30 mW / cm 3 is supplied to the electric frequency introducing parts 243 and 24 made of Al metal electrodes.
6 introduced. Here, the residence time τ at the time of forming each i-type semiconductor layer was 0.50 seconds and 0.52 seconds from the substrate side. Next, the formed strip-shaped photovoltaic element was processed into a solar cell module of 36 cm × 22 cm using a continuous modularization device (not shown).

【0102】以上のようにして作成した太陽電池モジュ
ールの光電変換効率をソーラーシミュレーター(AM
1.5、100mW/cm2)を用いて測定したとこ
ろ、実施例5における滞留時間が1.0秒のシングルの
太陽電池モジュールに比べて光電変換効率の値は1.2
倍を示した。またはがれ試験、温湿度試験においても良
好な結果を示し、以上のことから、本発明の光起電力素
子を含む太陽電池モジュールは優れた特長を持つことが
わかる。
The photoelectric conversion efficiency of the solar cell module prepared as described above was measured using a solar simulator (AM).
1.5, 100 mW / cm 2 ), the value of the photoelectric conversion efficiency was 1.2 compared to the single solar cell module having a residence time of 1.0 second in Example 5.
Doubled. Also, good results were obtained in the peeling test and the temperature / humidity test. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0103】[0103]

【発明の効果】本発明によれば、欠陥密度の少ない優れ
た特性のシリコン系薄膜をさらなる高速度で成膜するこ
とが可能であり、前記シリコン系薄膜を基板上に少なく
とも一組のpin接合からなる半導体層を含んだ光起電
力素子の少なくとも一つのi型半導体層の少なくとも一
部に用いることにより、良好な光電変換効率をもち、密
着性、耐環境性に優れた光起電力素子を、低コストで形
成することが可能になる。
According to the present invention, it is possible to form a silicon-based thin film having excellent characteristics with a low defect density at a higher speed, and the silicon-based thin film is formed on a substrate by at least one set of pin junctions. By using at least a part of at least one i-type semiconductor layer of a photovoltaic element including a semiconductor layer comprising, a photovoltaic element having good photoelectric conversion efficiency, excellent adhesion, and excellent environmental resistance. , And can be formed at low cost.

【0104】[0104]

【表1】 [Table 1]

【0105】[0105]

【表2】 光電変換効率は、導電性基板と高周波導入部間の距離3
mmのときの値を1に規格化した値。
[Table 2] The photoelectric conversion efficiency is determined by the distance 3 between the conductive substrate and the high-frequency introduction part.
The value obtained by normalizing the value at mm to 1.

【0106】[0106]

【表3】 [Table 3]

【0107】[0107]

【表4】 光電変換効率:半導体形成容器218内の圧力が50Paのときの値を1に規格 化した値 はがれ試験:剥れたます目の数 ◎:0、 ○:1〜2、 △:3〜10、 ×:10〜100 温湿度試験:、(試験後の光電変換効率)/(試験前の光電変換効率)の値 光劣化率:半導体形成容器218内の圧力が50Paのときの光劣化率を1に規 格化した値[Table 4] Photoelectric conversion efficiency: A value obtained by normalizing the value when the pressure in the semiconductor forming container 218 is 50 Pa to 1 Peeling test: Number of peeled squares :: 0, :: 1-2, Δ: 3 to 10, ×: 10 to 100 Temperature / humidity test: Value of (photoelectric conversion efficiency after test) / (photoelectric conversion efficiency before test) Light deterioration rate: The light deterioration rate when the pressure in semiconductor forming container 218 is 50 Pa is 1 Standardized value

【0108】[0108]

【表5】 [Table 5]

【0109】[0109]

【表6】 光電変換効率:半導体形成容器218内の滞留時間が0.08秒のときの値を1 に規格化した値 はがれ試験:剥がれたます目の数 ◎:0、○1〜2、 △:3〜10、 ×:10〜100 温湿度試験:(試験後の光電変換効率)/(試験前の光電変換効率)の値 光劣化率:半導体形成容器218内の滞留時間が0.008秒のときの光劣化率 を1に規格化した値[Table 6] Photoelectric conversion efficiency: Value obtained by standardizing the value when the residence time in the semiconductor forming container 218 is 0.08 seconds to 1 Peeling test: Number of peeled squares :: 0, ○ 1-2, △: 3 ~ 10, ×: 10 to 100 Temperature / humidity test: value of (photoelectric conversion efficiency after test) / (photoelectric conversion efficiency before test) Photodegradation rate: when residence time in semiconductor formation container 218 is 0.008 seconds Light degradation rate normalized to 1

【0110】[0110]

【表7】 [Table 7]

【0111】[0111]

【表8】 [Table 8]

【0112】[0112]

【表9】 Scherrer半径:半導体形成容器218内の滞留時間が0.008秒のと きの値を1に規格化した値 光電変換効率:半導体形成容器218内の滞留時間が0.008秒のときの値を 1に規格化した値 はがれ試験:剥がれたます目の数 ◎:0、○1〜2、 △:3〜10、 ×:10〜100 温湿度試験:(試験後の光電変換効率)/(試験前の光電変換効率)の値[Table 9] Scherrer radius: a value obtained by normalizing the value when the residence time in the semiconductor formation container 218 is 0.008 seconds to 1 Photoelectric conversion efficiency: a value when the residence time in the semiconductor formation container 218 is 0.008 seconds Peeling test: The number of peeled squares ◎: 0, ○ 1-2, △: 3-10, ×: 10-100 Temperature / humidity test: (photoelectric conversion efficiency after test) / (test Value of previous photoelectric conversion efficiency)

【0113】[0113]

【表10】 [Table 10]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る光起電力素子の一例
を示す模式的的な断面図
FIG. 1 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an embodiment of the present invention.

【図2】本発明の実施の形態に係るシリコン系薄膜及び
光起電力素子を製造する堆積膜形成装置の一例を示す模
式的な断面図
FIG. 2 is a schematic cross-sectional view showing an example of a deposited film forming apparatus for manufacturing a silicon-based thin film and a photovoltaic element according to an embodiment of the present invention.

【図3】本発明の実施の形態に係る半導体層の一例を示
す模式的な断面図
FIG. 3 is a schematic cross-sectional view illustrating an example of a semiconductor layer according to an embodiment of the present invention.

【図4】本発明の実施の形態に係るシリコン系薄膜を含
む光起電力素子の一例を示す模式的な断面図
FIG. 4 is a schematic cross-sectional view showing an example of a photovoltaic device including a silicon-based thin film according to an embodiment of the present invention.

【図5】本発明の実施の形態に係るシリコン系薄膜を含
む光起電力素子素子の一例を示す模式的な断面図
FIG. 5 is a schematic cross-sectional view showing an example of a photovoltaic element including a silicon-based thin film according to an embodiment of the present invention.

【図6】本発明の実施の形態に係るシリコン系薄膜を含
む光起電力素子の一例を示す模式的な断面図
FIG. 6 is a schematic cross-sectional view showing an example of a photovoltaic device including a silicon-based thin film according to an embodiment of the present invention.

【図7】本発明の実施の形態に係るシリコン系薄膜を有
する光起電力素子の一例を示す模式的な断面図である
FIG. 7 is a schematic sectional view showing an example of a photovoltaic device having a silicon-based thin film according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101:基板 101−1:基体 101−2:金属層 101−3:第一の透明導電層 102:半導体層 102−1:第一の導電型を示す半導体層 102−lA:アモルファスn型半導体層 102−2:i型半導体層 102−2A:アモルファスi型半導体層 102−2B:微結晶i型半導体層 102−3:第二の導電型を示す半導体層 102−3A:微結晶p型半導体層 102−4:アモルファスn型半導体層 102−5:アモルファスi型半導体層 102−6:微結晶p型半導体層 102−7:アモルファスn型半導体層 102−8:アモルファスi型半導体層 102−9:微結晶p型半導体層 103:透明電極 104:集電電極 20:堆積膜形成装置 202:基板送り出し容器 203:基板巻き取り容器 204:導電性基板 211〜219:半導体形成用真空容器 221〜230:ガスゲート 231〜239:ガス導入管 241〜249:高周波導入部 251〜259:高周波電源 101: Substrate 101-1: Base 101-2: Metal Layer 101-3: First Transparent Conductive Layer 102: Semiconductor Layer 102-1: Semiconductor Layer Showing First Conductive Type 102-1A: Amorphous n-Type Semiconductor Layer 102-2: i-type semiconductor layer 102-2A: amorphous i-type semiconductor layer 102-2B: microcrystalline i-type semiconductor layer 102-3: semiconductor layer showing the second conductivity type 102-3A: microcrystalline p-type semiconductor layer 102-4: amorphous n-type semiconductor layer 102-5: amorphous i-type semiconductor layer 102-6: microcrystalline p-type semiconductor layer 102-7: amorphous n-type semiconductor layer 102-8: amorphous i-type semiconductor layer 102-9: Microcrystalline p-type semiconductor layer 103: Transparent electrode 104: Current collecting electrode 20: Deposited film forming apparatus 202: Substrate sending container 203: Substrate winding container 204: Conductive group 211 to 219: semiconductor forming vacuum chambers 221 - 230: gas gates 231 to 239: gas introduction pipe 241 to 249: high-frequency power supply unit 251 to 259: high frequency power source

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 31/04 W 31/10 A (72)発明者 森山 公一郎 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 宍戸 健志 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内 Fターム(参考) 4K030 AA06 BA01 BA29 BB04 FA01 JA03 JA05 JA09 KA30 LA16 5F049 MA01 MB04 MB05 NA01 NA20 PA03 PA18 5F051 AA04 AA05 BA14 CA16 CA22 CA34 DA04 DA17 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 31/04 W 31/10 A (72) Inventor Koichiro Moriyama 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon stock In-house (72) Inventor Kenshi Shishido 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Takahiro Yajima 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (Reference) 4K030 AA06 BA01 BA29 BB04 FA01 JA03 JA05 JA09 KA30 LA16 5F049 MA01 MB04 MB05 NA01 NA20 PA03 PA18 5F051 AA04 AA05 BA14 CA16 CA22 CA34 DA04 DA17

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 真空容器内に原料ガスを導入し、前記真
空容器内に導入した基板上に高周波プラズマCVD法を
用いてシリコン系薄膜を形成する方法であって、プラズ
マの生起している放電空間の一部が前記基板の少なくと
も一部で覆われており、高周波導入部と前記基板とが対
向しており、前記高周波導入部と前記基板との距離が3
mm以上30mm以下であり、放電空間内の圧力が90
Pa(0.68Torr)以上1.5×104Pa(1
13Torr)以下であり、前記プラズマの生起してい
る放電空間の体積をV(m3)、前記原料ガスの流量を
Q(cm3/min(normal))、放電空間の圧
力をP(Pa)としたときに、τ=592×V×P/Q
で定義される滞留時間τが、0.01秒以上10秒以下
であることを特徴とするシリコン系薄膜の形成方法。
A method of forming a silicon-based thin film on a substrate introduced into a vacuum vessel by using a high-frequency plasma CVD method by introducing a raw material gas into the vacuum vessel, wherein a discharge in which plasma is generated is provided. A part of the space is covered by at least a part of the substrate, the high-frequency introduction unit and the substrate face each other, and a distance between the high-frequency introduction unit and the substrate is 3
mm to 30 mm, and the pressure in the discharge space is 90 mm or more.
Pa (0.68 Torr) or more and 1.5 × 10 4 Pa (1
13 Torr) or less, the volume of the discharge space in which the plasma is generated is V (m 3 ), the flow rate of the raw material gas is Q (cm 3 / min (normal)), and the pressure of the discharge space is P (Pa). Τ = 592 × V × P / Q
Wherein the residence time τ defined by the formula (1) is 0.01 seconds or more and 10 seconds or less.
【請求項2】 請求項1のシリコン系薄膜の形成方法に
おいて、前記原料ガスが、水素化シリコン化合物と水素
を含む混合ガスからなることを特徴とするシリコン系薄
膜の形成方法。
2. The method for forming a silicon-based thin film according to claim 1, wherein said source gas comprises a mixed gas containing a silicon hydride compound and hydrogen.
【請求項3】 請求項2のシリコン系薄膜の形成方法に
おいて、前記原料ガスが水素化ゲルマニウム化合物を含
むことを特徴とするシリコン系薄膜の形成方法。
3. The method for forming a silicon-based thin film according to claim 2, wherein said source gas contains a germanium hydride compound.
【請求項4】 請求項2のシリコン系薄膜の形成方法に
おいて、前記原料ガス中の、水素化シリコン化合物に対
する水素の流量が30倍以上であることを特徴とするシ
リコン系薄膜の形成方法。
4. The method for forming a silicon-based thin film according to claim 2, wherein the flow rate of hydrogen relative to the silicon hydride compound in the source gas is 30 times or more.
【請求項5】 請求項2のシリコン系薄膜の形成方法に
おいて、高周波の導入パワーをA(W)、高周波導入部
面積と高周波導入部と基板との距離の積をB(cm3
としたときの高周波密度A/Bの値が、0.05〜2W
/cm3であることを特徴とするシリコン系薄膜の形成
方法。
5. The method for forming a silicon-based thin film according to claim 2, wherein the input power of the high frequency is A (W), and the product of the area of the high frequency introduction section and the distance between the high frequency introduction section and the substrate is B (cm 3 ).
The value of the high frequency density A / B is 0.05 to 2 W
/ Cm 3 , a method for forming a silicon-based thin film.
【請求項6】 真空容器内に原料ガスを導入し、前記真
空容器内に導入した基板上に高周波プラズマCVD法を
用いてシリコン系薄膜を形成する方法において、プラズ
マの生起している放電空間の一部が前記基板の少なくと
も一部で覆われており、高周波導入部と前記基板とが対
向しており、前記高周波導入部と前記基板との距離が3
mm以上30mm以下であり、放電空間内の圧力が90
Pa(0.68Torr)以上1.5×104Pa(1
13Torr)以下であり、前記プラズマの生起してい
る放電空間の体積をV(m3)、前記原料ガスの流量を
Q(cm3/min(normal))、放電空間の圧
力をP(Pa)としたときに、τ=592×V×P/Q
で定義される滞留時間τが、0.01秒以上10秒以下
であるようにして形成したことを特徴とするシリコン系
薄膜。
6. A method for introducing a raw material gas into a vacuum vessel and forming a silicon-based thin film on a substrate introduced into the vacuum vessel by using a high-frequency plasma CVD method, wherein a discharge space where plasma is generated is formed. A part is covered by at least a part of the substrate, the high-frequency introduction unit and the substrate face each other, and a distance between the high-frequency introduction unit and the substrate is 3
mm to 30 mm, and the pressure in the discharge space is 90 mm or more.
Pa (0.68 Torr) or more and 1.5 × 10 4 Pa (1
13 Torr) or less, the volume of the discharge space in which the plasma is generated is V (m 3 ), the flow rate of the raw material gas is Q (cm 3 / min (normal)), and the pressure of the discharge space is P (Pa). Τ = 592 × V × P / Q
A silicon-based thin film formed so that the residence time τ defined by the formula is 0.01 seconds or more and 10 seconds or less.
【請求項7】 請求項6のシリコン系薄膜において、前
記原料ガスが、水素化シリコン化合物と水素を含む混合
ガスからなることを特徴とする、シリコン系薄膜。
7. The silicon-based thin film according to claim 6, wherein said source gas comprises a mixed gas containing a silicon hydride compound and hydrogen.
【請求項8】 請求項7のシリコン系薄膜において、前
記原料ガスが水素化ゲルマニウム化合物を含み、前記シ
リコン系薄膜がシリコンとゲルマニウムとの合金からな
ることを特徴とするシリコン系薄膜。
8. The silicon-based thin film according to claim 7, wherein said source gas contains a germanium hydride compound, and said silicon-based thin film is made of an alloy of silicon and germanium.
【請求項9】 請求項7のシリコン系薄膜において、S
cherrer半径が20nm以上の結晶粒径の微結晶
を含んだシリコン系薄膜であることを特徴とするシリコ
ン系薄膜。
9. The silicon-based thin film according to claim 7, wherein
A silicon-based thin film including a microcrystal having a crystal diameter of 20 nm or more in a cherr radius.
【請求項10】 請求項9のシリコン系薄膜において、
前記原料ガス中の、水素化シリコン化合物に対する水素
の流量が30倍以上であることを特徴とするシリコン系
薄膜。
10. The silicon-based thin film according to claim 9,
A silicon-based thin film, wherein the flow rate of hydrogen in the raw material gas with respect to the hydrogenated silicon compound is 30 times or more.
【請求項11】 請求項9に記載のシリコン系薄膜にお
いて、前記シリコン系薄膜が、結晶成分に起因するラマ
ン散乱強度がアモルファス成分に起因するラマン散乱強
度の3倍以上であることを特徴とするシリコン系薄膜。
11. The silicon-based thin film according to claim 9, wherein the silicon-based thin film has a Raman scattering intensity due to a crystalline component that is three times or more as large as a Raman scattering intensity due to an amorphous component. Silicon based thin film.
【請求項12】 請求項9に記載のシリコン系薄膜にお
いて、前記シリコン系薄膜が、エックス線又は電子線回
折による(220)の回折強度の割合が全回折強度に対
して70%以上であることを特徴とするシリコン薄膜。
12. The silicon-based thin film according to claim 9, wherein the silicon-based thin film has a ratio of diffraction intensity of (220) by X-ray or electron beam diffraction of 70% or more with respect to the total diffraction intensity. Characterized silicon thin film.
【請求項13】 請求項9に記載のシリコン系薄膜にお
いて、高周波の導入パワーをA(W)、高周波導入部面
積と高周波導入部と基板との距離の積をB(cm3)と
したときの高周波密度A/Bの値が、0.05〜2W/
cm3であることを特徴とする、シリコン系薄膜。
13. The silicon-based thin film according to claim 9, wherein a high-frequency introduction power is A (W), and a product of a high-frequency introduction section area and a distance between the high-frequency introduction section and the substrate is B (cm 3 ). Of the high frequency density A / B of 0.05 to 2 W /
cm. 3 , a silicon-based thin film.
【請求項14】 基板上に少なくとも一組のpin接合
からなる半導体層を含んだ光起電力素子の少なくとも一
つのi型半導体層が、真空容器内に原料ガスを導入し、
前記真空容器内に導入した基板上に高周波プラズマCV
D法を用いてシリコン系薄膜を形成する方法において、
プラズマの生起している放電空間の一部が前記基板の少
なくとも一部で覆われており、高周波導入部と前記基板
とが対向しており、前記高周波導入部と前記基板との距
離が3mm以上30mm以下であり、放電空間内の圧力
が90Pa(0.68Torr)以上1.5×104
a(113Torr)以下であり、前記プラズマの生起
している放電空間の体積をV(m3)、前記原料ガスの
流量をQ(cm3/min(normal))、放電空
間の圧力をP(Pa)としたときに、τ=592×V×
P/Qで定義される滞留時間τが、0.01秒以上10
秒以下であることを特徴とするシリコン系薄膜の形成方
法によって形成されたシリコン系薄膜を含むことを特徴
とする光起電力素子。
14. At least one i-type semiconductor layer of a photovoltaic element including a semiconductor layer comprising at least one set of pin junctions on a substrate introduces a source gas into a vacuum vessel,
High frequency plasma CV is applied on the substrate introduced into the vacuum vessel.
In a method of forming a silicon-based thin film using the D method,
A part of the discharge space where plasma is generated is covered by at least a part of the substrate, the high-frequency introduction unit and the substrate are opposed to each other, and the distance between the high-frequency introduction unit and the substrate is 3 mm or more. 30 mm or less, and the pressure in the discharge space is 90 Pa (0.68 Torr) or more and 1.5 × 10 4 P
a (113 Torr) or less, the volume of the discharge space in which the plasma is generated is V (m 3 ), the flow rate of the raw material gas is Q (cm 3 / min (normal)), and the pressure of the discharge space is P ( Pa), τ = 592 × V ×
The residence time τ defined by P / Q is 0.01 second or more and 10
A photovoltaic element comprising a silicon-based thin film formed by a method for forming a silicon-based thin film, wherein the time is not more than seconds.
【請求項15】 請求項14に記載の光起電力素子にお
いて、前記原料ガスが、水素化シリコン化合物と水素を
含む混合ガスからなることを特徴とする、光起電力素
子。
15. The photovoltaic device according to claim 14, wherein said source gas is a mixed gas containing a silicon hydride compound and hydrogen.
【請求項16】 請求項15に記載の光起電力素子にお
いて、前記原料ガスが水素化ゲルマニウム化合物を含
み、前記シリコン系薄膜がシリコンとゲルマニウムとの
合金からなることを特徴とする光起電力素子。
16. The photovoltaic device according to claim 15, wherein said source gas contains a germanium hydride compound, and said silicon-based thin film is made of an alloy of silicon and germanium. .
【請求項17】 請求項15に記載の光起電力素子にお
いて、前記シリコン系薄膜がScherrer半径が2
0nm以上の結晶粒径の微結晶を含んだシリコン系薄膜
であることを特徴とする光起電力素子。
17. The photovoltaic device according to claim 15, wherein the silicon-based thin film has a Scherrer radius of 2
A photovoltaic element comprising a silicon-based thin film containing microcrystals having a crystal grain size of 0 nm or more.
【請求項18】 請求項17に記載の光起電力素子にお
いて、前記原料ガス中の水素化シリコン化合物に対する
水素の流量が30倍以上であることを特徴とする光起電
力素子。
18. The photovoltaic device according to claim 17, wherein the flow rate of hydrogen to the silicon hydride compound in the source gas is 30 times or more.
【請求項19】 請求項17に記載の光起電力素子にお
いて、前記シリコン系薄膜が、結晶成分に起因するラマ
ン散乱強度がアモルファス成分に起因するラマン散乱強
度の3倍以上であることを特徴とする光起電力素子。
19. The photovoltaic device according to claim 17, wherein the silicon-based thin film has a Raman scattering intensity due to a crystalline component that is three times or more as large as a Raman scattering intensity due to an amorphous component. Photovoltaic element.
【請求項20】 請求項17に記載の光起電力素子にお
いて、前記シリコン系薄膜が、エックス線又は電子線回
折による(220)の回折強度の割合が全折強度に対し
て70%以上であることを特徴とする光起電力素子。
20. The photovoltaic device according to claim 17, wherein in the silicon-based thin film, the ratio of the diffraction intensity of (220) by X-ray or electron diffraction is 70% or more with respect to the total folding intensity. A photovoltaic element characterized by the above-mentioned.
【請求項21】 請求項17に記載の光起電力素子にお
いて、高周波の導入パワーをA(W)、高周波導入部面
積と高周波導入部と基板との距離の積をB(cm3)と
したときの高周波密度A/Bの値が、0.05〜2W/
cm3であることを特徴とするシリコン系薄膜。
21. The photovoltaic device according to claim 17, wherein the introduced power of the high-frequency wave is A (W), and the product of the area of the high-frequency wave introduction section and the distance between the high-frequency wave introduction section and the substrate is B (cm 3 ). When the value of the high frequency density A / B is 0.05 to 2 W /
cm. 3 is a silicon-based thin film.
JP2000323525A 2000-10-24 2000-10-24 Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element Withdrawn JP2002134774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323525A JP2002134774A (en) 2000-10-24 2000-10-24 Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323525A JP2002134774A (en) 2000-10-24 2000-10-24 Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element

Publications (1)

Publication Number Publication Date
JP2002134774A true JP2002134774A (en) 2002-05-10

Family

ID=18801177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323525A Withdrawn JP2002134774A (en) 2000-10-24 2000-10-24 Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element

Country Status (1)

Country Link
JP (1) JP2002134774A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389478C (en) * 2002-07-18 2008-05-21 佳能株式会社 Laminate forming method and method for mfg. photoelectric device
KR101302881B1 (en) * 2010-10-05 2013-09-10 가부시키가이샤 히다치 하이테크놀로지즈 Testing method and apparatus of polycrystalline silicon thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389478C (en) * 2002-07-18 2008-05-21 佳能株式会社 Laminate forming method and method for mfg. photoelectric device
KR101302881B1 (en) * 2010-10-05 2013-09-10 가부시키가이샤 히다치 하이테크놀로지즈 Testing method and apparatus of polycrystalline silicon thin film

Similar Documents

Publication Publication Date Title
JP4433131B2 (en) Method for forming silicon-based thin film
JP4827303B2 (en) Photovoltaic element, TFT, and method for forming i-type semiconductor layer
JP2002299670A (en) Silicon-based thin film and photovoltaic element
US6794275B2 (en) Process for forming a silicon-based film on a substrate using a temperature gradient across the substrate axis
US7064263B2 (en) Stacked photovoltaic device
US6855621B2 (en) Method of forming silicon-based thin film, method of forming silicon-based semiconductor layer, and photovoltaic element
US7501305B2 (en) Method for forming deposited film and photovoltaic element
EP1475843A2 (en) Photovoltaic element and method of forming photovoltaic element
JP2002371357A (en) Method for forming silicon-based thin film, silicon-based thin film, semiconductor device, and apparatus for forming silicon-based thin film
JP2001345272A (en) Formation method of silicon-based thin film, silicon-based thin film, and photovoltaic element
JP2002134772A (en) Silicon based thin film and photovoltaic element
JP4240933B2 (en) Laminate formation method
JP2002305315A (en) Method of forming semiconductor element, and semiconductor element
JP2001345273A (en) Formation method of silicon-based thin film, silicon-based thin film, and photovoltaic element
JP2002170973A (en) Semiconductor element and method for forming the same
JPH11103082A (en) Photosensor and manufacture thereof
JP2002134774A (en) Method for forming silicon-based thin film, the silicon- based thin film and photovoltaic element
JP2004296615A (en) Multilayer photovoltaic element
JP4731708B2 (en) Photovoltaic element, TFT, and method for forming i-type semiconductor layer
JP2001358350A (en) Photovoltaic element
US6897559B2 (en) Silicon-based thin film forming apparatus, silicon-based thin film forming method and semiconductor element
JP2001244488A (en) Photovoltaic element
JP4343482B2 (en) Method for forming silicon-based film, silicon-based film and photovoltaic device
JP2004296616A (en) Photovoltaic element
JP2002134773A (en) Photovoltaic element

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070330

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108