JP2001244488A - Photovoltaic element - Google Patents

Photovoltaic element

Info

Publication number
JP2001244488A
JP2001244488A JP2000055043A JP2000055043A JP2001244488A JP 2001244488 A JP2001244488 A JP 2001244488A JP 2000055043 A JP2000055043 A JP 2000055043A JP 2000055043 A JP2000055043 A JP 2000055043A JP 2001244488 A JP2001244488 A JP 2001244488A
Authority
JP
Japan
Prior art keywords
semiconductor layer
transparent conductive
type semiconductor
layer containing
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000055043A
Other languages
Japanese (ja)
Inventor
Takaharu Kondo
隆治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000055043A priority Critical patent/JP2001244488A/en
Publication of JP2001244488A publication Critical patent/JP2001244488A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photovoltaic element suppressing the diffusion of zinc atoms to a semiconductor layer including silicon atoms, suppressing the drop of the transmission factor of a transparent conductive layer including zinc oxide, and suppressing the drop of adhesion force among substrate, the transparent conductive layer including zinc oxide and the semiconductor layer, even if the process of a reduction atmosphere such as a heating processing, an annealing processing and a hydrogen processing is included, in a process where the element is used at a high temperature, at high humidity or for long time or a process after the transparent conductive layer including zinc oxide is formed. SOLUTION: In a photovoltaic element, at least a first transparent conductive layer 101-3, a semiconductor layer 102 including silicon atoms and a second transparent conductive layer 103 are included on a substrate 101-1. At least, the first transparent conductive layer 101-3 of the second transparent conductive layer 103 includes zinc oxide and a layer including silicon oxide is installed in an area which is brought into contact with the transparent conductive layer including zinc oxide in the semiconductor layer 102 including the silicon atoms.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、酸化亜鉛を含んだ透明
導電層とシリコン原子を含んだ半導体層を含んだ太陽電
池、センサー等の光起電力素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic device such as a solar cell or a sensor including a transparent conductive layer containing zinc oxide and a semiconductor layer containing silicon atoms.

【0002】[0002]

【従来の技術】従来、水素化非晶質シリコン、水素化非
晶質シリコンゲルマニウム、水素化非晶質シリコンカー
バイド、それらの微結晶、多結晶などからなる半導体層
を有する光起電力素子としては、長波長における収集効
率を改善するために、半導体層の裏面に反射層を設けた
ものが利用されてきた。かかる反射層は、半導体材料の
バンド端に近くその吸収の小さくなる波長、即ち800
nmから1200nmで有効な反射特性を示すのが望ま
しい。この条件を十分に見戴すのは、金・銀・銅・アル
ミニウムといった金属やそれらの合金などである。
2. Description of the Related Art Conventionally, a photovoltaic element having a semiconductor layer made of hydrogenated amorphous silicon, hydrogenated amorphous silicon germanium, hydrogenated amorphous silicon carbide, microcrystals thereof, polycrystals, etc. has been known. In order to improve the collection efficiency at a long wavelength, a semiconductor layer provided with a reflective layer on the back surface has been used. Such a reflective layer has a wavelength near the band edge of the semiconductor material where its absorption is reduced, ie, 800
It is desirable to exhibit effective reflection characteristics from nm to 1200 nm. Metals such as gold, silver, copper, and aluminum, and alloys thereof, etc., can sufficiently satisfy this condition.

【0003】また、所定の波長範囲で、光学的に透明な
凹凸層を設けて光閉じ込めを行なうこともなされてい
て、一般的には前記金属層と半導体層の間に凹凸を有す
る透明導電層を設けて反射光を有効に利用して、短絡電
流密度Jscを改善することが試みられている。さら
に、前記透明導電層は、シャントパスによる特性低下を
防止する。また、入射光を有効に利用して短絡電流密度
Jscを改善するために、半導体の光入射側に凹凸の前
記透明導電層を設けることで、入射光の半導体層中の光
路長を増大させることが試みられている。
Further, optical confinement is provided by providing an optically transparent uneven layer in a predetermined wavelength range. Generally, a transparent conductive layer having unevenness between the metal layer and the semiconductor layer is provided. To improve the short-circuit current density Jsc by effectively utilizing the reflected light. Further, the transparent conductive layer prevents deterioration in characteristics due to a shunt path. Further, in order to improve the short-circuit current density Jsc by effectively utilizing incident light, the optical path length of the incident light in the semiconductor layer is increased by providing the uneven transparent conductive layer on the light incident side of the semiconductor. Have been tried.

【0004】その例として、”P-lA-15a-SiC/a-Si/a-Si
Ge Multi-Bandgap Stacked Solar Cells With Bandgap
Profiling”Sannnomiya et al.,Technical Digest of t
he International PVSEC-5,Kyoto,Japan,p387,1990など
に銀原子から構成される凹凸のある反射層と酸化亜鉛層
のコンビネーションにて、光閉じ込め効果による短絡電
流の増大を達成することが記載されている。
As an example, “P-lA-15a-SiC / a-Si / a-Si
Ge Multi-Bandgap Stacked Solar Cells With Bandgap
Profiling ”Sannnomiya et al., Technical Digest of t
He International PVSEC-5, Kyoto, Japan, p387, 1990, etc., describe that the combination of a zinc oxide layer with a reflective layer made of silver atoms and an uneven layer achieves an increase in short-circuit current due to the light confinement effect. ing.

【0005】[0005]

【発明が解決しようとする課題】ところが、前述のよう
にすでに開示された酸化亜鉛を含む透明導電層、及びそ
れを用いた光起電力素子は優れた光電変換特性を有する
ものであるが、高温下、多湿下、あるいは長期間にわた
る使用下などにおいて、さらにこれらの光起電力素子を
直列化して使用した場合、その一部にのみ光照射された
状態が長時間続いた場合に、光の照射されていない部分
に通常の光変換で発生する電位とは逆極性の電位が印加
されたばあい、あるいは、酸化亜鉛を含む透明導電層を
形成した後の行程において加熱処理、アニール処理、水
素処理のような還元雰囲気の行程を含む場合には、酸化
亜鉛中の亜鉛原子がシリコン原子を含んだ半導体層に拡
散する、あるいは透明導電層の透過率が低下する、ある
いは透明導電層と隣接する層との密着力が低下するなど
の要因により、光電変換特性を低下させるという懸念が
あった。特に、シリコン原子を含んだ半導体層の少なく
とも一部の形成過程において、結晶化された半導体層を
形成するなどの理由により、還元作用の大きな雰囲気の
行程を経て行なう場合には、特にその懸念は大きいもの
であった。
However, as described above, the transparent conductive layer containing zinc oxide and the photovoltaic device using the same as described above have excellent photoelectric conversion characteristics. When these photovoltaic elements are used in series under low temperature, high humidity, or long-term use, if only a part of them is irradiated for a long time, light Heat treatment, annealing treatment, hydrogen treatment when a potential of the opposite polarity to the potential generated by ordinary light conversion is applied to the non-processed part, or in the process after forming a transparent conductive layer containing zinc oxide In the case of including a process of a reducing atmosphere such as, zinc atoms in zinc oxide diffuse into the semiconductor layer containing silicon atoms, or the transmittance of the transparent conductive layer is reduced, or the transparent conductive layer Due to factors such as adhesion to the layer in contact is lowered, there is a concern that reducing the photoelectric conversion characteristics. In particular, in the case where at least a part of the formation of the semiconductor layer containing silicon atoms is performed through a process in an atmosphere having a large reducing action due to the formation of a crystallized semiconductor layer or the like, there is a particular concern. It was big.

【0006】そこで、本発明は上記した課題を解決し、
高温下、多湿下、あるいは長期間にわたる使用下などに
おいても、あるいは酸化亜鉛を含む透明導電層を形成し
た後の行程において加熱処理、アニール処理、水素処理
のような還元雰囲気の行程を含む場合にも優れた光電変
換特性をもつ光起電力素子を提供することを目的として
いる。
Therefore, the present invention solves the above-mentioned problems,
Under high temperature, high humidity, or long-term use, or when a process after forming a transparent conductive layer containing zinc oxide includes a heat treatment, an annealing process, and a process in a reducing atmosphere such as a hydrogen process. It is another object of the present invention to provide a photovoltaic device having excellent photoelectric conversion characteristics.

【0007】[0007]

【課題を解決するための手段】本発明は、少なくとも、
第一の透明導電層と、シリコン原子を含む半導体層と、
第二の透明導電層とを基体上に含む光起電力素子におい
て、前記第一の透明導電層と、前記第二の透明導電層と
の少なくとも一つの層が酸化亜鉛を含み、前記シリコン
原子を含む半導体層の、前記酸化亜鉛を含む透明導電層
と接する領域に、酸化珪素を含む層を設けたことを特徴
とする光起電力素子を提供する。
Means for Solving the Problems The present invention provides at least:
A first transparent conductive layer, a semiconductor layer containing silicon atoms,
In a photovoltaic device including a second transparent conductive layer on a substrate, the first transparent conductive layer and at least one layer of the second transparent conductive layer include zinc oxide, and the silicon atom A photovoltaic element is provided, wherein a layer containing silicon oxide is provided in a region of the semiconductor layer containing silicon oxide in a region in contact with the transparent conductive layer containing zinc oxide.

【0008】本発明は、前記シリコン原子を含む半導体
層が、p型半導体層とi型半導体層とn型半導体層とか
らなるpin接合を少なくとも一組以上含み、前記酸化
亜鉛を含む透明導電層に最も近い前記p型半導体層ある
いは前記n型半導体層と、前記酸化亜鉛を含む透明導電
層との間に、酸化珪素を含む層を設けたことを特徴とし
た光起電力素子を提供する。
According to the present invention, there is provided a transparent conductive layer comprising at least one set of a pin junction comprising a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer. A photovoltaic element characterized in that a layer containing silicon oxide is provided between the p-type semiconductor layer or the n-type semiconductor layer closest to the above and the transparent conductive layer containing zinc oxide.

【0009】本発明は、前記シリコン原子を含む半導体
層が、p型半導体層、i型半導体層、n型半導体層から
なるpin接合を少なくとも一組以上含み、前記酸化亜
鉛を含む透明導電層に最も近い前記p型半導体層あるい
は前記n型半導体層が、酸化珪素を主成分とすることを
特徴とした光起電力素子を提供する。
According to the present invention, the semiconductor layer containing silicon atoms includes at least one set of pin junctions composed of a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer. A photovoltaic element, wherein the closest p-type semiconductor layer or n-type semiconductor layer contains silicon oxide as a main component.

【0010】本発明は、前記シリコン原子を含む半導体
層の形成過程の少なくとも―部において、結晶化処理が
なされる事を特徴とした光起電力素子を提供する。
The present invention provides a photovoltaic device characterized in that a crystallization process is performed in at least a part of the process of forming the semiconductor layer containing silicon atoms.

【0011】前記酸化珪素を含む層がドーパント原子を
含んだことが好ましい。前記酸化珪素中の酸素濃度が、
前記酸化亜鉛を含む透明導電層に向かって増大している
ことが好ましい。前記結晶化処理が、加熱処理、アニー
ル処理、水素処理の少なくとも一つの処理であることが
好ましい。前記半導体層が高周波を用いたプラズマCV
D法によって作成されたことが好ましい。前記半導体層
が結晶相を含むことが好ましい。
It is preferable that the layer containing silicon oxide contains a dopant atom. The oxygen concentration in the silicon oxide,
Preferably, it increases toward the transparent conductive layer containing zinc oxide. It is preferable that the crystallization treatment is at least one of a heating treatment, an annealing treatment, and a hydrogen treatment. A plasma CV in which the semiconductor layer uses a high frequency
Preferably, it was prepared by Method D. Preferably, the semiconductor layer contains a crystal phase.

【0012】[0012]

【発明の実施の形態】前述した課題を解決するために鋭
意研究を重ねた結果、本発明者は、基体上に少なくとも
第一の透明導電層、シリコン原子を含む半導体層、第二
の透明導電層を含む光起電力素子において、前記第一の
透明導電層、前記第二の透明導電層の少なくとも一つが
酸化亜鉛を含み、前記シリコンを含む半導体層の、前記
酸化亜鉛を含む透明導電層と接する領域に、酸化珪素か
らなる層を設けたことを特徴とした光起電力素子、特に
前記シリコン原子を含む半導体層が、p型半導体層、i
型半導体層、n型半導体層からなるpin接合を少なく
とも一組以上含み、前記酸化亜鉛を含む透明導電層に最
も近い前記p型半導体層あるいは前記n型半導体層が、
少なくとも前記酸化亜鉛を含む透明導電層との間に、酸
化珪素からなる層を設けた光起電力素子や、前記酸化亜
鉛を含む透明導電層に最も近い前記p型半導体層あるい
は前記n型半導体層が、酸化珪素を主成分とした光起電
力素子においては、高温下、多湿下、あるいは長期間に
わたる使用下などにおいて、あるいは、酸化亜鉛を含む
透明導電層を形成した後の行程において、加熱処理、ア
ニール処理、水素処理のような還元雰囲気の行程を含む
場合でも、亜鉛原子のシリコン原子を含んだ半導体層へ
の拡散を抑制し、酸化亜鉛を含む透明導電層の透過率の
低下を抑制し、基体と酸化亜鉛を含む透明導電層および
半導体層間の密着力の低下を抑制することを見出した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As a result of intensive studies to solve the above-mentioned problems, the present inventors have found that at least a first transparent conductive layer, a semiconductor layer containing silicon atoms, a second transparent conductive layer In a photovoltaic element including a layer, the first transparent conductive layer, at least one of the second transparent conductive layers contains zinc oxide, a semiconductor layer containing silicon, the transparent conductive layer containing zinc oxide, A photovoltaic element, particularly a semiconductor layer containing silicon atoms, wherein a layer made of silicon oxide is provided in a region in contact with the p-type semiconductor layer;
Type semiconductor layer, at least one set of pin junctions composed of an n-type semiconductor layer, the p-type semiconductor layer or the n-type semiconductor layer closest to the transparent conductive layer containing the zinc oxide,
A photovoltaic element provided with a layer made of silicon oxide between at least the transparent conductive layer containing zinc oxide and the p-type semiconductor layer or the n-type semiconductor layer closest to the transparent conductive layer containing zinc oxide However, in a photovoltaic element containing silicon oxide as a main component, heat treatment is performed under high temperature, high humidity, or long-term use, or in a process after forming a transparent conductive layer containing zinc oxide. Even if the process includes a reducing atmosphere such as annealing and hydrogen treatment, the diffusion of zinc atoms into the semiconductor layer containing silicon atoms is suppressed, and the decrease in transmittance of the transparent conductive layer containing zinc oxide is suppressed. It has been found that a decrease in adhesion between the substrate and the transparent conductive layer containing zinc oxide and between the semiconductor layers is suppressed.

【0013】上記の構成にすることにより、以下の作用
がある。前記シリコンを含む半導体層の、前記酸化亜鉛
を含む透明導電層と接する領域に、酸化珪素を含む層を
設けることで、シリコン原子を含む半導体層への亜鉛の
拡散を抑制することが可能になる。
With the above configuration, the following operations are provided. By providing a layer containing silicon oxide in a region of the semiconductor layer containing silicon which is in contact with the transparent conductive layer containing zinc oxide, it is possible to suppress the diffusion of zinc into the semiconductor layer containing silicon atoms. .

【0014】酸化亜鉛は、そのバンドギャップは約3.
3eVであり、格子間への亜鉛原子の侵入、格子中の酸
素原子の空孔などによって化学量論比に対して亜鉛過剰
型の組成を持つ場合には、過剰な亜鉛がドナー準位を形
成することにより、可視領域で透明であり、適度な導電
性をもった透明導電層として機能する。
Zinc oxide has a band gap of about 3.
3 eV, and when zinc has an excess composition with respect to the stoichiometric ratio due to penetration of zinc atoms between lattices, vacancies of oxygen atoms in lattices, etc., excess zinc forms a donor level. By doing so, it functions as a transparent conductive layer that is transparent in the visible region and has appropriate conductivity.

【0015】その一方で、過剰亜鉛は隣接層への拡散の
要因ともなっている。光起電力素子の主要な構成要素で
ある半導体層へ、半導体形成過程において、および形成
後の長期的な使用下において、酸化亜鉛中の亜鉛の拡散
が起こった場合には、シリコン原子のネットワークの乱
れ、バンドギャップ中の不純物準位の形成等による膜質
の低下が懸念される。
[0015] On the other hand, excess zinc causes diffusion to the adjacent layer. When diffusion of zinc in zinc oxide occurs in the semiconductor layer, which is a main component of the photovoltaic device, during the semiconductor formation process and during long-term use after formation, a network of silicon atoms is formed. There is a concern that the film quality may be degraded due to disturbance, formation of impurity levels in the band gap, or the like.

【0016】酸化亜鉛を含んだ透明導電層が、シリコン
原子を含むpin構成を含む半導体層と接する構成にお
いては、半導体層中を拡散する要因物質としては、亜
鉛、酸素、及びリンやホウ素などのドーパントがあげら
れるが、シリコン中におけるこれらの拡散係数を比較す
ると、亜鉛の拡散係数がはるかに大きく、またシリコン
中の亜鉛は、シリコンのバンドギャップ中のミドル位置
に準位を形成するために、亜鉛の拡散は、半導体層とし
ての機能を大きく損ねる大きな要因となっている。ここ
で、前記シリコンを含む半導体層の、前記酸化亜鉛を含
む透明導電層と接する領域に、酸化珪素を含む層を設け
ることで、隣接層への亜鉛の拡散を抑制することが可能
となり、上記の問題点が軽減できる。
In a structure in which a transparent conductive layer containing zinc oxide is in contact with a semiconductor layer containing a pin structure containing silicon atoms, factors that diffuse into the semiconductor layer include zinc, oxygen, and phosphorus and boron. Dopants are mentioned, but when comparing these diffusion coefficients in silicon, the diffusion coefficient of zinc is much larger, and zinc in silicon forms a level at a middle position in the band gap of silicon. The diffusion of zinc is a major factor that greatly impairs the function as a semiconductor layer. Here, by providing a layer containing silicon oxide in a region of the semiconductor layer containing silicon and in contact with the transparent conductive layer containing zinc oxide, it is possible to suppress diffusion of zinc to an adjacent layer. Problems can be reduced.

【0017】具体的な構成例としては、前記シリコン原
子を含む半導体層が、p型半導体層、i型半導体層、n
型半導体層からなるpin接合を少なくとも一組以上含
み、前記酸化亜鉛を含む透明導電層に最も近い前記p型
半導体層あるいは前記n型半導体層と、前記酸化亜鉛を
含む透明導電層との間に酸化珪素を含む層を設けた構
成、前記シリコン原子を含む半導体層が、p型半導体
層、i型半導体層、n型半導体層からなるpin接合を
少なくとも一組以上含み、前記酸化亜鉛を含む透明導電
層に最も近い前記p型半導体層あるいは前記n型半導体
層が、酸化珪素を主成分とする構成などがあげられる。
As a specific configuration example, the semiconductor layer containing silicon atoms may be a p-type semiconductor layer, an i-type semiconductor layer, or an n-type semiconductor layer.
Including at least one set of pin junctions made of a type semiconductor layer, between the p-type semiconductor layer or the n-type semiconductor layer closest to the transparent conductive layer containing zinc oxide, and the transparent conductive layer containing zinc oxide. A structure in which a layer containing silicon oxide is provided, wherein the semiconductor layer containing silicon atoms includes at least one set of pin junctions including a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer, and is transparent including the zinc oxide. For example, the p-type semiconductor layer or the n-type semiconductor layer closest to the conductive layer mainly contains silicon oxide.

【0018】前者の、前記酸化亜鉛を含む透明導電層と
の間に酸化珪素を含む層を設けた構成では、前記酸化珪
素を含む層を酸化珪素のみからなる層としてもよいし、
ドーパント原子を含んだ層としてもよい。前記酸化珪素
を含む層を酸化珪素のみからなる層とした場合には、半
導体層で発生したキャリアをトンネル効果を利用して取
り出せる範囲の層厚で構成する。
In the former structure in which a layer containing silicon oxide is provided between the transparent conductive layer containing zinc oxide and the layer containing silicon oxide, the layer containing silicon oxide may be a layer made of only silicon oxide.
It may be a layer containing dopant atoms. When the layer containing silicon oxide is a layer composed of only silicon oxide, the layer is formed to have a thickness that allows carriers generated in the semiconductor layer to be extracted using a tunnel effect.

【0019】具体的には0.5nm以上5.0nm以下
が好ましい範囲である。また全面に堆積してもよいし、
島状に形成してた構造でも構わない。ドーパント原子を
含んだ層とする場合には、酸化珪素のみからなる層と比
較して、キャリアに対する導電性が確保できる為、3
0.0nm以下が好ましい範囲となる。又、島状に形成
する場合には、島の最も厚い領域で30.0nm以下が
好ましい範囲である。
Specifically, the preferable range is 0.5 nm or more and 5.0 nm or less. It may be deposited on the entire surface,
An island-shaped structure may be used. When a layer containing a dopant atom is used, conductivity with respect to carriers can be ensured as compared with a layer including only silicon oxide.
0.0 nm or less is a preferable range. In the case where the island is formed, the thickness is preferably 30.0 nm or less in the thickest region of the island.

【0020】亜鉛の拡散は、高温多湿下での使用、長時
間の使用下で、より進行すると考えられる。また、酸化
亜鉛以降の形成過程での加熱処理、アニール処理、水素
処理などの、還元雰囲気の行程を含む場合には、酸化亜
鉛中の過剰亜鉛原子の密度が増加するため、上記の構成
にして亜鉛の拡散を抑制することは効果的である。
It is considered that the diffusion of zinc progresses more when used under high temperature and high humidity and when used for a long time. In addition, in the case of including a step of a reducing atmosphere such as a heat treatment, an annealing treatment, and a hydrogen treatment in a formation process after zinc oxide, the density of excess zinc atoms in zinc oxide increases. It is effective to suppress the diffusion of zinc.

【0021】また、高湿環境下などでの長時間における
使用下で水分が混入してきた場合には、亜鉛はマイグレ
ーション現象によってシリコン中に樹状の成長体を形成
し、これが、特性の低下、さらにはシャントを発生する
要因となるため、同様に効果的である。
When moisture is mixed in a long-time use in a high humidity environment or the like, zinc forms a dendritic growth in silicon due to a migration phenomenon, which causes deterioration in characteristics, Furthermore, it is also effective because it causes shunting.

【0022】また、酸化珪素からなる層を形成すること
による別の作用としては、酸化亜鉛を含む透明導電層
と、シリコン原子を含む半導体層との間の密着性が向上
することがあげられる。これは、酸化亜鉛中の亜鉛の拡
散を抑制することで、酸化亜鉛の結晶構造が安定化し、
内部応力の変化による歪みの発生が抑制されるためでは
ないかと考えられる。その結果、半導体層と酸化亜鉛を
含む透明導電層の双方の格子のストレスが低減されるた
めではないかと考えられる。
Another effect of the formation of the layer made of silicon oxide is that the adhesion between the transparent conductive layer containing zinc oxide and the semiconductor layer containing silicon atoms is improved. This is because by suppressing the diffusion of zinc in zinc oxide, the crystal structure of zinc oxide is stabilized,
It is considered that the generation of distortion due to the change in internal stress is suppressed. As a result, it is considered that the stress of the lattice of both the semiconductor layer and the transparent conductive layer containing zinc oxide is reduced.

【0023】さらに、酸化珪素からなる層にドーパント
原子を導入したり、あるいは前記酸化亜鉛を含む透明導
電層に最も近い前記p型半導体層あるいは前記n型半導
体層を、酸化珪素を主成分としたものにすることによ
り、シリコンからなるp型半導体層あるいはn型半導体
層より、エネルギーバンドの広いp型半導体層あるいは
n型半導体層を形成することが可能になる。この構成が
BSF(back surface field)構造
として機能することにより、キャリアの逆方向拡散を抑
制し、光起電力素子の特性を向上させる効果がある。
Further, a dopant atom may be introduced into a layer made of silicon oxide, or the p-type semiconductor layer or the n-type semiconductor layer closest to the transparent conductive layer containing zinc oxide may be made mainly of silicon oxide. This makes it possible to form a p-type or n-type semiconductor layer having a wider energy band than a p-type or n-type semiconductor layer made of silicon. When this configuration functions as a BSF (back surface field) structure, there is an effect of suppressing backward diffusion of carriers and improving characteristics of the photovoltaic element.

【0024】また、前記酸化珪素中の酸素濃度が、前記
酸化亜鉛を含む透明導電層に向かって増大していること
により、上記の効果は、特に、酸化亜鉛を含む透明導電
層以降の形成過程での加熱処理、アニール処理、水素処
理などの、還元雰囲気の行程を含む場合に効果的であ
る。
Further, since the oxygen concentration in the silicon oxide increases toward the transparent conductive layer containing zinc oxide, the above-mentioned effect is particularly exerted on the formation process after the transparent conductive layer containing zinc oxide. This is effective when the process includes a reducing atmosphere, such as a heat treatment, an annealing treatment, and a hydrogen treatment.

【0025】最近、高効率および特性が長期間にわたっ
て安定であり低コストな光起電力素子の開発をめざし
て、結晶成分を含む薄膜の半導体層を形成する試みが盛
んに行なわれている。結晶成分を含む半導体層をプラズ
マCVD法によって形成する場合には、相対的に、水素
希釈量が大きく、投入する高周波パワーの大きな条件下
で行われる。
Recently, with the aim of developing a low-cost photovoltaic element having high efficiency and stable characteristics over a long period of time, attempts to form a thin semiconductor layer containing a crystal component have been actively made. When a semiconductor layer containing a crystal component is formed by a plasma CVD method, the formation is performed under the condition that the amount of diluted hydrogen is relatively large and the applied high frequency power is large.

【0026】さらに、下地層として種結晶を形成させる
ために、ハロゲンランプヒーターによる加熱処理や、A
rFレーザー(発振波長193nm)、KrFレーザー
(発振波長248nm)、XeClレーザー(発振波長
308nm)、XeFレーザー(発振波長351nm)
などによるエキシマレーザーアニール処理、水素プラズ
マ処理などの還元作用のより強い環境下での行程を含む
場合が多い。これらの処理は、酸化亜鉛表面領域からの
酸素の脱離がより促進されやすい環境下で行われるため
に、前記酸化珪素中の酸素濃度が、前記酸化亜鉛を含む
透明導電層に向かって増大していることは特に効果的で
ある。
Further, in order to form a seed crystal as an underlayer, heat treatment with a halogen lamp heater,
rF laser (oscillation wavelength 193 nm), KrF laser (oscillation wavelength 248 nm), XeCl laser (oscillation wavelength 308 nm), XeF laser (oscillation wavelength 351 nm)
In many cases, the process includes a process under an environment having a stronger reducing action such as an excimer laser annealing process and a hydrogen plasma process. Since these treatments are performed in an environment in which desorption of oxygen from the zinc oxide surface region is more easily promoted, the oxygen concentration in the silicon oxide increases toward the transparent conductive layer containing the zinc oxide. Is particularly effective.

【0027】酸化珪素を含む層の形成方法としては、ス
パッタ法、CVD法を用いて直接形成する方法、あらか
じめSiからなる層を形成した後に、熱酸化法、酸素プ
ラズマ法等を用いて、Siからなる層の少なくとも一部
に酸素を導入させる方法が好ましい。
As a method of forming a layer containing silicon oxide, a method of directly forming a layer using a sputtering method or a CVD method, a method of forming a layer made of Si in advance, and then using a thermal oxidation method, an oxygen plasma method, or the like, The method of introducing oxygen into at least a part of the layer made of

【0028】酸化珪素を含む半導体層にドーパント原子
を含ませる方法としては、堆積時の原料ガス、あるいは
雰囲気ガス中にドーピング元素を含んだガスを混ぜる方
法、ノンドープで堆積したあとに、ドーピング原子をC
VD法、イオン注入法で導入する方法などが好ましい。
As a method of incorporating dopant atoms into a semiconductor layer containing silicon oxide, a method of mixing a gas containing a doping element into a source gas at the time of deposition or an atmosphere gas, or a method of depositing a non-doped gas after depositing without doping. C
VD method, ion implantation method and the like are preferable.

【0029】また、酸化珪素中の酸素濃度を変化させる
方法としては、投入パワーの変化、原料ガス中の酸素流
量の変化、雰囲気ガス中の酸素分圧の変化、などが好ま
しい。
As a method of changing the oxygen concentration in the silicon oxide, a change in the input power, a change in the oxygen flow rate in the source gas, a change in the oxygen partial pressure in the atmosphere gas, and the like are preferable.

【0030】次に本発明の光起電力素子の構成要素につ
いて説明する。図1は本発明の光起電力素子の一例を示
す模式的な断面図である。図中101は基板、102は
半導体層、103は第二の透明導電層、104は集電電
極である。また、101−1は基体、101−2は金属
層、101−3は第一の透明導電層である。これらは基
板101の構成部材である。
Next, the components of the photovoltaic element of the present invention will be described. FIG. 1 is a schematic sectional view showing an example of the photovoltaic element of the present invention. In the figure, 101 is a substrate, 102 is a semiconductor layer, 103 is a second transparent conductive layer, and 104 is a current collecting electrode. 101-1 is a base, 101-2 is a metal layer, and 101-3 is a first transparent conductive layer. These are components of the substrate 101.

【0031】(基体)基体101−1としては、金属、
樹脂、ガラス、セラミックス、半導体バルク等からなる
板状部材やシート状部材が好適に用いられる。その表面
には微細な凸凹を有していてもよい。透明基体を用いて
基体側から光が入射する構成としてもよい。また、基体
を長尺の形状とすることによってロール・ツー・ロール
法を用いた連続成膜を行うことができる。特にステンレ
ス、ポリイミド等の可撓性を有する材料は基体101−
1の材料として好適である。
(Base) As the base 101-1, a metal,
A plate-like member or a sheet-like member made of resin, glass, ceramics, semiconductor bulk, or the like is preferably used. The surface may have fine irregularities. A structure in which light is incident from the substrate side using a transparent substrate may be employed. Further, by forming the base into a long shape, continuous film formation using a roll-to-roll method can be performed. In particular, flexible materials such as stainless steel and polyimide are used for the substrate 101-.
It is suitable as the material of (1).

【0032】(金属層)金属層101−2は電極として
の役割と、基体101−1にまで到達した光を反射して
半導体層102で再利用させる反射層としての役割とを
有する。その材料としては、Al、Cu、Ag、Au、
CuMg、AlSi等を好適に用いることができる。そ
の形成方法としては、蒸着、スパッタ、電析、印刷等の
方法が好適である。金属層101−2は、その表面に凸
凹を有することが好ましい。それにより反射光の半導体
層102内での光路長を伸ばし、短絡電流を増大させる
ことができる。基体101−1が専電性を有する場合に
は金属層101−2は形成しなくてもよい。
(Metal Layer) The metal layer 101-2 has a role as an electrode and a role as a reflection layer that reflects light reaching the base 101-1 and reuses the light in the semiconductor layer 102. The materials include Al, Cu, Ag, Au,
CuMg, AlSi, or the like can be suitably used. As the forming method, methods such as vapor deposition, sputtering, electrodeposition, and printing are suitable. The metal layer 101-2 preferably has irregularities on its surface. Accordingly, the optical path length of the reflected light in the semiconductor layer 102 can be extended, and the short-circuit current can be increased. In the case where the base 101-1 has an exclusive property, the metal layer 101-2 may not be formed.

【0033】(第一の透明導電層)第一の透明導電層1
01−3は、入射光及び反射光の乱反射を増大し、半導
体層102内での光路長を伸ばす役割を有する。また、
金属層101−2の元素が半導体層102へ拡散あるい
はマイグレーションを起こし、光起電力素子がシャント
することを防止する役割を有する。さらに、適度な抵抗
をもつことにより、半導体層のピンホール等の欠陥によ
るショートを防止する役割を有する。
(First Transparent Conductive Layer) First Transparent Conductive Layer 1
01-3 has a role of increasing the irregular reflection of incident light and reflected light and extending the optical path length in the semiconductor layer 102. Also,
It has a role of preventing the element of the metal layer 101-2 from diffusing or migrating into the semiconductor layer 102 and preventing the photovoltaic element from shunting. Furthermore, by having an appropriate resistance, it has a role of preventing a short circuit due to a defect such as a pinhole in the semiconductor layer.

【0034】さらに、第一の透明導電層101−3は、
金属層101−2と同様にその表面に凸凹を有している
ことが望ましい。第一の透明導電層101−3は、Zn
O、ITO等の導電性酸化物からなることが好ましく、
蒸着、スパッタ、CVD、電析等の方法を用いて形成さ
れることが好ましい。これらの導電性酸化物に導電率を
変化させる物質を添加してもよい。
Further, the first transparent conductive layer 101-3 comprises
Like the metal layer 101-2, it is desirable that the surface has irregularities. The first transparent conductive layer 101-3 is made of Zn
O, preferably made of a conductive oxide such as ITO,
It is preferably formed using a method such as vapor deposition, sputtering, CVD, or electrodeposition. A substance that changes the conductivity may be added to these conductive oxides.

【0035】また、酸化亜鉛層の形成方法としては、ス
パッタ、電析等の方法を用いて形成されることが好まし
い。
The zinc oxide layer is preferably formed by a method such as sputtering or electrodeposition.

【0036】スパッタ法によって酸化亜鉛膜を形成する
条件は、方法やガスの種類と流量、内圧、投入電力、成
膜速度、基板温度等が大きく影響を及ぼす。例えば、D
Cマグネトロンスパッタ法で、酸化亜鉛ターゲットを用
いて酸化亜鉛膜を形成する場合には、ガスの種類として
はAr、Ne、Kr、Xe、Hg、O2などがあげら
れ、流量は、装置の大きさと排気速度によって異なる
が、例えば成膜空間の容積が20リットルの場合、1s
ccmから100sccmが望ましい。また成膜時の内
圧は1×10-4Torrから0.1Torrが望まし
い。投入電力は、ターゲットの大きさにもよるが、直径
15cmの場合、10Wから100KWが望ましい。ま
た基板温度は、成膜速度によって好適な範囲が異なる
が、1μm/hで成膜する場合は、70℃から450℃
であることが望ましい。
The conditions for forming the zinc oxide film by the sputtering method are greatly affected by the method, the type and flow rate of the gas, the internal pressure, the input power, the film forming speed, the substrate temperature, and the like. For example, D
When a zinc oxide film is formed by a C magnetron sputtering method using a zinc oxide target, the types of gases include Ar, Ne, Kr, Xe, Hg, and O 2. For example, when the volume of the film formation space is 20 liters, 1 s
Ccm to 100 sccm is desirable. The internal pressure during film formation is preferably from 1 × 10 −4 Torr to 0.1 Torr. The input power depends on the size of the target, but is preferably from 10 W to 100 KW when the diameter is 15 cm. The preferable range of the substrate temperature varies depending on the film forming speed. However, when forming the film at 1 μm / h, the substrate temperature ranges from 70 ° C. to 450 ° C.
It is desirable that

【0037】また、電析法によって酸化亜鉛膜を形成す
る条件は、耐腐食性容器内に、硝酸イオン、亜鉛イオン
を含んだ水溶液を用いるのが好ましい。硝酸イオン、亜
鉛イオンの濃度は、0.001mol/lから1.0m
ol/lの範囲にあるのが望ましく、0.01mol/
lから0.5mol/l範囲にあるのがより望ましく、
0.1mol/lから0.25mol/lの範囲にある
のがさらに望ましい。
As for the conditions for forming the zinc oxide film by the electrodeposition method, it is preferable to use an aqueous solution containing nitrate ions and zinc ions in a corrosion-resistant container. The concentration of nitrate ion and zinc ion is from 0.001 mol / l to 1.0 m
ol / l, preferably 0.01 mol / l.
more preferably from 1 to 0.5 mol / l,
More preferably, it is in the range of 0.1 mol / l to 0.25 mol / l.

【0038】硝酸イオン、亜鉛イオンの供給源としては
特に限定するものではなく、両方のイオンの供給源であ
る硝酸亜鉛でもよいし、硝酸イオンの供給源である硝酸
アンモニウムなどの水溶性の硝酸塩と、亜鉛イオンの供
給源である硫酸亜鉛などの亜鉛塩の混合物であってもよ
い。さらに、これらの水溶液に、異常成長を抑制したり
密着性を向上させるために、炭水化物を加えることも好
ましいものである。
The source of nitrate ion and zinc ion is not particularly limited, and zinc nitrate, which is a source of both ions, or a water-soluble nitrate such as ammonium nitrate, which is a source of nitrate ion; It may be a mixture of zinc salts such as zinc sulfate, which is a source of zinc ions. Furthermore, it is also preferable to add a carbohydrate to these aqueous solutions in order to suppress abnormal growth and improve adhesion.

【0039】炭水化物の種類は特に限定されるものでは
ないが、グルコース(ブドウ糖)、フルクトース(果
糖)などの単糖類、マルトース(麦芽糖)、サッカロー
ス(ショ糖)などの二糖類、デキストリン、デンプンな
どの多糖類などや、これらを混合したものを用いること
ができる。
The type of carbohydrate is not particularly limited, but monosaccharides such as glucose (glucose) and fructose (fructose), disaccharides such as maltose (maltose) and saccharose (sucrose), dextrin, starch and the like. Polysaccharides and the like or a mixture thereof can be used.

【0040】水溶液中の炭水化物の量は、炭水化物の種
類にもよるが概ね、0.001g/lから300g/l
の範囲にあるのが望ましく、0.005g/lから10
0g/lの範囲にあるのがより望ましく、0.01g/
lから60g/lの範囲にあることがさらに望ましい。
The amount of carbohydrate in the aqueous solution depends on the type of carbohydrate, but generally ranges from 0.001 g / l to 300 g / l.
In the range of 0.005 g / l to 10
More preferably, it is in the range of 0 g / l, and 0.01 g / l.
More preferably, it is in the range of 1 to 60 g / l.

【0041】電析法により酸化亜鉛膜を堆積する場合に
は、前記の水溶液中に酸化亜鉛膜を堆積する基体を陰極
にし、亜鉛、白金、炭素などを陽極とするのが好まし
い。このとき負荷抵抗を通して流れる電流密度は、10
mA/dmから10A/dmであることが好ましい。
When a zinc oxide film is deposited by an electrodeposition method, it is preferable that the substrate on which the zinc oxide film is deposited in the aqueous solution is used as a cathode and zinc, platinum, carbon or the like is used as an anode. At this time, the current density flowing through the load resistor is 10
It is preferably from mA / dm to 10 A / dm.

【0042】(基板)以上の方法により、基体101−
1上に必要に応じて、金属層101−2、第一の透明導
電層101−3を積層して基板101を形成する。ま
た、素子の集積化を容易にするために、基板101に絶
縁層を設けてもよい。
(Substrate) The substrate 101-
A substrate 101 is formed by laminating a metal layer 101-2 and a first transparent conductive layer 101-3 on the substrate 1 as needed. Further, an insulating layer may be provided on the substrate 101 in order to facilitate integration of elements.

【0043】(半導体層)本発明のシリコン系半導体及
び半導体層102の主たる材料としては、アモルファス
相あるいは結晶相、さらにはこれらの混相系のSiが用
いられる。Siに代えて、SiとC又はGeとの合金を
用いても構わない。
(Semiconductor Layer) As a main material of the silicon-based semiconductor and the semiconductor layer 102 of the present invention, an amorphous phase or a crystalline phase, or a mixed phase Si thereof is used. Instead of Si, an alloy of Si and C or Ge may be used.

【0044】半導体層102には同時に、水素及び/又
はハロゲン原子が含有される。その好ましい含有量は
0.1〜40原子%である。半導体層をp型半導体層と
するにはIII属元素、n型半導体層とするにはV属元素
を含有する。
The semiconductor layer 102 contains hydrogen and / or halogen atoms at the same time. The preferred content is 0.1 to 40 atomic%. The semiconductor layer contains a group III element to be a p-type semiconductor layer, and contains a group V element to be an n-type semiconductor layer.

【0045】p型層及びn型層び電気特性としては、活
性化エネルギーが0.2eV以下のものが好ましく、
0.1eV以下のものが最適である。
As the electric characteristics of the p-type layer and the n-type layer, those having an activation energy of 0.2 eV or less are preferable.
The one with 0.1 eV or less is optimal.

【0046】また、比抵抗としては100Ωcm以下が
好ましく、1Ωcm以下が最適である。スタックセル
(pin接合を複数有する光起電力素子)の場合、光入
射側に近いpin接合のi型半導体層はバンドギャップ
が広く、遠いpin接合になるに随いバンドギャップが
狭くなるのが好ましい。
The specific resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. In the case of a stack cell (a photovoltaic element having a plurality of pin junctions), it is preferable that the band gap of the i-type semiconductor layer of the pin junction near the light incident side is wide, and the band gap becomes narrower as the pin junction becomes farther. .

【0047】また、i層内部ではその膜厚方向の中心よ
りもp層寄りにバンドギャップの極小値があるのが好ま
しい。先入射側のドープ層(p型層もしくはn型層)は
光吸収の少ない結晶性の半導体か、又はバンドギャップ
の広い半導体が適している。pin接合を2組積層した
スタックセルの例としては、i型シリコン系半導体層の
組み合わせとして、先入射側から(アモルファス半導体
層、結晶相を含む半導体層)、(結晶相を含む半導体
層、結晶相を含む半導体層)となるものがあげられる。
Further, it is preferable that the band gap has a minimum value closer to the p layer than the center in the film thickness direction inside the i layer. As the doped layer (p-type layer or n-type layer) on the light incident side, a crystalline semiconductor with little light absorption or a semiconductor with a wide band gap is suitable. As an example of a stack cell in which two sets of pin junctions are stacked, a combination of an i-type silicon-based semiconductor layer, a (amorphous semiconductor layer, a semiconductor layer containing a crystal phase), a (semiconductor layer containing a crystal phase, a crystal Phase-containing semiconductor layer).

【0048】また、pin接合を3組積層した光起電力
素子の例としてはi型シリコン系半導体層の組み合わせ
として、光入射側から(アモルファス半導体層、アモル
ファス半導体層、結晶相を含む半導体層)、(アモルフ
ァス、結晶相を含む半導体層、結晶相を含む半導体
層)、(結晶相を含む半導体層、結晶相を含む半導体
層、結晶相を含む半導体層)となるものがあげられる。
Further, as an example of a photovoltaic element in which three sets of pin junctions are stacked, a combination of an i-type silicon-based semiconductor layer and a light incident side (amorphous semiconductor layer, amorphous semiconductor layer, and semiconductor layer containing a crystalline phase) , (A semiconductor layer containing an amorphous or crystalline phase, a semiconductor layer containing a crystalline phase) and (a semiconductor layer containing a crystalline phase, a semiconductor layer containing a crystalline phase, a semiconductor layer containing a crystalline phase).

【0049】i型半導体層としては光(630nm)の
吸収係数(α)が5000cm-1以上、ソーラーシミュ
レーター(AM1.5、100mW/cm2)による擬
似太陽光照射化の光伝導度(σp)が10×10-5S/
cm以上、暗伝導度(σd)が10×10-6S/cm以
下、コンスタントフォトカレントメソッド(CPM)に
よるアーバックエナジーが55meV以下であるのが好
ましい。i型半導体層としては、わずかにp型、n型に
なっているものでも使用することができる。
The i-type semiconductor layer has an absorption coefficient (α) of light (630 nm) of 5000 cm −1 or more and a photoconductivity (σp) of simulated sunlight irradiation by a solar simulator (AM 1.5, 100 mW / cm 2 ). Is 10 × 10 -5 S /
cm, the dark conductivity (σd) is preferably 10 × 10 −6 S / cm or less, and the Urbach energy by the constant photocurrent method (CPM) is preferably 55 meV or less. A slightly p-type or n-type semiconductor layer can be used as the i-type semiconductor layer.

【0050】本発明の構成要素である半導体層102に
ついてさらに説明を加えると、図2は本発明の半導体層
の一例として、一組のpin接合をもつ半導体層102
を示す模式的な断面図である。
The semiconductor layer 102 as a component of the present invention will be further described. FIG. 2 shows a semiconductor layer 102 having a set of pin junctions as an example of the semiconductor layer of the present invention.
FIG.

【0051】図中102−1Aは酸化珪素を含む層であ
り、102−1は結晶相を含むn型半導体層であり、さ
らに、結晶相を含むi型半導体層102−2、結晶相を
含むp型半導体層102−3、酸化珪素を含む層102
−3Aを積層する。
In the figure, 102-1A is a layer containing silicon oxide, 102-1 is an n-type semiconductor layer containing a crystal phase, and furthermore, an i-type semiconductor layer 102-2 containing a crystal phase and containing a crystal phase. p-type semiconductor layer 102-3, layer 102 containing silicon oxide
-3A is laminated.

【0052】ここで、102−1A、102−3Aの酸
化珪素を含む層は、隣接する透明導電層が酸化亜鉛を含
む場合に設けられる。
Here, the layers containing silicon oxide of 102-1A and 102-3A are provided when the adjacent transparent conductive layer contains zinc oxide.

【0053】また、102−1A、102−3Aの酸化
珪素を含む層は、それぞれ102−1および102−3
と同じ導電型になるようなドーパント原子を含んでいて
もよい。さらには、図3に示すように、酸化珪素を主成
分とする結晶相を含むn型半導体層102−1B、結晶
相を含むi型半導体層102−2、酸化珪素を主成分と
する結晶相を含むp型半導体層102−3Bの構成と
し、導電型を示す層全体を酸化珪素を主成分とする層と
しても構わない。
The layers containing silicon oxide of 102-1A and 102-3A are 102-1 and 102-3, respectively.
And may contain a dopant atom having the same conductivity type. Further, as shown in FIG. 3, an n-type semiconductor layer 102-1B including a crystal phase mainly containing silicon oxide, an i-type semiconductor layer 102-2 including a crystal phase mainly, a crystal phase mainly containing silicon oxide And the entirety of the layer exhibiting the conductivity type may be a layer containing silicon oxide as a main component.

【0054】また、上記のパターンの組み合わせでも構
わない。pin接合を複数持つ半導体層においては、酸
化亜鉛を含む透明導電層に隣接する層に、上記の酸化珪
素が含まれる層がある構成であることが好ましい。また
先入射側の導電型は、p型半導体層でも、n型半導体層
でも構わない。
Also, a combination of the above patterns may be used. In a semiconductor layer having a plurality of pin junctions, it is preferable that the layer adjacent to the transparent conductive layer containing zinc oxide include a layer containing silicon oxide. Further, the conductivity type on the light incident side may be a p-type semiconductor layer or an n-type semiconductor layer.

【0055】(半導体層の形成方法)本発明の半導体層
102を形成するには、高周波プラズマCVD法が適し
ている。以下、高周波プラズマCVD法によって半導体
層102を形成する手順の好適な例を示す。 (1)減圧状態にできる堆積室(真空チャンバー)内を
所定の堆積圧力に減圧する。 (2)堆積室内に原料ガス、希釈ガス等の材料ガスを導
入し、堆積室内を真空ポンプによって排気しつつ、堆積
室内を所定の堆積圧力に設定する。 (3)基板101をヒーターによって所定の温度に設定
する。 (4)高周波電源によって発振された高周波を前記堆積
室に導入する。前記堆積室への導入方法は、高周波を導
波管によって導き、アルミナセラミックスなどの誘電体
窓を介して堆積室内に導入したり、高周波を同軸ケーブ
ルによって導き、金属電極を介して堆積室内に導入した
りする方法がある。 (5)堆積室内にプラズマを生起させて原料ガスを分解
し、堆積室内に配置された基板101上に堆積膜を形成
する。この手順を必要に応じて複数回繰り返して半導体
層102を形成する。
(Method for Forming Semiconductor Layer) In order to form the semiconductor layer 102 of the present invention, a high-frequency plasma CVD method is suitable. Hereinafter, a preferred example of a procedure for forming the semiconductor layer 102 by a high-frequency plasma CVD method will be described. (1) The inside of the deposition chamber (vacuum chamber) which can be reduced in pressure is reduced to a predetermined deposition pressure. (2) A material gas such as a source gas or a dilution gas is introduced into the deposition chamber, and the deposition chamber is set to a predetermined deposition pressure while exhausting the deposition chamber by a vacuum pump. (3) The substrate 101 is set to a predetermined temperature by a heater. (4) The high frequency oscillated by the high frequency power supply is introduced into the deposition chamber. The method of introducing into the deposition chamber is as follows: a high frequency is guided by a waveguide and introduced into the deposition chamber through a dielectric window such as alumina ceramics, or a high frequency is guided by a coaxial cable and introduced into the deposition chamber through a metal electrode. There are ways to do that. (5) Plasma is generated in the deposition chamber to decompose the source gas, and a deposited film is formed on the substrate 101 disposed in the deposition chamber. This procedure is repeated a plurality of times as needed to form the semiconductor layer 102.

【0056】シリコン系半導体、及び上述の半導体層1
02の形成条件としては、堆積室内の基板温度は100
〜450℃、圧力は0.5mTorr〜100Tor
r、高周波パワーは0.001〜2W/cm3が好適な
条件としてあげられる。シリコン系半導体、及び上述の
半導体層102の形成に適した原料ガスとしては、Si
4、Si26、SiF4等のシリコン原子を含有したガ
ス化しうる化合物があげられる。合金系にする場合には
さらに、GeH4やCH4などのようにGeやCを合有し
たガス化しうる化合物を原料ガスに添加することが望ま
しい。原料ガスは、希釈ガスで希釈して堆積室内に導入
することが望ましい。希釈ガスとしては、H2やHeな
どがあげられる。さらに窒素、酸素等を含有したガス化
しうる化合物を原料ガス乃至希釈ガスとして添加しても
よい。半導体層をp型層とするためのドーパントガスと
してはB26、BF3等が用いられる。また、半導体層
をn型層とするためのドーパントガスとしては、P
3、PF3等が用いられる。結晶相の薄膜や、SiC等
の光吸収が少ないかバンドギャップの広い層を堆積する
場合には、原料ガスに対する希釈ガスの割合を増やし、
比較的高いパワーの高周波を導入するのが好ましい。
Silicon-based semiconductor and semiconductor layer 1 described above
02, the substrate temperature in the deposition chamber was 100
~ 450 ° C, pressure 0.5mTorr ~ 100Torr
As r, the high frequency power is preferably 0.001 to 2 W / cm 3 . As a material gas suitable for forming the silicon-based semiconductor and the semiconductor layer 102, Si
Examples include gasizable compounds containing silicon atoms, such as H 4 , Si 2 H 6 , and SiF 4 . In the case of using an alloy, it is desirable to add a gasizable compound containing Ge and C, such as GeH 4 or CH 4 , to the source gas. It is desirable that the source gas be diluted with a dilution gas and introduced into the deposition chamber. Examples of the dilution gas include H 2 and He. Further, a gasifiable compound containing nitrogen, oxygen or the like may be added as a source gas or a diluent gas. B 2 H 6 , BF 3 or the like is used as a dopant gas for turning the semiconductor layer into a p-type layer. Further, as a dopant gas for converting the semiconductor layer into an n-type layer, P
H 3 , PF 3 or the like is used. When depositing a thin film of a crystalline phase or a layer having a small light absorption or a wide band gap such as SiC, increase the ratio of the diluent gas to the source gas,
It is preferable to introduce a relatively high power high frequency.

【0057】本発明の酸化珪素を含む層をスパッタ法で
形成する場合には、方法やガスの種類と流量、内圧、投
入電力、成膜速度、基板温度等が大きく影響を及ぼす。
例えばRFマグネトロンスパッタ法で、酸化珪素ターゲ
ットを用いて酸化珪素を含む膜を形成する場合には、ガ
スの種類としてはAr、Ne、Kr、Xe、Hg、O2
などがあげられ、流量は、装置の大きさと排気速度によ
って異なるが、例えば成膜空間の容積が20リットルの
場合、1sccmから100sccmが望ましい。
When the layer containing silicon oxide of the present invention is formed by a sputtering method, the method, the type and the flow rate of the gas, the internal pressure, the input power, the film forming rate, the substrate temperature, and the like have a great influence.
For example, when a film containing silicon oxide is formed using a silicon oxide target by an RF magnetron sputtering method, the types of gas include Ar, Ne, Kr, Xe, Hg, and O 2.
The flow rate varies depending on the size of the apparatus and the pumping speed. For example, when the volume of the film forming space is 20 liters, the flow rate is preferably 1 sccm to 100 sccm.

【0058】また、成膜時の内圧は1×10-4Torr
から0.1Torrが望ましい。投入電力は、ターゲッ
トの大きさにもよるが、直径15cmの場合、10Wか
ら100KWが望ましい。また、基板温度は、成膜速度
によって好適な範囲が異なるが、1μm/hで成膜する
場合は、70℃から450℃であることが望ましい。
The internal pressure during film formation is 1 × 10 −4 Torr.
To 0.1 Torr is desirable. The input power depends on the size of the target, but is preferably from 10 W to 100 KW when the diameter is 15 cm. The preferable range of the substrate temperature varies depending on the film forming speed, but when forming the film at 1 μm / h, the substrate temperature is preferably from 70 ° C. to 450 ° C.

【0059】また、CVD法で形成する場合には、原料
ガスとしてSiH4とO2および酸素化合物との混合ガス
が好ましい。このとき、SiH4とO2はたやすく反応す
るため、別系統で導入する。形成条件としては、堆積室
内の基板温度は100〜450℃、圧力は0.5mTo
rr〜10Torr、高周波パワーは0.001〜1W
/cm3が好適な条件としてあげられる。
In the case of forming by a CVD method, a mixed gas of SiH 4 , O 2 and an oxygen compound is preferable as a source gas. At this time, since SiH 4 and O 2 easily react, they are introduced in different systems. As the formation conditions, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the pressure is 0.5 mTo.
rr-10 Torr, high frequency power 0.001-1 W
/ Cm 3 is a preferable condition.

【0060】(第二の透明導電層)第二の透明導電層1
03−1は、先入射側の電極であるとともに、その膜厚
を適当に設定することにより反射防止膜の役割をかねる
ことができる。第二の透明導電層103は、半導体層1
02の吸収可能な波長領域において高い透過率を有する
ことと、抵抗率が低いことが要求される。好ましくは5
50nmにおける透過率が80%以上、より好ましくは
85%以上であることが望ましい。
(Second transparent conductive layer) Second transparent conductive layer 1
Reference numeral 03-1 denotes an electrode on the light incident side, and can also serve as an antireflection film by appropriately setting its film thickness. The second transparent conductive layer 103 is a semiconductor layer 1
02 is required to have a high transmittance in the absorbable wavelength region and a low resistivity. Preferably 5
It is desirable that the transmittance at 50 nm be 80% or more, more preferably 85% or more.

【0061】第二の透明導電層103の材料としては、
ITO、ZnO、In23等を好適に用いることができ
る。その形成方法としては、蒸着、CVD、スプレー、
スピンオン、浸漬などの方法が好適である。これらの材
料に導電率を変化させる物質を添加してもよい。第二の
透明導電層をZnOによって形成された場合には、必要
に応じて、半導体層と接する領域に酸化亜鉛中の亜鉛量
に対する酸素量の比RMが、中間層以外の部分の酸化亜
鉛中の亜鉛量に対する酸素量の比RBより大きく形成し
た中間層103−2を必要に応じて設けてもよい。
The material of the second transparent conductive layer 103 is as follows.
ITO, ZnO, In 2 O 3 and the like can be suitably used. The formation method includes vapor deposition, CVD, spray,
Methods such as spin-on and dipping are suitable. A substance that changes conductivity may be added to these materials. If the second transparent conductive layer formed by the ZnO is optionally the ratio R M of the oxygen amount with respect to the amount of zinc in the zinc oxide in the region in contact with the semiconductor layer is zinc oxide in the portion other than the intermediate layer may be provided as necessary an intermediate layer 103-2 formed larger than the ratio R B of the oxygen amount with respect to the zinc content in the.

【0062】(集電電極)集電電極104は集電効率を
向上するために透明電極103上に設けられる。その形
成方法として、マスクを用いてスパッタによって電極パ
ターンの金属を形成する方法や、導電性ペーストあるい
は半田ペーストを印刷する方法、金属線を導電性ペース
トで固着する方法などが好適である。
(Current Collecting Electrode) The current collecting electrode 104 is provided on the transparent electrode 103 to improve current collecting efficiency. As the forming method, a method of forming a metal of an electrode pattern by sputtering using a mask, a method of printing a conductive paste or a solder paste, a method of fixing a metal wire with a conductive paste, and the like are preferable.

【0063】なお、必要に応じて光起電力素子の両面に
保護層を形成することがある。同時に光起電力素子の裏
面(先入射側と反射側)などに鋼板等の補教材を併用し
てもよい。
Incidentally, if necessary, protective layers may be formed on both surfaces of the photovoltaic element. At the same time, a teaching material such as a steel plate may be used in combination on the back surface (first incident side and reflection side) of the photovoltaic element.

【0064】[0064]

【実施例】以下の実施例では、光起電力素子として太陽
電池を例に挙げて本発明を具体的にするが、これらの実
施例は本発明の内容を何ら限定するものではない。
EXAMPLES In the following examples, the present invention will be specifically described by taking a solar cell as an example of a photovoltaic element, but these examples do not limit the content of the present invention at all.

【0065】(実施例1)図4に示した堆積膜形成装置
201を用い、以下の手順で光起電力素子を形成した。
図5に示したpin型光起電力素子を形成した。図5は本
発明のシリコン系半導体を有する光起電力素子の一例を
示す模式的な断面図である。図中、図1と同様の部材に
は同じ符号を付して説明を省略する。
Example 1 A photovoltaic element was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG.
The pin type photovoltaic element shown in FIG. 5 was formed. FIG. 5 is a schematic cross-sectional view showing an example of a photovoltaic device having a silicon-based semiconductor according to the present invention. In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0066】この光起電力素子の半導体層は、酸化珪素
を含む層102−1A、結晶相を含むn型半導体層10
2−1と、結晶相を含むi型半導体層102−2と結晶
相を含むp型半導体層102−3とからなっている。す
なわち、この光起電力素子はいわゆるpin型シングル
セル光起電力素子である。
The semiconductor layer of this photovoltaic element includes a layer 102-1A containing silicon oxide and an n-type semiconductor layer 10 containing a crystal phase.
2-1; an i-type semiconductor layer 102-2 containing a crystal phase; and a p-type semiconductor layer 102-3 containing a crystal phase. That is, this photovoltaic element is a so-called pin type single cell photovoltaic element.

【0067】図4は、本発明のシリコン系半導体及び光
起電力素子を製造する堆積膜形成装置の一例を示す模式
的な断面図である。
FIG. 4 is a schematic sectional view showing an example of a deposited film forming apparatus for manufacturing a silicon-based semiconductor and a photovoltaic element according to the present invention.

【0068】図4に示す堆積膜形成装置201は、基板
送り出し容器202、半導体形成用真空容器211〜2
17、基板巻き取り容器203が、ガスゲートを介して
結合することによって構成されている。この堆積膜形成
装置201には、各容器及び各ガスゲートを貫いて帯状
の導電性基板204がセットされる。帯状の導電性基板
204は、基板送り出し容器202に設置されたボビン
から巻き出され、基板巻き取り容器203で別のボビン
に巻き取られる。
A deposition film forming apparatus 201 shown in FIG. 4 includes a substrate delivery container 202 and semiconductor forming vacuum containers 211 to 2.
17, the substrate take-up container 203 is configured to be connected via a gas gate. A strip-shaped conductive substrate 204 is set in the deposition film forming apparatus 201 through each container and each gas gate. The strip-shaped conductive substrate 204 is unwound from a bobbin provided in the substrate unloading container 202, and is wound on another bobbin by the substrate unwinding container 203.

【0069】半導体形成用真空容器211〜217は、
それぞれ堆積室を有しており、該放電室内の放電電極2
41〜247に高周波電源251〜257から高周波電
力を印加することによってグロー放電を生起させ、それ
によって原料ガスを分解し導電性基板204上に半導体
層を堆積させる。また、各半導体形成用真空容器211
〜217には、原料ガスや希釈ガスを導入するためのガ
ス導入管231〜237が接続されている。
The semiconductor forming vacuum vessels 211 to 217
Each has a deposition chamber, and discharge electrodes 2 in the discharge chamber.
Glow discharge is generated by applying high-frequency power from 41 to 247 to high-frequency power supplies 251 to 257, thereby decomposing the source gas and depositing a semiconductor layer on the conductive substrate 204. Also, each semiconductor forming vacuum vessel 211
217 are connected to gas introduction pipes 231 to 237 for introducing a raw material gas and a dilution gas.

【0070】半導体形成用真空容器212と半導体形成
用真空容器213の間および半導体形成用真空容器21
5と半導体形成用真空容器216の間には、結晶化手段
用の結晶化容器221、222が具備されている。結晶
化容器221、222には、ガス導入管227、22
8、エキシマレーザー装置223、224が具備されて
いる。
The space between the semiconductor forming vacuum container 212 and the semiconductor forming vacuum container 213 and the semiconductor forming vacuum container 21
Crystallization containers 221 and 222 for crystallization means are provided between the semiconductor device 5 and the semiconductor formation vacuum container 216. The crystallization vessels 221 and 222 have gas introduction pipes 227 and 22 respectively.
8. Excimer laser devices 223 and 224 are provided.

【0071】図4に示した堆積膜形成装置201は、半
導体形成用真空装置を7個具備しているが、以下の実施
例においては、すべての半導体形成用真空容器でグロー
放電を生起させる必要はなく、製造する光起電力素子の
層構成にあわせて各容器でのグロー放電の有無を選択す
ることができる。
Although the deposited film forming apparatus 201 shown in FIG. 4 has seven semiconductor forming vacuum apparatuses, in the following embodiment, it is necessary to generate a glow discharge in all the semiconductor forming vacuum vessels. However, the presence or absence of glow discharge in each container can be selected according to the layer configuration of the photovoltaic element to be manufactured.

【0072】また、各半導体形成装置には、各堆積室内
での導電性基板204と放電空間との接触面積を調整す
るための、不図示の成膜領域調整板が設けられており、
これを調整することによって各容器で形成される各半導
体膜の膜厚を調整することができるようになっている。
Each semiconductor forming apparatus is provided with a film formation region adjusting plate (not shown) for adjusting the contact area between the conductive substrate 204 and the discharge space in each deposition chamber.
By adjusting this, the thickness of each semiconductor film formed in each container can be adjusted.

【0073】次に基板送り出し容器202に、導電性基
板204を巻いたボビンを装着し、導電性基板204を
搬入側のガスゲート、半導体形成用真空容器211、2
12、結晶化容器221、半導体形成用容器213、2
14、215、結晶化容器222、半導体形成容器21
6、217、搬出側のガスゲートを介し、基板巻き取り
容器203まで通し、帯状の導電性基板204がたるま
ないように張力調整を行った。
Next, a bobbin around which the conductive substrate 204 is wound is mounted on the substrate delivery container 202, and the conductive substrate 204 is loaded with the gas gate on the loading side, and the semiconductor forming vacuum containers 211 and 2.
12, crystallization container 221, semiconductor formation container 213, 2
14, 215, crystallization container 222, semiconductor formation container 21
6, 217, through the gas gate on the carry-out side, the substrate was taken up to the substrate winding container 203, and the tension was adjusted so that the belt-shaped conductive substrate 204 did not slack.

【0074】そして、基板送り出し容器202、半導体
形成用真空容器211、212、213、214、21
5、216、217、結晶化容器221、222、基板
巻き取り容器203を不図示の真空ポンプからなる真空
排気系により、5×10-6Torr以下まで充分に真空
排気した。
Then, the substrate delivery container 202 and the semiconductor formation vacuum containers 211, 212, 213, 214, 21
5, 216, 217, the crystallization containers 221 and 222, and the substrate take-up container 203 were sufficiently evacuated to 5 × 10 −6 Torr or less by an evacuation system including a vacuum pump (not shown).

【0075】次に、真空排気系を作動させつつ、半導体
形成用真空容器211〜214へガス導入管231〜2
34から原料ガス及び希釈ガスを、結晶化容器221へ
500sccmの水素ガスを供給した。
Next, while operating the vacuum evacuation system, the gas introduction pipes 231-2 are introduced into the semiconductor formation vacuum vessels 211-214.
From 34, a raw material gas and a diluent gas were supplied to the crystallization vessel 221 at a hydrogen gas flow of 500 sccm.

【0076】また、半導体形成用真空容器211〜21
4以外の半導体形成用真空容器、結晶化容器222には
ガス導入管から200sccmのH2ガスを供給し、同
時に不図示の各ゲートガス供給管から、各ガスゲートに
ゲートガスとして500sccmのH2ガスを供給し
た。この状態で真空排気系の排気能力を調整して、半導
体形成用真空容器211〜214内の圧力を所望の圧力
に調整した。形成条件は表1に示す通りである。このと
き、ガス導入管231は独立な2系統で構成し、SiH
4とO2はガス導入管内では混合しないようにした。ま
た、結晶化容器221内は2Torrの圧力に保持し
た。
Further, vacuum containers 211 to 21 for forming semiconductors
200 sccm H 2 gas is supplied from a gas introduction pipe to the semiconductor formation vacuum vessel and the crystallization vessel 222 other than 4, and at the same time, 500 sccm H 2 gas is supplied as a gate gas to each gas gate from each gate gas supply pipe (not shown). did. In this state, the evacuation capacity of the evacuation system was adjusted to adjust the pressure in the semiconductor formation vacuum vessels 211 to 214 to a desired pressure. The forming conditions are as shown in Table 1. At this time, the gas introduction pipe 231 is composed of two independent systems,
4 and O 2 were not mixed in the gas inlet tube. The pressure inside the crystallization vessel 221 was maintained at 2 Torr.

【表1】 [Table 1]

【0077】半導体形成用真空容器211〜214内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor formation vacuum containers 211 to 214 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate delivery container 202 to the substrate take-up container 203 was started.

【0078】次に、半導体形成用真空容器211〜21
4内の放電電極241〜244に高周波電源251〜2
54より高周波を導入し、半導体形成用真空容器211
〜214内の堆積室内にグロー放電を生起し、導電性基
板204上に、導電性基板204上に酸化珪素を含む層
(膜厚1.5nm)を形成し、アモルファスn型半導体
層(膜厚20nm)を形成したした後、XeClエキシ
マレーザーによる結晶化処理(パルスエネルギー150
mJ/cm2)を行って、結晶相を含むn型半導体層を
形成した後に、前記結晶相を含むn型半導体層上に、結
晶相を含むi型半導体層(膜厚1.5μm)、結晶相を
含むp型半導体層(膜厚10nm)を形成し光起電力素
子を形成した(実施例1−1)。
Next, semiconductor forming vacuum vessels 211 to 21
4, high-frequency power supplies 251-2
A high frequency is introduced from 54 and the semiconductor forming vacuum vessel 211
Glow discharge is generated in the deposition chambers 214 to 214, a layer containing silicon oxide (thickness: 1.5 nm) is formed on the conductive substrate 204, and an amorphous n-type semiconductor layer (thickness: 20 nm), and then crystallized by a XeCl excimer laser (pulse energy 150
mJ / cm 2 ) to form an n-type semiconductor layer including a crystal phase, and then forming an i-type semiconductor layer including a crystal phase (thickness: 1.5 μm) on the n-type semiconductor layer including the crystal phase. A p-type semiconductor layer containing a crystalline phase (thickness: 10 nm) was formed to form a photovoltaic element (Example 1-1).

【0079】ここで、半導体形成用真空容器211には
周波数13.56MHz、パワー密度5mW/cm3
高周波電力を、半導体形成用真空容器212には周波数
13.56MHz、パワー密度5mW/cm3の高周波
電力を、半導体形成用真空容器213には周波数100
MHz、パワー密度20mW/cm3の高周波電力を導
入した。半導体形成用真空容器214には周波数13.
56MHz、パワー密度30mW/cm3を導入した。
Here, high-frequency power having a frequency of 13.56 MHz and a power density of 5 mW / cm 3 is applied to the vacuum chamber 211 for semiconductor formation, and high-frequency power having a power density of 5 mW / cm 3 is applied to the vacuum chamber 212 for semiconductor formation. High frequency power is supplied to the semiconductor forming vacuum vessel 213 at a frequency of 100.
A high frequency power of 20 MHz and a power density of 20 mW / cm 3 was introduced. 13. The frequency 13.
56 MHz and a power density of 30 mW / cm 3 were introduced.

【0080】次に、不図示の連続モジュール化装置を用
いて、形成した帯状の光起電力素子を36cm×22c
mの太陽電池モジュールに加工した(実施例1−2)。
次に、堆積膜形成装置211で酸化珪素を含む層を形成
しなかった以外は、実施例1−1と同様の方法で光起電
力素子(比較例1−1)を、実施例1−2と同様の方法
で太陽電池モジュールを形成した(比較例1−2)。
Next, using a continuous modularization apparatus (not shown), the formed band-like photovoltaic element was
m solar cell module (Example 1-2).
Next, a photovoltaic element (Comparative Example 1-1) was produced in the same manner as in Example 1-1, except that the layer containing silicon oxide was not formed by the deposited film forming apparatus 211. A solar cell module was formed in the same manner as in (Comparative Example 1-2).

【0081】実施例1−1、比較例1−1の光起電力素
子を碁盤目テープ法(切り傷の隙間間隔1mm、ます目
の数100)を用いて導電性基板と半導体層との間の密
着性を調べた。またあらかじめ初期光電変換効率を測定
しておいた実施例1−2、比較例1−2の太陽電池モジ
ュールを、温度85℃、湿度85%の暗所に設置し30
分保持、その後70分かけて温度−20℃まで下げ30
分保持、再び70分かけて温度85℃m湿度85%まで
戻す、このサイクルを100回繰り返した後に再度光電
変換効率を測定し、温湿度試験による光電変換効率の変
化を調べた。また、あらかじめ初期光電変換効率を測定
しておいた実施例1−2、比較例1−2の太陽電池モジ
ュールを温度85℃、湿度85%の暗所に設置し、同時
に逆方向バイアスを10V印加させながら500時間経
過後に、再度光電変換効率を測定し、高温多湿下での逆
バイアス印加による光電変換効率の変化を調べた。これ
らの結果を表2に示す。
The photovoltaic elements of Example 1-1 and Comparative Example 1-1 were placed between the conductive substrate and the semiconductor layer using the cross-cut tape method (interval of cuts of 1 mm, number of squares of 100). The adhesion was examined. Further, the solar cell modules of Example 1-2 and Comparative Example 1-2, whose initial photoelectric conversion efficiencies were measured in advance, were set in a dark place at a temperature of 85 ° C. and a humidity of 85%.
Hold for 30 minutes, then lower to -20 ° C over 70 minutes 30
The temperature was kept at 85 ° C. and the humidity was returned to 85% over 70 minutes. This cycle was repeated 100 times. Then, the photoelectric conversion efficiency was measured again, and the change in the photoelectric conversion efficiency by the temperature / humidity test was examined. Further, the solar cell modules of Example 1-2 and Comparative Example 1-2 whose initial photoelectric conversion efficiencies were measured in advance were installed in a dark place at a temperature of 85 ° C. and a humidity of 85%, and at the same time, a reverse bias of 10 V was applied. After 500 hours, the photoelectric conversion efficiency was measured again, and a change in the photoelectric conversion efficiency due to application of a reverse bias under high temperature and high humidity was examined. Table 2 shows the results.

【表2】 [Table 2]

【0082】表2に示すように、本発明の実施例1−1
の光起電力素子および光起電力素子を含む実施例1−2
太陽電池モジュールは、比較例1−1の光起電力素子、
比較例1−2の太陽電池モジュール比較して、密着性、
初期変換効率、温湿度試験や高温多湿逆バイアス印加試
験に対する耐久性に優れている。以上のことより本発明
の光起電力素子を含む太陽電池モジュールは、優れた特
長を持つことが分かる。
As shown in Table 2, Example 1-1 of the present invention
Example 1-2 including the photovoltaic element of Example 1 and the photovoltaic element
The solar cell module is a photovoltaic element of Comparative Example 1-1,
Compared with the solar cell module of Comparative Example 1-2, adhesion,
Excellent in initial conversion efficiency, durability against temperature / humidity test and high temperature / humidity reverse bias application test. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0083】(実施例2)図4に示した堆積膜形成装置
201を用い、以下の手順で図6に示したpin型光起
電力素子を形成した。図6は本発明のシリコン系薄膜を
有する光起電力素子の一例粗示す模式的な断面図であ
る。図中、図1と同様の部材には同じ符号を付して説明
を省略する。この光起電力素子の半導体層は、酸化珪素
を主成分とする結晶相を含むn型半導体層102−1B
と結晶相を含むi型半導体層102−2と結晶相を含む
p型半導体層102−3とからなっている。すなわち、
この光起電力素子はいわゆるpin型シングルセル光起
電力素子である。
(Example 2) Using the deposited film forming apparatus 201 shown in FIG. 4, the pin type photovoltaic element shown in FIG. 6 was formed in the following procedure. FIG. 6 is a schematic cross-sectional view schematically illustrating an example of a photovoltaic device having a silicon-based thin film of the present invention. In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element is an n-type semiconductor layer 102-1B containing a crystal phase containing silicon oxide as a main component.
And an i-type semiconductor layer 102-2 containing a crystal phase and a p-type semiconductor layer 102-3 containing a crystal phase. That is,
This photovoltaic element is a so-called pin type single cell photovoltaic element.

【0084】実施例1と同様に、帯状の導電性基板20
4を作成し、堆積膜形成装置201に装着し、基板送り
出し容器202、半導体形成用真空容器211、21
2、213、214、215、216、217、結晶化
容器221、222、基板巻き取り容器203を不図示
の真空ポンプからなる真空排気系により、5×10-6
orr以下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate sending container 202, the semiconductor forming vacuum containers 211 and 21 are prepared.
2, 213, 214, 215, 216, 217, the crystallization containers 221 and 222, and the substrate take-up container 203 were evacuated to 5 × 10 −6 T by a vacuum exhaust system including a vacuum pump (not shown).
The vacuum was exhausted sufficiently to orr or lower.

【0085】次に、真空排気系を作動させつつ、半導体
形成用真空容器212〜214へガス導入管232〜2
34から原料ガス及び希釈ガスを供給した。
Next, while operating the vacuum evacuation system, the gas introduction pipes 232-2 are introduced into the semiconductor formation vacuum vessels 212-214.
The raw material gas and the dilution gas were supplied from 34.

【0086】また、半導体形成用真空容器212〜21
4以外の半導体形成用真空容器にはガス導入管から20
0sccmのH2ガスを供給し、同時に不図示の各ゲー
トガス供給管から、各ガスゲートにゲートガスとして5
00sccmのH2ガスを供給した。この状態で真空排
気系の排気能力を調整して、半導体形成用真空容器21
2〜214内の圧力を所望の圧力に調整した。形成条件
は表3に示す通りである。
Further, the semiconductor forming vacuum vessels 212 to 21
For the semiconductor formation vacuum vessels other than 4
0 sccm of H 2 gas is supplied, and at the same time, 5 g of gate gas is supplied from each gate gas supply pipe (not shown) to each gas gate.
00 sccm of H 2 gas was supplied. In this state, the evacuation capacity of the evacuation system is adjusted so that the semiconductor forming vacuum vessel 21 is formed.
The pressure within 2-214 was adjusted to the desired pressure. The forming conditions are as shown in Table 3.

【表3】 [Table 3]

【0087】半導体形成用真空容器212〜214内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor formation vacuum containers 212 to 214 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate delivery container 202 to the substrate take-up container 203 was started.

【0088】次に、半導体形成用真空容器212〜21
4内の高周波導入部242〜244に高周波電源252
〜254より高周波を導入し、半導体形成用真空容器2
12〜214内の堆積室内にグロー放電を生起し、導電
性基板204上に、導電性基板204上に酸化珪素を主
成分とするアモルファスn型半導体層(膜厚30nm)
を形成した後、XeClエキシマレーザーによる結晶化
処理(パルスエネルギー150mJ/cm2)を行っ
て、酸化珪素を主成分とする結晶相を含むn型半導体層
を形成した後に、前記酸化珪素を主成分とする結晶相を
含むn型半導体層上に結晶相を含むi型半導体層(膜厚
1.5μm)、結晶相を含むp型半導体層(膜厚10n
m)を形成し光起電力素子を形成した(実施例2−
1)。
Next, vacuum containers 212 to 21 for forming semiconductors
4, high-frequency power sources 252 to 244
To 254, a high frequency is introduced, and the semiconductor forming vacuum vessel 2
A glow discharge is generated in the deposition chambers 12 to 214 to form an amorphous n-type semiconductor layer containing silicon oxide as a main component on the conductive substrate 204 (thickness: 30 nm).
Is formed, a crystallization treatment (pulse energy 150 mJ / cm 2 ) is performed with a XeCl excimer laser to form an n-type semiconductor layer containing a crystal phase containing silicon oxide as a main component. An i-type semiconductor layer containing a crystalline phase (thickness: 1.5 μm) and a p-type semiconductor layer containing a crystalline phase (thickness: 10 n) are formed on an n-type semiconductor layer containing a crystalline phase.
m) to form a photovoltaic element (Example 2-
1).

【0089】ここで、半導体形成用真空容器212には
周波数13.56MHz、パワー密度5mW/cm3
高周波電力を、半導体形成用真空容器213には周波数
2.45GHz、パワー密度50mW/cm3の高周波
電を、半導体形成用真空容器214には周波数13.5
6MHz、パワー密度30mW/cm3の高周波電力を
導入した。
Here, high-frequency power having a frequency of 13.56 MHz and a power density of 5 mW / cm 3 is applied to the semiconductor forming vacuum vessel 212, and a frequency of 2.45 GHz and a power density of 50 mW / cm 3 are applied to the semiconductor forming vacuum vessel 213. A high frequency power is applied to the semiconductor forming vacuum vessel 214 at a frequency of 13.5.
A high frequency power of 6 MHz and a power density of 30 mW / cm 3 was introduced.

【0090】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を36cm×22cm
の太陽電池モジュールに加工した(実施例2−2)
Next, using a continuous modularization device (not shown), the formed band-shaped photovoltaic element was 36 cm × 22 cm.
(Example 2-2)

【0091】次に堆積膜形成装置212に酸素のかわり
に水素を導入した以外は実施例2−1と同様の方法で光
起電力素子(比較例2−1)を、実施例2−2と同様の
方法で太陽電池モジュールを形成した(比較例2−
2)。
Next, a photovoltaic element (Comparative Example 2-1) was produced in the same manner as in Example 2-1 except that hydrogen was introduced instead of oxygen into the deposited film forming apparatus 212. A solar cell module was formed in the same manner (Comparative Example 2-
2).

【0092】実施例2−1、比較例2−1の光起電力素
子を碁盤目テープ法(切り傷の隙間間隔1mm、ます目
の数100)を用いて導電性基板と半導体層との間の密
着性を調べた。またあらかじめ初期光電変換効率を測定
しておいた実施例2−2、比較例2−2の太陽電池モジ
ュールを、温度85℃、湿度85%の暗所に設置し30
分保持、その後70分かけて温度−20℃まで下げ30
分保持、再び70分かけて温度85℃m湿度85%まで
戻す、このサイクルを100回繰り返した後に再度光電
変換効率を測定し、温湿度試験による光電変換効率の変
化を調べた。また、あらかじめ初期光電変換効率を測定
しておいた実施例2−2、比較例2−2の太陽電池モジ
ュールを温度85℃、湿度85%の暗所に設置し、同時
に逆方向バイアスを10V印加させながら500時間経
過後に、再度光電変換効率を測定し、高温多湿下での逆
バイアス印加による光電変換効率の変化を調べた。これ
らの結果を表4に示す。
The photovoltaic elements of Example 2-1 and Comparative Example 2-1 were cut between the conductive substrate and the semiconductor layer by using a cross-cut tape method (interval of cut gap 1 mm, number of squares 100). The adhesion was examined. Further, the solar cell modules of Example 2-2 and Comparative Example 2-2 whose initial photoelectric conversion efficiencies were measured in advance were placed in a dark place at a temperature of 85 ° C. and a humidity of 85%.
Hold for 30 minutes, then lower to -20 ° C over 70 minutes 30
The temperature was kept at 85 ° C. and the humidity was returned to 85% over 70 minutes. This cycle was repeated 100 times. Then, the photoelectric conversion efficiency was measured again, and the change in the photoelectric conversion efficiency by the temperature / humidity test was examined. In addition, the solar cell modules of Example 2-2 and Comparative Example 2-2 whose initial photoelectric conversion efficiencies were measured in advance were installed in a dark place at a temperature of 85 ° C. and a humidity of 85%, and at the same time, a reverse bias of 10 V was applied. After 500 hours, the photoelectric conversion efficiency was measured again, and a change in the photoelectric conversion efficiency due to application of a reverse bias under high temperature and high humidity was examined. Table 4 shows the results.

【表4】 [Table 4]

【0093】表4に示すように、本発明の実施例2−1
の光起電力素子および光起電力素子を含む実施例2−2
太陽電池モジュールは、比較例2−1の光起電力素子、
比較例2−2の太陽電池モジュール比較して、密着性、
初期変換効率、温湿度試験や高温多湿逆バイアス印加試
験に対する耐久性に優れている。以上のことより本発明
の光起電力素子を含む太陽電池モジュールは、優れた特
長を持つことが分かる。
As shown in Table 4, Example 2-1 of the present invention
Example 2-2 including the photovoltaic element of Example 1 and the photovoltaic element
The solar cell module is a photovoltaic element of Comparative Example 2-1;
Compared with the solar cell module of Comparative Example 2-2,
Excellent in initial conversion efficiency, durability against temperature / humidity test and high temperature / humidity reverse bias application test. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0094】(実施例3)図4に示した堆積膜形成装置
201を用い、以下の手順で図7に示した光起電力素子
を形成した。図7は本発明のシリコン系半導体を有する
光起電力素子の一例粗示す模式的な断面図である。
(Example 3) The photovoltaic element shown in FIG. 7 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 7 is a schematic cross-sectional view schematically illustrating an example of a photovoltaic device having a silicon-based semiconductor according to the present invention.

【0095】図中、図1と同様の部材には同じ符号を付
して説明を省略する。この光起電力素子の半導体層は、
酸化珪素を含む層102−1A、結晶相を含むn型半導
体層102−1と、結晶相を含むi型半導体層102−
2と結晶相を含むp型半導体層102−3、結晶相を含
むn型半導体層102−1と、結晶相を含むi型半導体
層102−5と結晶相を含むp型半導体層102−6、
とからなっている。すなわち、この光起電力素子はいわ
ゆるpinpin型ダブルセル光起電力素子である。
In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element is
A layer 102-1A containing silicon oxide, an n-type semiconductor layer 102-1 containing a crystal phase, and an i-type semiconductor layer 102-1 containing a crystal phase
2, a p-type semiconductor layer 102-3 containing a crystal phase, an n-type semiconductor layer 102-1 containing a crystal phase, an i-type semiconductor layer 102-5 containing a crystal phase, and a p-type semiconductor layer 102-6 containing a crystal phase ,
It consists of That is, this photovoltaic element is a so-called pinpin type double cell photovoltaic element.

【0096】実施例1と同様に、帯状の導電性基板20
4を堆積膜形成装置201に装着し、基板送り出し容器
202、半導体形成用真空容器211、212、21
3、214、215、216、217、結晶化容器22
1、222、基板巻き取り容器203を不図示の真空ポ
ンプからなる真空排気系により、5×10-6Torr以
下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate delivery container 202 and the semiconductor formation vacuum containers 211, 212, 21
3, 214, 215, 216, 217, crystallization vessel 22
1, 222, the substrate take-up container 203 was sufficiently evacuated to 5 × 10 −6 Torr or less by a vacuum evacuation system including a vacuum pump (not shown).

【0097】次に、真空排気系を作動させつつ、半導体
形成用真空容器211〜217へガス導入管231〜2
37から原料ガス及び希釈ガスを、結晶化容器221、
222へ500sccmの水素ガスを供給した。
Next, while operating the vacuum evacuation system, the gas introduction pipes 231-2 are introduced into the semiconductor formation vacuum vessels 211-217.
37, the raw material gas and the dilution gas are supplied to the crystallization vessel 221,
A hydrogen gas of 500 sccm was supplied to 222.

【0098】また、不図示の各ゲートガス供給管から、
各ガスゲートにゲートガスとして500sccmのH2
ガスを供給した。この状態で真空排気系の排気能力を調
整して、半導体形成用真空容器211〜217内の圧力
を所望の圧力に調整した。形成条件は表5に示す通りに
行なった。また、結晶化容器221、222内は2To
rrの圧力に保持した。
Further, from each gate gas supply pipe (not shown),
500 sccm of H 2 is used as a gate gas for each gas gate.
Gas was supplied. In this state, the evacuation capacity of the evacuation system was adjusted to adjust the pressure in the semiconductor formation vacuum vessels 211 to 217 to a desired pressure. The forming conditions were as shown in Table 5. The inside of the crystallization vessels 221 and 222 is 2 To.
The pressure was maintained at rr.

【表5】 [Table 5]

【0099】半導体形成用真空容器211〜217内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor forming vacuum vessels 211 to 217 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate delivery vessel 202 to the substrate take-up vessel 203 was started.

【0100】次に、半導体形成用真空容器211〜21
7内の放電電極241〜247に高周波電源251〜2
57より高周波を導入し、半導体形成用真空容器211
〜217内の堆積室内にグロー放電を生起し、導電性基
板204上に、導電性基板204上に酸化珪素を含む層
(膜厚1.5nm)を形成し、アモルファスn型半導体
層(膜厚30nm)を形成したした後、XeClエキシ
マレーザーによる結晶化処理(パルスエネルギー150
mJ/cm2)を行って、結晶相を含むn型半導体層を
形成した後に、前記結晶相を含むn型半導体層上に、結
晶相を含むi型半導体層(膜厚2.0μm)、結晶相を
含むp型半導体層(膜厚10nm)を形成してボトムセ
ルを作成し、さらにアモルファスn型半導体層(膜厚3
0nm)を形成したした後、XeClエキシマレーザー
による結晶化処理(パルスエネルギー150mJ/cm
2)を行って、結晶相を含むn型半導体層を形成した後
に、前記結晶相を含むn型半導体層上に結晶相を含むi
型半導体層(膜厚1.2μm)、結晶相を含むp型半導
体層(膜厚10nm)を形成してトップセルを作成して
ダブルセルの光起電力素子を形成した。
Next, semiconductor forming vacuum vessels 211 to 21
7, high-frequency power supplies 251-2
High frequency is introduced from 57 and the semiconductor forming vacuum vessel 211
Glow discharge is generated in the deposition chambers 217 to 217, a layer containing silicon oxide (1.5 nm in thickness) is formed on the conductive substrate 204 on the conductive substrate 204, and an amorphous n-type semiconductor layer (film thickness) is formed. 30 nm), and then crystallized by a XeCl excimer laser (pulse energy 150
mJ / cm 2 ) to form an n-type semiconductor layer containing a crystal phase, and then form an i-type semiconductor layer containing a crystal phase (2.0 μm in thickness) on the n-type semiconductor layer containing the crystal phase. A bottom cell is formed by forming a p-type semiconductor layer containing a crystalline phase (thickness: 10 nm), and further forming an amorphous n-type semiconductor layer (thickness: 3 nm).
0 nm), and then crystallized by a XeCl excimer laser (pulse energy 150 mJ / cm).
2 ) to form an n-type semiconductor layer including a crystal phase, and then forming an i-type semiconductor layer including the crystal phase on the n-type semiconductor layer including the crystal phase.
A top cell was formed by forming a p-type semiconductor layer (thickness: 10 μm) including a crystalline semiconductor layer (thickness: 1.2 μm) and a crystalline phase, thereby forming a double-cell photovoltaic element.

【0101】ここで、半導体形成用真空容器211には
周波数13.56MHz、パワー密度5mW/cm3
高周波電力を、半導体形成用真空容器212には周波数
13.56MHz、パワー密度5mW/cm3の高周波
電力を、半導体形成用真空容器213には周波数2.4
5GHz、パワー密度50mW/cm3の高周波電力
を、半導体形成用真空容器214には周波数13.56
MHz、パワー密度30mW/cm3の高周波電力を、
半導体形成用真空容器215には周波数13.56MH
z、パワー密度5mW/cm3の高周波電力を、半導体
形成用真空容器216には周波数2.45GHz、パワ
ー密度50mW/cm3の高周波電力を、半導体形成用
真空容器217には周波数13.56MHz、パワー密
度30mW/cm3の高周波電力を導入した。
[0102] Here, the frequency 13.56MHz the semiconductor forming vacuum chamber 211, the RF power density 5 mW / cm 3, frequency 13.56MHz the semiconductor formation vacuum vessel 212, the power density 5 mW / cm 3 High frequency power is supplied to the semiconductor forming vacuum vessel 213 at a frequency of 2.4.
A high frequency power of 5 GHz and a power density of 50 mW / cm 3 is applied to the semiconductor forming vacuum vessel 214 at a frequency of 13.56.
MHz, power density of 30 mW / cm 3
A frequency of 13.56 MH is stored in the semiconductor forming vacuum vessel 215.
z, a high-frequency power with a power density of 5 mW / cm 3, a high-frequency power with a frequency of 2.45 GHz and a power density of 50 mW / cm 3 for the vacuum vessel 216 for semiconductor formation, a frequency of 13.56 MHz for the vacuum vessel 217 for semiconductor formation, High frequency power with a power density of 30 mW / cm 3 was introduced.

【0102】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を36cm×22cm
の太陽電池モジュールに加工した(実施例3)。
Next, using a continuous modularization apparatus (not shown), the formed band-shaped photovoltaic element was 36 cm × 22 cm.
(Example 3).

【0103】実施例3の太陽電池モジュールは、実施例
1−2の太陽電池モジュールと比べて1.3倍の光電変
換効率を示し、また、実施例3の太陽電池モジュール
は、密着性、初期変換効率、温湿度試験や高温多湿逆バ
イアス印加試験に対する耐久性に優れていた。以上のこ
とより本発明の光起電力素子を含む太陽電池モジュール
は、優れた特長を持つことが分かる。
The solar cell module of Example 3 shows 1.3 times the photoelectric conversion efficiency as compared with the solar cell module of Example 1-2, and the solar cell module of Example 3 has better adhesion, It has excellent conversion efficiency and durability against temperature and humidity tests and high temperature and high humidity reverse bias application tests. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0104】(実施例4)図8に示した堆積膜形成装置
201を用い、以下の手順で図9に示した光起電力素子
を形成した。図9は本発明のシリコン系半導体を有する
光起電力素子の一例粗示す模式的な断面図である。図
中、図1と同様の部材には同じ符号を付して説明を省略
する。この光起電力素子の半導体層は、酸化珪素主成分
とする結晶相を含むn型半導体層102−1B、結晶相
を含むi型半導体層102−2と結晶相を含むp型半導
体層102−3、結晶相を含むn型半導体層102−1
と、結晶相を含むi型半導体層102−5と結晶相を含
むp型半導体層102−6、とからなっている。すなわ
ち、この先起電力素子はいわゆるpinpin型ダブル
セル光起電力素子である。
(Example 4) The photovoltaic element shown in FIG. 9 was formed by the following procedure using the deposited film forming apparatus 201 shown in FIG. FIG. 9 is a schematic cross-sectional view schematically illustrating an example of a photovoltaic device having a silicon-based semiconductor according to the present invention. In the figure, the same members as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The semiconductor layer of this photovoltaic element includes an n-type semiconductor layer 102-1B including a crystal phase mainly composed of silicon oxide, an i-type semiconductor layer 102-2 including a crystal phase, and a p-type semiconductor layer 102− including a crystal phase. 3. n-type semiconductor layer 102-1 containing crystal phase
And an i-type semiconductor layer 102-5 containing a crystalline phase and a p-type semiconductor layer 102-6 containing a crystalline phase. That is, this pre-electromotive element is a so-called pinpin type double-cell photovoltaic element.

【0105】実施例1と同様に、帯状の導電性基板20
4を堆積膜形成装置201に装着し、基板送り出し容器
202、半導体形成用真空容器211、212、21
3、214、215、216、217、結晶化容器22
1、222、基板巻き取り容器203を不図示の真空ポ
ンプからなる真空排気系により、5×10-6Torr以
下まで充分に真空排気した。
As in the first embodiment, the belt-shaped conductive substrate 20
4 is mounted on the deposition film forming apparatus 201, and the substrate delivery container 202 and the semiconductor formation vacuum containers 211, 212, 21
3, 214, 215, 216, 217, crystallization vessel 22
1, 222, the substrate take-up container 203 was sufficiently evacuated to 5 × 10 −6 Torr or less by a vacuum evacuation system including a vacuum pump (not shown).

【0106】次に、真空排気系を作動させつつ、半導体
形成用真空容器211〜217へガス導入管231〜2
37から原料ガス及び希釈ガスを、結晶化容器221、
222へ500sccmの水素ガスを供給した。
Next, while operating the vacuum evacuation system, the gas introduction pipes 231-2 are introduced into the semiconductor formation vacuum vessels 211-217.
37, the raw material gas and the dilution gas are supplied to the crystallization vessel 221,
A hydrogen gas of 500 sccm was supplied to 222.

【0107】また、不図示の各ゲートガス供給管から、
各ガスゲートにゲートガスとして500sccmのH2
ガスを供給した。この状態で真空排気系の排気能力を調
整して、半導体形成用真空容器211〜217内の圧力
を所望の圧力に調整した。形成条件は表6に示す通りに
行なった。また、結晶化容器221、222内は2To
rrの圧力に保持した。
Further, from each gate gas supply pipe (not shown),
500 sccm of H2 is used as a gate gas for each gas gate.
Gas was supplied. In this state, the evacuation capacity of the evacuation system was adjusted to adjust the pressure in the semiconductor formation vacuum vessels 211 to 217 to a desired pressure. The forming conditions were as shown in Table 6. The inside of the crystallization vessels 221 and 222 is 2 To.
The pressure was maintained at rr.

【表6】 [Table 6]

【0108】半導体形成用真空容器211〜217内の
圧力が安定したところで、基板送り出し容器202から
基板巻き取り容器203の方向に、導電性基板204の
移動を開始した。
When the pressure in the semiconductor formation vacuum containers 211 to 217 was stabilized, the movement of the conductive substrate 204 in the direction from the substrate delivery container 202 to the substrate take-up container 203 was started.

【0109】次に、半導体形成用真空容器211〜21
7内の放電電極241〜247に高周波電源251〜2
57より高周波を導入し、半導体形成用真空容器211
〜217内の堆積室内にグロー放電を生起し、導電性基
板204上に、導電性基板204上に酸化珪素を主成分
とするアモルファスn型半導体層(膜厚15nm)、酸
素量を低減させた酸化珪素を主成分とするアモルファス
n型半導体層(膜厚15nm)を形成した後、赤外ラン
プヒーター229で加熱処理を行なって酸化珪素を主成
分とする結晶相を含むn型半導体層を形成した後に、結
晶相を含むi型半導体層(膜厚2.0μm)、結晶相を
含むp型半導体層(膜厚10nm)を形成してボトムセ
ルを作成し、さらにアモルファスn型半導体層(膜厚3
0nm)を形成したした後、赤外ランプヒーター230
で加熱処理を行なって、結晶相を含むn型半導体層を形
成した後に、前記結晶相を含むn型半導体層上に結晶相
を含むi型半導体層(膜厚1.2μm)、結晶相を含む
p型半導体層(膜厚10nm)を形成してトップセルを
作成してダブルセルの光起電力素子を形成した。
Next, semiconductor forming vacuum vessels 211 to 21
7, high-frequency power supplies 251-2
High frequency is introduced from 57 and the semiconductor forming vacuum vessel 211
Glow discharge is generated in the deposition chamber of the semiconductor substrate 217, an amorphous n-type semiconductor layer (film thickness: 15 nm) mainly composed of silicon oxide is formed on the conductive substrate 204, and the amount of oxygen is reduced. After forming an amorphous n-type semiconductor layer (film thickness: 15 nm) containing silicon oxide as a main component, a heat treatment is performed by an infrared lamp heater 229 to form an n-type semiconductor layer containing a crystal phase containing silicon oxide as a main component. After that, an i-type semiconductor layer containing a crystalline phase (thickness 2.0 μm) and a p-type semiconductor layer containing a crystalline phase (thickness 10 nm) are formed to form a bottom cell. 3
0 nm) and then an infrared lamp heater 230
To form an n-type semiconductor layer including a crystal phase, and then forming an i-type semiconductor layer including a crystal phase (thickness: 1.2 μm) on the n-type semiconductor layer including the crystal phase. A top cell was formed by forming a p-type semiconductor layer (thickness: 10 nm) containing the same, thereby forming a double-cell photovoltaic element.

【0110】ここで、半導体形成用真空容器211には
周波数13.56MHz、パワー密度5mW/cm3
高周波電力を、半導体形成用真空容器212には周波数
13.56MHz、パワー密度5mW/cm3の高周波
電力を、半導体形成用真空容器213には周波数2.4
5GHz、パワー密度50mW/cm3の高周波電力
を、半導体形成用真空容器214には周波数13.56
MHz、パワー密度30mW/cm3の高周波電力を、
半導体形成用真空容器215には周波数13.56MH
z、パワー密度5mW/cm3の高周波電力を、半導体
形成用真空容器216には周波数2.45GHz、パワ
ー密度50mW/cm3の高周波電力を、半導体形成用
真空容器217には周波数13.56MHz、パワー密
度30mW/cm3の高周波電力を導入した。
[0110] Here, the frequency 13.56MHz the semiconductor forming vacuum chamber 211, the RF power density 5 mW / cm 3, frequency 13.56MHz the semiconductor formation vacuum vessel 212, the power density 5 mW / cm 3 High frequency power is supplied to the semiconductor forming vacuum vessel 213 at a frequency of 2.4.
A high frequency power of 5 GHz and a power density of 50 mW / cm 3 is applied to the semiconductor forming vacuum vessel 214 at a frequency of 13.56.
MHz, power density of 30 mW / cm 3
A frequency of 13.56 MH is stored in the semiconductor forming vacuum vessel 215.
z, a high-frequency power with a power density of 5 mW / cm 3, a high-frequency power with a frequency of 2.45 GHz and a power density of 50 mW / cm 3 for the vacuum vessel 216 for semiconductor formation, a frequency of 13.56 MHz for the vacuum vessel 217 for semiconductor formation, High frequency power with a power density of 30 mW / cm 3 was introduced.

【0111】次に不図示の連続モジュール化装置を用い
て、形成した帯状の光起電力素子を36cm×22cm
の太陽電池モジュールに加工した(実施例4)。
Next, using a continuous module device (not shown), the formed band-like photovoltaic element was placed in a size of 36 cm × 22 cm.
(Example 4).

【0112】実施4の太陽電池モジュールは、実施例1
−2の太陽電池モジュールと比べて1.4倍の光電変換
効率を示し、また、実施例4の太陽電池モジュールは密
着性、初期変換効率、温湿度試験や高温多湿逆バイアス
印加試験に対する耐久性に優れていた。以上のことより
本発明の光起電力素子を含む太陽電池モジュールは、優
れた特徴を持つことが分かる。
The solar cell module of the fourth embodiment is similar to that of the first embodiment.
-2 shows a photoelectric conversion efficiency 1.4 times higher than that of the solar cell module of Example-2, and the solar cell module of Example 4 has adhesion, initial conversion efficiency, durability against a temperature / humidity test and a high temperature / humidity reverse bias application test. Was excellent. From the above, it can be seen that the solar cell module including the photovoltaic element of the present invention has excellent features.

【0113】[0113]

【発明の効果】以上のように、本発明によれば、高温
下、多湿下、あるいは長期間にわたる使用下などにおい
て、あるいは酸化亜鉛を含む透明導電層を形成した後の
工程において、加熱処理、アニール処理、水素処理のよ
うな還元雰囲気の行程を含む場合でも、亜鉛原子のシリ
コン原子を含んだ半導体層への拡散を抑制し、酸化亜鉛
を含む透明導電層の透過率の低下を抑制し、基体と酸化
亜鉛を含む透明導電層および半導体層間の密着力の低下
を抑制することが可能となる。
As described above, according to the present invention, heat treatment, high temperature, high humidity, or long-term use, or a process after forming a transparent conductive layer containing zinc oxide, Annealing treatment, even in the case of including a process of a reducing atmosphere such as hydrogen treatment, suppresses the diffusion of zinc atoms into the semiconductor layer containing silicon atoms, suppresses the decrease in transmittance of the transparent conductive layer containing zinc oxide, It is possible to suppress a decrease in adhesion between the substrate and the transparent conductive layer containing zinc oxide and between the semiconductor layers.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例に係る光起電力素子の一例を示す模式的
な断面図
FIG. 1 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an embodiment.

【図2】実施例に係る半導体層の一例を示す模式的な断
面図
FIG. 2 is a schematic cross-sectional view illustrating an example of a semiconductor layer according to an example.

【図3】実施例に係る半導体層の一例を示す模式的な断
面図
FIG. 3 is a schematic cross-sectional view illustrating an example of a semiconductor layer according to an example.

【図4】実施例に係る光起電力素子を製造する堆積膜形
成装置の一例を示す模式的な断面図
FIG. 4 is a schematic cross-sectional view showing one example of a deposited film forming apparatus for manufacturing a photovoltaic element according to an embodiment.

【図5】実施例に係る光起電力素子の一例を示す模式的
な断面図
FIG. 5 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an example.

【図6】実施例に係る光起電力素子の一例を示す模式的
な断面図
FIG. 6 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an example.

【図7】実施例に係る光起電力素子の一例を示す模式的
な断面図
FIG. 7 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an example.

【図8】実施例に係る光起電力素子を製造する堆積膜形
成装置の一例を示す模式的な断面図
FIG. 8 is a schematic cross-sectional view showing one example of a deposited film forming apparatus for manufacturing a photovoltaic element according to an embodiment.

【図9】実施例に係る光起電力素子の一例を示す模式的
な断面図
FIG. 9 is a schematic cross-sectional view illustrating an example of a photovoltaic device according to an example.

【符号の説明】[Explanation of symbols]

101:基板 101−1:基体 101−2:金属層 101−3:第一の透明導電層 102:半導体層 102−1:結晶相を含むn型半導体層 102−1A:酸化珪素を含む層 102−1B:酸化珪素主成分とする結晶相を含むn型
半導体層 102−2:結晶相を含むi型半導体層 102−3:結晶相を含むp型半導体層 102−3A:酸化珪素を含む層 102−3B:酸化珪素主成分とする結晶相を含むp型
半導体層 102−4:結晶相を含むn型半導体層 102−5:結晶相を含むi型半導体層 102−6:結晶相を含むp型半導体層 103:第二の透明導電層 104:集電電極 201:堆積膜形成装置 202:基板送り出し容器 203:基板巻き取り容器 204:導電性基板 211〜217:半導体形成用真空容器 221、222:結晶化容器 223、224:エキシマレーザー装置 227、228、231〜237:ガス導入管 229、230:赤外線ランプヒーター 241〜247:放電電極 251〜257:高周波電源
101: Substrate 101-1: Base 101-2: Metal Layer 101-3: First Transparent Conductive Layer 102: Semiconductor Layer 102-1: N-Type Semiconductor Layer Including Crystal Phase 102-1A: Layer Containing Silicon Oxide 102 -1B: n-type semiconductor layer containing a crystal phase containing silicon oxide as a main component 102-2: i-type semiconductor layer containing a crystal phase 102-3: p-type semiconductor layer containing a crystal phase 102-3A: layer containing silicon oxide 102-3B: p-type semiconductor layer including a crystal phase containing silicon oxide as a main component 102-4: n-type semiconductor layer including a crystal phase 102-5: i-type semiconductor layer including a crystal phase 102-6: including a crystal phase p-type semiconductor layer 103: second transparent conductive layer 104: current collecting electrode 201: deposited film forming apparatus 202: substrate sending container 203: substrate winding container 204: conductive substrate 211 to 217: semiconductor forming vacuum container 221 , 222: crystallization vessels 223, 224: excimer laser devices 227, 228, 231-237: gas inlet tubes 229, 230: infrared lamp heaters 241-247: discharge electrodes 251-257: high frequency power supply

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも、第一の透明導電層と、シリ
コン原子を含む半導体層と、第二の透明導電層とを基体
上に含む光起電力素子において、 前記第一の透明導電層と、前記第二の透明導電層との少
なくとも一つの層が酸化亜鉛を含み、前記シリコン原子
を含む半導体層の、前記酸化亜鉛を含む透明導電層と接
する領域に、酸化珪素を含む層を設けたことを特徴とす
る光起電力素子。
1. A photovoltaic device comprising at least a first transparent conductive layer, a semiconductor layer containing silicon atoms, and a second transparent conductive layer on a substrate, wherein the first transparent conductive layer comprises: At least one layer with the second transparent conductive layer contains zinc oxide, and a layer containing silicon oxide is provided in a region of the semiconductor layer containing silicon atoms in contact with the transparent conductive layer containing zinc oxide. A photovoltaic element characterized by the above-mentioned.
【請求項2】 前記シリコン原子を含む半導体層が、p
型半導体層とi型半導体層とn型半導体層とからなるp
in接合を少なくとも一組以上含み、前記酸化亜鉛を含
む透明導電層に最も近い前記p型半導体層あるいは前記
n型半導体層と、前記酸化亜鉛を含む透明導電層との間
に、酸化珪素を含む層を設けたことを特徴とする請求項
1に記載の光起電力素子。
2. The semiconductor layer containing silicon atoms, wherein p
Composed of a p-type semiconductor layer, an i-type semiconductor layer and an n-type semiconductor layer
Including at least one set of in-junction and including silicon oxide between the p-type semiconductor layer or the n-type semiconductor layer closest to the transparent conductive layer containing zinc oxide and the transparent conductive layer containing zinc oxide The photovoltaic device according to claim 1, further comprising a layer.
【請求項3】 前記酸化珪素を含む層が、ドーパント原
子を含むことを特徴とする請求項2に記載の光起電力素
子。
3. The photovoltaic device according to claim 2, wherein the layer containing silicon oxide contains a dopant atom.
【請求項4】 前記シリコン原子を含む半導体層が、p
型半導体層、i型半導体層、n型半導体層からなるpi
n接合を少なくとも一組以上含み、前記酸化亜鉛を含む
透明導電層に最も近い前記p型半導体層あるいは前記n
型半導体層が、酸化珪素を主成分とすることを特徴とす
る請求項1に記載の光起電力素子。
4. The semiconductor layer containing silicon atoms, wherein p
Composed of a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer
The p-type semiconductor layer closest to the transparent conductive layer containing the zinc oxide, which includes at least one set of n junctions or the n-type junction.
The photovoltaic device according to claim 1, wherein the type semiconductor layer contains silicon oxide as a main component.
【請求項5】 前記酸化珪素中の酸素濃度が、前記酸化
亜鉛を含む透明導電層に向かって増大していることを特
徴とする請求項1に記載の光起電力素子。
5. The photovoltaic device according to claim 1, wherein the oxygen concentration in the silicon oxide increases toward the transparent conductive layer containing the zinc oxide.
【請求項6】 前記シリコン原子を含む半導体層の形成
過程の少なくとも一部において、結晶化処理がなされる
ことを特徴とする請求項1に記載の光起電力素子。
6. The photovoltaic device according to claim 1, wherein a crystallization process is performed in at least a part of a process of forming the semiconductor layer containing silicon atoms.
【請求項7】 前記結晶化処理が、加熱処理、アニール
処理、水素処理の少なくとも一つの処理であることを特
徴とする請求項6に記載の光起電力素子。
7. The photovoltaic device according to claim 6, wherein the crystallization treatment is at least one of a heating treatment, an annealing treatment, and a hydrogen treatment.
【請求項8】 前記半導体層が高周波を用いたプラズマ
CVD法によって作成されたことを特徴とする請求項1
ないし7のいずれか1項に記載の光起電力素子。
8. The semiconductor device according to claim 1, wherein said semiconductor layer is formed by a plasma CVD method using a high frequency.
8. The photovoltaic device according to any one of items 7 to 7.
【請求項9】 前記半導体層が結晶相を含むことを特徴
とする請求項1ないし8のいずれか1項に記載の光起電
力素子。
9. The photovoltaic device according to claim 1, wherein the semiconductor layer includes a crystal phase.
JP2000055043A 2000-02-29 2000-02-29 Photovoltaic element Withdrawn JP2001244488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000055043A JP2001244488A (en) 2000-02-29 2000-02-29 Photovoltaic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000055043A JP2001244488A (en) 2000-02-29 2000-02-29 Photovoltaic element

Publications (1)

Publication Number Publication Date
JP2001244488A true JP2001244488A (en) 2001-09-07

Family

ID=18576229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000055043A Withdrawn JP2001244488A (en) 2000-02-29 2000-02-29 Photovoltaic element

Country Status (1)

Country Link
JP (1) JP2001244488A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061018A1 (en) * 2002-01-10 2003-07-24 Tdk Corporation Photovoltaic device
US20110011450A1 (en) * 2009-07-17 2011-01-20 S.O.I.Tec Silicon On Insulator Technologies Methods and structures for bonding elements
WO2012099198A1 (en) * 2011-01-21 2012-07-26 三洋電機株式会社 Solar cell
WO2014051078A1 (en) 2012-09-28 2014-04-03 株式会社カネカ Thin-film photovoltaic device and process for production thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061018A1 (en) * 2002-01-10 2003-07-24 Tdk Corporation Photovoltaic device
US20110011450A1 (en) * 2009-07-17 2011-01-20 S.O.I.Tec Silicon On Insulator Technologies Methods and structures for bonding elements
US9070818B2 (en) * 2009-07-17 2015-06-30 Soitec Methods and structures for bonding elements
WO2012099198A1 (en) * 2011-01-21 2012-07-26 三洋電機株式会社 Solar cell
WO2014051078A1 (en) 2012-09-28 2014-04-03 株式会社カネカ Thin-film photovoltaic device and process for production thereof
US9865762B2 (en) 2012-09-28 2018-01-09 Kaneka Corporation Thin-film photoelectric conversion device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP4433131B2 (en) Method for forming silicon-based thin film
JP4827303B2 (en) Photovoltaic element, TFT, and method for forming i-type semiconductor layer
US7445952B2 (en) Method of forming laminate and method of manufacturing photovoltaic device
US5770463A (en) Method of fabricating a photovoltaic device
US7064263B2 (en) Stacked photovoltaic device
EP1241711A2 (en) Semiconductor element, and method of forming silicon-based film
JP2002299670A (en) Silicon-based thin film and photovoltaic element
JP2004289034A (en) Treatment method for zinc oxide film and method for manufacturing photovoltaic element using same
JP2001345272A (en) Formation method of silicon-based thin film, silicon-based thin film, and photovoltaic element
JP2002134772A (en) Silicon based thin film and photovoltaic element
US10211351B2 (en) Photovoltaic cell with high efficiency CIGS absorber layer with low minority carrier lifetime and method of making thereof
US6653165B2 (en) Methods of forming semiconductor element, and semiconductor elements
EP1160879A2 (en) Method of forming silicon-based thin film, silicon-based thin film and photovoltaic element
JP2002170973A (en) Semiconductor element and method for forming the same
JP2001244488A (en) Photovoltaic element
JP2002134773A (en) Photovoltaic element
JP2004296615A (en) Multilayer photovoltaic element
JP2001358350A (en) Photovoltaic element
JP4731708B2 (en) Photovoltaic element, TFT, and method for forming i-type semiconductor layer
US6897559B2 (en) Silicon-based thin film forming apparatus, silicon-based thin film forming method and semiconductor element
JP2002222969A (en) Laminated solar battery
JP3832989B2 (en) Photovoltaic element, method for forming i-type silicon-based semiconductor layer, and method for manufacturing photovoltaic element
JP3554314B2 (en) Deposition film formation method
JP2005317855A (en) Method of forming microcrystalline silicon film and photovoltaic element
JP2004296616A (en) Photovoltaic element

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060719