JP2002134622A - 半導体集積回路のレイアウト方法 - Google Patents
半導体集積回路のレイアウト方法Info
- Publication number
- JP2002134622A JP2002134622A JP2000330154A JP2000330154A JP2002134622A JP 2002134622 A JP2002134622 A JP 2002134622A JP 2000330154 A JP2000330154 A JP 2000330154A JP 2000330154 A JP2000330154 A JP 2000330154A JP 2002134622 A JP2002134622 A JP 2002134622A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- connection information
- logic
- dummy cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
配線用ダミーセルを挿入し、配線用ダミーセルを配置し
て生成された配線領域を用いて論理セル間の配線を実行
することにより、配線混雑度が緩和された半導体集積回
路のレイアウト方法を提供する。 【解決手段】ステップS1でネットリスト1を参照して
配置領域の占有配置グリッド数およびネット数を算出す
る。ステップS2で、ネットリスト1に配線用ダミーセ
ルを挿入したネットリスト2を生成し、ステップS3で
ネットリスト2を参照しネットリスト2を構成する論理
セルと配線用ダミーセルを、ステップS1で設定した配
置領域に自動配置する。ステップS5、6において、配
線用ダミーセルにより生成された配線領域を用いて、概
略配線および詳細配線を行う。
Description
イアウト方法に関し、特にネットリストに配線チャネル
を確保するための配線用ダミーセルを挿入し、このネッ
トリストを参照して配線用ダミーセルおよび論理セルを
配置し、配置された配線用ダミーセルを配線領域として
用いて配線処理を行うことにより、配線混雑度が緩和さ
れた半導体集積回路のレイアウト方法に関する。
増大してきており、これに伴って配線数も膨大になって
きている。通常半導体集積回路においては、配線密度が
半導体チップ内部領域で一様ではなく、配線が特に混雑
する領域が発生する。このため、これらの領域では配線
ができずに未配線が多数発生するという問題が生じてい
る。
多い論理セルが配置された領域や、ピンペア数の多い論
理セルの周辺領域と、論理セルが局所的に密集した領域
では配線密度が高くなり、未配線が発生しやすい。
度が大幅に高くなり、未配線が発生するのを防止するた
めの従来技術が特開平9−45776号公報に記載され
ている。上記公報記載のレイアウト方法を図12を参照
して説明すると、ステップS121でネットリスト12
1およびライブラリ122情報に基づいて仮の論理セル
配置を行う。すなわち、配線チャネル領域を生成すると
ともに論理セルを配置しセル列を生成する。
部領域を格子状に分割した概略配線格子が、概略配線に
よりどれくらい占有されているかを予測する配線混雑度
予測処理を行う。
ャネル毎の配線混雑度分布から平均より高い配線混雑度
となっている配線チャネルの配線リソースを増やし、平
均より低い配線混雑度となっている配線チャネルの配線
リソースを減らして配線混雑度を平均化する。このと
き、論理セルは新たに決定されたセル行に再配置され
る。次にステップS124で再度概略配線処理と、詳細
配線処理を行う。
のレイアウト方法は、各配線チャネル毎の配線混雑度を
算出し、算出した配線混雑度を平均化するように配線チ
ャネル領域の幅を決定して論理セルを配置するので、幅
が変更された配線チャネル領域に関連した論理セルを全
て再配置しなければならない。
い範囲で論理セルの再配置が必要となる。この場合は、
図12のステップS122において、再度概略配線処理
と生成された概略配線を参照して配線混雑度とを算出
し、ステップS123で配線混雑度が平均値以下となる
まで配線混雑度緩和処理繰り返し実行しなければならな
いため、設計期間が長期化するという問題がある。
配線チャネルを確保するための配線用ダミーセルを挿入
し、このネットリストを参照して配線用ダミーセルおよ
び論理セルを配置し配線用ダミーセルの配置によって生
成された配線領域を用いて論理セル間の配線を実行する
ことにより、配線混雑度が緩和された半導体集積回路の
レイアウト方法を提供することにある。
導体集積回路のレイアウト方法を提供することにある。
所定値以下になるまでの収束性を大幅に向上させること
により、レイアウト処理工程の繰り返しが少なく、設計
期間を短縮することが可能な半導体集積回路のレイアウ
ト方法を提供することにある。
半導体集積回路のレイアウト方法は、論理セルを含む半
導体集積回路の回路接続情報に基づき前記論理セルを配
置し、配置した前記論理セル間の配線を行う半導体集積
回路のレイアウト方法であって、配線領域を確保するた
めの配線用ダミーセルを前記回路接続情報に挿入接続す
るための条件を設定する配線用ダミーセル挿入条件設定
工程と、前記配線用ダミーセル挿入条件設定工程で設定
された配線用ダミーセルの挿入条件に基づき、前記回路
接続情報に前記配線用ダミーセルを挿入接続し、配線用
ダミーセル付き回路接続情報を生成する配線用ダミーセ
ル挿入工程と、前記配線用ダミーセル付き回路接続情報
を参照して、前記論理セルおよび前記配線用ダミーセル
を配置する配置工程と、前記配線用ダミーセル付き接続
情報から前記配線用ダミーセルの接続情報が削除された
修正回路接続情報を生成する修正回路接続情報生成工程
と、前記修正回路接続情報を参照して、前記論理セル間
の配線を行う配線工程と、を備えている。
レイアウト方法の第1の実施の形態について図面を参照
して説明する。
ト方法で用いる配線用ダミーセルについて、図1を参照
して説明する。
ミーセルのシンボル図であり、11a,11b,11c
は入力端子を、12a,12b,12cは出力端子を表
す。また(a)’〜(c)’は配線用ダミーセル(a)
〜(c)に対応するレイアウト図であり、13a,13
b,13cは配線用ダミーセルの外枠を、11a’,1
1b’,11c’は入力端子11a,11b,11cに
それぞれ対応するレイアウト上の入力端子を、12
a’,12b’,12c’は出力端子12a,12b,
12cにそれぞれ対応するレイアウト上の出力端子をそ
れぞれ表す。
ルは、(a)’に示す配線用ダミーセルの横幅の2倍お
よびn倍の長さを有する。このように、配線用ダミーセ
ルは基本的には外枠と端子とを有し、論理機能を有しな
い特別な論理セルであり、論理セル間の配線領域を確保
するために用いる。
て、本発明の半導体集積回路のレイアウト方法の第1の
実施の形態について説明する。
のネットリストへの挿入条件を設定する。すなわち、半
導体集積回路のネットリスト1を入力し、このネットリ
スト1を参照して論理セルを配置するための配置領域の
占有配置グリッド数およびネット数を算出する。そして
配線用ダミーセルがネットリスト1に挿入可能である場
合は、ネット数と空配置グリッド数との大小関係を判定
する。
1に配線用ダミーセルを挿入し、この配線用ダミーセル
が挿入されたネットリストをネットリスト2として生成
する。
ト2を参照してネットリスト2を構成する論理セルと配
線用ダミーセルを、ステップS1で設定した配置領域に
自動配置する。このとき接続関係が強い論理セル間、す
なわち論理セル同士が他の論理セルを介さずに直接接続
している論理セル間では、これらの論理セル間が近接配
置されるので、論理セルに接続している配線用ダミーセ
ルは、接続している論理セルの周辺部に配置される。
ルをネットリスト2から削除するとともに、配線用ダミ
ーセルを接続していたネットに対して配線を優先的に行
うための属性を付加したネットリスト3を生成する。
をもたない配線領域を確保するための仮想的な論理セル
であること、および配線用ダミーセルが挿入されていた
ネットは、元々配線混雑度が高かった可能性が大きく、
このネットを優先的に配線すれば他の配線については未
配線が生じにくいことなどのためである。
を参照して、ステップS3で配置された配線用ダミーセ
ルを除く論理セル間の概略配線を行い、続いてステップ
S6においてネットリスト3とステップS5で生成され
た概略配線とを参照して、論理セル間の詳細配線を行
う。
では、ステップS3で配置された配線用ダミーセルによ
り配線混雑度が高いと予測される論理セルの周辺に配線
領域が確保されているので、ステップS5の概略配線と
ステップS6の詳細配線の各処理工程では配線性の収束
性が良く、未配線が発生しにくい。このため設計期間を
短縮することが可能である。
S3で論理セルと配線用ダミーセルを配置領域に自動配
置した後ステップS4の処理を行わずに、ネットリスト
1を参照してステップS5の概略配線およびステップS
6の詳細配線を行うようにしても良い。
テップS1およびステップS2の処理についてより詳細
に説明する。
入力し、このネットリスト1を構成する論理セルを配置
するための配置領域を設定し、配置領域に配置グリッド
を設定する。
ための配置グリッドであり、この配置グリッド41は半
導体チップの内部領域(図示せず)あるいは内部領域の
一部に設定される。
B〜40Jは配置領域42に配置された論理セルを示し
ている。ここで40Gが最小面積の論理セルであり、配
置グリッドの大きさと同一である。通常40Gは最小の
インバータである。
していないが一般的には複数存在し、それぞれの配置領
域の大きさは、配置領域にそれぞれ配置する論理セルの
数および論理セルの面積を考慮して決定する。
領域の全配置グリッド数のうちで論理セルにより占有さ
れる占有配置グリッド数と、ネットリスト1の情報から
配置領域に配置する論理セル間のネットの数、すなわち
ネット数とを算出する。
の(1)式で算出する。 Ngrid=g1・S1+g2・S2+・・・・+gn・Sn・・・(1) ここでS1〜Snおよびg1〜gnは、それぞれ配置グ
リッドを単位とする各論理セルの面積および対応する論
理セルの数を表している。図4の例では、論理セル40
Aは3、論理セル40Cは5であり、配置領域42の占
有配置グリッド数は37(=1+2×2+3×3+5+
6×3)である。
ダミーセルをネットリストに挿入した場合、論理セルと
配線用ダミーセルとを配置領域に配置することが可能か
否かを判定し、配置できないと判定された場合は、ステ
ップS11に戻って配置領域を大きくし、論理セルと配
線用ダミーセルとが配置できるように配置領域を再設定
する。
配線用ダミーセルとが配置領域に配置可能と判定された
場合は、ステップS14において、ネット数と、配置領
域内で論理セルが配置可能な配置グリッド数から占有配
置グリッド数を減算した値である空配置グリッド数との
大小関係を判定する。
4×4−37=19となる。ここで、配置領域42にお
いて論理セル40A、40B、40C、40Dで一つの
論理セル行43を構成し、同様に論理セル40E,40
Fで一つの論理セル行44を構成し論理セル行43と論
理セル行44との間は配線領域とし、この領域では論理
セルは配置禁止となっているものとして空配置グリッド
数を算出した。
ップS14でステップS1が構成される。
空配置グリッド数よりも小さいと判定された場合は、ス
テップS2を構成するステップS21の処理を実行し、
ネット数が空配置グリッド数よりも大きいか等しいと判
定された場合は、ステップS2を構成するステップS2
2の処理を実行する。
数が空配置グリッド数よりも小さいので、全てのネット
に対して配線用ダミーセルを挿入しても、配置領域に全
ての論理セルと全ての配線用ダミーセルとを配置するこ
とが可能である。このため、全てのネットに対して配線
用ダミーセルを挿入する。
が空配置グリッド数よりも大きいか等しいので、全ての
ネットに対して配線用ダミーセルを挿入すると配置領域
に全ての論理セルと全ての配線用ダミーセルとを配置す
ることはできない。このため、全てのネットに対して配
線用ダミーセルを挿入するのではなく、端子数の多い論
理セルまたはピンペア数が多い論理セルなど特定の論理
セルの端子に接続するネットに配線用ダミーセルを挿入
する。ここで、端子数またはピンペア数が多いか少ない
かを判定する判定値は、ネット数および空配置グリッド
数を参照して決定する。
体集積回路のレイアウト方法を具体的に説明する。
成する一部のネットリストを回路図として表現してお
り、この回路図はインバータX、YおよびネットA,
B,Cから構成されている。このネットリストは、処理
上図6(a)のようなデータ構造を有している。すなわ
ち、1行目はインバータF101の素子名がXであり、
2行目はこの素子Xの入力ピンIIがネットAに接続
し、3行目は素子Xの出力ピンIOがネットBに接続し
ていることを表している。4行目〜6行目も、1行目〜
3行目と同様である。
(b)に示すように、配線用ダミーセルS,Tを図5
(a)のネットBおよびネットCに挿入する。ここで、
BZは配線用ダミーセルSとインバータYとを接続する
ネットであり、CZは配線用ダミーセルTに接続するネ
ットである。このネットリストは図2のネットリスト2
に対応し、図6(b)のようなデータ構造を有する。す
なわち、7〜9行目は配線用ダミーセルSの入力ピンI
IがネットBに接続し、配線用ダミーセルSの出力ピン
IOがネットBZに接続していることを表している。同
様に、10〜12行目は配線用ダミーセルTの入力ピン
IIがネットCに接続し、配線用ダミーセルSの出力ピ
ンIOがネットCZに接続していることを表している。
ーセルは論理セルの名称体系とは異なる名称にしてあ
り、かつDUMCELLのように統一した名称となって
いる。このようにすることにより、例えば配線用ダミー
セルを検索する場合などミスを起こさずに高速に検索で
きる。また配線用ダミーセルをネットリストから削除す
る場合なども、ミスを起こさずに高速に削除することが
できる。このようにして、本発明の半導体集積回路のレ
イアウト方法を計算機を用いて処理する場合、全体の処
理を高速に処理することが可能である。
を参照して図2のステップS3で生成された論理セル
X、Yおよび配線用ダミーセルS、Yのレイアウトを表
しており、配線用ダミーセルS、Yは、配線用ダミーセ
ルS,Yと接続関係が強い論理セルX、Yの近辺にほぼ
均等に配置されている。
積回路のレイアウト方法は、配線混雑度が高いと予想さ
れる箇所の近くに配線用ダミーセルがほぼ均等に配置さ
れ、配線性が大幅に改善される。
と、図7(a)は従来のレイアウト方法のセル配置処理
ステップS121で生成されたセル行73〜77と、配
線処理ステップS124で、配置領域内の位置71A〜
71Dでそれぞれ生成された未配線72A〜72Dとを
示している。
生成された論理セルおよび配線用ダミーセルからなるセ
ル行73’〜77’と、ステップS5の概略配線で生成
された概略配線72A’〜72D’とを表している。こ
こでセル行73’〜77’はセル行73〜77に対応
し、概略配線72A’〜72D’は未配線72A〜72
Dに対応している。
半導体集積回路のレイアウト方法では、斜線部で示す配
線用ダミーセル78A〜78Eにより、従来のレイアウ
ト方法では配線処理ができなかった未配線72A〜72
Dを解消することができる。また図7(c)は、本発明
の半導体集積回路のレイアウト方法で用いる配線用ダミ
ーセルを削除したときの論理セルのレイアウト図を示し
ている。
ト方法の第2の実施の形態について図8,9を参照して
説明する。
するための説明図であり、最上位の階層TOP(半導体
チップ)80は、レイアウト的に形状が固定されたCP
U82,ROM83・・・と、レイアウト的に形状が固
定されていない論理回路81,84・・・などからな
る。
路811,812・・・からなり、最下位はNANDゲ
ート、フリップフロップなどの基本論理回路から構成さ
れる。
て、図8の階層構造を有する半導体集積回路のレイアウ
ト方法について説明する。
ネットリスト91を入力し、各階層毎の階層回路接続情
報を生成する。そして各階層毎に、この階層回路接続情
報を構成する論理セルを配置するための配置領域を設定
し、各階層毎の配置領域に配置グリッドを設定する。
に、図3のステップS2と同様に、配置領域の全配置グ
リッド数のうちで論理セルにより占有される占有配置グ
リッド数と、階層回路接続情報から配置領域に配置する
論理セル間のネット数、すなわちネット数とを算出す
る。
テップS13と同様に、各階層毎に配線用ダミーセルを
階層回路接続情報に挿入した場合、論理セルと配線用ダ
ミーセルとを各階層毎の配置領域に配置することが可能
か否かを判定し、配置できないと判定された場合は、ス
テップS91に戻って対応する階層の配置領域を大きく
し、論理セルと配線用ダミーセルとが配置できるように
各階層毎に配置領域を再設定する。
配線用ダミーセルとが各階層毎の配置領域に配置可能と
判定された場合は、ステップS94において、図3のス
テップS14と同様に、各階層毎にネット数と、配置領
域内で論理セルが配置可能な配置グリッド数から占有配
置グリッド数を減算した値である空配置グリッド数との
大小関係を判定する。
けるネット数が空配置グリッド数よりも小さいと判定さ
れた場合は、ステップS921の処理を実行し、任意の
階層におけるネット数が空配置グリッド数よりも大きい
か等しいと判定された場合は、ステップS922の処理
を実行する。
のステップS21と同様に、ネット数が空配置グリッド
数よりも小さいという条件を満たす階層上の全ての階層
回路接続情報に対して配線用ダミーセルを挿入する。
ステップS22と同様に、ネット数が空配置グリッド数
よりも大きいか等しいという条件を満たす階層上の端子
数の多い論理セルまたはピンペア数が多い論理セルなど
特定の論理セルの端子に接続する階層回路接続情報に配
線用ダミーセルを挿入する。ここで、端子数またはピン
ペア数が多いか少ないかを判定する判定値は、各階層毎
のネット数および空配置グリッド数を参照して決定す
る。
同様な処理を行うが、処理方法は基本的には変わらない
ので。説明を省略する。
回路のレイアウト方法の第2の実施の形態は、半導体集
積回路の階層毎に配線混雑度が高いと予想される箇所の
近くに配線用ダミーセルがほぼ均等に配置されるので、
各階層の配線性が大幅に改善される。
ト方法の第3の実施の形態について図10および図11
を参照して説明する。なお、図3と共通の構成要素には
共通の参照文字/数字を付してある。
までは、図3の処理内容と同様なので説明を省略し、ス
テップS101において、ネット数がどのネット数範囲
に入っているかを判定する。一例として、n1,n2
(n1<n2))を整数として、ネット数NをN<n
1、n1≦N≦n2、n2<Nの3つの場合に分類し、
ネット数がこの3つの条件のどれを満たすかについて判
定する。
ップS102においてネットリスト1に図1(c)に示
すようなm1配置グリッドの大きさ、例えば1配置グリ
ッドの大きさの配線用ダミーセルを挿入する。
ステップS103においてネットリスト1にm2(m1
<m2)配置グリッドの大きさ、例えば2配置グリッド
の大きさの配線用ダミーセルを挿入する。
プS104においてネットリスト1にm3(m2<m
3)配置グリッドの大きさ、例えば3配置グリッドの大
きさの配線用ダミーセルを挿入する。
S3以降と同様であるので説明を省略し、図10の処理
フローで配置された論理セルおよび配線用ダミーセルの
レイアウト例を図11に示す。
の大きさの配線用ダミーセルを、11B、11Dは2配
置グリッドの大きさの配線用ダミーセルを、11C、1
1E、11Fは3配置グリッドの大きさの配線用ダミー
セルをそれぞれ表している。
アウト方法は、ネット数が多くなると、配線領域の大き
さを決定する配線用ダミーセルの大きさが大きくなるよ
うに設定されるので、配線混雑度が高くなった場合によ
り大きな配線領域が確保され、配線混雑度が極端に高く
なった場合においても、半導体チップ全体で配線混雑度
を平均的なレベルまで緩和することができる。
絶対値の大きさを判定したが、ネット数を配置面積で除
した値であるネット数密度の大きさを判定し、この大き
さでステップS102〜ステップS104と同様な処理
を行うようにしても良い。
あり、他の方法でも本発明は容易に適用できる。すなわ
ち、ネット数またはネット数密度が大きくなると、ネッ
トリストに挿入する配線用ダミーセルの大きさが大きく
なるように、ネットリストに重み付けをすることが重要
である。
端子とを有するとして説明したが、電源配線および接地
配線、ウェル領域を含むように構成しても良い。
体集積回路のレイアウト方法は、ネットリストに配線チ
ャネルを確保するための配線用ダミーセルを挿入し、こ
のネットリストを参照して配線用ダミーセルおよび論理
セルを配置し、配線用ダミーセルの配置によって生成さ
れた配線領域を用いて論理セル間の配線を実行すること
により、配線混雑度を緩和して未配線が発生するのを防
止することができる。
るので、集積度が高いという特徴がある。
での収束性が向上することにより、レイアウト処理工程
の繰り返しを少なく、かつ設計期間を短縮することがで
きる。
系と異なる名称とし、かつ統一した名称とすることによ
り、配線用ダミーセルを検索する場合などミスを起こさ
ずに高速に検索でき、処理フロー全体を高速に処理する
ことが可能である。
いる配線用ダミーセルのシンボル図と、配線用ダミーセ
ルの各シンボル図に対応するレイアウト図である。
1の実施の形態を表すフローチャートである。
フローチャートである。
るための配置グリッドを説明するためのレイアウト図で
ある。
体的に説明するための回路図、およびこの回路図に対応
した論理セルと配線用ダミーセルのレイアウト例であ
る。
リストを表したデータ構造の一例である。
たセル行、および配線処理工程で生成された未配線を表
し、図7(b)は、図2のステップS3で生成された論
理セルおよび配線用ダミーセルからなるセル行、および
ステップS5の概略配線で生成された概略配線を表し、
図7(c)は、配線用ダミーセルを削除したときの論理
セルのレイアウト図を表している。
る。
2の実施の形態を表すフローチャートである。
第3の実施の形態を表すフローチャートである。
第3の実施の形態により生成した論理セルと配線用ダミ
ーセルからなるセル行を表すレイアウト図である。
すフローチャートである。
1b,11cにそれぞれ対応するレイアウト上の入力端
子 12a’,12b’,12c’ 出力端子12a,1
2b,12cにそれぞれ対応するレイアウト上の出力端
子 40A〜40J、X,Y 論理セル 41 配置グリッド 42 配置領域 43、44、73〜77、73’〜77’ セル行 71A〜71D 配置領域内の位置 72A〜72D 未配線 72A’〜72D’ 論理セル間の配線 78A〜78E、11A〜11F、S,T 配線用ダ
ミーセル 80 半導体チップ 81,84,811,812 論理回路 A,B,C,BZ,CZ ネット 122 ライブラリ
Claims (9)
- 【請求項1】 論理セルを含む半導体集積回路の回路接
続情報に基づき前記論理セルを配置し、配置した前記論
理セル間の配線を行う半導体集積回路のレイアウト方法
であって、 配線領域を確保するための配線用ダミーセルを前記回路
接続情報に挿入接続するための条件を設定する配線用ダ
ミーセル挿入条件設定工程と、 前記配線用ダミーセル挿入条件設定工程で設定された配
線用ダミーセルの挿入条件に基づき、前記回路接続情報
に前記配線用ダミーセルを挿入接続し、配線用ダミーセ
ル付き回路接続情報を生成する配線用ダミーセル挿入工
程と、 前記配線用ダミーセル付き回路接続情報を参照して、前
記論理セルおよび前記配線用ダミーセルを配置する配置
工程と、 前記配線用ダミーセル付き接続情報から前記配線用ダミ
ーセルの接続情報が削除された修正回路接続情報を生成
する修正回路接続情報生成工程と、 前記修正回路接続情報を参照して、前記論理セル間の配
線を行う配線工程と、を備えることを特徴とする半導体
集積回路のレイアウト方法。 - 【請求項2】 前記修正回路接続情報として、前記回路
接続情報を用いることを特徴とする請求項1記載の半導
体集積回路のレイアウト方法。 - 【請求項3】 前記修正回路接続情報は、前記配線用ダ
ミーセルが挿入接続された接続箇所に対して、前記配線
工程における配線の優先度が付与されていることを特徴
とする請求項1記載の半導体集積回路のレイアウト方
法。 - 【請求項4】 前記配線用ダミーセル挿入条件設定工程
は、前記論理セルを配置するための配置領域と、この配
置領域に前記論理セルを配置するための配置グリッドと
を設定する配置領域・配置グリッド設定工程と、 前記配置領域における配置グリッド数のうち、前記論理
セルが配置される占有配置グリッド数と、前記回路接続
情報から回路接続数とを算出する工程と、 前記回路接続数が、前記配置グリッド数から前記占有配
置グリッド数を減算した空配置グリッド数よりも小さい
か否かを判定する空グリッド数判定工程と、 を備えることを特徴とする請求項1記載の半導体集積回
路のレイアウト方法。 - 【請求項5】 前記配線用ダミーセル挿入工程は、前記
空グリッド数判定工程において、前記回路接続数が前記
空配置グリッド数よりも小さいと判定された場合は、全
ての前記回路接続情報に前記配線用ダミーセルを挿入接
続し、前記回路接続数が前記空配置グリッド数よりも大
きいかまたは等しいと判定された場合は、特定の前記論
理セルの端子に接続する前記回路接続情報に前記配線用
ダミーセルを挿入接続することを特徴とする請求項4記
載の半導体集積回路のレイアウト方法。 - 【請求項6】 前記特定の論理セルは、第1の所定数よ
りも端子数が多い前記論理セル、あるいは第2の所定数
よりもピンペア数が多い前記論理セルであることを特徴
とする請求項5記載の半導体集積回路のレイアウト方
法。 - 【請求項7】 前記配線用ダミーセルの名称は全て統一
された名称とし、かつ前記論理セルの名称とは異なるこ
とを特徴とする請求項1記載の半導体集積回路のレイア
ウト方法。 - 【請求項8】 前記配線用ダミーセル挿入条件設定工程
は、前記論理セルを配置するための配置領域と、この配
置領域に前記論理セルを配置するための配置グリッドと
を設定する配置領域・配置グリッド設定工程と、 前記回路接続情報から回路接続数を算出し、前記回路接
続数が第1乃至第n(nは2以上の整数)のグループの
いずれに入るかを判定する回路接続数工程とを備え、 前記配線用ダミーセル挿入工程において、前記第1、2
・・・nのグループの順に、面積が大きい前記配線用ダ
ミーセルを前記回路接続情報に前記配線用ダミーセルを
挿入接続することを特徴とする請求項1記載の半導体集
積回路のレイアウト方法。 - 【請求項9】 前記配線用ダミーセル挿入条件設定工程
は、前記回路接続情報を前記半導体集積回路の階層毎に
階層回路接続情報として生成する工程と、 階層毎の前記論理セルを配置するための配置領域と、こ
の配置領域に前記論理セルを配置するための配置グリッ
ドとを階層毎に設定する配置領域・配置グリッド設定工
程と、 階層毎の前記配置領域における前記配置グリッド数のう
ち、前記論理セルが配置される占有配置グリッド数と、
前記回路接続情報から回路接続数とを階層毎に算出する
工程と、 前記回路接続数が、前記配置グリッド数から前記占有配
置グリッド数を減算した空配置グリッド数よりも小さい
か否かを階層毎に判定する空グリッド数判定工程とを備
え、 前記配線用ダミーセル挿入工程は、前記空グリッド数判
定工程において、前記回路接続数が前記空配置グリッド
数よりも小さいと判定された場合は、全ての前記階層回
路接続情報に前記配線用ダミーセルを挿入接続し、前記
回路接続数が前記空配置グリッド数よりも大きいまたは
等しいと判定された場合は、特定の前記論理セルの端子
に接続する前記階層回路接続情報に前記配線用ダミーセ
ルを挿入接続することを特徴とする請求項1記載の半導
体集積回路のレイアウト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000330154A JP3705737B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体集積回路のレイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000330154A JP3705737B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体集積回路のレイアウト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002134622A true JP2002134622A (ja) | 2002-05-10 |
JP3705737B2 JP3705737B2 (ja) | 2005-10-12 |
Family
ID=18806724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000330154A Expired - Fee Related JP3705737B2 (ja) | 2000-10-30 | 2000-10-30 | 半導体集積回路のレイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3705737B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135163A (ja) * | 2007-11-29 | 2009-06-18 | Nec Electronics Corp | 半導体集積回路のレイアウト装置、レイアウト方法、レイアウトプログラム及び製造方法 |
CN112883682A (zh) * | 2021-03-15 | 2021-06-01 | 北京华大九天科技股份有限公司 | 集成电路的总体布线方法及设备和存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11488948B2 (en) | 2020-03-30 | 2022-11-01 | Samsung Electronics Co., Ltd. | Semiconductor devices, layout design methods for the same, and methods for fabricating the same |
-
2000
- 2000-10-30 JP JP2000330154A patent/JP3705737B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135163A (ja) * | 2007-11-29 | 2009-06-18 | Nec Electronics Corp | 半導体集積回路のレイアウト装置、レイアウト方法、レイアウトプログラム及び製造方法 |
CN112883682A (zh) * | 2021-03-15 | 2021-06-01 | 北京华大九天科技股份有限公司 | 集成电路的总体布线方法及设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP3705737B2 (ja) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Das et al. | Design tools for 3-D integrated circuits | |
US6480991B1 (en) | Timing-driven global placement based on geometry-aware timing budgets | |
KR100413861B1 (ko) | 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치 | |
US6951007B2 (en) | Wire layout design apparatus and method for integrated circuits | |
KR102514044B1 (ko) | 집적 회로 및 집적 회로의 설계 방법 | |
US6857107B2 (en) | LSI layout method and apparatus for cell arrangement in which timing is prioritized | |
JP2007027290A (ja) | 半導体集積回路のレイアウト設計方法 | |
US20200285798A1 (en) | Integrated device and method of forming the same | |
US12019972B2 (en) | Method and system of forming semiconductor device | |
JP2001338006A (ja) | 論理自動設計支援方法および装置 | |
US20060041852A1 (en) | Targeted optimization of buffer-tree logic | |
US6938232B2 (en) | Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks | |
JP2002134622A (ja) | 半導体集積回路のレイアウト方法 | |
Takahashi et al. | Min-cut placement with global objective functions for large scale sea-of-gates arrays | |
JP3193167B2 (ja) | 論理合成システム | |
Christie et al. | Pre-layout prediction of interconnect manufacturability | |
JP3433025B2 (ja) | モジュール配置方法 | |
JP3288190B2 (ja) | Lsiのレイアウト設計方法およびその装置 | |
US20230267261A1 (en) | Design system, design method and method of manufacture of semiconductor device | |
JP4186890B2 (ja) | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム | |
US7519926B2 (en) | Semiconductor device and method for designing the same | |
JP2000172367A (ja) | クロック信号分配方法及びクロック分配回路 | |
KR20230173904A (ko) | 반도체 집적 회로 설계 방법 및 장치 | |
JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
Muchherla et al. | Cluster based dynamic area-array I/O planning for flip chip technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |