JP2002117971A - Luminescent device and its manufacturing method - Google Patents

Luminescent device and its manufacturing method

Info

Publication number
JP2002117971A
JP2002117971A JP2001236793A JP2001236793A JP2002117971A JP 2002117971 A JP2002117971 A JP 2002117971A JP 2001236793 A JP2001236793 A JP 2001236793A JP 2001236793 A JP2001236793 A JP 2001236793A JP 2002117971 A JP2002117971 A JP 2002117971A
Authority
JP
Japan
Prior art keywords
substrate
film
light emitting
light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001236793A
Other languages
Japanese (ja)
Other versions
JP2002117971A5 (en
JP4566475B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001236793A priority Critical patent/JP4566475B2/en
Publication of JP2002117971A publication Critical patent/JP2002117971A/en
Publication of JP2002117971A5 publication Critical patent/JP2002117971A5/ja
Application granted granted Critical
Publication of JP4566475B2 publication Critical patent/JP4566475B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a lightweight and inexpensive EL(electroluminescent) device by forming a luminescence element on a flexible film. SOLUTION: A thin metal substrate 102 is used as an element forming substrate, the end sections of the metal substrate 102 are bent, and the end sections are closely stuck to a substrate holder 101 having a curvature in vacuum. The luminescent element is formed on the thin metal substrate 102 stuck to the substrate holder 101, then the substrate holder 101 is separated to form the luminescent device having the luminescent element on the flexible and thin metal substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一対の電極(陽極
および陰極)間に発光性材料からなる薄膜を挟んだ素子
(以下、発光素子という)を有する装置(以下、発光装
置という)に関する。特に、EL(Electro Luminescen
ce)が得られる発光性材料からなる薄膜を用いた発光素
子(以下、EL素子という)を有する発光装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus (hereinafter, referred to as a light emitting device) having an element (hereinafter, referred to as a light emitting element) in which a thin film made of a light emitting material is sandwiched between a pair of electrodes (anode and cathode). In particular, EL (Electro Luminescen)
The present invention relates to a light emitting device having a light emitting element (hereinafter, referred to as an EL element) using a thin film made of a light emitting material from which ce) is obtained.

【0002】[0002]

【従来の技術】近年、EL素子を有する発光装置(以
下、EL発光装置という)の開発が進んでいる。EL発
光装置にはパッシブマトリクス型とアクティブマトリク
ス型があるが、どちらもEL素子に電流を流すことによ
ってELが得られる発光性材料からなる薄膜(発光層)
を発光させるという原理で動作する。
2. Description of the Related Art In recent years, light emitting devices having EL elements (hereinafter referred to as EL light emitting devices) have been developed. There are a passive matrix type and an active matrix type in the EL light emitting device. In both cases, a thin film (light emitting layer) made of a light emitting material capable of obtaining an EL by applying a current to an EL element.
It operates on the principle of emitting light.

【0003】このようなEL表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特にEL
表示装置の厚みが薄いこと、従って軽量化が可能である
ことにより携帯機器への利用が注目されている。そのた
め、フレキシブルなプラスチックフィルムの上に発光素
子を形成することが試みられている。
[0003] Various applications using such an EL display device are expected.
Since the thickness of the display device is small, and therefore, the weight of the display device can be reduced, attention has been paid to the use of the display device in a portable device. Therefore, it has been attempted to form a light emitting element on a flexible plastic film.

【0004】プラスチックフィルムの耐熱性が低いため
プロセスの最高温度を低くせざるを得ず、結果的にガラ
ス基板上に形成する時ほど良好な電気特性のTFTを形
成できないのが現状である。そのため、プラスチックフ
ィルムを用いた高性能な発光装置は実現されていない。
[0004] Since the heat resistance of the plastic film is low, the maximum temperature of the process must be lowered, and as a result, a TFT having better electric characteristics than when formed on a glass substrate cannot be formed at present. Therefore, a high-performance light-emitting device using a plastic film has not been realized.

【0005】また、一般的なEL素子の構造を図18に
示す。なお、EL素子は有機発光素子(OLED:Orga
nic Light Emitting Device)とも呼ばれる。図18に
おいて、絶縁体11の上には陽極12、発光層13およ
び陰極14が積層され、EL素子10を形成している。
このとき、一般的には電子の供給源である陰極14には
仕事関数の小さい金属電極が用いられ、正孔の供給源で
ある陽極12には仕事関数が大きく、且つ、可視光に対
して透明な酸化物導電膜(代表的にはITO膜)が用い
られる。これは陰極14となる金属電極が可視光に対し
て不透明であるため、陽極を可視光に対して透明にしな
ければ、発光層で生成された光(以下、EL光という)
を観測できないからである。
FIG. 18 shows the structure of a general EL element. The EL element is an organic light emitting element (OLED: Orga
nic Light Emitting Device). In FIG. 18, an anode 12, a light emitting layer 13, and a cathode 14 are stacked on an insulator 11 to form an EL element 10.
At this time, in general, a metal electrode having a small work function is used for the cathode 14 which is a source of electrons, and the anode 12 which is a source of holes has a large work function and has a large work function with respect to visible light. A transparent oxide conductive film (typically, an ITO film) is used. This is because the metal electrode serving as the cathode 14 is opaque to visible light, and unless the anode is made transparent to visible light, light generated in the light emitting layer (hereinafter referred to as EL light).
Because it cannot be observed.

【0006】この場合、EL光15は陽極12を直接透
過して観測されるか、もしくは陰極14で反射された後
に陽極12を透過して観測される。即ち、観測者16は
発光層13が発光している画素において陽極12を透過
したEL光15を観測することができる。
In this case, the EL light 15 is directly transmitted through the anode 12 and observed, or is transmitted through the anode 12 after being reflected by the cathode 14 and observed. That is, the observer 16 can observe the EL light 15 transmitted through the anode 12 in the pixel where the light emitting layer 13 emits light.

【0007】しかしながら、発光していない画素では入
射した外光(発光装置の外部の光)17が陰極の裏面
(発光層に接する側の面)で反射され、陰極の裏面が鏡
のように作用して外部の景色が観測面(観測者側に向か
う面)に映るといった問題があった。また、この問題を
回避するために、EL発光装置の観測面に円偏光フィル
ムを貼り付け、観測面に外部の景色が映らないようにす
る工夫がなされているが、円偏光フィルムが非常に高価
であるため、製造コストの増加を招くという問題があっ
た。
However, in a pixel that does not emit light, incident external light (light outside the light emitting device) 17 is reflected on the back surface of the cathode (the surface in contact with the light emitting layer), and the back surface of the cathode acts like a mirror. Then, there was a problem that the outside scene was reflected on the observation surface (the surface facing the observer side). In order to avoid this problem, a circular polarizing film is attached to the observation surface of the EL light emitting device so that an external scene is not reflected on the observation surface, but the circular polarizing film is very expensive. Therefore, there is a problem that the manufacturing cost is increased.

【0008】[0008]

【発明が解決しようとする課題】本発明は、上記問題点
を鑑みてなされたものであり、本発明は、フレキシブル
なフィルム上に発光素子を形成して軽量化して安価なE
L発光装置を提供することを課題とする。さらに、それ
を表示部として有する安価な電気器具を提供することを
課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and the present invention has a light emitting element formed on a flexible film to reduce the weight of the light emitting device.
It is an object to provide an L light emitting device. Another object is to provide an inexpensive electric appliance having the same as a display unit.

【0009】また、円偏光フィルムを用いずにEL発光
装置の鏡面化を防ぐことを目的とし、それによりEL発
光装置の製造コストを低減して安価なEL発光装置を提
供することを課題とする。
Another object of the present invention is to provide an inexpensive EL light-emitting device by reducing the manufacturing cost of the EL light-emitting device by preventing the EL light-emitting device from being mirror-finished without using a circularly polarizing film. .

【0010】[0010]

【課題を解決するための手段】本発明は、素子形成基板
としてプラスチック基板を用いるのではなく、厚さの薄
い金属基板を用い、フレキシブルな金属基板上に発光素
子を形成して軽量化したEL発光装置を得ることを特徴
としている。
According to the present invention, there is provided an EL device in which a light emitting element is formed on a flexible metal substrate by using a thin metal substrate instead of using a plastic substrate as an element forming substrate. It is characterized by obtaining a light emitting device.

【0011】本明細書で開示する発明の構成は、金属表
面を有する基板上に絶縁膜と、該絶縁膜上に発光素子と
を有し、前記発光素子は、陽極、陰極、並びに前記陽極
と前記陰極との間に挟まれたEL材料とを備えたことを
特徴とする発光装置である。なお、EL材料とは、有機
化合物材料のうち、発光するものを指している。
The structure of the invention disclosed in this specification has an insulating film on a substrate having a metal surface, and a light emitting element on the insulating film, wherein the light emitting element has an anode, a cathode, and the anode. A light emitting device comprising an EL material interposed between the cathode and the cathode. Note that the EL material indicates an organic compound material that emits light.

【0012】また、他の発明の構成は、金属表面を有す
る基板上に絶縁膜と、該絶縁膜上に発光素子とを有し、
前記発光素子は、陽極、陰極、並びに前記陽極と前記陰
極との間に挟まれたEL材料とを備え、前記陰極に接し
て、または絶縁膜もしくは導電膜を介して、遮光膜が設
けられたことを特徴とする発光装置である。この遮光膜
とは、可視光に対する吸収係数の高い材料からなる薄膜
を用いることができる。代表的には金属粒子もしくはカ
ーボン粒子を分散させた絶縁膜(好ましくは樹脂膜)、
反射率の低い金属膜(好ましくはチタン膜、窒化チタン
膜、クロム膜、モリブデン膜、タングステン膜、タンタ
ル膜もしくは窒化タンタル膜)または半導体膜を用いる
ことができる。
In another aspect of the invention, an insulating film is provided on a substrate having a metal surface, and a light emitting element is provided on the insulating film.
The light-emitting element includes an anode, a cathode, and an EL material sandwiched between the anode and the cathode, and a light-shielding film is provided in contact with the cathode or through an insulating film or a conductive film. A light emitting device characterized by the above-mentioned. As the light-shielding film, a thin film made of a material having a high absorption coefficient for visible light can be used. Typically, an insulating film (preferably a resin film) in which metal particles or carbon particles are dispersed,
A metal film with low reflectance (preferably, a titanium film, a titanium nitride film, a chromium film, a molybdenum film, a tungsten film, a tantalum film, or a tantalum nitride film) or a semiconductor film can be used.

【0013】また、上記構成において、前記金属表面を
有する基板は、耐熱性金属基板である。その耐熱性基板
の厚さは200μm未満、好ましくは5μm〜30μm
であることを特徴としている。また、前記金属表面を有
する基板の表面粗さの最大高さ(Rmax)は、1μm以
下である。また、前記金属表面を有する基板の表面に存
在する凸部の曲率半径は、1μm以上であることを特徴
としている。
In the above structure, the substrate having a metal surface is a heat-resistant metal substrate. The thickness of the heat resistant substrate is less than 200 μm, preferably 5 μm to 30 μm
It is characterized by being. Further, the maximum height (R max ) of the surface roughness of the substrate having the metal surface is 1 μm or less. Further, a curvature radius of a convex portion present on the surface of the substrate having the metal surface is 1 μm or more.

【0014】また、上記構造を実現するため、本発明
は、薄い金属基板の端部を曲げて、端部に曲率を持って
いる基板ホルダーに密着性よく真空中で固定した後、薄
い金属基板上に発光素子を形成し、その後、基板ホルダ
ーを分離することを特徴としている。
Further, in order to realize the above structure, the present invention relates to a method for bending a thin metal substrate, fixing the thin metal substrate to a substrate holder having an edge with good adhesion in a vacuum, It is characterized in that a light emitting element is formed thereon, and then the substrate holder is separated.

【0015】また、上記構造を実現するための発明の構
成は、金属表面を有する基板の端部を曲げて基板ホルダ
ーと固定する工程と、前記金属表面を有する基板上に絶
縁膜を形成する工程と、前記絶縁膜の上に発光素子を形
成する工程と、前記基板ホルダーを分離する工程と、を
有することを特徴とする発光装置の作製方法である。
[0015] The invention for realizing the above-mentioned structure comprises a step of bending an end of a substrate having a metal surface and fixing it to a substrate holder, and a step of forming an insulating film on the substrate having the metal surface. A step of forming a light emitting element on the insulating film; and a step of separating the substrate holder.

【0016】また、前記固定する工程は真空中で行うこ
とを特徴としている。また、前記固定する工程は室温〜
400℃で行うことを特徴としている。
Further, the fixing step is performed in a vacuum. Further, the fixing step is performed at room temperature to
The process is performed at 400 ° C.

【0017】また、前記基板ホルダーの端部は曲面を有
していることを特徴としている。また、前記基板ホルダ
ーは、前記金属表面を有する基板と同じ熱膨張係数を有
することを特徴としている。また、前記金属表面を有す
る基板は、耐熱性金属基板であることを特徴としてい
る。また、前記耐熱性金属基板の厚さは200μm未
満、好ましくは5μm〜30μmであることを特徴とし
ている。また、前記基板ホルダーは、ステンレス、セラ
ミックス、またはAl23からなることを特徴としてい
る。また、前記基板ホルダーの厚さは500μm〜10
00μmであることを特徴としている。
Further, the end of the substrate holder has a curved surface. Further, the substrate holder has the same thermal expansion coefficient as that of the substrate having the metal surface. Further, the substrate having a metal surface is a heat-resistant metal substrate. The thickness of the heat-resistant metal substrate is less than 200 μm, preferably 5 μm to 30 μm. Further, the substrate holder is made of stainless steel, ceramics, or Al 2 O 3 . The thickness of the substrate holder is 500 μm to 10 μm.
It is characterized in that it is 00 μm.

【0018】なお、上記耐熱性金属基板とは、耐熱性を
有する金属材料、例えばW、Ni、またはステンレス等
からなる基板を指す。
The above-mentioned heat-resistant metal substrate refers to a substrate made of a metal material having heat resistance, for example, W, Ni, stainless steel or the like.

【0019】なお、本明細書中でのステンレスとは、ク
ロムを約12%以上含有する鋼(鉄と炭素の合金)を指
しており、組成上、マルテンサイト系やフェライト系や
オーステナイト系に大別できる。なお、Ti、Nb、M
o、Cu、Ni、またはSiから選ばれた一種または複
数種を添加したステンレス鋼をも含む。
It should be noted that stainless steel in the present specification refers to steel (alloy of iron and carbon) containing about 12% or more of chromium, and is generally classified into martensite, ferrite, and austenitic steels. Can be different. Note that Ti, Nb, M
Also includes stainless steel to which one or more selected from o, Cu, Ni, or Si is added.

【0020】[0020]

【発明の実施の形態】本発明の実施形態について、以下
に説明する。
Embodiments of the present invention will be described below.

【0021】まず、素子形成基板となる耐熱性を有する
金属基板102と、基板ホルダー101とを用意する。
金属基板102(金属表面を有する基板)としては、ス
テンレス基板を用意する。この基板102の厚さは20
0μm未満、好ましくは10μm〜30μmのものを用
いる。また、基板ホルダー101としては、金属基板1
02よりも厚いステンレス基板を用意する。この基板1
01の厚さは500μm〜1000μmのものを用い
る。また、基板ホルダー101としては、セラミックス
あるいはアルミナ(Al23)を用いることもできる。
First, a metal substrate 102 having heat resistance to be an element forming substrate and a substrate holder 101 are prepared.
As the metal substrate 102 (a substrate having a metal surface), a stainless steel substrate is prepared. The thickness of the substrate 102 is 20
Those having a size of less than 0 μm, preferably 10 μm to 30 μm are used. Further, as the substrate holder 101, the metal substrate 1
A stainless steel substrate thicker than 02 is prepared. This substrate 1
01 has a thickness of 500 μm to 1000 μm. Further, as the substrate holder 101, ceramics or alumina (Al 2 O 3 ) can be used.

【0022】次いで、図1(A)に示すように端部に少
なくとも曲面を持つ基板ホルダー101と金属基板10
2とを基板間に空気が入らないように固定し、さらに固
定部103を用いて金属基板102の端部を固定し、密
着性をより強固なものとする。こうして、固定した状態
を図1(B)に示した。ここでは、固定部103を枠と
し、基板ホルダー101をはめ込むようにして接着材を
用いることなく金属基板102を基板ホルダー101に
固定した。また、固定部をテープ状またはバンド状とし
て金属基板の端部を基板ホルダーに固定してもよい。な
お、金属基板102を基板ホルダー101に密着させて
固定する工程は、室温〜400℃、かつ真空中で行うこ
とによって、両基板間に空気が入らないようにすること
が好ましい。また、金属基板102に広げる力を加えな
がら基板ホルダーに被せ、必要があれば押し付けること
で密着させてもよい。
Next, as shown in FIG. 1A, a substrate holder 101 having at least a curved surface at an end and a metal substrate 10 are formed.
2 is fixed so that air does not enter between the substrates, and the end of the metal substrate 102 is further fixed by using the fixing portion 103 to further strengthen the adhesion. FIG. 1 (B) shows a state in which the above is fixed. Here, the metal substrate 102 was fixed to the substrate holder 101 without using an adhesive so that the fixing part 103 was used as a frame and the substrate holder 101 was fitted. Further, the fixing portion may be tape-shaped or band-shaped, and the end of the metal substrate may be fixed to the substrate holder. Note that the step of fixing the metal substrate 102 in close contact with the substrate holder 101 is preferably performed at room temperature to 400 ° C. in a vacuum to prevent air from entering between the two substrates. Alternatively, the metal substrate 102 may be placed on the substrate holder while applying a force to spread the metal substrate 102, and if necessary, may be brought into close contact by pressing.

【0023】また、固定後の金属基板における表面の凹
凸の表面粗さの最大高さ(Rmax)は、1μm以下と平
坦なものとすることが好ましい。なお、この最大高さ
(Rma x)は、JIS B―0601によるものであ
る。あるいは、固定後の金属基板における表面の凹凸の
1mm平方当りの高低差が1μmとなることが好まし
い。さらに、その凹凸の凸部の曲率半径は、1μm以
上、好ましくは10μm以上とする。また、金属基板に
おける表面の平坦性を向上させる公知の技術、例えばC
MP(ケミカルメカニカルポリッシング)と呼ばれる研
磨工程を用いてもよい。
Further, it is preferable that the maximum height (R max ) of the surface roughness of the unevenness of the surface of the metal substrate after fixing is as flat as 1 μm or less. Note that the maximum height (R ma x) is due to JIS B-0601. Alternatively, it is preferable that the height difference per 1 mm square of the surface irregularities in the fixed metal substrate is 1 μm. Further, the radius of curvature of the convex portion of the unevenness is 1 μm or more, preferably 10 μm or more. Also, a known technique for improving the flatness of the surface of the metal substrate, for example, C
A polishing step called MP (chemical mechanical polishing) may be used.

【0024】次いで、金属基板102上に下地絶縁膜を
形成した後、その下地絶縁膜上に必要な素子を形成す
る。なお、簡略化のため下地絶縁膜の表面を平坦なもの
として示しているが、実際には固定部と金属基板とが接
触する部分に段差が生じる。素子形成基板がプラスチッ
ク基板であればプロセス温度が350℃以下とする必要
があったが、本発明は、素子形成基板が金属基板である
ので350℃以上の熱処理が可能である。なお、この素
子形成工程の熱処理によって基板同士が分離しないよう
に、基板ホルダーと金属基板との熱膨張係数を一致させ
ることが好ましい。ここでは、駆動回路104とEL素
子を有する画素部105を形成した例を示す。(図1
(C))
Next, after forming a base insulating film on the metal substrate 102, necessary elements are formed on the base insulating film. Although the surface of the base insulating film is shown as being flat for simplicity, a step is actually formed in a portion where the fixing portion and the metal substrate are in contact. If the element forming substrate is a plastic substrate, the process temperature must be 350 ° C. or lower. However, in the present invention, since the element forming substrate is a metal substrate, heat treatment at 350 ° C. or higher is possible. It is preferable that the substrate holder and the metal substrate have the same thermal expansion coefficient so that the substrates are not separated by the heat treatment in the element forming step. Here, an example is described in which a pixel portion 105 including a driver circuit 104 and an EL element is formed. (Figure 1
(C))

【0025】また、図1(C)に示した基板ホルダーの
端部における曲率半径rは、300μm以上であり、3
0cm以下とする。
The radius of curvature r at the end of the substrate holder shown in FIG.
0 cm or less.

【0026】次いで、固定基板106を第2接着層10
7で貼り合わせる。(図2(A))なお、ここではEL
素子を外部からの水分や酸素等の侵入から保護するため
に固定基板106を用いたが、特に必要がなければ用い
なくともよい。固定基板106としては、透光性を有す
る樹脂基板を用いればよく、片面もしくは両面に保護膜
としてDLC膜を設けたものを用いてもよい。
Next, the fixed substrate 106 is attached to the second adhesive layer 10.
Attach with 7 (FIG. 2 (A)) Here, EL
Although the fixed substrate 106 is used to protect the element from intrusion of moisture, oxygen, and the like from the outside, it is not necessary to use the fixed substrate 106 unless it is particularly necessary. As the fixed substrate 106, a light-transmitting resin substrate may be used, and a substrate provided with a DLC film as a protective film on one or both surfaces may be used.

【0027】次いで、裏面側から物理的手段、例えば、
固定部103を除去することによって基板ホルダーを除
去する。特に接着材を用いていないので分離しやすい。
固定部を分離して基板ホルダーを分離する方法や、基板
ホルダーと金属基板との間に対して流体(圧力が加えら
れた液体もしくは気体)を噴射することにより基板ホル
ダーを分離する方法を用いてもよい。ここでは、基板ホ
ルダー及び金属基板の端部を切断することによって、基
板ホルダーと金属基板を分離する。(図2(B))
Next, from the back side, physical means, for example,
The substrate holder is removed by removing the fixing part 103. In particular, separation is easy because no adhesive is used.
Using a method of separating the substrate holder by separating the fixed part or a method of separating the substrate holder by injecting a fluid (liquid or gas under pressure) between the substrate holder and the metal substrate Is also good. Here, the substrate holder and the metal substrate are separated by cutting the ends of the substrate holder and the metal substrate. (FIG. 2 (B))

【0028】そして、最終的には、薄い金属基板108
である素子形成基板と樹脂基板である固定基板とで挟ま
れた発光装置が完成する。
Finally, the thin metal substrate 108
The light emitting device sandwiched between the element forming substrate as described above and the fixed substrate as the resin substrate is completed.

【0029】なお、図1及び図2では、陰極と電気的に
接続するTFT素子を示し、簡略化のために基板ホルダ
ーの端部とTFT素子とをあまり離さずに図示したが、
実際には十分距離を離したほうが好ましい。また、ここ
では発光素子とは、TFT素子を含めたものを総称して
いる。なお、TFT素子の活性層は、非晶質構造を有す
る半導体膜を用いることも可能だが、結晶構造を有する
半導体膜、例えばポリシリコンを用いることが好まし
い。
In FIGS. 1 and 2, TFT elements electrically connected to the cathode are shown. For simplicity, the end of the substrate holder and the TFT elements are shown without much separation.
In practice, it is preferable to keep a sufficient distance. Here, the light emitting element is a general term including a TFT element. Note that although a semiconductor film having an amorphous structure can be used for the active layer of the TFT element, a semiconductor film having a crystalline structure, for example, polysilicon is preferably used.

【0030】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0031】[0031]

【実施例】[実施例1]本実施例は、薄い金属基板であ
る素子形成基板と樹脂基板である固定基板とで挟まれた
発光装置の作製方法の一例を図1及び図2を用いて示
す。ただし、本発明が本実施例に限定されないことはい
うまでもない。
[Embodiment 1] In this embodiment, an example of a method for manufacturing a light emitting device sandwiched between an element forming substrate which is a thin metal substrate and a fixed substrate which is a resin substrate will be described with reference to FIGS. Show. However, it goes without saying that the present invention is not limited to this embodiment.

【0032】まず、基板ホルダー101としてステンレ
ス基板(JIS SUS304またはJIS SUS3
16)を用いる。そして、上記実施の形態に示した方法
を用いて、基板ホルダー101と薄い金属基板(JIS
SUS304またはJISSUS316)である素子
形成基板102とを固定部103で固定した。(図1
(B))
First, a stainless steel substrate (JIS SUS304 or JIS SUS3) is used as the substrate holder 101.
16) is used. Then, by using the method described in the above embodiment, the substrate holder 101 and the thin metal substrate (JIS
SUS304 or JISSUS316) and the element forming substrate 102 were fixed by the fixing portion 103. (Figure 1
(B))

【0033】次いで、金属基板102上に下地絶縁膜を
形成した後、その下地絶縁膜上に必要な素子を形成す
る。ここでは、駆動回路104とEL素子を有する画素
部105を形成した例を示す。(図1(C))
Next, after forming a base insulating film on the metal substrate 102, necessary elements are formed on the base insulating film. Here, an example is described in which a pixel portion 105 including a driver circuit 104 and an EL element is formed. (Fig. 1 (C))

【0034】下地絶縁膜としては、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、
またはこれらの積層膜等を100〜500nmの膜厚範
囲で用いることができ、形成手段としては公知の成膜方
法(熱CVD法、プラズマCVD法、蒸着法、スパッタ
法、減圧熱CVD法等)を用いる。ここでは、膜組成に
おいて酸素元素より窒素元素を多く含む酸化窒化シリコ
ン膜と、膜組成において窒素元素より酸素元素を多く含
む酸化窒化シリコン膜を積層形成した。
As a base insulating film, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film (SiOx Ny),
Alternatively, a stacked film or the like thereof can be used in a thickness range of 100 to 500 nm, and a known film forming method (a thermal CVD method, a plasma CVD method, a vapor deposition method, a sputtering method, a reduced pressure thermal CVD method, or the like) can be used. Is used. Here, a silicon oxynitride film containing more nitrogen than oxygen in the film composition and a silicon oxynitride film containing more oxygen than nitrogen in the film composition were stacked.

【0035】次いで、下地絶縁膜上に半導体層を形成す
る。半導体層の材料に限定はないが、好ましくはシリコ
ンまたはシリコンゲルマニウム(SiXGe1-X(0<X
<1))合金などで形成すると良い。形成手段としては
公知の成膜方法(熱CVD法、プラズマCVD法、蒸着
法、スパッタ法、減圧熱CVD法等)を用いることがで
き、結晶化方法も公知の方法(固相成長法、レーザー結
晶化法、触媒元素を用いた固相成長法等)を用いること
ができる。本実施例では、低温で成膜が可能なスパッタ
法を用いて非晶質シリコン膜を形成し、レーザー結晶化
法により結晶質シリコン膜を形成した。レーザー結晶化
法で結晶質半導体膜を作製する場合には、パルス発振型
または連続発光型のエキシマレーザーやYAGレーザ
ー、YVO 4レーザーを用いることができる。
Next, a semiconductor layer is formed on the base insulating film.
You. The material of the semiconductor layer is not limited, but is preferably silicon.
Or silicon germanium (SiXGe1-X(0 <X
<1)) It is good to form with an alloy etc. As a forming means
Known film forming methods (thermal CVD, plasma CVD, vapor deposition
Method, sputtering method, low pressure thermal CVD method, etc.)
The crystallization method is also a known method (solid phase growth method, laser bonding).
Crystallization method, solid phase growth method using catalytic element, etc.)
Can be. In this embodiment, a sputtering method capable of forming a film at a low temperature is used.
Laser crystallization by forming amorphous silicon film using
A crystalline silicon film was formed by the method. Laser crystallization
When a crystalline semiconductor film is manufactured by the method, a pulse oscillation type
Or continuous emission type excimer laser or YAG laser
ー, YVO FourLasers can be used.

【0036】次いで、半導体層を覆うゲート絶縁膜を公
知の方法(熱CVD法、プラズマCVD法、蒸着法、ス
パッタ法、減圧熱CVD法等)で形成する。本実施例で
は、プラズマCVD法を用いて酸化シリコン膜を形成し
た。
Next, a gate insulating film covering the semiconductor layer is formed by a known method (thermal CVD, plasma CVD, vapor deposition, sputtering, low pressure thermal CVD, etc.). In this embodiment, a silicon oxide film is formed by a plasma CVD method.

【0037】次いで、ゲート絶縁膜上に導電層を形成す
る。導電層は、導電膜を公知の手段(熱CVD法、プラ
ズマCVD法、減圧熱CVD法、蒸着法、またはスパッ
タ法等)により成膜した後、マスクを用いて所望の形状
にパターニングして形成する。
Next, a conductive layer is formed on the gate insulating film. The conductive layer is formed by forming a conductive film by a known means (a thermal CVD method, a plasma CVD method, a reduced pressure thermal CVD method, an evaporation method, a sputtering method, or the like), and then patterning the conductive film into a desired shape using a mask. I do.

【0038】次いで、イオン注入法またはイオンドーピ
ング法を用い、半導体層にn型を付与する不純物元素ま
たはp型を付与する不純物元素を適宜、添加してLDD
領域やソース領域やドレイン領域を形成する不純物領域
を形成する。
Next, an impurity element for imparting n-type or an impurity element for imparting p-type is appropriately added to the semiconductor layer by ion implantation or ion doping, and LDD is performed.
An impurity region which forms a region, a source region, and a drain region is formed.

【0039】その後、公知の方法(熱CVD法、プラズ
マCVD法、蒸着法、スパッタ法、減圧熱CVD法等)
により作製される窒化シリコン膜、窒化酸化シリコン
膜、または酸化シリコン膜により層間絶縁膜を形成す
る。また、添加された不純物元素は活性化処理を行う。
ここでは、レーザー光の照射を行った。レーザー光の照
射に代えて、加熱処理で活性化を行ってもよい。
Thereafter, a known method (thermal CVD, plasma CVD, vapor deposition, sputtering, low pressure thermal CVD, etc.)
An interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by the method described above. The added impurity element is activated.
Here, laser light irradiation was performed. Activation may be performed by heat treatment instead of laser light irradiation.

【0040】次いで、公知の技術を用いてソース領域ま
たはドレイン領域に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極を形成しTFTを得
る。
Next, after forming a contact hole reaching the source region or the drain region by using a known technique, a source electrode or a drain electrode is formed to obtain a TFT.

【0041】次いで、公知の技術を用いて水素化処理を
行い、全体を水素化してnチャネル型TFTまたはpチ
ャネル型TFTが完成する。本実施例では比較的低温で
行うことが可能な水素プラズマを用いて水素化処理を行
った。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT or a p-channel TFT. In this embodiment, the hydrogenation treatment is performed using hydrogen plasma which can be performed at a relatively low temperature.

【0042】次いで、公知の方法(熱CVD法、プラズ
マCVD法、蒸着法、スパッタ法、減圧熱CVD法等)
により作製される窒化シリコン膜、窒化酸化シリコン
膜、または酸化シリコン膜により層間絶縁膜を形成す
る。次いで、公知の技術を用いて画素部のドレイン電極
に達するコンタクトホールを形成した後、画素電極(陰
極)を形成する。次いで、画素電極の両端にバンクを形
成し、画素電極上にEL層およびEL素子の陽極を形成
する。
Next, known methods (thermal CVD, plasma CVD, vapor deposition, sputtering, low pressure thermal CVD, etc.)
An interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by the method described above. Next, a pixel electrode (cathode) is formed after forming a contact hole reaching the drain electrode of the pixel portion by using a known technique. Next, banks are formed at both ends of the pixel electrode, and an EL layer and an anode of an EL element are formed on the pixel electrode.

【0043】次いで、画素部及び駆動回路に含まれる素
子は全て絶縁膜で覆う。
Next, all the elements included in the pixel portion and the driving circuit are covered with an insulating film.

【0044】次いで、素子形成基板に形成された素子を
全て覆う絶縁膜と固定基板106とを第2接着層107
で貼り合わせる。(図2(A))なお、ここではEL素
子を外部からの水分や酸素等の侵入から保護するために
固定基板106を用いたが、特に必要がなければ用いな
くともよい。固定基板106としては、樹脂基板を用い
ればよく、片面もしくは両面に保護膜としてDLC膜を
設けたものを用いてもよい。
Next, an insulating film covering all the elements formed on the element forming substrate and the fixed substrate 106 are bonded to the second adhesive layer 107.
Paste in. (FIG. 2A) Although the fixed substrate 106 is used here to protect the EL element from intrusion of moisture, oxygen, and the like from the outside, it is not necessary to use the fixed substrate 106 unless it is particularly necessary. As the fixed substrate 106, a resin substrate may be used, and a substrate provided with a DLC film as a protective film on one surface or both surfaces may be used.

【0045】次いで、裏面側から物理的手段、例えば、
固定部103を除去することによって基板ホルダーを除
去する。特に接着材を用いていないので分離しやすい。
ここでは、基板ホルダー及び金属基板の端部を切断する
ことによって、基板ホルダーと金属基板を分離する。
(図2(B))
Next, physical means, for example, from the back side,
The substrate holder is removed by removing the fixing part 103. In particular, separation is easy because no adhesive is used.
Here, the substrate holder and the metal substrate are separated by cutting the ends of the substrate holder and the metal substrate.
(FIG. 2 (B))

【0046】そして、最終的には、薄い金属基板である
素子形成基板と樹脂基板である固定基板とで挟まれた発
光装置が完成した。
Finally, a light emitting device sandwiched between an element forming substrate as a thin metal substrate and a fixed substrate as a resin substrate was completed.

【0047】[実施例2]非晶質半導体膜の結晶化を助
長する金属元素を用いて選択的に結晶質半導体膜を形成
する方法を図3を用いて説明する。図3(A)におい
て、200は前述の下地絶縁膜である。
Embodiment 2 A method for selectively forming a crystalline semiconductor film by using a metal element which promotes crystallization of an amorphous semiconductor film will be described with reference to FIG. In FIG. 3A, reference numeral 200 denotes the base insulating film described above.

【0048】まず、実施の形態に示した方法により、金
属基板と基板ホルダーとを固定部で固定し、その上に下
地絶縁膜200を形成する。次いで、下地絶縁膜200
上に非晶質シリコン膜201を公知の方法で形成する。
そして、非晶質シリコン膜201上に150nmの厚さ
の酸化シリコン膜202を形成する。酸化シリコン膜の
作製方法は限定されないが、例えば、オルトケイ酸テト
ラエチル(TetraethylOrtho Silicate:TEOS)とO
2とを混合し、反応圧力40Pa、基板温度300〜4
00℃とし、高周波(13.56MHz)電力密度0.
5〜0.8W/cm2で放電させ形成する。
First, a metal substrate and a substrate holder are fixed by a fixing portion by the method described in the embodiment, and a base insulating film 200 is formed thereon. Next, the base insulating film 200
An amorphous silicon film 201 is formed thereon by a known method.
Then, a 150 nm-thick silicon oxide film 202 is formed over the amorphous silicon film 201. Although a method for forming the silicon oxide film is not limited, for example, tetraethylorthosilicate (TEOS) and O
2 and a reaction pressure of 40 Pa and a substrate temperature of 300 to 4
00 ° C., high frequency (13.56 MHz) power density 0.
It is formed by discharging at 5 to 0.8 W / cm 2 .

【0049】次に、酸化シリコン膜202に開孔部20
3を形成し、重量換算で10ppmのニッケルを含む酢
酸ニッケル塩溶液を塗布する。これにより、ニッケル含
有層204が形成され、ニッケル含有層204は開孔部
203の底部のみで非晶質シリコン膜201と接触す
る。
Next, the opening 20 is formed in the silicon oxide film 202.
Then, a nickel acetate solution containing 10 ppm by weight of nickel is applied. As a result, a nickel-containing layer 204 is formed, and the nickel-containing layer 204 contacts the amorphous silicon film 201 only at the bottom of the opening 203.

【0050】結晶化は、加熱処理の温度500〜650
℃で4〜24時間、例えば570℃にて14時間の熱処
理を行う。この場合、結晶化はニッケルが接した非晶質
シリコン膜の部分が最初に結晶化し、そこから基板の表
面と平行な方向に結晶化が進行する。こうして形成され
た結晶質シリコン膜205は棒状または針状の結晶が集
合して成り、その各々の結晶は巨視的に見ればある特定
の方向性をもって成長している。その後、酸化シリコン
膜202を除去すれば結晶質シリコン膜205を得るこ
とができる。
The crystallization is performed at a temperature of 500 to 650 for the heat treatment.
The heat treatment is performed at 4 ° C. for 4 to 24 hours, for example, at 570 ° C. for 14 hours. In this case, in the crystallization, the portion of the amorphous silicon film in contact with nickel first crystallizes, and then crystallization proceeds in a direction parallel to the surface of the substrate. The crystalline silicon film 205 thus formed is made up of a collection of rod-like or needle-like crystals, and each crystal grows in a specific direction when viewed macroscopically. After that, if the silicon oxide film 202 is removed, a crystalline silicon film 205 can be obtained.

【0051】なお、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0052】[実施例3]実施例2で説明する方法に従
って作製される結晶質シリコン膜には結晶化において利
用した金属元素が残存している。それは膜中において一
様に分布していないにしても、平均的な濃度とすれば、
1×1019/cm3を越える濃度で残存している。勿
論、このような状態でもTFTをはじめ各種半導体装置
のチャネル形成領域に用いることが可能であるが、より
好ましくは、ゲッタリングにより当該金属元素を除去す
ることが望ましい。
[Embodiment 3] A metal element used for crystallization remains in a crystalline silicon film formed according to the method described in Embodiment 2. It is not evenly distributed in the film, but as an average concentration,
It remains at a concentration exceeding 1 × 10 19 / cm 3 . Of course, even in such a state, it can be used for a channel formation region of various semiconductor devices including a TFT, but it is more preferable to remove the metal element by gettering.

【0053】本実施例ではゲッタリング方法の一例を図
4を用いて説明する。結晶質シリコン膜301の表面に
は、マスク用の酸化シリコン膜302が150nmの厚
さに形成され、開孔部303が設けられ結晶質シリコン
膜が露出した領域が設けられている。実施例2に従う場
合には、図3(A)で示す酸化シリコン膜202をその
まま利用可能であり、図3(B)の工程の後からそのま
ま本実施例の工程に移行することもできる。そして、イ
オンドープ法によりリンを添加して、1×10 19〜1×
1022/cm3の濃度のリン添加領域305を形成す
る。
In this embodiment, an example of the gettering method is shown.
4 will be described. On the surface of the crystalline silicon film 301
Means that the silicon oxide film 302 for the mask has a thickness of 150 nm.
Crystalline silicon formed with an opening 303
An area where the film is exposed is provided. A place according to the second embodiment
In this case, the silicon oxide film 202 shown in FIG.
It can be used as it is, and after the process of FIG.
It is also possible to shift to the steps of this embodiment. And a
1 × 10 19~ 1 ×
10twenty two/ CmThreeTo form a phosphorus-added region 305 having a concentration of
You.

【0054】そして、図4(B)に示すように、窒素雰
囲気中で550〜800℃、5〜24時間、例えば60
0℃にて12時間の熱処理を行うと、リン添加領域30
5がゲッタリングサイトとして働き、結晶質シリコン膜
301に残存していた触媒元素はリン添加領域305に
偏析させることができる。
Then, as shown in FIG. 4B, in a nitrogen atmosphere at 550 to 800 ° C. for 5 to 24 hours, for example, at 60 ° C.
When heat treatment is performed at 0 ° C. for 12 hours, the phosphorus added region 30
5 serves as a gettering site, and the catalytic element remaining in the crystalline silicon film 301 can be segregated in the phosphorus-added region 305.

【0055】その後、図4(C)で示すようにマスク用
の酸化シリコン膜302と、リンが添加領域305とを
エッチングして除去することにより、結晶化の工程で使
用した金属元素の濃度が1×1017/cm3未満にまで
低減された結晶質シリコン膜306を得ることができ
る。
Thereafter, as shown in FIG. 4C, the silicon oxide film 302 for masking and the phosphorus added region 305 are removed by etching, so that the concentration of the metal element used in the crystallization step is reduced. The crystalline silicon film 306 reduced to less than 1 × 10 17 / cm 3 can be obtained.

【0056】なお、本実施例は実施例1または実施例2
と組み合わせることが可能である。
This embodiment corresponds to the first embodiment or the second embodiment.
It is possible to combine with

【0057】[実施例4]本実施例は、nチャネル型T
FTとpチャネル型TFTとを相補的に組み合わせたC
MOS回路を作製する例であり、図5、図6を用いて説
明する。
[Embodiment 4] In this embodiment, an n-channel type T
C that complementarily combines FT and p-channel TFT
This is an example of manufacturing a MOS circuit, which will be described with reference to FIGS.

【0058】実施の形態に従って、固定部403で基板
ホルダー401に固定した金属基板402上に下地絶縁
膜404を形成した後、半導体層501、502を形成
する。(図5(A))
According to the embodiment, after the base insulating film 404 is formed on the metal substrate 402 fixed to the substrate holder 401 by the fixing portion 403, the semiconductor layers 501 and 502 are formed. (FIG. 5 (A))

【0059】次いで、ゲート絶縁膜503と第1導電膜
504と第2導電膜505を形成する。(図5(B))
第1導電膜504及び第2導電膜505の材料として
は、Ta、W、Ti、Mo、Al、Cu、Cr、Ndか
ら選ばれた元素、または前記元素を主成分とする合金材
料若しくは化合物材料で形成してもよい。また、リン等
の不純物元素をドーピングした多結晶シリコン膜に代表
される半導体膜を用いてもよい。本実施例では、第1導
電膜504を窒化タンタルまたはチタンで50〜100
nmの厚さに形成し、第2導電膜505をタングステン
で100〜300nmの厚さに形成する。
Next, a gate insulating film 503, a first conductive film 504, and a second conductive film 505 are formed. (FIG. 5 (B))
As a material of the first conductive film 504 and the second conductive film 505, an element selected from Ta, W, Ti, Mo, Al, Cu, Cr, and Nd, or an alloy material or a compound material containing the above element as a main component May be formed. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. In this embodiment, the first conductive film 504 is made of tantalum nitride or titanium by 50 to 100.
The second conductive film 505 is formed with tungsten to a thickness of 100 to 300 nm.

【0060】次に図5(C)に示すように、レジストに
よるマスク506を形成し、ゲート電極を形成するため
の第1のエッチング処理を行う。エッチング方法に限定
はないが、好適にはICP(Inductively Coupled Plas
ma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2P
a、好ましくは1Paの圧力でコイル型の電極に500
WのRF(13.56MHz)電力を投入してプラズマ
を生成して行う。なお、基板側の電極面積サイズは、1
2.5cm×12.5cmであり、コイル型の電極面積
サイズ(ここではコイルの設けられた石英円板)は、直
径25cmの円板である。基板側(試料ステージ)にも
100WのRF(13.56MHz)電力を投入し、実
質的に負の自己バイアス電圧を印加する。CF4とCl2
を混合した場合にはタングステン膜、窒化タンタル膜及
びチタン膜の場合でも、それぞれ同程度の速度でエッチ
ングすることができる。
Next, as shown in FIG. 5C, a mask 506 made of a resist is formed, and a first etching process for forming a gate electrode is performed. There is no limitation on the etching method, but preferably, ICP (Inductively Coupled Plas) is used.
ma: Inductively coupled plasma) etching method is used. Mixture of CF 4 and Cl 2 as etching gas, 0.5~2P
a, preferably 500 at the pressure of 1 Pa
The plasma is generated by applying RF (13.56 MHz) power of W. The electrode area size on the substrate side is 1
The electrode area size of the coil type, which is 2.5 cm × 12.5 cm (here, a quartz disk provided with a coil), is a disk having a diameter of 25 cm. A 100 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF 4 and Cl 2
Is mixed, etching can be performed at substantially the same rate in the case of a tungsten film, a tantalum nitride film, and a titanium film.

【0061】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は15〜45°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加
させると良い。W膜に対する酸化窒化シリコン膜の選択
比は2〜4(代表的には3)であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は
20〜50nm程度エッチングされる。こうして、第1
のエッチング処理により第1導電膜と第2導電膜から成
る第1形状の導電層507、508(第1の導電層50
7a、508aと第2導電層507b、508b)を形
成する。509はゲート絶縁膜であり、第1の形状の導
電層で覆われない領域は20〜50nm程度エッチング
され薄くなる。
Under the above etching conditions, the end portion can be formed into a tapered shape by the effect of the shape of the resist mask and the bias voltage applied to the substrate side. The angle of the tapered portion is set to 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, the etching time may be increased by about 10 to 20%. Since the selectivity of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by the over-etching process. Thus, the first
The first shape conductive layers 507 and 508 (the first conductive layer 50) including the first conductive film and the second conductive film
7a, 508a and second conductive layers 507b, 508b) are formed. Reference numeral 509 denotes a gate insulating film, and a region which is not covered with the first shape conductive layer is etched to be thin by about 20 to 50 nm.

【0062】そして、第1のドーピング処理を行いn型
の不純物(ドナー)をドーピングする。(図5(D))
その方法はイオンドープ法若しくはイオン注入法で行
う。イオンドープ法の条件はドーズ量を1×1013〜5
×1014/cm2として行う。n型を付与する不純物元
素として15族に属する元素、典型的にはリン(P)ま
たは砒素(As)を用いる。この場合、第1形状の導電
層507、508はドーピングする元素に対してマスク
となり、加速電圧を適宣調節(例えば、20〜60ke
V)して、ゲート絶縁膜509を通過した不純物元素に
より不純物領域(n+領域)510、511を形成す
る。例えば、不純物領域(n+領域)におけるリン
(P)濃度は1×1020〜1×1021/cm3の範囲と
なるようにする。
Then, a first doping process is performed to dope an n-type impurity (donor). (FIG. 5 (D))
The method is performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13 to 5
Perform at × 10 14 / cm 2 . As the impurity element imparting n-type, an element belonging to Group 15 of the periodic table, typically, phosphorus (P) or arsenic (As) is used. In this case, the first shape conductive layers 507 and 508 serve as a mask for the doping element, and appropriately adjust the acceleration voltage (for example, 20 to 60 ke).
V), and impurity regions (n + regions) 510 and 511 are formed using the impurity elements that have passed through the gate insulating film 509. For example, the concentration of phosphorus (P) in the impurity region (n + region) is set to be in a range of 1 × 10 20 to 1 × 10 21 / cm 3 .

【0063】さらに図6(A)に示すように第2のエッ
チング処理を行う。エッチングはICPエッチング法を
用い、エッチングガスにCF4とCl2とO2を混合し
て、1Paの圧力でコイル型の電極に500WのRF電
力(13.56MHz)を供給してプラズマを生成する。
基板側(試料ステージ)には50WのRF(13.56
MHz)電力を投入し、第1のエッチング処理に比べ低
い自己バイアス電圧を印加する。このような条件により
タングステン膜を異方性エッチングし、第1の導電層で
ある窒化タンタル膜またはチタン膜を残存させるように
する。こうして、第2形状の導電層512、513(第
1の導電膜512a、513aと第2の導電膜512
b、513b)を形成する。516はゲート絶縁膜であ
り、第2の形状の導電層512、513で覆われない領
域はさらに20〜50nm程度エッチングされて膜厚が
薄くなる。
Further, as shown in FIG. 6A, a second etching process is performed. Etching is performed using an ICP etching method, and CF 4 , Cl 2, and O 2 are mixed as an etching gas, and RF power (13.56 MHz) of 500 W is supplied to the coil-type electrode at a pressure of 1 Pa to generate plasma. .
On the substrate side (sample stage), 50 W RF (13.56
MHz) power is applied, and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched so that the tantalum nitride film or the titanium film as the first conductive layer is left. Thus, the second shape conductive layers 512 and 513 (the first conductive films 512 a and 513 a and the second conductive films 512
b, 513b). Reference numeral 516 denotes a gate insulating film, and a region which is not covered with the second shape conductive layers 512 and 513 is further etched by about 20 to 50 nm to reduce the film thickness.

【0064】そして、図6(C)に示すように第2のド
ーピング処理を行う。第1のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でn型の不純物(ドナー)
をドーピングする。例えば、加速電圧を70〜120k
eVとし、1×1013/cm 2のドーズ量で行い、図5
(D)で半導体層に形成された第1の不純物領域の内側
に不純物領域を形成する。ドーピングは、第2の導電膜
512b、513bを不純物元素に対するマスクとして
用い、第1の導電膜512a、512aの下側の領域に
不純物元素が添加されるようにドーピングする。こうし
て、第1の導電膜512a、513aと重なる不純物領
域(n−領域)514、515が形成される。この不純
物領域は、第2の導電層512a、513aがほぼ同じ
膜厚で残存していることから、第2の導電層に沿った方
向における濃度差は小さく、1×1017〜1×1019
cm3の濃度で形成する。
Then, as shown in FIG.
Performs a grouping process. More doping than the first doping process.
N-type impurity (donor) under high acceleration voltage conditions
Doping. For example, when the acceleration voltage is 70 to 120 k
eV and 1 × 1013/ Cm TwoFig. 5
(D) Inside the first impurity region formed in the semiconductor layer
Then, an impurity region is formed. Doping the second conductive film
512b and 513b as masks for impurity elements
In the region below the first conductive film 512a, 512a.
Doping is performed so that an impurity element is added. Like this
And an impurity region overlapping with the first conductive films 512a and 513a.
Regions (n-regions) 514 and 515 are formed. This impure
In the object region, the second conductive layers 512a and 513a are almost the same.
Because it remains in the film thickness, the direction along the second conductive layer
Density difference in direction is small, 1 × 1017~ 1 × 1019/
cmThreeFormed at a concentration of

【0065】そして、図6(B)に示すように、第3の
エッチング処理を行い、ゲート絶縁膜516のエッチン
グ処理を行う。その結果、第2の導電膜もエッチングさ
れ、端部が後退して小さくなり、第3形状の導電層51
7、518が形成される。図中で519は残存するゲー
ト絶縁膜である。
Then, as shown in FIG. 6B, a third etching process is performed, and the gate insulating film 516 is etched. As a result, the second conductive film is also etched, and the end portion recedes and becomes smaller, so that the third shape conductive layer 51 is formed.
7, 518 are formed. In the figure, reference numeral 519 denotes a remaining gate insulating film.

【0066】そして、図6(C)に示すように、レジス
トによるマスク520を形成し、pチャネル型TFTを
形成する半導体層501にp型の不純物(アクセプタ)
をドーピングする。典型的にはボロン(B)を用いる。
不純物領域(p+領域)521、522の不純物濃度は
2×1020〜2×1021/cm3となるようにし、含有
するリン濃度の1.5〜3倍のボロンを添加して導電型
を反転させる。
Then, as shown in FIG. 6C, a mask 520 made of a resist is formed, and a p-type impurity (acceptor) is added to the semiconductor layer 501 for forming the p-channel TFT.
Doping. Typically, boron (B) is used.
The impurity concentration of the impurity regions (p + regions) 521 and 522 is set to 2 × 10 20 to 2 × 10 21 / cm 3, and boron of 1.5 to 3 times the contained phosphorus concentration is added to change the conductivity type. Turn it over.

【0067】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。第3形状の導電層517、51
8はゲート電極となる。その後、図6(D)に示すよう
に、窒化シリコン膜または酸化窒化シリコン膜から成る
保護絶縁膜523をプラズマCVD法で形成する。そし
て導電型の制御を目的としてそれぞれの半導体層に添加
された不純物元素を活性化する工程を行う。
Through the above steps, impurity regions are formed in the respective semiconductor layers. Third shape conductive layers 517, 51
8 is a gate electrode. After that, as shown in FIG. 6D, a protective insulating film 523 made of a silicon nitride film or a silicon oxynitride film is formed by a plasma CVD method. Then, a step of activating the impurity element added to each semiconductor layer is performed for the purpose of controlling the conductivity type.

【0068】さらに、窒化シリコン膜524を形成し、
水素化処理を行う。その結果、窒化シリコン膜524中
の水素が半導体層中に拡散させることで水素化を達成す
ることができる。
Further, a silicon nitride film 524 is formed,
Perform hydrotreating. As a result, hydrogenation can be achieved by diffusing hydrogen in the silicon nitride film 524 into the semiconductor layer.

【0069】層間絶縁膜525は、ポリイミド、アクリ
ルなどの有機絶縁物材料で形成する。勿論、プラズマC
VD法でTEOS(Tetraethyl Ortho silicate)を用
いて形成される酸化シリコン膜を適用しても良いが、平
坦性を高める観点からは前記有機物材料を用いることが
望ましい。
The interlayer insulating film 525 is formed of an organic insulating material such as polyimide and acrylic. Of course, plasma C
Although a silicon oxide film formed using TEOS (Tetraethyl Ortho silicate) by the VD method may be used, it is preferable to use the organic material from the viewpoint of improving flatness.

【0070】次いで、コンタクトホールを形成し、アル
ミニウム(Al)、チタン(Ti)、タンタル(Ta)
などを用いて、ソース配線またはドレイン配線526〜
528を形成する。
Next, contact holes are formed, and aluminum (Al), titanium (Ti), and tantalum (Ta) are formed.
The source wiring or the drain wiring 526 to
528 are formed.

【0071】以上の工程で、nチャネル型TFTとpチ
ャネル型TFTとを相補的に組み合わせたCMOS回路
を得ることができる。
Through the above steps, a CMOS circuit in which an n-channel TFT and a p-channel TFT are complementarily combined can be obtained.

【0072】pチャネル型TFTにはチャネル形成領域
530、ソース領域またはドレイン領域として機能する
不純物領域521、522を有している。
The p-channel TFT has a channel formation region 530 and impurity regions 521 and 522 functioning as a source region or a drain region.

【0073】nチャネル型TFTにはチャネル形成領域
531、第3形状の導電層から成るゲート電極518と
重なる不純物領域515a(Gate Overlapped Drain:
GOLD領域)、ゲート電極の外側に形成される不純物
領域515b(LDD領域)とソース領域またはドレイ
ン領域として機能する不純物領域516を有している。
In the n-channel type TFT, a channel forming region 531 and an impurity region 515 a (Gate Overlapped Drain:
GOLD region), an impurity region 515b (LDD region) formed outside the gate electrode, and an impurity region 516 functioning as a source or drain region.

【0074】このようなCMOS回路は、アクティブマ
トリクス型のEL表示装置の駆動回路を形成することを
可能とする。それ以外にも、このようなnチャネル型T
FTまたはpチャネル型TFTは、画素部を形成するト
ランジスタに応用することができる。
Such a CMOS circuit makes it possible to form a drive circuit for an active matrix type EL display device. In addition, such an n-channel type T
The FT or p-channel TFT can be applied to a transistor forming a pixel portion.

【0075】このようなCMOS回路を組み合わせるこ
とで基本論理回路を構成したり、さらに複雑なロジック
回路(信号分割回路、D/Aコンバータ、オペアンプ、
γ補正回路など)をも構成することができ、さらにはメ
モリやマイクロプロセッサをも形成することが可能であ
る。
A basic logic circuit can be formed by combining such CMOS circuits, or a more complicated logic circuit (signal division circuit, D / A converter, operational amplifier,
γ correction circuit), and a memory or a microprocessor can be formed.

【0076】また、本実施例は実施例1乃至3のいずれ
か一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 3.

【0077】[実施例5]ここでは、上記実施例4で得
られるTFTを用いてEL(エレクトロルミネセンス)
表示装置を作製した例について図7及び図8を用い、以
下に説明する。
[Embodiment 5] Here, EL (Electroluminescence) was performed using the TFT obtained in Embodiment 4 above.
An example in which a display device is manufactured is described below with reference to FIGS.

【0078】同一の絶縁体上に画素部とそれを駆動する
駆動回路を有した発光装置の例(但し封止前の状態)を
図7に示す。なお、駆動回路には基本単位となるCMO
S回路を示し、画素部には一つの画素を示す。このCM
OS回路は実施例4に従えば得ることができる。
FIG. 7 shows an example of a light emitting device having a pixel portion and a drive circuit for driving the pixel portion on the same insulator (however, before sealing). Note that the driving circuit has a CMO as a basic unit.
5 illustrates an S circuit, and illustrates one pixel in a pixel portion. This CM
The OS circuit can be obtained according to the fourth embodiment.

【0079】図7において、601は基板ホルダー、6
03は固定部、602は素子形成基板(薄い金属基板)
であり、その素子形成基板上に設けられた下地絶縁膜上
にはnチャネル型TFTとpチャネル型TFTからなる
駆動回路604、pチャネル型TFTからなるスイッチ
ングTFTおよびnチャネル型TFTからなる電流制御
TFTとが形成されている。また、本実施例では、TF
Tはすべてトップゲート型TFTで形成されている。
In FIG. 7, reference numeral 601 denotes a substrate holder;
03 is a fixed part, 602 is an element formation substrate (thin metal substrate)
A driving circuit 604 composed of an n-channel TFT and a p-channel TFT, a current control composed of a switching TFT composed of a p-channel TFT and a current control composed of an n-channel TFT are formed on a base insulating film provided on the element forming substrate. A TFT is formed. In the present embodiment, TF
T is all formed of a top gate type TFT.

【0080】nチャネル型TFTおよびpチャネル型T
FTの説明は実施例4を参照すれば良いので省略する。
また、スイッチングTFTはソース領域およびドレイン
領域の間に二つのチャネル形成領域を有した構造(ダブ
ルゲート構造)となっているpチャネル型TFTであ
る。なお、本実施例はダブルゲート構造に限定されるこ
となく、チャネル形成領域が一つ形成されるシングルゲ
ート構造もしくは三つ形成されるトリプルゲート構造で
あっても良い。
An n-channel type TFT and a p-channel type T
The description of the FT may be omitted because it is sufficient to refer to the fourth embodiment.
The switching TFT is a p-channel TFT having a structure (double gate structure) having two channel formation regions between a source region and a drain region. Note that this embodiment is not limited to the double gate structure, and may have a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

【0081】また、電流制御TFTのドレイン領域60
6の上には第2層間絶縁膜608が設けられる前に、第
1層間絶縁膜607にコンタクトホールが設けられてい
る。これは第2層間絶縁膜608にコンタクトホールを
形成する際に、エッチング工程を簡単にするためであ
る。第2層間絶縁膜608にはドレイン領域606に到
達するようにコンタクトホールが形成され、ドレイン領
域606に接続された画素電極609が設けられてい
る。画素電極609はEL素子の陰極として機能する電
極であり、周期表の1族もしくは2族に属する元素を含
む導電膜を用いて形成されている。本実施例では、リチ
ウムとアルミニウムとの化合物からなる導電膜を用い
る。
The drain region 60 of the current control TFT is
A contact hole is provided in the first interlayer insulating film 607 before the second interlayer insulating film 608 is provided on 6. This is to simplify the etching process when forming a contact hole in the second interlayer insulating film 608. A contact hole is formed in the second interlayer insulating film 608 so as to reach the drain region 606, and a pixel electrode 609 connected to the drain region 606 is provided. The pixel electrode 609 is an electrode functioning as a cathode of an EL element, and is formed using a conductive film containing an element belonging to Group 1 or 2 of the periodic table. In this embodiment, a conductive film made of a compound of lithium and aluminum is used.

【0082】次に、613は画素電極609の端部を覆
うように設けられた絶縁膜であり、本明細書中ではバン
クと呼ぶ。バンク613は珪素を含む絶縁膜もしくは樹
脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の
比抵抗が1×106〜1×1012Ωm(好ましくは1×
108〜1×1010Ωm)となるようにカーボン粒子も
しくは金属粒子を添加すると、成膜時の絶縁破壊を抑え
ることができる。
Next, reference numeral 613 denotes an insulating film provided so as to cover the edge of the pixel electrode 609, and is referred to as a bank in this specification. The bank 613 may be formed using an insulating film containing silicon or a resin film. When a resin film is used, the specific resistance of the resin film is 1 × 10 6 to 1 × 10 12 Ωm (preferably 1 × 10 12 Ωm).
When carbon particles or metal particles are added so as to be 10 8 to 1 × 10 10 Ωm), dielectric breakdown during film formation can be suppressed.

【0083】また、EL素子610は画素電極(陰極)
609、EL層611および陽極612からなる。陽極
612は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。
The EL element 610 is a pixel electrode (cathode)
609, an EL layer 611 and an anode 612. For the anode 612, a conductive film having a large work function, typically, an oxide conductive film is used. As the oxide conductive film, indium oxide, tin oxide, zinc oxide, or a compound thereof may be used.

【0084】なお、本明細書中では発光層(EL膜)に
対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層
した層の総称をEL層と定義する。但し、EL層にはE
L膜を単層で用いた場合も含むものとする。
In this specification, the light emitting layer (EL film) is laminated with a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer or an electron blocking layer. The generic name of the layers is defined as an EL layer. However, the EL layer has E
This includes the case where the L film is used as a single layer.

【0085】また、発光層としては、低分子のEL材料
または高分子のEL材料であれば特に限定されないが、
例えば一重項励起により発光する発光材料からなる薄
膜、あるいは三重項励起により発光する発光材料からな
る薄膜を用いることができる。
The light emitting layer is not particularly limited as long as it is a low molecular EL material or a high molecular EL material.
For example, a thin film made of a light-emitting material that emits light by singlet excitation or a thin film made of a light-emitting material that emits light by triplet excitation can be used.

【0086】なお、ここでは図示しないが陽極612を
形成した後、EL素子610を完全に覆うようにしてパ
ッシベーション膜を設けることは有効である。パッシベ
ーション膜としては、炭素膜(代表的にはDLC膜)、
窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からな
り、該絶縁膜を単層もしくは組み合わせた積層で用い
る。
Although not shown here, it is effective to provide a passivation film so as to completely cover the EL element 610 after the anode 612 is formed. As the passivation film, a carbon film (typically, a DLC film),
An insulating film including a silicon nitride film or a silicon nitride oxide film is used, and the insulating film is used as a single layer or a stacked layer in which the insulating film is combined.

【0087】次いで、EL素子を保護するための封止
(または封入)工程まで行った後、実施の形態および実
施例1に示したように基板ホルダー601を分離した。
その後のEL表示装置について図8(A)、(B)を用
いて説明する。
Next, after performing a sealing (or enclosing) step for protecting the EL element, the substrate holder 601 was separated as shown in the embodiment mode and the first embodiment.
The subsequent EL display device will be described with reference to FIGS.

【0088】図8(A)は、EL素子の封止までを行っ
た状態を示す上面図、図8(B)は図8(A)をA−
A’で切断した断面図である。点線で示された701は
画素部、702はソース側駆動回路、703はゲート側
駆動回路である。また、704はカバー材、705は第
1シール材、706は第2シール材である。
FIG. 8A is a top view showing a state in which the process up to sealing of the EL element has been performed, and FIG.
It is sectional drawing cut | disconnected by A '. 701 shown by a dotted line is a pixel portion, 702 is a source side drive circuit, and 703 is a gate side drive circuit. 704 is a cover material, 705 is a first seal material, and 706 is a second seal material.

【0089】なお、708はソース側駆動回路702及
びゲート側駆動回路703に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)708からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。
Reference numeral 708 denotes wiring for transmitting signals input to the source-side driving circuit 702 and the gate-side driving circuit 703, and a video signal or a clock signal from an FPC (flexible print circuit) 708 serving as an external input terminal. Receive. Although only the FPC is shown here, this FPC has a printed wiring board (P
WB) may be attached.

【0090】次に、断面構造について図8(B)を用い
て説明する。絶縁体700(素子形成基板603に相
当)の上方には画素部、ソース側駆動回路709が形成
されており、画素部は電流制御TFT710とそのドレ
インに電気的に接続された画素電極711を含む複数の
画素により形成される。また、ソース側駆動回路709
はnチャネル型TFTとpチャネル型TFTとを組み合
わせたCMOS回路を用いて形成される。
Next, a sectional structure will be described with reference to FIG. A pixel portion and a source-side driver circuit 709 are formed over an insulator 700 (corresponding to the element formation substrate 603), and the pixel portion includes a current control TFT 710 and a pixel electrode 711 electrically connected to a drain thereof. It is formed by a plurality of pixels. In addition, the source side driving circuit 709
Are formed using a CMOS circuit combining an n-channel TFT and a p-channel TFT.

【0091】また、画素電極711の両端にはバンク7
12が形成され、画素電極711上にはEL層713お
よびEL素子の陽極714が形成される。陽極714は
全画素に共通の配線としても機能し、接続配線715を
経由してFPC716に電気的に接続されている。さら
に、画素部及びソース側駆動回路709に含まれる素子
は全てパッシベーション膜(図示しない)で覆われてい
る。
The banks 7 are provided at both ends of the pixel electrode 711.
12, an EL layer 713 and an EL element anode 714 are formed on the pixel electrode 711. The anode 714 also functions as a common wiring for all pixels, and is electrically connected to the FPC 716 via the connection wiring 715. Further, all elements included in the pixel portion and the source-side driver circuit 709 are covered with a passivation film (not shown).

【0092】また、第1シール材705によりカバー材
704が貼り合わされている。なお、カバー材704と
EL素子との間隔を確保するためにスペーサを設けても
良い。そして、第1シール材705の内側には空隙71
7が形成されている。なお、第1シール材705は水分
や酸素を透過しない材料であることが望ましい。さら
に、空隙717の内部に吸湿効果をもつ物質や酸化防止
効果をもつ物質を設けることは有効である。
Further, the cover member 704 is attached by the first seal member 705. Note that a spacer may be provided to secure an interval between the cover member 704 and the EL element. The space 71 is provided inside the first sealing material 705.
7 are formed. Note that the first sealant 705 is preferably a material that does not transmit moisture or oxygen. Further, it is effective to provide a substance having a moisture absorbing effect or a substance having an antioxidant effect inside the void 717.

【0093】なお、カバー材704の表面および裏面に
は保護膜として炭素膜(具体的にはダイヤモンドライク
カーボン(DLC)膜)を2〜30nmの厚さに設ける
と良い。このような炭素膜(ここでは図示しない)は、
酸素および水の侵入を防ぐとともにカバー材704の表
面を機械的に保護する役割をもつ。また、カバー材70
4には偏光板(代表的には円偏光板)を貼り付けても良
い。
It is preferable to provide a carbon film (specifically, a diamond-like carbon (DLC) film) with a thickness of 2 to 30 nm as a protective film on the front and back surfaces of the cover member 704. Such a carbon film (not shown here)
It has a role in preventing oxygen and water from entering and mechanically protecting the surface of the cover member 704. Also, the cover material 70
A polarizing plate (typically, a circular polarizing plate) may be attached to 4.

【0094】また、カバー材704を接着した後、第1
シール材705の露呈面を覆うように第2シール材70
6を設けている。第2シール材706は第1シール材7
05と同じ材料を用いることができる。
After bonding the cover member 704, the first
The second sealing material 70 is provided so as to cover the exposed surface of the sealing material 705.
6 are provided. The second sealing material 706 is the first sealing material 7
The same material as 05 can be used.

【0095】以上のような構造でEL素子を封入するこ
とにより、EL素子を外部から完全に遮断することがで
き、外部から水分や酸素等のEL層の酸化による劣化を
促す物質が侵入することを防ぐことができる。従って、
信頼性の高いEL表示装置が得られる。
By enclosing the EL element with the above structure, the EL element can be completely shut off from the outside, and a substance such as moisture or oxygen, which accelerates the deterioration of the EL layer due to oxidation, enters from the outside. Can be prevented. Therefore,
A highly reliable EL display device can be obtained.

【0096】また、本実施例は実施例1と組み合わせる
ことが可能である。
This embodiment can be combined with the first embodiment.

【0097】[実施例6]本実施例では、実施例5で得ら
れるEL表示装置において、画素部のさらに詳細な上面
構造を図9(A)に、回路図を図9(B)に示す。図9
(A)及び図9(B)では共通の符号を用いるので互い
に参照すれば良い。
[Embodiment 6] In this embodiment, in the EL display device obtained in Embodiment 5, a more detailed top view structure of a pixel portion is shown in FIG. 9A, and a circuit diagram is shown in FIG. 9B. . FIG.
In FIG. 9A and FIG. 9B, a common reference numeral is used, so that they may be referred to each other.

【0098】スイッチング用TFT802のソースはソ
ース配線815に接続され、ドレインはドレイン配線8
05に接続される。また、ドレイン配線805は電流制
御用TFT806のゲート電極807に電気的に接続さ
れる。また、電流制御用TFT806のソースは電流供
給線816に電気的に接続され、ドレインはドレイン配
線817に電気的に接続される。また、ドレイン配線8
17は点線で示される画素電極(陰極)818に電気的
に接続される。
The source of the switching TFT 802 is connected to the source wiring 815, and the drain is connected to the drain wiring 8
05. The drain wiring 805 is electrically connected to the gate electrode 807 of the current controlling TFT 806. The source of the current controlling TFT 806 is electrically connected to the current supply line 816, and the drain is electrically connected to the drain wiring 817. Also, the drain wiring 8
Reference numeral 17 is electrically connected to a pixel electrode (cathode) 818 indicated by a dotted line.

【0099】このとき、819で示される領域には保持
容量が形成される。保持容量819は、電流供給線81
6と電気的に接続された半導体膜820、ゲート絶縁膜
と同一層の絶縁膜(図示せず)及びゲート電極807と
の間で形成される。また、ゲート電極807、第1層間
絶縁膜と同一の層(図示せず)及び電流供給線816で
形成される容量も保持容量として用いることが可能であ
る。
At this time, a storage capacitor is formed in a region 819. The storage capacitor 819 is connected to the current supply line 81
6, a semiconductor film 820 electrically connected to the gate insulating film 6, an insulating film (not shown) in the same layer as the gate insulating film, and the gate electrode 807. In addition, a capacitor formed by the gate electrode 807, the same layer (not shown) as the first interlayer insulating film, and the current supply line 816 can be used as a storage capacitor.

【0100】また、本実施例は実施例1または実施例5
と組み合わせることが可能である。
This embodiment corresponds to the first embodiment or the fifth embodiment.
It is possible to combine with

【0101】[実施例7]本実施例では実施例5または実
施例6に示したEL表示装置の回路構成例を図10に示
す。なお、本実施例ではデジタル駆動を行うための回路
構成を示す。本実施例では、ソース側駆動回路901、
画素部906及びゲート側駆動回路907を有してい
る。なお、本明細書中において、駆動回路とはソース側
処理回路およびゲート側駆動回路を含めた総称である。
[Embodiment 7] In this embodiment, FIG. 10 shows an example of a circuit configuration of the EL display device shown in Embodiment 5 or 6. Note that this embodiment shows a circuit configuration for performing digital driving. In the present embodiment, the source side driving circuit 901
A pixel portion 906 and a gate driver circuit 907 are provided. In this specification, a drive circuit is a generic term including a source-side processing circuit and a gate-side drive circuit.

【0102】ソース側駆動回路901は、シフトレジス
タ902、ラッチ(A)903、ラッチ(B)904、
バッファ905を設けている。なお、アナログ駆動の場
合はラッチ(A)、(B)の代わりにサンプリング回路
(トランスファゲート)を設ければ良い。また、ゲート
側駆動回路907は、シフトレジスタ908、バッファ
909を設けている。
The source side driving circuit 901 includes a shift register 902, a latch (A) 903, a latch (B) 904,
A buffer 905 is provided. In the case of analog driving, a sampling circuit (transfer gate) may be provided instead of the latches (A) and (B). The gate driver circuit 907 includes a shift register 908 and a buffer 909.

【0103】また、本実施例において、画素部906は
複数の画素を含み、その複数の画素にEL素子が設けら
れている。このとき、EL素子の陰極は電流制御TFT
のドレインに電気的に接続されていることが好ましい。
In this embodiment, the pixel portion 906 includes a plurality of pixels, and the plurality of pixels are provided with an EL element. At this time, the cathode of the EL element is a current control TFT.
It is preferable to be electrically connected to the drain.

【0104】これらソース側駆動回路901およびゲー
ト側駆動回路907は実施例2〜4で得られるnチャネ
ル型TFTまたはpチャネル型TFTで形成されてい
る。
The source side drive circuit 901 and the gate side drive circuit 907 are formed of the n-channel TFT or the p-channel TFT obtained in the second to fourth embodiments.

【0105】なお、図示していないが、画素部906を
挟んでゲート側駆動回路907の反対側にさらにゲート
側駆動回路を設けても良い。この場合、双方は同じ構造
でゲート配線を共有しており、片方が壊れても残った方
からゲート信号を送って画素部を正常に動作させるよう
な構成とする。
Although not shown, a gate-side drive circuit may be further provided on the side opposite to the gate-side drive circuit 907 with the pixel portion 906 interposed therebetween. In this case, both have the same structure and share a gate line, and a structure is adopted in which, even if one of them is broken, a gate signal is sent from the remaining one to operate the pixel portion normally.

【0106】また、本実施例は実施例1、実施例5また
は実施例6と組み合わせることが可能である。
This embodiment can be combined with the first embodiment, the fifth embodiment or the sixth embodiment.

【0107】[実施例8]本実施例では、画素部及び駆動
回路に使用するTFTを全て逆スタガ型TFTで構成し
たEL表示装置の例を図11に示す。
[Embodiment 8] In this embodiment, FIG. 11 shows an example of an EL display device in which TFTs used for a pixel portion and a driving circuit are all constituted by inverted staggered TFTs.

【0108】図11において、1001は基板ホルダ
ー、1002は金属基板、1003は固定部であり、ま
ず、実施の形態に従い、固定部1003で基板ホルダー
1001に固定した金属基板1002を用意する。次い
で、金属基板上に下地絶縁膜を形成する。
In FIG. 11, reference numeral 1001 denotes a substrate holder, 1002 denotes a metal substrate, and 1003 denotes a fixing portion. First, according to the embodiment, a metal substrate 1002 fixed to the substrate holder 1001 by the fixing portion 1003 is prepared. Next, a base insulating film is formed over the metal substrate.

【0109】次いで、下地絶縁膜上に単層構造または積
層構造を有するゲート配線(ゲート電極含む)1004
を形成する。ゲート配線1004の形成手段としては熱
CVD法、プラズマCVD法、減圧熱CVD法、蒸着
法、スパッタ法等を用いて10〜1000nm、好まし
くは30〜300nmの膜厚範囲の導電膜を形成した
後、公知のパターニング技術で形成する。また、ゲート
配線1004の材料としては、導電性材料または半導体
材料を主成分とする材料、例えばTa(タンタル)、M
o(モリブデン)、Ti(チタン)、W(タングステ
ン)、クロム(Cr)等の高融点金属材料、これら金属
材料とシリコンとの化合物であるシリサイド、N型又は
P型の導電性を有するポリシリコン等の材料、低抵抗金
属材料Cu(銅)、Al(アルミニウム)等を主成分と
する材料層を少なくとも一層有する構造であれば特に限
定されることなく用いることができる。
Next, a gate wiring (including a gate electrode) 1004 having a single-layer structure or a laminated structure is formed over the base insulating film.
To form As a means for forming the gate wiring 1004, a conductive film having a thickness in the range of 10 to 1000 nm, preferably 30 to 300 nm is formed by a thermal CVD method, a plasma CVD method, a low pressure thermal CVD method, an evaporation method, a sputtering method, or the like. , By a known patterning technique. As a material of the gate wiring 1004, a material mainly containing a conductive material or a semiconductor material, for example, Ta (tantalum), M
Refractory metal materials such as o (molybdenum), Ti (titanium), W (tungsten), chromium (Cr), silicide which is a compound of these metal materials and silicon, and polysilicon having N-type or P-type conductivity Any structure can be used without particular limitation as long as it has at least one material layer mainly composed of a material such as Cu (copper), Al (aluminum), or the like as a low-resistance metal material.

【0110】次いで、ゲート絶縁膜1005を形成す
る。
Next, a gate insulating film 1005 is formed.

【0111】次いで、非晶質半導体膜を成膜する。次い
で、非晶質半導体膜のレーザー結晶化処理を行い、結晶
質半導体膜を形成した後、得られた結晶質半導体膜を所
望の形状にパターニングして半導体層を形成する。次い
で、半導体層上に絶縁層1006を形成する。この絶縁
層1006は不純物元素の添加工程時にチャネル形成領
域を保護する。
Next, an amorphous semiconductor film is formed. Next, a laser crystallization treatment is performed on the amorphous semiconductor film to form a crystalline semiconductor film. After that, the obtained crystalline semiconductor film is patterned into a desired shape to form a semiconductor layer. Next, an insulating layer 1006 is formed over the semiconductor layer. This insulating layer 1006 protects a channel formation region in a step of adding an impurity element.

【0112】次いで、イオン注入法またはイオンドーピ
ング法を用い、半導体層にn型を付与する不純物元素ま
たはp型を付与する不純物元素を適宜、添加してLDD
領域やソース領域やドレイン領域を形成する不純物領域
を形成する。
Next, an impurity element imparting n-type or an impurity element imparting p-type is appropriately added to the semiconductor layer by ion implantation or ion doping, and LDD is performed.
An impurity region which forms a region, a source region, and a drain region is formed.

【0113】その後、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により層間絶縁膜を形成する。また、添加された不純
物元素は活性化処理を行う。ここでは、レーザー光の照
射を行った。レーザー光の照射に代えて、加熱処理で活
性化を行ってもよい。
Thereafter, an interlayer insulating film is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. The added impurity element is activated. Here, laser light irradiation was performed. Activation may be performed by heat treatment instead of laser light irradiation.

【0114】次いで、公知の技術を用いてソース領域ま
たはドレイン領域に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極を形成して逆スタガ
型のTFTを得る。
Next, after forming a contact hole reaching the source region or the drain region by using a known technique, a source electrode or a drain electrode is formed to obtain an inversely staggered TFT.

【0115】次いで、公知の技術を用いて水素化処理を
行い、全体を水素化してnチャネル型TFT及びpチャ
ネル型TFTが完成する。本実施例では比較的低温で行
うことが可能な水素プラズマを用いて水素化処理を行っ
た。
Next, hydrogenation is performed using a known technique, and the whole is hydrogenated to complete an n-channel TFT and a p-channel TFT. In this embodiment, the hydrogenation treatment is performed using hydrogen plasma which can be performed at a relatively low temperature.

【0116】次いで、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により第1層間絶縁膜1007を形成する。次いで、
公知の技術を用いて画素部のドレイン領域1000に達
するコンタクトホールを形成した後、第2層間絶縁膜1
008を形成する。次いで、公知の技術を用いて画素部
のドレイン領域1000に達するコンタクトホールを形
成した後、画素電極1009を形成する。次いで、画素
電極の両端にバンク1010を形成し、画素電極上にE
L層1011およびEL素子1012の陽極1013を
形成する。
Next, a first interlayer insulating film 1007 is formed using a silicon nitride film, a silicon nitride oxide film, or a silicon oxide film manufactured by a sputtering method. Then
After forming a contact hole reaching the drain region 1000 of the pixel portion by using a known technique, the second interlayer insulating film 1 is formed.
008 is formed. Next, after forming a contact hole reaching the drain region 1000 of the pixel portion by using a known technique, a pixel electrode 1009 is formed. Next, banks 1010 are formed at both ends of the pixel electrode, and E
The anode 1013 of the L layer 1011 and the EL element 1012 is formed.

【0117】図16において、素子形成基板となる金属
基板上にはNチャネル型TFT1014、Pチャネル型
TFT1015からなる駆動回路、Pチャネル型TFT
からなるスイッチングTFT1016およびNチャネル
型TFTからなる電流制御TFT1017が形成されて
いる。また、本実施例では、TFTはすべて逆スタガ型
TFTで形成されている。
In FIG. 16, a driving circuit including an N-channel TFT 1014 and a P-channel TFT 1015 and a P-channel TFT are formed on a metal substrate as an element forming substrate.
And a current control TFT 1017 formed of an N-channel TFT. Further, in this embodiment, all the TFTs are formed by inverted staggered TFTs.

【0118】また、スイッチングTFT1016はソー
ス領域およびドレイン領域の間に二つのチャネル形成領
域を有した構造(ダブルゲート構造)となっている。な
お、本実施例はダブルゲート構造に限定されることな
く、チャネル形成領域が一つ形成されるシングルゲート
構造もしくは三つ形成されるトリプルゲート構造であっ
ても良い。
The switching TFT 1016 has a structure (double gate structure) having two channel forming regions between a source region and a drain region. Note that this embodiment is not limited to the double gate structure, and may have a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

【0119】さらに、画素部及び駆動回路に含まれる素
子は全てパッシベーション膜(図示しない)で覆うこと
が好ましい。
Further, it is preferable that all elements included in the pixel portion and the driving circuit are covered with a passivation film (not shown).

【0120】以降の工程は、実施例1の工程に従って、
基板ホルダー1001を分離して、発光装置が完成す
る。
The subsequent steps are performed in accordance with the steps of Example 1.
The light emitting device is completed by separating the substrate holder 1001.

【0121】なお、本実施例は、実施例1、実施例6、
または実施例7と自由に組み合わせることが可能であ
る。
This embodiment is similar to the first embodiment, the sixth embodiment,
Alternatively, it can be freely combined with the seventh embodiment.

【0122】[実施例9]本実施例では、円偏光フィル
ムを用いずにEL発光装置の鏡面化を防ぐため、遮光膜
を設けた例を図12に示す。通常、ステンレス基板は反
射率が低いため、鏡面化しにくいが、研磨等により基板
表面を平坦化させた場合に鏡面化しやすい。
[Embodiment 9] In this embodiment, FIG. 12 shows an example in which a light-shielding film is provided without using a circularly polarizing film to prevent the EL light-emitting device from being mirror-finished. Normally, a stainless steel substrate has a low reflectance and is therefore hard to be mirror-finished, but it is easy to be mirror-finished when the substrate surface is flattened by polishing or the like.

【0123】基本的な構造は、第2層間絶縁膜(図7中
の608)に代えて遮光膜1108を設けた点以外は実
施例5と同一であり、詳細な説明はここでは省略する。
The basic structure is the same as that of the fifth embodiment except that a light-shielding film 1108 is provided instead of the second interlayer insulating film (608 in FIG. 7), and the detailed description is omitted here.

【0124】図12において、1102は基板ホルダ
ー、1103は固定部、1101は素子形成基板(薄い
金属基板)であり、その上にはnチャネル型TFTとp
チャネル型TFTからなる駆動回路1104と、pチャ
ネル型TFTからなるスイッチングTFTおよびnチャ
ネル型TFTからなる電流制御TFTを配置した画素部
1105が形成している。また、本実施例では、TFT
はすべてトップゲート型TFTで形成されている。
In FIG. 12, reference numeral 1102 denotes a substrate holder; 1103, a fixing portion; 1101, an element forming substrate (thin metal substrate);
A driving circuit 1104 including a channel TFT and a pixel portion 1105 in which a switching TFT including a p-channel TFT and a current control TFT including an n-channel TFT are provided. In the present embodiment, the TFT
Are all formed of top gate type TFTs.

【0125】nチャネル型TFTおよびpチャネル型T
FTの説明は実施例4を参照すれば良いので省略する。
また、スイッチングTFTはソース領域およびドレイン
領域の間に二つのチャネル形成領域を有した構造(ダブ
ルゲート構造)となっているpチャネル型TFTであ
る。なお、本実施例はダブルゲート構造に限定されるこ
となく、チャネル形成領域が一つ形成されるシングルゲ
ート構造もしくは三つ形成されるトリプルゲート構造で
あっても良い。
N-channel TFT and p-channel TFT
The description of the FT may be omitted because it is sufficient to refer to the fourth embodiment.
The switching TFT is a p-channel TFT having a structure (double gate structure) having two channel formation regions between a source region and a drain region. Note that this embodiment is not limited to the double gate structure, and may have a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

【0126】また、電流制御TFTのドレイン領域11
06の上には遮光膜1108が設けられる前に、第1層
間絶縁膜1107にコンタクトホールが設けられてい
る。これは遮光膜1108にコンタクトホールを形成す
る際に、エッチング工程を簡単にするためである。遮光
膜1108にはドレイン領域1106に到達するように
コンタクトホールが形成され、ドレイン領域1106に
接続された画素電極が設けられている。画素電極はEL
素子の陰極として機能する電極であり、周期表の1族も
しくは2族に属する元素を含む導電膜を用いて形成され
ている。本実施例では、リチウムとアルミニウムとの化
合物からなる導電膜を用いる。
The drain region 11 of the current control TFT is
A contact hole is provided in the first interlayer insulating film 1107 before the light-shielding film 1108 is provided on 06. This is to simplify the etching process when forming a contact hole in the light shielding film 1108. A contact hole is formed in the light-shielding film 1108 so as to reach the drain region 1106, and a pixel electrode connected to the drain region 1106 is provided. Pixel electrode is EL
An electrode that functions as a cathode of the element, and is formed using a conductive film containing an element belonging to Group 1 or 2 of the periodic table. In this embodiment, a conductive film made of a compound of lithium and aluminum is used.

【0127】遮光膜1108としては、可視光に対する
吸収係数の高い材料からなる薄膜を用いることができ
る。代表的には金属粒子もしくはカーボン粒子を分散さ
せた絶縁膜(好ましくは樹脂膜)、反射率の低い金属膜
(好ましくはチタン膜、窒化チタン膜、クロム膜、モリ
ブデン膜、タングステン膜、タンタル膜もしくは窒化タ
ンタル膜)または半導体膜を用いることができる。ここ
では、カーボン粒子を分散させた絶縁膜を用いた。
As the light-shielding film 1108, a thin film made of a material having a high absorption coefficient for visible light can be used. Typically, an insulating film (preferably a resin film) in which metal particles or carbon particles are dispersed, a metal film having a low reflectance (preferably a titanium film, a titanium nitride film, a chromium film, a molybdenum film, a tungsten film, a tantalum film, A tantalum nitride film) or a semiconductor film can be used. Here, an insulating film in which carbon particles are dispersed is used.

【0128】また、遮光膜1108を成膜する際のTF
Tの静電破壊を防ぐために、遮光膜17の比抵抗が1×
106〜1×1012Ωm(好ましくは1×108〜1×1
10Ωm)となるように金属粒子もしくはカーボン粒子
の添加量もしくは粒径を調節することは有効である。ま
た、ここでは第1層間絶縁膜1107上に遮光膜110
8を設けているが、遮光膜1108を可視光に対して透
明な樹脂膜と積層して用いても良い。
The TF used to form the light shielding film 1108
In order to prevent electrostatic breakdown of T, the specific resistance of the light shielding film 17 is 1 ×
10 6 to 1 × 10 12 Ωm (preferably 1 × 10 8 to 1 × 1
It is effective to adjust the addition amount or the particle size of the metal particles or the carbon particles so as to be 0 10 Ωm). Here, the light shielding film 110 is formed on the first interlayer insulating film 1107.
Although 8 is provided, the light shielding film 1108 may be laminated with a resin film transparent to visible light.

【0129】また、本実施例では、遮光膜を全面に形成
した例を示したが、適宜パターニングを行って選択的に
配置してもよい。なお、遮光膜の形成位置は特に限定さ
れず、発光素子に接して形成してもよいし、絶縁膜もし
くは導電膜を介して形成してもよい。
In this embodiment, the example in which the light-shielding film is formed on the entire surface is shown. However, the light-shielding film may be selectively disposed by performing appropriate patterning. Note that the position where the light-blocking film is formed is not particularly limited, and the light-blocking film may be formed in contact with the light-emitting element or may be formed through an insulating film or a conductive film.

【0130】こうして、図12の状態を得た後、実施例
1に従って得られる発光装置は、金属粒子もしくはカー
ボン粒子を分散させた絶縁膜からなる遮光膜1108の
表面で外光がある程度、吸収されて反射光が低減される
ため、外部の景色が観測面に映りにくい。従って、良好
な画質を得ることができる。また、高価な円偏光フィル
ムを用いないため、安価な発光装置とすることができ
る。
After the state shown in FIG. 12 is obtained, the light emitting device obtained according to the first embodiment absorbs external light to some extent on the surface of the light shielding film 1108 made of an insulating film in which metal particles or carbon particles are dispersed. Because the reflected light is reduced, the outside scene is hardly reflected on the observation surface. Therefore, good image quality can be obtained. Further, since an expensive circularly polarizing film is not used, an inexpensive light emitting device can be provided.

【0131】なお、本実施例は、実施例1乃至8のいず
れか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 8.

【0132】[実施例10]本実施例では、DLC膜
(具体的にはダイヤモンドライクカーボン膜)をパッシ
ベーション膜として本発明に適用した例を図14に示
す。
[Embodiment 10] In this embodiment, FIG. 14 shows an example in which a DLC film (specifically, a diamond-like carbon film) is applied to the present invention as a passivation film.

【0133】まず、実施例5に従って、EL層1416
および陽極1417までを形成する。ここで陽極141
7として亜鉛を含む酸化物導電膜、例えば、酸化亜鉛
(ZnO)、または酸化亜鉛に酸化ガリウムを添加した
酸化物導電膜、または酸化インジウムに2〜20[%]の
酸化亜鉛(ZnO)を含む酸化導電膜からなる透明導電
膜を用いる。この陽極を覆うパッシベーション膜141
8として膜厚2〜50nmのDLC膜を形成する。
First, according to the fifth embodiment, the EL layer 1416
And an anode 1417 are formed. Here, the anode 141
As 7, an oxide conductive film containing zinc, for example, zinc oxide (ZnO), an oxide conductive film obtained by adding gallium oxide to zinc oxide, or 2 to 20% of zinc oxide (ZnO) is contained in indium oxide. A transparent conductive film made of an oxide conductive film is used. Passivation film 141 covering this anode
As 8, a DLC film having a thickness of 2 to 50 nm is formed.

【0134】なお、DLC膜の成膜はECRプラズマC
VD法、RFプラズマCVD法、μ波プラズマCVD法
もしくはスパッタ法を用いればよい。DLC膜の特徴と
しては、1550cm-1くらいに非対称のピークを有
し、1300cm-1くらいに肩をもつラマンスペクトル
分布を有する。また、微小硬度計で測定した時に15〜
25GPaの硬度を示すという特徴をもつ。このような
炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板
の表面を保護する役割を持つ。こうして、外部からの水
分や酸素等のEL層の酸化による劣化を促す物質が侵入
することを防ぐことができる。従って、信頼性の高いE
L発光装置が得られる。
The DLC film is formed by ECR plasma C
VD, RF plasma CVD, microwave plasma CVD, or sputtering may be used. The characteristics of the DLC film has a peak of asymmetric about 1550 cm -1, a Raman spectrum distribution with a shoulder around 1300 cm -1. Also, when measured with a microhardness tester, 15 to
It has the characteristic of exhibiting a hardness of 25 GPa. Such a carbon film has a role of preventing intrusion of oxygen and water and protecting the surface of the resin substrate. In this way, it is possible to prevent a substance that promotes deterioration of the EL layer due to oxidation, such as moisture and oxygen, from entering from the outside. Therefore, a highly reliable E
An L light emitting device is obtained.

【0135】また、シール材1405によりカバー材1
404が貼り合わされている。なお、カバー材1404
とEL素子との間隔を確保するために樹脂膜からなるス
ペーサを設けても良い。そして、シール材1405の内
側の空間1407には窒素等の不活性気体が充填されて
いる。なお、シール材1405としてはエポキシ系樹脂
を用いるのが好ましい。また、シール材1405はでき
るだけ水分や酸素を透過しない材料であることが望まし
い。さらに、空間1407の内部に吸湿効果をもつ物質
や酸化を防止する効果をもつ物質を含有させても良い。
Further, the cover material 1405 is
404 is pasted. The cover material 1404
A spacer made of a resin film may be provided to secure an interval between the light emitting device and the EL element. The space 1407 inside the sealing material 1405 is filled with an inert gas such as nitrogen. Note that an epoxy resin is preferably used for the sealant 1405. It is preferable that the sealant 1405 be a material that does not transmit moisture or oxygen as much as possible. Further, a substance having a moisture absorbing effect or a substance having an effect of preventing oxidation may be contained in the space 1407.

【0136】また、ここではカバー材1404を構成す
るプラスチック基板の材料としてFRP(Fiberglass-R
einforced Plastics)、PVF(ポリビニルフロライ
ド)、マイラー、ポリエステルまたはアクリルを用いる
ことができる。
In this case, FRP (Fiberglass-R) is used as the material of the plastic substrate forming the cover member 1404.
einforced Plastics), PVF (polyvinyl fluoride), mylar, polyester or acrylic.

【0137】また、シール材1405を用いてカバー材
1404を接着した後、さらに側面(露呈面)またはカ
バー材を覆うようにDLC膜1419を設ける。ここ
で、外部入力端子(FPC)が設けられる部分にDLC
膜が成膜されないように注意することが必要である。マ
スクを用いてDLC膜が成膜されないようにしてもよい
し、CVD装置でマスキングテープとして用いるテフロ
ン(登録商標)等のテープで外部入力端子部分を覆うこ
とでDLC膜が成膜されないようにしてもよい。
After bonding the cover material 1404 using the seal material 1405, a DLC film 1419 is further provided so as to cover the side surface (exposed surface) or the cover material. Here, DLC is provided in a portion where the external input terminal (FPC) is provided.
Care must be taken not to form a film. The DLC film may not be formed using a mask, or the DLC film may be prevented from being formed by covering the external input terminal portion with a tape such as Teflon (registered trademark) used as a masking tape in a CVD apparatus. Is also good.

【0138】以上のような構造でEL素子を空間140
7に封入することにより、EL素子を外部から完全に遮
断することができ、外部から水分や酸素等のEL層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置を得ることができ
る。
With the above structure, the EL element is
By encapsulating the EL element in the EL element, the EL element can be completely shut off from the outside, and it is possible to prevent a substance such as moisture or oxygen, which promotes the deterioration of the EL layer from being oxidized, from entering from the outside. Therefore, a highly reliable light-emitting device can be obtained.

【0139】なお、本実施例は、実施例1乃至9のいず
れか一と自由に組み合わせることが可能である。
Note that this embodiment can be freely combined with any one of Embodiments 1 to 9.

【0140】[実施例11]本実施例では、実施例10
と異なり、陽極としてITO(酸化インジウム酸化スズ
合金)からなる透明導電膜を用いた場合の例を図15
(A)に示す。
[Embodiment 11] In this embodiment, the tenth embodiment will be described.
Unlike FIG. 15, an example in which a transparent conductive film made of ITO (indium tin oxide alloy) is used as the anode is shown in FIG.
It is shown in (A).

【0141】まず、実施例5に従って、EL層および陽
極までを形成する。ここで陽極としてITO(酸化イン
ジウム酸化スズ合金)からなる透明導電膜を用いた場
合、DLC膜を積層形成しにくい。そこで、本実施例で
は、有機樹脂膜からなるシール材をバッファとして形成
した後、膜厚2〜50nmのDLC膜を用いる。なお、
図15(A)に示すように基板1500の裏面を含む全
面にDLC膜1501を設ける。ただし、全面に限定さ
れないことは言うまでもなく、シール材を用いて発光素
子を完全に覆った後、少なくともDLC膜をシール材の
表面(露呈面)に設ければよい。ここで、外部入力端子
(FPC)が設けられる部分にDLC膜が成膜されない
ように注意することが必要である。マスクを用いてDL
C膜が成膜されないようにしてもよいし、CVD装置で
マスキングテープとして用いるテフロン(登録商標)等
のテープで外部入力端子部分を覆うことでDLC膜が成
膜されないようにしてもよい。
First, an EL layer and an anode are formed in accordance with the fifth embodiment. Here, when a transparent conductive film made of ITO (indium tin oxide alloy) is used as the anode, it is difficult to form a DLC film by lamination. Therefore, in this embodiment, a DLC film having a film thickness of 2 to 50 nm is used after a sealing material made of an organic resin film is formed as a buffer. In addition,
As shown in FIG. 15A, a DLC film 1501 is provided over the entire surface including the back surface of the substrate 1500. However, it is needless to say that the light-emitting element is not limited to the entire surface, and after the light-emitting element is completely covered with the sealing material, at least the DLC film may be provided on the surface (exposed surface) of the sealing material. Here, care must be taken so that the DLC film is not formed in a portion where the external input terminal (FPC) is provided. DL using mask
The C film may not be formed, or the DLC film may not be formed by covering the external input terminal portion with a tape such as Teflon (registered trademark) used as a masking tape in a CVD apparatus.

【0142】こうして、陽極としてITOを用いてもD
LC膜でパッシベーションすることができる。
Thus, even if ITO is used as the anode, D
It can be passivated with an LC film.

【0143】なお、本実施例は、実施例1乃至9のいず
れか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 9.

【0144】[実施例12]本実施例では、EL発光装
置の端面にDLC膜を設ける例を図15(B)に示す。
[Embodiment 12] In this embodiment, an example in which a DLC film is provided on an end surface of an EL light emitting device is shown in FIG.

【0145】固定基板を貼りつけた後、EL発光装置の
端面は、固定基板を貼りつけるために用いたシール材が
露出した構造となっている。
After attaching the fixed substrate, the end face of the EL light emitting device has a structure in which the sealing material used for attaching the fixed substrate is exposed.

【0146】本実施例では、このシール材を通過して外
部からの水分や酸素等のEL層の酸化による劣化を促す
物質が侵入することを防ぐものである。そのため、端面
にシール材1512を覆うDLC膜1511を形成す
る。
In this embodiment, it is possible to prevent a substance such as moisture or oxygen, which promotes deterioration of the EL layer from being oxidized, from entering through the sealing material. Therefore, a DLC film 1511 covering the sealing material 1512 is formed on the end face.

【0147】また、図15(B)に示したように、基板
1510上に形成した発光素子をシール材1512で覆
った後、第1のDLC膜1511で覆い、さらにカバー
材1513を接着材1515で貼り合わせ、周縁部に第
2のDLC膜1516を形成して接着材を覆う構成とし
てもよい。接着材1515の内側の空間1514には窒
素等の不活性気体を充填すればよい。さらに、空間15
14の内部に吸湿効果をもつ物質や酸化を防止する効果
をもつ物質を含有させても良い。
As shown in FIG. 15B, after the light emitting element formed on the substrate 1510 is covered with a sealing material 1512, it is covered with a first DLC film 1511, and the cover material 1513 is further covered with an adhesive material 1515. And a second DLC film 1516 may be formed on the periphery to cover the adhesive. The space 1514 inside the adhesive 1515 may be filled with an inert gas such as nitrogen. Furthermore, space 15
A substance having a moisture absorbing effect or a substance having an effect of preventing oxidation may be contained in the interior of the substrate.

【0148】こうすることでさらに外部からの水分や酸
素等のEL層の酸化による劣化を促す物質が侵入するこ
とを防ぐことができる。従って、信頼性の高い発光装置
が得られる。
By doing so, it is possible to further prevent the intrusion of a substance which promotes deterioration of the EL layer due to oxidation, such as moisture or oxygen, from the outside. Therefore, a highly reliable light emitting device can be obtained.

【0149】また、可視光に対して透明あるいは半透明
な導電膜を画素電極に用いた場合、画素電極と接する絶
縁膜、即ちTFTを覆う絶縁膜として、可視光に対する
吸収係数の高い材料からなる薄膜(遮光膜)を用いるこ
とが好ましい。代表的には金属粒子もしくはカーボン粒
子を分散させた絶縁膜(好ましくは樹脂膜)が挙げられ
る。このような構成とした場合、外光は遮光膜に達した
際に遮光膜に殆ど吸収され、反射光は問題とならない程
度にまで低減されるので、高価な円偏光フィルムを用い
なくともよい。
When a conductive film transparent or translucent to visible light is used for the pixel electrode, the insulating film in contact with the pixel electrode, that is, the insulating film covering the TFT is made of a material having a high absorption coefficient for visible light. It is preferable to use a thin film (light shielding film). A typical example is an insulating film (preferably a resin film) in which metal particles or carbon particles are dispersed. In such a configuration, external light is almost absorbed by the light-shielding film when it reaches the light-shielding film, and the reflected light is reduced to a level that does not cause a problem. Therefore, it is not necessary to use an expensive circularly polarizing film.

【0150】なお、端面だけでなく全面を覆うようにD
LC膜を形成してもよい。ただし、引き出し電極となる
箇所に形成しないようにマスクを設けて形成することが
必要である。
It should be noted that D
An LC film may be formed. However, it is necessary to provide a mask so that it is not formed at a position to be an extraction electrode.

【0151】また、本実施例では、基板ホルダーを除去
した後、DLC膜を形成した例を示したが、DLC膜を
形成した後、基板ホルダーを除去してもよい。
In this embodiment, the example in which the DLC film is formed after removing the substrate holder is described. However, the substrate holder may be removed after forming the DLC film.

【0152】なお、本実施例は、実施例1乃至11のい
ずれか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 11.

【0153】[実施例13]本実施例では、素子形成基
板上に設けられた駆動回路上に乾燥材を配置する例を示
す。
[Embodiment 13] This embodiment shows an example in which a drying agent is arranged on a drive circuit provided on an element forming substrate.

【0154】実施例5に従って陽極を形成した後、乾燥
材を駆動回路上に配置してから固定基板で封止する。駆
動回路上に乾燥材を配置しても表示される画像には影響
ない。
After forming the anode according to the fifth embodiment, the drying agent is placed on the drive circuit and then sealed with a fixed substrate. Placing the drying agent on the drive circuit does not affect the displayed image.

【0155】乾燥材としては、粉体状の吸水性物質(例
えば酸化バリウム)を他の素材と複合化させてフィルム
状、または固体状として配置すればよい。あるいは、あ
る位置に粉体状の吸水性物質を水分透過性のシートで封
止する方法を用いればよい。
As the drying material, a powdery water-absorbing substance (for example, barium oxide) may be compounded with another material and disposed in a film or solid state. Alternatively, a method of sealing a powdery water-absorbing substance at a certain position with a moisture-permeable sheet may be used.

【0156】こうすることで、外部からの水分や酸素等
のEL層の酸化による劣化を防ぐことができる。従っ
て、信頼性の高いEL発光装置が得られる。
By doing so, it is possible to prevent the EL layer from being deteriorated due to oxidation of moisture or oxygen from the outside. Therefore, a highly reliable EL light emitting device can be obtained.

【0157】なお、本実施例は、実施例1乃至12のい
ずれか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 12.

【0158】[実施例14]本実施例は実施例13と異
なり、画素部に配置されるバンク上またはバンクに吸水
性物質を含ませる例である。
[Embodiment 14] This embodiment differs from the embodiment 13 in that a water-absorbing substance is contained on or in a bank arranged in the pixel portion.

【0159】実施例5に従い、画素電極を形成した後、
バンクとなる材料層を形成する。この材料層には吸水性
物質を含ませて乾燥材の役目を果たすようにする。また
は、バンク上に乾燥材を設けた積層構造とする。
According to the fifth embodiment, after forming the pixel electrodes,
A material layer to be a bank is formed. This material layer contains a water-absorbing substance so as to serve as a desiccant. Alternatively, a laminated structure in which a drying material is provided on a bank is employed.

【0160】次いで、画素電極上にEL層およびEL素
子の陽極を形成する。
Next, an EL layer and an anode of an EL element are formed on the pixel electrode.

【0161】こうすることで、外部からの水分や酸素等
のEL層の酸化による劣化を防ぐことができる。従っ
て、信頼性の高いEL発光装置が得られる。
By doing so, it is possible to prevent deterioration of the EL layer due to oxidation of moisture or oxygen from the outside. Therefore, a highly reliable EL light emitting device can be obtained.

【0162】なお、本実施例は、実施例1乃至12のい
ずれか一と自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 12.

【0163】[実施例15]マスク数の低減された実施
例5の作製方法を用いた場合、同一基板上に複雑な集積
回路(メモリ、CPU、D/Aコンバータ等)を形成す
ることが困難である。従って、メモリ、CPU、D/A
コンバータ等を備えたICチップを、COG(chip on
glass)方式やTAB(tape automated bonding)方式
で実装する。本実施例では、ICチップにメモリ回路を
形成し、COG方式で実装する例を示す。
[Embodiment 15] When the manufacturing method of Embodiment 5 in which the number of masks is reduced is used, it is difficult to form a complicated integrated circuit (memory, CPU, D / A converter, etc.) on the same substrate. It is. Therefore, memory, CPU, D / A
COG (chip on chip)
(glass) or TAB (tape automated bonding). In this embodiment, an example in which a memory circuit is formed in an IC chip and mounted by a COG method will be described.

【0164】図13(A)にICチップ1209を実装
したEL表示装置の上面図を示す。
FIG. 13A is a top view of an EL display device on which an IC chip 1209 is mounted.

【0165】点線で示された1201は画素部、120
2はソース側駆動回路、1203はゲート側駆動回路、
1209はICチップである。また、1204は固定基
板、1205は第1シール材、1206は第2シール材
である。
Reference numeral 1201 shown by a dotted line denotes a pixel portion;
2 is a source side drive circuit, 1203 is a gate side drive circuit,
1209 is an IC chip. Reference numeral 1204 denotes a fixed substrate, 1205 denotes a first sealing material, and 1206 denotes a second sealing material.

【0166】なお、1207はソース側駆動回路120
2及びゲート側駆動回路1203に入力される信号を伝
送するための配線であり、外部入力端子となるFPC
(フレキシブルプリントサーキット)1208からビデ
オ信号やクロック信号を受け取る。なお、ここではFP
Cしか図示されていないが、このFPCにはプリント配
線基盤(PWB)が取り付けられていても良い。
Note that reference numeral 1207 denotes a source side driving circuit 120.
2 and a wiring for transmitting a signal input to the gate side driving circuit 1203, and an FPC which is an external input terminal.
(Flexible print circuit) 1208 receives a video signal and a clock signal. Note that here, FP
Although only C is shown, a printed wiring board (PWB) may be attached to this FPC.

【0167】また、図13(B)はICチップを実装し
たEL表示装置の断面の一部を示した図である。
FIG. 13B is a diagram showing a part of a cross section of an EL display device on which an IC chip is mounted.

【0168】金属基板1301上にはEL素子を含む画
素部1302、引出線1306、接続配線及び入出力端
子1207が設けられている。固定基板1303は第1
シール材1304で金属基板1301と接着されてい
る。
On a metal substrate 1301, a pixel portion 1302 including an EL element, a lead 1306, a connection wiring, and an input / output terminal 1207 are provided. The fixed substrate 1303 is the first
It is bonded to a metal substrate 1301 with a sealant 1304.

【0169】また、接続配線及び入出力端子1207の
一方の端にはFPC1208が異方性導電材で接着され
ている。異方性導電材は樹脂1315と表面にAuなど
がメッキされた数十〜数百μm径の導電性粒子1314
から成り、導電性粒子1314により接続配線及び入出
力端子1207とFPC1208に形成された配線13
13とが電気的に接続されている。ICチップ1209
も同様に異方性導電材で金属基板に接着され、樹脂13
11中に混入された導電性粒子1310により、ICチ
ップ1209に設けられた入出力端子1309と引出線
1306または接続配線及び入出力端子1207と電気
的に接続されている。
An FPC 1208 is bonded to one end of the connection wiring and the input / output terminal 1207 with an anisotropic conductive material. The anisotropic conductive material is a resin 1315 and conductive particles 1314 having a diameter of several tens to several hundreds μm and plated with Au on the surface.
, Connecting wires and input / output terminals 1207 formed by conductive particles 1314 and wires 13 formed on the FPC 1208.
13 are electrically connected. IC chip 1209
Similarly, a resin 13 is bonded to a metal substrate with an anisotropic conductive material.
The input / output terminal 1309 provided on the IC chip 1209 and the lead wire 1306 or the connection wiring and the input / output terminal 1207 are electrically connected to each other by the conductive particles 1310 mixed in the semiconductor chip 11.

【0170】ICチップの実装方法は図13を基にした
方法に限定されるものではなく、ここで説明した以外に
も公知のCOG方法やワイヤボンディング方法、或いは
TAB方法を用いることが可能である。
The mounting method of the IC chip is not limited to the method based on FIG. 13, and a known COG method, wire bonding method, or TAB method can be used other than the method described here. .

【0171】[実施例16]本発明を実施して形成され
た駆動回路や画素部は様々な電気光学装置(アクティブ
マトリクス型液晶ディスプレイ、アクティブマトリクス
型ELディスプレイ、アクティブマトリクス型ECディ
スプレイ)に用いることができる。即ち、それら電気光
学装置を表示部に組み込んだ電子機器全てに本発明を実
施できる。
[Embodiment 16] A drive circuit and a pixel portion formed by carrying out the present invention are used for various electro-optical devices (active matrix type liquid crystal display, active matrix type EL display, active matrix type EC display). Can be. That is, the present invention can be applied to all electronic devices in which the electro-optical device is incorporated in the display unit.

【0172】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴ
ーグル型ディスプレイ)、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末(モバ
イルコンピュータ、携帯電話または電子書籍等)などが
挙げられる。それらの一例を図16及び図17に示す。
Examples of such electronic equipment include a video camera, a digital camera, a head mounted display (goggle type display), a car navigation, a car stereo, a personal computer, a portable information terminal (a mobile computer, a mobile phone, an electronic book, etc.) Is mentioned. Examples of these are shown in FIGS.

【0173】図16(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を表示部2
003に適用することができる。
FIG. 16A shows a personal computer, which includes a main body 2001, an image input section 2002, and a display section 20.
03, a keyboard 2004 and the like. Display unit 2 of the present invention
003 can be applied.

【0174】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102に適用することが
できる。
FIG. 16B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The present invention can be applied to the display portion 2102.

【0175】図16(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205に適用
できる。
FIG. 16C shows a mobile computer (mobile computer) including a main body 2201, a camera section 2202, an image receiving section 2203, operation switches 2204, a display section 2205, and the like. The present invention can be applied to the display portion 2205.

【0176】図16(D)はゴーグル型ディスプレイで
あり、本体2301、表示部2302、アーム部230
3等を含む。本発明は表示部2302に適用することが
できる。
FIG. 16D shows a goggle type display, which includes a main body 2301, a display section 2302, and an arm section 230.
3 and so on. The present invention can be applied to the display portion 2302.

【0177】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402に適用
することができる。
FIG. 16E shows a player using a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402.

【0178】図16(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本発
明を表示部2502に適用することができる。
FIG. 16F shows a digital camera, which includes a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, an image receiving section (not shown), and the like. The present invention can be applied to the display portion 2502.

【0179】図17(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ290
6、画像入力部(CCD、イメージセンサ等)2907
等を含む。本発明を表示部2904に適用することがで
きる。
FIG. 17A shows a mobile phone,
01, audio output unit 2902, audio input unit 2903, display unit 2904, operation switch 2905, antenna 290
6. Image input unit (CCD, image sensor, etc.) 2907
And so on. The present invention can be applied to the display portion 2904.

【0180】図17(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003に適用す
ることができる。
FIG. 17B shows a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, and an antenna 3006.
And so on. The present invention can be applied to the display units 3002 and 3003.

【0181】図17(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。ちな
みに図17(C)に示すディスプレイは中小型または大
型のもの、例えば5〜20インチの画面サイズのもので
ある。また、このようなサイズの表示部を形成するため
には、基板の一辺が1mのものを用い、多面取りを行っ
て量産することが好ましい。
FIG. 17C shows a display, which includes a main body 3101, a support 3102, a display portion 3103, and the like.
The present invention can be applied to the display portion 3103. Incidentally, the display shown in FIG. 17C is of a small, medium or large size, for example, a screen size of 5 to 20 inches. In addition, in order to form a display portion having such a size, it is preferable to use a substrate having a side of 1 m and mass-produce it by performing multi-paneling.

【0182】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。特に、本発明は、装置が小型である場合において有
利であり、上記携帯情報端末の軽量化に有用である。ま
た、本実施例の電子機器は実施例1〜15のどのような
組み合わせからなる構成を用いても実現することができ
る。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in various fields. In particular, the present invention is advantageous when the device is small, and is useful for reducing the weight of the portable information terminal. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 15.

【0183】[0183]

【発明の効果】本発明により金属基板からなるフレキシ
ブルなフィルム上に発光素子を形成して軽量、かつ安価
な発光装置を提供することができる。
According to the present invention, it is possible to provide a light-weight and inexpensive light-emitting device by forming a light-emitting element on a flexible film made of a metal substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 基板ホルダーに基板を固定する工程を示す
図。
FIG. 1 is a view showing a step of fixing a substrate to a substrate holder.

【図2】 作製工程を示す図。FIG. 2 illustrates a manufacturing process.

【図3】 結晶質半導体膜の作製方法を説明する図。FIG. 3 illustrates a method for manufacturing a crystalline semiconductor film.

【図4】 結晶質半導体膜の作製方法を説明する図。FIG. 4 illustrates a method for manufacturing a crystalline semiconductor film.

【図5】 CMOS回路を作製する工程を説明する
図。
FIG. 5 illustrates a process for manufacturing a CMOS circuit.

【図6】 CMOS回路を作製する工程を説明する
図。
FIG. 6 illustrates a process for manufacturing a CMOS circuit.

【図7】 EL表示装置の駆動回路及び画素部の断面
構造図。
FIG. 7 is a cross-sectional structural view of a driving circuit and a pixel portion of an EL display device.

【図8】 EL表示装置の上面図及び断面図。FIG. 8 is a top view and a cross-sectional view of an EL display device.

【図9】 EL表示装置の画素の上面図及び回路図。FIG. 9 is a top view and a circuit diagram of a pixel in an EL display device.

【図10】 デジタル駆動のEL表示装置の回路ブロッ
ク図。
FIG. 10 is a circuit block diagram of a digitally driven EL display device.

【図11】 EL表示装置の駆動回路及び画素部の断面
構造図。
FIG. 11 is a cross-sectional structural view of a driving circuit and a pixel portion of an EL display device.

【図12】 EL表示装置の駆動回路及び画素部の断面
構造図。
FIG. 12 is a cross-sectional structural view of a driver circuit and a pixel portion of an EL display device.

【図13】 EL表示装置の上面図及び断面の一部を示
す図。
13A and 13B are a top view and a part of a cross section of an EL display device.

【図14】 EL表示装置の上面図及び断面の一部を示
す図。
14A and 14B are a top view and a part of a cross section of an EL display device.

【図15】 EL表示装置の断面の一部を示す図。FIG. 15 illustrates a part of a cross section of an EL display device.

【図16】 電子機器の一例を示す図。FIG. 16 illustrates an example of an electronic device.

【図17】 電子機器の一例を示す図。FIG. 17 illustrates an example of an electronic device.

【図18】 従来例を示す図。FIG. 18 is a diagram showing a conventional example.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】金属表面を有する基板上に絶縁膜と、該絶
縁膜上に発光素子とを有し、 前記発光素子は、陽極、陰極、並びに前記陽極と前記陰
極との間に挟まれたEL材料とを備えたことを特徴とす
る発光装置。
An insulating film is provided on a substrate having a metal surface, and a light-emitting element is provided on the insulating film. The light-emitting element is sandwiched between an anode, a cathode, and the anode and the cathode. A light-emitting device comprising an EL material.
【請求項2】金属表面を有する基板上に絶縁膜と、該絶
縁膜上に発光素子とを有し、 前記発光素子は、陽極、陰極、並びに前記陽極と前記陰
極との間に挟まれたEL材料とを備え、前記陰極に接し
て、または絶縁膜もしくは導電膜を介して、遮光膜が設
けられたことを特徴とする発光装置。
2. An insulating film on a substrate having a metal surface and a light emitting element on the insulating film, wherein the light emitting element is sandwiched between an anode, a cathode, and the anode and the cathode. A light-emitting device comprising: an EL material; and a light-shielding film provided in contact with the cathode or through an insulating film or a conductive film.
【請求項3】請求項1または請求項2において、前記金
属表面を有する基板は、耐熱性金属基板であることを特
徴とする発光装置。
3. The light emitting device according to claim 1, wherein the substrate having a metal surface is a heat-resistant metal substrate.
【請求項4】請求項3において、前記耐熱性基板の厚さ
は5μm〜30μmであることを特徴とする発光装置。
4. The light emitting device according to claim 3, wherein said heat resistant substrate has a thickness of 5 μm to 30 μm.
【請求項5】請求項1乃至4のいずれか一において、前
記金属表面を有する基板の表面粗さの最大高さ
(Rmax)は、1μm以下であることを特徴とする発光
装置。
5. The light emitting device according to claim 1, wherein a maximum height (R max ) of a surface roughness of the substrate having the metal surface is 1 μm or less.
【請求項6】請求項1乃至5のいずれか一において、前
記金属表面を有する基板の表面に存在する凸部の曲率半
径は、1μm以上であることを特徴とする発光装置。
6. The light emitting device according to claim 1, wherein a radius of curvature of a convex portion present on the surface of the substrate having the metal surface is 1 μm or more.
【請求項7】請求項1乃至6のいずれか一に記載された
発光装置とは、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ、カーナビゲーション、パーソナルコ
ンピュータ、携帯情報端末であることを特徴とする発光
装置。
7. The light emitting device according to claim 1, wherein the light emitting device is a video camera, a digital camera, a goggle type display, a car navigation, a personal computer, or a portable information terminal. apparatus.
【請求項8】金属表面を有する基板の端部を曲げて基板
ホルダーと固定する工程と、 前記金属表面を有する基板上に絶縁膜を形成する工程
と、 前記絶縁膜の上に発光素子を形成する工程と、 前記基板ホルダーを分離する工程と、を有することを特
徴とする発光装置の作製方法。
8. A step of bending an end of a substrate having a metal surface to fix it to a substrate holder; a step of forming an insulating film on the substrate having the metal surface; and forming a light emitting element on the insulating film. And a step of separating the substrate holder.
【請求項9】請求項8において、前記固定する工程は真
空中で行うことを特徴とする発光装置の作製方法。
9. The method for manufacturing a light emitting device according to claim 8, wherein said fixing step is performed in a vacuum.
【請求項10】請求項8または請求項9において、前記
固定する工程は室温〜400℃で行うことを特徴とする
発光装置の作製方法。
10. The method for manufacturing a light emitting device according to claim 8, wherein the step of fixing is performed at room temperature to 400 ° C.
【請求項11】請求項8乃至10のいずれか一におい
て、前記基板ホルダーの端部は曲面を有していることを
特徴とする発光装置の作製方法。
11. The method for manufacturing a light emitting device according to claim 8, wherein an end of said substrate holder has a curved surface.
【請求項12】請求項8乃至11のいずれか一におい
て、前記基板ホルダーは、前記金属表面を有する基板と
同じ熱膨張係数を有することを特徴とする発光装置の作
製方法。
12. The method according to claim 8, wherein the substrate holder has the same coefficient of thermal expansion as the substrate having the metal surface.
【請求項13】請求項8乃至12のいずれか一におい
て、前記金属表面を有する基板は、耐熱性金属基板であ
ることを特徴とする発光装置の作製方法。
13. The method for manufacturing a light-emitting device according to claim 8, wherein the substrate having a metal surface is a heat-resistant metal substrate.
【請求項14】請求項13において、前記耐熱性金属基
板の厚さは5μm〜30μmであることを特徴とする発
光装置の作製方法。
14. The method according to claim 13, wherein the thickness of the heat-resistant metal substrate is 5 μm to 30 μm.
【請求項15】請求項8乃至14のいずれか一におい
て、前記基板ホルダーは、ステンレス、セラミックス、
またはAl23からなることを特徴とする発光装置の作
製方法。
15. The substrate holder according to claim 8, wherein the substrate holder is made of stainless steel, ceramics,
Alternatively, a method for manufacturing a light-emitting device, comprising Al 2 O 3 .
【請求項16】請求項15において、前記基板ホルダー
の厚さは500μm〜1000μmであることを特徴と
する発光装置の作製方法。
16. The method according to claim 15, wherein the thickness of the substrate holder is 500 μm to 1000 μm.
JP2001236793A 2000-08-04 2001-08-03 Method for manufacturing light emitting device Expired - Fee Related JP4566475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001236793A JP4566475B2 (en) 2000-08-04 2001-08-03 Method for manufacturing light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000236881 2000-08-04
JP2000-236881 2000-08-04
JP2001236793A JP4566475B2 (en) 2000-08-04 2001-08-03 Method for manufacturing light emitting device

Publications (3)

Publication Number Publication Date
JP2002117971A true JP2002117971A (en) 2002-04-19
JP2002117971A5 JP2002117971A5 (en) 2008-07-10
JP4566475B2 JP4566475B2 (en) 2010-10-20

Family

ID=26597372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001236793A Expired - Fee Related JP4566475B2 (en) 2000-08-04 2001-08-03 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP4566475B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093576A (en) * 2000-09-19 2002-03-29 Semiconductor Energy Lab Co Ltd Luminescence equipment and its producing method
JP2004014227A (en) * 2002-06-05 2004-01-15 Hitachi Ltd Organic electroluminescent display device
JP2006047592A (en) * 2004-08-03 2006-02-16 Fuji Photo Film Co Ltd Substrate with shading film, substrate with shading film for electroluminescence display, and electroluminescence display using substrate with shading film
KR100683715B1 (en) 2004-11-29 2007-02-20 삼성에스디아이 주식회사 Flat display device and manufacturing method thereof
KR100688359B1 (en) 2005-11-29 2007-03-02 삼성에스디아이 주식회사 Organic light emitting display
KR100719553B1 (en) 2005-06-29 2007-05-17 삼성에스디아이 주식회사 A flat display device and manufacturing method thereof and thin film transistor substrate
KR100719554B1 (en) 2005-07-06 2007-05-17 삼성에스디아이 주식회사 Flat panel display apparatus and method of manufacturing the same
KR100748309B1 (en) * 2006-02-10 2007-08-09 삼성에스디아이 주식회사 Organic light-emitting display device and method for fabricating the same
WO2008050923A1 (en) * 2006-10-24 2008-05-02 Lg Electronics Inc. Electroluminescent device and the substrate therefor and method of making the same
US7550771B2 (en) 2006-04-06 2009-06-23 Mitsubishi Electric Corporation Thin film transistor, manufacturing method thereof, and active matrix display apparatus
JP2009163088A (en) * 2008-01-09 2009-07-23 Seiko Epson Corp Electro-optical device and electronic device
US7675074B2 (en) 2002-05-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device including a lamination layer
US7854640B2 (en) 2000-08-04 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US8138996B2 (en) 2002-05-31 2012-03-20 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus with overlapping electrode and power source line
JP2014163991A (en) * 2013-02-21 2014-09-08 Japan Display Inc Display device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016040766A (en) * 2014-08-11 2016-03-24 キヤノン株式会社 Light-emitting device
JP2016136529A (en) * 2016-03-22 2016-07-28 株式会社半導体エネルギー研究所 Light-emitting device
US9542888B2 (en) 2012-10-19 2017-01-10 Japan Display Inc. Display apparatus
US10043989B2 (en) 2011-12-23 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259994A (en) * 1987-04-15 1988-10-27 株式会社リコー Thin film light emitting device
JPH08124679A (en) * 1994-10-25 1996-05-17 Ibm Japan Ltd Electroluminescent device
JPH10261487A (en) * 1997-03-18 1998-09-29 Sanyo Electric Co Ltd Organic electroluminescent element and manufacture thereof
JPH10312883A (en) * 1997-05-12 1998-11-24 Matsushita Electric Ind Co Ltd Organic electroluminescent element
JPH10321369A (en) * 1997-03-19 1998-12-04 Fuji Photo Film Co Ltd Electroluminescent device
JP2000098930A (en) * 1998-06-10 2000-04-07 Matsushita Electric Ind Co Ltd Display device
JP2000113976A (en) * 1998-10-07 2000-04-21 Tdk Corp Organic el element
JP2000180893A (en) * 1998-12-18 2000-06-30 Sony Corp Electro-optical device, driving substrate for the same and production thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63259994A (en) * 1987-04-15 1988-10-27 株式会社リコー Thin film light emitting device
JPH08124679A (en) * 1994-10-25 1996-05-17 Ibm Japan Ltd Electroluminescent device
JPH10261487A (en) * 1997-03-18 1998-09-29 Sanyo Electric Co Ltd Organic electroluminescent element and manufacture thereof
JPH10321369A (en) * 1997-03-19 1998-12-04 Fuji Photo Film Co Ltd Electroluminescent device
JPH10312883A (en) * 1997-05-12 1998-11-24 Matsushita Electric Ind Co Ltd Organic electroluminescent element
JP2000098930A (en) * 1998-06-10 2000-04-07 Matsushita Electric Ind Co Ltd Display device
JP2000113976A (en) * 1998-10-07 2000-04-21 Tdk Corp Organic el element
JP2000180893A (en) * 1998-12-18 2000-06-30 Sony Corp Electro-optical device, driving substrate for the same and production thereof

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7854640B2 (en) 2000-08-04 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2002093576A (en) * 2000-09-19 2002-03-29 Semiconductor Energy Lab Co Ltd Luminescence equipment and its producing method
JP4583568B2 (en) * 2000-09-19 2010-11-17 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015019074A (en) * 2002-05-13 2015-01-29 株式会社半導体エネルギー研究所 Semiconductor device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US8476623B2 (en) 2002-05-15 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US9118025B2 (en) 2002-05-15 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7675074B2 (en) 2002-05-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device including a lamination layer
US8659012B2 (en) 2002-05-15 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8129715B2 (en) 2002-05-15 2012-03-06 Semiconductor Energy Labratory Co., Ltd. Light emitting device
US8743025B2 (en) 2002-05-31 2014-06-03 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus
US8138996B2 (en) 2002-05-31 2012-03-20 Seiko Epson Corporation Electro-optical device, method of manufacturing the same, and electronic apparatus with overlapping electrode and power source line
JP2004014227A (en) * 2002-06-05 2004-01-15 Hitachi Ltd Organic electroluminescent display device
JP2006047592A (en) * 2004-08-03 2006-02-16 Fuji Photo Film Co Ltd Substrate with shading film, substrate with shading film for electroluminescence display, and electroluminescence display using substrate with shading film
KR100683715B1 (en) 2004-11-29 2007-02-20 삼성에스디아이 주식회사 Flat display device and manufacturing method thereof
KR100719553B1 (en) 2005-06-29 2007-05-17 삼성에스디아이 주식회사 A flat display device and manufacturing method thereof and thin film transistor substrate
KR100719554B1 (en) 2005-07-06 2007-05-17 삼성에스디아이 주식회사 Flat panel display apparatus and method of manufacturing the same
US8030844B2 (en) 2005-07-06 2011-10-04 Samsung Mobile Display Co., Ltd. Flat panel display and method of manufacturing the same
US7863810B2 (en) 2005-11-29 2011-01-04 Samsung Mobile Display Co., Ltd. Organic light emitting display device
KR100688359B1 (en) 2005-11-29 2007-03-02 삼성에스디아이 주식회사 Organic light emitting display
US7692381B2 (en) 2006-02-10 2010-04-06 Samsung Mobile Display Co., Ltd. Organic light emitting display device with a metal substrate and method for fabricating the same
KR100748309B1 (en) * 2006-02-10 2007-08-09 삼성에스디아이 주식회사 Organic light-emitting display device and method for fabricating the same
US7550771B2 (en) 2006-04-06 2009-06-23 Mitsubishi Electric Corporation Thin film transistor, manufacturing method thereof, and active matrix display apparatus
WO2008050923A1 (en) * 2006-10-24 2008-05-02 Lg Electronics Inc. Electroluminescent device and the substrate therefor and method of making the same
JP2009163088A (en) * 2008-01-09 2009-07-23 Seiko Epson Corp Electro-optical device and electronic device
US10043989B2 (en) 2011-12-23 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US10541372B2 (en) 2011-12-23 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9542888B2 (en) 2012-10-19 2017-01-10 Japan Display Inc. Display apparatus
US10096283B2 (en) 2012-10-19 2018-10-09 Japan Display Inc. Display apparatus
US10573239B2 (en) 2012-10-19 2020-02-25 Japan Display Inc. Display apparatus
US11004394B2 (en) 2012-10-19 2021-05-11 Japan Display Inc. Display apparatus
US11568810B2 (en) 2012-10-19 2023-01-31 Japan Display Inc. Display apparatus
US11908409B2 (en) 2012-10-19 2024-02-20 Japan Display Inc. Display apparatus
JP2014163991A (en) * 2013-02-21 2014-09-08 Japan Display Inc Display device
JP2016040766A (en) * 2014-08-11 2016-03-24 キヤノン株式会社 Light-emitting device
JP2016136529A (en) * 2016-03-22 2016-07-28 株式会社半導体エネルギー研究所 Light-emitting device

Also Published As

Publication number Publication date
JP4566475B2 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
US6956324B2 (en) Semiconductor device and manufacturing method therefor
JP4566475B2 (en) Method for manufacturing light emitting device
US6740938B2 (en) Transistor provided with first and second gate electrodes with channel region therebetween
US7534700B2 (en) Method of fabricating a semiconductor device having a film in contact with a debonded layer
JP4149168B2 (en) Light emitting device
JP5542261B2 (en) Method for manufacturing semiconductor device
JP4906022B2 (en) Active matrix EL display device and electronic device
JP2001195015A (en) Electronic device
JP2012053469A (en) Active matrix el display device
JP6622893B2 (en) Light emitting device
JP2002083689A (en) Luminescence device
JP5127103B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP2003031587A (en) Semiconductor device and manufacturing method therefor
JP4781082B2 (en) Method for manufacturing semiconductor device
JP4809544B2 (en) Light emitting device
JP4986351B2 (en) Semiconductor device
JP4267394B2 (en) Peeling method and manufacturing method of semiconductor device
JP4079655B2 (en) Semiconductor device and manufacturing method thereof
JP4149443B2 (en) Light emitting device
JP4302357B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees