JP2002111228A - Multilayer interconnection board and its manufacturing method - Google Patents

Multilayer interconnection board and its manufacturing method

Info

Publication number
JP2002111228A
JP2002111228A JP2000294744A JP2000294744A JP2002111228A JP 2002111228 A JP2002111228 A JP 2002111228A JP 2000294744 A JP2000294744 A JP 2000294744A JP 2000294744 A JP2000294744 A JP 2000294744A JP 2002111228 A JP2002111228 A JP 2002111228A
Authority
JP
Japan
Prior art keywords
insulating layer
green sheet
wiring board
multilayer wiring
zno
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000294744A
Other languages
Japanese (ja)
Other versions
JP4610066B2 (en
Inventor
Yoshitake Terashi
吉健 寺師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000294744A priority Critical patent/JP4610066B2/en
Publication of JP2002111228A publication Critical patent/JP2002111228A/en
Application granted granted Critical
Publication of JP4610066B2 publication Critical patent/JP4610066B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer interconnection board that can be laminated without sacrificing the characteristics of at least two different insulating layers even if a conductor wiring layer containing a low-resistance metal is formed while achieving fine wiring by inhibiting shrinkage in the direction of the inside of the lamination surface of the insulating layer. SOLUTION: A first insulating layer 2 made of a first glass ceramic composition, and a second insulating layer 3 made of a second inorganic composition that differs from the first insulating layer 2, are laminated, a conductor wiring layer is formed on or in the laminate, ZnO is contained in the first glass ceramic composition and/or the second inorganic composition, and a package (multilayer interconnection board) 1 for accommodating semiconductor devices that is larger than the content of ZnO at the interface between the first and second insulating layers 2 and 3 and larger than the content of ZnO in the first glass ceramic composition and/or the second inorganic composition is created.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低抵抗金属からな
る導体配線層を具備する多層配線基板に関するものであ
り、特に、焼成による面内方向の収縮を抑制した多層配
線基板およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board having a conductor wiring layer made of a low-resistance metal, and more particularly to a multilayer wiring board in which shrinkage in an in-plane direction due to firing is suppressed and a method for manufacturing the same. Things.

【0002】[0002]

【従来技術】従来より、異なる組成のグリーンシートを
積層して焼成することにより異なる特性の絶縁層を積層
してなる多層配線基板が提案されている。例えば、特開
平7−312511号公報では、高誘電率層と低誘電率
層との間に、厚みが0.1〜0.3mmで両者の構成成
分を含む中間層を1層介装して、高誘電率層と低誘電率
層との界面での基板の反りや層間剥離を防止できること
が記載されている。
2. Description of the Related Art Hitherto, a multilayer wiring board has been proposed in which green sheets having different compositions are stacked and fired to form insulating layers having different characteristics. For example, in Japanese Patent Application Laid-Open No. 7-325511, one intermediate layer having a thickness of 0.1 to 0.3 mm and containing both components is interposed between a high dielectric constant layer and a low dielectric constant layer. It describes that warping and delamination of a substrate at an interface between a high dielectric layer and a low dielectric layer can be prevented.

【0003】また、特開平6−283380号公報で
は、絶縁層と誘電体層とを積層する際に、いずれか焼結
温度が高い一方の層を焼結させた後、該焼結体に他方の
層を形成するためのグリーンシートを積層して焼成した
多層配線基板が記載されている。
In Japanese Patent Application Laid-Open No. Hei 6-283380, when laminating an insulating layer and a dielectric layer, one of the layers having a higher sintering temperature is sintered and then the other is added to the sintered body. Describes a multilayer wiring board in which green sheets for forming the above-mentioned layers are laminated and fired.

【0004】一方、上記のような多層配線基板は、焼成
によってグリーンシートが面(グリーンシート積層面)
内およびグリーンシート厚み方向に収縮するものであっ
たが、最近、導体配線層の高密度化が求められ、これに
伴い、多層配線基板において絶縁層の面(絶縁層積層
面)内方向での焼成による収縮を抑制することが図られ
ている。
On the other hand, in the multilayer wiring board as described above, the green sheet is fired by firing (green sheet laminated surface).
However, in recent years, it has been required to increase the density of the conductor wiring layer, and with this, the multilayer wiring board has been required to have a contraction in the inward direction of the insulating layer (insulating layer laminated surface). It is intended to suppress shrinkage due to firing.

【0005】例えば、特開平6−97656号公報で
は、ホウケイ酸鉛ガラスとアルミナとの混合物からなる
第1のグリーンシートと、コージェライト等の無機酸化
物からなる第2のグリーンシートの表面に銀や銅等の導
体ペーストを塗布して積層し、900℃で第1の焼成を
行った後に1000℃で第2の焼成を行うことによっ
て、グリーンシートの焼成に伴う面内方向の収縮率を抑
制できることが記載されている。
For example, Japanese Patent Application Laid-Open No. 6-97656 discloses that a first green sheet made of a mixture of lead borosilicate glass and alumina and a second green sheet made of an inorganic oxide such as cordierite have silver on the surface. By applying and laminating a conductor paste such as copper or copper, and performing the first baking at 900 ° C. and then performing the second baking at 1000 ° C., the in-plane shrinkage rate accompanying the baking of the green sheet is suppressed. It states that it can.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た特開平6−97656号公報の第2のグリーンシート
としてコージェライト等の無機組成物を用いた多層配線
基板では、第1の焼成温度において第1のグリーンシー
ト中に存在するガラス成分の第2のグリーンシート側へ
の拡散、移動が充分でなく、第1のグリーンシートと第
2のグリーンシートとは部分的に接着される結果、焼結
した第1の絶縁層と第2の絶縁層との積層面に未接着部
分が生じて耐湿性が低下したり、使用時の衝撃や温度サ
イクルによってクラックや剥離等が発生する恐れがあっ
た。
However, in the multilayer wiring board using an inorganic composition such as cordierite as the second green sheet of the above-mentioned Japanese Patent Application Laid-Open No. 6-97656, the first green sheet has the first firing temperature at the first firing temperature. The glass component present in the green sheet does not sufficiently diffuse and move to the second green sheet side, and the first green sheet and the second green sheet are partially adhered to each other, resulting in sintering. There is a possibility that an unbonded portion may be formed on the lamination surface of the first insulating layer and the second insulating layer to lower the moisture resistance, and that cracks or peeling may occur due to an impact or temperature cycle during use.

【0007】従って、本発明の目的は、絶縁層の積層面
内方向の収縮を抑制して微細配線化が可能であるととも
に、低抵抗金属を含有する導体配線層を形成しても異な
る2種以上の絶縁層の特性を損なうことなく積層できる
多層配線基板およびその製造方法を提供することにあ
る。
Accordingly, an object of the present invention is to reduce the in-plane shrinkage of the insulating layer to achieve fine wiring, and to form a conductor wiring layer containing a low-resistance metal. It is an object of the present invention to provide a multilayer wiring board which can be laminated without deteriorating the characteristics of the insulating layer and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明者は、上記課題に
対して検討した結果、第1のガラスセラミック組成物お
よび/または第2の無機組成物中にZnOを含有せし
め、焼成温度、焼成時間を制御した2段階の焼成を行う
ことによって、2段階焼成によりZnOが特異的に拡
散、移動する結果、前記第1の絶縁層と前記第2の絶縁
層との間に、前記第1のガラスセラミック組成物および
/または前記第2の無機組成物中のZnOの含有量より
もZnOの含有量が多い領域を存在させて、各絶縁層の
特性を維持したまま、絶縁層間の部分的な剥離等を発生
させることなく積層面内方向の収縮を抑制して異種材料
の積層体を焼成した多層配線基板を作製できることを知
見した。
Means for Solving the Problems As a result of studying the above problems, the present inventor has found that ZnO is contained in the first glass ceramic composition and / or the second inorganic composition, and the firing temperature and the firing temperature are changed. By performing the two-stage firing with controlled time, ZnO is specifically diffused and moved by the two-stage firing, so that the first insulating layer and the second insulating layer are located between the first insulating layer and the second insulating layer. A region where the content of ZnO is larger than the content of ZnO in the glass ceramic composition and / or the second inorganic composition is present, and while maintaining the characteristics of each insulating layer, a partial area between the insulating layers is maintained. It has been found that it is possible to manufacture a multilayer wiring board in which a laminate of different materials is baked while suppressing shrinkage in the lamination plane direction without causing separation or the like.

【0009】すなわち、本発明の多層配線基板は、第1
のガラスセラミック組成物からなる第1の絶縁層と、前
記第1の絶縁層とは異なる第2の無機組成物からなる第
2の絶縁層とを積層し、該積層体の表面および/または
内部に導体配線層を形成してなる多層配線基板であっ
て、前記第1のガラスセラミック組成物および/または
前記第2の無機組成物中にZnOを含有するとともに、
前記第1の絶縁層と前記第2の絶縁層との界面における
ZnOの含有量が、前記第1のガラスセラミック組成物
および/または前記第2の無機組成物中のZnOの含有
量よりも多いことを特徴とするものである。
That is, the multilayer wiring board of the present invention has a first
A first insulating layer made of a glass-ceramic composition and a second insulating layer made of a second inorganic composition different from the first insulating layer, and the surface and / or inside of the stacked body are laminated. A multilayer wiring board formed by forming a conductive wiring layer on the first glass ceramic composition and / or the second inorganic composition, wherein ZnO is contained in the first glass ceramic composition and / or the second inorganic composition.
The content of ZnO at the interface between the first insulating layer and the second insulating layer is larger than the content of ZnO in the first glass ceramic composition and / or the second inorganic composition. It is characterized by the following.

【0010】ここで、前記ZnOの含有量が多い領域の
幅が80μm以下であることが望ましく、また、前記第
1の絶縁層と前記第2の絶縁層との室温から400℃に
おける平均熱膨張係数の差が1×10-6/℃以下である
こと、前記第1の絶縁層と前記第2の絶縁層との誘電率
の差が2以下であること、前記第1の絶縁層と前記第2
の絶縁層との10GHzにおける誘電損失がいずれも2
0×10-4以下であることが望ましい。
Here, the width of the region containing a large amount of ZnO is desirably 80 μm or less, and the average thermal expansion of the first insulating layer and the second insulating layer from room temperature to 400 ° C. The difference in coefficient is 1 × 10 −6 / ° C. or less, the difference in permittivity between the first insulating layer and the second insulating layer is 2 or less, and the difference between the first insulating layer and the Second
Dielectric loss at 10 GHz with the insulating layer of
Desirably, it is 0 × 10 −4 or less.

【0011】また、前記第1の絶縁層と前記第2の絶縁
層との積層体の表面から複数の絶縁層にわたって凹部を
形成してなること、前記導体配線層が金属箔からなるこ
とが望ましい。
[0011] Further, it is desirable that a concave portion is formed over a plurality of insulating layers from the surface of the laminate of the first insulating layer and the second insulating layer, and that the conductive wiring layer is made of metal foil. .

【0012】さらに、前記第2の絶縁層が、Zn、Ti
およびBを含有すること、前記第1の絶縁層が、Si、
Al、MO(Mはアルカリ土類金属)を含むガラスを含
有することが望ましい。
Further, the second insulating layer is made of Zn, Ti
And B, wherein the first insulating layer comprises Si,
It is desirable to contain glass containing Al and MO (M is an alkaline earth metal).

【0013】また、本発明の多層配線基板の製造方法
は、第1のガラスセラミック組成物からなる第1のグリ
ーンシートを作製する工程と、前記第1のガラスセラミ
ック組成物よりも高い温度で焼結する第2の無機組成物
からなる第2のグリーンシートを作製する工程と、前記
第1のグリーンシートおよび/または前記第2のグリー
ンシートの表面に導体配線層を形成する工程と、該第1
のグリーンシートと前記第2のグリーンシートとを積層
する工程と、該積層体を第1のグリーンシートが焼結
し、前記第2のグリーンシートが焼結しない第1の焼成
温度で0.5時間以上焼成した後、第2のグリーンシー
トが焼結する第2の焼成温度で2時間以下の時間焼成す
る工程を具備するとともに、前記第1のガラスセラミッ
ク組成物および/または前記第2の無機組成物中にZn
Oを含有することを特徴とするものである。
[0013] The method for manufacturing a multilayer wiring board according to the present invention comprises the steps of: forming a first green sheet made of the first glass-ceramic composition; and firing at a higher temperature than the first glass-ceramic composition. Forming a second green sheet made of a second inorganic composition to be bonded; forming a conductive wiring layer on the surface of the first green sheet and / or the second green sheet; 1
Laminating the green sheet and the second green sheet, and sintering the laminate at a first firing temperature at which the first green sheet is sintered and the second green sheet is not sintered. A step of firing at a second firing temperature at which the second green sheet sinters for at least 2 hours after firing for at least 2 hours, and wherein the first glass ceramic composition and / or the second inorganic material are sintered. Zn in the composition
It is characterized by containing O.

【0014】ここで、前記第1の焼成温度と前記第2の
焼成温度との差が50〜150℃であることが望まし
い。
Here, it is desirable that the difference between the first firing temperature and the second firing temperature is 50 to 150 ° C.

【0015】また、前記第1のガラスセラミック組成物
の軟化点が500〜900℃であること、前記積層体の
焼成による面内方向の収縮率が5%以下であることが望
ましい。
It is desirable that the first glass ceramic composition has a softening point of 500 to 900 ° C. and a shrinkage in the in-plane direction due to firing of the laminate is 5% or less.

【0016】さらに、前記第1のグリーンシートと前記
第2のグリーンシートとの積層体の表面から複数の絶縁
層にわたって凹部を形成することが望ましい。
Further, it is desirable that a recess is formed from the surface of the laminate of the first green sheet and the second green sheet to a plurality of insulating layers.

【0017】また、前記導体配線層の形成方法が、前記
第1のグリーンシートおよび/または第2のグリーンシ
ートの表面に金属箔からなる導体配線層を被着する方法
であることが望ましい。
It is preferable that the method of forming the conductive wiring layer is a method of applying a conductive wiring layer made of a metal foil on the surface of the first green sheet and / or the second green sheet.

【0018】[0018]

【発明の実施の形態】本発明の多層配線基板の製造方法
についての一例について説明する。 (第1のグリーンシート)まず、第1のグリーンシート
を作製するには、ガラス原料とセラミック原料とを混合
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of a method for manufacturing a multilayer wiring board according to the present invention will be described. (First Green Sheet) First, to prepare a first green sheet, a glass raw material and a ceramic raw material are mixed.

【0019】上記ガラス原料としては、平均粒径0.5
〜10μm、特に1〜3μmのホウケイ酸系ガラス、ア
ルカリ珪酸系ガラス、シリカガラス等の粉末が好適であ
り、中でもガラスの拡散速度を制御する点で、Si
2、Al23、MO(Mはアルカリ土類金属)を含む
ガラスを特に主成分として含有することが望ましい。な
お、アルカリ土類金属(M)としては、Mg、Ca、S
r、Baから選ばれる少なくとも1種が使用可能である
が、特に、ガラスの軟化点の調整の点で、アルカリ土類
金属(M)としては、Mg、Ca、Srから選ばれる少
なくとも1種からなることが望ましい。
The above glass material has an average particle size of 0.5
Powders such as borosilicate glass, alkali silicate glass, and silica glass having a thickness of 10 to 10 μm, particularly 1 to 3 μm are preferable.
It is desirable that glass containing O 2 , Al 2 O 3 , and MO (M is an alkaline earth metal) be contained as a main component. In addition, as the alkaline earth metal (M), Mg, Ca, S
At least one selected from the group consisting of r and Ba can be used. In particular, in terms of adjusting the softening point of glass, the alkaline earth metal (M) is selected from at least one selected from the group consisting of Mg, Ca and Sr. It is desirable to become.

【0020】また、ガラスの軟化点の調整、絶縁層の誘
電損失の低減、誘電率や熱膨張係数の調整等の点で、ガ
ラス中にはZnO、B23がガラス総量に対して、酸化
物換算量でそれぞれ0〜20重量%、特に1〜10重量
%の割合で含有されていてもよい。また、それ以外に、
CuO、TiO2、Fe23、Co34、P25の不純
物がガラス総量に対して、酸化物換算による総量で0.
1重量%以下の含まれていてもよく、さらに、PbO、
Bi23、アルカリ金属(Li、Na、K)の含有量は
酸化物換算による総量で0.1重量%以下、特に0.0
5重量%以下であることが望ましい。
Further, ZnO and B 2 O 3 are contained in the glass in terms of adjustment of the softening point of the glass, reduction of the dielectric loss of the insulating layer, and adjustment of the dielectric constant and the coefficient of thermal expansion. Each may be contained in a proportion of 0 to 20% by weight, particularly 1 to 10% by weight in terms of oxide. Also, besides that,
The total amount of impurities of CuO, TiO 2 , Fe 2 O 3 , Co 3 O 4 , and P 2 O 5 in terms of oxide relative to the total amount of glass is 0.1%.
1% by weight or less, and further, PbO,
The contents of Bi 2 O 3 and alkali metals (Li, Na, K) are 0.1% by weight or less in total as oxides, particularly 0.0% by weight.
It is desirable that the content be 5% by weight or less.

【0021】また、ZnOの拡散を制御する点、絶縁層
の積層面内方向の収縮率を抑制する点、酸化性雰囲気あ
るいは非酸化性雰囲気中での脱バインダ特性を良くする
点、成分の拡散を制御する点で、ガラス原料の軟化点
は、500〜950℃、特に、700〜950℃、さら
に800〜920℃であることが望ましい。
Also, the point of controlling the diffusion of ZnO, the point of suppressing the shrinkage ratio of the insulating layer in the laminating plane direction, the point of improving the binder removal characteristics in an oxidizing atmosphere or a non-oxidizing atmosphere, and the diffusion of components. In order to control the softening point, the softening point of the glass raw material is desirably 500 to 950 ° C, preferably 700 to 950 ° C, and more preferably 800 to 920 ° C.

【0022】さらに、上述した観点および熱膨張係数、
誘電率、誘電損失、抗折強度等の点から、ガラス原料と
しては、SiO2を40〜46重量%、Al23を26
〜32重量%、ZnOを5〜10重量%、MgOを7〜
14重量%、B23を4〜15重量%との割合で含有す
るガラスや、SiO2を46〜54重量%、Al23
2〜9重量%、CaOを21〜30重量%、MgOを1
4〜25重量%との割合で含有し、後述するような結晶
相を析出可能な結晶化ガラスが最適である。
Further, the above-mentioned viewpoint and thermal expansion coefficient,
From the viewpoints of dielectric constant, dielectric loss, bending strength, etc., as a glass raw material, 40 to 46% by weight of SiO 2 and 26% of Al 2 O 3
~ 32 wt%, ZnO 5-10 wt%, MgO 7 ~
14 wt%, the B 2 O 3 or glass containing a ratio of 4 to 15 wt%, a SiO 2 46-54 wt%, the Al 2 O 3 2 to 9 wt%, the CaO 21 to 30 wt% , MgO 1
A crystallized glass containing 4 to 25% by weight and capable of precipitating a crystal phase as described later is optimal.

【0023】(ガラセラのフィラー)一方、セラミック
原料としては、例えば、平均粒径0.5〜15μm、さ
らに1〜10μm、さらには1.5〜8μmの酸化物、
窒化物または炭化物粉末からなり、特に、Al23、S
iO2、MgTiO3、CaTiO3、SrTiO3、コー
ジェライト、エンスタタイト、フォルステライト、ステ
アタイト、ウイレマイト、ZnTiO3、Zn2Ti
4、ディオプサイド、ZrO2、MgO、AlN、Si
C、Si34の群から選ばれる少なくとも1種を主成分
とすることが望ましい。
(Gillera filler) On the other hand, as ceramic raw materials, for example, oxides having an average particle size of 0.5 to 15 μm, further 1 to 10 μm, further 1.5 to 8 μm,
Consisting of nitride or carbide powder, especially Al 2 O 3 , S
iO 2, MgTiO 3, CaTiO 3 , SrTiO 3, cordierite, enstatite, forsterite, steatite, willemite, ZnTiO 3, Zn 2 Ti
O 4 , diopside, ZrO 2 , MgO, AlN, Si
It is desirable that at least one selected from the group consisting of C and Si 3 N 4 be the main component.

【0024】また、上述したガラス原料とフィラー成分
であるセラミック原料との混合比率は、ガラス原料40
〜80重量%、特に50〜70重量%と、セラミック原
料20〜60重量%、特に30〜50重量%との比率か
らなることが望ましい。
The mixing ratio of the above-mentioned glass raw material and the ceramic raw material as the filler component is such that the glass raw material 40
It is desirable that the ratio be from 80 to 80% by weight, especially 50 to 70% by weight, and from 20 to 60% by weight, especially 30 to 50% by weight of the ceramic raw material.

【0025】(第2のグリーンシート)他方、第2のグ
リーンシートを作製するには、例えば、平均粒径0.5
〜15μm、さらに1〜10μm、さらには3〜8μm
で、1050℃以下、特に1000℃以下、さらには1
000℃より低い温度で90%以上に緻密化が可能なセ
ラミック原料、またはガラス原料とセラミック原料とを
準備する。
(Second Green Sheet) On the other hand, to produce the second green sheet, for example, an average particle size of 0.5
1515 μm, further 1-10 μm, further 3-8 μm
And 1050 ° C or less, particularly 1000 ° C or less,
A ceramic raw material or a glass raw material and a ceramic raw material that can be densified to 90% or more at a temperature lower than 000 ° C. are prepared.

【0026】具体的なセラミック原料としては、特に、
Zn、MgおよびTiを含む(Zn,Mg)TiO3
表されるイルメナイト結晶相、(Zn,Mg)2TiO4
で表されるスピネル型結晶相および(Zn,Mg)2
iO4で表されるウイレマイト型結晶相の群から選ばれ
る少なくとも1種を析出可能な原料粉末、例えば、Zn
O、TiO2、MgOの各酸化物粉末、またはZnTi
3、Zn2TiO4、MgTiO3、Mg2TiO4、Mg
SiO3、Mg2SiO4、ZnSiO3、Zn2SiO4
CaTiO3等の複合酸化物、さらには焼成過程で酸化
物を形成しうる炭酸塩、酢酸塩、硝酸塩等のセラミック
粉末が使用可能である。
As specific ceramic raw materials,
Ilmenite crystal phase represented by (Zn, Mg) TiO 3 containing Zn, Mg and Ti, (Zn, Mg) 2 TiO 4
And the (Zn, Mg) 2 S
Raw material powder capable of precipitating at least one selected from the group of the willemite type crystal phase represented by iO 4 , for example, Zn
O, TiO 2 , MgO oxide powder, or ZnTi
O 3 , Zn 2 TiO 4 , MgTiO 3 , Mg 2 TiO 4 , Mg
SiO 3 , Mg 2 SiO 4 , ZnSiO 3 , Zn 2 SiO 4 ,
Composite oxides such as CaTiO 3 , and ceramic powders such as carbonates, acetates, and nitrates that can form oxides during the firing process can be used.

【0027】また、特に1050℃以下、さらに100
0℃以下、さらには1000℃より低い温度で焼結体を
相対密度95%以上に緻密化させるため、第1の絶縁層
と第2の絶縁層との接着性を高めるため、中間層内にボ
イドが発生することを抑制するために、上記セラミック
粉末に加えて、B23粉末を0.05〜20重量%、特
に3〜10重量%の割合で添加することが望ましい。
Also, in particular, 1050 ° C. or less,
In order to densify the sintered body to a relative density of 95% or more at a temperature of 0 ° C. or lower, and even lower than 1000 ° C., to improve the adhesion between the first insulating layer and the second insulating layer, to prevent the voids are generated in addition to the ceramic powder, B 2 O 3 powder 0.05 to 20% by weight, it is desirable to add a proportion of particularly 3 to 10 wt%.

【0028】(ZnO成分)ここで、本発明によれば、
前記第1のガラスセラミック組成物および/または前記
第2の無機組成物中にZnOを含有することが重要であ
り、これによって、各層中に存在するZnO成分が特異
的に第1の絶縁層と第2の絶縁層との界面に拡散、移動
して両者を強固に接合することができる結果、第1の絶
縁層と第2の絶縁層との拘束力が高く、界面で剥離等の
発生がない優れた積層体および多層配線基板を作製でき
る。なお、ZnO成分は、上記拡散、移動の容易性の点
で絶縁層をなすセラミックス中マトリックスとして存在
することが望ましい。
(ZnO component) Here, according to the present invention,
It is important that ZnO is contained in the first glass ceramic composition and / or the second inorganic composition, so that the ZnO component present in each layer specifically differs from the first insulating layer. As a result of diffusion and movement to the interface with the second insulating layer, which can firmly join the two, the binding force between the first insulating layer and the second insulating layer is high, and peeling or the like occurs at the interface. A superior laminate and multilayer wiring board can be manufactured. The ZnO component desirably exists as a matrix in the ceramics forming the insulating layer in view of the above-mentioned ease of diffusion and movement.

【0029】また、ZnO成分が第1のガラスセラミッ
ク組成物中に存在する場合には、第1の焼成温度にて第
1のグリーンシートが焼結する際にガラスセラミック組
成物中のZnOを含むガラス成分が第2のグリーンシー
トとの積層界面で多くなることによって、第1および第
2のグリーンシートの密着力および拘束力を高める作用
をなす。一方、ZnO成分が第2のガラスセラミック組
成物中に存在する場合には、第1の焼成温度にて第1の
絶縁層を焼成した後第2の焼成温度にて第2のグリーン
シートが焼結する際に、第2の無機組成物中のZnO成
分が、前記第1の焼成温度で生じたガラスと結合するよ
うに前記ガラスが多い領域に選択的に拡散、移動するこ
とにより、第1および第2の絶縁層間に両者よりもZn
O成分の多い領域が存在するとともに、第1および第2
の絶縁層間で剥離することを防止できる。
When the ZnO component is present in the first glass ceramic composition, when the first green sheet is sintered at the first firing temperature, the ZnO component is contained in the glass ceramic composition. When the glass component increases at the lamination interface with the second green sheet, the glass component has an effect of increasing the adhesion force and the binding force of the first and second green sheets. On the other hand, when the ZnO component is present in the second glass ceramic composition, the first insulating layer is fired at the first firing temperature, and then the second green sheet is fired at the second firing temperature. At the time of binding, the ZnO component in the second inorganic composition selectively diffuses and moves to a region where the glass is large so as to bond with the glass generated at the first firing temperature. Between the second insulating layer and Zn
While there are regions where the O component is high, the first and second regions
Can be prevented from being separated between the insulating layers.

【0030】上記セラミック原料以外にも、コージエラ
イト、フォルステライト、エンスタタイト、クオーツ、
ディオプサイド、スライソナイト、アノーサイト、Sr
TiO3、チタニア等のセラミック原料や、軟化点が9
50〜1050℃のガラスを、特に60〜90重量%
と、上記のようなセラミック原料を、特に10〜40重
量%との比率で混合した混合物が使用可能である。
In addition to the above ceramic raw materials, cordierite, forsterite, enstatite, quartz,
Diopside, Slyisonite, Anorthite, Sr
Ceramic raw materials such as TiO 3 and titania, and softening point of 9
50 to 1050 ° C. glass, especially 60 to 90% by weight
And a mixture obtained by mixing the above ceramic raw materials at a ratio of 10 to 40% by weight.

【0031】(グリーンシートの作製)上記それぞれの
原料粉末に対して、所望により、有機バインダ、分散剤
および溶媒を添加、混合してそれぞれスラリーを作製し
た後、ドクターブレード法、カレンダーロール法、プレ
ス成形法、圧延法等によって第1のグリーンシートおよ
び第2のグリーンシートをそれぞれ作製する。グリーン
シートの厚みは150〜250μmであることが望まし
い。
(Preparation of Green Sheet) An organic binder, a dispersant and a solvent are added to each of the raw material powders, if desired, and mixed to form slurries. A first green sheet and a second green sheet are formed by a molding method, a rolling method, and the like. The thickness of the green sheet is desirably 150 to 250 μm.

【0032】そして、これらグリーンシートに所望によ
りスルーホールを形成した後、該スルーホール内に低抵
抗金属を特に主成分として含有する導体ペーストを充填
する。また、グリーンシートの表面には前記金属ペース
トを用いてスクリーン印刷法、グラビア印刷法によって
印刷することによって、低抵抗金属を含有する導体配線
層を形成してもよいが、望ましくは、微細で寸法精度の
よい導体配線層を形成する点で、純度99%以上の低抵
抗金属からなる金属箔を用いて導体配線層を形成するこ
とが望ましい。
After forming through holes as desired in these green sheets, the through holes are filled with a conductive paste containing a low-resistance metal as a main component. The surface of the green sheet may be printed with the metal paste by a screen printing method or a gravure printing method to form a conductive wiring layer containing a low-resistance metal. From the viewpoint of forming an accurate conductor wiring layer, it is desirable to form the conductor wiring layer using a metal foil made of a low-resistance metal having a purity of 99% or more.

【0033】ここで、低抵抗金属としては、Cu、A
g、Pb、Sn、Al、NiおよびCoの群から選ばれ
る少なくとも1種が挙げられるが、特に抵抗が低い点で
CuまたはAgを主成分とすることが望ましく、さらに
絶縁層中への金属のマイグレーション(拡散)が小さい
Cuを主成分として含有することが望ましい。
Here, as the low resistance metal, Cu, A
At least one selected from the group consisting of g, Pb, Sn, Al, Ni and Co is cited, but it is desirable to use Cu or Ag as a main component particularly in terms of low resistance, It is desirable to contain Cu having a small migration (diffusion) as a main component.

【0034】なお、上記金属箔を用いて前記グリーンシ
ート表面に導体配線層を形成するには、まず、樹脂シー
トに金属箔を貼り付け、レジスト等を用いてエッチング
することにより導体配線パターンに加工した後、前記グ
リーンシート表面の所定位置に前記導体配線パターンを
転写することによって所定のパターンの導体配線層を形
成する方法が好適に使用可能である。かかる方法によれ
ば、前記エッチング処理によって導体配線層の断面形状
が逆台形形状となるために、第1のグリーンシートと第
2のグリーンシートとをくさび状に接続でき、焼成後に
第1の絶縁層と第2の絶縁層が剥離することを防止でき
る。
In order to form a conductor wiring layer on the surface of the green sheet using the metal foil, first, a metal foil is attached to a resin sheet, and is processed into a conductor wiring pattern by etching using a resist or the like. After that, a method of forming a conductor wiring layer having a predetermined pattern by transferring the conductor wiring pattern to a predetermined position on the surface of the green sheet can be suitably used. According to this method, the cross-sectional shape of the conductive wiring layer becomes an inverted trapezoidal shape by the etching treatment, so that the first green sheet and the second green sheet can be connected in a wedge shape, and the first insulating sheet is formed after firing. Separation of the layer and the second insulating layer can be prevented.

【0035】その後、上記配線層を形成した複数のグリ
ーンシートを位置合わせして積層し、40〜50℃、5
0〜100MPaで熱圧着する。この時、第1のグリー
ンシートと第2のグリーンシートの接着性を高め、剥離
や気孔等のない中間層を形成するために、第1のグリー
ンシートと第2のグリーンシートの積層面にエポキシ樹
脂、アクリル樹脂、ポリビニルブチラール(PVB)等
の有機バインダを溶剤で希釈した密着液を塗布すること
が望ましい。
Thereafter, the plurality of green sheets on which the wiring layers have been formed are aligned and laminated, and are stacked at 40 to 50 ° C., 5 ° C.
Thermocompression bonding is performed at 0 to 100 MPa. At this time, in order to increase the adhesiveness between the first green sheet and the second green sheet and form an intermediate layer free from peeling or porosity, an epoxy is applied to the laminated surface of the first green sheet and the second green sheet. It is desirable to apply a contact liquid obtained by diluting an organic binder such as a resin, an acrylic resin, or polyvinyl butyral (PVB) with a solvent.

【0036】そして、上記積層体を焼成する。焼成に関
しては、例えば、導体配線層としてCu等の酸化性雰囲
気中での焼成によって酸化する金属を含有する場合、非
酸化性雰囲気または弱酸化性雰囲気中、600〜750
℃で脱バインダ処理を行った後、例えば、50〜300
℃で昇温して第1のグリーンシートが焼結し、かつ第2
のグリーンシートが焼結しない第1の焼成温度、例え
ば、750〜925℃、特に850〜900℃で、0.
5時間以上、特に0.5〜2時間、さらに1〜1.5時
間保持し第1のグリーンシートを焼結させる。
Then, the laminate is fired. Regarding the firing, for example, when the conductor wiring layer contains a metal that is oxidized by firing in an oxidizing atmosphere such as Cu, 600 to 750 in a non-oxidizing atmosphere or a weakly oxidizing atmosphere.
After performing the binder removal process at a temperature of, for example, 50 to 300
C., the first green sheet is sintered and the second green sheet is sintered.
At a first firing temperature at which the green sheet of Example 1 does not sinter, for example, 750 to 925C, particularly 850 to 900C.
The first green sheet is sintered for 5 hours or more, particularly for 0.5 to 2 hours, and further for 1 to 1.5 hours.

【0037】この時、第1のグリーンシートは焼結によ
って収縮しようとするものの、該シートの表面が第2の
グリーンシートに接着されており、その接着力のために
積層面内方向の収縮が抑制され、第1のグリーンシート
の厚み方向に選択的に収縮する。また、この第1の焼成
温度において、第1のグリーンシート中のガラス成分が
第2のグリーンシートとの積層面にしみ出し、該ガラス
成分が毛細管現象により第2のグリーンシート側に拡散
する。なお、このガラス成分の拡散により第1のグリー
ンシートの積層面側にガラス成分が欠如した層が形成さ
れる。
At this time, although the first green sheet tends to shrink by sintering, the surface of the sheet is adhered to the second green sheet, and the shrinkage in the in-plane direction of the lamination surface is caused by the adhesive force. It is suppressed and selectively contracts in the thickness direction of the first green sheet. Further, at the first firing temperature, the glass component in the first green sheet exudes to the surface on which the second green sheet is laminated, and the glass component diffuses toward the second green sheet due to capillary action. The diffusion of the glass component forms a layer lacking the glass component on the lamination surface side of the first green sheet.

【0038】その後、例えば、第1のグリーンシートと
第2のグリーンシートとの拘束力と高めるとともに、局
所的な温度上昇によってクラックや剥離を防止するため
に、昇温速度50〜400℃/時間、特に100〜30
0℃/時間で、第2の焼成温度、望ましくは上述した低
抵抗金属との同時焼成が可能な1050℃以下、特に9
00〜1050℃、さらに930〜980℃で、2時間
以下の時間保持することによって、第2のグリーンシー
トを焼結させる。
Thereafter, for example, in order to increase the binding force between the first green sheet and the second green sheet and to prevent cracking and peeling due to a local temperature rise, the temperature is raised at a rate of 50 to 400 ° C./hour. , Especially 100 to 30
At 0 ° C./hour, a second firing temperature, desirably 1050 ° C. or less, particularly 9 ° C., which enables simultaneous firing with the low-resistance metal described above.
The second green sheet is sintered by holding at 00 to 1050 ° C., and further at 930 to 980 ° C. for 2 hours or less.

【0039】この上記第2の焼成温度での保持によっ
て、第2のグリーンシートは焼結によって収縮しようと
するものの、該シートの表面が第1のグリーンシートが
焼結した第1の絶縁層と接着されており、その接着力の
ために積層面内方向の収縮が抑制され、第2のグリーン
シートの厚み方向に選択的に収縮する。また、この焼成
時に、第1の絶縁層の積層面側に存在するガラス成分が
欠如した部分に第2のグリーンシート中の成分が拡散
し、第1絶縁層の積層面側に第2のグリーンシート(絶
縁層)の成分が多い部分が形成される。
Although the second green sheet tends to shrink by sintering due to the holding at the second firing temperature, the surface of the second green sheet is in contact with the first insulating layer in which the first green sheet is sintered. The second green sheet is adhered, and the contraction in the laminating plane direction is suppressed due to the adhesive force, and the second green sheet is selectively contracted in the thickness direction. In addition, at the time of this baking, the component in the second green sheet diffuses into a portion where the glass component existing on the lamination surface side of the first insulating layer is absent, and the second green sheet is diffused on the lamination surface side of the first insulating layer. A sheet (insulating layer) having a large component is formed.

【0040】すなわち、上記焼成によって、第1の絶縁
層と第2の絶縁層との間に、ZnO成分の多い領域が形
成される。なお、この領域は、気孔率が0.5%以下、
特に0.4%以下、さらに0.2%以下であることが望
ましい。このZnO成分の多い領域の存在によって、第
1の絶縁層および第2の絶縁層の積層面内の収縮を抑制
し、両層の特性を劣化させることなく、かつ両者を強固
に接合できる。
That is, by the above-mentioned baking, a region having a large ZnO component is formed between the first insulating layer and the second insulating layer. In this region, the porosity is 0.5% or less,
In particular, it is desirably 0.4% or less, and more desirably 0.2% or less. Due to the presence of the region containing a large amount of ZnO component, shrinkage in the lamination plane of the first insulating layer and the second insulating layer is suppressed, and the two layers can be firmly joined without deteriorating the characteristics of both layers.

【0041】なお、上記ZnO成分の多い領域の幅は、
第1の絶縁層と第2の絶縁層との充分な接着力および第
1の絶縁層と第2の絶縁層との特性変化を小さくするた
めに、1〜80μm、特に3〜20μmであることが望
ましい。また、上記ZnO成分の多い領域において、Z
nOはガラスまたは結晶化して存在してもよい。
The width of the region containing a large amount of ZnO component is as follows:
1 to 80 μm, particularly 3 to 20 μm, in order to reduce the adhesive strength between the first insulating layer and the second insulating layer and the change in characteristics between the first insulating layer and the second insulating layer. Is desirable. Further, in the region where the ZnO component is large, Z
nO may be present as glass or crystallized.

【0042】ここで、第1の焼成温度での保持時間を
0.5時間以上としたのは、0.5時間より短いと第1
のグリーンシートを緻密化することが困難で、その後の
第2の焼成温度において焼結が進行して、第2のグリー
ンシートとともに積層面内方向にも収縮したり、第1の
グリーンシートから第2のグリーンシート側へ拡散する
ガラス成分量が不十分で、第1のグリーンシートと第2
のグリーンシートとの積層面で局所的に接続不良が発生
するためである。また、第1のグリーンシート中のガラ
ス成分の拡散、移動量を調整するためには第1の焼成温
度での保持時間が0.5時間以上であることが望まし
い。
Here, the reason why the holding time at the first firing temperature is set to 0.5 hours or more is that if the holding time is shorter than 0.5 hours,
It is difficult to densify the green sheet, and the sintering proceeds at the subsequent second firing temperature, and the green sheet shrinks together with the second green sheet in the in-plane direction of the green sheet. The amount of the glass component diffused to the green sheet side of the second green sheet is insufficient, and the first green sheet and the second green sheet
This is because connection failure occurs locally on the layered surface with the green sheet. Further, in order to adjust the amount of diffusion and movement of the glass component in the first green sheet, the holding time at the first firing temperature is desirably 0.5 hours or more.

【0043】さらに、第2の焼成温度での保持時間を3
時間以下としたのは、第2の焼成温度での保持時間が3
時間より長いと第1の絶縁層が過焼結となり第1の絶縁
基板中に多量のボイドが発生するとともに、ZnO成分
の多い領域から成分の一部が流失する恐れがあるためで
ある。なお、第2のグリーンシートを充分に緻密化させ
て基板強度を向上させるためには、第2の焼成温度での
保持時間は、0.5〜2.5時間、特に1〜2時間であ
ることが望ましい。
Further, the holding time at the second firing temperature is 3
The holding time at the second baking temperature is 3 hours or less.
If the time is longer than this, the first insulating layer is over-sintered, a large amount of voids are generated in the first insulating substrate, and a part of the component may be washed away from a region containing a large amount of ZnO. In order to sufficiently densify the second green sheet and improve the substrate strength, the holding time at the second firing temperature is 0.5 to 2.5 hours, particularly 1 to 2 hours. It is desirable.

【0044】なお、第1の焼成温度と第2の焼成温度と
の温度差は、焼成による積層面内方向の収縮率を小さく
するとともに、各層をともに緻密化するために、50〜
150℃、特に70〜100℃、さらに80〜90℃で
あることが望ましい。
The temperature difference between the first firing temperature and the second firing temperature is set to 50 to 50% in order to reduce the shrinkage in the in-plane direction of the lamination due to firing and to make each layer denser.
The temperature is desirably 150 ° C, particularly 70 to 100 ° C, and more preferably 80 to 90 ° C.

【0045】(凹部、キャビティ形成)また、本発明に
よれば、前記第1のグリーンシートと第2のグリーンシ
ートとの積層体の表面部に半導体素子等の電子部品を収
納して気密に封止するための凹部(キャビティ)を形成
するような場合においても、前記積層体が部分的に収縮
してクラック等が発生することなく、積層面方向の寸法
精度の高い多層配線基板を作製できる。
According to the present invention, electronic parts such as semiconductor elements are housed and hermetically sealed on the surface of the laminate of the first green sheet and the second green sheet. Even in the case where a concave portion (cavity) for stopping is formed, a multilayer wiring board with high dimensional accuracy in the direction of the lamination surface can be manufactured without causing cracks or the like due to partial contraction of the laminate.

【0046】なお、上記第1のグリーンシートと第2の
グリーンシートの積層体の表面部分に凹部を形成するに
は、所定形状の空洞部を有する少なくとも1層のグリー
ンシートを交互に積層すればよい。
In order to form a recess on the surface of the laminate of the first green sheet and the second green sheet, at least one green sheet having a cavity of a predetermined shape is alternately laminated. Good.

【0047】(実装)そして、この配線基板の表面また
は凹部内に、適宜、半導体素子等の電子部品を搭載し、
配線層と信号の伝達が可能なように接続する。接続の方
法としては、配線層上に直接搭載させて接続させたり、
あるいは50μm程度の樹脂、Ag−エポキシ、Ag−
ガラス、Au−Si等の樹脂、金属、セラミックス等の
接着剤により前記半導体素子を絶縁基板表面に固着し、
ワイヤボンディング、リボンボンディング、TABテー
プなどにより配線層と半導体素子とを接続したりする。
(Mounting) Then, electronic components such as semiconductor elements are appropriately mounted on the surface of the wiring board or in the concave portions.
Connection is made with the wiring layer so that signals can be transmitted. As a connection method, it can be mounted directly on the wiring layer and connected,
Alternatively, a resin of about 50 μm, Ag-epoxy, Ag-
Glass, a resin such as Au-Si, a metal, an adhesive such as ceramics, the semiconductor element is fixed to the surface of the insulating substrate,
The wiring layer and the semiconductor element are connected by wire bonding, ribbon bonding, TAB tape, or the like.

【0048】さらに、半導体素子等の電子部品が搭載さ
れた配線基板表面または凹部内の開口部に、絶縁層と同
種の絶縁材料や、その他の絶縁材料、あるいは放熱性が
良好な金属等からなる蓋体を、ガラス、樹脂、ロウ材等
の接着剤により接合して凹部内を気密に封止することが
望ましい。
Further, an insulating material of the same kind as the insulating layer, another insulating material, a metal having good heat dissipation, or the like is formed on the surface of the wiring board on which electronic components such as semiconductor elements are mounted or in the opening in the concave portion. It is desirable that the lid is bonded with an adhesive such as glass, resin, brazing material or the like to hermetically seal the inside of the recess.

【0049】また、配線基板の裏面には配線基板の配線
層と電気的に接続され、かつ外部回路基板へ実装するた
めの接続端子が配設されていてもよい。なお、接続端子
は半田等からなり、層状であってもよく、またはボール
状であってもよい。
Further, a connection terminal electrically connected to the wiring layer of the wiring board and mounted on an external circuit board may be provided on the back surface of the wiring board. Note that the connection terminal is made of solder or the like, and may be in a layer shape or a ball shape.

【0050】(基板)次に、上述した方法によって得ら
れる本発明の多層配線基板について、その一例である図
1の半導体素子等の素子を収納するための素子収納用パ
ッケージについての概略断面図を基に説明する。図1に
よれば、半導体素子収納用パッケージ1は、第1のガラ
スセラミック組成物からなる第1の絶縁層2と第2の無
機組成物からなる第2の絶縁層3とが交互に積層され、
該第1の絶縁層2と第2の絶縁層3との積層体である絶
縁基板4の表面および内部に低抵抗金属を含有する導体
配線層5が形成された構成からなる。
(Substrate) Next, with respect to the multilayer wiring board of the present invention obtained by the above-described method, a schematic sectional view of an element storage package for storing an element such as the semiconductor element of FIG. 1 as an example is shown. I will explain based on. According to FIG. 1, a semiconductor element housing package 1 has first insulating layers 2 made of a first glass ceramic composition and second insulating layers 3 made of a second inorganic composition alternately stacked. ,
It has a configuration in which a conductor wiring layer 5 containing a low-resistance metal is formed on the surface and inside of an insulating substrate 4 which is a laminate of the first insulating layer 2 and the second insulating layer 3.

【0051】なお、図1によれば、絶縁基板4は第1の
絶縁層2を2層以上と第2の絶縁層3を2層以上を交互
に積層したものであるが、本発明によれば、これに限定
されるものではなく、例えば、第1の絶縁層2の両面に
第2の絶縁層3が積層された構成からなっていてもよ
い。また、絶縁層2、3の両面に形成される導体配線層
5、5間は、絶縁層2、3を貫通して形成されるビアホ
ール導体6によって電気的に接続される。
According to FIG. 1, the insulating substrate 4 is formed by alternately laminating two or more first insulating layers 2 and two or more second insulating layers 3 according to the present invention. For example, the present invention is not limited to this, and may have a configuration in which, for example, the second insulating layer 3 is laminated on both surfaces of the first insulating layer 2. The conductor wiring layers 5 and 5 formed on both surfaces of the insulating layers 2 and 3 are electrically connected by via-hole conductors 6 formed through the insulating layers 2 and 3.

【0052】本発明によれば、第1の絶縁層2と第2の
絶縁層3との間には、前記第1のガラスセラミック組成
物および/または前記第2の無機組成物中のZnOの含
有量よりもZnOの含有量が多い領域が存在することが
大きな特徴であり、これによって、上述したように、焼
成による積層面内方向の収縮を抑制できるとともに、焼
成時あるいは使用時のクラックや層間剥離を防止するこ
とができる。
According to the present invention, ZnO in the first glass ceramic composition and / or the second inorganic composition is provided between the first insulating layer 2 and the second insulating layer 3. It is a major feature that there is a region where the content of ZnO is larger than the content, and as described above, it is possible to suppress the shrinkage in the in-plane direction of the lamination due to the baking, and to reduce the crack or the like during the baking or during use. Delamination can be prevented.

【0053】ここで、ZnOの含有量が多い領域での気
孔率は0.5%以下、特に0.4%以下、さらに0.2
%以下であることが望ましく、また、ZnOの含有量が
多い領域の幅が80μm以下、特に1〜80μm、さら
に3〜20μmであることが望ましい。
Here, the porosity in the region where the content of ZnO is large is 0.5% or less, particularly 0.4% or less, more preferably 0.2% or less.
% Or less, and the width of the region containing a large amount of ZnO is preferably 80 μm or less, particularly 1 to 80 μm, and more preferably 3 to 20 μm.

【0054】なお、焼成時あるいは使用時のクラックや
層間剥離を抑制する点で、第1の絶縁層2と第2の絶縁
層3の室温(25℃)〜400℃における平均熱膨張係
数の差が1×10-6/℃以下、特に、0.5×10-6
℃以下であることが望ましい。
The difference between the average thermal expansion coefficient of the first insulating layer 2 and that of the second insulating layer 3 at room temperature (25 ° C.) to 400 ° C. in terms of suppressing cracks and delamination during firing or use. Is 1 × 10 −6 / ° C. or less, particularly 0.5 × 10 −6 / ° C.
It is desirable that the temperature is not more than ° C.

【0055】また、第1の絶縁層2と第2の絶縁層3と
の誘電率の差は、インピーダンスの変化を防いで信号の
伝送特性を均一にするため、2以下、特に1以下、さら
には0.5以下であることが望ましい。
The difference in the dielectric constant between the first insulating layer 2 and the second insulating layer 3 is 2 or less, particularly 1 or less, in order to prevent a change in impedance and to make the signal transmission characteristics uniform. Is desirably 0.5 or less.

【0056】さらに、絶縁基板4内には、誘電率が第1
および第2の絶縁層2、3のそれと5以上、特に10以
上異なる第3の絶縁層10が形成されていてもよい。
Further, the insulating substrate 4 has a dielectric constant of the first
A third insulating layer 10 different from that of the second insulating layers 2 and 3 by 5 or more, especially by 10 or more may be formed.

【0057】さらに、半導体素子収納用パッケージ1
に、特に1MHz以上、さらに1GHz以上の高周波信
号を伝送する場合、高周波信号の伝送特性を高めるため
に、第1の絶縁層2と第2の絶縁層3の誘電損失は、例
えば、10GHzにおいて20×10-4以下、特に15
×10-4以下、さらに10×10-4以下と小さいことが
望ましい。
Further, a package 1 for housing a semiconductor element.
In particular, when transmitting a high-frequency signal of 1 MHz or more, especially 1 GHz or more, in order to improve the transmission characteristics of the high-frequency signal, the dielectric loss of the first insulating layer 2 and the second insulating layer 3 is, for example, 20 at 10 GHz. × 10 -4 or less, especially 15
× 10 -4 or less, it is desirable smaller and 10 × 10 -4 or less.

【0058】一方、図1によれば、絶縁基板4の表面に
は凹部(キャビティ)8が形成され、この凹部8内に
は、Si、Si−Ge、Ga−As等の半導体素子等の
半導体素子9が搭載されている。そして、凹部8の開口
部は上述した材料からなる蓋体11が形成され、上述し
た接着剤により凹部8の開口部と接合されて凹部8が気
密に封止されている。また、半導体素子9は導体配線層
5と上述したワイヤボンディング12等を介して電気的
に接続されている。
On the other hand, according to FIG. 1, a concave portion (cavity) 8 is formed on the surface of the insulating substrate 4, and a semiconductor element such as a semiconductor element such as Si, Si-Ge, Ga-As or the like is formed in the concave portion 8. The element 9 is mounted. A lid 11 made of the above-described material is formed at the opening of the recess 8, and is joined to the opening of the recess 8 by the above-mentioned adhesive, so that the recess 8 is hermetically sealed. The semiconductor element 9 is electrically connected to the conductor wiring layer 5 via the above-described wire bonding 12 and the like.

【0059】なお、半導体素子9および導体配線層5に
高周波信号を流す場合には、蓋体11は半導体素子9と
外部との電磁波の漏洩が防止できる材料から構成される
ことが望ましく、また、導体配線層5の形状は、高周波
信号の伝送損失を小さくするために、ストリップ線路、
マイクロストリップ線路、コプレーナ線路、誘電体導波
管線路のうちの少なくとも1種から構成されることが望
ましい。また、導体配線層5は高周波信号の伝送損失を
小さくするために、銅または銀の低抵抗金属のいずれか
1種を含有し、特にこれら金属を主成分とすることが望
ましい。
When a high-frequency signal is applied to the semiconductor element 9 and the conductor wiring layer 5, the lid 11 is preferably made of a material capable of preventing leakage of electromagnetic waves between the semiconductor element 9 and the outside. The shape of the conductor wiring layer 5 is a strip line, in order to reduce transmission loss of a high-frequency signal.
It is desirable to be composed of at least one of a microstrip line, a coplanar line, and a dielectric waveguide line. In order to reduce the transmission loss of high-frequency signals, the conductor wiring layer 5 contains one of low-resistance metals such as copper and silver, and it is particularly desirable that these metals be the main components.

【0060】また、絶縁基板4の裏面には、パッケージ
1を外部回路基板13へ実装するための接続端子14が
形成されており、本発明によれば、絶縁基板4に反り等
が発生することなく接続端子14を介してパッケージ1
を外部回路基板13へ実装することができる。
Further, connection terminals 14 for mounting the package 1 on the external circuit board 13 are formed on the back surface of the insulating substrate 4. According to the present invention, the insulating substrate 4 may be warped or the like. Package 1 through connection terminal 14
Can be mounted on the external circuit board 13.

【0061】さらに、図1のパッケージ1では、絶縁基
板4と蓋体11にて半導体素子9を気密に封止した構成
であったが、本発明はこれに限られるものではなく、蓋
体11を形成せず半導体素子9を樹脂モールド等によっ
て封止したものであってもよい。
Further, in the package 1 of FIG. 1, the semiconductor element 9 is hermetically sealed with the insulating substrate 4 and the lid 11, but the present invention is not limited to this. May not be formed, and the semiconductor element 9 may be sealed with a resin mold or the like.

【0062】[0062]

【実施例】(実施例1)表1の組成からなる平均粒径2
μmの結晶化ガラスおよび表2の組成からなる平均粒径
2μmのセラミック粉末を準備した。
EXAMPLES (Example 1) Average particle size 2 having the composition shown in Table 1
A μm crystallized glass and a ceramic powder having an average particle size of 2 μm having the composition shown in Table 2 were prepared.

【0063】[0063]

【表1】 [Table 1]

【0064】[0064]

【表2】 [Table 2]

【0065】上記ガラス粉末およびセラミック粉末を表
3に示す比率で混合し、有機バインダ、可塑剤、トルエ
ンを添加、混合して2種類のスラリーを調製した後、こ
のスラリーを用いてドクターブレード法により、それぞ
れ厚さ200μmのグリーンシートを作製した。そし
て、該グリーンシートの所定位置にビアホールを形成し
て、該ビアホール内にCu粉末を主成分として含有する
導体ペーストを充填した。
The above-mentioned glass powder and ceramic powder were mixed at the ratio shown in Table 3, and an organic binder, a plasticizer, and toluene were added and mixed to prepare two types of slurries. Then, green sheets each having a thickness of 200 μm were prepared. Then, a via hole was formed at a predetermined position of the green sheet, and the via hole was filled with a conductive paste containing Cu powder as a main component.

【0066】一方、樹脂シート表面に接着剤を用いて厚
み12μmのCu箔を貼り付け、レジストを用いてエッ
チング処理することにより導体配線パターンを形成した
後、該導体配線パターンを前記グリーンシート表面の前
記ビアホール導体に位置合わせして載置し、40℃で5
0MPaに加圧した後、樹脂シートを剥がすことによっ
て、導体配線層をグリーンシート表面に転写した。
On the other hand, a copper foil having a thickness of 12 μm is adhered to the surface of the resin sheet using an adhesive, and a conductive wiring pattern is formed by etching using a resist. It is placed in alignment with the via hole conductor and placed at 40 ° C. for 5 minutes.
After pressurizing to 0 MPa, the conductor wiring layer was transferred to the surface of the green sheet by peeling off the resin sheet.

【0067】そして、このグリーンシートをそれぞれ1
枚づつ交互に積層し、50℃の温度で50MPaの圧力
を加えて熱圧着し、得られた積層体を水蒸気含有/窒素
雰囲気中、700℃で脱バインダ処理を行った後、乾燥
窒素中で表3の条件で焼成し多層配線基板を得た。
Then, each of the green sheets is
The sheets are laminated alternately one by one, and subjected to thermocompression bonding at a temperature of 50 ° C. while applying a pressure of 50 MPa. The obtained laminate is subjected to a binder removal treatment at 700 ° C. in a steam-containing / nitrogen atmosphere and then in dry nitrogen. It was fired under the conditions shown in Table 3 to obtain a multilayer wiring board.

【0068】得られた多層配線基板について、絶縁基板
の面内方向の寸法を測定し、焼成による収縮率を算出し
た。また、絶縁基板の絶縁層の積層面部分について走査
型電子顕微鏡(SEM)およびエレクトロンプローブマ
イクロアナリシス(EPMA)観察を行い界面の外観を
検査し、ZnO成分が多い領域の存在の有無の確認、お
よびZnOの多い領域の幅を測定した。なお、図2に試
料No.3についてEPMAの線分析結果を示した。
With respect to the obtained multilayer wiring board, the dimension in the in-plane direction of the insulating substrate was measured, and the shrinkage due to firing was calculated. In addition, a scanning electron microscope (SEM) and an electron probe microanalysis (EPMA) observation are performed on the laminated surface portion of the insulating layer of the insulating substrate to inspect the appearance of the interface, to confirm the presence or absence of a region containing a large amount of ZnO component, and The width of the ZnO-rich region was measured. Note that FIG. The results of EPMA line analysis for No. 3 are shown.

【0069】また、このEPMA線分析の結果より、Z
nO成分の多い領域の幅を、さらにその領域における気
孔率をルーゼックス解析法によって測定した。また、ビ
アホール導体を挟んで接続された長さ20mmの2本の
配線層の端部同士をテスターに接続して配線回路の抵抗
率を測定した。結果は、表3に示した。
From the result of the EPMA line analysis, Z
The width of the region with a large amount of nO component and the porosity in that region were measured by Luzex analysis. In addition, the ends of two wiring layers having a length of 20 mm and connected with a via-hole conductor interposed therebetween were connected to a tester, and the resistivity of the wiring circuit was measured. The results are shown in Table 3.

【0070】(比較例1)表3に示す第1および第2の
グリーンシートの間に、第1のグリーンシートと第2の
グリーンシートの構成成分を1:1の比率で混合して実
施例1のグリーンシートと同様に作製した厚み100μ
mの中間層形成用のグリーンシートを介在させて積層す
る以外は実施例1と同様に多層配線基板を作製し、評価
した(試料No.18)。結果は表3に示した。
(Comparative Example 1) An example in which the components of the first green sheet and the second green sheet were mixed at a 1: 1 ratio between the first and second green sheets shown in Table 3. 100 μm in thickness produced in the same manner as the green sheet
A multilayer wiring board was prepared and evaluated in the same manner as in Example 1 except that the green sheets for forming an intermediate layer of m were laminated, and evaluated (Sample No. 18). The results are shown in Table 3.

【0071】(比較例2)表3の第1および第2のグリ
ーンシートの間に、SiO2−ZnO−B23系のガラ
ス粉末を含有するガラスペーストを20μm塗布して、
第1のグリーンシートと第2のグリーンシートを積層す
る以外は実施例1と同様に多層配線基板を作製し、評価
した(試料No.19)。結果は表3に示した。
Comparative Example 2 A glass paste containing SiO 2 —ZnO—B 2 O 3 -based glass powder was applied to a thickness of 20 μm between the first and second green sheets shown in Table 3,
A multilayer wiring board was prepared and evaluated in the same manner as in Example 1 except that the first green sheet and the second green sheet were laminated (Sample No. 19). The results are shown in Table 3.

【0072】[0072]

【表3】 [Table 3]

【0073】さらに、得られた多層配線基板の絶縁基板
を研削加工して、第1の絶縁層および第2の絶縁層を取
り出し、誘電体円柱共振器法により、10GHzにおけ
る誘電率および誘電損失、25〜400℃における熱膨
張曲線をとり、平均熱膨張係数を算出した。結果は、表
4に示した。
Further, the obtained insulating substrate of the multilayer wiring board is ground and the first insulating layer and the second insulating layer are taken out, and the dielectric constant and dielectric loss at 10 GHz are obtained by the dielectric columnar resonator method. A thermal expansion curve at 25 to 400 ° C. was taken to calculate an average thermal expansion coefficient. The results are shown in Table 4.

【0074】[0074]

【表4】 [Table 4]

【0075】表3、4の結果から明らかなように、第1
の焼成温度における保持時間および第2の焼成温度にお
ける保持時間が0.5時間より短い試料No.1では、
ZnO成分の多い領域の存在が見られず、焼成収縮率も
大きくなった。また、第1の絶縁層と第2の絶縁層に同
じガラスを配合した試料No.15では、積層面の収縮
率が大きく、また、ZnO成分の多い領域の生成は見ら
れなかった。さらに、第1のガラスセラミック組成物お
よび第2の無機組成物ともにZnOを含まない試料N
o.17では、第1の絶縁層と第2の絶縁層との間に部
分的な剥離が発生して界面での気孔率が高く、抵抗率は
2.5mΩ・cmとなった。なお、試料No.17で
は、第2の絶縁層の相対密度を90%以上に高めること
ができず、高周波での誘電率および誘電損失は測定不能
であった。
As apparent from the results in Tables 3 and 4, the first
The holding time at the sintering temperature and the holding time at the second sintering temperature are shorter than 0.5 hours. In 1,
The presence of a region with a large amount of ZnO component was not observed, and the firing shrinkage ratio was increased. Sample No. 1 in which the same glass was blended in the first insulating layer and the second insulating layer. In No. 15, there was no generation of a region with a large shrinkage ratio of the lamination surface and a large amount of ZnO component. Further, the sample N containing no ZnO in both the first glass ceramic composition and the second inorganic composition
o. In No. 17, partial peeling occurred between the first insulating layer and the second insulating layer, the porosity at the interface was high, and the resistivity was 2.5 mΩ · cm. The sample No. In No. 17, the relative density of the second insulating layer could not be increased to 90% or more, and the dielectric constant and the dielectric loss at a high frequency could not be measured.

【0076】さらに、第1のグリーンシートと第2のグ
リーンシートの中間の組成からなる他のグリーンシート
を介在させた試料No.18では、ZnO成分の多い領
域の生成が見られず積層面の収縮率も大きいものであっ
た。また、第1の絶縁層と第2の絶縁層をガラスにて接
着した試料No.19では、接着層であるガラスの焼成
収縮に伴って界面に剥離が発生するとともに、ガラスが
各グリーンシート側へ移動してZnO成分の多い領域は
確認できなかった。
Further, Sample No. 1 having another green sheet having an intermediate composition between the first green sheet and the second green sheet was interposed. In No. 18, the generation of a region with a large ZnO component was not observed, and the shrinkage ratio of the laminated surface was large. Sample No. 1 in which the first insulating layer and the second insulating layer were bonded with glass was used. In No. 19, peeling occurred at the interface with the shrinkage of the glass as the bonding layer due to firing shrinkage, and the glass moved to each green sheet side, so that a region with a large amount of ZnO component could not be confirmed.

【0077】これに対して、本発明に従い、第1のグリ
ーンシートと第2のグリーンシートの積層体を、第1の
グリーンシートが焼結し、前記第2のグリーンシートが
焼結しない第1の焼成温度で所定時間保持した後、所定
の速度で昇温して第2のグリーンシートが焼結する第2
の焼成温度で所定時間保持した試料No.2〜14、1
6では、いずれもZnO成分の多い領域の存在が確認で
き、積層面の収縮率1%以下、抵抗率が1.5mΩ・c
m以下の優れた特性を有するものであった。
On the other hand, according to the present invention, the laminated body of the first green sheet and the second green sheet is formed by sintering the first green sheet and sintering the second green sheet. After maintaining at a sintering temperature for a predetermined time, the temperature is raised at a predetermined rate and the second green sheet is sintered.
Sample No. held at the firing temperature for a predetermined time. 2-14, 1
In No. 6, the presence of a region containing a large amount of ZnO component was confirmed, and the contraction rate of the laminated surface was 1% or less and the resistivity was 1.5 mΩ · c.
m and excellent characteristics.

【0078】(実施例2)実施例1の表1〜4の試料N
o.3の多層配線基板に対して、第1のグリーンシート
および第2のグリーンシート1枚ずつの内部に5×3m
mの空洞部を形成して実施例1と同様に積層して、実施
例1と同様に焼成することにより、図3に示すような表
面に凹部を形成した多層配線基板を作製した。
(Example 2) Sample N of Tables 1 to 4 of Example 1
o. 5 × 3 m inside each of the first green sheet and the second green sheet
By forming a cavity of m, laminating the same as in Example 1, and firing in the same manner as in Example 1, a multilayer wiring board having a concave portion formed on the surface as shown in FIG. 3 was produced.

【0079】得られた多層配線基板に対して、絶縁基板
の凹部底面の中央部と周縁付近における絶縁基板の厚み
1、t2を測定した結果、t1とt2の厚み差は2μm以
下であり、絶縁基板の反りが小さいことがわかった。ま
た、この多層配線基板を用いて外部回路基板に良好に実
装できた。
With respect to the obtained multilayer wiring board, the thicknesses t 1 and t 2 of the insulating substrate at the center and near the periphery of the bottom of the concave portion of the insulating substrate were measured. As a result, the thickness difference between t 1 and t 2 was 2 μm or less. It was found that the warpage of the insulating substrate was small. Also, the multilayer wiring board was successfully mounted on an external circuit board.

【0080】(比較例3)実施例1の表1〜4の試料N
o.3の多層配線基板に対して、第1のグリーンシート
のみを用いて実施例2と同様に凹部を形成したグリーン
シート積層体を作製し、焼成温度850℃にて1時間保
持する第1の焼成温度のみで焼成する以外は実施例2と
同様に作製し、実施例2と同様に絶縁基板の凹部底面の
中央部と周縁付近における絶縁基板の厚みt1、t2を測
定した結果、t1とt2の厚み差は10μmであり、実施
例2の絶縁基板よりも反りが大きいことがわかった。ま
た、この多層配線基板を用いて外部回路基板に実装した
結果、反りが大きいために接続端子のはがれが見られ
た。
Comparative Example 3 Sample N in Tables 1 to 4 of Example 1
o. A green sheet laminate in which a recess was formed on the multilayer wiring board of Example 3 using only the first green sheet in the same manner as in Example 2 and held at a firing temperature of 850 ° C. for 1 hour except that firing only temperature was produced in the same manner as in example 2, example 2 in the same manner as in the thickness t 1 of the insulating substrate in the vicinity of the central portion and the peripheral edge of the bottom surface of the recess of the insulating substrate, t 2 result of measuring the, t 1 And the thickness difference between t 2 and t 2 was 10 μm, indicating that the warpage was larger than that of the insulating substrate of Example 2. In addition, as a result of mounting the multilayer wiring board on an external circuit board, the connection terminals were peeled off due to large warpage.

【0081】[0081]

【発明の効果】以上詳述した通り、本発明の多層配線基
板は、絶縁層の積層面内方向の収縮を抑制して微細配線
化が可能であるとともに、低抵抗金属を含有する導体配
線層を形成しても異なる2種以上の絶縁層の特性を損な
うことなく積層した多層配線基板を作製することができ
る。
As described in detail above, the multilayer wiring board of the present invention is capable of miniaturizing the wiring by suppressing the shrinkage of the insulating layer in the in-plane direction, and the conductive wiring layer containing a low-resistance metal. Can be manufactured without deteriorating the characteristics of two or more different types of insulating layers.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板の一例である半導体素子
収納用パッケージの概略断面図である。
FIG. 1 is a schematic sectional view of a package for housing a semiconductor element, which is an example of a multilayer wiring board of the present invention.

【図2】実施例1の試料No.3のEPMAのZnOの
含有量(Zn濃度)についての線分析結果を示す図であ
る。
FIG. 2 shows a sample No. of Example 1. FIG. 3 is a diagram showing a line analysis result on the ZnO content (Zn concentration) of EPMA No. 3;

【図3】実施例2および比較例3の多層配線基板の構成
を説明するための概略断面図である。
FIG. 3 is a schematic cross-sectional view illustrating a configuration of a multilayer wiring board according to Example 2 and Comparative Example 3.

【符号の説明】 1 半導体素子収納用パッケージ 2 第1の絶縁層 3 第2の絶縁層 4 絶縁基板 5 導体配線層 6 ビアホール導体 8 凹部(キャビティ) 9 半導体素子 10 第3の絶縁層 11 蓋体 12 ワイヤボンディング 13 外部回路基板 14 接続端子DESCRIPTION OF SYMBOLS 1 Package for storing semiconductor element 2 First insulating layer 3 Second insulating layer 4 Insulating substrate 5 Conductor wiring layer 6 Via hole conductor 8 Depression (cavity) 9 Semiconductor element 10 Third insulating layer 11 Lid 12 wire bonding 13 external circuit board 14 connection terminal

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】第1のガラスセラミック組成物からなる第
1の絶縁層と、前記第1の絶縁層とは異なる第2の無機
組成物からなる第2の絶縁層とを積層し、該積層体の表
面および/または内部に導体配線層を形成してなる多層
配線基板であって、前記第1のガラスセラミック組成物
および/または前記第2の無機組成物中にZnOを含有
するとともに、前記第1の絶縁層と前記第2の絶縁層と
の界面におけるZnOの含有量が、前記第1のガラスセ
ラミック組成物および/または前記第2の無機組成物中
のZnOの含有量よりも多いことを特徴とする多層配線
基板。
1. A first insulating layer made of a first glass-ceramic composition and a second insulating layer made of a second inorganic composition different from the first insulating layer are laminated. A multilayer wiring board having a conductor wiring layer formed on the surface and / or inside of a body, wherein the first glass ceramic composition and / or the second inorganic composition contain ZnO, The content of ZnO at the interface between the first insulating layer and the second insulating layer is larger than the content of ZnO in the first glass ceramic composition and / or the second inorganic composition. A multilayer wiring board characterized by the above-mentioned.
【請求項2】前記ZnOの含有量が多い領域の幅が80
μm以下であることを特徴とする請求項1記載の多層配
線基板。
2. The region having a high ZnO content has a width of 80%.
2. The multilayer wiring board according to claim 1, wherein the thickness is not more than μm.
【請求項3】前記第1の絶縁層と前記第2の絶縁層との
室温から400℃における平均熱膨張係数の差が1×1
-6/℃以下であることを特徴とする請求項1または2
記載の多層配線基板。
3. The method according to claim 1, wherein the difference between the average thermal expansion coefficient of the first insulating layer and that of the second insulating layer from room temperature to 400 ° C. is 1 × 1.
3. The method according to claim 1, wherein the temperature is 0 -6 / ° C. or less.
The multilayer wiring board as described in the above.
【請求項4】前記第1の絶縁層と前記第2の絶縁層との
誘電率の差が2以下であることを特徴とする請求項1乃
至3のいずれか記載の多層配線基板。
4. The multilayer wiring board according to claim 1, wherein a difference in dielectric constant between said first insulating layer and said second insulating layer is 2 or less.
【請求項5】前記第1の絶縁層と前記第2の絶縁層との
10GHzにおける誘電損失がいずれも20×10-4
下であることを特徴とする請求項1乃至4のいずれか記
載の多層配線基板。
5. The method according to claim 1, wherein the dielectric loss at 10 GHz of the first insulating layer and the second insulating layer is 20 × 10 −4 or less. Multilayer wiring board.
【請求項6】前記第1の絶縁層と前記第2の絶縁層との
積層体の表面から複数の絶縁層にわたって凹部を形成し
てなることを特徴とする請求項1乃至5のいずれか記載
の多層配線基板。
6. The method according to claim 1, wherein a concave portion is formed from a surface of the laminate of the first insulating layer and the second insulating layer to a plurality of insulating layers. Multilayer wiring board.
【請求項7】前記導体配線層が金属箔からなることを特
徴とする請求項1乃至6のいずれか記載の多層配線基
板。
7. The multilayer wiring board according to claim 1, wherein said conductor wiring layer is made of a metal foil.
【請求項8】前記第2の絶縁層が、Zn、TiおよびB
を含有することを特徴とする請求項1乃至7のいずれか
記載の多層配線基板。
8. The method according to claim 8, wherein said second insulating layer comprises Zn, Ti and B.
The multilayer wiring board according to any one of claims 1 to 7, further comprising:
【請求項9】前記第1の絶縁層が、Si、Al、MO
(Mはアルカリ土類金属)を含むガラスを含有すること
を特徴とする請求項1乃至8のいずれか記載の多層配線
基板。
9. The method according to claim 1, wherein the first insulating layer is made of Si, Al, MO,
9. The multilayer wiring board according to claim 1, further comprising a glass containing (M is an alkaline earth metal).
【請求項10】第1のガラスセラミック組成物からなる
第1のグリーンシートを作製する工程と、前記第1のガ
ラスセラミック組成物よりも高い温度で焼結する第2の
無機組成物からなる第2のグリーンシートを作製する工
程と、前記第1のグリーンシートおよび/または前記第
2のグリーンシートの表面に導体配線層を形成する工程
と、該第1のグリーンシートと第2のグリーンシートと
を積層する工程と、該積層体を第1のグリーンシートが
焼結し、前記第2のグリーンシートが焼結しない第1の
焼成温度で0.5時間以上焼成した後、第2のグリーン
シートが焼結する第2の焼成温度で2時間以下の時間で
焼成する工程を具備するとともに、前記第1のガラスセ
ラミック組成物および/または前記第2の無機組成物中
にZnOを含有することを特徴とする多層配線基板の製
造方法。
10. A step of producing a first green sheet made of a first glass ceramic composition, and a step of producing a first green sheet made of a second inorganic composition sintered at a higher temperature than the first glass ceramic composition. Forming a green wiring sheet, forming a conductive wiring layer on the surface of the first green sheet and / or the second green sheet, and forming the first green sheet and the second green sheet. And firing the laminate at a first firing temperature at which a first green sheet is sintered and the second green sheet is not sintered, for at least 0.5 hour, and then a second green sheet is fired. Baking at a second baking temperature for 2 hours or less at the time of sintering, and wherein ZnO is contained in the first glass ceramic composition and / or the second inorganic composition. Method for manufacturing a multilayer wiring board, characterized in that.
【請求項11】前記第1の焼成温度と前記第2の焼成温
度との差が50〜150℃であることを特徴とする請求
項10記載の多層配線基板の製造方法。
11. The method according to claim 10, wherein a difference between the first firing temperature and the second firing temperature is 50 to 150 ° C.
【請求項12】前記第1のガラスセラミック組成物の軟
化点が500〜950℃であることを特徴とする請求項
10または11記載の多層配線基板の製造方法。
12. The method according to claim 10, wherein the softening point of the first glass ceramic composition is 500 to 950 ° C.
【請求項13】前記積層体の焼成による面内方向の収縮
率が5%以下であることを特徴とする請求項10乃至1
2のいずれか記載の多層配線基板の製造方法。
13. A laminate according to claim 10, wherein a shrinkage rate in an in-plane direction by firing the laminate is 5% or less.
3. The method for manufacturing a multilayer wiring board according to any one of 2.
【請求項14】前記第1のグリーンシートと前記第2の
グリーンシートとの積層体の表面から複数の絶縁層にわ
たって凹部を形成することを特徴とする請求項10乃至
13のいずれか記載の多層配線基板の製造方法。
14. The multilayer according to claim 10, wherein a recess is formed from a surface of the laminate of the first green sheet and the second green sheet to a plurality of insulating layers. Manufacturing method of wiring board.
【請求項15】前記導体配線層の形成方法が、前記第1
のグリーンシートおよび/または第2のグリーンシート
の表面に金属箔からなる導体配線層を被着形成する方法
であることを特徴とする請求項10乃至14のいずれか
記載の多層配線基板の製造方法。
15. The method of forming a conductive wiring layer according to claim 1, wherein
The method for producing a multilayer wiring board according to any one of claims 10 to 14, wherein a conductive wiring layer made of a metal foil is applied to the surface of the green sheet and / or the second green sheet. .
JP2000294744A 2000-09-27 2000-09-27 Multilayer wiring board and manufacturing method thereof Expired - Fee Related JP4610066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000294744A JP4610066B2 (en) 2000-09-27 2000-09-27 Multilayer wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000294744A JP4610066B2 (en) 2000-09-27 2000-09-27 Multilayer wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002111228A true JP2002111228A (en) 2002-04-12
JP4610066B2 JP4610066B2 (en) 2011-01-12

Family

ID=18777283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294744A Expired - Fee Related JP4610066B2 (en) 2000-09-27 2000-09-27 Multilayer wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4610066B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108327A1 (en) * 2004-05-06 2005-11-17 Asahi Glass Company, Limited Method for producing multilayer dielectric body
JP2009158576A (en) * 2007-12-25 2009-07-16 Ngk Spark Plug Co Ltd Multilayer ceramic substrate for electronic component inspecting tool

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249869A (en) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd Glass ceramic multilayer circuit board and its manufacture
JPH08236936A (en) * 1995-02-27 1996-09-13 Kyocera Corp Laminated glass-ceramic circuit board
JPH11224984A (en) * 1998-02-04 1999-08-17 Murata Mfg Co Ltd Production of ceramic multilayered substrate
JP2000025157A (en) * 1998-04-28 2000-01-25 Murata Mfg Co Ltd Composite laminate and its production
JP2000036665A (en) * 1998-07-21 2000-02-02 Murata Mfg Co Ltd Manufacture of multilayer ceramic board
JP2000188017A (en) * 1998-12-22 2000-07-04 Kyocera Corp High frequency porcelain

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249869A (en) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd Glass ceramic multilayer circuit board and its manufacture
JPH08236936A (en) * 1995-02-27 1996-09-13 Kyocera Corp Laminated glass-ceramic circuit board
JPH11224984A (en) * 1998-02-04 1999-08-17 Murata Mfg Co Ltd Production of ceramic multilayered substrate
JP2000025157A (en) * 1998-04-28 2000-01-25 Murata Mfg Co Ltd Composite laminate and its production
JP2000036665A (en) * 1998-07-21 2000-02-02 Murata Mfg Co Ltd Manufacture of multilayer ceramic board
JP2000188017A (en) * 1998-12-22 2000-07-04 Kyocera Corp High frequency porcelain

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108327A1 (en) * 2004-05-06 2005-11-17 Asahi Glass Company, Limited Method for producing multilayer dielectric body
US7687015B2 (en) 2004-05-06 2010-03-30 Asahi Glass Company, Limited Method for producing laminated dielectric
JP2009158576A (en) * 2007-12-25 2009-07-16 Ngk Spark Plug Co Ltd Multilayer ceramic substrate for electronic component inspecting tool

Also Published As

Publication number Publication date
JP4610066B2 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
KR100922079B1 (en) Multilayer ceramic substrate
JP4703212B2 (en) Wiring board and manufacturing method thereof
JP3517062B2 (en) Copper metallized composition and glass-ceramic wiring board using the same
JP3566569B2 (en) Wiring board and method of manufacturing the same
JP3652196B2 (en) Manufacturing method of ceramic wiring board
JP4454105B2 (en) Manufacturing method of multilayer wiring board
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP4703207B2 (en) Wiring board
JP4535576B2 (en) Manufacturing method of multilayer wiring board
JP4610066B2 (en) Multilayer wiring board and manufacturing method thereof
JP2000077805A (en) Wiring board and manufacture thereof
JP4496529B2 (en) Multilayer ceramic substrate manufacturing method and multilayer ceramic substrate
JP4688314B2 (en) Wiring board manufacturing method
JP2004256346A (en) Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact body, and its mounting structure
JP4587562B2 (en) Manufacturing method of multilayer wiring board
JPH11186727A (en) Wiring board and manufacture thereof
JPH11284296A (en) Wiring board
JP2004256347A (en) Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact, and its mounting structure
JP2005093546A (en) Wiring board and its producing method
JP2002050865A (en) Glass-ceramic wiring board and method of manufacturing it
JP4646362B2 (en) Conductor composition and wiring board using the same
JP3786609B2 (en) COMPOSITE CERAMIC COMPONENT AND MANUFACTURING METHOD THEREOF
JP3944839B2 (en) COMPOSITE CERAMIC COMPONENT AND MANUFACTURING METHOD THEREOF
JP2001185838A (en) Ceramic wiring board
JP3643264B2 (en) Conductive paste and wiring board using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees