JP2002110632A - Manufacturing methods of structual substrate and of semiconductor device - Google Patents

Manufacturing methods of structual substrate and of semiconductor device

Info

Publication number
JP2002110632A
JP2002110632A JP2000333880A JP2000333880A JP2002110632A JP 2002110632 A JP2002110632 A JP 2002110632A JP 2000333880 A JP2000333880 A JP 2000333880A JP 2000333880 A JP2000333880 A JP 2000333880A JP 2002110632 A JP2002110632 A JP 2002110632A
Authority
JP
Japan
Prior art keywords
substrate
structural substrate
manufacturing
organic solvent
structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000333880A
Other languages
Japanese (ja)
Other versions
JP4415480B2 (en
Inventor
Gousaku Katou
豪作 加藤
Nobumasa Okano
展賢 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000333880A priority Critical patent/JP4415480B2/en
Publication of JP2002110632A publication Critical patent/JP2002110632A/en
Application granted granted Critical
Publication of JP4415480B2 publication Critical patent/JP4415480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a structural substrate with proper planarity of the surface which comprises a ridge part, formed partially on the surface to project from the surface of the substrate, and to provide a manufacturing method of a semiconductor device using the structural substrate. SOLUTION: A GaAs-group substrate 10, after forming a ridge part 10a, is subjected to at least two of the following treatments in the order of treatment with an organic solvent, plasma treatment and surface reduction treatment. In the treatment with an organic solvent, for example, the substrate 10 is immersed in acetone, followed by rinsing with water and them drying. Ultrasonic cleaning may be added to the acetone treatment and the water rinsing. As the plasma treatment, the substrate is subjected to surface oxidation with an oxygen plasma and then to reduction treatment of immersing the substrate in 1 hydrogen 2 ammonium difluoride, as the surface reduction treatment. As a result, roughness of the substrate 10 can be alleviated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板の表面にこの
表面から突出したリッジ部を部分的に備えた構造基板の
製造方法、およびこれを用いた半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a structural substrate partially provided on a surface of a substrate with a ridge portion projecting from the surface, and a method of manufacturing a semiconductor device using the same.

【0002】[0002]

【従来の技術】III−V族化合物半導体、すなわち、
砒化ガリウム(GaAs),砒化アルミニウム(AlA
s),砒化インジウム(InAs),燐化インジウム
(InP),燐化ガリウム(GaP)やアンチモン化ガ
リウム(GaSb)などを用いた半導体レーザは、室温
での発振波長が赤色から赤外領域にまで及んでおり、高
密度光ディスクの光源,光通信装置あるいはレーザポイ
ンタなどのデバイスへの応用が期待されている。
2. Description of the Related Art Group III-V compound semiconductors, that is,
Gallium arsenide (GaAs), aluminum arsenide (AlA)
s), semiconductor lasers using indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), gallium antimonide (GaSb), etc., have an oscillation wavelength at room temperature ranging from red to infrared. Therefore, application to a light source of a high-density optical disk, an optical communication device, or a device such as a laser pointer is expected.

【0003】これらデバイスへの応用に際して、閾値電
流をより低下させることが望まれており、その方法の1
つとしてSDH(Separate Double H
eterostructure)構造が提案されてい
る。例えばリッジ基板のような段差のある構造基板の上
に半導体層を成長させると、ちょうど断層のように層が
ずれて、段上の活性層の両側には電流ブロック層が位置
するように形成される。このようにして、内部電流狭窄
機構を有する屈折率導波構造、すなわちSDH構造が得
られる(特開昭61−183987,Electron
ics Letters Vol.32 No.7(1
996)pp.664,IEEE J.Quantum
Electron.Vol.28(1992)p4な
ど)。SDH構造には、1度の結晶成長で形成でき、選
択成長を利用しているために構造基板の段差や斜面部分
においても良質な結晶を成長させることができるという
利点がある。
In application to these devices, it is desired to further reduce the threshold current.
SDH (Separate Double H)
(Etherostructure) structure has been proposed. For example, when a semiconductor layer is grown on a stepped structure substrate such as a ridge substrate, the layers are shifted just like a fault, and the current blocking layers are formed on both sides of the active layer on the step. You. In this way, a refractive index waveguide structure having an internal current confinement mechanism, that is, an SDH structure is obtained (Japanese Patent Laid-Open No. 61-183987, Electron).
ics Letters Vol. 32 No. 7 (1
996) pp. 664, IEEE J.C. Quantum
Electron. Vol. 28 (1992) p4). The SDH structure has an advantage that it can be formed by a single crystal growth, and since selective growth is used, a high-quality crystal can be grown even on a step or a slope portion of a structural substrate.

【0004】[0004]

【発明が解決しようとする課題】こうした構造基板とし
て用いられているのは、片側の面に順テーパ型などのリ
ッジ部が設けられたリッジ基板である。順テーパ型のリ
ッジ部とは、底面と側面との内角が鋭角で、断面形状が
台形のものを指す。これまでは、例えば硫酸系エッチャ
ントを用いて表面をエッチングすることにより、基板上
に平坦な基底面とその上に突出したリッジ部が形成され
ていた。ところが、硫酸系エッチャントにおいては、エ
ッチング速度が速いことや、高い精度の混合比でエッチ
ャントを調製しなければならないことなどの理由からエ
ッチングの制御が難しい。また、リッジ部の形成は、フ
ォトリソグラフィー技術、CVD(Chemical
Vapor Deposition;化学気相成長)
法、RIE(ReactiveIon Etchin
g;反応性イオンエッチング)、ウエットエッチングな
ど、多くの工程を含んでいる。その結果、出来上がった
構造基板には表面荒れ、つまり、付着物や酸化膜等によ
る表面汚染、表面の凹凸などが発生していた。
A ridge substrate provided with a ridge portion such as a forward taper type on one surface is used as such a structure substrate. The forward tapered ridge portion refers to a ridge portion in which the inner angle between the bottom surface and the side surface is an acute angle and the cross-sectional shape is trapezoidal. Heretofore, a flat base surface and a protruding ridge portion have been formed on a substrate by etching the surface using, for example, a sulfuric acid-based etchant. However, in a sulfuric acid-based etchant, it is difficult to control the etching because the etching rate is high and the etchant must be prepared with a high precision mixing ratio. The ridge portion is formed by photolithography technology, CVD (Chemical).
Vapor Deposition (chemical vapor deposition)
Method, RIE (ReactiveIon Etchin)
g; reactive ion etching) and wet etching. As a result, the surface of the completed structural substrate was roughened, that is, surface contamination due to deposits, oxide films and the like, surface irregularities, and the like occurred.

【0005】このような構造基板の上に成長させた半導
体層には、リッジ部の側面において付着物などを核とし
た異常成長が発生したり、リッジ部上面および基底面の
平坦性や均質性が低下したりすることがあった。このこ
と自体が閾値電流や発振波長などのレーザ特性を不安定
化させる要因であるが、今回、以後のプロセスにおいて
マスクの位置合わせなどに支障をきたすことが判明し、
製品の歩留りに影響することから、構造基板の表面荒れ
は一層解決すべき課題となった。
[0005] In the semiconductor layer grown on such a structural substrate, abnormal growth occurs due to nuclei attached to the side surfaces of the ridge portion, and the flatness and homogeneity of the top surface and the bottom surface of the ridge portion. Or decreased. This itself is a factor that destabilizes the laser characteristics such as the threshold current and the oscillation wavelength, but this time, it was found that this would hinder the mask alignment in the subsequent processes,
Since the yield of the product is affected, the surface roughness of the structural substrate has become an issue to be further solved.

【0006】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、基板の表面にこの表面から突出した
リッジ部が部分的に形成された構造基板を表面の平坦性
良く作製することができる製造方法、およびこれを用い
た半導体装置の製造方法を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to manufacture a structural substrate having a ridge portion protruding partially from the surface of the substrate with good surface flatness. And a method for manufacturing a semiconductor device using the same.

【0007】[0007]

【課題を解決するための手段】[Means for Solving the Problems]

【0008】本発明による構造基板の製造方法は、基板
の表面にこの表面から突出したリッジ部を部分的に形成
することにより構造基板を作製する第1の工程と、構造
基板に表面処理を施して表面の平坦性を向上させる第2
の工程とを含む構造基板の製造方法であって、第2の工
程は、構造基板を有機溶剤により処理する工程と、構造
基板の表面にプラズマを照射する工程と、構造基板の表
面を還元剤により処理する工程のうちの少なくとも2つ
の工程を、この順序で行うものである。
A method of manufacturing a structural substrate according to the present invention comprises a first step of manufacturing a structural substrate by partially forming a ridge portion projecting from the surface of the substrate, and performing a surface treatment on the structural substrate. Second to improve the surface flatness
Wherein the second step is a step of treating the structural substrate with an organic solvent, a step of irradiating the surface of the structural substrate with plasma, and a step of reducing the surface of the structural substrate with a reducing agent. Are performed in this order.

【0009】本発明による半導体装置の製造方法は、基
板の表面にこの表面から突出したリッジ部を部分的に形
成することにより構造基板を作製する第1の工程と、構
造基板に表面処理を施して表面の平坦性を向上させる第
2の工程とを含む半導体装置の製造方法であって、第2
の工程は、構造基板を有機溶剤により処理する工程と、
構造基板の表面にプラズマを照射する工程と、構造基板
の表面を還元剤により処理する工程のうちの少なくとも
2つの工程を、この順序で行うものである。
According to the method of manufacturing a semiconductor device of the present invention, a first step of manufacturing a structural substrate by partially forming a ridge portion protruding from the surface of the substrate, and applying a surface treatment to the structural substrate. And a second step of improving the flatness of the surface by the second step.
Is a step of treating the structural substrate with an organic solvent,
At least two of the step of irradiating the surface of the structural substrate with plasma and the step of treating the surface of the structural substrate with a reducing agent are performed in this order.

【0010】本発明による構造基板の製造方法または半
導体装置の製造方法では、構造基板の表面荒れが改善さ
れ、平坦性が向上する。
In the method for manufacturing a structural substrate or the method for manufacturing a semiconductor device according to the present invention, the surface roughness of the structural substrate is improved and the flatness is improved.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0012】[第1の実施の形態]本発明の第1の実施
の形態に係る構造基板の製造方法は、リッジ部を形成す
る工程とそののちに表面処理を施す工程により構成され
る。以下、この順序に従って構造基板の製造方法につい
て説明する。
[First Embodiment] A method of manufacturing a structural substrate according to a first embodiment of the present invention includes a step of forming a ridge portion and a step of performing a surface treatment thereafter. Hereinafter, a method of manufacturing a structural substrate will be described according to this order.

【0013】図1は、リッジ部の形成工程を表したもの
である。まず、図1(A)に示したように、III−V
族化合物半導体、例えば、p型不純物としてZnを添加
したGaAsよりなり、(100)面を主面とする厚さ
(主面に対して垂直な方向の厚さ)が350μmの基板
10を用意する。
FIG. 1 shows a step of forming a ridge portion. First, as shown in FIG.
A substrate 10 made of a group III compound semiconductor, for example, GaAs doped with Zn as a p-type impurity and having a thickness of 350 μm with the (100) plane as the main surface (the thickness in the direction perpendicular to the main surface) is prepared. .

【0014】基板10としては、この他にも以下の材料
を用いることができる。例えば、砒化アルミニウム(A
lAs),砒化インジウム(InAs),燐化インジウ
ム(InP),燐化ガリウム(GaP)およびアンチモ
ン化ガリウム(GaSb)のうちのいずれか1種、また
はこれらのうちの少なくとも1種とGaAsとの混晶、
および、GaAs,AlAs,InAs,InP,Ga
P,GaSbのうちの少なくとも1種を含む混晶などで
ある。これらはすべて、不純物の添加の有無に関わらず
用いることができる。
As the substrate 10, the following materials can be used. For example, aluminum arsenide (A
lAs), indium arsenide (InAs), indium phosphide (InP), gallium phosphide (GaP), and gallium antimonide (GaSb), or a mixture of at least one of these and GaAs. Akira,
And GaAs, AlAs, InAs, InP, Ga
A mixed crystal containing at least one of P and GaSb is used. All of these can be used with or without the addition of impurities.

【0015】次いで、この基板10の主面に、リッジ部
10a(図1(C)参照)の形成領域に合わせてマスク
パターン11を形成する。マスクパターン11の形成
は、例えば、以下のように行われる。CVD(Chem
ical Vapor Deposition;化学気
相成長)法などの蒸着法により基板10の(100)面
に、厚さ150nmの酸化ケイ素(SiO)膜と厚さ
10nmの窒化ケイ素(SiN)膜とを積層した多層
の無機材料膜を形成する。この無機材料膜上に、レジス
ト形成およびフォトリソグラフィにより、例えば基板1
0の<110>方向に延長したストライプ形状のマスク
を形成し、RIEまたはフッ化水素(HF)等の可溶性
溶液によるエッチングにより積層膜を選択的に除去す
る。そののち、図示しないレジスト膜を除去する。
Next, a mask pattern 11 is formed on the main surface of the substrate 10 so as to correspond to the formation region of the ridge 10a (see FIG. 1C). The formation of the mask pattern 11 is performed, for example, as follows. CVD (Chem
A silicon oxide (SiO 2 ) film having a thickness of 150 nm and a silicon nitride (SiN x ) film having a thickness of 10 nm are stacked on the (100) surface of the substrate 10 by an evaporation method such as an electrical vapor deposition (chemical vapor deposition) method. The formed multilayer inorganic material film is formed. On this inorganic material film, for example, a substrate 1 is formed by resist formation and photolithography.
A stripe-shaped mask extending in the <110> direction of 0 is formed, and the stacked film is selectively removed by RIE or etching with a soluble solution such as hydrogen fluoride (HF). After that, the resist film (not shown) is removed.

【0016】なお、マスクパターン11の幅(延長方向
に対して垂直な方向における幅)は、後述するエッチン
グ工程におけるサイドエッチによりリッジ部10aの幅
がマスクパターン11の幅以下となることを考慮して、
リッジ部10aの幅に応じて決定された所定の値(例え
ば、リッジ部10a上面の幅が4μmの場合は10μ
m)とする。また、ストライプの間隔は、例えば100
μmとする。
The width of the mask pattern 11 (width in the direction perpendicular to the extension direction) is determined in consideration of the fact that the width of the ridge portion 10a becomes smaller than the width of the mask pattern 11 due to side etching in an etching step described later. hand,
A predetermined value determined according to the width of the ridge portion 10a (for example, 10 μm when the width of the upper surface of the ridge portion 10a is 4 μm)
m). The interval between stripes is, for example, 100
μm.

【0017】このマスクパターン11は以後のエッチン
グに耐えうるものであればよく、例えば、酸化ケイ素あ
るいは窒化ケイ素の単層膜により形成してもよい。
The mask pattern 11 only needs to be able to withstand the subsequent etching, and may be formed of, for example, a single-layer film of silicon oxide or silicon nitride.

【0018】次に、図1(B)に示したように、基板1
0に対して所望のリッジ形状付近まで、基板10の構成
元素に対して選択性を持たない第1のエッチャントを用
いた第1のウエットエッチングを行う。この第1のウエ
ットエッチングは、等方性エッチングであり、少なくと
も{111}B結晶面(以下、{111}B面とい
う。)を含む結晶の面方位に対して依存性を持たないよ
うに行われ、リッジ部の側面が安定な{111}B面と
なるまでエッチングされる前に終了する。第1のエッチ
ャントとしては、例えば、硫酸(HSO)と過酸化
水素水 (H)と水(HO)とを硫酸:過酸化
水素水:水=30:10:500の体積比で混合した混
合液を用いる。
Next, as shown in FIG.
The first wet etching using a first etchant having no selectivity to the constituent elements of the substrate 10 is performed to the vicinity of the desired ridge shape with respect to 0. This first wet etching is an isotropic etching, and is performed so as not to have dependence on the plane orientation of a crystal including at least a {111} B crystal plane (hereinafter, referred to as a {111} B plane). This ends before the side surface of the ridge portion is etched until the {111} B surface becomes stable. As the first etchant, for example, sulfuric acid (H 2 SO 4 ), hydrogen peroxide solution (H 2 O 2 ), and water (H 2 O) are mixed with sulfuric acid: hydrogen peroxide solution: water = 30: 10: 500. A mixed solution mixed at a volume ratio of is used.

【0019】ここでは、基板10のマスクパターン11
に覆われていない部分からエッチングが進行し、<11
0>方向に対して垂直な方向にサイドエッチも進行す
る。但し、マスクパターン11を無機材料膜により形成
し、基板10との密着性を高めているので、これらの界
面ではサイドエッチの進行が防止される。従って、全体
としては、鼓型のリッジ部10bが形成される。
Here, the mask pattern 11 of the substrate 10
Etching progresses from the portion not covered by <11
Side etching also proceeds in a direction perpendicular to the 0> direction. However, since the mask pattern 11 is formed of an inorganic material film to enhance the adhesion to the substrate 10, the progress of side etching is prevented at these interfaces. Accordingly, a drum-shaped ridge portion 10b is formed as a whole.

【0020】次に、図1(C)に示したように、基板1
0の構成元素のうち陽イオンとなり得る元素(例えば、
GaAsの場合にはGa)を選択的にエッチングする第
2のエッチャントを用いて、基板10に対してリッジ部
10aの側面に非結晶成長面である{111}B面を出
現させる第2のウエットエッチングを行う。この第2の
ウエットエッチングは、基板10において、少なくとも
{111}B面を含んだ面方位に対して選択的に行われ
る選択性エッチングである。なお、ここで非結晶成長面
とは、結晶成長速度が極めて遅く、実質的に結晶が成長
しない面のことを指す。
Next, as shown in FIG.
Among the constituent elements of 0, an element that can be a cation (for example,
In the case of GaAs, a second wett for causing a {111} B plane, which is an amorphous growth plane, to appear on the side surface of the ridge portion 10a with respect to the substrate 10 using a second etchant for selectively etching Ga). Perform etching. The second wet etching is a selective etching that is selectively performed on the substrate 10 with respect to a plane orientation including at least the {111} B plane. Here, the non-crystal growth surface refers to a surface where the crystal growth rate is extremely low and the crystal does not substantially grow.

【0021】第2のエッチャントとしては、例えば、ク
エン酸と水とを1:1の体積比で混合したクエン酸水溶
液と、過酸化水素水とを、クエン酸水溶液:過酸化水素
水=450:150の体積比で混合した混合液を用い
る。なお、このクエン酸系エッチャントの他にも、基板
10の構成元素のうち陽イオンとなり得る元素と錯体を
形成するものを用いることができる。このようなエッチ
ャントとしては、例えば、カルボン酸である酒石酸,酢
酸,シュウ酸,ギ酸,コハク酸あるいはリンゴ酸などが
挙げられる。
As the second etchant, for example, an aqueous solution of citric acid in which citric acid and water are mixed at a volume ratio of 1: 1 and an aqueous solution of hydrogen peroxide, an aqueous solution of citric acid: aqueous hydrogen peroxide = 450: A mixed solution mixed at a volume ratio of 150 is used. In addition to the citric acid-based etchant, any of the constituent elements of the substrate 10 that forms a complex with an element that can be a cation can be used. Examples of such an etchant include carboxylic acids such as tartaric acid, acetic acid, oxalic acid, formic acid, succinic acid, and malic acid.

【0022】この第2のウエットエッチングでは、リッ
ジ部10aの側面に{111}B面が現れた時点でエッ
チングが自動的に停止し、マスクパターン11直下では
それ以上サイドエッチが進行しない。また、エッチング
処理は所定のエッチング深さとなった時点で停止され
る。そのとき表出している基板10の表面が基底面とな
り、基底面の位置によりリッジ部10aの高さが規定さ
れる。これにより、例えば、側面が{111}B面で構
成され、上面の幅が4μm、高さが3.5〜4.0μm
である<110>方向に延長された順テーパ型のリッジ
部10aが形成される。ちなみに、第1のエッチャント
および第2のエッチャントは、上述の順序に用いられて
はじめてリッジ部10aの側面を特定の結晶面とする効
果があり、一方のみを使用しても効果は得られないもの
である。よって、本実施の形態では、2種類の異なるウ
エットエッチングを組み合わせて行い、リッジ部10a
が精度良く形成されるようになっている。
In the second wet etching, when the {111} B surface appears on the side surface of the ridge portion 10a, the etching is automatically stopped, and the side etch does not proceed any more immediately below the mask pattern 11. Further, the etching process is stopped when a predetermined etching depth is reached. At this time, the exposed surface of the substrate 10 becomes a base surface, and the height of the ridge portion 10a is defined by the position of the base surface. Thereby, for example, the side surface is constituted by the {111} B surface, and the upper surface has a width of 4 μm and a height of 3.5 to 4.0 μm.
The ridge portion 10a of the forward taper type extending in the <110> direction is formed. Incidentally, the first etchant and the second etchant have an effect of setting the side surface of the ridge portion 10a to a specific crystal plane only when they are used in the order described above, and the effect cannot be obtained by using only one of them. It is. Therefore, in this embodiment, two different types of wet etching are performed in combination to form the ridge 10a.
Are formed with high precision.

【0023】次に、図1(D)に示したように、RIE
などのドライエッチング、または可溶性薬品等の溶液を
用いたウエットエッチングを行って、マスクパターン1
1を除去する。これにより、ストライプ形状であり、そ
の断面が台形である順テーパ型のリッジ部10aが基板
10の上に形成される。
Next, as shown in FIG.
Dry etching using a solution such as a soluble chemical, or wet etching using a solution such as a soluble chemical.
Remove one. Thereby, a forward tapered ridge portion 10a having a stripe shape and a trapezoidal cross section is formed on the substrate 10.

【0024】このときの基板10には、マスクパターン
11の残存などによる粒子状の表面汚染や、基底面およ
びリッジ部10aの上面に波うつような起伏が生じてい
る。ちなみに、従来は、基板10をこの状態のまま、も
しくは有機洗浄を施したのちに半導体素子の製造に用い
ており、前述のように素子特性を劣化させていた。
At this time, the substrate 10 has particulate surface contamination due to the remaining mask pattern 11 and the like, and undulating undulations on the base surface and the upper surface of the ridge portion 10a. Conventionally, the substrate 10 is used in the manufacture of a semiconductor device in this state or after being subjected to organic cleaning, and the device characteristics are deteriorated as described above.

【0025】そこで、本実施の形態では、次に基板10
に対して表面処理を施す。図2は、この表面処理の手順
について表したシーケンス(流れ図)である。図2を参
照しながら、引き続き、基板10の表面処理について説
明する。
Therefore, in the present embodiment, the substrate 10
Is subjected to surface treatment. FIG. 2 is a sequence (flow chart) showing the procedure of the surface treatment. Next, the surface treatment of the substrate 10 will be described with reference to FIG.

【0026】まず、有機洗浄を施す(ステップ11)。
これは、基板10を例えばアセトンに浸漬するものであ
る。溶剤としてはその他に、メタノール、エタノール、
イソプロピルアルコール(IPA)のうちのいずれか1
種または2種以上の混合物を用いることができる。この
ときの浸漬条件は、適宜定めるようにしてよい。
First, an organic cleaning is performed (step 11).
This involves immersing the substrate 10 in, for example, acetone. Other solvents include methanol, ethanol,
Any one of isopropyl alcohol (IPA)
Species or a mixture of two or more can be used. The immersion conditions at this time may be determined appropriately.

【0027】なお、このとき溶剤に超音波を与えると、
付着物の剥離が進行して、より効果的に基板洗浄を行う
ことができる(ステップ12)。超音波洗浄の目安とし
ては、例えば、周波数は28〜100kHz程度の範囲
の単周波もしくは重畳周波、出力100W、洗浄時間は
5分から10分程度とするとよい。
At this time, when ultrasonic waves are applied to the solvent,
The detachment of the deposit proceeds, and the substrate can be more effectively cleaned (step 12). As a standard for ultrasonic cleaning, for example, the frequency may be a single frequency or a superimposed frequency in the range of about 28 to 100 kHz, the output may be 100 W, and the cleaning time may be about 5 to 10 minutes.

【0028】次に、この基板10を、有機溶剤中から引
き出して水洗する(ステップ13)。水洗は、例えば、
超純水による5分程度の流水洗浄として行なわれる。こ
れにより、有機洗浄を停止させ、有機溶剤成分や表面生
成物を除去するようになっている。なお、このときにも
超音波洗浄を組み合わせると、一旦除去された付着物等
が基板10に再び接着することが防止でき、より効果的
に基板洗浄を行うことができる(ステップ14)。超音
波洗浄の条件は、例えば、出力100W、周波数は28
〜100kHz程度の範囲の単周波もしくは重畳周波、
洗浄時間5分である。
Next, the substrate 10 is pulled out of the organic solvent and washed with water (step 13). Washing, for example,
This is performed as running water washing with ultrapure water for about 5 minutes. As a result, the organic cleaning is stopped, and the organic solvent components and surface products are removed. If ultrasonic cleaning is also combined at this time, it is possible to prevent the adhered substances and the like once removed from adhering to the substrate 10 again, and to perform the substrate cleaning more effectively (step 14). The conditions of the ultrasonic cleaning are, for example, an output of 100 W and a frequency of 28.
Single frequency or superimposed frequency in the range of about 100 kHz,
The cleaning time is 5 minutes.

【0029】次に、基板10を乾燥する(ステップ1
5)。乾燥は、例えばスピンドライ法、赤外線乾燥、熱
風乾燥、自然乾燥などにより行われる。このうち、スピ
ンドライ法では、例えば、回転速度900rpmとして
60〜90秒間行なわれる。なお、ここでは、この有機
洗浄、水洗、乾燥の工程をまとめて「有機溶剤処理」と
呼ぶことにする。
Next, the substrate 10 is dried (step 1).
5). Drying is performed by, for example, spin drying, infrared drying, hot air drying, natural drying, or the like. Among these, in the spin dry method, for example, the rotation speed is set to 900 rpm for 60 to 90 seconds. Here, the steps of organic washing, water washing and drying are collectively referred to as “organic solvent treatment”.

【0030】次に、基板10にプラズマ処理を施す(ス
テップ16)。これは、例えばプラズマエッチングと同
様の要領で行うことができ、例えば、酸素プラズマを用
いて基板10の表面をアッシングする場合、基板温度1
50℃、酸素ガス流量400sccm、背圧80Pa、
出力350W、処理時間5分間とすることができる。こ
れにより、基板10の表面に付着した有機物等が除去さ
れ、均一に酸化された状態となる。なお、処理に用いる
プラズマ気体としては、他に水素、窒素、および希ガス
元素のうちのいずれか1種が挙げられ、酸化(アッシン
グ)以外にプラズマエッチングとして処理を行い、有機
物等の付着物を除去するようにしてもよい。なお、プラ
ズマ処理によって、基板10の表面状態は酸化されたか
の如何に関わらず均一にならされる。
Next, plasma processing is performed on the substrate 10 (step 16). This can be performed in the same manner as, for example, the plasma etching. For example, when the surface of the substrate 10 is ashed using
50 ° C., oxygen gas flow rate 400 sccm, back pressure 80 Pa,
The output can be 350 W and the processing time can be 5 minutes. As a result, organic substances and the like attached to the surface of the substrate 10 are removed, and the substrate 10 is uniformly oxidized. In addition, as a plasma gas used for the treatment, any one of hydrogen, nitrogen, and a rare gas element can be given. In addition to the oxidation (ashing), the treatment is performed as plasma etching to remove deposits such as organic substances. It may be removed. Note that the surface state of the substrate 10 is made uniform by the plasma treatment regardless of whether it is oxidized.

【0031】更に、基板10に表面還元処理を施す(ス
テップ17)。これは、還元剤に基板10を浸漬して行
われる。例えば、還元剤として1水素2フッ化アンモニ
ウム18%、水72%の混合物を用い、5〜20分間浸
漬することにより行われる。なお、還元剤としては、こ
れ以外のフッ化水素(HF)または水素(H)とフッ素
(F)を含む溶剤や、有機アルカリ系溶剤を用いること
ができ、これにより、基板10の表面に酸処理などによ
り生じた酸化膜を均一に除去すると共に、その他の残存
物が除去される。
Further, the substrate 10 is subjected to a surface reduction treatment (step 17). This is performed by immersing the substrate 10 in a reducing agent. For example, it is carried out by using a mixture of 18% ammonium difluoride and 72% water as a reducing agent and immersing for 5 to 20 minutes. As the reducing agent, other solvents such as hydrogen fluoride (HF), a solvent containing hydrogen (H) and fluorine (F), or an organic alkali solvent can be used. The oxide film generated by the treatment or the like is uniformly removed, and other residues are removed.

【0032】このようにして、有機溶剤処理、プラズマ
処理、表面還元処理をこの順序で施すことにより、図1
(D)に示した基板10の表面荒れが改善される。作製
された基板10は、半導体レーザ等の半導体装置に基板
として用いられる。
As described above, by performing the organic solvent treatment, the plasma treatment, and the surface reduction treatment in this order,
The surface roughness of the substrate 10 shown in (D) is improved. The manufactured substrate 10 is used as a substrate in a semiconductor device such as a semiconductor laser.

【0033】これらの処理工程は、必ずしも全て行う必
要はなく、少なくとも2つが行われればよい。本発明者
らが、先にこのような構造基板の表面に表面還元処理の
みを試みたが、これでは十分に付着物を除去することは
できず、表面の起伏も改善されなかった(図10参
照)。従って、1回の化学的洗浄だけでは、付着物や表
面を覆う酸化膜等を除去して構造基板の表面荒れを改善
することは困難であり、上記のうち少なくとも2つの処
理の相乗効果が必要である。
It is not always necessary to perform all of these processing steps, and it is sufficient that at least two of these processing steps are performed. The present inventors have previously tried only the surface reduction treatment on the surface of such a structural substrate, but this did not sufficiently remove the deposits and did not improve the undulation of the surface (FIG. 10). reference). Therefore, it is difficult to improve the surface roughness of the structural substrate by removing the deposits and the oxide film covering the surface by only one chemical cleaning, and a synergistic effect of at least two of the above processes is required. It is.

【0034】また、その場合には、処理の順序は守られ
なければならない。例えば、有機溶剤処理の前にプラズ
マ処理を行った場合には、有機物等の付着物がプラズマ
と反応して重合物を形成することが予想される。こうし
た重合物は一般に有機溶剤による洗浄では落ちにくい。
また、プラズマ処理によって基板10の表面状態は酸化
されたかの如何に関わらず均一にならされており、この
後に表面還元処理を施す方が効果的である。表面が酸化
されていればなおのこと最後に還元処理を施して酸化膜
を除去すべきである。
In this case, the order of processing must be maintained. For example, when plasma treatment is performed before organic solvent treatment, it is expected that deposits such as organic substances react with plasma to form a polymer. Such a polymer is generally not easily removed by washing with an organic solvent.
The surface state of the substrate 10 is made uniform by the plasma processing regardless of whether it is oxidized, and it is more effective to perform the surface reduction processing thereafter. If the surface is oxidized, a reduction treatment should be performed at the end to remove the oxide film.

【0035】このように、本実施の形態によれば、リッ
ジ部10aが形成された基板10に対して、有機溶剤処
理、プラズマ処理、表面還元処理のうちの少なくとも2
つの工程をこの順序で施すようにしたので、有機物等の
付着物による所謂表面汚染を除去し、同時に表面の起伏
をなくすことができる。よって、再現性よく簡便な方法
で基板10の表面荒れを軽減し、平坦化することとな
る。
As described above, according to the present embodiment, at least two of the organic solvent treatment, the plasma treatment, and the surface reduction treatment are performed on the substrate 10 on which the ridge portion 10a is formed.
Since the three steps are performed in this order, so-called surface contamination due to deposits such as organic substances can be removed, and at the same time, unevenness of the surface can be eliminated. Therefore, the surface roughness of the substrate 10 is reduced and planarized by a simple method with good reproducibility.

【0036】[第2の実施の形態]本実施の形態は、第
1の実施の形態に係る構造基板の製造方法を用いた半導
体装置の製造方法に関するものである。ここでは、SD
H構造の半導体レーザを例に挙げて説明する。SDH構
造とは、リッジ部を有する基板などの構造基板を利用し
て形成された不連続な半導体層により、内部に電流狭窄
機構が設けられた屈折率導波型の構造を指す。なお、以
下の説明では、第1の実施の形態と同一の部分には同一
の符号を付し、その説明を省略する。
[Second Embodiment] The present embodiment relates to a method of manufacturing a semiconductor device using the method of manufacturing a structural substrate according to the first embodiment. Here, SD
A description will be given using a semiconductor laser having an H structure as an example. The SDH structure refers to a refractive index guided structure in which a current confinement mechanism is provided inside by a discontinuous semiconductor layer formed using a structural substrate such as a substrate having a ridge portion. In the following description, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.

【0037】図3ないし図5は、本実施の形態に係る半
導体レーザの製造方法を工程毎に表したものである。ま
ず、第1の実施の形態と同様にして基板10を作製す
る。
3 to 5 show a method of manufacturing a semiconductor laser according to the present embodiment for each process. First, the substrate 10 is manufactured in the same manner as in the first embodiment.

【0038】ここでは、リッジ部10aの形成に際して
は、その高さが例えば2.0μm以上となるように調節
することが好ましい。SDH構造の半導体レーザを作製
するにはリッジ部10aの高さが2.0μm以上必要な
ためである。また、リッジ部10a上面の幅については
例えば10μm以下となるように調節することが好まし
い。リッジ部10aの幅が10μm以下であれば、その
上に積層する活性層の幅を3.0μm程度とすることが
でき、レーザの低閾値化を達成することができるからで
ある。
Here, when forming the ridge portion 10a, it is preferable to adjust the height so as to be, for example, 2.0 μm or more. This is because the height of the ridge portion 10a needs to be 2.0 μm or more in order to manufacture a semiconductor laser having the SDH structure. Further, it is preferable to adjust the width of the upper surface of the ridge 10a to be, for example, 10 μm or less. If the width of the ridge portion 10a is 10 μm or less, the width of the active layer laminated thereon can be about 3.0 μm, and a lower threshold of the laser can be achieved.

【0039】次いで、図3に示したように、例えば、p
型不純物として亜鉛が添加されたp型GaAsよりなる
厚さ0.6μmのバッファ層31,p型不純物として亜
鉛が添加されたp型AlGa1−sAs(但し、0<
s<1)混晶よりなる厚さ500nmの第1導電型クラ
ッド層32、p型不純物として亜鉛が添加されたp型A
Ga1−tAs(但し、t<s)混晶よりなる厚さ
35nmの光ガイド層33、およびAlGa1−u
s(但し、u<t)混晶よりなる厚さ7nmの活性層3
4をこの基板10の上に順に成長させる。続いて、例え
ば、n型不純物としてケイ素が添加されたn型Al
1−tAs混晶よりなる厚さ35nmの光ガイド層3
5、およびn型不純物としてケイ素が添加されたn型A
Ga1−sAs混晶よりなる第2導電型クラッド層
36(図8参照)の下層部36aを順次成長させる。こ
の下層部36aは、その2つの側面が交わるまで成長さ
せる。この下層部36aの厚さは、例えば500nmで
ある。なお、これらの各層は、例えば、連続MOCV
D、すなわち各層毎に供給する原料ガスの切り替えを行
って成長させる。
Next, as shown in FIG.
P-type zinc was added as a buffer layer 31, p-type impurities having a thickness of 0.6μm to zinc as type impurity is a p-type GaAs that has been added Al s Ga 1-s As (where 0 <
s <1) 500 nm thick first conductivity type cladding layer 32 of mixed crystal, p-type A doped with zinc as a p-type impurity
l t Ga 1-t As (where, t <s) optical guide layer 33 with a thickness of 35nm made of mixed crystal, and Al u Ga 1-u A
7 nm thick active layer 3 of s (where u <t) mixed crystal
4 are sequentially grown on the substrate 10. Subsequently, for example, n-type Al t G to which silicon is added as an n-type impurity
Light guide layer 3 having a thickness of 35 nm and made of a 1-t As mixed crystal
5, and n-type A doped with silicon as an n-type impurity
l s Ga 1-s consisting As mixed crystal second conductivity type cladding layer 36 are sequentially grown the lower portion 36a (see FIG. 8). The lower layer portion 36a is grown until its two side surfaces intersect. The thickness of the lower layer portion 36a is, for example, 500 nm. Each of these layers is, for example, a continuous MOCV
D, that is, the source gas supplied for each layer is switched for growth.

【0040】これにより、バッファ層31から下層部3
6aまでの各層はリッジ部10aの上面とその両側にリ
ッジ部10aにより分断されて形成される。リッジ部1
0aの側面は、非結晶成長面である{111}B面とな
っていることに加え、ここでは、第1の実施の形態の方
法によって形成されているために表面荒れが軽減してお
り、半導体層の異常成長が一層抑制されるようになって
いる。
As a result, the lower layer 3
Each layer up to 6a is formed on the upper surface of the ridge portion 10a and on both sides thereof by being divided by the ridge portion 10a. Ridge part 1
In addition to the {111} B plane, which is a non-crystal growth plane, the side surface of Oa has a reduced surface roughness because it is formed by the method of the first embodiment. Abnormal growth of the semiconductor layer is further suppressed.

【0041】また、リッジ部10aの上面に形成される
バッファ層31から下層部36aまでの各層は、その端
部にリッジ部10aの側面と同じ{111}B面が生
じ、あたかもリッジ部10aの側面が延長されるかのよ
うに成長する。この上面においても、第1の実施の形態
の方法によって形成されているために表面の起伏が軽減
しており、各半導体層が平坦に積層されるようになって
いる。
Each of the layers from the buffer layer 31 to the lower layer portion 36a formed on the upper surface of the ridge portion 10a has the same {111} B plane as the side surface of the ridge portion 10a at the end thereof, and as if the ridge portion 10a had the same surface. Grows as if the sides are extended. Also on this upper surface, since it is formed by the method of the first embodiment, unevenness of the surface is reduced, and the semiconductor layers are stacked flat.

【0042】次に、図4に示したように、例えばp型不
純物として亜鉛が添加されたp型AlGa1−sAs
混晶よりなる電流ブロック層37を、リッジ部10aの
上面に設けられた活性層34の側面を覆うように厚さを
調節して成長させる。ここでは、リッジ部10aは高さ
が均一かつ側面がほぼ平坦であるので、その上面に成長
させた各層の形状もそれに倣っている。従って、電流ブ
ロック層37は高い位置精度で活性層34の側面を覆う
ように形成される。これにより、活性層34の両端は閉
じられ、電流狭窄および横方向の光閉じ込めが行われ
る。このようにしてSDH構造が形成される。
Next, as shown in FIG. 4, for example, p-type Al s Ga 1 -s As to which zinc is added as a p-type impurity
A current blocking layer 37 made of a mixed crystal is grown by adjusting the thickness so as to cover the side surface of the active layer 34 provided on the upper surface of the ridge portion 10a. Here, since the ridge portion 10a has a uniform height and a substantially flat side surface, the shape of each layer grown on the upper surface follows the shape. Therefore, the current blocking layer 37 is formed to cover the side surface of the active layer 34 with high positional accuracy. As a result, both ends of the active layer 34 are closed, and current confinement and lateral light confinement are performed. Thus, an SDH structure is formed.

【0043】次に、図5に示したように、電流ブロック
層37および下層部36aの上に、例えば、n型不純物
としてケイ素が添加されたn型AlGa1−sAs混
晶よりなる厚さ500nmの第2導電型クラッド層36
の上層部36bを成長させる。その際、上層部36b
は、成長が下層部36aを覆い尽くす厚さまで進行する
と、基板10の全面に成長するようになる。次いで、上
層部36bの上に、例えば、n型不純物としてケイ素が
高濃度に添加されたn型GaAsよりなる厚さ6000
nmのキャップ層38を成長させる。
Next, as shown in FIG. 5, on the current blocking layer 37 and the lower portion 36a, for example, made of n-type Al s Ga 1-s As mixed crystal of silicon is added as n-type impurity 500 nm thick second conductivity type cladding layer 36
Is grown. At this time, the upper layer portion 36b
Grows over the entire surface of the substrate 10 when the growth proceeds to a thickness that covers the lower layer portion 36a. Next, on the upper layer portion 36b, for example, a thickness 6000 made of n-type GaAs doped with silicon at a high concentration as an n-type impurity is used.
A nm cap layer 38 is grown.

【0044】そののち、キャップ層38の上に、例え
ば、金(Au)とゲルマニウム(Ge)との合金,ニッ
ケル(Ni)および金を順次蒸着してn側電極39を形
成する。また、基板10の裏面側に、例えば、ニッケ
ル,白金(Pt)および金を順次蒸着してp側電極40
を形成する。これにより、SDH構造を持つ半導体レー
ザが完成する。
Thereafter, on the cap layer 38, for example, an alloy of gold (Au) and germanium (Ge), nickel (Ni) and gold are sequentially deposited to form an n-side electrode 39. Further, for example, nickel, platinum (Pt) and gold are sequentially deposited on the back surface of the substrate 10 to form a p-side electrode 40.
To form Thus, a semiconductor laser having the SDH structure is completed.

【0045】このようにして製造される半導体レーザ
は、次のように作用する。
The semiconductor laser manufactured as described above operates as follows.

【0046】この半導体レーザでは、n側電極39とp
側電極40との間に所定の電圧が印加されると、リッジ
部14aの上面に形成された活性層34に電流が注入さ
れ、電子−正孔再結合により発光が起こる。ここでは、
上述の洗浄処理を施すことによって基板10の表面は付
着物が非常に少ない平坦面となっている。従って、この
構造基板の上に成長した各半導体層の形成位置には部分
的なばらつきや異常成長が抑制され、リッジ部14aの
上面に形成された活性層34の両側面は電流ブロック層
37に精度よく覆われている。よって、活性層34への
無効電流などの形状不安定に起因する現象が防止され
て、閾値電流,動作電圧および発振波長などの諸特性が
より安定化する。
In this semiconductor laser, the n-side electrode 39 is
When a predetermined voltage is applied between the side electrode 40 and the side electrode 40, a current is injected into the active layer 34 formed on the upper surface of the ridge portion 14a, and light emission occurs due to electron-hole recombination. here,
By performing the above-described cleaning process, the surface of the substrate 10 becomes a flat surface with very little attached matter. Therefore, partial variation and abnormal growth are suppressed in the formation position of each semiconductor layer grown on the structure substrate, and both side surfaces of the active layer 34 formed on the upper surface of the ridge portion 14a are connected to the current block layer 37. Accurately covered. Therefore, a phenomenon caused by shape instability such as a reactive current to the active layer 34 is prevented, and various characteristics such as a threshold current, an operating voltage, and an oscillation wavelength are further stabilized.

【0047】本実施の形態では、有機物等の付着物によ
る所謂表面汚染が除去されて表面の起伏が平坦化された
順テーパ型のリッジ部10aを備えた基板10の上にS
DH構造を構築するようにしたので、各半導体層のリッ
ジ部10aの側面における異常成長および形成位置のば
らつきを少なくすることができる。従って、この基板1
0を用いた半導体レーザの製造は容易なものとなり、生
産性が向上すると共に作製された装置の特性のばらつき
を軽減して歩留りを向上させることができる。なお、そ
の結果として、この半導体レーザを光集積回路,光通信
あるいは光記録媒体の光源などのデバイスに応用する場
合に、応用の自由度が高くなると共に、デバイスの高速
化,軽量化,小面積化および低消費電力化を実現するこ
とができる。また、コンシューマあるいはポータブル機
器への応用も容易に行うことが可能となる。
In the present embodiment, the surface of the substrate 10 provided with the forward tapered ridge portion 10a in which the so-called surface contamination due to the deposits such as organic substances has been removed and the unevenness of the surface is flattened.
Since the DH structure is constructed, it is possible to reduce abnormal growth and variation in the formation position on the side surface of the ridge portion 10a of each semiconductor layer. Therefore, this substrate 1
It is easy to manufacture a semiconductor laser using 0, thereby improving the productivity and reducing the variation in the characteristics of the manufactured device, thereby improving the yield. As a result, when this semiconductor laser is applied to a device such as a light source of an optical integrated circuit, an optical communication or an optical recording medium, the degree of freedom of application is increased, and the speed of the device is reduced, the weight is reduced, and the area is reduced. And power consumption can be reduced. Further, application to a consumer or portable device can be easily performed.

【0048】[0048]

【実施例】更に、本発明の具体的な実施例について説明
する。
EXAMPLES Further, specific examples of the present invention will be described.

【0049】(実施例1〜3)実施の形態と同様にして
リッジ部を形成したGaAs基板を用意し、これに次の
ような表面処理を以下の要領で施した。
(Examples 1 to 3) A GaAs substrate on which a ridge was formed in the same manner as in the embodiment was prepared, and the following surface treatment was performed on the GaAs substrate in the following manner.

【0050】有機溶剤処理;出力100W、周波数1
00kHzの超音波を加えたアセトン溶液に基板を5分
間浸漬し、そののち、実施の形態と同様にして水洗、乾
燥するもの。 プラズマ処理;基板温度を150℃、酸素ガス流量を
400sccmとして、背圧0.6Torr、RF出力
350Wでプラズマ処理を5分間行うもの。 表面還元処理;有機アルカリ系溶剤であるトリケミカ
ル社製セミコクリーンの中に基板を20分間浸漬したの
ち、乾燥するもの。
Organic solvent treatment; output 100 W, frequency 1
The substrate is immersed in an acetone solution to which 00 kHz ultrasonic wave has been applied for 5 minutes, and then washed and dried in the same manner as in the embodiment. Plasma processing: plasma processing is performed for 5 minutes at a substrate temperature of 150 ° C., an oxygen gas flow rate of 400 sccm, a back pressure of 0.6 Torr, and an RF output of 350 W. Surface reduction treatment: The substrate is immersed in Trico Chemical's Semicoclean, which is an organic alkaline solvent, for 20 minutes and then dried.

【0051】実施例1では、有機溶剤処理、プラズ
マ処理、表面還元処理をこの順に行った。実施例2で
は、有機溶剤処理に次いで表面還元処理を行った。
実施例3では、プラズマ処理に次いで表面還元処理
を行った。
In Example 1, an organic solvent treatment, a plasma treatment, and a surface reduction treatment were performed in this order. In Example 2, a surface reduction treatment was performed after the organic solvent treatment.
In Example 3, a surface reduction treatment was performed after the plasma treatment.

【0052】(比較例)実施例と同様にしてリッジ部を
形成したGaAs基板を用意し、表面還元処理のみを
行った。
Comparative Example A GaAs substrate having a ridge formed thereon was prepared in the same manner as in the example, and only the surface reduction treatment was performed.

【0053】これら実施例1〜3、および比較例に対し
て電子顕微鏡観察を行った。図6〜図9はそれぞれの顕
微鏡写真である(図6〜8;倍率100倍、図9;倍率
200倍)。比較例では、リッジ上面や基底面と側面の
境に粒状の付着物が多数残存しており、更にリッジ部上
面および基底面には波うつような起伏がはっきりと見て
とれる。これに対して、実施例1〜3では、このような
付着物は激減しており、リッジ部上面および基底面にお
ける起伏が消滅して平坦化していることがわかる。ま
た、実施例のなかでも、番号の順に表面粗度が低くなっ
ていることがわかる。
An electron microscope observation was performed on these Examples 1 to 3 and Comparative Example. 6 to 9 are photomicrographs of each (FIGS. 6 to 8; magnification 100 times, FIG. 9; magnification 200 times). In the comparative example, a large number of granular deposits remain at the boundary between the upper surface of the ridge and the bottom surface and the side surface, and further, undulating undulations can be clearly seen on the upper surface and the bottom surface of the ridge portion. On the other hand, in Examples 1 to 3, such deposits are sharply reduced, and it can be seen that the undulations on the upper surface and the base surface of the ridge portion have disappeared and are flattened. Also, it can be seen that the surface roughness is lower in the order of the numbers among the examples.

【0054】よって、上記の、、の処理のうち1
つの処理では基板表面の荒れを改善する効果はほとんど
みられず、これら3つの処理のうち2つ以上を、この順
に組み合わせて行うことによって表面が平坦な構造基板
が得られることがわかった。また、、、の処理を
全て行うのが最も効果的であり、、の処理と、
の処理はこの順に効果があることがわかった。
Therefore, one of the above processes
In one treatment, the effect of improving the roughness of the substrate surface was hardly observed, and it was found that a structural substrate having a flat surface can be obtained by combining two or more of these three treatments in this order. In addition, it is most effective to perform all the processes of
Was found to be effective in this order.

【0055】以上、実施の形態および実施例を挙げて本
発明を説明したが、本発明は上記実施の形熊および実施
例に限定されるものではなく、種々変形可能である。例
えば、上記実施の形態および実施例では、側面を{11
1}B面により形成した順テーパ型のリッジ部10aを
有する基板10の製造方法について説明したが、そのう
ちのリッジ部10aの形成方法についてはこれによらず
他の方法を用いても構わない。更に、例えば、所謂逆テ
ーパ型基板などのその他の構造基板についても適用する
ことが可能である。
Although the present invention has been described with reference to the embodiment and examples, the present invention is not limited to the above-described embodiments and examples, and can be variously modified. For example, in the above embodiments and examples, the side surface
Although the method of manufacturing the substrate 10 having the forward tapered ridge portion 10a formed by the 1} B plane has been described, other methods may be used as the ridge portion 10a. Further, for example, the present invention can be applied to other structural substrates such as a so-called reverse tapered substrate.

【0056】また、上記第2の実施の形態では、基板1
0を用いた半導体装置として半導体レーザを挙げたが、
本発明はこれ以外の半導体装置の製造方法に対しても適
用することができる。例えば、リセス構造FET(Fi
eld Effect Transistor;電界効
果トランジスタ)の製造に適用することができる。
In the second embodiment, the substrate 1
Although a semiconductor laser was mentioned as a semiconductor device using 0,
The present invention can be applied to other semiconductor device manufacturing methods. For example, a recessed structure FET (Fi
eld Effect Transistor (Field Effect Transistor).

【0057】[0057]

【発明の効果】以上説明したように請求項1ないし請求
項8のいずれか1項に記載の構造基板の製造方法によれ
ば、基板の表面にこの表面から突出したリッジ部を部分
的に形成することにより構造基板を作製する第1の工程
と、構造基板に表面処理を施して表面の平坦性を向上さ
せる第2の工程とを含んでおり、第2の工程は、構造基
板を有機溶剤により処理する工程と、構造基板の表面に
プラズマを照射する工程と、構造基板の表面を還元剤に
より処理する工程のうちの少なくとも2つの工程を、こ
の順序で行うようにしたので、基板の表面荒れが改善さ
れ、平坦面により構成された構造基板を得ることができ
る。よって、これを用いた半導体素子の製造を容易なも
のとしてその生産性を向上させることができる。
As described above, according to the method for manufacturing a structural substrate according to any one of claims 1 to 8, a ridge portion projecting from this surface is partially formed on the surface of the substrate. And a second step of performing a surface treatment on the structure substrate to improve the flatness of the surface. And the step of irradiating the surface of the structural substrate with plasma, and the step of treating the surface of the structural substrate with a reducing agent are performed in this order. Roughness is improved, and a structural substrate composed of a flat surface can be obtained. Therefore, it is possible to easily manufacture a semiconductor device using the semiconductor device and improve the productivity.

【0058】特に、請求項3に記載の構造基板の製造方
法によれば、構造基板を有機溶剤により処理する工程
は、構造基板を有機溶剤に浸漬させた後、構造基板を水
洗する工程を含んでおり、更に、構造基板を有機溶剤に
浸漬させる工程、または構造基板を水洗する工程のうち
の少なくとも一方の工程において、有機溶剤または水に
対して超音波振動を付加するようにしたので、より効果
的に表面荒れを改善することができる。
In particular, according to the method for manufacturing a structural substrate according to the third aspect, the step of treating the structural substrate with an organic solvent includes a step of immersing the structural substrate in the organic solvent and then washing the structural substrate with water. In addition, in at least one of the step of immersing the structure substrate in an organic solvent, or the step of washing the structure substrate with water, ultrasonic vibration was added to the organic solvent or water, so that The surface roughness can be effectively improved.

【0059】また、請求項9ないし請求項16のいずれ
か1項に記載の半導体装置の製造方法によれば、本発明
の構造基板の製造方法を用いるようにしたので、各半導
体層のリッジ部側面における異常成長および形成位置の
ばらつきを少なくすることができる。従って、所望の半
導体装置を容易に製造することができ、生産性が向上す
ると共に作製された装置の特性のばらつきを軽減して歩
留りを向上させることができる。
According to the method of manufacturing a semiconductor device according to any one of claims 9 to 16, since the method of manufacturing a structural substrate of the present invention is used, a ridge portion of each semiconductor layer is provided. It is possible to reduce the abnormal growth and the variation of the formation position on the side surface. Therefore, a desired semiconductor device can be easily manufactured, productivity can be improved, and variation in characteristics of the manufactured device can be reduced to improve yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る構造基板のリ
ッジ部製造工程を表す断面図である。
FIG. 1 is a cross-sectional view illustrating a step of manufacturing a ridge portion of a structural substrate according to a first embodiment of the present invention.

【図2】図1の工程の後に行われる表面処理の手順を説
明するための流れ図である。
FIG. 2 is a flowchart illustrating a procedure of a surface treatment performed after the step of FIG. 1;

【図3】本発明の第2の実施の形態に係る半導体レーザ
の製造工程を表す断面図である。
FIG. 3 is a sectional view illustrating a manufacturing process of a semiconductor laser according to a second embodiment of the present invention.

【図4】図4に続く工程を表す断面図である。FIG. 4 is a sectional view illustrating a step following FIG. 4;

【図5】図5に続く工程を表す断面図である。FIG. 5 is a sectional view illustrating a step following the step of FIG. 5;

【図6】本発明の実施例1の構造基板の顕微鏡写真であ
る。
FIG. 6 is a micrograph of a structural substrate of Example 1 of the present invention.

【図7】本発明の実施例2の構造基板の顕微鏡写真であ
る。
FIG. 7 is a micrograph of a structural substrate of Example 2 of the present invention.

【図8】本発明の実施例3の構造基板の顕微鏡写真であ
る。
FIG. 8 is a micrograph of a structural substrate of Example 3 of the present invention.

【図9】本発明の比較例の構造基板の顕微鏡写真であ
る。
FIG. 9 is a micrograph of a structural substrate of a comparative example of the present invention.

【符号の説明】[Explanation of symbols]

10…基板、10a…リッジ部、11…マスクパターン Reference numeral 10: substrate, 10a: ridge portion, 11: mask pattern

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01S 5/323 H01L 21/302 N Fターム(参考) 5F004 AA14 BD01 DA00 DA24 DA25 DA26 DB23 EA10 EB08 FA07 5F043 AA03 AA04 AA05 BB07 FF05 GG10 5F073 AA14 BA01 BA04 CA05 CB02 DA22 DA25 EA23 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H01S 5/323 H01L 21/302 NF term (reference) 5F004 AA14 BD01 DA00 DA24 DA25 DA26 DB23 EA10 EB08 FA07 5F043 AA03 AA04 AA05 BB07 FF05 GG10 5F073 AA14 BA01 BA04 CA05 CB02 DA22 DA25 EA23

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面にこの表面から突出したリッ
ジ部を部分的に形成することにより構造基板を作製する
第1の工程と、前記構造基板に表面処理を施して表面の
平坦性を向上させる第2の工程とを含む構造基板の製造
方法であって、 前記第2の工程は、前記構造基板を有機溶剤により処理
する工程と、前記構造基板の表面にプラズマを照射する
工程と、前記構造基板の表面を還元剤により処理する工
程のうちの少なくとも2つの工程を、この順序で行うこ
とを特徴とする構造基板の製造方法。
1. A first step of manufacturing a structural substrate by partially forming a ridge protruding from the surface on a surface of the substrate, and improving the flatness of the surface by performing a surface treatment on the structural substrate. A method of manufacturing a structural substrate, comprising: a step of treating the structural substrate with an organic solvent; a step of irradiating plasma to a surface of the structural substrate; A method of manufacturing a structural substrate, wherein at least two of the steps of treating the surface of the structural substrate with a reducing agent are performed in this order.
【請求項2】 前記構造基板を有機溶剤により処理する
工程は、前記構造基板を有機溶剤に浸漬させた後、前記
構造基板を水洗する工程を含むことを特徴とする請求項
1記載の構造基板の製造方法。
2. The structure substrate according to claim 1, wherein the step of treating the structure substrate with an organic solvent includes a step of immersing the structure substrate in an organic solvent and then washing the structure substrate with water. Manufacturing method.
【請求項3】 前記構造基板を有機溶剤に浸漬させる工
程、または前記構造基板を水洗する工程のうちの少なく
とも一方の工程において、前記有機溶剤または水に対し
て超音波振動を付加することを特徴とする請求項2記載
の構造基板の製造方法。
3. An ultrasonic vibration is applied to the organic solvent or water in at least one of a step of immersing the structural substrate in an organic solvent and a step of rinsing the structural substrate with water. The method for manufacturing a structural substrate according to claim 2.
【請求項4】 前記有機溶剤が、アセトン、メタノー
ル、エタノールおよびイソプロピルアルコールのうちの
いずれか1種または2種以上の混合物であることを特徴
とする請求項1に記載の構造基板の製造方法。
4. The method according to claim 1, wherein the organic solvent is at least one of acetone, methanol, ethanol and isopropyl alcohol, or a mixture of two or more thereof.
【請求項5】 前記プラズマが、水素、窒素、酸素およ
び希ガス元素のうちのいずれか1種を含むことを特徴と
する請求項1に記載の構造基板の製造方法。
5. The method according to claim 1, wherein the plasma contains any one of hydrogen, nitrogen, oxygen, and a rare gas element.
【請求項6】 前記表面還元剤が、有機アルカリ系溶
剤、もしくは、フッ化水素(HF)または水素(H)と
フッ素(F)を含む溶剤のいずれかであることを特徴と
する請求項1に記載の構造基板の製造方法。
6. The method according to claim 1, wherein the surface reducing agent is one of an organic alkaline solvent, and a solvent containing hydrogen fluoride (HF) or hydrogen (H) and fluorine (F). 3. The method for manufacturing a structural substrate according to 1.
【請求項7】 前記リッジ部が、断面が台形の順テーパ
型であることを特徴とする請求項1に記載の構造基板の
製造方法。
7. The method according to claim 1, wherein the ridge portion is a forward tapered type having a trapezoidal cross section.
【請求項8】 前記構造基板の材料として、III−V
族化合物半導体を用いることを特徴とする請求項1に記
載の構造基板の製造方法。
8. The material of the structural substrate may be III-V
2. The method according to claim 1, wherein a group III compound semiconductor is used.
【請求項9】 基板の表面にこの表面から突出したリッ
ジ部を部分的に形成することにより構造基板を作製する
第1の工程と、前記構造基板に表面処理を施して表面の
平坦性を向上させる第2の工程とを含む半導体装置の製
造方法であって、 前記第2の工程は、前記構造基板を有機溶剤により処理
する工程と、前記構造基板の表面にプラズマを照射する
工程と、前記構造基板の表面を還元剤により処理する工
程のうちの少なくとも2つの工程を、この順序で行うこ
とを特徴とする半導体装置の製造方法。
9. A first step of fabricating a structural substrate by partially forming a ridge protruding from the surface on the surface of the substrate, and improving the flatness of the surface by performing a surface treatment on the structural substrate. A method of manufacturing a semiconductor device, comprising: a step of treating the structural substrate with an organic solvent; a step of irradiating a surface of the structural substrate with plasma; A method of manufacturing a semiconductor device, wherein at least two of the steps of treating the surface of a structural substrate with a reducing agent are performed in this order.
【請求項10】 前記構造基板を有機溶剤により処理す
る工程は、前記構造基板を有機溶剤に浸漬させた後、前
記構造基板を水洗する工程を含むことを特徴とする請求
項9記載の半導体装置の製造方法。
10. The semiconductor device according to claim 9, wherein the step of treating the structural substrate with an organic solvent includes a step of immersing the structural substrate in an organic solvent and then washing the structural substrate with water. Manufacturing method.
【請求項11】 前記構造基板を有機溶剤に浸漬させる
工程、または前記構造基板を水洗する工程のうちの少な
くとも一方の工程において、前記有機溶剤または水に対
して超音波振動を付加することを特徴とする請求項10
記載の半導体装置の製造方法。
11. An ultrasonic vibration is applied to the organic solvent or water in at least one of a step of immersing the structural substrate in an organic solvent and a step of washing the structural substrate with water. Claim 10
The manufacturing method of the semiconductor device described in the above.
【請求項12】 前記有機溶剤が、アセトン、メタノー
ル、エタノールおよびイソプロピルアルコールのうちの
いずれか1種または2種以上の混合物であることを特徴
とする請求項9に記載の半導体装置の製造方法。
12. The method according to claim 9, wherein the organic solvent is any one of acetone, methanol, ethanol and isopropyl alcohol or a mixture of two or more thereof.
【請求項13】 前記プラズマが、水素、窒素、酸素お
よび希ガス元素のうちのいずれか1種を含むことを特徴
とする請求項9に記載の半導体装置の製造方法。
13. The method according to claim 9, wherein the plasma contains any one of hydrogen, nitrogen, oxygen, and a rare gas element.
【請求項14】 前記表面還元剤が、有機アルカリ系溶
剤、もしくは、フッ化水素(HF)または水素(H)と
フッ素(F)を含む溶剤のいずれかであることを特徴と
する請求項9に記載の半導体装置の製造方法。
14. The method according to claim 9, wherein the surface reducing agent is an organic alkaline solvent, or a solvent containing hydrogen fluoride (HF) or hydrogen (H) and fluorine (F). 13. The method for manufacturing a semiconductor device according to item 5.
【請求項15】 前記リッジ部が、断面が台形の順テー
パ型であることを特徴とする請求項9に記載の半導体装
置の製造方法。
15. The method of manufacturing a semiconductor device according to claim 9, wherein said ridge portion is a forward tapered type having a trapezoidal cross section.
【請求項16】 前記構造基板の材料として、III−
V族化合物半導体を用いることを特徴とする請求項9に
記載の半導体装置の製造方法。
16. The material of the structural substrate may be III-
The method for manufacturing a semiconductor device according to claim 9, wherein a group V compound semiconductor is used.
JP2000333880A 2000-09-26 2000-09-26 Structure substrate and method for manufacturing semiconductor device Expired - Fee Related JP4415480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000333880A JP4415480B2 (en) 2000-09-26 2000-09-26 Structure substrate and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000333880A JP4415480B2 (en) 2000-09-26 2000-09-26 Structure substrate and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2002110632A true JP2002110632A (en) 2002-04-12
JP4415480B2 JP4415480B2 (en) 2010-02-17

Family

ID=18809890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000333880A Expired - Fee Related JP4415480B2 (en) 2000-09-26 2000-09-26 Structure substrate and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4415480B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019134A1 (en) * 2002-08-22 2004-03-04 Daikin Industries, Ltd. Removing solution
CN117613003A (en) * 2024-01-23 2024-02-27 合肥晶合集成电路股份有限公司 Method for manufacturing semiconductor device and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019134A1 (en) * 2002-08-22 2004-03-04 Daikin Industries, Ltd. Removing solution
US7833957B2 (en) 2002-08-22 2010-11-16 Daikin Industries, Ltd. Removing solution
CN117613003A (en) * 2024-01-23 2024-02-27 合肥晶合集成电路股份有限公司 Method for manufacturing semiconductor device and semiconductor device
CN117613003B (en) * 2024-01-23 2024-04-16 合肥晶合集成电路股份有限公司 Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP4415480B2 (en) 2010-02-17

Similar Documents

Publication Publication Date Title
US7371595B2 (en) Method for manufacturing semiconductor laser device
CN108418094B (en) Preparation method of high-speed DFB semiconductor laser
JP4537549B2 (en) Method for manufacturing compound semiconductor device
JP2000200946A (en) Semiconductor device and its manufacture
JP4415480B2 (en) Structure substrate and method for manufacturing semiconductor device
JPH07105382B2 (en) Fabrication process of semiconductor device including vapor phase etching
JPH0797573B2 (en) Selective etching method for aluminum gallium arsenide
JP2710545B2 (en) Manufacturing method of buried heterostructure laser
JP2005129943A (en) Method of etching sidewall of group iii-v based compound for electro-optical element
JPH0690061A (en) Fabrication of semiconductor light emitting element
JPH05234982A (en) Etching method for compound semiconductor substrate
JP2004363150A (en) Method of forming pattern
JPH06224158A (en) Dry etching method
JP2567066B2 (en) Method for manufacturing semiconductor light emitting device
JP3676771B2 (en) Manufacturing method of semiconductor device
TW200305212A (en) A chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers
Shih et al. Fabrication of AlGaInP circular ring laser resonators by excimer-laser-assisted etching at cryogenic temperature
JP4305707B2 (en) Substrate manufacturing method and semiconductor device manufacturing method
Passenberg et al. MBE regrowth on planar and patterned In (GaAs) P layers for monolithic integration
JP2000216489A (en) Manufacture of semiconductor laser
JP2783240B2 (en) Semiconductor laser device
JPH03181133A (en) Method for etching compound semiconductor
JP2525776B2 (en) Method for manufacturing semiconductor device
JP2002083796A (en) Manufacturing method for semiconductor device, and manufacturing device to be used therefor
JPH04345079A (en) Semiconductor laser equipment and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees