JP2002094079A - 半導体式レジスティブ・フューズとその製造方法 - Google Patents
半導体式レジスティブ・フューズとその製造方法Info
- Publication number
- JP2002094079A JP2002094079A JP2000273577A JP2000273577A JP2002094079A JP 2002094079 A JP2002094079 A JP 2002094079A JP 2000273577 A JP2000273577 A JP 2000273577A JP 2000273577 A JP2000273577 A JP 2000273577A JP 2002094079 A JP2002094079 A JP 2002094079A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistive fuse
- sic
- crystal
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヘテロ接合ダイオードからなるレジスティブ
・フューズを提供する。 【解決手段】 シングル単結晶SiC（炭化ケイ素）／単
結晶Si（シリコン）ヘテロ接合のダイオードであって、
Si基板上に単結晶SiからSiCに徐々に変化する単結晶Si
‐SiC薄膜（組成変移層）を成長させ単結晶SiC（炭化ケ
イ素）／単結晶Si（シリコン）の間に緩衝層を設けて、
この半導体式レジスティブ・フューズを形成したもので
あり、従来のＣＭＯＳや共鳴トンネルダイオード（ＲＴ
Ｄ）などの素子によるレジスティブ・フューズの製造方
法と比べて製作が容易であり、また、高性能半導体のSi
Cを主要材料としており、200℃の高温下でも実用的な使
用が可能であり、高温環境への応用に適している。
・フューズを提供する。 【解決手段】 シングル単結晶SiC（炭化ケイ素）／単
結晶Si（シリコン）ヘテロ接合のダイオードであって、
Si基板上に単結晶SiからSiCに徐々に変化する単結晶Si
‐SiC薄膜（組成変移層）を成長させ単結晶SiC（炭化ケ
イ素）／単結晶Si（シリコン）の間に緩衝層を設けて、
この半導体式レジスティブ・フューズを形成したもので
あり、従来のＣＭＯＳや共鳴トンネルダイオード（ＲＴ
Ｄ）などの素子によるレジスティブ・フューズの製造方
法と比べて製作が容易であり、また、高性能半導体のSi
Cを主要材料としており、200℃の高温下でも実用的な使
用が可能であり、高温環境への応用に適している。
Description
【０００１】
【発明の属する技術分野】この発明は、単結晶SiC（炭
化ケイ素）/単結晶Si（シリコン）ヘテロ接合のダイオ
ードからなる新規の半導体式レジスティブ・フューズ、
及びその製造方法に関するものである。
化ケイ素）/単結晶Si（シリコン）ヘテロ接合のダイオ
ードからなる新規の半導体式レジスティブ・フューズ、
及びその製造方法に関するものである。
【０００２】
【従来の技術】1989年以来、レジスティブ・フューズに
関する種々の研究が進められてきている。Harris J.等
は、サイエンス、第248巻、第1209-1211頁（1990年）
で、レジスティブ・フューズは映像処理における“早期
視覚（early vision）”に広く応用されると報告してい
る。また、Yu P. C.等は、IEEE J. Solid-State Circu
its第27巻、第4号、第545-554頁（1992年）で、レジス
ティブ・フューズは映像平滑化とセグメント化などのア
ナログ処理ユニットとして使用できると報告している。
機器視覚の応用としては、早期、中期及び終期視覚の３
段階に分けることができる。早期視覚においては、先ず
大量の映像資料をアナログ処理の方法で、後の２段階で
処理し易いように整理、選別する。そしてその最初の作
業段階では、セグメント化した映像資料を作るため、強
度、色、深み、及び動作などの映像信号において顕著な
不連続点（salient discontinuities）を抽出する。レ
ジスティブ・フューズのネットワークは、これらの不連
続点抽出分離を正確に実行させるために使用されるアナ
ログ処理機器である。
関する種々の研究が進められてきている。Harris J.等
は、サイエンス、第248巻、第1209-1211頁（1990年）
で、レジスティブ・フューズは映像処理における“早期
視覚（early vision）”に広く応用されると報告してい
る。また、Yu P. C.等は、IEEE J. Solid-State Circu
its第27巻、第4号、第545-554頁（1992年）で、レジス
ティブ・フューズは映像平滑化とセグメント化などのア
ナログ処理ユニットとして使用できると報告している。
機器視覚の応用としては、早期、中期及び終期視覚の３
段階に分けることができる。早期視覚においては、先ず
大量の映像資料をアナログ処理の方法で、後の２段階で
処理し易いように整理、選別する。そしてその最初の作
業段階では、セグメント化した映像資料を作るため、強
度、色、深み、及び動作などの映像信号において顕著な
不連続点（salient discontinuities）を抽出する。レ
ジスティブ・フューズのネットワークは、これらの不連
続点抽出分離を正確に実行させるために使用されるアナ
ログ処理機器である。
【０００３】図1において、実線は、理想的なレジステ
ィブ・フューズの電圧−電流特性を表している。その主
要な特性は、印加電圧が臨界電圧（Vth）より小さい場
合は電流は電圧に比例し、印加電圧がVthより大きい場
合、電流は０となる。Yu P.C.等は、更に、ＣＭＯＳ回
路はかつてレジスティブ・フューズのシミュレーション
に使われていたことを報告している。その後、Levy H.
J.等は、IEEE J. int.symp．Circuits and Systems第20
41-2044頁（1992年）にて、またMaezawa K.等は、IEEE
Trans. Electron．第79(C)巻第1543-1549頁（1996年）
で、共鳴トンネルダイオード(ＲＴＤ)は、特殊なｎ型負
性抵抗の特性があるため、ＣＭＯＳ回路で要する大きい
面積を縮小するためにレジスティブ・フューズとして用
いることができると報告している。
ィブ・フューズの電圧−電流特性を表している。その主
要な特性は、印加電圧が臨界電圧（Vth）より小さい場
合は電流は電圧に比例し、印加電圧がVthより大きい場
合、電流は０となる。Yu P.C.等は、更に、ＣＭＯＳ回
路はかつてレジスティブ・フューズのシミュレーション
に使われていたことを報告している。その後、Levy H.
J.等は、IEEE J. int.symp．Circuits and Systems第20
41-2044頁（1992年）にて、またMaezawa K.等は、IEEE
Trans. Electron．第79(C)巻第1543-1549頁（1996年）
で、共鳴トンネルダイオード(ＲＴＤ)は、特殊なｎ型負
性抵抗の特性があるため、ＣＭＯＳ回路で要する大きい
面積を縮小するためにレジスティブ・フューズとして用
いることができると報告している。
【０００４】しかし、ＲＴＤの電流−電圧曲線には、印
加電圧がVthより大きい場合、指数関数的な増加を呈す
る電流領域が見られ（図1の点線を参照）、レジスティ
ブ・フューズの要求に合致していない。そこでMaezawa
K.等は、Electronics Letters、第33巻、第8号、第722-
723頁（1977年）で、ＲＴＤとその他の素子（例えば、
ＨＦＥＴやＨＥＭＴなど）の結合構造で、理想的なレジ
スティブ・フューズにより近い特性を得て、性能をアッ
プすることができると報告している。しかしこれらの方
法では回路の複雑性や製造における困難さを増加させ
る。これらの問題を解決するために、理想的なレジステ
ィブ・フューズ電流−電圧特性を持ち、構造が簡単な単
一素子が必要になってきた。
加電圧がVthより大きい場合、指数関数的な増加を呈す
る電流領域が見られ（図1の点線を参照）、レジスティ
ブ・フューズの要求に合致していない。そこでMaezawa
K.等は、Electronics Letters、第33巻、第8号、第722-
723頁（1977年）で、ＲＴＤとその他の素子（例えば、
ＨＦＥＴやＨＥＭＴなど）の結合構造で、理想的なレジ
スティブ・フューズにより近い特性を得て、性能をアッ
プすることができると報告している。しかしこれらの方
法では回路の複雑性や製造における困難さを増加させ
る。これらの問題を解決するために、理想的なレジステ
ィブ・フューズ電流−電圧特性を持ち、構造が簡単な単
一素子が必要になってきた。
【０００５】従来ＲＴＤ負微分抵抗ユニットは、高速ス
イッチ、高周波発振器、メモリー、ロジック素子、多重
ステイブルスイッチなどの研究や製造に用いられてき
た。しかし、III-V族の半導体に属するため、製造工程
が非常に複雑で面倒であり、価格も比較的高く、シリコ
ン系ＩＣと互換性がなく、高温（200℃以上）では使え
ない。また、レジスティブ・フューズに応用する場合、
ＣＭＯＳやＨＥＭＴなどのユニットと組み合わせなけれ
ば実用的な効果を得ることができない。したがって、実
際に応用する場合、種々の、面倒な制限が課せられる。
イッチ、高周波発振器、メモリー、ロジック素子、多重
ステイブルスイッチなどの研究や製造に用いられてき
た。しかし、III-V族の半導体に属するため、製造工程
が非常に複雑で面倒であり、価格も比較的高く、シリコ
ン系ＩＣと互換性がなく、高温（200℃以上）では使え
ない。また、レジスティブ・フューズに応用する場合、
ＣＭＯＳやＨＥＭＴなどのユニットと組み合わせなけれ
ば実用的な効果を得ることができない。したがって、実
際に応用する場合、種々の、面倒な制限が課せられる。
【０００６】
【発明が解決しようとする課題】本発明は、従来のＣＭ
ＯＳ回路を使用してレジスティブ・フューズを構成する
場合、大きな面積が必要となり、また、従来の単一ＲＴ
Ｄ素子を使用してレジスティブ・フューズを製作する
と、レジスティブ・フューズとして理想的な電流−電圧
曲線が得られず、実用的な性能が得られないという問題
点を解決することを課題とするものである。また、ＲＴ
Ｄと他の素子、例えば、ヘテロ構造電界効果トランジス
タ（ＨＦＥＴ）や高電子移動度トランジスタ（ＨＥＭ
Ｔ）などとの結合回線によってレジスティブ・フューズ
を製作すると、回路が複雑になり、それに伴い製造にお
ける煩雑性、困難度がかなり高くなるという問題点を解
決するものであり、現在のレジスティブ・フューズユニ
ットは100℃の高温環境では正常に稼動できない。従っ
て広く実用に供する場合、その用途が制限されるという
問題点を解決するものである。そして、小さな面積で、
優れた電流−電圧特性を有し、ＨＦＥＴやＨＥＭＴなど
の他の素子と組み合わせて使用する必要がなく、高温環
境下でも十分その特性を発揮する実用性能に優れた新規
な半導体式レジスティブ・フューズを提供すること、ま
た、前記半導体式レジスティブ・フューズを容易に製造
する製造方法を提供することを課題とする。
ＯＳ回路を使用してレジスティブ・フューズを構成する
場合、大きな面積が必要となり、また、従来の単一ＲＴ
Ｄ素子を使用してレジスティブ・フューズを製作する
と、レジスティブ・フューズとして理想的な電流−電圧
曲線が得られず、実用的な性能が得られないという問題
点を解決することを課題とするものである。また、ＲＴ
Ｄと他の素子、例えば、ヘテロ構造電界効果トランジス
タ（ＨＦＥＴ）や高電子移動度トランジスタ（ＨＥＭ
Ｔ）などとの結合回線によってレジスティブ・フューズ
を製作すると、回路が複雑になり、それに伴い製造にお
ける煩雑性、困難度がかなり高くなるという問題点を解
決するものであり、現在のレジスティブ・フューズユニ
ットは100℃の高温環境では正常に稼動できない。従っ
て広く実用に供する場合、その用途が制限されるという
問題点を解決するものである。そして、小さな面積で、
優れた電流−電圧特性を有し、ＨＦＥＴやＨＥＭＴなど
の他の素子と組み合わせて使用する必要がなく、高温環
境下でも十分その特性を発揮する実用性能に優れた新規
な半導体式レジスティブ・フューズを提供すること、ま
た、前記半導体式レジスティブ・フューズを容易に製造
する製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】この発明は、従来のｎ型
負性微分抵抗（ＮＤＲ）特性とは異なるSiC/Siヘテロ接
合ダイオードを採用した半導体式レジスティブ・フュー
ズである。即ち、この発明は、電極層、ｎ型単結晶シリ
コン(Si)層、層内の結晶が単結晶シリコン(Si)から単結
晶炭化ケイ素(SiC)に漸次変化する組成変移層（graded-
composition layer）、ｐ型単結晶炭化物(SiC)層、及び
電極層が、この順序で積層された積層体からなる新規な
半導体式レジスティブ・フューズである。
負性微分抵抗（ＮＤＲ）特性とは異なるSiC/Siヘテロ接
合ダイオードを採用した半導体式レジスティブ・フュー
ズである。即ち、この発明は、電極層、ｎ型単結晶シリ
コン(Si)層、層内の結晶が単結晶シリコン(Si)から単結
晶炭化ケイ素(SiC)に漸次変化する組成変移層（graded-
composition layer）、ｐ型単結晶炭化物(SiC)層、及び
電極層が、この順序で積層された積層体からなる新規な
半導体式レジスティブ・フューズである。
【０００８】また、この発明は、ａ．(111) ｎ型シリコ
ンチップを清浄して基板を作製し、清浄な基板の表面に
層内の結晶が単結晶シリコン(Si) から単結晶炭化物(Si
C)に均一に漸次変化するように、組成変移層（graded-c
omposition layer）を成長させ、ｂ．次いで、ｐ型単結
晶炭化ケイ素(SiC)薄膜層を成長させ、ｃ．ａ〜ｂの工
程を経て得られた素子両端の単結晶シリコン(Si)層及び
単結晶炭化物(SiC)層の両外面に電極をめっきし、ｄ．
電極を取り付けた素子をフォトレジストとプラズマエッ
チングで分割してレジスティブ・フューズの素子を形成
する、ａ〜ｄの工程からなる前記半導体式レジスティブ
・フューズの製造方法である。
ンチップを清浄して基板を作製し、清浄な基板の表面に
層内の結晶が単結晶シリコン(Si) から単結晶炭化物(Si
C)に均一に漸次変化するように、組成変移層（graded-c
omposition layer）を成長させ、ｂ．次いで、ｐ型単結
晶炭化ケイ素(SiC)薄膜層を成長させ、ｃ．ａ〜ｂの工
程を経て得られた素子両端の単結晶シリコン(Si)層及び
単結晶炭化物(SiC)層の両外面に電極をめっきし、ｄ．
電極を取り付けた素子をフォトレジストとプラズマエッ
チングで分割してレジスティブ・フューズの素子を形成
する、ａ〜ｄの工程からなる前記半導体式レジスティブ
・フューズの製造方法である。
【０００９】
【発明の実施の形態】以下に図面を参照して本発明のレ
ジスティブ・フューズを説明する。図１は、本発明のレ
ジスティブ・フューズが目標とする理想的なレジスティ
ブ・フューズ１、典型的なＲＴＤ素子２、及びＲＴＤと
ＨＥＭＴを組合わせた回路３の電流−電圧特性の比較を
説明する図である。従来のＲＴＤ素子２には指数的に上
昇する熱電流があり、レジスティブ・フューズの基本的
な要求に合致していない。しかしＲＴＤとＨＥＭＴを組
合わせた回路３の電流−電圧曲線はかなり理想的なレジ
スティブ・フューズに近いものとなっている。しかし、
電流遮断時に流れる電流はかなり大きく、性能も理想的
あるいは実用的とは言えない。
ジスティブ・フューズを説明する。図１は、本発明のレ
ジスティブ・フューズが目標とする理想的なレジスティ
ブ・フューズ１、典型的なＲＴＤ素子２、及びＲＴＤと
ＨＥＭＴを組合わせた回路３の電流−電圧特性の比較を
説明する図である。従来のＲＴＤ素子２には指数的に上
昇する熱電流があり、レジスティブ・フューズの基本的
な要求に合致していない。しかしＲＴＤとＨＥＭＴを組
合わせた回路３の電流−電圧曲線はかなり理想的なレジ
スティブ・フューズに近いものとなっている。しかし、
電流遮断時に流れる電流はかなり大きく、性能も理想的
あるいは実用的とは言えない。
【００１０】これに対して、本発明のレジスティブ・フ
ューズの電流−電圧特性は、後述の図３にその一例を示
すように、理想的なレジスティブ・フューズ１の電流−
電流曲線に非常に近い特性を有する。この電流−電流曲
線には、（ａ）電圧電気抵抗の低いエリア、（ｂ）負の
電気抵抗を持つエリア、及び、（ｃ）従来のｎ型負性抵
抗において存在しなかった低電流谷領域があり、レジス
ティブ・フューズに要求される実用的な性能、あるいは
要求に充分合致している。
ューズの電流−電圧特性は、後述の図３にその一例を示
すように、理想的なレジスティブ・フューズ１の電流−
電流曲線に非常に近い特性を有する。この電流−電流曲
線には、（ａ）電圧電気抵抗の低いエリア、（ｂ）負の
電気抵抗を持つエリア、及び、（ｃ）従来のｎ型負性抵
抗において存在しなかった低電流谷領域があり、レジス
ティブ・フューズに要求される実用的な性能、あるいは
要求に充分合致している。
【００１１】この発明は、単一ｎ型負性抵抗ダイオード
を使用して高性能のレジスティブ・フューズであるの
で、従来の素子の面積を大幅に縮小することが可能にな
る。この発明のレジスティブ・フューズを構成する SiC
/Siヘテロ接合ダイオードは、単結晶Si基板上にSiCの炭
素の割合が漸次増加するように、SiからSiCに変化して
ゆく薄膜を成長させ、特殊なｎ型負性抵抗特性(ＮＤＲ)
を持つSiC/Siヘテロ接合を形成することができる。した
がって、従来の素子と比べ、構造が簡単であり、製造工
程においても困難の度合いが大幅に低下する。また、こ
のレジスティブ・フューズの素子は、高性能半導体のSi
Cを主要材料としているので、200℃の高温環境でも使用
することができる。高温に耐えるポテンシャルを有し、
高温環境にも応用ができることがこの素子の一大特徴で
あると言える。
を使用して高性能のレジスティブ・フューズであるの
で、従来の素子の面積を大幅に縮小することが可能にな
る。この発明のレジスティブ・フューズを構成する SiC
/Siヘテロ接合ダイオードは、単結晶Si基板上にSiCの炭
素の割合が漸次増加するように、SiからSiCに変化して
ゆく薄膜を成長させ、特殊なｎ型負性抵抗特性(ＮＤＲ)
を持つSiC/Siヘテロ接合を形成することができる。した
がって、従来の素子と比べ、構造が簡単であり、製造工
程においても困難の度合いが大幅に低下する。また、こ
のレジスティブ・フューズの素子は、高性能半導体のSi
Cを主要材料としているので、200℃の高温環境でも使用
することができる。高温に耐えるポテンシャルを有し、
高温環境にも応用ができることがこの素子の一大特徴で
あると言える。
【００１２】図２に、本発明のレジスティブ・フューズ
の構造を示す。本発明の半導体式レジスティブ・フュー
ズは、その構造は上から下まで順に電極層４、ｐ型単結
晶炭化ケイ素層５、組成変移層６、ｎ型単結晶シリコン
層７、そして電極層８となっている。その中で組成変移
層はSiCとSi間の緩衝層となっている。本発明のレジス
ティブ・フューズは、層内の結晶が単結晶シリコン(Si)
から単結晶炭化物(SiC)に徐々に変化する新規な組成変
移層（graded-composition layer）が含まれている。
これは、単結晶シリコン（Si）基板上に単結晶炭化ケイ
素(SiC)薄膜を成長させる際に、例えば、SiH4と共に導
入するC3H8の量を0から徐々に増やすことにより形成さ
れる。この発明の新規な半導体式レジスティブ・フュー
ズは、特殊ｎ型負性抵抗特性(ＮＤＲ)を有するSiC/Siヘ
テロ接合をレジスティブ・フューズの主体構造とするも
のである。
の構造を示す。本発明の半導体式レジスティブ・フュー
ズは、その構造は上から下まで順に電極層４、ｐ型単結
晶炭化ケイ素層５、組成変移層６、ｎ型単結晶シリコン
層７、そして電極層８となっている。その中で組成変移
層はSiCとSi間の緩衝層となっている。本発明のレジス
ティブ・フューズは、層内の結晶が単結晶シリコン(Si)
から単結晶炭化物(SiC)に徐々に変化する新規な組成変
移層（graded-composition layer）が含まれている。
これは、単結晶シリコン（Si）基板上に単結晶炭化ケイ
素(SiC)薄膜を成長させる際に、例えば、SiH4と共に導
入するC3H8の量を0から徐々に増やすことにより形成さ
れる。この発明の新規な半導体式レジスティブ・フュー
ズは、特殊ｎ型負性抵抗特性(ＮＤＲ)を有するSiC/Siヘ
テロ接合をレジスティブ・フューズの主体構造とするも
のである。
【００１３】
【実施例】この半導体式レジスティブ・フューズの素子
は、以下に記す製造工程により製造することができる。 １．先ず、一般の清浄方法に従って、ｎ型シリコンチッ
プを基板にする準備を行う。例えば、シリコンチップを
結晶膜成長装置（例えば、ＭＯＣＶＤ、ＭＢＥ、ＬＰ
Ｅ）に入れ、1.33×10-4 Pa（10-6 Torr）まで減圧し、
温度を900℃に加熱する。シリコンチップ表面のの自然
酸化膜を除去するため、HCl（10 sccm）とH2（1.2 lp
m）を成長装置に導入し、333 Pa（2.5 Torr）の圧力で1
0分間保つ。その後、室温を下げて、1.33×10-4 Pa（10
-6 Torr）まで減圧する。
は、以下に記す製造工程により製造することができる。 １．先ず、一般の清浄方法に従って、ｎ型シリコンチッ
プを基板にする準備を行う。例えば、シリコンチップを
結晶膜成長装置（例えば、ＭＯＣＶＤ、ＭＢＥ、ＬＰ
Ｅ）に入れ、1.33×10-4 Pa（10-6 Torr）まで減圧し、
温度を900℃に加熱する。シリコンチップ表面のの自然
酸化膜を除去するため、HCl（10 sccm）とH2（1.2 lp
m）を成長装置に導入し、333 Pa（2.5 Torr）の圧力で1
0分間保つ。その後、室温を下げて、1.33×10-4 Pa（10
-6 Torr）まで減圧する。
【００１４】２．清浄にされた基板上に層内の結晶が単
結晶シリコン(Si) から単結晶炭化物(SiC)に漸次変化す
るように組成変移層（graded-composition layer 以
下、単にＧＣＬともいう。）を成長させる。具体的に
は、SiH4を12 sccmで、H2を1.2 lpmで成長装置に導入
し、次いでC3H8を成長装置に導入する。C3H8の流速を0
から徐々に10 sccmへ増やし、C3H8の導入から10 sccmへ
増やした時点で、組成変移層の厚さが約400 nmになるよ
うに調節することが好ましい。この間成長装置の圧力は
333 Pa（2.5 Torr）に、温度は1200℃に維持する。こう
して得られた組成変移層は、ｎ型シリコンチップ基板の
ｎ型単結晶シリコン(Si)層と次の工程３で形成されるｐ
型単結晶炭化ケイ素(SiC)薄膜層に挟まれる形になり、
この組成変移層の前記両薄膜層との接触面は、それぞれ
接触する層と同様な結晶構造を有することになる。
結晶シリコン(Si) から単結晶炭化物(SiC)に漸次変化す
るように組成変移層（graded-composition layer 以
下、単にＧＣＬともいう。）を成長させる。具体的に
は、SiH4を12 sccmで、H2を1.2 lpmで成長装置に導入
し、次いでC3H8を成長装置に導入する。C3H8の流速を0
から徐々に10 sccmへ増やし、C3H8の導入から10 sccmへ
増やした時点で、組成変移層の厚さが約400 nmになるよ
うに調節することが好ましい。この間成長装置の圧力は
333 Pa（2.5 Torr）に、温度は1200℃に維持する。こう
して得られた組成変移層は、ｎ型シリコンチップ基板の
ｎ型単結晶シリコン(Si)層と次の工程３で形成されるｐ
型単結晶炭化ケイ素(SiC)薄膜層に挟まれる形になり、
この組成変移層の前記両薄膜層との接触面は、それぞれ
接触する層と同様な結晶構造を有することになる。
【００１５】３．引き続き、ｐ型単結晶炭化ケイ素(Si
C)薄膜層を形成する。成長条件は、前記工程２．の最後
の段階とほぼ同じであり、SiH4を12 sccmで、H2を1.2 l
pmで、C3H8を10 sccmで導入し、更にドーパントとしてB
2H6を12 sccmで導入する。この薄膜層はその厚さが約60
0 nmになった段階で成長を止めることが好ましい。この
間成長装置の温度と圧力は、1200℃、333 Pa（2.5 Tor
r）に維持する。その後、常温、常圧に降温、昇圧し
て、ｎ型単結晶シリコン(Si)層、組成変移層、ｐ型単結
晶炭化物(SiC)層の３層からなる素子を取り出す。な
お、そのまま成長装置内で引き続きアルミニウムなどを
蒸着して、電極を取り付ける次の工程４．を行うことも
できる。
C)薄膜層を形成する。成長条件は、前記工程２．の最後
の段階とほぼ同じであり、SiH4を12 sccmで、H2を1.2 l
pmで、C3H8を10 sccmで導入し、更にドーパントとしてB
2H6を12 sccmで導入する。この薄膜層はその厚さが約60
0 nmになった段階で成長を止めることが好ましい。この
間成長装置の温度と圧力は、1200℃、333 Pa（2.5 Tor
r）に維持する。その後、常温、常圧に降温、昇圧し
て、ｎ型単結晶シリコン(Si)層、組成変移層、ｐ型単結
晶炭化物(SiC)層の３層からなる素子を取り出す。な
お、そのまま成長装置内で引き続きアルミニウムなどを
蒸着して、電極を取り付ける次の工程４．を行うことも
できる。
【００１６】４．取り出した素子両端の単結晶シリコン
(Si)層及び単結晶炭化物(SiC)層のそれぞれの外面に電
極としてアルミニウムなどの導電性金属をめっきする。
めっきは、蒸着、スパッタリング、イオンめっき、溶射
などの乾式めっきが好ましく、蒸着装置でアルミニウム
をめっきすることがより簡単で低コストであるので好ま
しい。 ５．最後に、フォトレジストとプラズマエッチングで分
割し素子領域（例えば、約9.1 mm2）を定める。
(Si)層及び単結晶炭化物(SiC)層のそれぞれの外面に電
極としてアルミニウムなどの導電性金属をめっきする。
めっきは、蒸着、スパッタリング、イオンめっき、溶射
などの乾式めっきが好ましく、蒸着装置でアルミニウム
をめっきすることがより簡単で低コストであるので好ま
しい。 ５．最後に、フォトレジストとプラズマエッチングで分
割し素子領域（例えば、約9.1 mm2）を定める。
【００１７】図３は、本発明のレジスティブ・フューズ
の電圧−電流特性の一例を説明する図である。本発明の
半導体式レジスティブ・フューズは理想的なレジスティ
ブ・フューズの電流−電圧特性に近い負性デファレンシ
ャル抵抗（ＮＤＲ）曲線であることが分かる。非常に大
きなＰＶＣＲ (ピーク／バレー電流比)＝19200で、その
ピーク電圧Ｖpは4.9 V、ピーク電流Ｉpは1.92 mA、谷部
電圧（valley電圧）Ｖvは5.2 V、谷部電流（valley電
流）Ｉvは0.1μAである。
の電圧−電流特性の一例を説明する図である。本発明の
半導体式レジスティブ・フューズは理想的なレジスティ
ブ・フューズの電流−電圧特性に近い負性デファレンシ
ャル抵抗（ＮＤＲ）曲線であることが分かる。非常に大
きなＰＶＣＲ (ピーク／バレー電流比)＝19200で、その
ピーク電圧Ｖpは4.9 V、ピーク電流Ｉpは1.92 mA、谷部
電圧（valley電圧）Ｖvは5.2 V、谷部電流（valley電
流）Ｉvは0.1μAである。
【００１８】図４は、本発明の半導体式レジスティブ・
フューズの片対数電流−電圧図である。その中で最も注
目したいのはＩ-Ｖ曲線における電流の谷領域（low-cur
rentlevel valley region）である。この領域の電流レ
ベルは非常に低い（＜1μA）のでレジスティブ・フュー
ズの実用性能を大幅に高めることができる。
フューズの片対数電流−電圧図である。その中で最も注
目したいのはＩ-Ｖ曲線における電流の谷領域（low-cur
rentlevel valley region）である。この領域の電流レ
ベルは非常に低い（＜1μA）のでレジスティブ・フュー
ズの実用性能を大幅に高めることができる。
【００１９】図５は、本発明の半導体式レジスティブ・
フューズを異なる温度下で評価した片対数の電流−電圧
曲線である。図から、素子が300℃の高温では、明らか
に負性抵抗特性（ＮＤＲ）が見られる。200℃の場合、
谷部にある電流は依然3.2μA程度であり、良好な性能を
示している。印加電圧が10 V以下の場合、これは高温の
条件で作業ができる証明でもある。
フューズを異なる温度下で評価した片対数の電流−電圧
曲線である。図から、素子が300℃の高温では、明らか
に負性抵抗特性（ＮＤＲ）が見られる。200℃の場合、
谷部にある電流は依然3.2μA程度であり、良好な性能を
示している。印加電圧が10 V以下の場合、これは高温の
条件で作業ができる証明でもある。
【００２０】
【発明の効果】本発明のレジスティブ・フューズ及び上
記のようなその製造方法は、次の効果を有する。 １．電流−電圧特性が理想的なレジスティブ・フューズ
の電流−電圧曲線に近いので、高性能のレジスティブ・
フューズとなる。 ２．単一のｎ型負性抵抗（ＮＤＲ）ダイオードでレジス
ティブ・フューズを製作することができ、従来の素子の
面積を大幅に縮少できる。 ３．素子の構造が簡単である。Si基板上に徐々にSiCの
割合を増やすように形成されるSi／SiC薄膜（組成変移
層）を、次いで単結晶SiC薄膜を成長させ、この半導体
式レジスティブ・フューズを形成することができるの
で、従来の素子製造工程における困難の度合いを大幅に
低下できる。 ４．この素子は200℃の高温下でも実用的な使用が可能
であり、高温環境への応用に適している。
記のようなその製造方法は、次の効果を有する。 １．電流−電圧特性が理想的なレジスティブ・フューズ
の電流−電圧曲線に近いので、高性能のレジスティブ・
フューズとなる。 ２．単一のｎ型負性抵抗（ＮＤＲ）ダイオードでレジス
ティブ・フューズを製作することができ、従来の素子の
面積を大幅に縮少できる。 ３．素子の構造が簡単である。Si基板上に徐々にSiCの
割合を増やすように形成されるSi／SiC薄膜（組成変移
層）を、次いで単結晶SiC薄膜を成長させ、この半導体
式レジスティブ・フューズを形成することができるの
で、従来の素子製造工程における困難の度合いを大幅に
低下できる。 ４．この素子は200℃の高温下でも実用的な使用が可能
であり、高温環境への応用に適している。
【図１】図１は、レジスティブ・フューズの電流−電圧
特性を説明する図である。
特性を説明する図である。
【図２】図２は、本発明の半導体式レジスティブ・フュ
ーズを説明する断面図である。
ーズを説明する断面図である。
【図３】図３は、本発明の一実施例のレジスティブ・フ
ューズの電流−電圧特性図である。
ューズの電流−電圧特性図である。
【図４】図４は、本発明の一実施例のレジスティブ・フ
ューズの片対数で表した電流―電圧特性図である。
ューズの片対数で表した電流―電圧特性図である。
【図５】図５は、本発明の一実施例のレジスティブ・フ
ューズの異なる温度下で測定した片対数電流−電圧特性
図である。
ューズの異なる温度下で測定した片対数電流−電圧特性
図である。
１…理想的なレジスティブ・フューズ、２…ＲＴＤ素
子、３…ＲＴＤとＨＥＭＴを組合わせた回路、４…電極
層、５…ｐ型単結晶炭化ケイ素層、６…組成変移層、７
…ｎ型単結晶シリコン層、８…電極層
子、３…ＲＴＤとＨＥＭＴを組合わせた回路、４…電極
層、５…ｐ型単結晶炭化ケイ素層、６…組成変移層、７
…ｎ型単結晶シリコン層、８…電極層
Claims (2)
- 【請求項１】 電極層、ｎ型単結晶シリコン層、層内の
結晶が単結晶シリコンから単結晶炭化ケイ素に漸次変化
する組成変移層、ｐ型単結晶炭化物層、及び電極層が、
この順序で積層された積層体からなることを特徴とする
半導体式レジスティブ・フューズ。 - 【請求項２】 ａ． ｎ型シリコン基板の清浄な表面上
に、層内の結晶が単結晶シリコンから単結晶炭化物に漸
次変化するように組成変移層を形成する工程、ｂ．次い
で、ｐ型単結晶炭化ケイ素薄膜層を形成する工程、ｃ．
前記工程を経て得られた素子の両面に電極をめっきする
工程、及びｄ．電極を付けた素子を分割してレジスティ
ブ・フューズの素子を形成する工程、からなることを特
徴とする半導体式レジスティブ・フューズの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273577A JP2002094079A (ja) | 2000-09-08 | 2000-09-08 | 半導体式レジスティブ・フューズとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273577A JP2002094079A (ja) | 2000-09-08 | 2000-09-08 | 半導体式レジスティブ・フューズとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002094079A true JP2002094079A (ja) | 2002-03-29 |
Family
ID=18759489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273577A Pending JP2002094079A (ja) | 2000-09-08 | 2000-09-08 | 半導体式レジスティブ・フューズとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002094079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013674A1 (ja) * | 2005-07-28 | 2007-02-01 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
-
2000
- 2000-09-08 JP JP2000273577A patent/JP2002094079A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013674A1 (ja) * | 2005-07-28 | 2007-02-01 | Showa Denko K.K. | 発光ダイオード及び発光ダイオードランプ |
| JP2007036024A (ja) * | 2005-07-28 | 2007-02-08 | Showa Denko Kk | 発光ダイオード及び発光ダイオードランプ |
| US8134176B2 (en) | 2005-07-28 | 2012-03-13 | Showa Denko K.K. | Light-emitting diode and light-emitting diode lamp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Konishi et al. | 1-kV vertical Ga2O3 field-plated Schottky barrier diodes | |
| JP2671259B2 (ja) | ショットキー接合半導体装置 | |
| JP3930561B2 (ja) | オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法 | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| KR20030092143A (ko) | 장벽층/공간층을 구비한 3족 질화물 기반 고전자 이동도트랜지스터 | |
| US6365913B1 (en) | Dual gate field effect transistor utilizing Mott transition materials | |
| CN103390640B (zh) | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 | |
| Lee et al. | GaN devices on a 200 mm Si platform targeting heterogeneous integration | |
| US4139401A (en) | Method of producing electrically isolated semiconductor devices on common crystalline substrate | |
| CN102623494A (zh) | 氮化物半导体装置及其制造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| JP2002359255A (ja) | 半導体素子 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| JP2002094079A (ja) | 半導体式レジスティブ・フューズとその製造方法 | |
| JP2006237430A (ja) | 窒化物半導体装置 | |
| KR102323197B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH01143323A (ja) | 半導体素子 | |
| JP3313344B2 (ja) | ＳｉＣ／Ｓｉヘテロ構造半導体スイッチ及びその製造方法 | |
| CN209766424U (zh) | 高开关比石墨烯异质结场效应管 | |
| KR20220082892A (ko) | Iii족 질화물 반도체 집적 회로 구조, 제조 방법 및 그 응용 | |
| CN109148565A (zh) | 一种结型场效应管及其制备方法 | |
| CN103618003B (zh) | 具有改良栅极的高电子迁移率晶体管 | |
| Steckl et al. | High voltage, temperature-hard 3C-SiC Schottky diodes using all-Ni metallization | |
| Liang et al. | Current-voltage characteristics of p-GaAs∕ n-GaN heterojunction fabricated by wafer bonding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060320 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060921 |