JP2002084460A - Ｃｍｏｓ型固体撮像装置 - Google Patents
Ｃｍｏｓ型固体撮像装置Info
- Publication number
- JP2002084460A JP2002084460A JP2000271196A JP2000271196A JP2002084460A JP 2002084460 A JP2002084460 A JP 2002084460A JP 2000271196 A JP2000271196 A JP 2000271196A JP 2000271196 A JP2000271196 A JP 2000271196A JP 2002084460 A JP2002084460 A JP 2002084460A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- output
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 雑音の少ないＣＭＯＳ型撮像装置を提供す
る。 【解決手段】 マトリクス状に配列された画素１１Ａの
各画素列毎に配置された、前記画素１１Ａの出力を差動
＋入力として入力し、増幅度１で増幅して増幅出力とし
て出力し、且つ前記増幅出力を差動−入力として入力さ
せる差動増幅器を備えたＣＭＯＳ型固体撮像装置におい
て、前記増幅出力を直列接続された帰還抵抗２００と入
力抵抗４００により電圧分配して電圧分配出力とし、前
記電圧分配出力を前記差動−入力とした。
る。 【解決手段】 マトリクス状に配列された画素１１Ａの
各画素列毎に配置された、前記画素１１Ａの出力を差動
＋入力として入力し、増幅度１で増幅して増幅出力とし
て出力し、且つ前記増幅出力を差動−入力として入力さ
せる差動増幅器を備えたＣＭＯＳ型固体撮像装置におい
て、前記増幅出力を直列接続された帰還抵抗２００と入
力抵抗４００により電圧分配して電圧分配出力とし、前
記電圧分配出力を前記差動−入力とした。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に係
り、特に、信号／雑音比を向上するのに好適な増幅型Ｃ
ＭＯＳ型固体撮像装置に関するものである。
り、特に、信号／雑音比を向上するのに好適な増幅型Ｃ
ＭＯＳ型固体撮像装置に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ型固体撮像装置に関し、１９９
９年１月に開催されたＳＰＩＥ（ｔｈｅ Ｓｏｃｉｅｔ
ｙ ｏｆ Ｐｈｏｔｏ−Ｏｐｔｉｃａｌ Ｉｎｓｔｒｕ
ｍｅｎｔａｔｉｏｎ Ｅｎｇｉｎｅｅｒｓ）において、
Ｐｈｏｔｏｎ ＶｉｓｉｏｎＳｙｓｔｅｍｓ社より、
「１．５ ＦＥＴ Ｐｅｒ Ｐｉｘｅｌ Ｓｔａｎｄａ
ｒｄ ＣＭＯＳ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｃｏｌｕ
ｍｎ Ｓｅｎｓｏｒ」（ＳＰＩＥ Ｖｏｌ．３６４９、
ｐ１８６−１９６）が発表され、この中で、新たなＣＭ
ＯＳ型固体撮像装置としてＡｃｔｉｖｅ Ｃｏｌｕｍｎ
Ｓｅｎｓｏｒ（以下，単にＡＣＳともいう）が開示さ
れている。
９年１月に開催されたＳＰＩＥ（ｔｈｅ Ｓｏｃｉｅｔ
ｙ ｏｆ Ｐｈｏｔｏ−Ｏｐｔｉｃａｌ Ｉｎｓｔｒｕ
ｍｅｎｔａｔｉｏｎ Ｅｎｇｉｎｅｅｒｓ）において、
Ｐｈｏｔｏｎ ＶｉｓｉｏｎＳｙｓｔｅｍｓ社より、
「１．５ ＦＥＴ Ｐｅｒ Ｐｉｘｅｌ Ｓｔａｎｄａ
ｒｄ ＣＭＯＳ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｃｏｌｕ
ｍｎ Ｓｅｎｓｏｒ」（ＳＰＩＥ Ｖｏｌ．３６４９、
ｐ１８６−１９６）が発表され、この中で、新たなＣＭ
ＯＳ型固体撮像装置としてＡｃｔｉｖｅ Ｃｏｌｕｍｎ
Ｓｅｎｓｏｒ（以下，単にＡＣＳともいう）が開示さ
れている。
【０００３】このＡＣＳは，基本的に画像信号を電気信
号に変換する所定のＣＭＯＳ及びフォトダイオードから
なる画素と、これらの画素からの信号を増幅する増幅部
から構成されている。
号に変換する所定のＣＭＯＳ及びフォトダイオードから
なる画素と、これらの画素からの信号を増幅する増幅部
から構成されている。
【０００４】このＡＣＳにおいては、増幅部として、マ
トリクス状に配置された画素の列毎に、増幅度が正確に
１となる差動増幅器を設け、これを通して各画素の信号
を取出しており、これにより画素を構成するＣＭＯＳト
ランジスタ（以下単にトランジスタともいう）のしきい
値のバラツキにより生じる増幅度のバラツキに起因する
固定パターンノイズを除去するものである。
トリクス状に配置された画素の列毎に、増幅度が正確に
１となる差動増幅器を設け、これを通して各画素の信号
を取出しており、これにより画素を構成するＣＭＯＳト
ランジスタ（以下単にトランジスタともいう）のしきい
値のバラツキにより生じる増幅度のバラツキに起因する
固定パターンノイズを除去するものである。
【０００５】以下、その差動増幅器の構成を説明する。
図４は、差動増幅器の等価回路図である。なお，図面中
の表示で、各トランジスタにおいて、Ｇはゲート、Ｓは
ソース、Ｄはドレインをそれぞれ示し、他の図面におい
ても同様である。
図４は、差動増幅器の等価回路図である。なお，図面中
の表示で、各トランジスタにおいて、Ｇはゲート、Ｓは
ソース、Ｄはドレインをそれぞれ示し、他の図面におい
ても同様である。
【０００６】差動増幅器２は、基本的に５個のＣＭＯＳ
トランジスタから形成されている。定電流トランジスタ
１０のドレインには、端子９６を通して基準電圧Ｖｄｄ
が供給され、ソースは、入力トランジスタ２０、４０の
各ドレインに接続されており、ゲートは電圧Ｖｂｉａｓ
が印加される端子９５に接続している。
トランジスタから形成されている。定電流トランジスタ
１０のドレインには、端子９６を通して基準電圧Ｖｄｄ
が供給され、ソースは、入力トランジスタ２０、４０の
各ドレインに接続されており、ゲートは電圧Ｖｂｉａｓ
が印加される端子９５に接続している。
【０００７】入力トランジスタ２０のゲートには端子９
３より差動＋入力である第１の入力信号が入力され、ソ
ースは、負荷トランジスタ３０のドレイン及びゲート、
並びに負荷トランジスタ５０のドレインに接続されてい
る。ここで、入力トランジスタ20は、差動増幅器２の入
力部２Ａ１である。負荷トランジスタ３０のソースは接
地されている。
３より差動＋入力である第１の入力信号が入力され、ソ
ースは、負荷トランジスタ３０のドレイン及びゲート、
並びに負荷トランジスタ５０のドレインに接続されてい
る。ここで、入力トランジスタ20は、差動増幅器２の入
力部２Ａ１である。負荷トランジスタ３０のソースは接
地されている。
【０００８】負荷トランジスタ５０のソースは接地され
ており、ドレインは出力信号を出力する端子９４及び入
力トランジスタ４０のソースに接続されている。入力ト
ランジスタ４０のゲートには、差動−入力である第２の
入力信号が入力されるが、差動増幅器２の出力が出力さ
れる端子９４に接続されており、フィ−ドバックがかけ
られている。入力トランジスタ２０以外は、差動増幅部
２Ａ（２点鎖線で囲った部分）となる。
ており、ドレインは出力信号を出力する端子９４及び入
力トランジスタ４０のソースに接続されている。入力ト
ランジスタ４０のゲートには、差動−入力である第２の
入力信号が入力されるが、差動増幅器２の出力が出力さ
れる端子９４に接続されており、フィ−ドバックがかけ
られている。入力トランジスタ２０以外は、差動増幅部
２Ａ（２点鎖線で囲った部分）となる。
【０００９】ここで、上記の文献資料によれば、この差
動増幅器２に端子９５に所定の電圧Ｖｂｉａｓを与え動
作させると、端子９３からの入力信号は、各トランジス
タの特性のバラツキに関係なく、増幅度１の出力信号と
して、端子９４に出力される、とされる。
動増幅器２に端子９５に所定の電圧Ｖｂｉａｓを与え動
作させると、端子９３からの入力信号は、各トランジス
タの特性のバラツキに関係なく、増幅度１の出力信号と
して、端子９４に出力される、とされる。
【００１０】次に、ＡＣＳの構成を説明する。図５は、
従来例の固体撮像装置（ＡＣＳ）を示す等価回路図であ
る。１は、ＡＣＳを示す。なお、ここでは、表示の煩雑
さを避けるため、ＡＣＳ１の中における、画像検出部の
マトリクス状に配置された所定の複数画素の内一列目の
２画素及び、一列目の画素の出力を取出す差動増幅器の
みを示してあるが、他の列及び行の画素、及び他の列の
差動増幅器についても同様であることは言うまでもな
い。
従来例の固体撮像装置（ＡＣＳ）を示す等価回路図であ
る。１は、ＡＣＳを示す。なお、ここでは、表示の煩雑
さを避けるため、ＡＣＳ１の中における、画像検出部の
マトリクス状に配置された所定の複数画素の内一列目の
２画素及び、一列目の画素の出力を取出す差動増幅器の
みを示してあるが、他の列及び行の画素、及び他の列の
差動増幅器についても同様であることは言うまでもな
い。
【００１１】図５において、差動増幅器は、差動増幅部
２Ａと、図４の入力トランジスタ２０に代わる例えば入
力トランジスタ２１とこれに直列に接続された、画素信
号を選択的にとりこむための例えば行選択用スイッチン
グトランジスタ６１からなる入力部２Ｂ１とから構成さ
れる。
２Ａと、図４の入力トランジスタ２０に代わる例えば入
力トランジスタ２１とこれに直列に接続された、画素信
号を選択的にとりこむための例えば行選択用スイッチン
グトランジスタ６１からなる入力部２Ｂ１とから構成さ
れる。
【００１２】この入力部２Ｂ１、２Ｂ２、…、は、画素
１１Ａ，２１Ａ，…、毎に配置されており、各画素１１
Ａ，２１Ａ，…、の一部を構成する。画素１１Ａは、フ
ォトダイオード８１、リセットトランジスタ７１、入力
トランジスタ２１及び行選択用スイッチングトランジス
タ６１より構成される。
１１Ａ，２１Ａ，…、毎に配置されており、各画素１１
Ａ，２１Ａ，…、の一部を構成する。画素１１Ａは、フ
ォトダイオード８１、リセットトランジスタ７１、入力
トランジスタ２１及び行選択用スイッチングトランジス
タ６１より構成される。
【００１３】フォトダイオード８１の陽極は接地され、
陰極は端子９３１を介してトランジスタ７１のソース及
び入力トランジスタ２１のゲートに接続されている。リ
セットトランジスタ７１のゲートはリセット信号線につ
ながる端子９１１に接続され、ドレインは基準電圧供給
線につながる端子９２１に接続されている。他の画素に
ついても同様の構成となっている。
陰極は端子９３１を介してトランジスタ７１のソース及
び入力トランジスタ２１のゲートに接続されている。リ
セットトランジスタ７１のゲートはリセット信号線につ
ながる端子９１１に接続され、ドレインは基準電圧供給
線につながる端子９２１に接続されている。他の画素に
ついても同様の構成となっている。
【００１４】入力トランジスタ２１のソースは行選択用
スイッチングトランジスタ６１のドレインに接続されて
おり、行選択用スイッチングトランジスタ６１のゲート
は行選択信号線１６ａに接続されている。
スイッチングトランジスタ６１のドレインに接続されて
おり、行選択用スイッチングトランジスタ６１のゲート
は行選択信号線１６ａに接続されている。
【００１５】同一列にある各画素の入力トランジスタ２
１、２２、…、のドレインは共通して列信号信号線３ａ
を介して、入力トランジスタ４０のドレインおよび定電
流トランジスタ１０のソースに接続されており、同様
に、行選択用スイッチングトランジスタ６１、６２、
…、のソースは、共通して列信号出力線３ｂを介して、
負荷トランジスタ３０のドレイン及びゲート並びに負荷
トランジスタ５０のゲートに接続されている。なお、上
記の画素及び差動増幅器は同一の半導体基板上に構成さ
れているものである。
１、２２、…、のドレインは共通して列信号信号線３ａ
を介して、入力トランジスタ４０のドレインおよび定電
流トランジスタ１０のソースに接続されており、同様
に、行選択用スイッチングトランジスタ６１、６２、
…、のソースは、共通して列信号出力線３ｂを介して、
負荷トランジスタ３０のドレイン及びゲート並びに負荷
トランジスタ５０のゲートに接続されている。なお、上
記の画素及び差動増幅器は同一の半導体基板上に構成さ
れているものである。
【００１６】次に、ＡＣＳ１の基本動作を説明する。定
電流トランジスタ１０のゲートに、端子９５１を通して
電圧Ｖｂｉａｓが印加されて、定電流トランジスタ１０
がオンとなる。ここで、端子９６１を通して基準電圧Ｖ
ｄｄが入力トランジスタ４０のドレインに印加されてい
る。
電流トランジスタ１０のゲートに、端子９５１を通して
電圧Ｖｂｉａｓが印加されて、定電流トランジスタ１０
がオンとなる。ここで、端子９６１を通して基準電圧Ｖ
ｄｄが入力トランジスタ４０のドレインに印加されてい
る。
【００１７】次に、端子９１１を介してリセット信号が
リセットトランジスタ７１のゲートに印加されると、リ
セットトランジスタ７１がオンとなり、端子９２１を通
して所定の基準電圧がフォトダイオード８１の陰極に印
加され、フォトダイオード８１をリセットする。その
後、リセットトランジスタ７１をオフにすると、フォト
ダイオード８１に入射した光はここで光電変換され、光
量に応じて、フォトダイオード８１の陰極電位及び入力
トランジスタ２１のゲート電位が変化する。この電位
は、差動増幅器の差動＋入力となる。
リセットトランジスタ７１のゲートに印加されると、リ
セットトランジスタ７１がオンとなり、端子９２１を通
して所定の基準電圧がフォトダイオード８１の陰極に印
加され、フォトダイオード８１をリセットする。その
後、リセットトランジスタ７１をオフにすると、フォト
ダイオード８１に入射した光はここで光電変換され、光
量に応じて、フォトダイオード８１の陰極電位及び入力
トランジスタ２１のゲート電位が変化する。この電位
は、差動増幅器の差動＋入力となる。
【００１８】所定の時間経過後、行選択信号線１６ａの
行選択信号により、行選択用スイッチングトランジスタ
６１がオンすると、入力トランジスタ２１もオンとな
り、列信号出力線３ａ，３ｂにフォトダイオード８１の
陰極の電位（端子９３１の電位）に対応した信号が出力
されて、差動増幅器が形成される。差動増幅器によっ
て、増幅された信号は端子９４１に出力され、一画素の
信号として以後所定の信号処理を受ける。
行選択信号により、行選択用スイッチングトランジスタ
６１がオンすると、入力トランジスタ２１もオンとな
り、列信号出力線３ａ，３ｂにフォトダイオード８１の
陰極の電位（端子９３１の電位）に対応した信号が出力
されて、差動増幅器が形成される。差動増幅器によっ
て、増幅された信号は端子９４１に出力され、一画素の
信号として以後所定の信号処理を受ける。
【００１９】ここで、端子９４１に出力された信号は、
差動−入力として、入力トランジスタ４０のゲートに印
加されている。
差動−入力として、入力トランジスタ４０のゲートに印
加されている。
【００２０】以下、同様の動作を各行の各列の画素に対
して順番に行わせ、２次元の画像信号を得る。以上、こ
の差動増幅器の回路構成では、増幅度は正確に１となる
ので、入力トランジスタ２１、２２、…、４０のしきい
値のバラツキに起因する増幅度バラツキがなくなり、増
幅型ＣＭＯＳ固体撮像装置特有の固定パターン雑音を抑
圧できる。
して順番に行わせ、２次元の画像信号を得る。以上、こ
の差動増幅器の回路構成では、増幅度は正確に１となる
ので、入力トランジスタ２１、２２、…、４０のしきい
値のバラツキに起因する増幅度バラツキがなくなり、増
幅型ＣＭＯＳ固体撮像装置特有の固定パターン雑音を抑
圧できる。
【００２１】
【発明が解決しようとする課題】ところで、上述のＡＣ
Ｓにより増幅型ＣＭＯＳ固体撮像装置特有の固定パター
ン雑音を抑圧することができるが、ＣＣＤ型固体撮像装
置と比較すると、まだ雑音レベルが高くＣ／Ｎは十分で
ないという問題があった。そこで、本発明は、上記課題
を解決し、雑音の少ないＣＭＯＳ型撮像装置を提供する
ことを目的とする。
Ｓにより増幅型ＣＭＯＳ固体撮像装置特有の固定パター
ン雑音を抑圧することができるが、ＣＣＤ型固体撮像装
置と比較すると、まだ雑音レベルが高くＣ／Ｎは十分で
ないという問題があった。そこで、本発明は、上記課題
を解決し、雑音の少ないＣＭＯＳ型撮像装置を提供する
ことを目的とする。
【００２２】
【課題を解決するための手段】上記目的を達成するため
の手段として、第1の発明は、マトリクス状に配列され
た画素の各画素列毎に配置された、前記画素の出力を差
動＋入力として入力し、増幅度１で増幅して増幅出力と
して出力し、且つ前記増幅出力を差動−入力として入力
させる差動増幅器を備えたＣＭＯＳ型固体撮像装置にお
いて、前記増幅出力を直列接続された帰還抵抗と入力抵
抗により電圧分配して電圧分配出力とし、前記電圧分配
出力を前記差動−入力としたことを特徴とするＣＭＯＳ
型固体撮像装置である。
の手段として、第1の発明は、マトリクス状に配列され
た画素の各画素列毎に配置された、前記画素の出力を差
動＋入力として入力し、増幅度１で増幅して増幅出力と
して出力し、且つ前記増幅出力を差動−入力として入力
させる差動増幅器を備えたＣＭＯＳ型固体撮像装置にお
いて、前記増幅出力を直列接続された帰還抵抗と入力抵
抗により電圧分配して電圧分配出力とし、前記電圧分配
出力を前記差動−入力としたことを特徴とするＣＭＯＳ
型固体撮像装置である。
【００２３】また、第２の発明は、上記第1の発明にお
いて、前記帰還抵抗と前記入力抵抗をそれぞれ複数の並
列接続した抵抗網より構成し、前記複数の抵抗にそれぞ
れ接続したスイッチにより、前記抵抗の接続をオン／オ
フし、前記抵抗網の抵抗値を可変するように構成したこ
とを特徴とするＣＭＯＳ型固体撮像装置である。
いて、前記帰還抵抗と前記入力抵抗をそれぞれ複数の並
列接続した抵抗網より構成し、前記複数の抵抗にそれぞ
れ接続したスイッチにより、前記抵抗の接続をオン／オ
フし、前記抵抗網の抵抗値を可変するように構成したこ
とを特徴とするＣＭＯＳ型固体撮像装置である。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につ
き、好ましい実施例により、添付図面を参照して説明す
る。なお、参照記号については、従来例の構成と同一の
ものには、同一の参照記号を付して煩雑さを避けてその
説明を省略する。
き、好ましい実施例により、添付図面を参照して説明す
る。なお、参照記号については、従来例の構成と同一の
ものには、同一の参照記号を付して煩雑さを避けてその
説明を省略する。
【００２５】本発明は、増幅型ＣＭＯＳ型固体撮像装置
において、上述したＡＣＳ構成により、固定パターン雑
音を抑圧すると共に、画素からの信号を増幅する初段の
増幅器である画素列毎に設けられた差動増幅器の増幅度
を上げることにより、後の信号処理部で発生する雑音を
相対的に低減させるものである。
において、上述したＡＣＳ構成により、固定パターン雑
音を抑圧すると共に、画素からの信号を増幅する初段の
増幅器である画素列毎に設けられた差動増幅器の増幅度
を上げることにより、後の信号処理部で発生する雑音を
相対的に低減させるものである。
【００２６】まず、非反転増幅器について説明する。図
３は、非反転増幅器の等価回路図である。差動増幅器９
７に、端子９７ａより差動＋入力として電圧Ｖｉを入力
し、差動増幅器９７の出力が端子９７ｂに電圧Ｖｏとし
て得られるとき、但し、ここで出力は帰還抵抗９７ｃ
（抵抗値Ｒｆ）と入力抵抗９７ｄ（抵抗値Ｒｉ）により
分圧されて、端子９７ｅの電圧が差動−入力として入力
されているが、増幅度Ｖｏ／Ｖｉは（Ｒf＋Ｒｉ）／Ｒ
ｉとなり、１より大きくなる。ここで、差動増幅器９７
の入力インピーダンスは十分大きく、出力インピーダン
スは十分小さいとする。これを、ＡＣＳに適用する。
３は、非反転増幅器の等価回路図である。差動増幅器９
７に、端子９７ａより差動＋入力として電圧Ｖｉを入力
し、差動増幅器９７の出力が端子９７ｂに電圧Ｖｏとし
て得られるとき、但し、ここで出力は帰還抵抗９７ｃ
（抵抗値Ｒｆ）と入力抵抗９７ｄ（抵抗値Ｒｉ）により
分圧されて、端子９７ｅの電圧が差動−入力として入力
されているが、増幅度Ｖｏ／Ｖｉは（Ｒf＋Ｒｉ）／Ｒ
ｉとなり、１より大きくなる。ここで、差動増幅器９７
の入力インピーダンスは十分大きく、出力インピーダン
スは十分小さいとする。これを、ＡＣＳに適用する。
【００２７】＜第１実施例＞図１は、本発明のＣＭＯＳ
型固体撮像装置の第１実施例を示す等価回路図である。
ＣＭＯＳ型固体撮像装置１Ａにおいて、各画素と各画素
列毎に設けられた差動増幅器は、上述の従来例のＡＣＳ
における画素及び差動増幅器とそれぞれ同一構成なので
その説明を省略する。
型固体撮像装置の第１実施例を示す等価回路図である。
ＣＭＯＳ型固体撮像装置１Ａにおいて、各画素と各画素
列毎に設けられた差動増幅器は、上述の従来例のＡＣＳ
における画素及び差動増幅器とそれぞれ同一構成なので
その説明を省略する。
【００２８】第1実施例においては、帰還抵抗用トラン
ジスタ１１０、１２０、１３０、…、及び入力抵抗用ス
イッチングトランジスタ２１０、２２０、２３０、…、
が各画素列毎に配置されている。これらは，いずれも画
素及び差動増幅器と同一基板上に構成されているもので
ある。第1列の画素列を例に説明すると、帰還抵抗用ト
ランジスタ１１０のドレインは差動増幅部２Ａの出力端
子９４１に、ソースは負荷信号線１９ａに、ゲートは列
選択信号線に接続する端子１８１に、それぞれ接続して
いる。
ジスタ１１０、１２０、１３０、…、及び入力抵抗用ス
イッチングトランジスタ２１０、２２０、２３０、…、
が各画素列毎に配置されている。これらは，いずれも画
素及び差動増幅器と同一基板上に構成されているもので
ある。第1列の画素列を例に説明すると、帰還抵抗用ト
ランジスタ１１０のドレインは差動増幅部２Ａの出力端
子９４１に、ソースは負荷信号線１９ａに、ゲートは列
選択信号線に接続する端子１８１に、それぞれ接続して
いる。
【００２９】また、入力抵抗用トランジスタ２１０のゲ
ートは列選択信号線に接続する端子１８１に、ドレイン
は差動部２Ａの差動−入力に、ソースは負荷信号線１９
ｂにそれぞれ接続している。第２列以下他の画素列につ
いても同様の構成となっている。
ートは列選択信号線に接続する端子１８１に、ドレイン
は差動部２Ａの差動−入力に、ソースは負荷信号線１９
ｂにそれぞれ接続している。第２列以下他の画素列につ
いても同様の構成となっている。
【００３０】負荷信号線１９ａには、抵抗値Ｒｆ１であ
る帰還抵抗２００の一端が接続され、その他端は負荷信
号線１９ｂに接続する端子９７１を介して、抵抗値Ｒｉ
１である入力抵抗４００の一端に接続されており、入力
抵抗４００の他端は接地されている。なお、ここで、各
列毎に、帰還抵抗及び入力抵抗を配置していないのは、
これらの抵抗の抵抗値のバラツキにより、増幅度がばら
つくのを避けるためである。
る帰還抵抗２００の一端が接続され、その他端は負荷信
号線１９ｂに接続する端子９７１を介して、抵抗値Ｒｉ
１である入力抵抗４００の一端に接続されており、入力
抵抗４００の他端は接地されている。なお、ここで、各
列毎に、帰還抵抗及び入力抵抗を配置していないのは、
これらの抵抗の抵抗値のバラツキにより、増幅度がばら
つくのを避けるためである。
【００３１】次に、第1列の画素列を例に、第1実施例の
ＣＭＯＳ型固体撮像装置の動作を説明する。図1には図
示しない（図５参照）、定電流トランジスタ１０のゲー
トに、端子９５１を通して電圧Ｖｂｉａｓが印加され
て、定電流トランジスタ１０がオンとなる。ここで、端
子９６１を通して基準電圧Ｖｄｄが入力トランジスタ４
０のドレインに印加されている。
ＣＭＯＳ型固体撮像装置の動作を説明する。図1には図
示しない（図５参照）、定電流トランジスタ１０のゲー
トに、端子９５１を通して電圧Ｖｂｉａｓが印加され
て、定電流トランジスタ１０がオンとなる。ここで、端
子９６１を通して基準電圧Ｖｄｄが入力トランジスタ４
０のドレインに印加されている。
【００３２】次に、図１に示すように、端子９１１を介
してリセット信号がリセットトランジスタ７１のゲート
に印加されると、リセットトランジスタ７１がオンとな
り、基準電圧供給線１７０を通して所定の基準電圧がフ
ォトダイオード８１の陰極に印加され、フォトダイオー
ド８１をリセットする。その後、リセットトランジスタ
７１をオフにすると、フォトダイオード８１に入射した
光はここで光電変換され、光量に応じて、フォトダイオ
ード８１の陰極電位及び入力トランジスタ２１のゲート
電位が変化する。この電位は、差動増幅器の差動＋入力
となる。
してリセット信号がリセットトランジスタ７１のゲート
に印加されると、リセットトランジスタ７１がオンとな
り、基準電圧供給線１７０を通して所定の基準電圧がフ
ォトダイオード８１の陰極に印加され、フォトダイオー
ド８１をリセットする。その後、リセットトランジスタ
７１をオフにすると、フォトダイオード８１に入射した
光はここで光電変換され、光量に応じて、フォトダイオ
ード８１の陰極電位及び入力トランジスタ２１のゲート
電位が変化する。この電位は、差動増幅器の差動＋入力
となる。
【００３３】所定の時間経過後、行選択信号線１６ａの
行選択信号により、行選択用スイッチングトランジスタ
６１がオンすると、入力トランジスタ２１もオンとな
り、列信号出力線３ａ，３ｂにフォトダイオード８１の
陰極の電位（端子９３１の電位）に対応した信号が出力
されて、差動増幅器が形成される。
行選択信号により、行選択用スイッチングトランジスタ
６１がオンすると、入力トランジスタ２１もオンとな
り、列信号出力線３ａ，３ｂにフォトダイオード８１の
陰極の電位（端子９３１の電位）に対応した信号が出力
されて、差動増幅器が形成される。
【００３４】このとき、所定の列選択信号が端子１８１
を介して、帰還抵抗用スイッチングトランジスタ１１０
及び入力抵抗用スイッチングトランジスタ２１０のゲー
トにそれぞれ印加され、帰還抵抗用スイッチングトラン
ジスタ１１０及び入力抵抗用スイッチングトランジスタ
２１０がオンする。
を介して、帰還抵抗用スイッチングトランジスタ１１０
及び入力抵抗用スイッチングトランジスタ２１０のゲー
トにそれぞれ印加され、帰還抵抗用スイッチングトラン
ジスタ１１０及び入力抵抗用スイッチングトランジスタ
２１０がオンする。
【００３５】そこで、差動増幅部２Ａの出力端子９４１
の出力は、帰還抵抗用スイッチングトランジスタ１１０
のドレイン、ソース、負荷信号線１９ａを通して、帰還
抵抗２００に入力され，入力抵抗４００により、分配さ
れた信号として、端子９７１、負荷信号線１９ｂ、入力
抵抗用スイッチングトランジスタのソース、及びドレイ
ンを通して、差動増幅部の差動−入力にフィードバック
入力される。
の出力は、帰還抵抗用スイッチングトランジスタ１１０
のドレイン、ソース、負荷信号線１９ａを通して、帰還
抵抗２００に入力され，入力抵抗４００により、分配さ
れた信号として、端子９７１、負荷信号線１９ｂ、入力
抵抗用スイッチングトランジスタのソース、及びドレイ
ンを通して、差動増幅部の差動−入力にフィードバック
入力される。
【００３６】これにより、出力端子９４１には、増幅度
が１より大きい（Ｒf１＋Ｒｉ１）／Ｒｉ１に増幅され
た信号が出力され、一画素の信号として以後所定の信号
処理を受ける。以下、同様の動作を各行の各列の画素に
対して順番に行わせ、２次元の画像信号を得る。
が１より大きい（Ｒf１＋Ｒｉ１）／Ｒｉ１に増幅され
た信号が出力され、一画素の信号として以後所定の信号
処理を受ける。以下、同様の動作を各行の各列の画素に
対して順番に行わせ、２次元の画像信号を得る。
【００３７】以上、この差動増幅器を非反転増幅器とし
た回路構成では、増幅度は１より大きい所定の正確な値
になるので、入力トランジスタ２１、２２、…、４０の
しきい値のバラツキに起因する増幅度バラツキがなくな
り、増幅型ＣＭＯＳ固体撮像装置特有の固定パターン雑
音を抑圧できるとともに、初段の差動増幅器で１より大
きく増幅しているので、Ｃ／Ｎを向上させることができ
る。
た回路構成では、増幅度は１より大きい所定の正確な値
になるので、入力トランジスタ２１、２２、…、４０の
しきい値のバラツキに起因する増幅度バラツキがなくな
り、増幅型ＣＭＯＳ固体撮像装置特有の固定パターン雑
音を抑圧できるとともに、初段の差動増幅器で１より大
きく増幅しているので、Ｃ／Ｎを向上させることができ
る。
【００３８】＜第２実施例＞図２は、本発明のＣＭＯＳ
型固体撮像装置の第２実施例を示す等価回路図である。
第２実施例は、第１実施例の構成に、さらに、以下の構
成を追加した以外は、第１実施例の構成と同一である。
型固体撮像装置の第２実施例を示す等価回路図である。
第２実施例は、第１実施例の構成に、さらに、以下の構
成を追加した以外は、第１実施例の構成と同一である。
【００３９】第２実施例においては、新たに、４個の抵
抗切替用スイッチングトランジスタ１００、３００、５
００、７００、帰還抵抗６００及び入力抵抗８００を配
置している。ここで、帰還抵抗６００は抵抗値Ｒｆ２
を、入力抵抗８００は抵抗値Ｒｉ２をそれぞれ有する。
抗切替用スイッチングトランジスタ１００、３００、５
００、７００、帰還抵抗６００及び入力抵抗８００を配
置している。ここで、帰還抵抗６００は抵抗値Ｒｆ２
を、入力抵抗８００は抵抗値Ｒｉ２をそれぞれ有する。
【００４０】抵抗切替用スイッチングトランジスタ１０
０のドレインは負荷信号線１９ａに、ゲートは抵抗切替
用信号線に接続する端子９８ａに、ソースはその他端が
端子９７１に接続している帰還抵抗２００の一端にそれ
ぞれ接続している。また、抵抗切替用スイッチングトラ
ンジスタ５００のドレインは負荷信号線１９ａに、ゲー
トは抵抗切替用信号線に接続する端子９８ｃに、ソース
はその他端が端子９７２に接続している帰還抵抗６００
の一端にそれぞれ接続している。
０のドレインは負荷信号線１９ａに、ゲートは抵抗切替
用信号線に接続する端子９８ａに、ソースはその他端が
端子９７１に接続している帰還抵抗２００の一端にそれ
ぞれ接続している。また、抵抗切替用スイッチングトラ
ンジスタ５００のドレインは負荷信号線１９ａに、ゲー
トは抵抗切替用信号線に接続する端子９８ｃに、ソース
はその他端が端子９７２に接続している帰還抵抗６００
の一端にそれぞれ接続している。
【００４１】また、抵抗切替用スイッチングトランジス
タ３００のドレインは端子９７１を介して帰還抵抗２０
０の他端に、ゲートは抵抗切替用信号線に接続する端子
９８ｂに、ソースは入力抵抗４００の一端にそれぞれ接
続している。また、抵抗切替用スイッチングトランジス
タ７００のドレインは端子９７２を介して帰還抵抗２０
０の他端に、ゲートは抵抗切替用信号線に接続する端子
９８ｄに、ソースは他端が接地している入力抵抗８００
の一端にそれぞれ接続している。端子９７１、９７２は
負荷信号線１９ｂに接続している。
タ３００のドレインは端子９７１を介して帰還抵抗２０
０の他端に、ゲートは抵抗切替用信号線に接続する端子
９８ｂに、ソースは入力抵抗４００の一端にそれぞれ接
続している。また、抵抗切替用スイッチングトランジス
タ７００のドレインは端子９７２を介して帰還抵抗２０
０の他端に、ゲートは抵抗切替用信号線に接続する端子
９８ｄに、ソースは他端が接地している入力抵抗８００
の一端にそれぞれ接続している。端子９７１、９７２は
負荷信号線１９ｂに接続している。
【００４２】従って、抵抗切替用信号線に接続する端子
９８ａ，９８ｂ，９８ｃ，９８ｄに所定の信号を印加し
て、少なくとも帰還抵抗２００、６００の１つを信号負
荷線１９ａ、１９ｂに接続し、また、少なくとも入力抵
抗４００、８００の１つを信号負荷線１９ｂに接続し
て、各画素列に配置された差動増幅器より出力信号を得
る。
９８ａ，９８ｂ，９８ｃ，９８ｄに所定の信号を印加し
て、少なくとも帰還抵抗２００、６００の１つを信号負
荷線１９ａ、１９ｂに接続し、また、少なくとも入力抵
抗４００、８００の１つを信号負荷線１９ｂに接続し
て、各画素列に配置された差動増幅器より出力信号を得
る。
【００４３】このとき、帰還抵抗及び入力抵抗の抵抗値
から定まる増幅度で増幅された各画素からの信号を得
る。ここでは、４個の抵抗切替用スイッチングトランジ
スタのＯＮ／ＯＦＦの組合わせにより、帰還抵抗と入力
抵抗の抵抗比の組み合わせが９種類得られる。このこと
は差動増幅器の増幅度を９段階調整できることを意味す
る。さらに、組合せる抵抗の数を増やせば、増幅度の調
整の範囲さらに大きく出来る。
から定まる増幅度で増幅された各画素からの信号を得
る。ここでは、４個の抵抗切替用スイッチングトランジ
スタのＯＮ／ＯＦＦの組合わせにより、帰還抵抗と入力
抵抗の抵抗比の組み合わせが９種類得られる。このこと
は差動増幅器の増幅度を９段階調整できることを意味す
る。さらに、組合せる抵抗の数を増やせば、増幅度の調
整の範囲さらに大きく出来る。
【００４４】
【発明の効果】以上説明したように、請求項１及び２に
係る本発明のＣＭＯＳ型固体撮像装置は、差動増幅器の
増幅出力を直列接続された帰還抵抗と入力抵抗により電
圧分配して電圧分配出力とし、前記電圧分配出力を前記
差動−入力としたことにより、固定パターンノイズを抑
圧した、１より大きい増幅度で増幅された出力信号を得
ることができ、雑音の少ないＣＭＯＳ型撮像装置を提供
することができるという効果がある。
係る本発明のＣＭＯＳ型固体撮像装置は、差動増幅器の
増幅出力を直列接続された帰還抵抗と入力抵抗により電
圧分配して電圧分配出力とし、前記電圧分配出力を前記
差動−入力としたことにより、固定パターンノイズを抑
圧した、１より大きい増幅度で増幅された出力信号を得
ることができ、雑音の少ないＣＭＯＳ型撮像装置を提供
することができるという効果がある。
【図１】本発明のＣＭＯＳ型固体撮像装置の第１実施例
を示す等価回路図である。
を示す等価回路図である。
【図２】本発明のＣＭＯＳ型固体撮像装置の第２実施例
を示す等価回路図である。
を示す等価回路図である。
【図３】非反転増幅器の等価回路図である。
【図４】差動増幅器の等価回路図である。
【図５】従来例のＣＭＯＳ型固体撮像装置（ＡＣＳ）を
示す等価回路図である。
示す等価回路図である。
１…従来例のＣＭＯＳ型固体撮像装置（ＡＣＳ）、１Ａ
…本発明の第１実施例のＣＭＯＳ型固体撮像装置、１Ｂ
…本発明の第２実施例のＣＭＯＳ型固体撮像装置、２…
差動増幅器、２Ａ，２Ｂ，２Ｃ…差動増幅部、２Ａ１，
２Ｂ１，２Ｂ２…入力部、３ａ，３ｂ…列信号出力線、
１０…定電流トランジスタ、１１Ａ，１１Ｂ…画素、１
６ａ，１６ｂ…行選択信号線、１９ａ，１９ｂ…負荷信
号線、２０，２１，２２…入力トランジスタ、２１Ａ…
画素、３０…負荷トランジスタ、４０…入力トランジス
タ、５０…負荷トランジスタ、６１，６２…行選択トラ
ンジスタ、７１，７２…リセットトランジスタ、８１，
８２…フォトダイオード、９４…出力端子、９５…バイ
アス電圧供給線に接続する端子、９６…基準電圧供給線
に接続する端子、９７…差動増幅器、９７ａ…入力端
子、９７ｂ…出力端子、９７ｃ…帰還抵抗、９７ｄ…入
力抵抗、９７ｅ…入力端子、９８ａ，９８ｂ，９８ｃ，
９８ｄ…抵抗切替用信号線に接続する端子、１００…抵
抗切替用スイッチングトランジスタ、１１０，１２０，
１３０…帰還抵抗用スイッチングトランジスタ、１７０
…基準電圧供給線、１８１，１８２，１８３…列選択信
号線に接続する端子、２００…帰還抵抗、２１０，２２
０，２３０…入力抵抗用スイッチングトランジスタ、３
００…抵抗切替用スイッチングトランジスタ、４００…
入力抵抗、５００…抵抗切替用スイッチングトランジス
タ、６００…帰還抵抗、７００…抵抗切替用スイッチン
グトランジスタ、８００…入力抵抗、９１１，９１２…
リセット信号線に接続する端子、９２１，９２２…基準
電圧供給線に接続する端子、９３１，９３２…端子、９
４１，９４２，９４３…出力端子、９５１…バイアス電
圧供給線に接続する端子、９６１…基準電圧供給線に接
続する端子、９７１，９７２…端子。
…本発明の第１実施例のＣＭＯＳ型固体撮像装置、１Ｂ
…本発明の第２実施例のＣＭＯＳ型固体撮像装置、２…
差動増幅器、２Ａ，２Ｂ，２Ｃ…差動増幅部、２Ａ１，
２Ｂ１，２Ｂ２…入力部、３ａ，３ｂ…列信号出力線、
１０…定電流トランジスタ、１１Ａ，１１Ｂ…画素、１
６ａ，１６ｂ…行選択信号線、１９ａ，１９ｂ…負荷信
号線、２０，２１，２２…入力トランジスタ、２１Ａ…
画素、３０…負荷トランジスタ、４０…入力トランジス
タ、５０…負荷トランジスタ、６１，６２…行選択トラ
ンジスタ、７１，７２…リセットトランジスタ、８１，
８２…フォトダイオード、９４…出力端子、９５…バイ
アス電圧供給線に接続する端子、９６…基準電圧供給線
に接続する端子、９７…差動増幅器、９７ａ…入力端
子、９７ｂ…出力端子、９７ｃ…帰還抵抗、９７ｄ…入
力抵抗、９７ｅ…入力端子、９８ａ，９８ｂ，９８ｃ，
９８ｄ…抵抗切替用信号線に接続する端子、１００…抵
抗切替用スイッチングトランジスタ、１１０，１２０，
１３０…帰還抵抗用スイッチングトランジスタ、１７０
…基準電圧供給線、１８１，１８２，１８３…列選択信
号線に接続する端子、２００…帰還抵抗、２１０，２２
０，２３０…入力抵抗用スイッチングトランジスタ、３
００…抵抗切替用スイッチングトランジスタ、４００…
入力抵抗、５００…抵抗切替用スイッチングトランジス
タ、６００…帰還抵抗、７００…抵抗切替用スイッチン
グトランジスタ、８００…入力抵抗、９１１，９１２…
リセット信号線に接続する端子、９２１，９２２…基準
電圧供給線に接続する端子、９３１，９３２…端子、９
４１，９４２，９４３…出力端子、９５１…バイアス電
圧供給線に接続する端子、９６１…基準電圧供給線に接
続する端子、９７１，９７２…端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C024 CX04 CX27 GY31 GY41 HX17 HX44 HX50 5J066 AA01 AA12 CA41 FA01 FA18 HA10 HA17 HA19 HA25 HA39 HA44 KA00 MA00 MA11 ND01 ND14 ND22 ND23 PD01 SA08 TA01 5J090 AA01 AA12 CA21 DN02 FA01 FA18 HA10 HA17 HA19 HA25 HA39 HA44 KA00 MA00 MA11 MN01 SA08 TA01 5J092 AA01 AA12 CA41 FA01 FA18 HA10 HA17 HA19 HA25 HA39 HA44 KA00 MA00 MA11 SA08 TA01 UR14
Claims (2)
- 【請求項１】マトリクス状に配列された画素の各画素列
毎に配置された、前記画素の出力を差動＋入力として入
力し、増幅度１で増幅して増幅出力として出力し、且つ
前記増幅出力を差動−入力として入力させる差動増幅器
を備えたＣＭＯＳ型固体撮像装置において、前記増幅出
力を直列接続された帰還抵抗と入力抵抗により電圧分配
して電圧分配出力とし、前記電圧分配出力を前記差動−
入力としたことを特徴とするＣＭＯＳ型固体撮像装置。 - 【請求項２】前記帰還抵抗と前記入力抵抗をそれぞれ複
数の並列接続した抵抗網より構成し、前記複数の抵抗に
それぞれ接続したスイッチにより、前記抵抗の接続をオ
ン／オフし、前記抵抗網の抵抗値を可変するように構成
したことを特徴とする請求項１記載のＣＭＯＳ型固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271196A JP2002084460A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓ型固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271196A JP2002084460A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓ型固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002084460A true JP2002084460A (ja) | 2002-03-22 |
Family
ID=18757517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271196A Pending JP2002084460A (ja) | 2000-09-07 | 2000-09-07 | Ｃｍｏｓ型固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002084460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217771A (ja) * | 2004-01-29 | 2005-08-11 | Canon Inc | 撮像装置 |
| JP2009273148A (ja) * | 2009-08-17 | 2009-11-19 | Canon Inc | 撮像装置 |
-
2000
- 2000-09-07 JP JP2000271196A patent/JP2002084460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217771A (ja) * | 2004-01-29 | 2005-08-11 | Canon Inc | 撮像装置 |
| US7893978B2 (en) | 2004-01-29 | 2011-02-22 | Canon Kabushiki Kaisha | Image capture device having amplification circuit for amplifying signal from photoelectric conversion portion |
| JP2009273148A (ja) * | 2009-08-17 | 2009-11-19 | Canon Inc | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6943875B2 (ja) | サンプルホールドに基づく時間コントラスト視覚センサ | |
| JP5014388B2 (ja) | 単一光子画像形成素子 | |
| JP4683436B2 (ja) | 光検出装置 | |
| US6906586B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
| JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| US20090273695A1 (en) | Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus | |
| US8598506B2 (en) | Solid-state image pickup apparatus and driving method therefor | |
| US7804537B2 (en) | Combined linear-logarithmic image sensor | |
| EP2448254B1 (en) | Solid-state image pickup device | |
| US20060175534A1 (en) | Differential column readout scheme for CMOS APS pixels | |
| JP2010063096A6 (ja) | 単一光子画像形成素子 | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| US6339363B1 (en) | Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors | |
| US20110007198A1 (en) | Multi path power for cmos imagers | |
| US7479995B2 (en) | On chip real time FPN correction without imager size memory | |
| WO2011093225A1 (ja) | 固体撮像装置、及び固体撮像装置の画素アレイから信号を読み出す方法 | |
| US20010045508A1 (en) | Pixel structure for imaging devices | |
| KR100691190B1 (ko) | 이미지 센서 어레이 | |
| JP3601053B2 (ja) | 固体撮像装置 | |
| EP1349380B1 (en) | Column readout circuit with increased signal range for CMOS image sensor | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP2002084460A (ja) | Ｃｍｏｓ型固体撮像装置 | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| US7920024B2 (en) | Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers |