JP2002084175A - 電子制御装置及びソレノイド駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数のソレノイドへの通電電流を同時に制御
する際の、ノイズレベルと電源電圧変動とを抑制する。 【解決手段】 複数のソレノイドＬへの通電電流を制御
する電子制御装置１は、ソレノイド通電用のＦＥＴ１２
と、三角波ＳＴとマイコン１０からの信号ＳＤに応じた
電圧Ｖｆｄとを大小比較して、ＦＥＴ１２のゲートへ駆
動信号ＳＧを供給する比較器２６とを有した駆動回路２
を、駆動対象のソレノイドＬ１，Ｌ２毎に夫々備えてい
る。そして、両駆動回路２の比較器２６には、共通の三
角波発生回路２４で生成される三角波ＳＴが供給される
が、一方の駆動回路２（２−２）の比較器２６には、三
角波発生回路２４からの三角波ＳＴが遅延回路３で１／
２周期分だけ遅延されて入力される。よって、各ＦＥＴ
１２への駆動信号ＳＧの位相がほぼ１８０度ずれたもの
となり、ノイズレベルや電源電圧変動が抑制される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のソレノイド
への通電電流を制御する電子制御装置と、その電子制御
装置に用いられるソレノイド駆動装置とに関するもので
ある。

【０００２】

【従来の技術】従来より、例えば車両の自動変速機（オ
ートマチックトランスミッション）を制御する電子制御
装置では、自動変速機の油圧経路に設けられた複数の各
ソレノイドへの通電電流を夫々制御して、自動変速機の
減速比などを詳細に制御するようにしている。

【０００３】ここで、このような電子制御装置の従来の
構成例について、図７を用い具体的に説明する。尚、図
７は、駆動対象のソレノイドＬが２個である場合を示し
ている。図７に示すように、複数のソレノイドＬへの通
電電流を制御する電子制御装置１００は、マイコン（マ
イクロコンピュータ）１０を備えると共に、そのマイコ
ン１０からの信号に応じて動作する電流制御タイプの駆
動回路１０２を、駆動対象の各ソレノイドＬ毎に夫々備
えている。

【０００４】尚、図７に例示する駆動回路１０２は、駆
動対象のソレノイドＬへと電流を流し出すハイサイド駆
動タイプのものである。一方、以下の説明において、各
ソレノイドＬを夫々区別する場合には、それらの符号と
して「Ｌ１」，「Ｌ２」を用い、また、ソレノイドＬ１
に対応する駆動回路１０２と、ソレノイドＬ２に対応す
る駆動回路１０２とを、夫々区別する場合には、それら
の符号として「１０２−１」，「１０２−２」を用い
る。

【０００５】各駆動回路１０２は、ソースが電源電圧
（この例では車両のバッテリ電圧ＶＢ）に接続され、ド
レインが駆動対象のソレノイドＬの一端に接続される出
力トランジスタとしてのＰチャネルＭＯＳＦＥＴ（以下
単に、ＦＥＴという）１２と、ソレノイドＬのＦＥＴ１
２側とは反対側の端部と接地電位との間に接続された電
流検出用抵抗１４と、その電流検出用抵抗１４の両端に
生じる電位差を増幅し、更に平滑することにより、ソレ
ノイドＬに実際に流れている電流値を滑らかに表す電圧
信号Ｖｉを出力する電流検出回路１６と、アノードが接
地電位に接続され、カソードがＦＥＴ１２のドレインに
接続されたフライバック電圧吸収用のダイオード１８と
を備えている。

【０００６】また、各駆動回路１０２は、マイコン１０
から出力されるデューティ信号ＳＤを入力して、そのデ
ューティ信号ＳＤのデューティ比に比例した電圧を出力
するデューティ（DUYT）／電圧変換回路２０と、そのデ
ューティ／電圧変換回路２０から出力される電圧を、電
流検出回路１６の出力Ｖｉに応じて補正して出力する電
流フィードバック（Ｆ／Ｂ）回路２２とを備えている。

【０００７】尚、電流フィードバック回路２２は、デュ
ーティ／電圧変換回路２０から出力される電圧を非反転
入力とし、電流検出回路１６の出力Ｖｉを反転入力とし
た差動増幅回路からなり、Ｖｉの電圧値が高くなるほ
ど、デューティ／電圧変換回路２０の出力を、より低い
電圧に補正して出力する。

【０００８】そして更に、各駆動回路１０２は、一定周
波数の三角波ＳＴを発生して出力する三角波発生回路２
４と、その三角波発生回路２４で発生される三角波ＳＴ
が反転入力端子（−端子）に入力されると共に、電流フ
ィードバック回路２２の出力電圧Ｖｆｂが非反転入力端
子（＋端子）に入力されて、反転入力端子の電圧（即ち
三角波ＳＴの電圧）よりも非反転入力端子の電圧（即ち
電流フィードバック回路２２の出力電圧Ｖｆｂ）の方が
大きい時にハイレベルの信号を、そうでない時にロウレ
ベルの信号を出力する比較器２６（図８の（Ａ）及び
（Ｂ）参照）と、比較器２６の出力がハイレベルの時
に、ＦＥＴ１２の制御端子としてのゲートに該ＦＥＴ１
２をオンさせることが可能なアクティブレベルの電圧
（例えば接地電位である０Ｖ）を出力し、逆に、比較器
２６の出力がロウレベルの時には、ＦＥＴ１２のゲート
に該ＦＥＴ１２をオフさせることが可能なパッシブレベ
ルの電圧（この例ではバッテリ電圧ＶＢ）を印加する駆
動用バッファ２８とを備えている。

【０００９】このような駆動回路１０２においては、図
８の（Ａ）〜（Ｄ）に示すように、比較器２６の出力を
論理反転させた信号が、駆動用バッファ２８を介してＦ
ＥＴ１２のゲートへ、該ＦＥＴ１２をオン／オフさせる
ための駆動信号ＳＧとして供給される。そして、ＦＥＴ
１２は、その駆動信号ＳＧがアクティブレベルとしての
ロウレベルの時（換言すれば、比較器２６の出力がアク
ティブレベルとしてのハイレベルの時）にオンして、駆
動対象のソレノイドＬに電流（通電電流）Ｉを流すこと
となるが、その駆動信号ＳＧは、三角波発生回路２４で
発生される三角波ＳＴと同じ周波数で、且つ、電流フィ
ードバック回路２２の出力電圧Ｖｆｂに応じたデューテ
ィ比の信号となる。つまり、前述した比較器２６の機能
により、電流フィードバック回路２２の出力電圧Ｖｆｂ
が大きくなるほど、比較器２６から駆動用バッファ２８
を介してＦＥＴ１２のゲートへ供給される駆動信号ＳＧ
のデューティ比（信号１周期当たりのアクティブレベル
時間の割合）が大きくなるからである。

【００１０】そして更に、駆動回路１０２では、デュー
ティ（DUYT）／電圧変換回路２０が、マイコン１０から
のデューティ信号ＳＤのデューティ比に比例した電圧を
出力すると共に、電流検出回路１６が、駆動対象のソレ
ノイドＬに実際に流れている電流値に応じた電圧信号Ｖ
ｉを出力し、電流フィードバック回路２２が、デューテ
ィ／電圧変換回路２０の出力電圧を、電流検出回路１６
の出力Ｖｉに応じて前述の如く補正して、比較器２６の
非反転入力端子へ出力するようにしている。

【００１１】このため、比較器２６の非反転入力端子に
入力される電圧は、マイコン１０からデューティ／電圧
変換回路２０に入力される指令信号としてのデューティ
信号ＳＤのデューティ比に応じた電圧となり、その結
果、ＦＥＴ１２のゲートへの駆動信号ＳＧは、上記三角
波ＳＴに同期すると共に該三角波ＳＴと同じ周波数で、
且つ、マイコン１０からのデューティ信号ＳＤのデュー
ティ比に応じたデューティ比の信号となる。そして、図
７の電子制御装置１００では、マイコン１０が、車両の
運転状態を表す各種センサ信号（図示省略）等に基づい
て、駆動対象のソレノイドＬに流すべき目標通電電流を
算出し、その目標通電電流に応じたデューティ比のデュ
ーティ信号ＳＤを駆動回路１０２に出力すれば、その駆
動回路１０２にて、駆動対象のソレノイドＬに実際に流
れる電流Ｉが上記目標通電電流となるように、ＦＥＴ１
２への駆動信号ＳＧのデューティ比が調節されることと
なる。

【００１２】

【発明が解決しようとする課題】ところで、上記従来の
電子制御装置１００において、各駆動回路１０２の三角
波発生回路２４としては、同じ回路構成のものが用いら
れると共に、その各三角波発生回路２４は、電子制御装
置１００に電源が投入された時点から動作を開始して、
内部のコンデンサや抵抗からなる発振用素子の定数によ
って決まる一定周波数の三角波を発生することとなる。

【００１３】このため、各駆動回路１０２毎の三角波発
生回路２４で夫々発生される各三角波の位相が互いに同
じになり易く、その結果、以下のような問題が生じる。
まず、各駆動回路１０２毎の三角波発生回路２４で夫々
発生される各三角波の位相が同じになると、各ＦＥＴ１
２に夫々供給される各駆動信号ＳＧの位相が同じになり
易くなる。

【００１４】そして、各駆動信号ＳＧの位相が同じにな
ると、各ＦＥＴ１２のオン／オフタイミング（特にオン
のタイミング）が同じになって、その各ＦＥＴ１２のス
イッチング動作に伴い発生するノイズのレベルが増大し
てしまう。また更に、各ソレノイドＬへの通電開始が同
時に行われることとなるため、瞬時の総消費電流が大き
くなり、その結果、電源電圧の変動を招いてしまうこと
となる。

【００１５】例えば、図８の（Ａ）〜（Ｃ）が、ソレノ
イドＬ１に対応して設けられた駆動回路１０２−１の動
作状態を表すと共に、図８の（Ｄ）が、その駆動回路１
０２−１によってソレノイドＬ１へ流される電流Ｉ１を
表し、更に、図８の（Ｅ）が、他方の駆動回路１０２−
２によってソレノイドＬ２へ流される電流Ｉ２を表して
いるとすると、図８（Ｆ）に示すように、２つのソレノ
イドＬ１，Ｌ２に流れる総電流（＝Ｉ１＋Ｉ２）のピー
ク値が、各ソレノイドＬ１，Ｌ２毎の電流Ｉ１，Ｉ２の
ピーク値のほぼ２倍となってしまう。

【００１６】このため、ノイズレベルや電源電圧（この
例ではバッテリ電圧ＶＢ）の変動が大きくなってしま
い、当該電子制御装置１００自身や、車両に搭載された
他の電子機器に悪影響を与える可能性が大きくなってし
まう。一方、上記では、各駆動回路１０２毎に三角波発
生回路２４を夫々設けた場合について述べたが、複数の
ソレノイドＬを駆動する場合、１つの三角波発生回路２
４を各駆動回路１０２で共用することにより、回路の小
型化や低コスト化を図ることも考えられる。具体的に説
明すると、図７の電子制御装置１００において、例え
ば、駆動回路１０２−１側の三角波発生回路２４を削除
すると共に、駆動回路１０２−２側の三角波発生回路２
４で発生される三角波ＳＴを、駆動回路１０２−１側の
比較器２６の反転入力端子にも入力するように構成すれ
ば良い。

【００１７】しかしながら、このように各駆動回路１０
２で１つの三角波発生回路２４を共用する構成を採った
場合には、各駆動回路１０２の比較器２６に入力される
各三角波の位相が必ず同じになるため、前述した問題が
一層発生し易くなる。本発明は、こうした問題に鑑みな
されたものであり、複数のソレノイドへの通電電流を同
時に制御する際の、ノイズレベル及び電源電圧変動を抑
制することが可能な電子制御装置と、その電子制御装置
を構成するのに好適なソレノイド駆動装置とを、提供す
ることを目的としている。

【００１８】

【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項１に記載の電子制御装
置は、制御端子に供給される駆動信号に応じてオンする
ことによりソレノイドへ電流を流す出力トランジスタ
を、駆動対象の複数の各ソレノイド毎に夫々備えてい
る。

【００１９】そして、この電子制御装置は、上記各出力
トランジスタの制御端子へ、デューティ比を制御した駆
動信号を夫々供給することにより、駆動対象の各ソレノ
イドへの通電電流を制御するが、特に、上記複数の出力
トランジスタのうちの少なくとも１つの出力トランジス
タの制御端子へは、他の出力トランジスタの制御端子に
供給する駆動信号とは位相がずれた駆動信号を供給する
ようになっている。

【００２０】このため、請求項１の電子制御装置によれ
ば、各出力トランジスタへの駆動信号の位相が全て同じ
にならず、少なくとも１つの出力トランジスタは、他の
出力トランジスタとは異なったタイミングでオン／オフ
することとなる。よって、この電子制御装置によれば、
複数のソレノイドへの通電電流を同時に制御する際にお
いて、各出力トランジスタのスイッチング動作に伴い発
生するノイズのトータルレベルと電源電圧の変動とを、
抑制することができる。

【００２１】尚、駆動対象のソレノイドが３個以上であ
る場合には、各出力トランジスタへの駆動信号の位相
が、全て互いにずれるように構成するのが望ましい。つ
まり、各出力トランジスタを、位相が互いにずれた駆動
信号でオン／オフさせるのである。

【００２２】また例えば、駆動対象のソレノイドが２個
である場合には、２つの出力トランジスタへの各駆動信
号の位相が夫々１８０度ずつずれるようにし、駆動対象
のソレノイドが３個である場合には、３つの出力トラン
ジスタへの各駆動信号の位相が夫々１２０度ずつずれる
ようにし、駆動対象のソレノイドが４個である場合に
は、４つの出力トランジスタへの各駆動信号の位相が夫
々９０度ずつずれるようにすれば良い。つまり、駆動対
象のソレノイド及び出力トランジスタの数がｎ個（但
し、ｎは２以上の整数）とすると、ｎ個の出力トランジ
スタへの各駆動信号の位相が夫々「（３６０÷ｎ）度」
ずつずれるように構成すれば、より効果的である。

【００２３】ところで、上記請求項１の電子制御装置
は、例えば請求項２に記載の如く構成することができ
る。即ち、まず、請求項２の電子制御装置は、各出力ト
ランジスタの制御端子へ駆動信号を供給する手段とし
て、その各出力トランジスタ毎に夫々設けられた駆動信
号生成手段を備えている。そして、その各駆動信号生成
手段は、基準信号発生源から出力される所定周波数の基
準信号を受けて、該基準信号に同期した所定デューティ
比の駆動信号を生成し、その生成した駆動信号を自己に
対応する出力トランジスタの制御端子へ出力する。

【００２４】そして特に、この請求項２の電子制御装置
では、上記複数の駆動信号生成手段のうちの少なくとも
１つと前記基準信号発生源との間の信号経路に、その基
準信号発生源から出力される基準信号の位相をずらして
前記駆動信号生成手段に供給することにより、その駆動
信号生成手段に、他の駆動信号生成手段へ供給される基
準信号とは位相がずれた基準信号が供給されるようにす
る位相変更手段が設けられている。

【００２５】このような請求項２の電子制御装置では、
複数の駆動信号生成手段のうちの少なくとも１つ（以
下、特定の駆動信号生成手段という）には、他の駆動信
号生成手段へ供給される基準信号とは位相がずれた基準
信号が供給されるため、その特定の駆動信号生成手段に
対応する出力トランジスタへの駆動信号は、他の出力ト
ランジスタへの駆動信号とは確実に位相がずれたものと
なる。

【００２６】そして、この請求項２の電子制御装置によ
れば、各出力トランジスタへの駆動信号の位相が全て同
じにならないようにするために、ソフトウエア的な対策
を施す必要がなく、前述した請求項１の電子制御装置に
よる効果を非常に簡単に得ることができる。

【００２７】尚、請求項２の電子制御装置において、出
力トランジスタが３以上のｍ個（但し、ｍは整数）であ
る場合には、少なくとも（ｍ−１）個の各駆動信号生成
手段に対して位相変更手段を夫々設け、全ての各駆動信
号生成手段に供給される基準信号の位相が、全て互いに
ずれるように構成するのが望ましい。つまり、全ての出
力トランジスタの各々を、位相が互いにずれた駆動信号
でオン／オフさせることができるからである。

【００２８】また、請求項２の電子制御装置において、
位相変更手段としては、請求項３に記載の如く、基準信
号発生源から出力される基準信号を遅延させて駆動信号
生成手段に供給する遅延回路を用いることができる。そ
して、このような遅延回路を用いれば、位相変更手段を
簡単に構成でき有利である。

【００２９】一方、上記請求項１の電子制御装置は、例
えば請求項４に記載の如く構成することもできる。即
ち、まず、請求項４の電子制御装置は、各出力トランジ
スタの制御端子へ駆動信号を供給する手段として、その
各出力トランジスタ毎に夫々設けられた駆動信号生成手
段を備えている。そして、その各駆動信号生成手段は、
互いに同調して所定デューティ比の駆動信号を生成し、
その生成した駆動信号を自己に対応する出力トランジス
タの制御端子へ出力する。

【００３０】このため、各駆動信号生成手段から夫々出
力される駆動信号は、互いに同調したものとなり、各駆
動信号のアクティブレベル（即ち、出力トランジスタを
オンさせる方のレベル）への変化タイミングは、ほぼ同
時となる。そこで特に、この請求項４の電子制御装置で
は、上記複数の駆動信号生成手段のうちの少なくとも１
つと出力トランジスタの制御端子との間の信号経路に、
その駆動信号生成手段から出力される駆動信号の位相を
ずらして前記出力トランジスタの制御端子に供給するこ
とにより、その出力トランジスタの制御端子に、他の出
力トランジスタの制御端子へ供給される駆動信号とは位
相がずれた駆動信号が供給されるようにする位相変更手
段を設けている。

【００３１】そして、この請求項４の電子制御装置によ
っても、各出力トランジスタへの駆動信号の位相をずら
すことを、ソフトウエア的な対策を一切を施すことなく
実現することができ、前述した請求項１の電子制御装置
による効果を簡単に達成することができる。

【００３２】尚、請求項４の電子制御装置において、出
力トランジスタが３以上のｍ個（但し、ｍは整数）であ
る場合には、少なくとも（ｍ−１）個の各駆動信号生成
手段に対して位相変更手段を夫々設け、全ての各出力ト
ランジスタに供給される駆動信号の位相が、全て互いに
ずれるように構成するのが望ましい。

【００３３】また、請求項４の電子制御装置において、
位相変更手段としては、請求項５に記載の如く、駆動信
号生成手段から出力される駆動信号を遅延させて出力ト
ランジスタの制御端子に供給する遅延回路を用いること
ができる。そして、このような遅延回路を用いれば、位
相変更手段を簡単に構成でき有利である。

【００３４】次に、請求項６に記載の本発明のソレノイ
ド駆動装置は、複数の各ソレノイドへの通電電流を制御
する電子制御装置に用いられるものであり、制御端子に
供給される駆動信号に応じてオンすることによりソレノ
イドへ電流を流す出力トランジスタと、電圧発生手段及
び比較手段とを有した駆動回路を、駆動対象の複数の各
ソレノイド毎に夫々備えている。

【００３５】そして、その各駆動回路においては、電圧
発生手段が、外部から供給される指令信号に応じた電圧
を、比較手段の第２入力端子に出力する。また、比較手
段の第１入力端子には、三角波発生源から出力される所
定周波数の三角波が入力される。そして、比較手段は、
上記第１入力端子の入力レベル（即ち、上記三角波の電
圧）と上記第２入力端子の入力レベル（即ち、上記電圧
発生手段の出力電圧）とを大小比較することにより、上
記三角波と同じ周波数で且つ電圧発生手段の出力電圧に
応じたデューティ比の駆動信号を生成して、その駆動信
号を上記出力トランジスタの制御端子に供給する。より
具体的に説明すると、比較手段は、第１入力端子の入力
レベルよりも第２入力端子の入力レベルの方が大きい時
に、ハイレベルとロウレベルとのうちの一方である第１
レベルの信号を出力し、そうでない時に、ハイレベルと
ロウレベルとのうちの他方である第２レベルの信号を出
力する。そして、このように出力する信号を、駆動信号
として出力トランジスタの制御端子に供給する。

【００３６】このため、請求項６のソレノイド駆動装置
によれば、外部のマイコン等から各駆動回路の電圧発生
手段に供給する指令信号により、その各駆動回路の出力
トランジスタに対する駆動信号のデューティ比を調節す
ることができ、延いては、その各駆動回路に夫々対応し
たソレノイドへの通電電流を制御することができる。

【００３７】ここで特に、請求項６のソレノイド駆動装
置では、上記複数の駆動回路のうちの少なくとも１つの
駆動回路における比較手段の第１入力端子と前記三角波
発生源との間の信号経路に、その三角波発生源から出力
される三角波の位相をずらして前記比較手段の第１入力
端子に供給することにより、その比較手段の第１入力端
子に、他の駆動回路の比較手段の第１入力端子へ入力さ
れる三角波とは位相がずれた三角波が供給されるように
する三角波位相変更手段が設けられている。

【００３８】このような請求項６のソレノイド駆動装置
において、複数の駆動回路のうちの少なくとも１つの駆
動回路（以下、特定の駆動回路という）における比較手
段の第１入力端子には、他の駆動回路の比較手段の第１
入力端子へ入力される三角波とは位相がずれた三角波が
供給されるため、その特定の駆動回路の出力トランジス
タに供給される駆動信号は、他の駆動回路の出力トラン
ジスタに供給される駆動信号とは確実に位相がずれたも
のとなる。

【００３９】よって、請求項６のソレノイド駆動装置に
よれば、各出力トランジスタへの駆動信号の位相が全て
同じにならず、少なくとも１つの出力トランジスタは、
確実に他の出力トランジスタとは異なったタイミングで
オン／オフすることとなる。従って、このソレノイド駆
動装置を電子制御装置に用いれば、複数のソレノイドへ
の通電電流を同時に制御する際において、各出力トラン
ジスタのスイッチング動作に伴い発生するノイズのトー
タルレベルと電源電圧の変動とを、抑制することができ
る。

【００４０】尚、請求項６のソレノイド駆動装置におい
て、駆動回路が３以上のｍ個（但し、ｍは整数）である
場合には、少なくとも（ｍ−１）個の各駆動回路に三角
波位相変更手段を設けて、全ての各駆動回路の比較手段
の第１入力端子へ入力される三角波の位相が、全て互い
にずれるように構成するのが望ましい。つまり、全ての
出力トランジスタの各々を、位相が互いにずれた駆動信
号でオン／オフさせることができるからである。

【００４１】また例えば、駆動回路が２個である場合に
は、各駆動回路の比較手段への三角波の位相が夫々１８
０度ずつずれるように、駆動回路が３個である場合に
は、各駆動回路の比較手段への三角波の位相が夫々１２
０度ずつずれるように、駆動回路が４個である場合に
は、各駆動回路の比較手段への三角波の位相が夫々９０
度ずつずれるように、三角波位相変更手段を設ければ良
い。つまり、駆動回路の数がｎ個（但し、ｎは２以上の
整数）とすると、ｎ個の比較手段への各三角波の位相が
夫々「（３６０÷ｎ）度」ずつずれるように構成すれ
ば、より効果的である。

【００４２】一方、請求項６のソレノイド駆動装置にお
いて、三角波位相変更手段としては、請求項７に記載の
如く、三角波発生源から出力される三角波を遅延させて
比較手段の第１入力端子に供給する遅延回路を用いるこ
とができる。そして、遅延回路を用いれば、三角波位相
変更手段を簡単に構成することができる。

【００４３】また、上記請求項６，７のソレノイド駆動
装置において、各駆動回路の比較手段に三角波を供給す
る三角波発生源は、各駆動回路毎に夫々設けるようにし
ても良いが、請求項８に記載の如く、三角波発生源を、
複数の各駆動回路に共通の１つの三角波発生回路とすれ
ば、特に大きな効果が得られる。

【００４４】即ち、１つの三角波発生回路から出力され
る三角波を各駆動回路の比較手段の第１入力端子へ供給
するように構成することにより、当該ソレノイド駆動装
置の小型化及び低コスト化を図ることができ、しかも、
上記三角波位相変更手段の作用により、各駆動回路の比
較手段に入力される各三角波の位相が全て同じにならな
いため、複数のソレノイドへの通電電流を同時に制御す
る際のノイズレベル及び電源電圧変動を抑制することが
できるからである。

【００４５】そして、このことから、上記請求項８のソ
レノイド駆動装置において、請求項９に記載の如く、少
なくとも、複数の各駆動回路に共通の前記１つの三角波
発生回路と、複数の駆動回路の電圧発生手段及び比較手
段と、前記三角波位相変更手段とを、１個の半導体集積
回路内に形成すれば、半導体のチップ面積が小さく、且
つ、ノイズレベル及び電源電圧変動を抑制可能なソレノ
イド駆動装置を得ることができる。

【００４６】次に、請求項１０に記載のソレノイド駆動
装置は、請求項６のソレノイド駆動装置と同様の、出力
トランジスタと電圧発生手段と比較手段とを有した駆動
回路を、駆動対象の複数の各ソレノイド毎に夫々備えて
いる。このため、請求項１０のソレノイド駆動装置によ
っても、外部のマイコン等から各駆動回路の電圧発生手
段に供給する指令信号により、その各駆動回路の出力ト
ランジスタに対する駆動信号のデューティ比を調節する
ことができ、延いては、その各駆動回路に夫々対応した
ソレノイドへの通電電流を制御することができる。

【００４７】ここで特に、請求項１０のソレノイド駆動
装置では、上記複数の駆動回路のうちの少なくとも１つ
の駆動回路における比較手段と出力トランジスタの制御
端子との間の信号経路に、その比較手段から出力される
駆動信号の位相をずらして前記出力トランジスタの制御
端子に供給することにより、その出力トランジスタの制
御端子に、他の駆動回路の出力トランジスタの制御端子
へ供給される駆動信号とは位相がずれた駆動信号が供給
されるようにする駆動信号位相変更手段が設けられてい
る。

【００４８】このような請求項１０のソレノイド駆動装
置において、複数の駆動回路のうちの少なくとも１つの
駆動回路の出力トランジスタに供給される駆動信号は、
他の駆動回路の出力トランジスタに供給される駆動信号
とは確実に位相がずれたものとなる。

【００４９】よって、この請求項１０のソレノイド駆動
装置によっても、請求項６のソレノイド駆動装置と同様
に、各出力トランジスタへの駆動信号の位相が全て同じ
にならず、少なくとも１つの出力トランジスタは、確実
に他の出力トランジスタとは異なったタイミングでオン
／オフすることとなる。従って、複数のソレノイドへの
通電電流を同時に制御する際において、各出力トランジ
スタのスイッチング動作に伴い発生するノイズのトータ
ルレベルと電源電圧の変動とを、抑制することができ
る。

【００５０】尚、請求項１０のソレノイド駆動装置にお
いて、駆動回路が３以上のｍ個（但し、ｍは整数）であ
る場合には、少なくとも（ｍ−１）個の各駆動回路に駆
動信号位相変更手段を設けて、全ての各駆動回路の出力
トランジスタの制御端子へ供給される駆動信号の位相
が、全て互いにずれるように構成するのが望ましい。つ
まり、全ての出力トランジスタの各々を、位相が互いに
ずれた駆動信号でオン／オフさせるのである。

【００５１】また例えば、駆動回路が２個である場合に
は、各駆動回路の出力トランジスタへの駆動信号の位相
が夫々１８０度ずつずれるように、駆動回路が３個であ
る場合には、各駆動回路の出力トランジスタへの駆動信
号の位相が夫々１２０度ずつずれるように、駆動回路が
４個である場合には、各駆動回路の出力トランジスタへ
の駆動信号の位相が夫々９０度ずつずれるように、駆動
信号位相変更手段を設ければ良い。つまり、駆動回路の
数がｎ個（但し、ｎは２以上の整数）とすると、ｎ個の
出力トランジスタへの各駆動信号の位相が夫々「（３６
０÷ｎ）度」ずつずれるように構成すれば、より効果的
である。

【００５２】一方、請求項１０のソレノイド駆動装置に
おいて、駆動信号位相変更手段としては、請求項１１に
記載の如く、比較手段から出力される駆動信号を遅延さ
せて出力トランジスタの制御端子に供給する遅延回路を
用いることができる。そして、遅延回路を用いれば、駆
動信号位相変更手段を簡単に構成することができる。

【００５３】また、上記請求項１０，１１のソレノイド
駆動装置において、各駆動回路の比較手段に三角波を供
給する三角波発生源は、各駆動回路毎に夫々設けるよう
にしても良いが、請求項１２に記載の如く、三角波発生
源を、複数の各駆動回路に共通の１つの三角波発生回路
とすれば、特に大きな効果が得られる。

【００５４】即ち、１つの三角波発生回路から出力され
る三角波を各駆動回路の比較手段の第１入力端子へ供給
するように構成することにより、当該ソレノイド駆動装
置の小型化及び低コスト化を図ることができ、しかも、
上記駆動信号位相変更手段の作用により、各駆動回路の
出力トランジスタに入力される各駆動信号の位相が全て
同じにならないため、複数のソレノイドへの通電電流を
同時に制御する際のノイズレベル及び電源電圧変動を抑
制することができるからである。

【００５５】そして、このことから、上記請求項１２の
ソレノイド駆動装置において、請求項１３に記載の如
く、少なくとも、複数の各駆動回路に共通の前記１つの
三角波発生回路と、複数の駆動回路の電圧発生手段及び
比較手段と、前記駆動信号位相変更手段とを、１個の半
導体集積回路内に形成すれば、半導体のチップ面積が小
さく、且つ、ノイズレベル及び電源電圧変動を抑制可能
なソレノイド駆動装置を得ることができる。

【００５６】次に、請求項１４に記載の電子制御装置
は、請求項１の電子制御装置と同様に、制御端子に供給
される駆動信号に応じてオンすることによりソレノイド
へ電流を流す出力トランジスタを、駆動対象の複数の各
ソレノイド毎に夫々備えている。

【００５７】そして、この請求項１４の電子制御装置に
おいても、上記各出力トランジスタの制御端子へ、デュ
ーティ比を制御した駆動信号を夫々供給することによ
り、駆動対象の各ソレノイドへの通電電流を制御する
が、特に、上記複数の出力トランジスタのうちの少なく
とも１つの出力トランジスタの制御端子へは、他の出力
トランジスタの制御端子に供給する駆動信号とはアクテ
ィブレベル（出力トランジスタをオンさせる方のレベ
ル）への変化タイミングがずれた駆動信号を供給するよ
うになっている。

【００５８】よって、この請求項１４の電子制御装置に
よっても、全ての出力トランジスタのオンタイミングが
重なることが回避され、複数のソレノイドへの通電電流
を同時に制御する際において、各出力トランジスタのス
イッチング動作に伴い発生するノイズのトータルレベル
と電源電圧の変動とを、抑制することができる。

【００５９】尚、駆動対象のソレノイドが３個以上であ
る場合には、各出力トランジスタへの駆動信号のアクテ
ィブレベルへの変化タイミングが、全て互いにずれるよ
うに構成するのが望ましい。ところで、上記請求項１４
の電子制御装置は、例えば請求項１５に記載の如く構成
することができる。

【００６０】即ち、まず、請求項１５の電子制御装置
は、前記複数の出力トランジスタへの各駆動信号を夫々
出力するマイクロコンピュータを備えている。そして、
そのマイクロコンピュータは、各駆動信号を夫々出力す
るために該各駆動信号毎に設けられた処理であって、出
力対象の駆動信号の出力レベルを該駆動信号のデューテ
ィ比に対応するオン時間だけアクティブレベルにする出
力処理を、その出力対象の駆動信号の１周期毎に実行す
るようになっているが、特に、この電子制御装置におい
て、上記各駆動信号毎の出力処理のうちの少なくとも１
つは、他の出力処理に対して実行タイミングがずらされ
ている。

【００６１】つまり、各駆動信号毎の出力処理のうちの
少なくとも１つ（以下、特定の出力処理という）の実行
タイミングが、他の出力処理の実行タイミングとは故意
にずらされているため、その特定の出力処理によって出
力される駆動信号は、他の出力処理によって出力される
駆動信号とはアクティブレベルへの変化タイミングがず
れることとなる。

【００６２】そして、この請求項１５の電子制御装置に
よれば、特別なハードウエアを追加することなく、前述
した請求項１４の電子制御装置による効果を得ることが
でき、コストアップを招くことがないという点で有利で
ある。ところで、上記請求項１５の電子制御装置におい
て、各駆動信号の周期が同一であるならば、マイクロコ
ンピュータは、各出力処理を請求項１６に記載の如く実
行するように構成することができる。

【００６３】即ち、マイクロコンピュータは、出力すべ
き駆動信号の数をｎとすると、前記駆動信号の周期Ｔを
ｎで割った周期（＝Ｔ／ｎ）で起動される割込ルーチン
にて、前記各出力処理を択一的に実行するのである。よ
り詳しくは、「Ｔ／ｎ」の周期で起動される割込ルーチ
ンにて、何れかの駆動信号に対応する出力処理を１つ実
行すると共に、その割込ルーチンが起動される毎に、実
行対象の出力処理を順次切り替えていくことにより、各
出力処理を周期Ｔ毎に且つ互いに「Ｔ／ｎ」だけずれた
タイミングで実行するのである。

【００６４】そして、このような請求項１５の電子制御
装置によれば、マイクロコンピュータは、１つの割込を
用いるだけで、複数の駆動信号を、アクティブレベルへ
の変化タイミングをずらしつつ出力することができる。
尚、この請求項１５の電子制御装置では、複数の駆動信
号の位相が互いにずれることとなる。よって、請求項１
５の電子制御装置は、請求項１の電子制御装置を具体化
したものとも言える。

【００６５】

【発明の実施の形態】以下、本発明が適用された実施形
態の電子制御装置について、図面を用いて説明する。ま
ず図１は、第１実施形態の電子制御装置１の構成を表す
構成図である。

【００６６】尚、本実施形態の電子制御装置１は、例え
ば車両の自動変速機の油圧経路に設けられた複数の各ソ
レノイドＬへの通電電流を夫々制御して、その自動変速
機の減速比やロックアップ状態などを制御するものであ
る。また、ここでは、駆動対象のソレノイドＬが、ソレ
ノイドＬ１とソレノイドＬ２との２個であるものとす
る。

【００６７】図１に示すように、本第１実施形態の電子
制御装置１は、前述した図７の電子制御装置１００に対
して、以下の（１）〜（４）の点が異なっている。尚、
図１において、図７の電子制御装置１００と同じ構成要
素については、同一の符号を付しているため、詳細な説
明は省略する。

【００６８】（１）：まず、本第１実施形態の電子制御
装置１は、図７の電子制御装置１００における駆動回路
１０２から三角波発生回路２４を除いた構成の駆動回路
２を、駆動対象の各ソレノイドＬ毎に夫々備えている。
尚、以下の説明において、一方のソレノイドＬ１に対応
する駆動回路２と、他方のソレノイドＬ２に対応する駆
動回路２とを、夫々区別する場合には、それらの符号と
して「２−１」，「２−２」を用いる。

【００６９】（２）：そして、本第１実施形態の電子制
御装置１は、一定周波数の三角波ＳＴを発生して出力す
る三角波発生回路２４を、１つだけ備えている。 （３）：また、本第１実施形態の電子制御装置１は、三
角波発生回路２４からの三角波ＳＴを受けて、その三角
波ＳＴを１／２周期（２分の１周期）分だけ遅延させて
出力する遅延回路３を備えている。

【００７０】そして、本第１実施形態の電子制御装置１
では、一方の駆動回路２−１の比較器２６の反転入力端
子には、上記１つの三角波発生回路２４から出力される
三角波ＳＴが、そのまま入力される。これに対して、他
方の駆動回路２−２の比較器２６の反転入力端子には、
上記遅延回路３で１／２周期分だけ遅延された三角波が
入力される。

【００７１】（４）：また更に、本第１実施形態の電子
制御装置１では、図１の二点鎖線で示すように、２つの
各駆動回路２のデューティ／電圧変換回路２０，電流フ
ィードバック回路２２，比較器２６，駆動用バッファ２
８，及び電流検出回路１６と、各駆動回路２に共通の上
記１つの三角波発生回路２４と、遅延回路３とが、１個
の半導体集積回路（ＩＣ）５内に形成されてており、そ
のＩＣ５という形で当該電子制御装置１に搭載されてい
る。

【００７２】そして、このＩＣ５では、上記三角波発生
回路２４で発生される三角波ＳＴの周波数が、当該ＩＣ
５の外部に接続するコンデンサ４の静電容量によって任
意に設定できるようになっている。以上のような第１実
施形態の電子制御装置１では、図１におけるマイコン１
０以外の回路（即ち、ＦＥＴ１２，電流検出用抵抗１
４，及びダイオード１８からなる２組の回路とＩＣ５か
らなる部分）が、マイコン１０からのデューティ信号Ｓ
Ｄに応じて複数の各ソレノイドＬ１，Ｌ２を駆動するた
めのソレノイド駆動装置として設けられている。

【００７３】そして、この電子制御装置１においても、
図７の電子制御装置１００と同様に、マイコン１０が、
車両の運転状態を表す各種センサ信号等に基づいて、駆
動対象のソレノイドＬに流すべき目標通電電流を算出
し、その目標通電電流に応じたデューティ比のデューテ
ィ信号ＳＤを出力すれば、各駆動回路２−１，２−２の
一部を成すＩＣ５により、駆動対象のソレノイドＬに実
際に流れる電流Ｉが上記目標通電電流となるように、Ｆ
ＥＴ１２への駆動信号ＳＧのデューティ比が調節される
こととなる。

【００７４】ここで特に、本第１実施形態の電子制御装
置１では、前述した図７の電子制御装置１００と比較す
ると、遅延回路３の作用により、駆動回路２−２の比較
器２６の反転入力端子には、駆動回路２−１の比較器２
６の反転入力端子に入力される三角波ＳＴとは位相が１
８０度だけずれた三角波が供給されることとなる。つま
り、各駆動回路２−１，２−２の比較器２６の反転入力
端子には、位相が互いに１８０度ずつずれた三角波が供
給される。このため、駆動回路２−１のＦＥＴ１２のゲ
ートに供給される駆動信号ＳＧ（図１におけるＳＧ１）
と、駆動回路２−２のＦＥＴ１２のゲートに供給される
駆動信号ＳＧ（図１におけるＳＧ２）とは、確実に位相
がずれたものとなる。

【００７５】よって、本第１実施形態の電子制御装置１
によれば、両ソレノイドＬ１，Ｌ２への通電電流を同時
に制御する際において、各駆動回路２−１，２−２のＦ
ＥＴ１２が異なったタイミングでオン／オフすることと
なり、複数のＦＥＴ１２が同時にオンすることが無くな
るため、そのＦＥＴ１２のスイッチング動作に伴って発
生するノイズのトータルレベルと、電源電圧（本実施形
態では、バッテリ電圧ＶＢ）の変動とを、抑制すること
ができる。

【００７６】例えば、図２の（Ａ）〜（Ｃ）が、ソレノ
イドＬ１に対応する駆動回路２−１の動作状態を表すと
共に、図２の（Ｄ）が、その駆動回路２−１によってソ
レノイドＬ１へ流される電流Ｉ１を表しているとする
と、図２（Ｅ）に示すように、他方の駆動回路２−２に
よってソレノイドＬ２へ流される電流Ｉ２の波形は、ソ
レノイドＬ１への通電電流Ｉ１の波形に対して位相が１
８０度ずれたものとなる。よって、図２（Ｆ）に示すよ
うに、２つのソレノイドＬ１，Ｌ２に流れる総電流（＝
Ｉ１＋Ｉ２）がほぼフラットになり、発生されるノイズ
のトータルレベルと、電源電圧（バッテリ電圧ＶＢ）の
変動とが抑制されるのである。

【００７７】また、本第１実施形態の電子制御装置１に
おいては、１つの三角波発生回路２４を各駆動回路２で
共用した上で、上記遅延回路３により、各駆動回路２の
比較器２６に供給される三角波の位相を互いに異ならせ
るようにしているため、装置の小型化及び低コスト化を
図りつつ、複数のソレノイドＬ１，Ｌ２への通電電流を
同時に制御する際のノイズレベル及び電源電圧変動を、
確実に抑制することができる。

【００７８】尚、本第１実施形態では、各駆動回路２に
おけるデューティ／電圧変換回路２０，電流フィードバ
ック回路２２，及び電流検出回路１６が、電圧発生手段
に相当し、比較器２６が比較手段に相当している。そし
て、比較器２６の反転入力端子が第１入力端子に相当
し、比較器２６の非反転入力端子が第２入力端子に相当
している。そして更に、各駆動回路２に共通の１つの三
角波発生回路２４が、三角波発生源に相当し、遅延回路
３が、三角波位相変更手段に相当している。

【００７９】また、本第１実施形態では、各駆動回路２
のデューティ／電圧変換回路２０，電流フィードバック
回路２２，電流検出回路１６，及び比較器２６により、
基準信号としての三角波に同期した駆動信号が生成され
るため、そのデューティ／電圧変換回路２０，電流フィ
ードバック回路２２，電流検出回路１６，及び比較器２
６が、請求項２の駆動信号生成手段に相当し、基準信号
としての三角波を出力する三角波発生回路２４が、請求
項２の基準信号発生源に相当する。そして、遅延回路３
が、請求項２の位相変更手段にも相当している。

【００８０】一方、上記第１実施形態の電子制御装置１
において、駆動回路２の数が３以上のｍ個である場合に
は、（ｍ−１）個の各駆動回路２について、その比較器
２６の反転入力端子と上記１つの三角波発生回路２４と
の間の信号経路上に、上記遅延回路３と同様の遅延回路
を夫々設けて、全ての各駆動回路２の比較器２６へ入力
される三角波の位相が、全て互いにずれるように構成す
れば、効果的である。

【００８１】そして、この場合、各遅延回路での遅延時
間を、ｍ個の比較器２６への各三角波の位相が夫々
「（３６０÷ｍ）度」ずつずれるように設定すれば、よ
り効果的である。例えば、駆動回路２が３個であれば、
各比較器２６への三角波の位相が夫々１２０度ずつずれ
るようにし、駆動回路２が４個である場合には、各比較
器２６への三角波の位相が夫々９０度ずつずれるように
すれば良い。

【００８２】次に、第２実施形態の電子制御装置につい
て、図３を用いて説明する。尚、図３において、図１，
７の電子制御装置１，１００と同じ構成要素について
は、同一の符号を付しているため、詳細な説明は省略す
る。図３に示すように、第２実施形態の電子制御装置６
は、図１に示した第１実施形態の電子制御装置１と比較
して、以下の（ａ）及び（ｂ）の点が異なっている。

【００８３】（ａ）：遅延回路３が設けられておらず、
両駆動回路２−１，２−２の各比較器２６の反転入力端
子には、１つの三角波発生回路２４から出力される三角
波ＳＴが、そのまま入力される。 （ｂ）：その代わりに、２つの駆動回路２−１，２−２
のうちで、例えば駆動回路２−２の方の比較器２６と駆
動用バッファ２８との間には、その比較器２６の出力信
号を上記三角波ＳＴの１／２周期分（換言すれば、駆動
信号ＳＧの１／２周期分）だけ遅延させて駆動用バッフ
ァ２８へ出力する遅延回路８が設けられている。

【００８４】つまり、本第２実施形態では、２つの駆動
回路２のうちの一方の駆動回路２（図３では駆動回路２
−２）における比較器２６とＦＥＴ１２のゲートとの間
の信号経路に、その比較器２６から出力される駆動信号
の位相を１８０度だけずらしてＦＥＴ１２のゲートに供
給する遅延回路８を設けることにより、そのＦＥＴ１２
のゲートに、他方の駆動回路２のＦＥＴ１２へ供給され
る駆動信号とは位相がずれた駆動信号が供給されるよう
にしている。

【００８５】尚、本第２実施形態の電子制御装置６にお
いても、図３の二点鎖線で示すように、２つの各駆動回
路２のデューティ／電圧変換回路２０，電流フィードバ
ック回路２２，比較器２６，駆動用バッファ２８，及び
電流検出回路１６と、各駆動回路２に共通の１つの三角
波発生回路２４と、上記遅延回路８とが、１個の半導体
集積回路（ＩＣ）７内に形成されてており、そのＩＣ７
という形で当該電子制御装置６に搭載されている。

【００８６】以上のような本第２実施形態の電子制御装
置６では、図３におけるマイコン１０以外の回路（即
ち、ＦＥＴ１２，電流検出用抵抗１４，及びダイオード
１８からなる２組の回路とＩＣ７からなる部分）が、マ
イコン１０からのデューティ信号ＳＤに応じて複数の各
ソレノイドＬを駆動するためのソレノイド駆動装置とし
て設けられている。

【００８７】そして、この電子制御装置６においても、
１つの三角波発生回路２４を各駆動回路２で共用してい
るにも拘わらず、第１実施形態の電子制御装置１と同様
に、駆動回路２−１のＦＥＴ１２のゲートに供給される
駆動信号ＳＧ（図３におけるＳＧ１）と、駆動回路２−
２のＦＥＴ１２のゲートに供給される駆動信号ＳＧ（図
３におけるＳＧ２）との位相が、常にほぼ１８０度ずれ
たものとなる。

【００８８】よって、本第２実施形態の電子制御装置６
によっても、前述した第１実施形態の電子制御装置１と
同じ効果を得ることができる。尚、本第２実施形態にお
いても、各駆動回路２のデューティ／電圧変換回路２
０，電流フィードバック回路２２，及び電流検出回路１
６が、電圧発生手段に相当し、比較器２６が比較手段に
相当し、三角波発生回路２４が、三角波発生源に相当し
ている。そして、遅延回路８が、駆動信号位相変更手段
に相当している。

【００８９】また、本第２実施形態において、各駆動回
路２のデューティ／電圧変換回路２０，電流フィードバ
ック回路２２，電流検出回路１６，及び比較器２６は、
同じ三角波から駆動信号を生成するため、両駆動回路２
−１，２−２のもの同士が互いに同調して駆動信号を生
成することとなる。よって、本第２実施形態では、その
デューティ／電圧変換回路２０，電流フィードバック回
路２２，電流検出回路１６，及び比較器２６が、請求項
４の駆動信号生成手段に相当し、遅延回路８が、請求項
４の位相変更手段にも相当している。

【００９０】一方、上記第２実施形態の電子制御装置６
において、駆動回路２の数が３以上のｍ個である場合に
は、（ｍ−１）個の各駆動回路２について、その比較器
２６の出力端子と駆動用バッファ２８との間に、上記遅
延回路８と同様の遅延回路を夫々設けて、全ての駆動回
路２の各ＦＥＴ１２のゲートへ供給される駆動信号ＳＧ
の位相が、全て互いにずれるように構成すれば、効果的
である。

【００９１】そして、この場合、各遅延回路での遅延時
間を、ｍ個の駆動回路２の各ＦＥＴ１２への駆動信号Ｓ
Ｇの位相が夫々「（３６０÷ｍ）度」ずつずれるように
設定すれば、より効果的である。例えば、駆動回路２が
３個であれば、各ＦＥＴ１２への駆動信号ＳＧの位相が
夫々１２０度ずつずれるようにし、駆動回路２が４個で
ある場合には、各ＦＥＴ１２への駆動信号ＳＧの位相が
夫々９０度ずつずれるようにすれば良い。

【００９２】次に、第３実施形態の電子制御装置につい
て、図４〜図６を用いて説明する。まず図４は、第３実
施形態の電子制御装置３０の構成を表す構成図である。
尚、図４において、前述した図１，３，７の電子制御装
置１，６，１００と同じ構成要素については、同一の符
号を付しているため、詳細な説明は省略する。

【００９３】図４に示すように、本第３実施形態の電子
制御装置３０は、図１に示した第１実施形態の電子制御
装置１と比較して、大きくは以下の（Ａ）及び（Ｂ）の
２点が異なっている。 （Ａ）：まず第１に、駆動回路２に代えて、駆動対象の
各ソレノイドＬ毎に、駆動回路３２を夫々備えている。
尚、以下の説明において、一方のソレノイドＬ１に対応
する駆動回路３２と、他方のソレノイドＬ２に対応する
駆動回路３２とを、夫々区別する場合には、それらの符
号として「３２−１」，「３２−２」を用いる。

【００９４】そして、各駆動回路３２は、駆動回路２と
比較すると、デューティ／電圧変換回路２０と、電流フ
ィードバック回路２２と、比較器２６と、駆動用バッフ
ァ２８とを備えておらず、その代わりに、マイコン１０
から出力されるデューティ信号ＳＤに応じてＦＥＴ１２
をオン／オフさせるトランジスタ駆動回路３４と、電流
検出回路１６の出力Ｖｉをデジタル信号に変換して、マ
イコン１０へ電流モニタ信号ＳＭとして出力するＡ／Ｄ
変換器３６とを備えている。

【００９５】尚、トランジスタ駆動回路３４は、駆動回
路２の駆動用バッファ２８と同じ機能を有するものであ
り、マイコン１０からのデューティ信号ＳＤがアクティ
ブレベルに相当するハイレベルの時に、ＦＥＴ１２のゲ
ートへ該ＦＥＴ１２をオンさせることが可能な電圧（こ
の例では０Ｖ）を出力し、逆に、マイコン１０からのデ
ューティ信号ＳＤがパッシブレベルに相当するロウレベ
ルの時には、ＦＥＴ１２のゲートに該ＦＥＴ１２をオフ
させることが可能な電圧（この例ではバッテリ電圧Ｖ
Ｂ）を印加する。

【００９６】このため、本第３実施形態の電子制御装置
３０では、マイコン１０から出力されるデューティ信号
ＳＤが、トランジスタ駆動回路３４により論理反転され
た形で、ＦＥＴ１２のゲートへ駆動信号として供給され
ることとなる。そこで、以下、マイコン１０からのデュ
ーティ信号ＳＤを、駆動信号ＳＤという。

【００９７】（Ｂ）：そして第２に、ソフトウエアの面
において、マイコン１０は、車両の運転状態を表す各種
センサ信号（図示省略）等に基づいて、駆動対象のソレ
ノイドＬに流すべき目標通電電流を算出すると共に、Ａ
／Ｄ変換器３６からの電流モニタ信号ＳＭを定期的に入
力して、ソレノイドＬに実際に流れている電流の値（以
下、実電流値という）を検出し、その実電流値と上記目
標通電電流との差に応じたデューティ比で、該当する駆
動回路３２への駆動信号（デューティ信号）ＳＤを出力
する、といった電流フィードバック制御の処理を行う。

【００９８】つまり、本第３実施形態では、マイコン１
０におけるソフトウエア処理によって、ソレノイドＬの
実電流値を目標通電電流にするための電流フィードバッ
ク制御を実施するようにしている。次に、このような本
第３実施形態の電子制御装置３０において、マイコン１
０は、駆動回路３２−１のＦＥＴ１２に対する駆動信号
ＳＤ１と、駆動回路３２−２のＦＥＴ１２に対する駆動
信号ＳＤ２とを、図５に示す割込ルーチンによって出力
している。尚、本第３実施形態においても、両駆動信号
ＳＤ１，ＳＤ２の周期は同じである。

【００９９】まず、図５の割込ルーチンは、一定時間毎
に起動される定期割込ルーチンであり、当該割込ルーチ
ンの起動周期は、両駆動信号ＳＤ１，ＳＤ２の周期Ｔ
を、出力すべきの駆動信号の数（本実施形態では２）で
割った時間（＝Ｔ／２）に設定されている。

【０１００】そして、この割込ルーチンが開始される
と、最初のステップ（以下、単に「Ｓ」と記す）１１０
にて、今回の処理対象が駆動信号ＳＤ１と駆動信号ＳＤ
２とのどちらであるかを示す指標Ｎの値が、“１”と
“２”との何れであるかを判定し、指標Ｎの値が“１”
であれば、Ｓ１２０とＳ１３０とからなる駆動信号ＳＤ
１用の出力処理を実行する。尚、指標Ｎの初期値は、
“１”と“２”の何れかに設定されているが、ここでは
“１”であるものとする。

【０１０１】即ち、駆動信号ＳＤ１用の出力処理では、
まずＳ１２０にて、その時点で算出されている駆動信号
ＳＤ１のデューティ比から、該駆動信号ＳＤ１をアクテ
ィブレベルとしてのハイレベルにすべきオン時間Ｔｏｎ
１を算出し、続くＳ１３０にて、その算出したオン時間
Ｔｏｎ１を、当該マイコン１０の内部レジスタであるタ
イマ出力用のコンペアレジスタＲ１にセットする。

【０１０２】すると、図６の時刻ｔ１に示すように、そ
のコンペアレジスタＲ１へのオン時間Ｔｏｎ１のセット
時点で、駆動信号ＳＤ１を出力するための当該マイコン
１０の出力ポート（以下、出力ポートＰ１と記す）のレ
ベル（即ち当該マイコン１０から出力される駆動信号Ｓ
Ｄ１）がハイレベルとなり、また、その時点から上記コ
ンペアレジスタＲ１にセットされたオン時間Ｔｏｎ１が
経過したことが当該マイコン１０内の周知のタイマ出力
用ハードウエアによって検知されると、上記出力ポート
Ｐ１のレベル（駆動信号ＳＤ１）がローレベルに戻る。

【０１０３】尚、上記Ｓ１２０で用いられる駆動信号Ｓ
Ｄ１のデューティ比は、図示しない定期的な電流フィー
ドバック制御用の演算処理によって逐次更新して算出さ
れている。また、オン時間Ｔｏｎ１は、駆動信号ＳＤ１
の周期Ｔにデューティ比を乗じた値である。

【０１０４】そして、上記Ｓ１２０及びＳ１３０の出力
処理が終わると、Ｓ１４０に進んで、指標Ｎの値を
“２”に設定し、当該割込ルーチンを終了する。一方、
上記Ｓ１１０にて、指標Ｎの値が“２”であると判定し
た場合には、Ｓ１５０とＳ１６０とからなる駆動信号Ｓ
Ｄ２用の出力処理を実行する。

【０１０５】即ち、駆動信号ＳＤ２用の出力処理では、
まずＳ１５０にて、その時点で算出されている駆動信号
ＳＤ２のデューティ比から、該駆動信号ＳＤ２をアクテ
ィブレベルとしてのハイレベルにすべきオン時間Ｔｏｎ
２を算出し、続くＳ１６０にて、その算出したオン時間
Ｔｏｎ２を、当該マイコン１０の内部レジスタであるタ
イマ出力用のコンペアレジスタＲ２にセットする。

【０１０６】すると、図６の時刻ｔ２に示すように、そ
のコンペアレジスタＲ２へのオン時間Ｔｏｎ２のセット
時点で、駆動信号ＳＤ２を出力するための当該マイコン
１０の出力ポート（以下、出力ポートＰ２と記す）のレ
ベル（即ち当該マイコン１０から出力される駆動信号Ｓ
Ｄ２）がハイレベルとなり、また、その時点から上記コ
ンペアレジスタＲ２にセットされたオン時間Ｔｏｎ２が
経過したことが当該マイコン１０内の周知のタイマ出力
用ハードウエアによって検知されると、上記出力ポート
Ｐ２のレベル（駆動信号ＳＤ２）がローレベルに戻る。

【０１０７】尚、上記Ｓ１５０で用いられる駆動信号Ｓ
Ｄ２のデューティ比も、図示しない定期的な電流フィー
ドバック制御用の演算処理によって逐次更新して算出さ
れている。また、オン時間Ｔｏｎ２は、駆動信号ＳＤ２
の周期Ｔにデューティ比を乗じた値である。

【０１０８】そして、上記Ｓ１５０及びＳ１６０の出力
処理が終わると、Ｓ１７０に進んで、指標Ｎの値を
“１”に設定し、当該割込ルーチンを終了する。このよ
うな割込ルーチンでは、Ｓ１１０で判定される指標Ｎの
値が“１”と“２”とに交互に変化する。

【０１０９】このため、図６にて「△」印で示される当
該割込ルーチンの起動タイミング（即ち割込タイミン
グ）のうち、“Ｃｈ１”と記した１回おきの割込タイミ
ング毎に、Ｓ１２０及びＳ１３０からなる駆動信号ＳＤ
１用の出力処理が実行され、また、“Ｃｈ２”と記した
１回おきの割込タイミング毎に、Ｓ１５０及びＳ１６０
からなる駆動信号ＳＤ２用の出力処理が実行されること
となる。

【０１１０】つまり、駆動信号ＳＤ１用の出力処理と駆
動信号ＳＤ２用の出力処理は、「Ｔ／２」毎の割込ルー
チンの１回おきに交互に実行されることとなり、その結
果、各出力処理は、駆動信号ＳＤの１周期Ｔ毎に且つ互
いに「Ｔ／２」だけずれたタイミングで実行されること
となる。

【０１１１】このような本第３実施形態の電子制御装置
３０では、マイコン１０にて、駆動信号ＳＤ１の出力レ
ベルを該駆動信号ＳＤ１のデューティ比に対応するオン
時間Ｔｏｎ１だけハイレベルにする出力処理（Ｓ１２
０，Ｓ１３０）と、駆動信号ＳＤ２の出力レベルを該駆
動信号ＳＤ２のデューティ比に対応するオン時間Ｔｏｎ
２だけハイレベルにする出力処理（Ｓ１５０，Ｓ１６
０）とが、交互に且つ駆動信号の１周期Ｔ毎に実行され
ると共に、その各出力処理の実行タイミングが、図６の
如く、駆動信号ＳＤの位相の１８０度分に相当する「Ｔ
／２」だけずれることとなる。

【０１１２】よって、この電子制御装置３０によれば、
図６に示すように、両ソレノイドＬ１，Ｌ２への通電電
流Ｉ１，Ｉ２を同時に制御する際において、各駆動信号
ＳＤ１，ＳＤ２の立ち上がりタイミング（アクティブレ
ベルへの変化タイミング）及び各ソレノイドＬ１，Ｌ２
への通電開始タイミングが、「Ｔ／２」だけずれること
となる。

【０１１３】このため、本第３実施形態の電子制御装置
３０によっても、各駆動回路３２−１，３２−２のＦＥ
Ｔ１２が同時にオンされず、そのＦＥＴ１２のスイッチ
ング動作に伴い発生するノイズのトータルレベルと、電
源電圧（この例では、バッテリ電圧ＶＢ）の変動とを、
抑制することができる。

【０１１４】しかも、本第３実施形態の電子制御装置３
０では、マイコン１０が、駆動信号ＳＤの周期Ｔの半分
の周期（＝Ｔ／２）毎に起動される割込ルーチンにて、
各駆動信号ＳＤ１，ＳＤ２の出力処理を択一的に交互に
実行するようにしているため、１つの割込だけで、２つ
の駆動信号ＳＤ１，ＳＤ２を、それらの立ち上がりタイ
ミングをずらしつつ出力することができる。つまり、例
えば、各出力処理を、起動タイミングが互いにずらされ
た周期Ｔ毎の複数の割込ルーチンで夫々実行することも
可能であるが、その場合には、出力する駆動信号の数だ
け別々の定期割込が必要となる。これに対して、本第３
実施形態の手法を採れば、１つの定期割込だけで済む。

【０１１５】尚、上記第３実施形態の電子制御装置３０
において、駆動対象のソレノイドＬ及び出力トランジス
タとしてのＦＥＴ１２が例えば３個である場合には、割
込ルーチンの起動周期を「Ｔ／３」に設定し、その割込
ルーチンにて、３つの各駆動信号ＳＤに夫々対応する出
力処理を択一的に切り替えて実行すれば良い。そして、
このようにすれば、各ＦＥＴ１２への駆動信号ＳＤの立
ち上がりタイミングが「Ｔ／３」ずつずれる（換言すれ
ば、各駆動信号の位相が夫々１２０度ずつずれる）こと
となる。また同様に、駆動対象のソレノイドＬ及びＦＥ
Ｔ１２が例えば４個である場合には、割込ルーチンの起
動周期を「Ｔ／４」に設定し、その割込ルーチンにて、
４つの各駆動信号ＳＤに夫々対応する出力処理を択一的
に切り替えて実行すれば良い。

【０１１６】以上、本発明の一実施形態について説明し
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、上記第１及び第２実施形態では、１つ
の三角波発生回路２４を各駆動回路２で共用したが、図
７の電子制御装置１００のように、各駆動回路１０２毎
に三角波発生源又は基準信号発生源としての三角波発生
回路２４を設けた場合にも、各三角波発生回路２４で夫
々発生される三角波の位相が互いに同じになり易いた
め、前述した各実施形態と同様の構成を採ることができ
る。

【０１１７】具体例を挙げて説明すると、例えば図７の
電子制御装置１００にて、一方の駆動回路１０２−２に
おける三角波発生回路２４と比較器２６の反転入力端子
との間に、図１に示した第１実施形態と同様の遅延回路
３を設けるか、或いは、一方の駆動回路１０２−２にお
ける比較器２６と駆動用バッファ２８との間に、図３に
示した第２実施形態と同様の遅延回路８を設けるように
すれば良い。

【０１１８】また、上記第１及び第２実施形態におい
て、各駆動回路２の電流フィードバック回路２２を削除
すると共に、デューティ／電圧変換回路２０の出力電圧
が、比較器２６の非反転入力端子にそのまま入力される
ようにし、更に、電流検出回路１６の出力Ｖｉが、マイ
コン１０側へ出力されるようにしても良い。

【０１１９】つまり、この場合、マイコン１０は、電流
検出回路１６の出力ＶｉをＡ／Ｄ変換して、ソレノイド
Ｌに実際に流れている電流値をモニタし、その電流値が
目標通電電流となるように、デューティ／電圧変換回路
２０へ出力するデューティ信号ＳＤのデューティ比を制
御する、といった電流フィードバック制御の処理を行え
ば良い。尚、このように構成した場合には、デューティ
／電圧変換回路２０が電圧発生手段として機能すること
となる。

【０１２０】一方、上記各実施形態では、電子制御装置
１，６，３０が車両の自動変速機を制御するものとして
説明したが、本発明は、車両の自動変速機に限らず、他
の制御対象を制御するためのソレノイドを駆動対象とし
た様々な用途の電子制御装置に適用することができる。

【図面の簡単な説明】

【図１】 第１実施形態の電子制御装置の構成を表す構
成図である。

【図２】 第１実施形態の電子制御装置の作用を表すタ
イムチャートである。

【図３】 第２実施形態の電子制御装置の構成を表す構
成図である。

【図４】 第３実施形態の電子制御装置の構成を表す構
成図である。

【図５】 第３実施形態の電子制御装置のマイコンで実
行される割込ルーチンを表すフローチャートである。

【図６】 第３実施形態の電子制御装置の作用を表すタ
イムチャートである。

【図７】 複数のソレノイドへの通電電流を制御する従
来の電子制御装置の構成例を表す構成図である。

【図８】 図７の電子制御装置の問題を説明する説明図
である。

【符号の説明】

１，６，３０…電子制御装置、２，２−１，２−２，３
２，３２−１，３２−２…駆動回路、３，８…遅延回
路、４…コンデンサ、５，７…ＩＣ（半導体集積回
路）、１０…マイコン、１２…ＦＥＴ（出力トランジス
タ）、１４…電流検出用抵抗、１６…電流検出回路、１
８…ダイオード、２０…デューティ／電圧変換回路、２
２…電流フィードバック回路、２４…三角波発生回路、
２６…比較器、２８…駆動用バッファ、Ｌ，Ｌ１，Ｌ２
…ソレノイド、３４…トランジスタ駆動回路、３６…Ａ
／Ｄ変換器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX25 AX39 AX55 AX64 BX16 CX28 DX12 EX07 EX12 EX21 EY01 EY05 EY12 EZ00 EZ07 EZ09 FX12 FX17 FX35 GX01

Claims (16)

【特許請求の範囲】
1. 【請求項１】 制御端子に供給される駆動信号に応じて
   オンすることによりソレノイドへ電流を流す出力トラン
   ジスタを、駆動対象の複数の各ソレノイド毎に夫々備
   え、 前記各出力トランジスタの制御端子へ、デューティ比を
   制御した駆動信号を夫々供給することにより、前記各ソ
   レノイドへの通電電流を制御する電子制御装置であっ
   て、 前記複数の出力トランジスタのうちの少なくとも１つの
   出力トランジスタの制御端子へは、他の出力トランジス
   タの制御端子に供給する駆動信号とは位相がずれた駆動
   信号を供給するように構成されていること、 を特徴とする電子制御装置。
2. 【請求項２】 請求項１に記載の電子制御装置におい
   て、 前記各出力トランジスタの制御端子へ前記駆動信号を供
   給する手段として、 基準信号発生源から出力される所定周波数の基準信号を
   受けて、該基準信号に同期した所定デューティ比の駆動
   信号を生成し出力する駆動信号生成手段を、前記各出力
   トランジスタ毎に夫々備え、 更に、前記複数の駆動信号生成手段のうちの少なくとも
   １つと前記基準信号発生源との間の信号経路には、その
   基準信号発生源から出力される基準信号の位相をずらし
   て前記駆動信号生成手段に供給することにより、その駆
   動信号生成手段に、他の駆動信号生成手段へ供給される
   基準信号とは位相がずれた基準信号が供給されるように
   する位相変更手段が設けられていること、 を特徴とする電子制御装置。
3. 【請求項３】 請求項２に記載の電子制御装置におい
   て、 前記位相変更手段は、前記基準信号発生源から出力され
   る基準信号を遅延させて前記駆動信号生成手段に供給す
   る遅延回路であること、 を特徴とする電子制御装置。
4. 【請求項４】 請求項１に記載の電子制御装置におい
   て、 前記各出力トランジスタの制御端子へ前記駆動信号を供
   給する手段として、 互いに同調して所定デューティ比の駆動信号を生成し出
   力する駆動信号生成手段を、前記各出力トランジスタ毎
   に夫々備え、 更に、前記複数の駆動信号生成手段のうちの少なくとも
   １つと前記出力トランジスタの制御端子との間の信号経
   路には、その駆動信号生成手段から出力される駆動信号
   の位相をずらして前記出力トランジスタの制御端子に供
   給することにより、その出力トランジスタの制御端子
   に、他の出力トランジスタの制御端子へ供給される駆動
   信号とは位相がずれた駆動信号が供給されるようにする
   位相変更手段が設けられていること、 を特徴とする電子制御装置。
5. 【請求項５】 請求項４に記載の電子制御装置におい
   て、 前記位相変更手段は、前記駆動信号生成手段から出力さ
   れる駆動信号を遅延させて前記出力トランジスタの制御
   端子に供給する遅延回路であること、 を特徴とする電子制御装置。
6. 【請求項６】 制御端子に供給される駆動信号に応じて
   オンすることによりソレノイドへ電流を流す出力トラン
   ジスタと、 外部から供給される指令信号に応じた電圧を出力する電
   圧発生手段と、 三角波発生源から出力される所定周波数の三角波が第１
   入力端子に入力されると共に、前記電圧発生手段の出力
   電圧が第２入力端子に入力され、その両入力端子の入力
   レベルを大小比較することにより、前記三角波と同じ周
   波数で且つ前記電圧発生手段の出力電圧に応じたデュー
   ティ比の駆動信号を生成して、その駆動信号を前記出力
   トランジスタの制御端子に供給する比較手段と、 を有した駆動回路を、駆動対象の複数の各ソレノイド毎
   に夫々備えたソレノイド駆動装置において、 前記複数の駆動回路のうちの少なくとも１つの駆動回路
   における前記比較手段の第１入力端子と前記三角波発生
   源との間の信号経路には、その三角波発生源から出力さ
   れる三角波の位相をずらして前記比較手段の第１入力端
   子に供給することにより、その比較手段の第１入力端子
   に、他の駆動回路の比較手段の第１入力端子へ入力され
   る三角波とは位相がずれた三角波が供給されるようにす
   る三角波位相変更手段が設けられていること、 を特徴とするソレノイド駆動装置。
7. 【請求項７】 請求項６に記載のソレノイド駆動装置に
   おいて、 前記三角波位相変更手段は、前記三角波発生源から出力
   される三角波を遅延させて前記比較手段の第１入力端子
   に供給する遅延回路であること、 を特徴とするソレノイド駆動装置。
8. 【請求項８】 請求項６又は請求項７に記載のソレノイ
   ド駆動装置において、 前記三角波発生源は、前記複数の各駆動回路に共通の１
   つの三角波発生回路であること、 を特徴とするソレノイド駆動装置。
9. 【請求項９】 請求項８に記載のソレノイド駆動装置に
   おいて、 少なくとも、前記１つの三角波発生回路と、前記複数の
   駆動回路の電圧発生手段及び比較手段と、前記三角波位
   相変更手段とが、１個の半導体集積回路内に形成されて
   いること、 を特徴とするソレノイド駆動装置。
10. 【請求項１０】 制御端子に供給される駆動信号に応じ
    てオンすることによりソレノイドへ電流を流す出力トラ
    ンジスタと、 外部から供給される指令信号に応じた電圧を出力する電
    圧発生手段と、 三角波発生源から出力される所定周波数の三角波が第１
    入力端子に入力されると共に、前記電圧発生手段の出力
    電圧が第２入力端子に入力され、その両入力端子の入力
    レベルを大小比較することにより、前記三角波と同じ周
    波数で且つ前記電圧発生手段の出力電圧に応じたデュー
    ティ比の駆動信号を生成して、その駆動信号を前記出力
    トランジスタの制御端子に供給する比較手段と、 を有した駆動回路を、駆動対象の複数の各ソレノイド毎
    に夫々備えたソレノイド駆動装置において、 前記複数の駆動回路のうちの少なくとも１つの駆動回路
    における前記比較手段と前記出力トランジスタの制御端
    子との間の信号経路には、その比較手段から出力される
    駆動信号の位相をずらして前記出力トランジスタの制御
    端子に供給することにより、その出力トランジスタの制
    御端子に、他の駆動回路の出力トランジスタの制御端子
    へ供給される駆動信号とは位相がずれた駆動信号が供給
    されるようにする駆動信号位相変更手段が設けられてい
    ること、 を特徴とするソレノイド駆動装置。
11. 【請求項１１】 請求項１０に記載のソレノイド駆動装
    置において、 前記駆動信号位相変更手段は、前記比較手段から出力さ
    れる駆動信号を遅延させて前記出力トランジスタの制御
    端子に供給する遅延回路であること、 を特徴とするソレノイド駆動装置。
12. 【請求項１２】 請求項１０又は請求項１１に記載のソ
    レノイド駆動装置において、 前記三角波発生源は、前記複数の各駆動回路に共通の１
    つの三角波発生回路であること、 を特徴とするソレノイド駆動装置。
13. 【請求項１３】 請求項１２に記載のソレノイド駆動装
    置において、 少なくとも、前記１つの三角波発生回路と、前記複数の
    駆動回路の電圧発生手段及び比較手段と、前記駆動信号
    位相変更手段とが、１個の半導体集積回路内に形成され
    ていること、 を特徴とするソレノイド駆動装置。
14. 【請求項１４】 制御端子に供給される駆動信号に応じ
    てオンすることによりソレノイドへ電流を流す出力トラ
    ンジスタを、駆動対象の複数の各ソレノイド毎に夫々備
    え、 前記各出力トランジスタの制御端子へ、デューティ比を
    制御した駆動信号を夫々供給することにより、前記各ソ
    レノイドへの通電電流を制御する電子制御装置であっ
    て、 前記複数の出力トランジスタのうちの少なくとも１つの
    出力トランジスタの制御端子へは、他の出力トランジス
    タの制御端子に供給する駆動信号とはアクティブレベル
    への変化タイミングがずれた駆動信号を供給するように
    構成されていること、 を特徴とする電子制御装置。
15. 【請求項１５】 請求項１４に記載の電子制御装置にお
    いて、 前記複数の出力トランジスタへの各駆動信号を夫々出力
    するマイクロコンピュータを備えると共に、 該マイクロコンピュータは、 前記各駆動信号を夫々出力するために該各駆動信号毎に
    設けられた処理であって、出力対象の駆動信号の出力レ
    ベルを該駆動信号のデューティ比に対応するオン時間だ
    けアクティブレベルにする出力処理を、その出力対象の
    駆動信号の１周期毎に実行するようになっており、 更に、前記各駆動信号毎の出力処理のうちの少なくとも
    １つは、他の出力処理に対して実行タイミングがずらさ
    れていること、 を特徴とする電子制御装置。
16. 【請求項１６】 請求項１５に記載の電子制御装置にお
    いて、 前記各駆動信号の周期は同一であると共に、 前記マイクロコンピュータは、 出力すべき駆動信号の数をｎとすると、前記駆動信号の
    周期をｎで割った周期で起動される割込ルーチンにて、
    前記各出力処理を択一的に実行すること、 を特徴とする電子制御装置。