JP2002082800A

JP2002082800A - プログラム実行装置及び方法

Info

Publication number: JP2002082800A
Application number: JP2000270677A
Authority: JP
Inventors: Hideo Hirono; 英雄廣野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-09-06
Filing date: 2000-09-06
Publication date: 2002-03-22

Abstract

(57)【要約】【課題】条件によって異なる命令を実行する際の命令
数を削減する。【解決手段】命令フォーマットとしてオペコード、判
定条件の他に真の場合の実行パターン及び偽の場合の実
行パターンを規定する。演算部１８で判定条件を判定
し、該当する実行パターンをパターンレジスタ１６に格
納する。実行パターンに基づき直後の複数命令の実行、
不実行を決定する。例えば、直後の命令列がＡ、Ｂ、Ｃ
と存在し、真の実行パターンが００１である場合、判定
条件が真の場合には直後の命令Ａを不実行（１）とし、
命令列Ｂ、Ｃを順次実行する（０）。実行／不実行は、
実行パターンのデータに基づきレジスタ２０あるいはメ
モリ２４への書込を許可／禁止することにより行われ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプログラム実行装
置、特に条件により異なる命令を実行する装置及び方法
に関する。

【０００２】

【従来の技術】プロセッサは、予め命令メモリに蓄えら
れた命令列にしたがって順次処理を行うが、ある処理の
結果によって処理の流れを変える必要が生じる場合が少
なくない。処理の流れを変える方法として、以下の３つ
が知られている。

【０００３】（１）条件実行命令（２）条件分岐命令（３）スキップ命令上記において、（１）の条件実行命令は、各命令ごとに
条件実行ビットを付加し、このビットが条件実行となっ
ていれば、命令実行時に条件を判断して満たされている
命令の処理を行うものである。条件は、直前の命令の演
算結果の正負等である。もし、ビットが条件実行でなけ
れば条件によらずその命令の処理を行う。

【０００４】これにより、条件が満たされている場合と
そうでない場合で異なる命令を実行できる。条件実行ビ
ットは、条件の種類の識別を行うために通常４ビット、
８ビットなど複数ビットが割り当てられる場合が多い。

【０００５】また、（２）の条件分岐命令では、各命令
ごとに条件実行ビットは付加されないが、処理の流れを
変える場合に実行する命令列そのものを切り替える。す
なわち、条件分岐命令を使用し、プログラム時に用意し
ておいた条件に応じた複数の命令列のうち、どれを実行
するかを選択する。

【０００６】さらに、（３）のスキップ命令では、
（２）と同様に条件実行ビットは付加されず、スキップ
命令により直後の命令を実行するあるいは実行しないの
選択を行うことにより処理の流れを変えるものである。
処理の流れを変える場合には対象とする命令の直前にス
キップ命令を配置する。

【０００７】

【発明が解決しようとする課題】しかしながら、（１）
の条件実行命令においては、どの条件で実行を制御する
かを決定するための条件実行ビットを各命令ごとに付加
する必要があり、命令長が増大して必要となる命令メモ
リサイズが大きくなる問題がある。

【０００８】また、（２）の条件分岐命令や（３）のス
キップ命令においては、処理の流れを変える箇所毎に分
岐あるいはスキップさせるための命令が必要となり、し
たがって処理が複雑になるほど分岐命令やスキップ命令
が多く挿入され、全体の命令数が増大して命令メモリサ
イズも大きくなる問題がある。

【０００９】本発明は、上記従来技術の有する課題に鑑
みなされたものであり、その目的は、条件によって異な
る命令を実行するための命令数を削減でき、これにより
必要とする命令メモリサイズを縮小化して効率的にプロ
グラムを実行できる装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明のプログラム実行装置は、連続する複数の命
令の実行あるいは不実行を規定する実行パターンデータ
を記憶する記憶手段と、前記記憶手段から前記実行パタ
ーンデータを順次読み出し、この実行パターンデータに
したがって前記連続する複数の命令を実行しあるいは不
実行とする制御手段とを有する。従来のスキップ命令の
ように、直後の１つの命令を制御対象として条件に応じ
て実行あるいは不実行を選択するのではなく、連続する
複数の命令（命令列）に対してその実行あるいは不実行
を規定する実行パターンデータを用いて異なる処理を実
行する。実行パターンデータは記憶手段に記憶され、あ
る命令を実行するか否かはこの実行パターンデータによ
り決定される。実行パターンデータを決定しておくこと
で、複数の命令に対して一括して実行あるいは不実行を
制御できるので、命令数を削減することができる。

【００１１】ここで、前記実行パターンデータはビット
列から構成され、前記ビット列の各ビットが前記複数の
命令それぞれの実行あるいは不実行に対応することが好
適である。

【００１２】また、前記制御手段は、前記命令を実行し
た結果のデータの書込を許可あるいは禁止することによ
り前記命令の実行あるいは不実行を制御することが好適
である。ある命令をＡＬＵ等で実行したとしても、その
実行結果をレジスタ等に書き込まない限り、その結果は
反映されず、実質的に命令が実行されないことと等しく
なる。書込を許可することで命令が実行され、書込を禁
止すれば命令を不実行とできる。書き込みの許可／禁止
は、実行パターンデータの０と１で区別することができ
る。

【００１３】本発明において、前記命令には、オペコー
ド及び前記実行パターンデータが含まれる。実行パター
ンデータを含めることで、次に続く複数の命令に対して
実行あるいは不実行を制御できる。

【００１４】条件に応じて処理の流れを変えるには、条
件に応じて実行パターンデータを規定しておけばよい。
例えば、命令に判定条件及び前記判定条件が真の場合の
実行パターンデータと偽の場合の実行パターンデータを
含み、前記判定条件の真偽に応じて真あるいは偽のいず
れかの実行パターンデータを前記記憶手段に記憶すれば
よい。

【００１５】本発明のプログラム実行装置は、マイクロ
プロセッサに適用することができる。

【００１６】また、本発明は、プロセッサで実行される
プログラム実行方法を提供する。この方法は、オペコー
ド及び実行パターンデータを含む命令を読み出し、前記
実行パターンデータに基づき、前記命令の後に続く複数
の命令を実行あるいは不実行とすることを特徴とする。

【００１７】ここで、前記命令には、判定条件及び前記
判定条件が真の場合の実行パターンデータ及び偽の場合
の実行パターンデータが含まれ、前記判定条件が成立す
るか否かを判定し、前記判定条件が成立する場合には、
前記真の場合の実行パターンデータに基づき前記命令の
後に続く複数の命令を実行あるいは不実行とし、前記判
定条件が成立しない場合には、前記偽の場合の実行パタ
ーンデータに基づき前記命令の後に続く複数の命令を実
行あるいは不実行とすることが好適である。

【００１８】また、前記実行パターンデータはビット列
から構成され、前記ビット列の各ビットが前記複数の命
令のそれぞれの実行あるいは不実行を規定することが好
適である。

【００１９】また、前記実行パターンデータはレジスタ
に記憶され、前記レジスタに記憶された前記実行パター
ンデータを最下位ビットから順次読み出し、読み出した
ビットの値に基づき前記複数の命令を順次実行あるいは
不実行とすることができる。レジスタのビット数は任意
であり、実行パターンデータ以上のビット数を有してい
てもよい。実行パターンデータ以上のビット（余分のビ
ット）に対しては、実行を意味する値を書き込むことが
できる。

【００２０】本方法において、前記複数の命令の実行あ
るいは不実行は、前記実行パターンデータの値に基づき
命令実行の結果書込を許可あるいは禁止することにより
行われることが好適である。

【００２１】

【発明の実施の形態】以下、図面に基づき本発明の実施
形態について説明する。

【００２２】図１には、本実施形態に係るプログラム実
行装置の構成ブロック図が示されている。プログラム実
行装置は、命令メモリ１０、命令実行制御部１２、パタ
ーン選択部１４、パターンレジスタ１６、演算部（ＡＬ
Ｕ）１８、レジスタ２０、メモリ制御部２２及びデータ
メモリ２４を有して構成される。

【００２３】命令メモリ１０には、命令列が格納されて
おり、命令を順次命令実行制御部１２に供給する。本実
施形態では、条件により異なる処理を実行するための命
令列が格納される。命令実行制御部１２は、命令フェッ
チ機能及び命令デコード機能を備え、命令メモリ１０か
ら読み出した命令をデコードし、命令バスを介して演算
部１８やレジスタ２０、メモリ制御部２２に供給する。
また、命令実行制御部１２は、デコードした命令に含ま
れる実行パターン（後述）をパターン選択部１４に供給
する。

【００２４】図２には、本実施形態における命令フォー
マットの一例が示されている。従来のスキップ命令など
においては、オペコードと判定条件ｃｃのみが規定さ
れ、これにより制御対象を直後の一命令として条件ｃｃ
が成立すれば直後の命令を実行せず２番目の命令から実
行するようにして処理の流れを変えているが、本実施形
態においてはオペコード、判定条件の他に、さらに実行
パターンを指定する。実行パターンとは、この命令に続
く複数の命令の実行／不実行を規定するパターンであ
り、例えば０と１で規定される。実行パターンは最下位
ビットから最上位っビットに向かってそれぞれ当該命令
に連続する複数の命令の実行／不実行に対応し、例えば
０を実行、１を不実行とし、当該命令の後に命令Ａ、
Ｂ、Ｃがこの順に存在するとすると、実行パターン００
１により命令Ａを不実行（１）、命令Ｂを実行（０）、
命令Ｃを実行（０）と規定できる。そして、図において
は、実行パターンとして判定条件が真の実行パターンと
偽の実行パターンの２組を規定している。命令実行制御
部１２では、このような命令フォーマットから実行パタ
ーンを取り出し、パターン選択部１４に供給するのであ
る。図に示された命令フォーマットでは、真の実行パタ
ーンと偽の実行パターンがともにパターン選択部１４に
供給されることになる。

【００２５】一方、演算部１８は、命令実行制御部１２
から供給された命令に基づき演算を実行し、その結果を
レジスタ２０に書き込む。また、演算部１８では、命令
が図２に示されるような命令である場合、判定条件ｃｃ
が真であるか偽であるかを判定し、その判定結果をパタ
ーン選択部１４に供給する。パターン選択部１４は、演
算部１８から供給された判定結果に基づき、真あるいは
偽のいずれかの実行パターンを選択してパターンレジス
タ１６に供給し書き込む。具体的には、演算部１８で判
定した結果、判定条件ｃｃが真である場合には、パター
ン選択部１４から真の実行パターンが選択されてパター
ンレジスタ１６に書き込まれ、判定条件ｃｃが偽の場合
には、偽の実行パターンが選択されてパターンレジスタ
１６に書き込まれる。

【００２６】パターンレジスタ１６は、パターン選択部
１４から供給された実行パターンを格納する。実行パタ
ーンが格納されていない上位ビットが存在する場合に
は、その余分のビットに０を書き込む。例えば、パター
ンレジスタ１６が８ビットあり、実行パターンとして６
ビット存在する場合には、残りの上位２ビットには０を
書き込む。そして、命令を実行する毎に順次最下位ビッ
トからレジスタ２０の書き込み、あるいはデータメモリ
２４への書き込みを制御する制御器（図ではバルブとし
て模式的に示されている）に出力し、命令の実行／不実
行を制御する。すなわち、実行パターン０である場合に
はその命令の実行を意味するから、レジスタ２０への書
き込みやデータメモリ２４への書込を許可する。また、
実行パターンが１である場合にはその命令の不実行を意
味するから、レジスタ２０への書き込みやデータメモリ
２４への書込を禁止する。例えば、スキップ命令として
真の実行パターンが０１０で与えられ、このスキップ命
令の後に命令Ａ、Ｂ、Ｃ、Ｄが存在する場合、パターン
レジスタ１６に０１０が格納され、まず最下位ビットで
ある０が出力される。この０ビットによりレジスタ２０
への書き込みやデータメモリ２４への書き込みが許可さ
れるから、次の命令Ａは演算部１８で実行されるとその
結果はレジスタ２０に書き込まれる。パターンレジスタ
１６から最下位ビットが読み出されると、ビット列は右
にシフトされ、前回まで２位ビットであったものが最下
位ビットとなり、新たな書き込み制御用ビットとして出
力される。このビットは１であり、１ビットによりレジ
スタ２０やメモリ２４への書き込みが禁止されるから、
次の命令Ｂを演算部１８で実行し、その演算結果が得ら
れてもレジスタ２０へ書き込まれることがないので、実
質的に命令Ｂが実行されないことと等価となる。次に、
パターンレジスタ１６内で再びビット列がシフトされ、
０が出力される。この０により、レジスタ２０やメモリ
２４への書き込みが許可され、次の命令Ｃが実行され
る。実行パターンの０１０以外の余分ビットには０が書
き込まれているから、次の最下位ビットは０となり、レ
ジスタ２０やメモリ２４への書き込みが許可され、次の
命令Ｄは無条件に実行されることになる。

【００２７】なお、命令が演算命令やロード命令である
場合にはレジスタ２０への書き込みを許可／禁止するこ
とにより命令の実行／不実行を制御でき、命令がストア
命令であればデータメモリ２４への書き込みを許可／禁
止することにより命令の実行／不実行を制御できる。

【００２８】図３には、以上述べたパターンレジスタ１
６の動作が模式的に示されている。なお、この例では、
パターンレジスタ１６を８ビットとし、実行パターンと
して１１０が格納された場合を示している。（ａ）は実
行パターン１１０が格納されたときの様子であり、残り
の上位５ビットには０が書き込まれる。最下位ビットで
ある０が読み出され、書込が許可される。これにより、
直後の命令Ａが実行される。次に、（ｂ）に示すよう
に、ビット列が右に１つずつシフトされ、最下位ビット
である１が読み出されて書き込みが禁止される。これに
より、命令Ａの次の命令Ｂは不実行となる。次に、
（ｃ）に示すように、ビット列がさらに右に１つずつシ
フトされ、最下位ビットである１が読み出されて書き込
みが禁止される。これにより、命令Ｂの次の命令Ｃも不
実行となる。次に、（ｄ）に示すように、ビット列がさ
らに右に１つずつシフトされ、最下位ビットである０が
読み出されて書き込みが許可される。これにより、命令
Ｃの次の命令Ｄが実行される。

【００２９】このように、本実施形態では、実行パター
ンをパターンレジスタ１６に格納し、この実行パターン
により複数の命令の実行／不実行を制御することができ
るので、従来のスキップ命令のように直後の１命令のみ
を条件に応じて実行／不実行とするのではなく、条件に
応じて複数の命令の実行／不実行を決定でき、命令数を
削減することが可能となる。

【００３０】以下、具体的な処理について本実施形態に
おける実行パターンをより詳細に説明する。今、もし条
件ｃｃが満たされるならばＡを実行し、条件ｃｃが満た
されないならばＢを実行し、いずれの場合も次はＣを実
行するというアルゴリズムを想定する。ｉｆ〜ｔｈｅｎ
〜ｅｌｓｅを用いると、上記のアルゴリズムは、ｉｆｃｃＡ；ｅｌｓｅＢ；Ｃ；となる。仮に、従来技術における（２）の条件分岐命令
を使用する場合には、上記のアルゴリズムは以下のよう
な命令列で実現される。

【００３１】ｂｃｃｃ，Ｌ１ＢｂｒＬ２Ｌ１：ＡＬ２：Ｃここで、「ｂｃｃｃ，Ｌ１」は条件ｃｃが満たされれ
ばＬ１に分岐する命令であり、「ｂｒＬ２」は無条件
にＬ２に分岐する命令である。このように、条件分岐命
令を用いた場合、合計５個の命令列が必要となる。

【００３２】一方、本実施形態におけるプログラム実行
装置を用いた場合、その命令（ここでは拡張スキップ命
令と称する）は以下のようになる。

【００３３】ｓｋｉｐｃｃ，１０，０１ＡＢＣここで、１０は真の実行パターンであり、０１は偽の実
行パターンである（図２の命令フォーマット参照）。真
の実行パターン１０は、直後の命令Ａを実行し、次の命
令Ｂを実行しないパターンであり、偽のパターン０１
は、直後の命令Ａを実行せず、次の命令Ｂを実行するパ
ターンである。条件ｃｃが満たされる（真）場合には、
パターン１０がパターンレジスタ１６に格納され、この
パターンにしたがってＡが実行された後にＣが実行され
る。また、条件ｃｃが満たされない（偽）場合には、パ
ターン０１がパターンレジスタ１６に格納され、このパ
ターンにしたがって命令Ｂが実行された後に命令Ｃが実
行される。従来よりも少ない４個の命令列で上記のアル
ゴリズムを実行することができる。

【００３４】また、もし条件ｃｃが満たされるならば命
令列ＡＸＣを実行し、条件ｃｃが満たされないならば命
令列ＢＸＤを実行し、どちらの場合もその次はＥを実行
するアルゴリズムを想定する。すなわち、条件ｃｃの成
立／不成立によらず共通の命令Ｘを途中で実行するアル
ゴリズムである。ｉｆ〜ｔｈｅｎ〜ｅｌｓｅ型では、ｉｆｃｃ｛Ａ；Ｘ；Ｃ；｝ｅｌｓｅ｛Ｂ；Ｘ；Ｄ；｝Ｅ；となる。このアルゴリズムを（２）の条件分岐命令を用
いて記述すると以下のようになる。

【００３５】ｂｃｃｃ，Ｌ１ＢｂｒＬ２Ｌ１：ＡＬ２：Ｘｂｃｃｃ，Ｌ３ＤｂｒＬ４Ｌ３：ＣＬ４：Ｅとなり、合計１０個の命令列となる。

【００３６】一方、本実施形態における拡張スキップ命
令を用いて上記のアルゴリズムを記述すると以下のよう
になる。

【００３７】ｓｋｉｐｃｃ，１００１０，０１００１ＡＢＸＣＤＥここで、真の実行パターンは１００１０であり、これは
命令Ａを実行（０）、命令Ｂを不実行（１）、命令Ｘ、
Ｃを順次実行（０）、命令Ｄを不実行（１）とするパタ
ーンである。一方、偽の実行パターンは０１００１であ
り、これは命令Ａを不実行（１）、命令Ｂ、Ｘを順次実
行（０）、命令Ｃを不実行（１）、命令Ｄを実行（０）
とするパターンである。したがって、合計７個の命令列
で記述することができる。

【００３８】このように、本実施形態においては従来の
ように直後の一命令のみを実行／不実行とするのではな
く、直後の複数の命令に対しその実行パターンを規定す
ることで、複雑な命令の場合にも少ない命令列で実行す
ることができる。

【００３９】なお、本実施形態においては図２に示され
るように真の実行パターンと偽の実行パターンを１つの
命令フォーマット内に格納しているが、真の場合のみ実
行パターンを用いるのであれば偽の実行パターンとして
は全て０の値を格納すればよい。この場合、命令フォー
マットでは偽の実行パターンを規定する必要がない。例
えば、ｓｋｉｐｃｃ，１１０１ＡＢＣＤＥなる命令では、条件ｃｃが成立すれば、命令Ａを不実
行、命令Ｂを実行、命令Ｃを不実行、命令Ｄを不実行、
命令Ｅを実行となる。すなわち、実行パターンは、必ず
しも真偽それぞれを規定する必要はない。

【００４０】また、判定条件に応じて実行パターンを切
り替えるのではなく、レジスタの値により実行パターン
を選択することも可能である。この場合には、対応する
実行パターンをそのままパターンレジスタ１６に格納す
ればよい。この場合の命令フォーマットは例えばｓｋｉｐｒｅｇ，００１，０１０，１００ＡＢＣＤなどとなる。この命令フォーマットによれば、レジスタ
ｒｅｇの値が０のときは実行パターン００１、レジスタ
ｒｅｇの値が１のとき実行パターンは０１０、レジスタ
ｒｅｇの値が２のとき実行パターンは１００となり、し
たがって命令Ａはｒｅｇの値が０のときだけ不実行とな
り、命令Ｂはｒｅｇの値が１のときだけ不実行となり、
命令Ｃはｒｅｇが２のときだけ不実行となる。言い換え
れば、ｒｅｇの値が０のときには命令列Ｂ、Ｃ、Ｄが順
次実行され、ｒｅｇが１のときは命令列Ａ、Ｃ、Ｄが順
次実行され、ｒｅｇの値が２のときは命令Ａ、Ｂ、Ｄが
順次実行される。レジスタの値により、異なる処理を選
択することができる。

【００４１】さらに、レジスタの値により実行パターン
を選択するのではなく、レジスタの値をそのまま実行パ
ターンとすることもできる。この場合、命令フォーマッ
トとしては、例えばｓｋｉｐｒｅｇＡＢＣＤとなる。そして、レジスタには例えば００１や０１０な
どの実行パターンを格納しておき、命令を実行する際に
は、レジスタに格納されている実行パターンを読み出し
てパターンレジスタ１６に格納する。そして、パターン
の最下位ビットが０ならば命令Ａは実行、ｒｅｇの２番
目のビットが１ならば命令Ｂは不実行、ｒｅｇの３番目
のビットが０ならば命令Ｃは実行、命令Ｄは条件によら
ず実行、と処理を変化させることができる。

【００４２】

【発明の効果】以上説明したように、本発明によれば複
数の命令を対象として条件に応じてその実行／不実行を
制御することができるので、より少ない命令数で条件に
より異なる命令を実行することができる。

【図面の簡単な説明】

【図１】実施形態の構成ブロック図である。

【図２】実施形態における命令フォーマット説明図で
ある。

【図３】実施形態のパターンレジスタの動作説明図で
ある。

【符号の説明】

１０命令メモリ、１２命令実行制御部、１４パタ
ーン選択部、１６パターンレジスタ、１８演算部、
２０レジスタ、２２メモリ制御部、２４データメモ
リ。

Claims

【特許請求の範囲】

【請求項１】連続する複数の命令の実行あるいは不実
行を規定する実行パターンデータを記憶する記憶手段
と、前記記憶手段から前記実行パターンデータを順次読み出
し、この実行パターンデータにしたがって前記連続する
複数の命令を実行しあるいは不実行とする制御手段と、を有することを特徴とするプログラム実行装置。
【請求項２】請求項１記載の装置において、前記実行パターンデータはビット列から構成され、前記
ビット列の各ビットが前記複数の命令それぞれの実行あ
るいは不実行に対応することを特徴とするプログラム実
行装置。
【請求項３】請求項１、２のいずれかに記載の装置に
おいて、前記制御手段は、前記命令を実行した結果のデータの書
込を許可あるいは禁止することにより前記命令の実行あ
るいは不実行を制御することを特徴とするプログラム実
行装置。
【請求項４】請求項１〜３のいずれかに記載の装置に
おいて、前記命令には、オペコード及び前記実行パターンデータ
が含まれることを特徴とするプログラム実行装置。
【請求項５】請求項４記載の装置において、前記命令には、判定条件及び前記判定条件が真の場合の
実行パターンデータと偽の場合の実行パターンデータが
含まれ、前記判定条件の真偽に応じて真あるいは偽のいずれかの
実行パターンデータが前記記憶手段に記憶されることを
特徴とするプログラム実行装置。
【請求項６】プロセッサで実行されるプログラム実行
方法であって、オペコード及び実行パターンデータを含む命令を読み出
し、前記実行パターンデータに基づき、前記命令の後に続く
複数の命令を実行あるいは不実行とすることを特徴とす
るプログラム実行方法。
【請求項７】請求項６記載の方法において、前記命令には、判定条件及び前記判定条件が真の場合の
実行パターンデータ及び偽の場合の実行パターンデータ
が含まれ、前記判定条件が成立するか否かを判定し、前記判定条件が成立する場合には、前記真の場合の実行
パターンデータに基づき前記命令の後に続く複数の命令
を実行あるいは不実行とし、前記判定条件が成立しない
場合には、前記偽の場合の実行パターンデータに基づき
前記命令の後に続く複数の命令を実行あるいは不実行と
することを特徴とするプログラム実行方法。
【請求項８】請求項６、７のいずれかに記載の方法に
おいて、前記実行パターンデータはビット列から構成され、前記ビット列の各ビットが前記複数の命令のそれぞれの
実行あるいは不実行を規定することを特徴とするプログ
ラム実行方法。
【請求項９】請求項８記載の方法において、前記実行パターンデータはレジスタに記憶され、前記レジスタに記憶された前記実行パターンデータを最
下位ビットから順次読み出し、読み出したビットの値に
基づき前記複数の命令を順次実行あるいは不実行とする
ことを特徴とするプログラム実行方法。
【請求項１０】請求項６〜９のいずれかに記載の方法
において、前記複数の命令の実行あるいは不実行は、前記実行パタ
ーンデータの値に基づき命令実行の結果書込を許可ある
いは禁止することにより行われることを特徴とするプロ
グラム実行方法。