JP2002075975A - オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子 - Google Patents

オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子

Info

Publication number
JP2002075975A
JP2002075975A JP2001227553A JP2001227553A JP2002075975A JP 2002075975 A JP2002075975 A JP 2002075975A JP 2001227553 A JP2001227553 A JP 2001227553A JP 2001227553 A JP2001227553 A JP 2001227553A JP 2002075975 A JP2002075975 A JP 2002075975A
Authority
JP
Japan
Prior art keywords
gas
etching
silicon oxide
containing film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001227553A
Other languages
English (en)
Inventor
Chang-Jin Kang
昌 珍 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002075975A publication Critical patent/JP2002075975A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02C—CAPTURE, STORAGE, SEQUESTRATION OR DISPOSAL OF GREENHOUSE GASES [GHG]
    • Y02C20/00—Capture or disposal of greenhouse gases
    • Y02C20/30—Capture or disposal of greenhouse gases of perfluorocarbons [PFC], hydrofluorocarbons [HFC] or sulfur hexafluoride [SF6]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 線形不飽和化合物のオクタフルオロブテンを
蝕刻ガスとして使用してプラズマ蝕刻工程を行なう半導
体素子の製造方法を提供する。 【解決手段】 上面にシリコン酸化物含有膜が露出する
半導体基板をプラズマ反応チャンバ内に置く。前記プラ
ズマ反応チャンバ内に線形不飽和化合物のオクタフルオ
ロブテンを含む蝕刻ガスを供給する。前記蝕刻ガスから
プラズマを生じて前記シリコン酸化物含有膜の少なくと
も一部を蝕刻する。これにより、従来の技術で主に使わ
れた既存のガスを使用する場合より速い蝕刻速度が得ら
れるので、スループット向上効果を期待でき、窒化膜に
対する酸化膜の蝕刻選択比もさらに優れて、高集積半導
体素子で要求される大きいアスペクト比を有するコンタ
クトホール形成工程または自己整列コンタクトホール形
成工程で有利に適用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高集積半導体素子の
製造方法に係り、特にプラズマを用いた乾式蝕刻工程に
よってシリコン酸化物含有膜を蝕刻する工程を含む半導
体素子の製造方法及びその方法によって製造された半導
体素子に関する。
【０００２】
【従来の技術】半導体素子が高集積化されるにつれて下
部配線層と上部配線層とを連結するコンタクトホールと
その周辺配線との間隔が減少し、また前記コンタクトホ
ールのアスペクト比が増加する。したがって、多層配線
構造を採用する高集積半導体素子でリソグラフィー工程
を用いてコンタクトホールを形成する時に正確で厳格な
工程条件が要求され、特にデザインルールが０．２５μ
ｍ以下の素子を製造する場合に現在のリソグラフィー技
術では希望の工程を再現性のあるように実現するのに限
界がある。
【０００３】そのために、コンタクトホールを形成する
時にリソグラフィー工程の限界を乗り越えるために自己
整列方法でコンタクトホールを形成する技術が開発され
た。このような自己整列コンタクトホール形成方法の一
つとして、窒化膜スペーサを蝕刻阻止層として用い、酸
化膜を蝕刻する方法がある。
【０００４】窒化膜スペーサを蝕刻阻止層として自己整
列コンタクトホールを形成する従来の方法では、まず通
常のフォトリソグラフィー工程を用いたパターニング方
法によって半導体基板上に断面形状が四角形の所定の下
部構造物、例えば、ゲート電極のような導電層を形成
し、前記結果物の全面に窒化膜を形成した後にエッチバ
ックして前記導電層を覆う蝕刻阻止層を形成し、次いで
酸化膜よりなる層間絶縁膜を順次形成する。その後、コ
ンタクトホール領域として予定された部分上の層間絶縁
膜を露出させるフォトレジストパターンを形成し、前記
露出した層間絶縁膜を蝕刻して自己整列コンタクトホー
ルを形成する。
【０００５】前記のような自己整列コンタクトホールを
形成する酸化膜蝕刻工程では下部膜質、すなわち窒化膜
に対する高い蝕刻選択比が要求される。このために、従
来の技術では自己整列コンタクトホール形成工程のよう
に高い蝕刻選択比が要求される工程では、酸化膜蝕刻に
使われるガスとしてＣxＦy系のＰＦＣ（ｐｅｒｆｌｕｏ
ｒｏｃａｒｂｏｎ）ガス、例えば、ＣＦ4、Ｃ2Ｆ6、Ｃ3
Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、ｃ−Ｃ4Ｆ8（ｏｃｔａｆｌｕｏ
ｒｏｃｙｃｌｏｂｕｔａｎｅ）、Ｃ5Ｆ8などを不活性ガ
スと混合して使用する方法、またはＣxＨyＦz系のＨＦ
Ｃ（ｈｙｄｒｏｆｌｕｏｒｏｃａｒｂｏｎ）ガス、ＨＦ
Ｅ（ｈｙｄｒｏｆｌｕｏｒｏ ｅｔｈｅｒ）ガス、ＩＦ
Ｃ（ｉｏｄｉｎｅ ｆｌｕｏｒｉｎａｔｅｄ ｃａｒｂ
ｏｎ）ガスなどを、単独で使用したりまたは前記ＰＦＣ
ガスに添加剤として混合して使用する方法が用いられ
た。
【０００６】しかし、前記種類のガスは大部分が酸化膜
と窒化膜との充分な蝕刻選択比を提供できず、希望の蝕
刻速度を提供できないので満足すべき水準の乾式蝕刻特
性が得られず、したがってまだ実用化されていない。
【０００７】一方、ＰＦＣガス中でｃ−Ｃ4Ｆ8ガスは従
来の半導体素子の製造工程中でコンタクトホール形成の
ための蝕刻工程、特に自己整列コンタクトホール形成工
程で酸化膜の乾式蝕刻のためのソースガスとして最も広
く使われてきたが、地球の温暖化係数（ＧＷＰ）が二酸
化炭素の数千倍程度と大きく、大気に直接放出される場
合に地球環境に悪影響をおよぼす。
【０００８】したがって、酸化膜蝕刻時に使用可能なガ
スとして既存のガスに代えられる新しいガスの開発が急
がれる。
【０００９】
【発明が解決しようとする課題】本発明の目的は、プラ
ズマを用いたシリコン酸化物含有膜蝕刻工程時にさらに
優れた蝕刻特性を提供できる半導体素子の製造方法を提
供することである。
【００１０】本発明の他の目的は、窒化膜を蝕刻阻止層
として使用する酸化膜蝕刻工程時に蝕刻選択比の限界を
乗り越えられる導体素子の製造方法を提供することであ
る。
【００１１】本発明のまた他の目的は、地球温暖化観点
での限界を乗り越えられるように新しい蝕刻ガスを使用
する半導体素子の製造方法を提供することである。
【００１２】本発明のさらに他の目的は、前記方法によ
って製造された半導体素子を提供することである。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の一様態に係る半導体素子の製造方法では、
上面にシリコン酸化物含有膜が露出する半導体基板をプ
ラズマ反応チャンバ内に置く。前記プラズマ反応チャン
バ内に線形不飽和化合物のオクタフルオロブテンを含む
蝕刻ガスを供給する。前記蝕刻ガスからプラズマを発生
させて前記シリコン酸化物含有膜の少なくとも一部を蝕
刻する。
【００１４】前記オクタフルオロブテンは、オクタフル
オロ−１−ブテン（ＣＦ2＝ＣＦＣＦ2ＣＦ3）またはオ
クタフルオロ−２−ブテン（ＣＦ3ＣＦ＝ＣＦＣＦ3）の
構造を有する。
【００１５】前記蝕刻ガスは、ＣxＦy系（ｘ＝１〜５、
ｙ＝２〜１２）の第１ガス、ＣxＨyＦz系（ｘ＝１〜
５、ｙ＝１〜４、ｚ＝２〜１０）の第２ガス、または前
記第１ガス及び第２ガスの混合ガスをさらに含みうる。
【００１６】望ましくは、記第１ガスはＣＦ4、Ｃ
2Ｆ6、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、ｃ−Ｃ4Ｆ8（ｏｃｔａ
ｆｌｕｏｒｏｃｙｃｌｏｂｕｔａｎｅ）、Ｃ5Ｆ8、また
はこれらの組み合わせよりなり、前記第２ガスはＣＨＦ
3、ＣＨ2Ｆ2、ＣＨ3Ｆまたはこれらの組み合わせよりな
る。
【００１７】また、前記蝕刻ガスは希ガス及びＯ2ガス
をさらに含みうる。
【００１８】本発明の他の様態に係る半導体素子の製造
方法では、半導体基板上にシリコン酸化物含有膜を形成
する。前記シリコン酸化物含有膜上にフォトレジストパ
ターンを形成する。前記フォトレジストパターンを蝕刻
マスクとして用い、線形不飽和化合物のオクタフルオロ
ブテンを含む蝕刻ガスを使用してプラズマ蝕刻方法によ
って前記シリコン酸化物含有膜を蝕刻する。
【００１９】前記シリコン酸化物含有膜はＳｉＯ2、Ｂ
ＰＳＧ、ＰＳＧまたはシリコン酸化窒化物よりなる。
【００２０】また、本発明に係る半導体素子の製造方法
では、前記シリコン酸化物含有膜を形成する前に、前記
半導体基板上に複数の導電パターンを形成する段階と、
前記シリコン酸化物含有膜とは異なる物質よりなる第１
絶縁膜を前記導電パターンの少なくとも一部を覆うよう
に形成する段階を含みうる。この場合には、前記シリコ
ン酸化物含有膜は前記第１絶縁膜上に形成される。ま
た、前記シリコン酸化物含有膜を蝕刻する段階では前記
第１絶縁膜を蝕刻阻止層として用いる。本発明の他の様
態に係る半導体素子の製造方法では、半導体基板上に絶
縁膜を形成する。線形不飽和化合物のオクタフルオロブ
テンを含む蝕刻ガスを使用してプラズマ蝕刻方法によっ
て前記絶縁膜を蝕刻する。
【００２１】前記さらに他の目的を解決するために、前
記半導体素子の製造方法により製造された半導体素子を
提供する。
【００２２】本発明によれば、プラズマ蝕刻工程時に速
い蝕刻速度が得られるのでスループット向上効果を期待
でき、窒化膜に対する酸化膜の蝕刻選択比に優れて高集
積半導体素子で要求される大きいアスペクト比を有する
コンタクトホールの形成工程または自己整列コンタクト
ホールの形成工程で有利に適用されうる。
【００２３】
【発明の実施の形態】次に例示する実施例はいろいろな
他の形態に変形でき、本発明の範囲が後述する実施例に
限定されるものではない。本発明の実施例は当業界で平
均的な知識を有する者に本発明をより完全に説明するた
めに提供されるものである。添付図面で膜または領域の
大きさまたは厚さは明細書の明確性のために誇張された
ものである。また、ある膜が他の膜または基板の"上"に
あると記載された場合、前記ある膜が前記他の膜の上に
直接存在する場合もあり、その間に第３の他の膜が介在
する場合もある。
【００２４】図１を参照して本発明の一実施例に係る半
導体素子の製造方法を説明する。
【００２５】まず、段階１２で上面にシリコン酸化物含
有膜が露出する半導体基板をプラズマ反応チャンバ内に
置く。前記シリコン酸化物含有膜は、例えば、Ｓｉ
Ｏ2、ＢＰＳＧ、ＰＳＧまたはシリコン酸化窒化物より
なる。前記半導体基板上には、蝕刻阻止層としてシリコ
ン窒化膜が前記シリコン酸化物含有膜の下に形成される
場合もある。
【００２６】ここで、前記プラズマ反応チャンバを含む
プラズマ蝕刻装置として、ＩＣＰ（ｉｎｄｕｃｔｉｖｅ
ｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）、ＥＣＲ（ｅｌ
ｅｃｔｒｏｎ−ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃ
ｅ）のような高密度プラズマ蝕刻装置を含む、通例的に
使われている多様な形態のプラズマ蝕刻装置が挙げられ
る。
【００２７】段階１４で、前記プラズマ反応チャンバ内
に線形不飽和化合物のオクタフルオロブテン（ｏｃｔａ
ｆｌｕｏｒｏｂｕｔｅｎｅ；以下、"ｌ−Ｃ4Ｆ8"と略称
する）を含む蝕刻ガスを供給する。前記蝕刻ガスに必須
で含まれるｌ−Ｃ4Ｆ8は、オクタフルオロ−１−ブテン
（ＣＦ2＝ＣＦＣＦ2ＣＦ3）またはオクタフルオロ−２
−ブテン（ＣＦ3ＣＦ＝ＣＦＣＦ3）の構造を有する。
【００２８】オクタフルオロ−１−ブテンまたはオクタ
フルオロ−２−ブテンは、従来の技術で主に使われた環
状の飽和化合物のオクタフルオロシクロブタン（ｃ−Ｃ
4Ｆ8）とは違って線形構造であり、不飽和二重結合を含
む分子構造を有している。ｌ−Ｃ4Ｆ8ガスは、その二重
結合構造によってプラズマ雰囲気で容易に分解する特性
を有しているので反応性が大きい。したがって、プラズ
マ乾式蝕刻工程時、従来の技術で主に使われたｃ−Ｃ4
Ｆ8ガスより反応性ラジカルをさらに多く形成させるこ
とができ、したがってより優れた乾式蝕刻特性を提供で
きる。
【００２９】また、ｌ−Ｃ4Ｆ8ガスは大気中でのライフ
タイムが非常に短く、ＧＷＰが１００以下と非常に小さ
くて、地球環境に及ぼす影響を考慮する時に非常に有利
である。
【００３０】前記蝕刻ガスは、ＣxＦy系（ｘ＝１〜５、
ｙ＝２〜１２）ガス、ＣxＨyＦz系（ｘ＝１〜５、ｙ＝
１〜４、ｚ＝２〜１０）ガス、またはこれらガスの混合
ガスをさらに含みうる。
【００３１】前記蝕刻ガスに含まれるＣxＦy系ガスとし
ては、例えば、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ
6、ｃ−Ｃ4Ｆ8（ｏｃｔａｆｌｕｏｒｏｃｙｃｌｏｂｕ
ｔａｎｅ）、Ｃ5Ｆ8などがある。また、前記蝕刻ガスに
含まれるＣxＨyＦz系ガスとしては、例えば、ＣＨＦ3、
ＣＨ2Ｆ2、ＣＨ3Ｆなどがある。また、前記蝕刻ガスは
Ａｒのような希ガスを含みうる。前記蝕刻ガスに含まれ
る希ガスとして、Ａｒ以外にもＨｅ、ＫｒまたはＸｅを
使用する場合もある。
【００３２】また、前記蝕刻ガスはＯ2ガスをさらに含
みうる。例えば、前記蝕刻ガスとしてｌ−Ｃ4Ｆ8ガス、
Ａｒ及びＯ2ガスの混合ガスを使用する場合には、ｌ−
Ｃ4Ｆ 8ガスとＯ2ガスとの流速比は１〜３の範囲にする
ことが望ましい。
【００３３】段階１６で、前記蝕刻ガスからプラズマを
発生させて前記シリコン酸化物含有膜を蝕刻する。この
時、希望の半導体素子の製造工程によって、前記シリコ
ン酸化物含有膜を一部蝕刻してダマシーン工程などに必
要なトレンチを形成する場合もあり、シリコン酸化物含
有膜を貫通するコンタクトホールまたは自己整列コンタ
クトホールを形成する場合もある。
【００３４】図２Ａ及び図２Ｂは、前記蝕刻ガスを用い
たより具体的な半導体素子の製造方法として半導体基板
５０上に自己整列コンタクトホール５７を形成する工程
を例示した断面図である。
【００３５】まず、図２Ａを参照すれば、半導体基板５
０上にその上面及び側壁がシリコン窒化膜５４で覆われ
た複数の導電パターン５２、例えば、ゲート電極パター
ンを形成する。その後、前記シリコン窒化膜５４を覆う
ようにシリコン酸化物含有膜５６を形成する。前記シリ
コン酸化物含有膜５６は前記物質よりなりうる。
【００３６】その後、前記シリコン酸化物含有膜５６上
に前記シリコン酸化物含有膜５６の所定領域を露出させ
るフォトレジストパターン６０を形成する。
【００３７】図２Ｂを参照すれば、前記フォトレジスト
パターン６０を蝕刻マスクとして、前記シリコン酸化物
含有膜５６の露出した部分を、プラズマ７０を用いた乾
式蝕刻方法によって蝕刻し、前記導電パターン５２によ
って自己整列するコンタクトホール５７を形成する。こ
の時、前記プラズマ７０は線形不飽和化合物のｌ−Ｃ 4
Ｆ8ガスを含む蝕刻ガスから生じる。
【００３８】前記蝕刻ガスに含まれるｌ−Ｃ4Ｆ8ガスか
ら生じる前記プラズマ７０は、窒化膜に対する酸化膜の
高い蝕刻選択比を提供するだけでなく、従来の技術で主
に使われた他のＣxＦy系ガスを使用する場合に比べて速
い酸化膜蝕刻速度を提供する。したがって、半導体素子
の高集積化によって狭くて深いコンタクトホールを形成
する場合にも、蝕刻阻止層として使われる前記シリコン
窒化膜５４をほとんど消耗させずに希望の形状のコンタ
クトホール５７を形成できる。
【００３９】既に説明したように、前記プラズマ７０の
形成に使われる蝕刻ガスは、ＣxＦy系（ｘ＝１〜５、ｙ
＝２〜１２）ガス、ＣxＨyＦz系（ｘ＝１〜５、ｙ＝１
〜４、ｚ＝２〜１０）ガス、またはこれらガスの混合ガ
スをさらに含み、Ａｒのような希ガス及びＯ2ガスをさ
らに含むことができる。
【００４０】例えば、前記蝕刻ガスとして１８ｓｃｃｍ
の流量で供給されるｌ−Ｃ4Ｆ8ガス、７００ｓｃｃｍの
流量で供給されるＡｒ、及び８ｓｃｃｍの流量で供給さ
れるＯ2ガスの混合ガスを使用でき、前記Ａｒの代わり
にＨｅ、ＫｒまたはＸｅを使用できる。
【００４１】表１には、本発明に係る半導体素子の製造
方法で使われるｌ−Ｃ4Ｆ8ガスと従来の技術で主に使わ
れたｃ−Ｃ4Ｆ8ガスの特性を比較して示した。
【００４２】
【表１】
【００４３】表１に示したように、ｌ−Ｃ4Ｆ8ガスは大
気中でのライフタイムが非常に短く、ＧＷＰが１００以
下と非常に小さくて、地球環境側面で非常に有利であ
る。
【００４４】本発明に係る半導体素子の製造方法で使わ
れるｌ−Ｃ4Ｆ8ガスと、従来の技術で主に使われたｃ−
Ｃ4Ｆ8ガスのそれぞれの場合について、蝕刻特性を次の
ように評価した。
【００４５】平行平板型の２周波蝕刻装置を使用し、通
常のレシピー条件下でコンタクトホールまたは自己整列
コンタクトホールを形成するために半導体基板上の二酸
化シリコン膜を蝕刻する際に、蝕刻ガスとしてｌ−Ｃ4
Ｆ8ガスを使用した場合（ｌ−Ｃ4Ｆ8／Ｏ2／Ａｒの混合
ガス）及びｃ−Ｃ4Ｆ8ガスを使用した場合（ｃ−Ｃ4Ｆ 8
／Ｏ2／Ａｒの混合ガス）のそれぞれの蝕刻特性を比較
した。
【００４６】このために、蝕刻装置のプラズマ反応チャ
ンバ内の工程条件として、コンタクトホールレシピーの
場合にはチャンバ圧力は２５ｍＴｏｒｒ、上部電極のＲ
Ｆ電力は１６００Ｗ、下部電極のＲＦ電力は１８００Ｗ
とした。また、蝕刻ガスとしてｌ−Ｃ4Ｆ8ガスを使用し
た場合は、ｌ−Ｃ4Ｆ8は１８ｓｃｃｍ、Ｏ2は１０ｓｃ
ｃｍ、Ａｒは５００ｓｃｃｍの流量でプラズマ反応チャ
ンバ内に供給し、蝕刻ガスとしてｃ−Ｃ4Ｆ8ガスを使用
した場合は、ｃ−Ｃ4Ｆ8は１８ｓｃｃｍ、Ｏ2は８ｓｃ
ｃｍ、Ａｒは５００ｓｃｃｍの流量でプラズマ反応チャ
ンバ内に供給した。そして、自己整列コンタクトホール
レシピーの場合には、チャンバ圧力は３０ｍＴｏｒｒ、
上部電極のＲＦ電力は１４００Ｗ、下部電極のＲＦ電力
は１６００Ｗとした。また、蝕刻ガスとしてｌ−Ｃ4Ｆ8
ガスを使用した場合は、ｌ−Ｃ4Ｆ8は１８ｓｃｃｍ、Ｏ
2は８ｓｃｃｍ、Ａｒは７００ｓｃｃｍの流量でプラズ
マ反応チャンバ内に供給し、蝕刻ガスとしてｃ−Ｃ4Ｆ8
ガスを使用した場合は、ｃ−Ｃ4Ｆ8は１８ｓｃｃｍ、Ｏ
2は７ｓｃｃｍ、Ａｒは７００ｓｃｃｍの流量でプラズ
マ反応チャンバ内に供給した。
【００４７】前記のような方法で行なった評価結果を表
２に示した。
【００４８】
【表２】
【００４９】（１）蝕刻工程前後において、ＱＭＳ（Ｑ
ｕａｄｒｕｐｏｌｅ Ｍａｓｓ Ｓｐｅｃｔｒｕｍ）を
用いて各々検出されたＣ3Ｆ5 +イオンの強度から得られ
た結果である。
【００５０】（２）通常の二酸化シリコン膜蝕刻レシピ
ーによる結果である。
【００５１】表２から分かるように、プラズマ反応チャ
ンバ内でｃ−Ｃ4Ｆ8ガスは約８４％分解する反面、ｌ−
Ｃ4Ｆ8ガスのオクタフルオロ−２−ブテンは９４％以上
分解すると確認された。また、ｌ−Ｃ4Ｆ8ガスのオクタ
フルオロ−２−ブテンの場合は、ｃ−Ｃ4Ｆ8ガスを使用
した場合に比べてさらに速い蝕刻速度を示すことが分か
り、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）を用いて確認した結果、それぞれ
の場合に形成されたコンタクトホールのプロファイルは
ほとんど同等な程度に良好であった。これより、ｌ−Ｃ
4Ｆ8ガスのオクタフルオロ−２−ブテンを使用する場合
には、工程のスループット向上を期待できるということ
が分かる。
【００５２】また、ｃ−Ｃ4Ｆ8ガスとｌ−Ｃ4Ｆ8ガスの
オクタフルオロ−２−ブテンを使用した場合、各々に対
して酸化膜の窒化膜に対する蝕刻選択比を評価するため
に、デザインルールが１７０ｎｍ級の半導体素子で導電
パターンによって自己整列される自己整列コンタクトホ
ールを形成した後、前記下部の導電パターンを覆ってい
るシリコン窒化膜の残っている厚さを前記導電パターン
の上部コーナー部分で測定した。この時のプラズマ蝕刻
条件は、表２の評価結果を得るために適用された条件と
同一にした。ただ、前記自己整列コンタクトホールサイ
ズは０．２３μｍの幅及び０．５μｍの深さとし、１０
０％過度蝕刻工程を行った。その結果、前記導電パター
ンのコーナーに残っているシリコン窒化膜の厚さは、ｃ
−Ｃ4Ｆ8ガスを使用した場合には１４４Åであり、ｌ−
Ｃ4Ｆ8ガスのオクタフルオロ−２−ブテンを使用した場
合には３９６Åであった。このように、ｃ−Ｃ4Ｆ8ガス
を使用する場合よりｌ−Ｃ4Ｆ8ガスのオクタフルオロ−
２−ブテンを使用する場合が、自己整列コンタクトホー
ル形成のための酸化膜蝕刻後に残っている窒化膜がさら
に厚いことが確認された。これは自己整列コンタクトホ
ール形成時における窒化膜に対する酸化膜の蝕刻選択比
は、ｌ−Ｃ4Ｆ8ガスのオクタフルオロ−２−ブテンを使
用する場合がさらに優れていたことを示す。
【００５３】
【発明の効果】本発明に係る半導体素子の製造方法で
は、高集積半導体素子のコンタクトホールまたは自己整
列コンタクトホールを形成するために酸化膜をプラズマ
蝕刻方法によって蝕刻する時、蝕刻ガスとして、線形構
造で不飽和二重結合を含むｌ−Ｃ 4Ｆ8を使用する。ｌ−
Ｃ4Ｆ8はその二重結合構造によってプラズマ雰囲気で容
易に分解し、反応性ラジカルを多く形成できるので、従
来の技術で使われたガスに比べて優れた蝕刻特性を提供
する。また、ｌ−Ｃ4Ｆ8は大気中でのライフタイムが非
常に短くてＧＷＰが非常に小さく、地球環境側面で有利
な条件を有している。
【００５４】蝕刻ガスとしてｌ−Ｃ4Ｆ8ガスを使用して
半導体素子製造のためのプラズマ蝕刻工程を行なう場合
には、従来の技術で主に使われた既存のガスを使用する
場合より速い蝕刻速度が得られるので、スループット向
上効果を期待でき、窒化膜に対する酸化膜の蝕刻選択比
もさらに優れ、高集積半導体素子で要求される大きいア
スペクト比を有するコンタクトホール形成工程または自
己整列コンタクトホール形成工程で有利に適用される。
【００５５】以上、本発明を望ましい実施例を挙げて詳
細に説明したが、本発明はこれに限定されずに、本発明
の技術的思想の範囲内で当分野において通常の知識を有
する者により種々な変形が可能である。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体素子の製造方法
を説明するためのフローチャートである。
【図２】図２Ａ及び図２Ｂは、本発明に係る半導体素子
の製造方法を用いて半導体基板上に自己整列コンタクト
ホールを形成する方法を説明するための断面図である。
【符号の説明】
５０…半導体基板 ５２…導電パターン ５４…シリコン窒化膜 ５６…シリコン酸化物膜含有膜 ５７…コンタクトホール ６０…フォトレジストパターン ７０…プラズマ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 DD02 DD04 DD07 DD08 DD16 DD17 DD18 DD19 EE05 EE09 EE17 GG09 HH14 5F004 AA02 BA14 BA20 DA00 DA01 DA15 DA16 DA22 DA23 DA26 DB00 DB03 DB04 DB06 EB01 5F033 NN40 QQ09 QQ12 QQ15 QQ25 QQ37 RR04 RR06 RR08 RR14 RR15 TT08 XX04

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 上面にシリコン酸化物含有膜が露出する
    半導体基板をプラズマ反応チャンバ内に置く段階と、 前記プラズマ反応チャンバ内に線形不飽和化合物のオク
    タフルオロブテンを含む蝕刻ガスを供給する段階と、 前記蝕刻ガスからプラズマを発生させて前記シリコン酸
    化物含有膜の少なくとも一部を蝕刻する段階とを含むこ
    とを特徴とする半導体素子の製造方法。
  2. 【請求項２】 前記オクタフルオロブテンは、オクタフ
    ルオロ−１−ブテン（ＣＦ2＝ＣＦＣＦ2ＣＦ3）または
    オクタフルオロ−２−ブテン（ＣＦ3ＣＦ＝ＣＦＣＦ3）
    であることを特徴とする請求項１に記載の半導体素子の
    製造方法。
  3. 【請求項３】 前記蝕刻ガスは、ＣxＦy系（ｘ＝１〜
    ５、ｙ＝２〜１２）の第１ガス、ＣxＨyＦz系（ｘ＝１
    〜５、ｙ＝１〜４、ｚ＝２〜１０）の第２ガス、または
    前記第１ガス及び第２ガスの混合ガスをさらに含むこと
    を特徴とする請求項１に記載の半導体素子の製造方法。
  4. 【請求項４】 前記第１ガスはＣＦ4、Ｃ2Ｆ6、Ｃ
    3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、ｃ−Ｃ4Ｆ8（ｏｃｔａｆｌｕｏ
    ｒｏｃｙｃｌｏｂｕｔａｎｅ）、Ｃ5Ｆ8、またはこれら
    の組み合わせよりなることを特徴とする請求項３に記載
    の半導体素子の製造方法。
  5. 【請求項５】 前記第２ガスはＣＨＦ3、ＣＨ2Ｆ2、Ｃ
    Ｈ3Ｆまたはこれらの組み合わせよりなることを特徴と
    する請求項３に記載の半導体素子の製造方法。
  6. 【請求項６】 前記蝕刻ガスは希ガスをさらに含むこと
    を特徴とする請求項１または請求項３に記載の半導体素
    子の製造方法。
  7. 【請求項７】 前記希ガスはＡｒ、Ｈｅ、ＫｒまたはＸ
    ｅであることを特徴とする請求項６に記載の半導体素子
    の製造方法。
  8. 【請求項８】 前記蝕刻ガスは希ガス及びＯ2ガスをさ
    らに含むことを特徴とする請求項１または請求項３に記
    載の半導体素子の製造方法。
  9. 【請求項９】 前記蝕刻ガス中でオクタフルオロブテン
    とＯ2ガスとの流速比は１〜３の範囲であることを特徴
    とする請求項８に記載の半導体素子の製造方法。
  10. 【請求項１０】 前記シリコン酸化物含有膜はＳｉ
    Ｏ2、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａ
    ｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉ
    ｃａｔｅ ｇｌａｓｓ）またはシリコン酸化窒化物（Ｓ
    ｉＯxＮy）よりなることを特徴とする請求項１に記載の
    半導体素子の製造方法。
  11. 【請求項１１】 半導体基板上にシリコン酸化物含有膜
    を形成する段階と、 前記シリコン酸化物含有膜上にフォトレジストパターン
    を形成する段階と、 前記フォトレジストパターンを蝕刻マスクとして用い、
    線形不飽和化合物のオクタフルオロブテンを含む蝕刻ガ
    スを使用してプラズマ蝕刻方法によって前記シリコン酸
    化物含有膜を蝕刻する段階とを含むことを特徴とする半
    導体素子の製造方法。
  12. 【請求項１２】 前記シリコン酸化物含有膜はＳｉ
    Ｏ2、ＢＰＳＧ、ＰＳＧまたはシリコン酸化窒化物より
    なることを特徴とする請求項１１に記載の半導体素子の
    製造方法。
  13. 【請求項１３】 前記シリコン酸化物含有膜を蝕刻する
    段階は、前記シリコン酸化物含有膜を貫通するコンタク
    トホールが形成されるように行なうことを特徴とする請
    求項１１に記載の半導体素子の製造方法。
  14. 【請求項１４】 前記シリコン酸化物含有膜を形成する
    前に、 前記半導体基板上に複数の導電パターンを形成する段階
    と、 前記シリコン酸化物含有膜と異なる物質よりなる第１絶
    縁膜を前記導電パターンの少なくとも一部を覆うように
    形成する段階を含み、 前記シリコン酸化物含有膜は前記第１絶縁膜上に形成さ
    れることを特徴とする請求項１１に記載の半導体素子の
    製造方法。
  15. 【請求項１５】 前記シリコン酸化物含有膜を蝕刻する
    段階では前記第１絶縁膜を蝕刻阻止層として用いること
    を特徴とする請求項１４に記載の半導体素子の製造方
    法。
  16. 【請求項１６】 前記シリコン酸化物含有膜を蝕刻する
    段階は、シリコン酸化物含有膜を貫通し、前記導電パタ
    ーンによって自己整列されるコンタクトホールが形成さ
    れるように行なうことを特徴とする請求項１５に記載の
    半導体素子の製造方法。
  17. 【請求項１７】 前記第１絶縁膜はシリコン窒化膜であ
    ることを特徴とする請求項１４、請求項１５または請求
    項１６に記載の半導体素子の製造方法。
  18. 【請求項１８】 前記オクタフルオロブテンは、オクタ
    フルオロ−１−ブテン（ＣＦ2＝ＣＦＣＦ2ＣＦ3）また
    はオクタフルオロ−２−ブテン（ＣＦ3ＣＦ＝ＣＦＣ
    Ｆ3）であることを特徴とする請求項１１、請求項１４
    ないし請求項１６に記載の半導体素子の製造方法。
  19. 【請求項１９】 前記蝕刻ガスは、ＣxＦy系（ｘ＝１〜
    ５、ｙ＝２〜１２）の第１ガス、ＣxＨyＦz系（ｘ＝１
    〜５、ｙ＝１〜４、ｚ＝２〜１０）の第２ガス、または
    前記第１ガス及び第２ガスの混合ガスをさらに含むこと
    を特徴とする請求項１８に記載の半導体素子の製造方
    法。
  20. 【請求項２０】 前記第１ガスは希ガスをさらに含むこ
    とを特徴とする請求項１８に記載の半導体素子の製造方
    法。
  21. 【請求項２１】 前記蝕刻ガスは希ガス及びＯ2ガスを
    さらに含むことを特徴とする請求項１８に記載の半導体
    素子の製造方法。
  22. 【請求項２２】 前記蝕刻ガス中でオクタフルオロブテ
    ンとＯ2ガスとの流速比は１〜３の範囲であることを特
    徴とする請求項２１に記載の半導体素子の製造方法。
  23. 【請求項２３】 半導体基板上に絶縁膜を形成する段階
    と、線形不飽和化合物のオクタフルオロブテンを含む蝕
    刻ガスを使用してプラズマ蝕刻方法によって前記絶縁膜
    を蝕刻する段階とを含むことを特徴とする半導体素子の
    製造方法。
  24. 【請求項２４】 請求項１の方法によって製造された半
    導体素子。
  25. 【請求項２５】 請求項１１の方法によって製造された
    半導体素子。
  26. 【請求項２６】 請求項２３の方法によって製造された
    半導体素子。
JP2001227553A 2000-08-29 2001-07-27 オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子 Pending JP2002075975A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000050358A KR20020017182A (ko) 2000-08-29 2000-08-29 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
KR00P50358 2000-08-29

Publications (1)

Publication Number Publication Date
JP2002075975A true JP2002075975A (ja) 2002-03-15

Family

ID=19685799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001227553A Pending JP2002075975A (ja) 2000-08-29 2001-07-27 オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子

Country Status (3)

Country Link
US (1) US20020045353A1 (ja)
JP (1) JP2002075975A (ja)
KR (1) KR20020017182A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933236B2 (en) 2001-11-30 2005-08-23 Hynix Semiconductor Inc. Method for forming pattern using argon fluoride photolithography
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008091871A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc フィントランジスタの製造方法
US8609547B2 (en) 2006-07-19 2013-12-17 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2021014433A (ja) * 2019-07-12 2021-02-12 ダイキン工業株式会社 フルオロオレフィン化合物の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390908B1 (ko) * 2001-04-30 2003-07-10 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정 평가용 마스크
TW567546B (en) * 2002-10-01 2003-12-21 Nanya Technology Corp Etch-back method for dielectric layer
KR20040041252A (ko) * 2002-11-09 2004-05-17 삼성전자주식회사 반도체 소자의 자장 유도 반응성 이온 식각방법
KR101139189B1 (ko) * 2007-03-29 2012-04-26 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체
TW201103972A (en) 2009-04-01 2011-02-01 Solvay Fluor Gmbh Process for the manufacture of etched items
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
TWI670768B (zh) * 2014-10-30 2019-09-01 日商日本瑞翁股份有限公司 電漿蝕刻方法
WO2017162578A1 (en) * 2016-03-23 2017-09-28 Abb Schweiz Ag Use of a linear octafluorobutene as a dielectric compound in an environmentally safe dielectric-insulation or arc-extinction fluid
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334022A (ja) * 1991-05-09 1992-11-20 Sony Corp ドライエッチング方法
JPH1022460A (ja) * 1996-07-03 1998-01-23 Sony Corp 半導体装置およびその製造方法
JPH11251293A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002520848A (ja) * 1998-07-09 2002-07-09 アプライド マテリアルズ インコーポレイテッド ２ステップ自己整合コンタクトエッチング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09296271A (ja) * 1996-05-02 1997-11-18 Samuko Internatl Kenkyusho:Kk プラズマｃｖｄ反応室清掃方法及びプラズマエッチング方法
KR19990069666A (ko) * 1998-02-11 1999-09-06 윤종용 반도체장치 제조용 에스오지막 형성방법
JP4153606B2 (ja) * 1998-10-22 2008-09-24 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP4673457B2 (ja) * 1998-12-28 2011-04-20 東京エレクトロンＡｔ株式会社 プラズマ処理方法
JP2000223478A (ja) * 1999-02-04 2000-08-11 Nec Corp 接続孔の開口方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334022A (ja) * 1991-05-09 1992-11-20 Sony Corp ドライエッチング方法
JPH1022460A (ja) * 1996-07-03 1998-01-23 Sony Corp 半導体装置およびその製造方法
JPH11251293A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002520848A (ja) * 1998-07-09 2002-07-09 アプライド マテリアルズ インコーポレイテッド ２ステップ自己整合コンタクトエッチング

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933236B2 (en) 2001-11-30 2005-08-23 Hynix Semiconductor Inc. Method for forming pattern using argon fluoride photolithography
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8609547B2 (en) 2006-07-19 2013-12-17 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008091871A (ja) * 2006-09-29 2008-04-17 Hynix Semiconductor Inc フィントランジスタの製造方法
JP2021014433A (ja) * 2019-07-12 2021-02-12 ダイキン工業株式会社 フルオロオレフィン化合物の製造方法
JP7436777B2 (ja) 2019-07-12 2024-02-22 ダイキン工業株式会社 フルオロオレフィン化合物の製造方法

Also Published As

Publication number Publication date
US20020045353A1 (en) 2002-04-18
KR20020017182A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
JP3252518B2 (ja) ドライエッチング方法
US6090304A (en) Methods for selective plasma etch
TW558768B (en) Unique process chemistry for etching organic low-k materials
JP3155513B2 (ja) 高密度プラズマ中での高アスペクト比フィーチャ用の異方性選択的窒化物エッチング方法
US20070077724A1 (en) Etching methods and apparatus and substrate assemblies produced therewith
US5928967A (en) Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
TW200823998A (en) Self-aligned contact etch with high sensitivity to nitride shoulder
JP2001517868A (ja) フルオロプロペンまたはフルオロプロピレンを用いた酸化物の選択的エッチングプラズマ処理
US20070148965A1 (en) Method and composition for plasma etching of a self-aligned contact opening
JP2002075975A (ja) オクタフルオロブテンを含む蝕刻ガスを用いた半導体素子の製造方法及びその方法によって製造された半導体素子
JP2000340552A (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
TWI284370B (en) Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
KR20060063714A (ko) 높은 소스 및 낮은 충격 플라즈마를 이용하여 고에칭율을제공하는 유전체 에칭 방법
JP2000208488A (ja) エッチング方法
KR101877827B1 (ko) 에칭 가스 및 에칭 방법
CN1279587C (zh) 除去氮化硅膜的方法
US6897120B2 (en) Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
KR20060123144A (ko) 포토레지스트 스트립 동안의 배리어 재료의 손실 최소화
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
US7115518B2 (en) Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
JP2006517743A (ja) プラズマ処理システム内でエッチングしながらフォトレジスト歪みを低減する方法
JPH11111680A (ja) エッチング方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
US7361604B2 (en) Method for reducing dimensions between patterns on a hardmask

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621