JP2002075771A - Laminated electronic component and conductive paste - Google Patents

Laminated electronic component and conductive paste

Info

Publication number
JP2002075771A
JP2002075771A JP2000261832A JP2000261832A JP2002075771A JP 2002075771 A JP2002075771 A JP 2002075771A JP 2000261832 A JP2000261832 A JP 2000261832A JP 2000261832 A JP2000261832 A JP 2000261832A JP 2002075771 A JP2002075771 A JP 2002075771A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
cavity
electronic component
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000261832A
Other languages
Japanese (ja)
Inventor
Kenichi Iwasaki
健一 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000261832A priority Critical patent/JP2002075771A/en
Publication of JP2002075771A publication Critical patent/JP2002075771A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated electronic component, capable of improving an electrostatic capacity and an insulation resistance by preventing a crack or a delamination and to provide a conductive paste. SOLUTION: A through hole 35 is formed in the thickness direction of an internal electrode layer 15. Dielectric layers 17 for interposing the layer 15 are exposed within the hole 35 to form a cavity 25, and protrusions 27 are formed on the layer 15 around the cavity 25.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層型電子部品お
よび導電性ペーストに関し、特に積層セラミックコンデ
ンサに適する積層型電子部品および導電性ペーストに関
する。
The present invention relates to a multilayer electronic component and a conductive paste, and more particularly to a multilayer electronic component and a conductive paste suitable for a multilayer ceramic capacitor.

【0002】[0002]

【従来技術】積層セラミックコンデンサは、誘電体層と
内部電極層とが交互に積層され、各内部電極層が誘電体
層によって各々挟持されるような構造になっている。近
年、積層セラミックコンデンサは、小型、高容量化の要
求が高まり、このため、誘電体層の薄層化と積層数の増
加が図られており、誘電体層の薄層化とともに内部電極
層も薄層化されている。
2. Description of the Related Art A multilayer ceramic capacitor has a structure in which dielectric layers and internal electrode layers are alternately laminated, and each internal electrode layer is sandwiched between dielectric layers. In recent years, multilayer ceramic capacitors have been increasingly required to be smaller and have higher capacitance. For this reason, the thickness of the dielectric layers and the number of stacked layers have been increased. It is thinner.

【0003】また、内部電極層をPd等の貴金属を主成
分とする内部電極用導電性ペーストによって形成する
と、積層数の増加に伴って電極形成コストが著しく上昇
してしまうため、Ni等の卑金属を主成分とする内部電
極層用導電性ペーストが開発され、このペーストによっ
て、内部電極層が形成された積層セラミックコンデンサ
が実用化されている。
Further, when the internal electrode layer is formed of a conductive paste for internal electrodes containing a noble metal such as Pd as a main component, the cost of forming the electrode is significantly increased with an increase in the number of layers. Has been developed, and a multilayer ceramic capacitor having an internal electrode layer formed with the paste has been put to practical use.

【0004】高容量化を目的として、積層数を増した積
層セラミックコンデンサにおいて、Niなどの卑金属を
内部電極層として使用する場合には、脱バインダー時に
Niが部分的に酸化し、内部電極層が膨張し、脱バイン
ダー時に積層体にデラミネーションやクラックが発生す
る問題があった。
When a base metal such as Ni is used as an internal electrode layer in a multilayer ceramic capacitor having an increased number of layers for the purpose of increasing the capacity, Ni is partially oxidized at the time of debinding, and the internal electrode layer is formed. There has been a problem that the laminate expands and delamination or cracks occur in the laminate during binder removal.

【0005】このようなデラミネーションやクラックの
発生を防止する方法として、積層セラミックコンデンサ
の内部に、揮発成分の流通パスを形成する方法が考えら
れる。
As a method of preventing the occurrence of such delamination and cracks, a method of forming a circulation path for volatile components inside the multilayer ceramic capacitor is considered.

【0006】このような構造に関し、内部電極層に用い
られる導電性ペーストにポリビニルブチラールからなる
樹脂粒子を混合して、焼成後に内部電極層に空洞となる
貫通孔を形成することが、例えば、特開平7−3265
37号公報に開示されている。
With respect to such a structure, for example, it is preferable to mix resin particles made of polyvinyl butyral with a conductive paste used for an internal electrode layer to form a through hole that becomes a cavity in the internal electrode layer after firing. Kaihei 7-3265
No. 37 is disclosed.

【0007】また、デラミネーションやクラックの発生
を防止する他の方法として、特開平10−172855
号公報に開示されたものが知られている。この公報に開
示された積層セラミックコンデンサとしては、導電性ペ
ーストに含有した誘電体層と同質のセラミック粒子から
なる共材を用いて、内部電極層の上下層に存在する誘電
体層同士を強固に連結したものであり、このような積層
型電子部品ではクラックやデラミネーションを防止でき
る。
Another method for preventing the occurrence of delamination and cracks is disclosed in Japanese Patent Application Laid-Open No. 10-172855.
The one disclosed in Japanese Patent Application Laid-Open Publication No. H10-260, 1993 is known. The multilayer ceramic capacitor disclosed in this publication uses a common material made of ceramic particles of the same quality as the dielectric layer contained in the conductive paste to firmly connect the dielectric layers existing above and below the internal electrode layer to each other. The stacked electronic components can prevent cracks and delaminations.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、特開平
7−326537号公報に開示された積層型電子部品で
は、図4(a)に示されているように、焼成前におい
て、誘電体グリーンシート41と内部電極パターン43
が交互に積層され、前記内部電極パターン43に10〜
40体積%のポリビニルブチラールからなる樹脂粒子4
5を含有しているために、内部電極層の有効面積の減少
が大きく、高容量化のため、積層数を増した積層セラミ
ックコンデンサにおいて、静電容量が低下するという問
題があった。
However, in the multilayer electronic component disclosed in Japanese Unexamined Patent Publication No. Hei 7-326537, as shown in FIG. And internal electrode pattern 43
Are alternately stacked, and 10 to 10
Resin particles 4 composed of 40% by volume of polyvinyl butyral
5, there is a problem that the effective area of the internal electrode layer is greatly reduced, and the capacitance is reduced in a multilayer ceramic capacitor having an increased number of layers for higher capacitance.

【0009】また、上記特開平10−172855号公
報に開示された積層セラミックコンデンサにおいても、
図4(b)に示しているように、内部電極パターン43
に、粒径1〜4μmのセラミック粉末からなる共材47
が15〜33%も含まれているため、内部電極層の有効
面積の減少により静電容量が低下するという問題があっ
た。
In the multilayer ceramic capacitor disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 10-172855,
As shown in FIG. 4B, the internal electrode pattern 43
The co-material 47 made of ceramic powder having a particle size of 1 to 4 μm
15 to 33%, there is a problem that the capacitance decreases due to a decrease in the effective area of the internal electrode layer.

【0010】また、誘電体として、BaTiO3系材料
を使用し、内部電極層として、Niなどの卑金属を使用
する積層セラミックコンデンサでは、還元雰囲気下、温
度1200〜1300℃で焼成した後に、積層セラミッ
クコンデンサの静電容量および絶縁抵抗を高めるため
に、弱還元雰囲気下、800〜1100℃の温度で、酸
化処理を行うことが必要であるが、内部電極層を薄層化
して積層した場合には、酸素の拡散経路が狭くなり、充
分な酸化処理が行えないために、静電容量と絶縁抵抗の
向上が図れないばかりか、内部電極層表面の酸化が乏し
いために、誘電体層との界面接合強度が低く、実装を想
定したはんだディップや熱衝撃試験において、積層体に
デラミネーションやクラックが発生し易いという問題が
あった。
In a multilayer ceramic capacitor using a BaTiO 3 material as a dielectric and a base metal such as Ni as an internal electrode layer, the multilayer ceramic capacitor is fired at a temperature of 1200 to 1300 ° C. in a reducing atmosphere. In order to increase the capacitance and insulation resistance of the capacitor, it is necessary to perform an oxidation treatment at a temperature of 800 to 1100 ° C. in a weak reducing atmosphere, but when the internal electrode layers are thinned and laminated, In addition, the oxygen diffusion path becomes narrow, and sufficient oxidation treatment cannot be performed, so that not only the capacitance and insulation resistance cannot be improved, but also because the oxidation of the internal electrode layer surface is poor, the interface with the dielectric layer cannot be improved. There is a problem that the bonding strength is low, and in a solder dip or thermal shock test assuming mounting, delamination and cracks are easily generated in the laminate.

【0011】従って、本発明は、クラックやデラミネー
ションの発生を防止し、静電容量および絶縁抵抗の向上
を図ることができる積層型電子部品および導電性ペース
トを提供することを目的とする。
Accordingly, an object of the present invention is to provide a laminated electronic component and a conductive paste which can prevent the occurrence of cracks and delamination and can improve the capacitance and insulation resistance.

【0012】[0012]

【課題を解決するための手段】本発明の積層型電子部品
は、誘電体層と内部電極層とを交互に積層してなる積層
型電子部品において、前記内部電極層の厚み方向に貫通
孔が形成され、前記内部電極層を挟持した誘電体層が前
記貫通孔内に露出して空洞が形成され、該空洞の周囲に
おける前記内部電極層に隆起部が形成されていることを
特徴とするものである。
According to the present invention, there is provided a multilayer electronic component comprising a dielectric layer and internal electrode layers alternately stacked, wherein a through hole is formed in a thickness direction of the internal electrode layer. A cavity formed by exposing the dielectric layer sandwiching the internal electrode layer to the inside of the through hole, and forming a protrusion in the internal electrode layer around the cavity. It is.

【0013】本発明の積層型電子部品では、まず、誘電
体層が挟持された内部電極層内に空洞を形成することに
より、空洞を介して、脱バイ時の揮発成分の蒸発を促す
とともに、焼成や熱衝撃により生じた内部応力を吸収、
緩和できる。また、空洞の周囲にある内部電極層に形成
した隆起部を形成することにより、内部電極層の隆起部
が密度の低い部分を形成し、焼成後に行う弱還元雰囲気
による酸化処理において、酸素の拡散を高めることがで
きる。
In the multilayer electronic component of the present invention, first, a cavity is formed in the internal electrode layer between which the dielectric layer is sandwiched, thereby promoting the evaporation of the volatile component at the time of de-buying through the cavity. Absorbs internal stress caused by firing and thermal shock,
Can be relaxed. In addition, by forming the protruding portion formed in the internal electrode layer around the cavity, the protruding portion of the internal electrode layer forms a low-density portion. Can be increased.

【0014】上記積層型電子部品では、内部電極層の隆
起部の厚みが、それ以外の部分における内部電極層の厚
みの2倍以下であることが望ましい。
In the multilayer electronic component, it is preferable that the thickness of the raised portion of the internal electrode layer is twice or less the thickness of the internal electrode layer in other portions.

【0015】内部電極の隆起部の厚みがそれ以外の部分
における内部電極層の厚みの2倍以下であれば、弱還元
雰囲気を用いた酸化処理による酸素の拡散を高めること
ができるとともに、内部電極層の平坦度を保持できる。
If the thickness of the raised portion of the internal electrode is not more than twice the thickness of the internal electrode layer in the other portions, the diffusion of oxygen by the oxidation treatment using a weak reducing atmosphere can be enhanced, and the internal electrode can be enhanced. The flatness of the layer can be maintained.

【0016】上記積層型電子部品は、空洞の最大径が1
0μm以下であることが望ましい。内部電極層に形成し
た空洞の最大径が10μm以下であれば、空洞を形成し
て、内部電極層の有効面積が減少したことによる静電容
量の低下を軽減できるとともに、空洞が、脱バイ時の揮
発成分の蒸発を促し、さらに、弱還元雰囲気による誘電
体磁器の酸化を高めることができる。
In the above-mentioned laminated electronic component, the maximum diameter of the cavity is 1
It is desirable that the thickness be 0 μm or less. If the maximum diameter of the cavity formed in the internal electrode layer is 10 μm or less, a decrease in capacitance due to a decrease in the effective area of the internal electrode layer can be reduced by forming the cavity, and the cavity can be removed at the time of debuying. And promotes evaporation of volatile components, and further enhances oxidation of the dielectric porcelain by the weak reducing atmosphere.

【0017】上記積層型電子部品では、空洞に露出した
誘電体層の露出面が、空洞の内部に向けて突出している
ことが望ましい。空洞に露出した誘電体層が、内部電極
層に形成した空洞に向かって、せり出すことによって、
内部電極層と誘電体層との接合端における接合面積を大
きくできるため、内部電極層と誘電体層との接合強度を
高めることができる。
In the multilayer electronic component, it is desirable that the exposed surface of the dielectric layer exposed to the cavity protrudes toward the inside of the cavity. The dielectric layer exposed in the cavity protrudes toward the cavity formed in the internal electrode layer,
Since the bonding area at the bonding end between the internal electrode layer and the dielectric layer can be increased, the bonding strength between the internal electrode layer and the dielectric layer can be increased.

【0018】上記積層型電子部品は、内部電極層に形成
された隆起部以外の内部電極層の厚みが2μm以下であ
る場合に好適に用いることができる。この場合、内部電
極層に形成した空洞の周囲に、内部電極層の充填密度の
低い部分が形成されるために、内部電極層を2μm以下
に薄層化しても、弱還元雰囲気処理において、酸素の拡
散を高めることができる。
The above-mentioned laminated electronic component can be suitably used when the thickness of the internal electrode layer other than the raised portions formed on the internal electrode layer is 2 μm or less. In this case, a portion having a low filling density of the internal electrode layer is formed around the cavity formed in the internal electrode layer. Can increase the diffusion.

【0019】本発明の上記導電性ペーストは、金属粒子
と、脂肪族炭化水素と高級アルコールとの混合物からな
る有機溶剤と、該有機溶剤に対して可溶性のエチルセル
ロースからなる有機粘結剤と、該有機溶剤に対して難溶
解性のエポキシ樹脂からなる有機粘結剤とを含有するも
のである。
The conductive paste of the present invention comprises: a metal particle; an organic solvent comprising a mixture of an aliphatic hydrocarbon and a higher alcohol; an organic binder comprising ethyl cellulose soluble in the organic solvent; And an organic binder made of an epoxy resin that is hardly soluble in an organic solvent.

【0020】本発明では、導電性ペーストに用いている
有機溶剤に溶解して、導電性ペーストの粘度特性、印刷
性、乾燥性、および作業性を確保するために必要な有機
粘結剤と、前記有機溶剤に対して難溶解性の有機粘結剤
を含有することにより、前記導電性ペーストを誘電体グ
リーンシートに塗布し、導電性ペーストに含まれる有機
溶剤を乾燥させると、誘電体グリーンシートに塗布した
内部電極パターンに貫通孔が形成され、該内部電極パタ
ーンに、隆起部が形成される。
In the present invention, an organic binder which is dissolved in an organic solvent used for the conductive paste to secure viscosity characteristics, printability, drying properties and workability of the conductive paste, By containing an organic binder that is hardly soluble in the organic solvent, the conductive paste is applied to a dielectric green sheet, and the organic solvent contained in the conductive paste is dried. A through-hole is formed in the internal electrode pattern applied to the substrate, and a protrusion is formed in the internal electrode pattern.

【0021】[0021]

【発明の実施の形態】本発明の積層型電子部品を、例え
ば、積層セラミックコンデンサを例にして説明する。本
発明の積層セラミックコンデンサは、図1に示すよう
に、電子部品本体11の両端部に外部電極13を形成し
て構成されている。電子部品本体11は、内部電極層1
5と誘電体層17を交互に積層してなる容量部19の積
層方向の両面に、誘電体層17と同一材料からなる絶縁
層21を形成して構成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer electronic component according to the present invention will be described with reference to a multilayer ceramic capacitor as an example. As shown in FIG. 1, the multilayer ceramic capacitor of the present invention is configured by forming external electrodes 13 on both ends of an electronic component body 11. The electronic component body 11 includes the internal electrode layer 1
An insulating layer 21 made of the same material as that of the dielectric layer 17 is formed on both sides in the stacking direction of the capacitance section 19 in which the dielectric layers 5 and the dielectric layers 17 are alternately stacked.

【0022】また、図2に示すように、誘電体層17と
交互に積層された内部電極層15には、その厚み方向に
貫通孔が形成されて空洞25とされ、該空洞25の周囲
における内部電極層15には隆起部27が形成され、こ
の隆起部27以外の部分の内部電極層15よりも厚くな
っている。そして、空洞25に向かって、誘電体層17
がせり出すことによって、空洞25の周縁に内部電極層
15と誘電体層17とが接合した接合端29が形成され
ている。
As shown in FIG. 2, the internal electrode layers 15 alternately stacked with the dielectric layers 17 are formed with through holes in the thickness direction to form cavities 25. A raised portion 27 is formed in the internal electrode layer 15, and is thicker than the internal electrode layer 15 in a portion other than the raised portion 27. Then, toward the cavity 25, the dielectric layer 17
By protruding, a joint end 29 where the internal electrode layer 15 and the dielectric layer 17 are joined is formed on the periphery of the cavity 25.

【0023】前記隆起部27の厚みt1は、該隆起部2
7以外の内部電極層15の厚みt2の2倍以下が望まし
い。隆起部27の厚みt1が、内部電極層15の厚みt
2の2倍よりも厚い場合には、内部電極層15および誘
電体層17の凹凸が大きくなり、空洞25の近傍に大き
な空隙ができるために、内部電極層15と誘電体層17
との接合強度が弱くなり、また、隆起部27が薄層化し
た誘電体層17を圧縮し、ショートの原因となりやす
い。このような理由から、隆起部27の厚みt1は、内
部電極層15の1.2〜1.8倍が望ましい。
The thickness t1 of the raised portion 27 is
The thickness t2 of the internal electrode layer 15 other than 7 is desirably twice or less. The thickness t1 of the raised portion 27 is equal to the thickness t of the internal electrode layer 15.
When the thickness is larger than twice the thickness of the internal electrode layer 15 and the dielectric layer 17, the unevenness of the internal electrode layer 15 and the dielectric layer 17 increases, and a large gap is formed near the cavity 25.
In this case, the strength of the joint is weakened, and the protruding portion 27 compresses the thinned dielectric layer 17 to easily cause a short circuit. For this reason, the thickness t1 of the raised portion 27 is desirably 1.2 to 1.8 times the internal electrode layer 15.

【0024】また、空洞25の周囲における内部電極層
15に形成された内部電極層15の隆起部27は、金属
粒子の充填密度が低くなっており、本焼成後に行う弱還
元雰囲気による酸化処理の酸素の拡散を高めることがで
き、酸化処理後には、内部電極層15を構成するNi金
属が酸化するために、体積が膨張し、且つ、誘電体層1
7のセラミックスと固溶して接合することができる。
The protruding portion 27 of the internal electrode layer 15 formed around the cavity 25 around the cavity 25 has a low packing density of metal particles, and is subjected to oxidation treatment in a weak reducing atmosphere performed after the main firing. The diffusion of oxygen can be increased, and after the oxidation treatment, the Ni metal constituting the internal electrode layer 15 is oxidized, so that the volume expands and the dielectric layer 1
7 and can be joined by solid solution.

【0025】また、空洞25の最大径Rは10μm以下
とされており、その最大径Rが10μmよりも大きい場
合には、内部電極層15の上下層に位置する誘電体層1
7同士が空洞25の内部で接着し、空洞25が形成され
ないばかりか、内部電極層15の有効面積が減少するこ
とにより静電容量が低下する。したがって、内部電極層
15の有効面積の減少を軽減し、脱バイ性や酸素の拡散
を促進するために、空洞25の最大径は、特には、2〜
10μmが望ましい。
The maximum diameter R of the cavity 25 is set to 10 μm or less, and when the maximum diameter R is larger than 10 μm, the dielectric layers 1 located above and below the internal electrode layer 15
7 adhere to each other inside the cavity 25, and not only the cavity 25 is not formed, but also the capacitance decreases due to the decrease in the effective area of the internal electrode layer 15. Therefore, in order to reduce the decrease in the effective area of the internal electrode layer 15 and promote debuoyability and diffusion of oxygen, the maximum diameter of the cavity 25 is preferably 2 to 2.
10 μm is desirable.

【0026】また、空洞25に露出した誘電体層17の
露出面が、空洞25の内部に向けて突出することによ
り、内部電極層15と誘電体層17との接合面積を大き
くでき、このため接合強度を高めることができる。
Further, since the exposed surface of the dielectric layer 17 exposed to the cavity 25 protrudes toward the inside of the cavity 25, the bonding area between the internal electrode layer 15 and the dielectric layer 17 can be increased. The joining strength can be increased.

【0027】本発明の積層型電子部品において、内部電
極層15の厚みは2μm以下、特には、1.8μm以下
とされており、その厚み差は、0.2μm以内である場
合において好適に用いられる。
In the multilayer electronic component of the present invention, the thickness of the internal electrode layer 15 is 2 μm or less, particularly 1.8 μm or less, and the thickness difference is preferably used when the thickness difference is within 0.2 μm. Can be

【0028】この場合、内部電極層15に形成された空
洞25やその周りの隆起部27により、内部電極層15
の薄層化のために緻密化した積層成形体や磁器において
も、それらの内部にガス流路を形成することができ、脱
バイによるクラックやデラミネーションの発生を防止
し、本焼成後に行う弱還元雰囲気による酸化処理の効果
を高めることができる。内部電極層15の厚みが2μm
よりも大きい場合には、空洞25の周囲における内部電
極層15からなる隆起部27が厚くなり、誘電体層17
に突入するため、ショートおよび絶縁抵抗不良の原因と
なる。
In this case, the cavity 25 formed in the internal electrode layer 15 and the raised portion 27 around it form the internal electrode layer 15.
Even in the case of laminated molded articles and porcelain densified for the purpose of thinning, gas channels can be formed inside them, preventing the occurrence of cracks and delamination due to de-buying, The effect of the oxidation treatment by the reducing atmosphere can be enhanced. The thickness of the internal electrode layer 15 is 2 μm
If it is larger, the ridge 27 formed of the internal electrode layer 15 around the cavity 25 becomes thicker, and the dielectric layer 17
Cause short circuit and insulation resistance failure.

【0029】誘電体層17の厚みは、3μm以下が好ま
しく、小型、大容量、および絶縁信頼性を高める上で、
特に、0.5〜2μm以下が望ましい。
The thickness of the dielectric layer 17 is preferably 3 μm or less. In order to improve the small size, large capacity, and insulation reliability,
In particular, 0.5 to 2 μm or less is desirable.

【0030】本発明の積層型電子部品では、図3に示し
ているように、誘電体層17となる誘電体グリーンシー
ト31の表面に、内部電極層15となる内部電極パター
ン33を形成し、この工程において、空洞25となる貫
通孔35、ならびに、その周りの内部電極パターン33
上には、隆起部27となる膨潤部37が形成されてい
る。
In the multilayer electronic component of the present invention, as shown in FIG. 3, an internal electrode pattern 33 to be the internal electrode layer 15 is formed on the surface of the dielectric green sheet 31 to be the dielectric layer 17. In this step, the through hole 35 serving as the cavity 25 and the internal electrode pattern 33 around the through hole 35 are formed.
A swelling portion 37 serving as the protruding portion 27 is formed on the upper portion.

【0031】内部電極パターン33に用いる導電性ペー
ストは、金属粒子と、脂肪族炭化水素と高級アルコール
との混合物からなる有機溶剤と、該有機溶剤に対して可
溶性のエチルセルロースからなる有機粘結剤と、該有機
溶剤に難溶解性のエポキシ樹脂からなる有機粘結剤とを
含有するものである。有機溶剤に対して難溶解性のエポ
キシ樹脂は、後述の実施例からも明らかなように、内部
電極パターン33に空洞25を形成するために用いられ
るものであり、導電性ペースト中の有機溶剤に難溶解性
の有機樹脂で構成される必要がある。従って、難溶解性
の有機樹脂として用いる材料は、基本的にエポキシ樹脂
を構成するビスフェノールAの官能基であるフェニル基
を有した有機樹脂であれば、他に、ポリイミド樹脂、フ
ェノール樹脂なども効果的である。
The conductive paste used for the internal electrode pattern 33 includes metal particles, an organic solvent composed of a mixture of an aliphatic hydrocarbon and a higher alcohol, and an organic binder composed of ethyl cellulose soluble in the organic solvent. And an organic binder made of an epoxy resin which is hardly soluble in the organic solvent. The epoxy resin which is hardly soluble in the organic solvent is used for forming the cavity 25 in the internal electrode pattern 33, as is clear from the examples described later. It must be made of a hardly soluble organic resin. Therefore, the material used as the hardly soluble organic resin is basically an organic resin having a phenyl group which is a functional group of bisphenol A constituting the epoxy resin, and in addition, a polyimide resin, a phenol resin, and the like are also effective. It is a target.

【0032】次に、金属粒子としては、平均粒径0.1
〜0.5μmの卑金属粒子が用いられる。卑金属として
は、Ni、Co、Cuがあり、金属の焼成温度が一般の
誘電体の焼成温度と一致する点、およびコストが安いと
いう点からNiが望ましい。
Next, the metal particles have an average particle size of 0.1.
Base metal particles of about 0.5 μm are used. Base metals include Ni, Co, and Cu. Ni is desirable because the firing temperature of the metal matches the firing temperature of general dielectrics and the cost is low.

【0033】卑金属粒子の平均粒径は0.1〜0.5μ
mの範囲が望ましい。平均粒径が0.1μm未満である
と卑金属粒子の表面が活性になるために金属粒子同士の
凝集が起こりやすくなり、金属粉末の分散性が低下した
り、金属粉末を分散するための有機粘結剤の使用量が多
くなると誘電体層17に残存する炭素量が多くなるから
である。また、焼成して積層セラミックコンデンサを作
製した後においては、金属粉末の高活性のために、過焼
結になり内部電極層15の肥大化を引き起こし、内部電
極層25のショートの原因となるおそれがある。一方、
平均粒径が0.5μmを超えると導電性ペーストを誘電
体グリーンシート31に塗布した際の表面粗さが粗くな
りやすく、また充分に緻密な電極膜が得られないからで
ある。有機粘結剤溶液との混練性を考慮すると、卑金属
の平均粒径は0.15〜0.3μmが望ましい。
The average particle size of the base metal particles is 0.1 to 0.5 μm.
The range of m is desirable. When the average particle size is less than 0.1 μm, the surface of the base metal particles becomes active, so that aggregation of the metal particles easily occurs, the dispersibility of the metal powder is reduced, and the organic viscosity for dispersing the metal powder is reduced. This is because the amount of carbon remaining in the dielectric layer 17 increases as the amount of the binder used increases. Further, after firing to produce a multilayer ceramic capacitor, the high activity of the metal powder causes oversintering, which causes the internal electrode layer 15 to be enlarged and may cause a short circuit of the internal electrode layer 25. There is. on the other hand,
If the average particle size exceeds 0.5 μm, the surface roughness when the conductive paste is applied to the dielectric green sheet 31 tends to become coarse, and a sufficiently dense electrode film cannot be obtained. In consideration of the kneadability with the organic binder solution, the average particle size of the base metal is desirably 0.15 to 0.3 μm.

【0034】また、導電性ペーストには、固形分とし
て、金属粉末以外に、内部電極パターン33の焼結性を
抑えるために微細な誘電体粉末を混合して用いることが
好ましく、内部電極層15の均一な粒子径の形成と、平
滑性を向上させるために、誘電体粉末の粒径は0.05
〜0.2μmが望ましい。
In the conductive paste, it is preferable to use a fine dielectric powder as a solid component in addition to the metal powder in order to suppress the sinterability of the internal electrode pattern 33. In order to form a uniform particle size and improve smoothness, the particle size of the dielectric powder is 0.05
0.20.2 μm is desirable.

【0035】また、導電性ペーストに含有されているエ
ポキシ樹脂は、共に含有されているエチルセルロースに
対して、0.05〜1.5重量%が望ましい。0.05
重量%より少ない場合には、内部電極パターン33に貫
通孔35を形成することが困難となり、1.5重量%よ
り多い場合には、導電性ペーストの分散性が低下し、エ
ポキシ樹脂の凝集体が形成されるため、均一な内部電極
パターン33が形成できなくなる。
The content of the epoxy resin contained in the conductive paste is desirably 0.05 to 1.5% by weight based on the content of the ethyl cellulose. 0.05
If the amount is less than 1.5% by weight, it is difficult to form the through holes 35 in the internal electrode pattern 33. If the amount is more than 1.5% by weight, the dispersibility of the conductive paste is reduced, and the epoxy resin aggregates are reduced. Is formed, so that a uniform internal electrode pattern 33 cannot be formed.

【0036】この場合、導電性ペーストに用いている有
機溶剤に溶解して、導電性ペーストの粘度特性、印刷
性、乾燥性、および作業性を確保するために必要なエチ
ルセルロースと、前記有機溶剤に難溶解性のエポキシ樹
脂を含有することにより、前記導電性ペーストを誘電体
グリーンシート31に塗布し、導電性ペーストに含まれ
る有機溶剤が乾燥した直後に、図3に示したように、誘
電体グリーンシート31に塗布して形成した内部電極パ
ターン33の面内に、内部電極パターン33よりも厚い
内部電極パターン33からなる膨潤部37を形成するこ
とができる。
In this case, ethyl cellulose, which is dissolved in the organic solvent used for the conductive paste to secure the viscosity characteristics, printability, drying properties and workability of the conductive paste, is added to the organic solvent. By containing the insoluble epoxy resin, the conductive paste is applied to the dielectric green sheet 31, and immediately after the organic solvent contained in the conductive paste is dried, as shown in FIG. A swollen portion 37 made of the internal electrode pattern 33 thicker than the internal electrode pattern 33 can be formed in the plane of the internal electrode pattern 33 formed by applying to the green sheet 31.

【0037】本発明の積層型電子部品の製法について具
体例を示す。先ず、誘電体層17となる厚さ1.5〜
2.5μmの誘電体グリーンシート31をスリップキャ
スト法を用いて作製する。スリップキャスト法の具体的
な方法としては、引き上げ法、ドクターブレード法、リ
バースロールコーター法、グラビアコータ法、スクリー
ン印刷法、グラビア印刷法およびダイコーター法を用い
ることができる。この誘電体グリーンシートは、例え
ば、耐還元性を有するBaTiO3−MnO−MgO−
23を主体とする原料粉末を用いて形成することがで
き、主原料のBaTiO3粉末の合成法は、固相法、液
相法(蓚酸塩を経過する方法等)、水熱合成法がある
が、そのうち粒度分布が狭く、結晶性が高いという理由
から水熱合成法が望ましい。そして、BaTiO3粉末
の平均粒径は1.7〜6.6(m2/g)が好ましい。
Specific examples of the method for producing the multilayer electronic component of the present invention will be described. First, the dielectric layer 17 has a thickness of 1.5 to
A 2.5 μm dielectric green sheet 31 is produced by using a slip casting method. Specific examples of the slip casting method include a pulling method, a doctor blade method, a reverse roll coater method, a gravure coater method, a screen printing method, a gravure printing method, and a die coater method. This dielectric green sheet is made of, for example, BaTiO 3 —MnO—MgO—
It can be formed by using a raw material powder mainly composed of Y 2 O 3 , and the main raw material BaTiO 3 powder can be synthesized by a solid-phase method, a liquid-phase method (such as a method passing through an oxalate), or a hydrothermal synthesis. The hydrothermal synthesis method is preferable because of its narrow particle size distribution and high crystallinity. The average particle diameter of the BaTiO 3 powder is preferably 1.7 to 6.6 (m 2 / g).

【0038】次に、その誘電体グリーンシート31に、
本発明の導電性ペーストを厚さ0.2〜2μmの内部電
極層パターン33を塗布し、これを乾燥させる。この工
程において、以下のようにして、貫通孔35を形成する
ことができる。
Next, the dielectric green sheet 31
The conductive paste of the present invention is coated with an internal electrode layer pattern 33 having a thickness of 0.2 to 2 μm, and dried. In this step, the through hole 35 can be formed as follows.

【0039】誘電体グリーンシート31上に塗布された
導電性ペーストは、乾燥処理直後から有機溶剤が蒸発し
始め、これに伴い、導電性ペースト中に含まれる金属や
誘電体粉末などの固形分がエポキシ樹脂とともに、環状
に凝集し、環の内側には有機溶剤のみが残る。その後、
環状に凝集したエポキシ樹脂が有機溶剤を吸収して、膨
潤することにより、内部電極パターン33からなる膨潤
部37が形成される。こうして形成された膨潤部37の
最大径は2〜10μmである。
In the conductive paste applied on the dielectric green sheet 31, the organic solvent starts to evaporate immediately after the drying process, and as a result, solids such as metal and dielectric powder contained in the conductive paste are reduced. Together with the epoxy resin, it coagulates cyclically, leaving only the organic solvent inside the ring. afterwards,
The ring-shaped agglomerated epoxy resin absorbs the organic solvent and swells, thereby forming a swelling portion 37 including the internal electrode pattern 33. The maximum diameter of the swelling portion 37 thus formed is 2 to 10 μm.

【0040】次に、導電性ペーストが塗布された誘電体
グリーンシート31を複数枚積層し、温度25〜80
℃、圧力4〜40kgf/cm2で、第1回目の積層を
行い、仮積層成形体を形成する。この時、積層された誘
電体グリーンシート31は完全に密着されていない状態
であり、次の第2回目の積層時に充分な脱気ができるだ
けの隙間を残している。これは、エポキシ樹脂が高いガ
ラス転移点Tg(120℃)を有するため、25〜80
℃での加熱加圧時には可塑化しないためである。
Next, a plurality of dielectric green sheets 31 to which the conductive paste is applied are laminated, and the temperature is 25 to 80.
The first lamination is performed at a temperature of 4 ° C. and a pressure of 4 to 40 kgf / cm 2 to form a temporarily laminated molded body. At this time, the laminated dielectric green sheets 31 are not completely adhered, and a gap is left for sufficient degassing at the next second lamination. This is because the epoxy resin has a high glass transition point Tg (120 ° C.),
This is because plasticization does not occur at the time of heating and pressurizing at ° C.

【0041】次に、この仮積層成形体を温度90〜13
0℃、圧力100〜300kgf/cm2で第2回目の
積層プレスを行い、完全に密着させて積層成形体を得
る。
Next, this temporarily laminated molded body was heated to a temperature of 90 to 13 ° C.
A second laminating press is performed at 0 ° C. and a pressure of 100 to 300 kgf / cm 2 to completely adhere to each other to obtain a laminated molded body.

【0042】ここで、積層した誘電体グリーンシート3
1の断面は内部電極パターン33の面内に形成された貫
通孔35に、このプレス工程において、内部電極パター
ン33の上下に積層した誘電体グリーンシート31の可
塑化が起こり、誘電体グリーンシート31が貫通孔35
に入り込み、内部電極パターン33と誘電体グリーンシ
ート31とを密着して積層体を形成する。
Here, the laminated dielectric green sheets 3
In the cross section of No. 1, plasticizing of the dielectric green sheets 31 stacked above and below the internal electrode patterns 33 occurs in the through holes 35 formed in the plane of the internal electrode patterns 33 in the pressing step, and the dielectric green sheets 31 are formed. Is through hole 35
Then, the internal electrode pattern 33 and the dielectric green sheet 31 are brought into close contact with each other to form a laminate.

【0043】これは、有機粘結剤のガラス転移点Tgよ
りも高い温度に加熱し、さらに圧力を印加することによ
って、誘電体グリーンシート31同士を完全に接着し、
さらに、誘電体グリーンシート31の一部を貫通孔35
に向かって突出させることができる。
This is because the dielectric green sheets 31 are completely adhered to each other by heating to a temperature higher than the glass transition point Tg of the organic binder and further applying pressure.
Further, a portion of the dielectric green sheet 31 is
Can be protruded toward.

【0044】次に、この積層成形体を格子状に切断し
て、電子部品本体11の成形体を得る。この成形体の両
端面には、内部電極層15となる内部電極パターン33
の一端が交互に露出している。
Next, the laminated molded body is cut into a lattice to obtain a molded body of the electronic component body 11. Internal electrode patterns 33 to be the internal electrode layers 15 are provided on both end surfaces of the molded body.
Are alternately exposed.

【0045】次に、この電子部品本体11の成形体を大
気中で250〜300℃または酸素分圧0.1〜1Pa
の低酸素雰囲気中500〜800℃で脱バイした後、非
酸化性雰囲気中、1200〜1300℃で2〜3時間焼
成する。さらに、所望により、酸素分圧が0.1〜10
-4Pa程度の低酸素分圧下、900〜1100℃で5〜
15時間再酸化処理を施すことにより還元された電子部
品本体11が酸化されることにより、高い静電容量と絶
縁特性を有する電子部品本体11を得ることができる。
Next, the molded body of the electronic component body 11 is placed in the atmosphere at 250 to 300 ° C. or an oxygen partial pressure of 0.1 to 1 Pa.
And then firing at 1200 to 1300 ° C. for 2 to 3 hours in a non-oxidizing atmosphere. Further, if desired, the oxygen partial pressure is 0.1 to 10
-4 Pa as low oxygen partial pressure, 5 at 900 to 1100 ° C.
By performing the reoxidation treatment for 15 hours, the reduced electronic component body 11 is oxidized, so that the electronic component body 11 having high capacitance and insulating properties can be obtained.

【0046】最後に、得られた電子部品本体11に対
し、各端面にCuペーストを塗布し、Ni/Snメッキ
を施し、内部電極層15と電気的に接続された外部電極
13を形成して積層セラミックコンデンサを作製する。
Finally, a Cu paste is applied to each end face of the obtained electronic component body 11 and Ni / Sn plating is applied to form an external electrode 13 electrically connected to the internal electrode layer 15. A multilayer ceramic capacitor is manufactured.

【0047】以上のように構成された導電性ペーストを
用いることにより、内部電極層15に空洞25を形成
し、さらに、空洞25の周囲に内部電極層15からなる
隆起部27を形成することにより、高積層した積層セラ
ミックコンデンサの脱バイ性を改善し、クラックやデラ
ミネーションを抑えることができる。また、本焼成後に
行う弱還元雰囲気処理による内部電極層表面の酸化膜の
形成および誘電体磁器中への酸素の導入を高めることに
より、内部電極層と誘電体層との接合強度を高め、高容
量、高絶縁性の積層コンデンサを作製することができ
る。
By using the conductive paste configured as described above, a cavity 25 is formed in the internal electrode layer 15, and a raised portion 27 made of the internal electrode layer 15 is formed around the cavity 25. In addition, it is possible to improve the de-builtability of a multilayer ceramic capacitor having a high lamination, and to suppress cracks and delamination. In addition, by increasing the formation of an oxide film on the surface of the internal electrode layer and the introduction of oxygen into the dielectric porcelain by the weak reducing atmosphere treatment performed after the main firing, the bonding strength between the internal electrode layer and the dielectric layer is increased, and A multilayer capacitor having high capacity and high insulation can be manufactured.

【0048】[0048]

【実施例】積層型電子部品の一つである積層セラミック
コンデンサを以下のようにして作製した。先ず、BaT
iO399.5モル%と MnO0.5モル%とからなる
組成物100モル%に対して、Y、Mgの各酸化物を所
定量配合し、ZrO2ボールを用いたボールミルにて湿
式粉砕した。次に、ポリビニルブチラール系の有機粘結
剤、フタル酸エステル系の可塑剤、分散剤、およびトル
エン溶媒を所定量混合し、振動ミルを用いて、粉砕、混
練し、スラリーを調製した後、ダイコーターにより、ポ
リエステルより成る帯状のキャリアフィルム上に厚み
2.5μmの誘電体グリーンシートを作製した。
EXAMPLE A multilayer ceramic capacitor, which is one of multilayer electronic components, was manufactured as follows. First, BaT
A predetermined amount of each of the oxides of Y and Mg was mixed with 100 mol% of a composition composed of 99.5 mol% of iO 3 and 0.5 mol% of MnO, and wet-pulverized by a ball mill using ZrO 2 balls. . Next, a predetermined amount of a polyvinyl butyral-based organic binder, a phthalate-based plasticizer, a dispersant, and a toluene solvent are mixed and crushed and kneaded using a vibration mill to prepare a slurry. Then, a 2.5 μm-thick dielectric green sheet was formed on a belt-shaped carrier film made of polyester.

【0049】次に、平均粒径0.25μmのNi粉末7
7.35重量%、共材として、誘電体セラミック層の構
成材料である平均粒径0.15μmのBaTiO3を1
7.55重量%、およびエチルセルロース5.1重量%
からなる混合物に対し、エポキシ樹脂を表1に示す量だ
け加えて、全量が100重量%になるように調製し、こ
の混合物に対して、溶媒としてデシルアルコールを加え
て、3本ロールで混練して導電性ペーストを作製した。
Next, Ni powder 7 having an average particle size of 0.25 μm
7.35% by weight, as a co-material, 1 of BaTiO 3 having an average particle size of 0.15 μm, which is a constituent material of the dielectric ceramic layer,
7.55% by weight and ethyl cellulose 5.1% by weight
Was added to the mixture consisting of the epoxy resin in the amount shown in Table 1 to prepare a total amount of 100% by weight. To this mixture, decyl alcohol was added as a solvent, and the mixture was kneaded with three rolls. Thus, a conductive paste was prepared.

【0050】次に、得られた誘電体グリーンシート31
の一方主面に、スクリーン印刷装置を用いて、上記した
導電性ペーストを内部電極パターン33上に厚さ1.2
μmになるように印刷し、これを乾燥させた。この場
合、誘電体グリーンシート31に印刷して形成された内
部電極パターン33の面内に、エポキシ樹脂が環状に凝
集して膨潤部37が形成され、最大径が1〜10μmの
貫通孔35を形成した。
Next, the obtained dielectric green sheet 31
Using a screen printing device, apply the conductive paste described above on the internal electrode pattern 33 to a thickness of 1.2
It was printed to a thickness of μm and dried. In this case, in the plane of the internal electrode pattern 33 formed by printing on the dielectric green sheet 31, the swelling portion 37 is formed by agglomeration of the epoxy resin in a ring shape, and a through hole 35 having a maximum diameter of 1 to 10 μm is formed. Formed.

【0051】次に、導電性ペーストを塗布した誘電体シ
ートを400枚積層し、温度55℃、圧力10kgf/
cm2で、第1回目の積層を行い、仮積層成形体を形成
した。この条件で作製した仮積層成形体は、誘電体グリ
ーンシート31が完全に密着されていない状態であり、
次の第2回目の積層プレス時に充分な脱気ができるだけ
の隙間を残しておいた。
Next, 400 dielectric sheets to which the conductive paste was applied were laminated, and a temperature of 55 ° C. and a pressure of 10 kgf /
At 1 cm 2 , the first lamination was performed to form a temporary laminated molded body. The provisional laminate formed under these conditions is in a state where the dielectric green sheet 31 is not completely adhered,
At the time of the next second lamination press, a gap was left for sufficient degassing.

【0052】次に、この仮積層成形体を温度100℃、
圧力200kgf/cm2で第2回目の積層プレスを行
い、内部電極パターン33を塗布した誘電体グリーンシ
ート31およびその上下の誘電体グリーンシート31と
同一材料からなるグリーンシートを積層して完全に密着
させて積層成形体を得た。
Next, the temporary laminated molded body was heated at a temperature of 100 ° C.
A second laminating press is performed at a pressure of 200 kgf / cm 2 , and the dielectric green sheet 31 coated with the internal electrode pattern 33 and the green sheets made of the same material as the dielectric green sheet 31 above and below the dielectric green sheet 31 are completely adhered. Thus, a laminated molded product was obtained.

【0053】この積層プレス工程において、積層した誘
電体グリーンシート31に塗布した内部電極パターン3
3の面内に形成された空洞25は、空隙を残しつつ、空
洞25内に誘電体グリーンシート31の一部が湾曲して
入り込んだ形状となっていた。
In this lamination pressing step, the internal electrode patterns 3 applied to the laminated dielectric green sheets 31
The cavity 25 formed in the plane of No. 3 had a shape in which a part of the dielectric green sheet 31 was curved and entered into the cavity 25 while leaving a gap.

【0054】次に、この積層成形体を格子状に切断し
て、電子部品本体11の成形体を得た。この積層成形体
の両端面には、内部電極層15の電極パターンの一端が
交互に露出していた。
Next, the laminated molded body was cut into a lattice to obtain a molded body of the electronic component body 11. One end of the electrode pattern of the internal electrode layer 15 was exposed alternately on both end surfaces of the laminated molded body.

【0055】次に、この電子部品本体11の成形体を大
気中300℃または酸素分圧0.1〜1Paの低酸素雰
囲気中500℃で脱バイした後、酸素分圧10-7Paの
非酸化性雰囲気中1300℃で2時間焼成し、さらに、
酸素分圧が0.01Paの低酸素分圧下1000℃で1
0時間の再酸化処理を施し、電子部品本体11を得た。
Next, after removing the molded body of the electronic component body 11 at 300 ° C. in the atmosphere or at 500 ° C. in a low oxygen atmosphere having an oxygen partial pressure of 0.1 to 1 Pa, a non-pressurized product having an oxygen partial pressure of 10 −7 Pa Firing at 1300 ° C. for 2 hours in an oxidizing atmosphere;
1 at 1000 ° C under low oxygen partial pressure of 0.01 Pa
The electronic component body 11 was obtained by performing a reoxidation treatment for 0 hour.

【0056】最後に、得られた電子部品本体11に対
し、各端面にガラス粉末を含んだCuペーストを塗布し
た後、還元雰囲気中、900℃で焼き付けを行った。そ
の後、NiおよびSnメッキを施し、内部電極層15と
電気的に接続された外部電極13を形成して積層セラミ
ックコンデンサを作製した。
Finally, a Cu paste containing glass powder was applied to each end face of the obtained electronic component body 11, and then baked at 900 ° C. in a reducing atmosphere. Thereafter, Ni and Sn plating were performed to form external electrodes 13 electrically connected to the internal electrode layers 15 to produce a multilayer ceramic capacitor.

【0057】このようにして得られた積層セラミックコ
ンデンサの外形寸法は、幅1.25mm、長さ2.0m
m、厚さ1.25mmであり、内部電極層15間に介在
する誘電体セラミックス層の厚みは2μmであった。
The external dimensions of the multilayer ceramic capacitor thus obtained are 1.25 mm in width and 2.0 m in length.
m, the thickness was 1.25 mm, and the thickness of the dielectric ceramic layer interposed between the internal electrode layers 15 was 2 μm.

【0058】焼成後に、得られた積層セラミックコンデ
ンサについて、1000個の試料を光学式顕微鏡にて観
察し、クラックの有無を検査した。クラックが生じた磁
器の個数を表1に示す。また、上記のようにして得られ
た積層セラミックコンデンサを用いて、耐熱衝撃性試験
を行った。試験内容はJIS規格に基づいて行った。試
料数300個について温度(ΔT=340℃)のときの
クラックの個数を表1に示す。内部電極層15内に形成
した空洞25の最大径は、試料を破断し走査電子顕微鏡
観察により評価した。静電容量は周波数1kHz、1V
rmsの条件で測定した。その結果を表1に示す
After firing, 1000 samples of the obtained multilayer ceramic capacitor were observed under an optical microscope to check for cracks. Table 1 shows the number of cracked porcelains. Further, a thermal shock resistance test was performed using the multilayer ceramic capacitor obtained as described above. The test was performed based on JIS standards. Table 1 shows the number of cracks at a temperature (ΔT = 340 ° C.) for 300 samples. The maximum diameter of the cavity 25 formed in the internal electrode layer 15 was evaluated by fracturing the sample and observing with a scanning electron microscope. Capacitance is 1kHz, 1V
It was measured under the condition of rms. The results are shown in Table 1.

【0059】[0059]

【表1】 [Table 1]

【0060】表1の結果から明らかなように、導電性ペ
ーストに含まれる有機粘結剤として、エポキシ樹脂を表
1に示す適正な添加量に調整した試料No.2〜8で
は、適正な大きさの空洞25が形成されたために、焼成
後のクラックやΔTクラックが無く、静電容量が9.1
1μF以上と高く、誘電体層を薄層化してもデラミネー
ションやクラックが発生することなく小型高容量の積層
セラミックコンデンサを作製することができた。
As is clear from the results in Table 1, as an organic binder contained in the conductive paste, the epoxy resin was adjusted to an appropriate addition amount shown in Table 1 for sample No. 1. In Nos. 2 to 8, since the cavity 25 having an appropriate size was formed, there were no cracks or ΔT cracks after firing, and the capacitance was 9.1.
It was as high as 1 μF or more, and a multilayer ceramic capacitor with a small size and a high capacitance could be manufactured without delamination or cracking even if the dielectric layer was made thin.

【0061】一方、エポキシ樹脂を添加していない試料
No.1では、9.81μFの高い静電容量を示し、焼
成後のクラックは認められなかったが、340℃での熱
衝撃試験(ΔT)において、クラックの発生が300個
中2個認められた。
On the other hand, the sample No. Sample No. 1 showed a high capacitance of 9.81 μF and no cracks were observed after firing, but in a thermal shock test (ΔT) at 340 ° C., two out of 300 cracks were found.

【0062】[0062]

【発明の効果】以上詳述したとおり、本発明によれば、
内部電極層を形成するための導電性ペースト中に、有機
溶剤に対して可溶性のエチルセルロースと、前記有機溶
剤に対して難溶解性のエポキシ樹脂とを混合した粘結剤
とを含有することにより、誘電体グリーンシートに塗布
した内部電極パターンに空洞となる貫通孔と、該内部電
極パターンの周りに隆起部となる膨潤部を形成すること
によって、積層型電子部品のクラックやデラミネーショ
ンの発生を防止し、例えば、高容量化した積層セラミッ
クコンデンサの静電容量および絶縁抵抗の向上を図るこ
とができる。
As described in detail above, according to the present invention,
In the conductive paste for forming the internal electrode layer, by containing ethyl cellulose soluble in an organic solvent and a binder mixed with an epoxy resin that is hardly soluble in the organic solvent, Prevents cracks and delamination of laminated electronic components by forming through holes that become cavities in the internal electrode pattern applied to the dielectric green sheet and swelling portions that become ridges around the internal electrode pattern However, for example, it is possible to improve the capacitance and the insulation resistance of the multilayer ceramic capacitor having a higher capacitance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の積層型電子部品の概略断面図を示す。FIG. 1 is a schematic sectional view of a multilayer electronic component of the present invention.

【図2】図1の一部を拡大して示す断面図である。FIG. 2 is an enlarged sectional view showing a part of FIG. 1;

【図3】本発明の導電性ペーストを用いて、誘電体グリ
ーンシート上に貫通孔を有する内部電極パターンを形成
した状態を示す断面図である。
FIG. 3 is a cross-sectional view showing a state in which an internal electrode pattern having a through hole is formed on a dielectric green sheet using the conductive paste of the present invention.

【図4】(a)は従来の積層型電子部品の積層成形体の
内部構造を示すための断面図、(b)は従来の積層型電
子部品の内部構造を示すための断面図である。
FIG. 4A is a cross-sectional view showing an internal structure of a conventional multilayer molded product of a multilayer electronic component, and FIG. 4B is a cross-sectional view showing an internal structure of a conventional multilayer electronic component.

【符号の説明】[Explanation of symbols]

15 内部電極層17 誘電体層25 空洞 27 隆起部 29 接合端 31 誘電体グリーンシート 33 内部電極パターン 35 貫通孔 37 膨潤部 15 Internal Electrode Layer 17 Dielectric Layer 25 Cavity 27 Raised Part 29 Joint End 31 Dielectric Green Sheet 33 Internal Electrode Pattern 35 Through Hole 37 Swelling Part

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】誘電体層と内部電極層とを交互に積層して
なる積層型電子部品において、前記内部電極層の厚み方
向に貫通孔が形成され、前記内部電極層を挟持した誘電
体層が前記貫通孔内に露出して空洞が形成され、該空洞
の周囲における前記内部電極層に隆起部が形成されてい
ることを特徴とする積層型電子部品。
1. A laminated electronic component in which dielectric layers and internal electrode layers are alternately laminated, wherein a through hole is formed in a thickness direction of the internal electrode layer, and the dielectric layer sandwiches the internal electrode layer. Wherein a cavity is formed by being exposed in the through hole, and a protrusion is formed in the internal electrode layer around the cavity.
【請求項2】内部電極層の隆起部の厚みが、それ以外の
部分における内部電極層の厚みの2倍以下であることを
特徴とする請求項1記載の積層型電子部品。
2. The multilayer electronic component according to claim 1, wherein the thickness of the raised portion of the internal electrode layer is not more than twice the thickness of the internal electrode layer in other portions.
【請求項3】空洞の最大径が10μm以下であることを
特徴とする請求項1または2記載の積層型電子部品。
3. The multilayer electronic component according to claim 1, wherein the maximum diameter of the cavity is 10 μm or less.
【請求項4】空洞に露出した誘電体層の露出面が、前記
空洞の内部に向けて突出していることを特徴とする請求
項1乃至3のうちいずれかに記載の積層型電子部品。
4. The multilayer electronic component according to claim 1, wherein an exposed surface of the dielectric layer exposed to the cavity protrudes toward the inside of the cavity.
【請求項5】内部電極層の隆起部以外の内部電極層の厚
みが2μm以下であることを特徴とする請求項1乃至4
のうちいずれかに記載の積層型電子部品。
5. The internal electrode layer other than the raised portion of the internal electrode layer has a thickness of 2 μm or less.
The multilayer electronic component according to any one of the above.
【請求項6】金属粒子と、脂肪族炭化水素と高級アルコ
ールとの混合物からなる有機溶剤と、該有機溶剤に対し
て可溶性のエチルセルロースからなる有機粘結剤と、該
有機溶剤に対して難溶解性のエポキシ樹脂からなる有機
粘結剤とを含有することを特徴とする導電性ペースト。
6. An organic solvent composed of a mixture of metal particles, an aliphatic hydrocarbon and a higher alcohol, an organic binder composed of ethyl cellulose soluble in the organic solvent, and hardly soluble in the organic solvent. An electrically conductive paste comprising an organic binder made of a conductive epoxy resin.
JP2000261832A 2000-08-30 2000-08-30 Laminated electronic component and conductive paste Pending JP2002075771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000261832A JP2002075771A (en) 2000-08-30 2000-08-30 Laminated electronic component and conductive paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000261832A JP2002075771A (en) 2000-08-30 2000-08-30 Laminated electronic component and conductive paste

Publications (1)

Publication Number Publication Date
JP2002075771A true JP2002075771A (en) 2002-03-15

Family

ID=18749611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000261832A Pending JP2002075771A (en) 2000-08-30 2000-08-30 Laminated electronic component and conductive paste

Country Status (1)

Country Link
JP (1) JP2002075771A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336023A (en) * 2003-04-14 2004-11-25 Matsushita Electric Ind Co Ltd Method of manufacturing laminated ceramic electronic component
JP2005191050A (en) * 2003-12-24 2005-07-14 Kyocera Corp Laminated piezoelectric element, manufacturing method thereof, and ejector
JP2005285801A (en) * 2004-03-26 2005-10-13 Kyocera Corp Method of manufacturing stacked electronic component
JP2006013437A (en) * 2004-05-27 2006-01-12 Kyocera Corp Laminated piezoelectric element, its manufacturing method, and injection device using it
JP2006100754A (en) * 2004-09-30 2006-04-13 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
WO2006126562A1 (en) * 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2008004768A (en) * 2006-06-22 2008-01-10 Tdk Corp Manufacturing method of multilayer electronic component
JP2011114312A (en) * 2009-11-30 2011-06-09 Tdk Corp Thin film capacitor
JP2013157459A (en) * 2012-01-30 2013-08-15 Tdk Corp Laminated ceramic capacitor
KR20150011264A (en) * 2013-07-22 2015-01-30 삼성전기주식회사 Multilayer ceramic electronic component and method for manufacturing the same
KR20160038764A (en) * 2014-09-30 2016-04-07 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
CN115483029A (en) * 2021-06-16 2022-12-16 株式会社村田制作所 Laminated ceramic electronic component
JP2022191909A (en) * 2021-06-16 2022-12-28 株式会社村田製作所 Multilayer ceramic electronic component
WO2023243160A1 (en) * 2022-06-16 2023-12-21 株式会社村田製作所 Laminated ceramic capacitor
WO2023243159A1 (en) * 2022-06-16 2023-12-21 株式会社村田製作所 Multilayer ceramic capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326537A (en) * 1994-05-30 1995-12-12 Murata Mfg Co Ltd Production of ceramic laminated electronic component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326537A (en) * 1994-05-30 1995-12-12 Murata Mfg Co Ltd Production of ceramic laminated electronic component

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336023A (en) * 2003-04-14 2004-11-25 Matsushita Electric Ind Co Ltd Method of manufacturing laminated ceramic electronic component
JP4513388B2 (en) * 2003-04-14 2010-07-28 パナソニック株式会社 Manufacturing method of multilayer ceramic electronic component
JP2005191050A (en) * 2003-12-24 2005-07-14 Kyocera Corp Laminated piezoelectric element, manufacturing method thereof, and ejector
JP2005285801A (en) * 2004-03-26 2005-10-13 Kyocera Corp Method of manufacturing stacked electronic component
JP2006013437A (en) * 2004-05-27 2006-01-12 Kyocera Corp Laminated piezoelectric element, its manufacturing method, and injection device using it
JP2006100754A (en) * 2004-09-30 2006-04-13 Murata Mfg Co Ltd Manufacturing method of laminated ceramic electronic component
WO2006126562A1 (en) * 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
US7466538B2 (en) 2005-05-26 2008-12-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic device
KR100908984B1 (en) * 2005-05-26 2009-07-22 가부시키가이샤 무라타 세이사쿠쇼 Laminated Ceramic Electronic Components
JP2008004768A (en) * 2006-06-22 2008-01-10 Tdk Corp Manufacturing method of multilayer electronic component
JP2011114312A (en) * 2009-11-30 2011-06-09 Tdk Corp Thin film capacitor
JP2013157459A (en) * 2012-01-30 2013-08-15 Tdk Corp Laminated ceramic capacitor
KR20150011264A (en) * 2013-07-22 2015-01-30 삼성전기주식회사 Multilayer ceramic electronic component and method for manufacturing the same
KR101994719B1 (en) * 2013-07-22 2019-07-01 삼성전기주식회사 Multilayer ceramic electronic component and method for manufacturing the same
KR20160038764A (en) * 2014-09-30 2016-04-07 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
KR101717254B1 (en) 2014-09-30 2017-03-16 가부시키가이샤 무라타 세이사쿠쇼 Ceramic electronic component and manufacturing method therefor
CN115483029A (en) * 2021-06-16 2022-12-16 株式会社村田制作所 Laminated ceramic electronic component
JP2022191911A (en) * 2021-06-16 2022-12-28 株式会社村田製作所 Multilayer ceramic electronic component
JP2022191909A (en) * 2021-06-16 2022-12-28 株式会社村田製作所 Multilayer ceramic electronic component
US11908625B2 (en) 2021-06-16 2024-02-20 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7517260B2 (en) 2021-06-16 2024-07-17 株式会社村田製作所 Multilayer ceramic electronic components
WO2023243160A1 (en) * 2022-06-16 2023-12-21 株式会社村田製作所 Laminated ceramic capacitor
WO2023243159A1 (en) * 2022-06-16 2023-12-21 株式会社村田製作所 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP3527899B2 (en) Laminated electronic component and method of manufacturing the same
JP3785966B2 (en) Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component
JP2002075771A (en) Laminated electronic component and conductive paste
JP4428852B2 (en) Multilayer electronic component and manufacturing method thereof
JP2011211033A (en) Method of manufacturing laminated ceramic electronic component
JP3726035B2 (en) Manufacturing method of ceramic laminate
JPWO2004061879A1 (en) Manufacturing method of electronic component having internal electrode
JP4688326B2 (en) Ceramic laminate and manufacturing method thereof
JP3940421B2 (en) Multilayer ceramic component and manufacturing method thereof
JPH05101970A (en) Laminated porcelain capacitor and its manufacture
JP2002299145A (en) Ceramic laminate and method of manufacturing the same
JP2002329634A (en) Laminated electronic component and its manufacturing method
JP2003197459A (en) Method for manufacturing laminated electronic component
JP2004179349A (en) Laminated electronic component and its manufacturing method
JP2003045740A (en) Laminated electronic component
JP4022162B2 (en) Multilayer electronic component and manufacturing method thereof
JP2003115416A (en) Conductive paste, method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
JP2003101228A (en) Method for manufacturing ceramic laminate
JP4702972B2 (en) Multilayer electronic component and manufacturing method thereof
JP4548897B2 (en) Conductive paste, multilayer electronic component and method for producing the same
JP4626455B2 (en) Manufacturing method of multilayer electronic component
JP2007123758A (en) Manufacturing method for laminated electronic component
JP4483237B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2004179527A (en) Method of manufacturing ceramic laminate
JP2003229324A (en) Laminated ceramic capacitor and manufacturing method therefore

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727