JP2002074275A - Icカード処理装置 - Google Patents

Icカード処理装置

Info

Publication number
JP2002074275A
JP2002074275A JP2000258307A JP2000258307A JP2002074275A JP 2002074275 A JP2002074275 A JP 2002074275A JP 2000258307 A JP2000258307 A JP 2000258307A JP 2000258307 A JP2000258307 A JP 2000258307A JP 2002074275 A JP2002074275 A JP 2002074275A
Authority
JP
Japan
Prior art keywords
clock
card
information
clock value
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000258307A
Other languages
English (en)
Inventor
Yoshinori Sakurai
芳則 櫻井
Toru Iguchi
徹 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2000258307A priority Critical patent/JP2002074275A/ja
Publication of JP2002074275A publication Critical patent/JP2002074275A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】処理時間が短くかつクロックの過供給の問題を
防止したICカード処理装置を提供すること 【解決手段】本発明にかかる発明に係るICカード処理
装置は、コンピュータ3及びICカード2に接続される
とともに、このICカード2に対してクロック信号を供
給するICカード処理装置1であって、ICカード2か
ら送信された対応クロック情報を受信し記憶し、コンピ
ュータ3より送信されたクロック値の指示情報を受信し
記憶する。そして、記憶された対応クロック情報とクロ
ック値の指示情報とを比較し当該比較結果に基づいてI
Cカード2に供給するクロック信号のクロック値を決定
する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、ICカード処理装
置に関し、特にICカードに対してクロックを供給する
ICカード処理装置に関する。
【0002】
【従来の技術】近年、キャッシュカードやクレジットカ
ードをはじめ、様々なカードが用いられている。従来
は、これらのカードとして磁気ストライプカードが用い
られていたが、この磁気ストライプカードは、記憶容量
が小さいために機能の拡大に限界があり、またセキュリ
ティ上の問題もある。そのため、磁気ストライプカード
に比較して非常に大きな記憶容量を有し、高度なセキュ
リティ機能を有するカードとしてICカードが主流にな
りつつある。
【0003】ICカードは、通常、CPU(中央処理装
置)やメモリからなるマイクロコンピュータが埋め込ま
れている。また、ICカードに対してデータを書き込む
場合や、ICカードからデータを読み取る場合には、I
Cカードリーダライタが用いられる。このICカードリ
ーダライタは、ICカード処理装置の一種であり、IC
カード読取り・書き込み装置とも呼ばれる。ICカード
には、複数の外部端子が設けられており、それらの端子
を介して、ICカードリーダライタより当該マイクロコ
ンピュータに対しクロック信号が供給される。このIC
カードは、データ伝送速度や接点の配列形態が規格によ
り統一されている。しかし、電子マネー用のカード等で
は、セキュリティ上の観点から情報が暗号化されて記憶
されており、高速に演算する必要性があるため、高い周
波数のクロック信号に対応可能なICカードが採用され
ている。そのため、最近のICカードは、高い周波数の
クロック信号に対応したものから、低い周波数のクロッ
ク信号に対応したものまで、様々な周波数のクロック信
号に対応したものが混在している。このため、使用者
は、ICカードの種類毎に専用のICカードリーダライ
タを用意する場合があり、ICカードの普及を阻害して
いた。
【0004】この問題点を解決する手段が、特開昭61
−147386号公報において提案されている。この文
献には、異なる周波数のクロックパルスを発生するクロ
ックパルス発振手段より任意の周波数のクロックパルス
をICカードに供給し、クロックパルスに対するICカ
ードからの出力信号を確認することにより、ICカード
が適用可能なクロックパルスの周波数を試行錯誤的に導
き、データの読み取り及び書き込みを行う技術が開示さ
れている。
【0005】しかしながら、この従来技術においては、
ICカードが対応可能なクロック周波数を導くに至るま
で所定の処理時間を要し、高速処理の要求に反する。ま
た、使用するICカードによっては、クロックの過供給
に基づきICカードの内部回路が電気的に破壊する恐れ
が生じ、或いはICカードの誤動作が生じ、さらには使
用不可能な状態に陥る場合もあるという問題点がある。
【0006】他方、ICカードリーダライタは、パーソ
ナルコンピュータ(PC)等の機器(上位)と接続され
て用いられる。このPCにおける処理によっては、IC
カードからのデータの読み取りやICカードへのデータ
の書込みを短時間に実行するためにICカードのクロッ
ク周波数を高くしたい場合や、消費電力の削減の観点か
らICカードのクロック周波数を低くしたい場合があ
る。そのため、ICカードリーダライタを介してデータ
のやりとりを開始した後にICカードのクロック周波数
を変更する場合がある。このような場合に、クロック周
波数の変更機能を有しないICカードリーダライタの場
合には、別のICカードリーダライタと取り替えなけれ
ばならない。また、前述した特開昭61−147386
号公報に開示した従来技術によっても、処理時間の遅延
やクロックの過供給に基づく不都合が生じる。
【0007】
【発明が解決しようとする課題】このように従来の技術
においては、処理時間の遅延やクロックの過供給に基づ
く不都合が生じるという問題点があった。
【0008】よって本発明の目的は、処理時間が短くか
つクロックの過供給の問題を防止したICカード処理装
置を提供することである。
【0009】
【課題を解決するための手段】第1の発明に係るICカ
ード処理装置は、コンピュータ(例えば、図1における
コンピュータ3)及びICカード(例えば、図1におけ
るICカード2)に接続されるとともに、当該ICカー
ドに対してクロック信号を供給するICカード処理装置
(例えば、図1におけるICカードリーダライタ1)で
あって、ICカードから送信された対応クロック情報を
受信し記憶する対応クロック情報記憶手段(例えば、図
1におけるCPU12及びRAM17、図3におけるス
テップS104)と、コンピュータより送信されたクロ
ック値の指示情報を受信し記憶するクロック指示情報記
憶手段(例えば、図1におけるCPU12及びRAM1
7、図3におけるステップS107)と、対応クロック
情報記憶手段に記憶された対応クロック情報とクロック
指示情報記憶手段に記憶されたクロック値の指示情報と
を比較し当該比較結果に基づいてICカードに供給する
クロック信号のクロック値を決定するクロック値決定手
段(例えば、図1におけるCPU12及びRAM17、
図3におけるステップS108)を備えたものである。
これにより、処理時間を短くすることができ、かつクロ
ックの過供給の問題を防止することができる。
【0010】第2の発明に係るICカード処理装置は、
第1の発明におけるICカード処理装置をICカードリ
ーダライタ(例えば、図1におけるICカードリーダラ
イタ1)としたことを特徴とするものである。これによ
り、特にICカードリーダライタにおいて、第1の発明
の効果を達成できる。
【0011】第3の発明に係るICカード処理装置は、
第1又は第2の発明において、クロック値決定手段を、
対応クロック情報に示されるクロック値よりもクロック
値指示情報に示されるクロック値の方が大きい場合に対
応クロック情報に示されるクロック値とするようにクロ
ック信号のクロック値を決定するようにした(図4にお
ける処理フロー参照)ものである。これにより、確実に
クロックの過供給の問題を防止することができる。
【0012】第4の発明に係るICカード処理装置は、
第1、第2又は第3の発明において、さらに、クロック
値決定手段により決定された結果情報をコンピュータに
対して送信する結果情報送信手段(例えば、図1におけ
るCPU12及びRAM17、図3におけるステップS
105)を有するものである。これによりICカード処
理装置と接続されるコンピュータにおいてクロック値に
適合した処理を行うことができる。
【0013】第5の発明に係るICカード処理装置は、
第1、第2、第3又は第4の発明において、クロック指
示情報をコンピュータから送信されたクロック値の変更
指示に基づく情報としたものである。これにより、コン
ピュータにおいてクロック値の変更する必要が生じた場
合にも、処理時間を短くすることができ、かつクロック
の過供給を防止することができる。
【0014】
【発明の実施の形態】図1は、本発明におけるICカー
ドリーダライタ、ICカード及びコンピュータを示すブ
ロック図である。図において、1はICカードリーダラ
イタ、2はICカード、3はパーソナルコンピュータ
(PC)である。ICカードリーダライタ1とICカー
ド2とは種々の情報のやりとり、回路電圧、クロック供
給等を行っており、特に図1においては、データ41、
クロック信号42、電源43、リセット信号44、グラ
ンド45の各種信号を示している。また、ICカードリ
ーダライタ1とPC3とは、RS232CやUSB等に
従ったバス5により接続されている。
【0015】ICカードリーダライタ1は、ホストイン
タフェース11、中央処理装置(CPU)12、キーボ
ード13、キーボードインターフェース14、ROM
(ReadOnly Memory)15、クロック信号生成回路1
6、RAM(Random Access Memory)17、ICカード
インターフェース18を備えており、これらはバス19
により接続されている。ホストインタフェース11は、
バス5を介してPC3とデータのやり取りを実行するた
めのインターフェースに関する処理を行う。CPU12
は、ROM15に記憶された制御プログラムに従ってI
Cカードリーダライタ1における制御を行う。キーボー
ド13は、キーボードインターフェース14を介してR
AM17等に対して情報の入力を実行する。ROM15
は主として制御プログラムを記憶している。クロック信
号生成回路16は、例えば水晶振動子を源振とする複数
のクロックパルス発振手段に加えて、複数のクロックパ
ルス発振手段から特定のクロックパルス発振手段を選択
する選択手段を有する。選択手段により選択された特定
のクロックパルス発振手段より、所定のクロック信号が
生成される。また、源振の水晶振動子を分周することに
より、所定の周波数のクロック信号を生成することも可
能である。RAM17は、例えばICカード2から読み
取られたデータやPC3から送信されたデータ等の情報
を記憶する。ICカードインタフェース18は、ICカ
ード2とデータのやり取りやクロック信号生成回路16
からのクロック、電圧の供給等を実行するためのインタ
ーフェースに関する処理を行う。
【0016】ICカード2は、外部インターフェース2
1、CPU22、RAM23、ROM24を備えてい
る。外部インターフェースは、CPU22、RAM2
3、ROM24より構成されるマイクロプロセッサとI
Cカードリーダライタ1とのデータのやり取りやクロッ
ク、電圧の供給を受けるためのインターフェースに関す
る処理を行う。CPU22は、ROM24に記憶された
制御プログラムに従ってICカード2における制御を行
う。また、このCPU22は、ICカードリーダライタ
1より送信されたクロック信号を受信し、当該クロック
信号に基づいて動作する。ROM24は主として制御プ
ログラムを記憶している。
【0017】このICカード2の外形図を図2に示す。
図2において、C1からC8は外部端子であり、ICカ
ード2は、この端子を介してICカードリーダライタ1
とデータのやり取り等を行う。C1は電圧が印加される
電源端子、C2はリセット信号が入力される端子、C3
はクロック信号が入力される端子、C4は将来ための予
備端子、C5はゼロ電圧、即ちグランドのための端子、
C6は未使用端子、C7はデータ入出力のための端子、
C8は将来のための予備端子である。
【0018】PC3は、通常のCPU、ハードディス
ク、ディスプレイ、キーボード等を備えたコンピュータ
であり、特に、この例では、ICカードリーダライタ1
と通信を行うためのドライバーを備えている。
【0019】次に図3のフローチャートを用いて本発明
におけるICカードリーダライタ1、ICカード2とコ
ンピュータ3の処理フローを説明する。最初にコンピュ
ータ3からICカード2を活性化するための指示(コマ
ンド)がICカードリーダライタ1に対しバス5を介し
て送信される(ステップS101)。このICカード活
性化指示を受信したICカードリーダライタ1は、リセ
ット信号をICカードに対して送信する(ステップS1
02)。このときに、ICカード2に対して、ICカー
ドリーダライタ1より、回路電圧43及びクロック信号
42が供給される。このクロック信号42は、ICカー
ド活性化指示(S101)以前より所定の周波数のクロ
ック信号42によりICカード2とデータのやり取りが
実行されている場合には、その周波数のクロック信号4
2が供給され続けられている。他方、このICカード活
性化指示(S101)以前にICカード2とデータのや
り取りが行われていない場合、即ち、ICカード2をI
Cカードリーダライタ1に挿入し、接続した直後の場合
には、予め定められた範囲内で低周波数のクロック信号
42を供給する。このようにすることにより、ICカー
ド2の最大サポートクロック値を超えた高周波数のクロ
ック信号がICカード2に供給されることを原因とす
る、ICカード2の内部回路が電気的に破壊されること
を防止することができる。
【0020】ICカード2は、このリセット信号を受信
し、ATR(Answer-To-Reset)を送信する(ステップ
S103)。このATRには、ICカード2の最大サポ
ートクロック値が含まれている。その詳細については後
述する。ICカードリーダライタ1は、ICカード2よ
りATRを受信し、受信したATRをバッファ即ち、R
AM17に格納する(ステップS104)。さらに、I
Cカードリーダライタ1は、当該ATRをバス5を介し
てコンピュータ3に対して送信する(ステップS10
5)。
【0021】コンピュータ3は、受信したATRより最
大サポートクロック値を抽出し、ICカードリーダライ
タ1よりICカード2に対して供給すべきクロック値を
決定する。コンピュータ3は、様々なアルゴリズムによ
り、この供給クロック値を決定することができる。例え
ば、暗号化処理のようにICカード内のCPU22の処
理速度を可能な限り高速処理とする必要がある場合に
は、最大サポートクロック値と同一又は近い値を選択
し、供給クロック値とする。他方、コンピュータ3が消
費電力量の低減という観点から処理スピードを優先しな
い場合には、最大サポートクロック値よりも低い所定の
クロック値を選択し、供給クロック値とする。ICカー
ドリーダライタ1は、通常コンピュータ3より電力供給
されるため、特にコンピュータ3が携帯型の小型コンピ
ュータである場合に消費電力の制御が細かに行われ、そ
れに伴いクロック値の変更が頻繁に行われる。コンピュ
ータ3が正常に動作している場合には、当該供給クロッ
ク値は、最大サポートクロック値と同一又はそれ以下の
所定の値となる。
【0022】コンピュータ3において決定された供給ク
ロック指示(コマンド)は、ICカードリーダライタ1
に対して送信される(ステップS106)。ICカード
リーダライタ1は、当該供給クロック指示を受信し、バ
ッファ、即ちRAM17に記憶する(ステップS10
7)。そして、ICカードリーダライタ1は、RAM1
7に記憶されている供給クロック指示とATRの最大サ
ポートクロック値を各々読み出し、比較する(ステップ
S108)。この比較処理について、図4により詳細に
説明する。まず、CPU12は、RAM17よりATR
の最大サポートクロック値を読み出す(ステップS20
1)。さらにCPU12は、RAM17よりコンピュー
タ3より送信された供給クロック値を読み出す(ステッ
プS202)。そして、CPU12は、読み出された当
該最大サポートクロック値と当該供給クロック値の比較
処理を行う(ステップS203)。比較の結果、当該供
給クロック値の方が、最大サポートクロック値よりも小
さいか又は等しい場合には、当該供給クロック値を有す
るクロック信号に変更することを決定する(ステップS
204)。他方、当該供給クロック値の方が当該最大サ
ポートクロック値よりも大きい場合には、当該最大サポ
ートクロック値を有するクロック信号に変更することを
決定する(ステップS205)。このようにコンピュー
タ3から送信された供給クロック値をそのまま適用せず
に、一旦、ICカード2から送信されたATRに含まれ
る最大サポートクロック値と比較し、最大サポートクロ
ック値を超えないクロック値に変更するようにしたた
め、コンピュータ3からの指示の如何にかかわらず、最
大サポートクロック値を超えるクロック値を持つクロッ
ク信号をICカード2に対して供給することを防止する
ことができる。特にコンピュータ3の誤動作の場合に、
クロックの過供給による不都合を事前に防止することが
できる。
【0023】ICカードリーダライタ1は、ステップS
108の比較の結果をコンピュータ3に通知する(ステ
ップS109)。さらに、ICカードリーダライタ1
は、この比較の結果に基づき決定されたクロック値を有
するクロック信号に変更し、変更後のクロック信号をI
Cカード2に対し供給する(ステップS110)。クロ
ック信号の変更は、CPU12よりクロック信号発生回
路16に対して特定のクロック値を有する信号に変更す
ることを指示するコマンドを送信することにより実行す
る。例えば、複数のクロック信号発生手段より特定のク
ロック値のクロック信号を発生するクロック信号発生手
段を選択するよう選択手段に対して指示することにより
実行する。
【0024】その後、コンピュータ3からICカードリ
ーダライタ1に所定のデータ信号が送信され、さらにこ
のデータ信号がICカードリーダライタ1からICカー
ド2に対して送信される(ステップS111)。また、
ICカード2からも所定のデータ信号がICカードリー
ダライタ1に送信され、さらにこのデータ信号がICカ
ードリーダライタ1からコンピュータ3に送信される
(ステップS112)。
【0025】次にATRにつき詳細に説明する。ATR
は、ICカードに関する規格である日本工業規格(JI
S)X 6304において規定されており、この規格を
満足するICカードは、全てリセット信号の入力に応じ
てATRを出力することが義務付けられている。図5は
ATRのデータフォーマットを示す図である。このAT
Rは、TS、T0、TA(1)、TB(1)、TCK等
のキャラクタを含んでいる。ここで、TSは、正論理、
負論理を示す開始キャラクタである。T0は、TA
(1)、TB(2)・・・の有無を示す構成表示キャラ
クタである。TA(1)は、クロック伝送率変換因子及
びビット伝送率調整因子情報を格納するキャラクタであ
る。このうち、クロック伝送率変換因子には、本発明に
おいて使用される最大サポートクロック値が格納され
る。TB(1)は、その他の情報を格納するキャラクタ
である。そして、TCKはT0からTCKの直前までの
前バイトの排他的論理和が「00」となる検査キャラク
タである。
【0026】尚、上述の例では、ICカード処理装置の
一例として、ICカードリーダライタ1を説明したが、
これに限らず、ICカード2からデータの読み取りのみ
を行うICカードリーダやICカード2に対してデータ
の書込みのみを行うICカードライタ等、他の処理装置
も含まれる。
【0027】また、上述の例では、ICカードリーダラ
イタ1とコンピュータ3は、別体に構成され、232C
やUSB等のシリアルバス3を介して接続される場合を
説明したが、これに限らず、両者が一体に構成され、パ
ラレルバスを介して接続される場合も含まれる。例え
ば、POSレジスタ等である。
【0028】さらに、上述の例では、ATRにより送信
される最大サポートクロック値を利用する例を説明した
が、これに限らず、対応クロック情報、即ち、ICカー
ドが対応しうるクロック数を示す情報であればよい。I
Cカードより送信される情報は、規格に定められている
ため、規格の変更や新たな別の規格の制定により最大サ
ポートクロック数以外の対応クロック情報が送信される
ようになる可能性があるが、このような場合にも本発明
を適用することはできる。対応クロック情報としては、
最大サポートクロック値の他に、ICカードが対応する
クロック値のクロック値を直接羅列する情報も含まれ
る。また、最大サポートクロック値等の対応クロック情
報は、クロック値そのものが送信される必要はなく、予
め定められた記号、符号等に変換され、この記号等が送
信されるようにしてもよい。また、ICカードリーダラ
イタとICカードの間のボーレートの切り替えについて
も本発明と同様の技術を使用することが可能である。
【0029】上述の例では、ICカードリーダライタ1
がICカード2より送信されたATRをコンピュータ3
に送信することに起因して送信された供給クロック指示
に基づき本発明にかかる比較処理等を実行する例を説明
したが、これに限らず、コンピュータ3における様々な
要因により、供給クロックの変更要求に起因して本発明
にかかる比較処理等を実行するようにしてもよい。ここ
で言う「様々な要因」には、例えば、コンピュータ3に
おいてICカード2からのデータを速く入手する必要が
ある場合や、省電力化のためにクロック値を下げたい場
合が含まれる。
【0030】
【発明の効果】本発明により、処理時間が短くかつクロ
ックの過供給の問題を防止し、ICカードの供給クロッ
ク数の変更可能なICカード処理装置を提供することで
きる。
【図面の簡単な説明】
【図1】本発明におけるICカードリーダライタ、IC
カード及びコンピュータを示すブロック図である。
【図2】本発明におけるICカードの外形図である。
【図3】本発明におけるICカードリーダライタ、IC
カードとコンピュータの処理フローを示すフローチャー
トである。
【図4】本発明におけるICカードリーダライタにおけ
る比較処理を示すフローチャートである。
【図5】ATRのデータフォーマットを示す図である。
【符号の説明】
1 ICカードリーダライタ 2 ICカード 3 コ
ンピュータ 12 CPU 15 ROM 16 クロック発生回路 17 RAM

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】コンピュータ及びICカードに接続される
    とともに、当該ICカードに対してクロック信号を供給
    するICカード処理装置であって、 前記ICカードから送信された対応クロック情報を受信
    し、記憶する対応クロック情報記憶手段と、 前記コンピュータより送信されたクロック値の指示情報
    を受信し、記憶するクロック指示情報記憶手段と、 前記対応クロック情報記憶手段に記憶された対応クロッ
    ク情報と、前記クロック指示情報記憶手段に記憶された
    クロック値の指示情報とを比較し、当該比較結果に基づ
    いて、前記ICカードに供給するクロック信号のクロッ
    ク値を決定するクロック値決定手段を備えたICカード
    処理装置。
  2. 【請求項2】前記ICカード処理装置は、ICカードリ
    ーダライタであることを特徴とする請求項1記載のIC
    カード処理装置。
  3. 【請求項3】前記クロック値決定手段は、前記対応クロ
    ック情報に示されるクロック値よりも前記クロック値指
    示情報に示されるクロック値の方が大きい場合には、当
    該対応クロック情報に示されるクロック値とするように
    クロック信号のクロック値を決定することを特徴とする
    請求項1又は2記載のICカード処理装置。
  4. 【請求項4】前記ICカード処理装置は、さらに、 クロック値決定手段により決定された結果情報をコンピ
    ュータに対して送信する結果情報送信手段を有すること
    を特徴とする請求項1、2又は3記載のICカード処理
    装置。
  5. 【請求項5】前記クロック指示情報は、前記コンピュー
    タから送信されたクロック値の変更指示に基づく情報で
    あることを特徴とする請求項1、2、3又は4記載のカ
    ード処理装置。
JP2000258307A 2000-08-29 2000-08-29 Icカード処理装置 Pending JP2002074275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000258307A JP2002074275A (ja) 2000-08-29 2000-08-29 Icカード処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000258307A JP2002074275A (ja) 2000-08-29 2000-08-29 Icカード処理装置

Publications (1)

Publication Number Publication Date
JP2002074275A true JP2002074275A (ja) 2002-03-15

Family

ID=18746639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000258307A Pending JP2002074275A (ja) 2000-08-29 2000-08-29 Icカード処理装置

Country Status (1)

Country Link
JP (1) JP2002074275A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085234A (ja) * 2003-09-11 2005-03-31 Shinko Electric Ind Co Ltd 情報処理システム、リーダライタ及び情報伝送方法
JP2006048369A (ja) * 2004-08-04 2006-02-16 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置
JP2007516864A (ja) * 2003-11-18 2007-06-28 データカード・コーポレイシヨン 内蔵usbハブを備えたデスクトップカードプリンタおよびその使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227444A (ja) * 1995-02-20 1996-09-03 Toshiba Corp Icカードリーダライタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005085234A (ja) * 2003-09-11 2005-03-31 Shinko Electric Ind Co Ltd 情報処理システム、リーダライタ及び情報伝送方法
JP2007516864A (ja) * 2003-11-18 2007-06-28 データカード・コーポレイシヨン 内蔵usbハブを備えたデスクトップカードプリンタおよびその使用方法
JP4686468B2 (ja) * 2003-11-18 2011-05-25 データカード・コーポレイシヨン 内蔵usbハブを備えたデスクトップカードプリンタおよびその使用方法
JP2006048369A (ja) * 2004-08-04 2006-02-16 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したasic、及びそのasicを搭載した画像形成装置

Similar Documents

Publication Publication Date Title
US20070067375A1 (en) Random number generation device and method, generator evaluation method and method for using random numbers
EP1396815B1 (en) Memory card
US7364083B2 (en) IC card with built-in coprocessor for auxiliary arithmetic, and control method thereof
US5168151A (en) Portable electronic device having a memory with restricted access in off-line modes
JP4817836B2 (ja) カードおよびホスト機器
US7273163B2 (en) Non-contact IC card
JP3626023B2 (ja) デバイス接続状態認識方法およびデバイス接続状態認識機能を有する処理装置
JP3929761B2 (ja) 半導体装置の動作制御方法、半導体装置動作制御プログラム、半導体装置動作制御プログラムを記録した記録媒体、半導体装置、およびicカード
KR100538193B1 (ko) 프로토콜 제어용 집적 회로
KR100314413B1 (ko) 내부상태확정장치및집적회로카드
US6597285B2 (en) Non-contact communication apparatus and control method for non-contact communication apparatus
JP2002074275A (ja) Icカード処理装置
US5712881A (en) Data transmission apparatus selectively using two clock signals
US6808113B2 (en) Clock frequency control method and device, and IC card reading/writing apparatus using the same
EP0788060B1 (en) A portable terminal apparatus for an IC card for supplying a power source voltage in a predetermined timing
JP2006195901A (ja) 半導体装置
JP3522549B2 (ja) データ転送制御方法およびデータ転送制御装置
US20070073938A1 (en) Semiconductor for performing direct memory access without FIFO and method for processing data thereof
KR20050032365A (ko) 플래시메모리카드
KR100580380B1 (ko) 스마트 카드를 이용한 지불 방법 및 그 장치
JP2004185419A (ja) 携帯可能電子媒体と、その携帯可能電子媒体の発行システム、処理方法及び発行方法
JP7424536B1 (ja) 電子情報記憶媒体、icチップ、icカード、通信パラメータ送信方法、及びプログラム
JP2003248806A (ja) 携帯可能電子装置
JP2003241865A (ja) 携帯可能電子装置及び集積回路モジュール
KR20030002266A (ko) 난수 발생 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005