JP2002064588A - Digital transmission apparatus incorporating pattern generator - Google Patents

Digital transmission apparatus incorporating pattern generator

Info

Publication number
JP2002064588A
JP2002064588A JP2000247882A JP2000247882A JP2002064588A JP 2002064588 A JP2002064588 A JP 2002064588A JP 2000247882 A JP2000247882 A JP 2000247882A JP 2000247882 A JP2000247882 A JP 2000247882A JP 2002064588 A JP2002064588 A JP 2002064588A
Authority
JP
Japan
Prior art keywords
transmission
pattern
signal
digital
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000247882A
Other languages
Japanese (ja)
Inventor
Gen Saito
弦 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2000247882A priority Critical patent/JP2002064588A/en
Publication of JP2002064588A publication Critical patent/JP2002064588A/en
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a digital transmission that is not susceptible to the effect of the performance of a reception circuit section 2 and can conduct a DS3 transmission pulse mask test without the need for a '001' pattern generator 20 at the outside of the transmission apparatus. SOLUTION: A '001' pattern generating section 7 is incorporated to the digital transmission apparatus 1 and selection changeover section 6 supplies a pattern signal generated by the '001' pattern generating section 7 to a transmission circuit section 3 in the case of a DS3 transmission pulse mask test, the transmission signal generated by the transmission circuit section 3 is independently of the performance of the reception circuit section 2. Moreover, since no '001' pattern generator 20 required at the outside of the transmitter, the configuration of test measurement can be simplified.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル伝送装
置に関し、特に、ANSI標準により規格化されている
DS3電気インタフェースの送信パルスマスク試験の際
に、外部にパターン発生器を用意しなくても試験を行な
うことができる伝送装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital transmission apparatus, and more particularly, to a test for a transmission pulse mask of a DS3 electrical interface standardized by ANSI standard without using an external pattern generator. The present invention relates to a transmission device that can perform the transmission.

【0002】[0002]

【従来の技術】近年、ディジタル信号を伝送する伝送装
置の伝送速度が高速化している。伝送速度が高速になれ
ば、装置内部の電子素子の応答速度はもとより、信号が
伝達される伝送路の周波数特性などの様々な要因につい
て高速化への対応が要求され、これらを設計するにあた
っては充分な試験環境が必要となってくる。また、設計
段階をパスして製品化がなされてからも、その製品に使
用した各部品の特性のばらつきなどにより、本来必要な
性能特性を満たさない装置が出荷されないよう検査試験
が行なわれている。このような伝送装置における各種試
験に関して様々な規格化がなされており、中でも、AN
SI(American National Standards Institute)標準
に規定されるDS3(ディジタルシグナル構成を44.
746Mb/sで送る)電気インタフェースの送信パル
スマスクは、“001”の連続パターンによって測定す
ることとしている。
2. Description of the Related Art In recent years, transmission speeds of transmission devices for transmitting digital signals have been increasing. If the transmission speed increases, various factors such as the frequency characteristics of the transmission path through which signals are transmitted, as well as the response speed of the electronic elements inside the device, are required to respond to higher speeds. A sufficient test environment is required. In addition, even after the product has passed the design stage and has been commercialized, inspection tests have been conducted so that devices that do not satisfy the originally required performance characteristics are not shipped due to variations in the characteristics of each component used in the product. . Various standardizations have been made for various tests on such transmission devices.
DS3 (Digital signal configuration is 44.
The transmission pulse mask of the electrical interface (sending at 746 Mb / s) is measured by a continuous pattern of “001”.

【0003】図2は従来のディジタル伝送装置を測定対
象とした場合のANSI標準DS3送信パルスマスク試
験測定システムの構成例を示す図である。この例に示す
試験測定システムは、44.746Mb/sの伝送速度
でディジタル信号を送受信可能なディジタル伝送装置1
に、入力信号波形を測定するパルスマスク測定器10
と、ANSI標準に準拠した“001”の連続パターン
を発生する”001”パターン発生器20とを接続した
ものである。
FIG. 2 is a diagram showing a configuration example of an ANSI standard DS3 transmission pulse mask test measurement system when a conventional digital transmission device is measured. The test and measurement system shown in this example is a digital transmission device 1 capable of transmitting and receiving digital signals at a transmission speed of 44.746 Mb / s.
And a pulse mask measuring device 10 for measuring an input signal waveform.
And a “001” pattern generator 20 that generates a continuous pattern of “001” conforming to the ANSI standard.

【0004】まず、従来のディジタル伝送装置1の構成
と動作について簡単に説明する。このディジタル伝送装
置1は、受信回路部2と、送信回路部3と、フレーム終
端部4と、フレーム生成部5と、ループスイッチ部8と
を備えている。前記受信回路部2は、外部から入力され
る信号を受信し、これをデータ成分(受信データ)とク
ロック成分(受信クロック)とに分離してループスイッ
チ部8に出力する。ループスイッチ部8は、受信回路部
2からの受信データと受信クロックを、フレーム終端部
4に出力するか、或いは、折返して送信回路部3に出力
するかを選択的に切替えるものであり、この選択は、デ
ィジタル伝送装置1の動作モードによって決まる。
First, the configuration and operation of a conventional digital transmission device 1 will be briefly described. The digital transmission device 1 includes a reception circuit unit 2, a transmission circuit unit 3, a frame termination unit 4, a frame generation unit 5, and a loop switch unit 8. The receiving circuit unit 2 receives a signal input from the outside, separates the signal into a data component (received data) and a clock component (received clock), and outputs the separated signal to the loop switch unit 8. The loop switch section 8 selectively switches between receiving the data and the received clock from the receiving circuit section 2 and outputting the data to the frame terminating section 4 or returning the data to the transmitting circuit section 3. The selection is determined by the operation mode of the digital transmission device 1.

【0005】まず、動作モードが「運用モード」であれ
ば、ループスイッチ部8は受信回路部2からの受信デー
タと受信クロックをフレーム終端部4に出力するよう切
り替えられ、フレーム終端部4は、受信回路部2から供
給される受信データと受信クロックに基づきフレーム同
期を図ってDS3フレームを検出する。一方、前記送信
回路部3は、このときループスイッチ部8を介してフレ
ーム生成部5と接続されており、フレーム生成部5から
の送信クロック信号と送信データを受け、送信信号を生
成して外部へ送出する。なお、フレーム生成部5が生成
する送信データは、装置内からの送信すべき元データ
(情報)にDS3フレームが挿入されたものである。
First, if the operation mode is the "operation mode", the loop switch section 8 is switched to output the received data and the received clock from the receiving circuit section 2 to the frame terminating section 4, and the frame terminating section 4 The DS3 frame is detected by achieving frame synchronization based on the reception data and the reception clock supplied from the reception circuit unit 2. On the other hand, the transmission circuit unit 3 is connected to the frame generation unit 5 via the loop switch unit 8 at this time, receives the transmission clock signal and the transmission data from the frame generation unit 5, generates the transmission signal, and Send to Note that the transmission data generated by the frame generation unit 5 is obtained by inserting a DS3 frame into original data (information) to be transmitted from inside the device.

【0006】また、動作モードが「試験モード」であれ
ば、ループスイッチ部8は受信回路部2から出力された
受信データと受信クロックが送信回路部3に入力するよ
う切り替る。よって、送信回路部3は、ループスイッチ
部8を介して受信回路部2からの受信データと受信クロ
ックを受け、送信信号を生成して外部へ送出することに
なる。
If the operation mode is the “test mode”, the loop switch section 8 switches so that the reception data and the reception clock output from the reception circuit section 2 are input to the transmission circuit section 3. Therefore, the transmission circuit unit 3 receives the reception data and the reception clock from the reception circuit unit 2 via the loop switch unit 8, generates a transmission signal, and sends the transmission signal to the outside.

【0007】上述の構成を備えたディジタル伝送装置1
に対する試験測定の動作を説明する。なお、”001”
パターン発生器20からディジタル伝送装置1へ供給さ
れる“001”の連続パターン(以下、パターン信
号)、および、ディジタル伝送装置1からパルスマスク
測定器10への送信信号は、伝送路符号としてバイポー
ラ(複極性)パルス信号を用いており、また、ディジタ
ル伝送装置1の内部における受信/送信データおよび受
信/送信クロックはユニポーラ(単極性)パルス信号を
用いているものとする。即ち、ANSI標準のDS3規
格に則り、ディジタル伝送装置1の送信回路部3が送出
する送信信号(44.746Mb/s)のパルスマスク
を測定する場合、まず、動作モードは「試験モード」と
し、ループスイッチ部8により受信回路部2の出力を送
信回路部3の入力へ折返し、ループを構成するよう切り
替える。これにより、”001”パターン発生器20か
ら出力されるパターン信号が受信回路部2に受信信号と
して入力され、受信回路部2は、このパターン信号から
受信データと受信クロックを出力する。この場合には、
受信データは“001”の繰り返し符号であり、受信ク
ロックは44.746MHzである。そしてこの受信デ
ータと受信クロックがループスイッチ部8によりそのま
ま送信データと送信クロックとして送信回路部3に与え
られ、送信回路部3は送信データと送信クロックとに基
づいて送信信号を生成し、これをパルスマスク測定器1
0に送出する。パルスマスク測定器10は、送信回路部
3からの送信信号の波形を、予め設定されたパルスマス
クと照合し、波形が所定の基準範囲内にあるか否かを測
定し、合否を判定するのである。
A digital transmission device 1 having the above configuration
The operation of the test measurement for will be described. “001”
A continuous pattern of “001” (hereinafter, referred to as a pattern signal) supplied from the pattern generator 20 to the digital transmission device 1 and a transmission signal from the digital transmission device 1 to the pulse mask measuring device 10 are bipolar (transmission line codes). It is assumed that a unipolar (unipolar) pulse signal is used for the reception / transmission data and the reception / transmission clock in the digital transmission device 1. That is, when measuring the pulse mask of the transmission signal (44.746 Mb / s) transmitted by the transmission circuit unit 3 of the digital transmission apparatus 1 in accordance with the DS3 standard of the ANSI standard, first, the operation mode is set to the “test mode”. The output of the receiving circuit unit 2 is looped back to the input of the transmitting circuit unit 3 by the loop switch unit 8 to switch to form a loop. As a result, the pattern signal output from the “001” pattern generator 20 is input to the reception circuit unit 2 as a reception signal, and the reception circuit unit 2 outputs reception data and a reception clock from the pattern signal. In this case,
The reception data is a repetition code of “001”, and the reception clock is 44.746 MHz. The received data and the received clock are directly provided to the transmission circuit unit 3 as transmission data and a transmission clock by the loop switch unit 8, and the transmission circuit unit 3 generates a transmission signal based on the transmission data and the transmission clock. Pulse mask measuring instrument 1
Send to 0. The pulse mask measuring device 10 compares the waveform of the transmission signal from the transmission circuit unit 3 with a preset pulse mask, measures whether the waveform is within a predetermined reference range, and determines pass / fail. is there.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た従来のディジタル伝送装置の送信パルスマスク試験に
おいては、以下に示すような問題点があった。つまり、
送信回路部3が出力する送信信号は受信回路部2からの
出力に基づいて生成されているため、受信回路部2の性
能がそのまま送信パルスマスク試験結果に反映されるこ
とになる。したがって、受信回路部2が“001”の連
続からなるパターンを受信データとして正確に抽出でき
ず、他の符号列を送信回路部3に与えてしまったなら
ば、たとえ送信回路部3が正常(規格を満たす性能を備
えている)であったとしても、もはや、送信パルスマス
ク試験には合格することができない。即ち、送信回路部
3を他の部分と切離して単独の性能試験を行なうことが
できないという問題があった。また、試験測定構成とし
て、外部に”001”パターン発生器20を用意しなけ
ればならず、試験測定構成が複雑であった。
However, in the above-described transmission pulse mask test of the conventional digital transmission device, there are the following problems. That is,
Since the transmission signal output from the transmission circuit unit 3 is generated based on the output from the reception circuit unit 2, the performance of the reception circuit unit 2 is directly reflected on the transmission pulse mask test result. Therefore, if the receiving circuit unit 2 cannot accurately extract a pattern consisting of a series of “001” as received data and gives another code string to the transmitting circuit unit 3, even if the transmitting circuit unit 3 is normal ( Even if it has the performance that meets the standard), it can no longer pass the transmission pulse mask test. That is, there is a problem that it is impossible to separate the transmission circuit unit 3 from other parts and perform a single performance test. In addition, the "001" pattern generator 20 had to be prepared externally as a test measurement configuration, and the test measurement configuration was complicated.

【0009】本発明はこのような問題点を解決するため
になされたものであり、受信回路部2の性能による影響
を受けることなく、且つ、外部に”001”パターン発
生器20を用意しなくともDS3送信パルスマスク試験
を行なうことができるディジタル伝送装置を提供するこ
とを目的とする。
The present invention has been made in order to solve such a problem, and is not affected by the performance of the receiving circuit unit 2 and does not provide an external "001" pattern generator 20. It is another object of the present invention to provide a digital transmission apparatus capable of performing a DS3 transmission pulse mask test.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に本発明に係わるパターン発生器を内蔵したディジタル
伝送装置の請求項1記載の発明は、ディジタル伝送装置
内において生成される送信すべき送信データと装置内ク
ロックに基づく送信クロックとから伝送路符号形態に応
じた送信信号を生成して出力する送信回路部を備えたデ
ィジタル伝送装置において、前記送信クロックに基づい
て所定の信号パターンを発生するパターン発生部と、前
記送信データと前記パターン発生部から供給される信号
パターンとを入力とし、このうち何れかを選択して前記
送信回路部に出力する選択切替部と、を備えたことを特
徴とする。また、請求項2記載の発明は、前記請求項1
記載のパターン発生器を内蔵したディジタル伝送装置に
おいて、前記ディジタル伝送装置がANSI標準のDS
3対応装置であって、前記パターン発生部が“001”
の連続パターンを送出するものであることを特徴とす
る。
According to a first aspect of the present invention, there is provided a digital transmission apparatus having a built-in pattern generator according to the present invention. In a digital transmission device including a transmission circuit unit that generates and outputs a transmission signal corresponding to a transmission line code form from data and a transmission clock based on an internal clock, a predetermined signal pattern is generated based on the transmission clock. A pattern generation unit, and a selection switching unit that receives the transmission data and the signal pattern supplied from the pattern generation unit, selects one of them, and outputs the selected one to the transmission circuit unit. And Further, the invention according to claim 2 is the invention according to claim 1.
A digital transmission device having a built-in pattern generator according to claim 1, wherein said digital transmission device is an ANSI standard DS.
3. The apparatus according to claim 3, wherein the pattern generation unit is “001”.
Is transmitted.

【0011】[0011]

【発明の実施の形態】以下、図示した実施の形態例に基
づいて本発明を詳細に説明する。図1は本発明に係わる
パターン発生器を内蔵したディジタル伝送装置を測定対
象とした場合のANSI標準DS3送信パルスマスク試
験測定システムの構成例を示すブロック図である。な
お、上述の図2に示したものと同様の機能ブロックにつ
いては、同一の符号を付してその説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on illustrated embodiments. FIG. 1 is a block diagram showing a configuration example of an ANSI standard DS3 transmission pulse mask test measurement system when a digital transmission device having a built-in pattern generator according to the present invention is measured. Note that the same reference numerals are given to the same functional blocks as those shown in FIG. 2 described above, and description thereof will be omitted.

【0012】この例に示す試験測定システム構成は、4
4.746Mb/sの伝送速度でディジタル信号を送受
信可能な本発明に係わるディジタル伝送装置1に、入力
信号波形を測定するパルスマスク測定器10を接続する
だけでよく、いたってシンプルな構成となる。
The test and measurement system configuration shown in this example has four
It is only necessary to connect the pulse mask measuring device 10 for measuring the input signal waveform to the digital transmission apparatus 1 according to the present invention capable of transmitting and receiving digital signals at a transmission rate of 4.746 Mb / s, and the configuration becomes very simple. .

【0013】まず、本発明に係わるディジタル伝送装置
1の構成と動作について説明する。このディジタル伝送
装置1は、受信回路部2と、送信回路部3と、フレーム
終端部4と、フレーム生成部5と、選択切替部(SE
L)6と、“001”パターン発生部7とを備えてい
る。前記受信回路部2及びフレーム終端部4は、従来と
同様の機能ブロックであり、受信データと受信クロック
共に、互いに直結している。つまり、受信した信号を折
返して送信するループスイッチ構成を備えていないた
め、受信系統として独立している。一方、送信系統も独
立に構成される。フレーム生成部5からの送信クロック
は送信回路部3と“001”パターン発生部7に供給さ
れ、フレーム生成部5からの送信クロックは選択切替部
6の一方の入力端に供給される。また、“001”パタ
ーン発生部7からのパターン信号は選択切替部6のもう
一方の入力に供給する。そして、選択切替器6の出力は
送信回路部3に供給する。なお、前記“001”パター
ン発生部7が出力するパターン信号は、フレーム生成部
5が出力する送信データと同様に、単極性(ユニポー
ラ)パルス信号である。
First, the configuration and operation of the digital transmission device 1 according to the present invention will be described. This digital transmission device 1 includes a receiving circuit unit 2, a transmitting circuit unit 3, a frame terminating unit 4, a frame generating unit 5, a selection switching unit (SE
L) 6 and a “001” pattern generator 7. The receiving circuit unit 2 and the frame terminating unit 4 are the same functional blocks as in the related art, and both the received data and the received clock are directly connected to each other. That is, since there is no loop switch configuration for returning a received signal and transmitting the signal, the signal is independent as a receiving system. On the other hand, the transmission system is also configured independently. The transmission clock from the frame generation unit 5 is supplied to the transmission circuit unit 3 and the “001” pattern generation unit 7, and the transmission clock from the frame generation unit 5 is supplied to one input terminal of the selection switching unit 6. The pattern signal from the “001” pattern generator 7 is supplied to the other input of the selector 6. Then, the output of the selection switch 6 is supplied to the transmission circuit unit 3. The pattern signal output from the “001” pattern generator 7 is a unipolar (unipolar) pulse signal, like the transmission data output from the frame generator 5.

【0014】このように構成されたディジタル伝送装置
1は、次のように動作する。つまり、選択切替器6は、
ディジタル伝送装置1の動作モードによって、前記2つ
の入力のうち何れかの信号を選択する。まず、動作モー
ドが「運用モード」であれば、選択切替器6はフレーム
生成部5からの送信データを選択するよう切り替え、フ
レーム生成部5からの送信データを送信回路部3に出力
する。また、動作モードが「試験モード」であれば、選
択切替器6は“001”パターン発生部7からのパター
ン信号を選択するよう切り替え、“001”パターン発
生部7からのパターン信号を送信回路部3に出力する。
こうして、送信回路部3はフレーム生成部5からの送信
クロックを受けると共に、選択切替器6により選択出力
された、フレーム生成部5からの送信データか、或い
は、“001”パターン発生部7からの“001”の連
続パターン(パターン信号)が与えられ、これらに基づ
いて送信信号を生成し、外部に送出する。
The digital transmission apparatus 1 configured as above operates as follows. That is, the selection switch 6
One of the two inputs is selected according to the operation mode of the digital transmission device 1. First, when the operation mode is the “operation mode”, the selection switching unit 6 switches to select the transmission data from the frame generation unit 5 and outputs the transmission data from the frame generation unit 5 to the transmission circuit unit 3. If the operation mode is the “test mode”, the selection switch 6 switches to select the pattern signal from the “001” pattern generation unit 7 and transmits the pattern signal from the “001” pattern generation unit 7 to the transmission circuit unit. Output to 3.
In this way, the transmission circuit unit 3 receives the transmission clock from the frame generation unit 5 and transmits the transmission data from the frame generation unit 5 selectively output by the selection switch 6 or the transmission data from the “001” pattern generation unit 7. A continuous pattern (pattern signal) of “001” is given, and a transmission signal is generated based on these patterns and sent out.

【0015】次に、上述の構成を備えた本発明に係わる
ディジタル伝送装置1に対する試験測定の動作を説明す
る。即ち、ANSI標準のDS3規格に則り、ディジタ
ル伝送装置1の送信回路部3が送出する送信信号(4
4.746Mb/s)のパルスマスクを測定する場合、
まず、ディジタル伝送装置1の動作モードは「試験モー
ド」とし、選択切替部6が“001”パターン発生部7
からのパターン信号を送信回路部3に与えるよう切り替
えられた状態となる。このとき、受信回路部2への入力
は何も与えず「OPEN」(開放)であり、受信回路部
2とフレーム終端部4の受信データ及び受信クロックは
無効な状態にある。但し、ここでは、送信系統の検査を
試験するものであるから、受信系統は切離して考えて良
い。
Next, the operation of the test measurement for the digital transmission device 1 according to the present invention having the above configuration will be described. That is, in accordance with the DS3 standard of the ANSI standard, the transmission signal (4
4.746 Mb / s)
First, the operation mode of the digital transmission device 1 is set to the “test mode”, and the selection switching unit 6 is switched to the “001” pattern generation unit 7.
Is switched to supply the pattern signal from the transmission circuit unit 3 to the transmission circuit unit 3. At this time, the input to the receiving circuit unit 2 is “OPEN” (open) without any input, and the received data and the received clock of the receiving circuit unit 2 and the frame termination unit 4 are in an invalid state. However, since the test of the transmission system is tested here, the reception system may be separated.

【0016】このように設定された状態において、送信
回路部3は、フレーム生成部5からの送信クロック(4
4.746MHz)と、“001”パターン発生部7か
らのパターン信号(“001”の繰り返し符号)とに基
づいて送信信号を生成し、これをパルスマスク測定器1
0に送出する。パルスマスク測定器10は、送信回路部
3からの送信信号の波形を、予め設定されたパルスマス
クと照合し、波形が所定の基準範囲内にあるか否かを測
定し、合否を判定する。
In the state set as described above, the transmission circuit unit 3 transmits the transmission clock (4) from the frame generation unit 5.
4.746 MHz) and a pattern signal (repeated code of “001”) from the “001” pattern generator 7 to generate a transmission signal,
Send to 0. The pulse mask measuring device 10 checks the waveform of the transmission signal from the transmission circuit unit 3 against a preset pulse mask, measures whether the waveform is within a predetermined reference range, and determines pass / fail.

【0017】以上のように、本発明に係わるパターン発
生器を内蔵したディジタル伝送装置1は、“001”パ
ターン発生部7を内蔵化し、DS3送信パルスマスク試
験の際には選択切替部6により“001”パターン発生
部7にて発生したパターン信号を送信回路部3へ供給す
るよう構成したので、送信回路部3が生成する送信信号
は、受信回路部2の性能とは無関係とすることができ
る。つまり、パルスマスク測定器10の判定結果が不合
格であったならば、送信回路部3に原因があると推定で
き、原因特定の確度を向上することができる。
As described above, the digital transmission apparatus 1 incorporating the pattern generator according to the present invention has the “001” pattern generation section 7 incorporated therein. Since the pattern signal generated by the “001” pattern generation unit 7 is supplied to the transmission circuit unit 3, the transmission signal generated by the transmission circuit unit 3 can be independent of the performance of the reception circuit unit 2. . That is, if the determination result of the pulse mask measurement device 10 is rejected, it can be estimated that the transmission circuit unit 3 has a cause, and the accuracy of specifying the cause can be improved.

【0018】更に、外部に”001”パターン発生器2
0を不要としたので、試験測定構成を簡素化することが
できる。即ち、外部に設ける”001”パターン発生器
20には、パターン信号をユニポーラからバイポーラへ
パルス信号を変換する機能ブロックが必要であるだけで
なく、加えて、操作部や表示部、及び電源回路などを備
えるため回路規模が大きいものであったが、これに対
し、本発明において内蔵化した“001”パターン発生
部7は、前記”001”パターン発生器20の中核をな
す回路部分のみで構成されるもので、“001”パター
ン発生部7の回路規模は極めて少なくて済む。以上、A
NSI規格のDS3に準拠した伝送装置を例に本発明を
説明したが、送信回路部の試験のために折返しループを
行なっていた他の装置に本発明を適用可能なことは言う
までもない。
Further, a "001" pattern generator 2 is externally provided.
Since 0 is unnecessary, the test measurement configuration can be simplified. That is, the "001" pattern generator 20 provided outside needs not only a functional block for converting a pulse signal from a unipolar signal to a bipolar signal, but also an operation unit, a display unit, and a power supply circuit. On the other hand, the "001" pattern generator 7 incorporated in the present invention comprises only a circuit part which is the core of the "001" pattern generator 20. Therefore, the circuit scale of the "001" pattern generation unit 7 can be extremely small. Above, A
Although the present invention has been described by taking a transmission device conforming to DS3 of the NSI standard as an example, it is needless to say that the present invention can be applied to another device that has performed a loopback for testing a transmission circuit unit.

【0019】[0019]

【発明の効果】以上の如く構成したので、本発明に係わ
るパターン発生器を内蔵したディジタル伝送装置は、受
信回路部の性能による影響を受けることなく、送信回路
部のみの試験を行なうことができるので、送信回路部単
体の性能チェックが可能となるという著しい効果があ
る。更に、外部に“001”パターン発生器を用意しな
くともDS3送信パルスマスク試験を行なうことができ
る。
As described above, the digital transmission apparatus incorporating the pattern generator according to the present invention can test only the transmission circuit section without being affected by the performance of the reception circuit section. Therefore, there is a remarkable effect that the performance of the transmission circuit unit alone can be checked. Further, the DS3 transmission pulse mask test can be performed without preparing an external "001" pattern generator.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るパターン発生器を内蔵したディジ
タル伝送装置を測定対象とした場合の試験測定システム
の構成例を示す図である。
FIG. 1 is a diagram illustrating a configuration example of a test and measurement system when a digital transmission device having a built-in pattern generator according to the present invention is a measurement target.

【図2】従来のディジタル伝送装置を測定対象とした場
合の試験測定システムの構成例を示す図である。
FIG. 2 is a diagram illustrating a configuration example of a test and measurement system when a conventional digital transmission device is to be measured.

【符号の説明】[Explanation of symbols]

1・・・ディジタル伝送装置 2・・・受信回路部 3・・・送信回路部 4・・・フレーム終端部 5・・・フレーム生成部 6・・・選択切替部(SEL) 7・・・“001”パターン発生部 8・・・ループスイッチ部 10・・・パルスマスク測定器 20・・・“001”パターン発生器 DESCRIPTION OF SYMBOLS 1 ... Digital transmission apparatus 2 ... Receiving circuit part 3 ... Transmitting circuit part 4 ... Frame termination part 5 ... Frame generation part 6 ... Selection switching part (SEL) 7 ... " 001 "pattern generator 8 ... loop switch unit 10 ... pulse mask measuring device 20 ..." 001 "pattern generator

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ディジタル伝送装置内において生成される
送信すべき送信データと装置内クロックに基づく送信ク
ロックとから伝送路符号形態に応じた送信信号を生成し
て出力する送信回路部を備えたディジタル伝送装置にお
いて、 前記送信クロックに基づいて所定の信号パターンを発生
するパターン発生部と、 前記送信データと前記パターン発生部から供給される信
号パターンとを入力とし、このうち何れかを選択して前
記送信回路部に出力する選択切替部と、を備えたことを
特徴とするパターン発生器を内蔵したディジタル伝送装
置。
A digital circuit having a transmission circuit unit for generating and outputting a transmission signal corresponding to a transmission line code form from transmission data to be transmitted generated in a digital transmission apparatus and a transmission clock based on an internal clock. In the transmission device, a pattern generation unit that generates a predetermined signal pattern based on the transmission clock, and the transmission data and a signal pattern supplied from the pattern generation unit are input, and any one of the transmission data and the signal pattern is selected. A digital transmission device having a built-in pattern generator, comprising: a selection switching unit that outputs to a transmission circuit unit.
【請求項2】前記ディジタル伝送装置がANSI標準の
DS3対応装置であって、 前記パターン発生部が“001”の連続パターンを送出
するものであることを特徴とする前記請求項1記載のパ
ターン発生器を内蔵したディジタル伝送装置。
2. The pattern generator according to claim 1, wherein said digital transmission device is a device conforming to DS3 of the ANSI standard, and said pattern generation unit transmits a continuous pattern of "001". Digital transmission device with built-in device.
JP2000247882A 2000-08-17 2000-08-17 Digital transmission apparatus incorporating pattern generator Pending JP2002064588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000247882A JP2002064588A (en) 2000-08-17 2000-08-17 Digital transmission apparatus incorporating pattern generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000247882A JP2002064588A (en) 2000-08-17 2000-08-17 Digital transmission apparatus incorporating pattern generator

Publications (1)

Publication Number Publication Date
JP2002064588A true JP2002064588A (en) 2002-02-28

Family

ID=18737884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000247882A Pending JP2002064588A (en) 2000-08-17 2000-08-17 Digital transmission apparatus incorporating pattern generator

Country Status (1)

Country Link
JP (1) JP2002064588A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100410890C (en) * 2006-04-07 2008-08-13 建兴电子科技股份有限公司 Device for producing specific signal code form and its producing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100410890C (en) * 2006-04-07 2008-08-13 建兴电子科技股份有限公司 Device for producing specific signal code form and its producing method

Similar Documents

Publication Publication Date Title
US5726991A (en) Integral bit error rate test system for serial data communication links
US6904375B1 (en) Method and circuits for testing high speed devices using low speed ATE testers
US20120017118A1 (en) Method and apparatus for testing an integrated circuit including an i/o interface
US6928597B2 (en) Method and apparatus for testing digital circuitry
CN218068204U (en) Scattering parameter measuring circuit and radio frequency testing machine
JP2002064588A (en) Digital transmission apparatus incorporating pattern generator
JP2001332691A (en) Semiconductor device and circuit module comprising the same
JP3792556B2 (en) Communication line test method
JPH08274763A (en) Delay time measuring instrument
JP2512004B2 (en) Bit error rate measuring device
US20040193986A1 (en) On-die pattern generator for high speed serial interconnect built-in self test
JP3628477B2 (en) Test pattern generation device, communication device, and simulator
KR100260300B1 (en) Apparatus for testing digital data transmitting state
JPH05102891A (en) Testing system for transmitter
KR100279159B1 (en) Apparatus of loop back test a conference call device in a exchangeer
JPH04318732A (en) Line interface device
KR20020059011A (en) loop-back testing device of the BUS-system
JP2001292180A (en) Transmission/reception circuit with data delaying function
JP2001183429A (en) Noise detecting circuit and information processing system
JPH07122660B2 (en) Semiconductor device tester test signal transmission method
KR20060099813A (en) Generation, restoration and transmission devices of asynchronous serial data signal and methods for same
KR19990047718A (en) Test tone test device of trunk test control board of electronic exchanger
KR19980073625A (en) Switch Network Bit Error Detection Device of Electronic Switching System
JPH0993228A (en) Bit error measurement circuit
JPH01309435A (en) Line simulator

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719