JP2002050734A - Method of manufacturing semiconductor module - Google Patents

Method of manufacturing semiconductor module

Info

Publication number
JP2002050734A
JP2002050734A JP2000234565A JP2000234565A JP2002050734A JP 2002050734 A JP2002050734 A JP 2002050734A JP 2000234565 A JP2000234565 A JP 2000234565A JP 2000234565 A JP2000234565 A JP 2000234565A JP 2002050734 A JP2002050734 A JP 2002050734A
Authority
JP
Japan
Prior art keywords
interposer substrate
bare chip
semiconductor module
semiconductor
bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000234565A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Yanagisawa
喜行 柳澤
Toshihiko Koike
敏彦 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000234565A priority Critical patent/JP2002050734A/en
Publication of JP2002050734A publication Critical patent/JP2002050734A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

PROBLEM TO BE SOLVED: To improve connection yield between a bare chip and an interposer substrate and increase reliability, in the manufacture of a semiconductor module by a double-side flip bonding method, using a semiconductor bare chip and a thin-type interposer substrate. SOLUTION: The bare chips 11, 12 are bare-chip bonded on both faces of the interposer substrate 13 so as to manufacture an ultrathin semiconductor module. When mounting the bare chip 11 prior to mounting of the bare chip 12, a backup sheet 21 is interposed between the interposer substrate 13 and a base plate 20, bypassing connection patterns 16 of the interposer substrate 13. Due to the presence of the backup sheet 21, even if an anisotropic conductive film 22 is heated and pressurized when mounting the bare chip 11, the interposer substrate 13 is prevented from arcuate bending.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体モジュールの
製造方法に係り、とくにインタポーザ基板上に半導体の
ベアチップを実装するようにした半導体モジュールの製
造方法に関する。
The present invention relates to a method of manufacturing a semiconductor module, and more particularly to a method of manufacturing a semiconductor module in which a bare semiconductor chip is mounted on an interposer substrate.

【0002】[0002]

【従来の技術】インタポーザ基板の両面にそれぞれ半導
体のベアチップを実装することによって、超薄型の半導
体モジュールが形成される。このような半導体モジュー
ルは図5に示すようにして製造される。すなわち図5A
に示すように第1のベアチップ1をインタポーザ基板3
上にマウントする。このときにベースプレート4上にイ
ンタポーザ基板3を載置しておき、さらに接続手段を構
成する異方性導電膜5をその上に載置する。そして上方
から第1のベアチップ1を実装し、加熱および加圧する
ことによって、異方性導電膜5によってインタポーザ基
板3の接続パターン6とベアチップ1の電極7との接続
を図る。
2. Description of the Related Art An ultra-thin semiconductor module is formed by mounting semiconductor bare chips on both surfaces of an interposer substrate. Such a semiconductor module is manufactured as shown in FIG. That is, FIG.
The first bare chip 1 is connected to the interposer substrate 3 as shown in FIG.
Mount on top. At this time, the interposer substrate 3 is placed on the base plate 4, and the anisotropic conductive film 5 constituting the connection means is placed thereon. Then, the first bare chip 1 is mounted from above, and the connection pattern 6 of the interposer substrate 3 and the electrodes 7 of the bare chip 1 are connected by the anisotropic conductive film 5 by applying heat and pressure.

【0003】このようにインタポーザ基板3のA面にベ
アチップ1を実装したならば、この状態においてインタ
ポーザ基板3を図5Bに示すように反転、すなわち裏返
しにする。そしてこの後にインタポーザ基板3の反対側
の面についても、同様にベアチップ2を実装する。この
ときのベアチップ2の電極7とインタポーザ基板3の接
続パターン6との接続も異方性導電膜5によって行なわ
れる。これによって図5Cに示すようにインタポーザ基
板3の両面にベアチップ1、2が実装された超薄型の半
導体モジュールが製造される。
When the bare chip 1 is mounted on the surface A of the interposer substrate 3 in this manner, the interposer substrate 3 is turned upside down, that is, turned upside down as shown in FIG. 5B. Thereafter, the bare chip 2 is similarly mounted on the surface on the opposite side of the interposer substrate 3. At this time, the connection between the electrode 7 of the bare chip 2 and the connection pattern 6 of the interposer substrate 3 is also performed by the anisotropic conductive film 5. As a result, as shown in FIG. 5C, an ultra-thin semiconductor module having the bare chips 1 and 2 mounted on both surfaces of the interposer substrate 3 is manufactured.

【0004】[0004]

【発明が解決しようとする課題】このようにインタポー
ザ基板3の両面にベアチップ1、2を実装する場合に
は、まず一方のベアチップ1をフレキシブルインタポー
ザ基板3に異方性導電膜5を介して実装する。このとき
に加熱および加圧を行ない、異方性導電膜5による接続
パターン6と電極7との電気的な接続を達成する。そし
てこの後に半導体ベアチップ1が実装されたインタポー
ザ基板3を反転させ、ベアチップ1と対称な位置にミラ
ーパターンが形成された半導体のベアチップ2を異方性
導電膜5によってインタポーザ基板3の片面に実装す
る。これによって薄型のインタポーザ基板3の両面にベ
アチップ1がフリップチップ実装された半導体モジュー
ルが完成する。
When the bare chips 1 and 2 are mounted on both sides of the interposer substrate 3 as described above, one of the bare chips 1 is first mounted on the flexible interposer substrate 3 via the anisotropic conductive film 5. I do. At this time, heating and pressurization are performed to achieve electrical connection between the connection pattern 6 and the electrode 7 by the anisotropic conductive film 5. Thereafter, the interposer substrate 3 on which the semiconductor bare chip 1 is mounted is inverted, and the semiconductor bare chip 2 having a mirror pattern formed at a position symmetrical to the bare chip 1 is mounted on one surface of the interposer substrate 3 by the anisotropic conductive film 5. . Thus, a semiconductor module in which the bare chip 1 is flip-chip mounted on both surfaces of the thin interposer substrate 3 is completed.

【0005】ここで先にインタポーザ基板3に搭載され
るベアチップ1の実装の際における加熱および加圧によ
って、インタポーザ基板3が図5Aにおいて鎖線で示す
ように上面が凹になるように変形する。これはインタポ
ーザ基板3の下面の配線パターン6間においてベースプ
レート4とインタポーザ基板3との間に隙間が存在する
からである。このような隙間によって例えば10μm程
度の変形を生ずる。
[0005] Here, the interposer substrate 3 is deformed by the heating and pressurization during the mounting of the bare chip 1 previously mounted on the interposer substrate 3 so that the upper surface becomes concave as shown by a chain line in FIG. 5A. This is because there is a gap between the base plate 4 and the interposer substrate 3 between the wiring patterns 6 on the lower surface of the interposer substrate 3. Such a gap causes a deformation of, for example, about 10 μm.

【0006】このようにインタポーザ基板3あがその断
面が円弧状に変形した状態で反対側の面にベアチップ2
を実装すると、図5Bに示す状態になって反対側のベア
チップ2の中間位置における当りが強くなるとともに、
周辺側、すなわちベアチップ2の電極7の部分における
荷重量が弱まる。このような加圧時おける荷重量の低下
によって異方性導電膜5中に存在する接続用の粒子が完
全に押潰されず、これによってとくにベアチップ2の電
極7とインタポーザ基板3の接続パターン6との接続歩
留りが下がり、信頼性が低下する。またこのようなこと
から、半導体モジュールの製造の歩留りの低下につなが
る。
In this manner, the interposer substrate 3 has its bare chip 2
5B, the state shown in FIG. 5B is obtained, and the contact at the intermediate position of the opposite bare chip 2 is strengthened.
The load on the peripheral side, that is, on the electrode 7 of the bare chip 2 is reduced. Due to such a decrease in the amount of load at the time of pressurization, the connecting particles present in the anisotropic conductive film 5 are not completely crushed, and thus the electrodes 7 of the bare chip 2 and the connection pattern 6 of the interposer substrate 3 are particularly hardly crushed. Connection yield decreases, and reliability decreases. In addition, this leads to a decrease in the yield of semiconductor module production.

【0007】本発明はこのような問題点に鑑みてなされ
たものであって、インタポーザ基板に対するベアチップ
の電極の接続が確実に行なわれ、接続歩留りが向上して
信頼性が改善されるようにした半導体モジュールの製造
方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and is intended to reliably connect the electrodes of a bare chip to an interposer substrate, improve the connection yield, and improve the reliability. An object of the present invention is to provide a method for manufacturing a semiconductor module.

【0008】[0008]

【課題を解決するための手段】本願の一発明は、インタ
ポーザ基板上に半導体のベアチップを実装するようにし
た半導体モジュールの製造方法において、ベースプレー
ト上にインタポーザ基板を載置するとともに、前記イン
タポーザ基板の下面であってその中間部分をバックアッ
プ手段によって受け、前記インタポーザ基板上に感圧性
接続手段を介して半導体のベアチップを配置して前記イ
ンタポーザ基板に対して加圧することを特徴とする半導
体モジュールの製造方法に関するものである。
According to one aspect of the present invention, there is provided a method of manufacturing a semiconductor module in which a bare semiconductor chip is mounted on an interposer substrate, wherein the interposer substrate is mounted on a base plate and the interposer substrate is mounted on the base plate. A method for manufacturing a semiconductor module, comprising: receiving a lower surface and an intermediate portion thereof by a backup means, arranging a bare semiconductor chip on the interposer substrate via a pressure-sensitive connecting means, and applying pressure to the interposer substrate. It is about.

【0009】ここで前記バックアップ手段が前記インタ
ポーザ基板と前記ベースプレートとの間の隙間を埋める
シート状体から構成されてよい。また前記バックアップ
手段が前記インタポーザ基板の配線パターン間において
前記インタポーザ基板と前記ベースプレートとの間の隙
間を埋めるシート状体から構成されてよい。
[0009] Here, the backup means may be constituted by a sheet-like member which fills a gap between the interposer substrate and the base plate. Further, the backup means may be formed of a sheet-like member that fills a gap between the interposer substrate and the base plate between the wiring patterns of the interposer substrate.

【0010】本願の別の発明は、インタポーザ基板の両
面にそれぞれ半導体のベアチップを感圧性接続手段を介
して実装するようにした半導体モジュールの製造方法に
おいて、前記インタポーザ基板の一方の面に第1の半導
体のベアチップを実装する際に前記インタポーザ基板の
前記ベアチップの実装面とは反対側の面であってその中
間部分をバックアップ手段によって受けるようにしたこ
とを特徴とする半導体モジュールの製造方法に関するも
のである。
Another aspect of the present invention is a method of manufacturing a semiconductor module in which semiconductor bare chips are mounted on both surfaces of an interposer substrate via pressure-sensitive connecting means, respectively. The present invention relates to a method for manufacturing a semiconductor module, wherein when mounting a semiconductor bare chip, a surface of the interposer substrate opposite to the mounting surface of the bare chip and an intermediate portion thereof is received by backup means. is there.

【0011】ここで前記インタポーザ基板の接続パター
ンと前記半導体のベアチップの電極とが異方性導電膜に
よって電気的に接続されてよい。また前記異方性導電膜
によって接続が行なわれる際に前記半導体のベアチップ
が加圧および加熱されて前記インタポーザ基板に実装さ
れてよい。
Here, the connection pattern of the interposer substrate and the electrode of the semiconductor bare chip may be electrically connected by an anisotropic conductive film. The semiconductor bare chip may be pressurized and heated to be mounted on the interposer substrate when the connection is made by the anisotropic conductive film.

【0012】本発明の好ましい態様は、半導体のベアチ
ップを薄型の両面インタポーザ基板の両面にベアチップ
実装して超薄型の半導体モジュールを製造する際に、先
にベアチップを実装するときにインタポーザ基板の反対
側の面のパターン間の部分をバックアップ手段によって
バックアップするようにし、これによって異方性導電膜
を用いた加熱および加圧によるベアチップの電極の接続
の際に、インタポーザ基板が弓形に変形するのを防止す
るようにしたものである。
In a preferred embodiment of the present invention, when a bare semiconductor chip is mounted on both sides of a thin double-sided interposer substrate to produce an ultra-thin semiconductor module, the bare chip is first mounted on the opposite side of the interposer substrate. The portion between the patterns on the side surface is backed up by backup means, thereby preventing the interposer substrate from deforming into an arc shape when connecting the electrodes of the bare chip by heating and pressing using an anisotropic conductive film. This is to prevent it.

【0013】このようにインタポーザ基板に対する第1
のベアチップの実装の際に、インタポーザ基板の中間部
分をバックアップ手段によって受けると、インタポーザ
基板の弓形の変形、すなわち反りが低減するために、多
段スタック実装の際の全体の高さが最小化される。また
第1のベアチップを実装した後のインタポーザ基板の反
りが低減することから、反対側の後行面に第2のベアチ
ップを実装する際に、第2のベアチップの中間面部分と
インタポーザ基板との間の隙間が狭くならず、インタポ
ーザ基板に対して第2のベアチップがほぼ均一な距離を
介して異方性導電膜を挟むことになる。従ってこのよう
な状態で加熱および加圧を行なうと、第2のベアチップ
の電極がインタポーザ基板の対応する接続パターンに正
しく接続されるようになり、とくに第2のベアチップの
実装の際における接続歩留りが飛躍的に向上し、信頼性
が大幅に改善されるようになる。そして半導体モジール
の歩留りが向上するとともに信頼性が改善されることに
よって、半導体モジュールのコストの低減が図られるこ
とになる。
As described above, the first method for the interposer substrate is performed.
When the intermediate portion of the interposer substrate is received by the backup means during the mounting of the bare chip, the bow of the interposer substrate is deformed, that is, the warp is reduced, so that the overall height in the multi-stack mounting is minimized. . Also, since the warpage of the interposer substrate after the mounting of the first bare chip is reduced, when the second bare chip is mounted on the opposite trailing surface, the interposition between the intermediate surface portion of the second bare chip and the interposer substrate is reduced. The gap between them does not become narrow, and the second bare chip sandwiches the anisotropic conductive film at a substantially uniform distance from the interposer substrate. Therefore, when heating and pressurization are performed in such a state, the electrodes of the second bare chip are correctly connected to the corresponding connection patterns of the interposer substrate, and the connection yield particularly when mounting the second bare chip is reduced. Dramatically improved, reliability will be greatly improved. In addition, the yield of the semiconductor module is improved and the reliability is improved, so that the cost of the semiconductor module is reduced.

【0014】[0014]

【発明の実施の形態】以下本発明を図示の一実施の形態
によって説明する。図1は本発明の一実施の形態に係る
半導体モジュールの製造方法を順を追って説明してい
る。ここて半導体モジュールは図1Cに示すように、イ
ンタポーザ基板13に対してその上面と下面とにそれぞ
れベアチップ11、12が実装され、超薄型の半導体モ
ジュールを構成することになる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to an embodiment shown in the drawings. FIG. 1 sequentially describes a method for manufacturing a semiconductor module according to an embodiment of the present invention. Here, as shown in FIG. 1C, the bare chips 11 and 12 are mounted on the upper surface and the lower surface of the interposer substrate 13 as shown in FIG. 1C, thereby forming an ultra-thin semiconductor module.

【0015】このような半導体モジュールを製造する場
合には、図1Cに示すように、ベースプレート20上に
インタポーザ基板13を載置する。このときにベースプ
レート20上に予めバックアップシート21を載置して
おく。バックアップシート21はインタポーザ基板13
の接続パターン16とほぼ同じ厚さのシート状体であっ
てよく、薄いステンレス板やセラミック板から構成され
る。すなわち硬い材料から成るシート状体が用いられ
る。そしてこのようなシート状体21がインタポーザ基
板13の接続パターン16間においてベースプレート2
0とインタポーザ基板13との間の高さ方向の隙間を無
くすように配する。
When manufacturing such a semiconductor module, the interposer substrate 13 is mounted on the base plate 20, as shown in FIG. 1C. At this time, the backup sheet 21 is placed on the base plate 20 in advance. The backup sheet 21 is the interposer substrate 13
May be a sheet-like body having substantially the same thickness as that of the connection pattern 16, and is made of a thin stainless steel plate or ceramic plate. That is, a sheet made of a hard material is used. Such a sheet-like body 21 is disposed between the connection patterns 16 of the interposer substrate 13 so that the base plate 2
It is arranged so as to eliminate a gap in the height direction between the zero and the interposer substrate 13.

【0016】インタポーザ基板13上にはベアチップ1
1よりも一回り大きな寸法の異方性導電膜22が配され
る。そしてこのような異方性導電膜22の上から第1の
ベアチップ11を実装し、上面から加熱および加圧を行
なう。このような加圧および加熱の工程によって、ベア
チップ11の電極15とインタポーザ基板13の接続パ
ターン16とが互いに電気的に接続されるようになる。
The bare chip 1 is placed on the interposer substrate 13.
An anisotropic conductive film 22 having a dimension slightly larger than 1 is provided. Then, the first bare chip 11 is mounted on such an anisotropic conductive film 22, and heating and pressurization are performed from above. By such pressurizing and heating steps, the electrodes 15 of the bare chip 11 and the connection patterns 16 of the interposer substrate 13 are electrically connected to each other.

【0017】上記異方性導電膜22によるベアチップ1
1の電極15とインタポーザ基板13の接続パターン1
6との接続のための加圧および加熱工程の際に、インタ
ポーザ基板13は断面が円弧状に変形しない。これはイ
ンタポーザ基板13の下面であって接続パターン16間
の部分がバックアップシート21で受けられているから
である。従って第1のベアチップ11を実装したインタ
ポーザ基板13は図1Aに示すように平坦で断面が真直
ぐになっている。
The bare chip 1 made of the anisotropic conductive film 22
Connection pattern 1 between the first electrode 15 and the interposer substrate 13
At the time of the pressurizing and heating steps for connection with 6, the cross section of the interposer substrate 13 does not deform into an arc shape. This is because the portion between the connection patterns 16 on the lower surface of the interposer substrate 13 is received by the backup sheet 21. Therefore, the interposer substrate 13 on which the first bare chip 11 is mounted is flat and has a straight cross section as shown in FIG. 1A.

【0018】次にこのインタポーザ基板13を反転させ
て図1Bに示すようにひっくり返す。そしてこのインタ
ポーザ基板13の上に異方性導電膜22を載置するとと
もに、その上からベアチツプ12を実装する。そしてこ
こでもベアチップ12の上から加熱および加圧を行な
う。このような工程によって異方性導電膜22でベアチ
ップ12の電極15とインタポーザ基板13の接続パタ
ーン16とが接続される。これによって図1Cに示すよ
うに、インタポーザ基板13の両面にそれぞれベアチッ
プ11、12が実装された超薄型の半導体モジュールが
生産される。
Next, the interposer substrate 13 is inverted and turned over as shown in FIG. 1B. Then, the anisotropic conductive film 22 is placed on the interposer substrate 13, and the bare chip 12 is mounted thereon. Here, heating and pressurization are performed from above the bare chip 12 as well. Through such a process, the electrodes 15 of the bare chip 12 and the connection patterns 16 of the interposer substrate 13 are connected by the anisotropic conductive film 22. As a result, as shown in FIG. 1C, an ultra-thin semiconductor module in which bare chips 11 and 12 are mounted on both surfaces of the interposer substrate 13, respectively, is produced.

【0019】ここで第1のベアチップ11を実装した後
のインタポーザ基板13の反りがほとんどないことか
ら、後から反対側の面に実装されるベアチップ12の腹
の部分あるいは中間部分が加熱および加圧の際に当りが
強くならず、このためにベアチップ12の周辺の電極1
5が確実にインタポーザ基板13に接続され、これによ
って接続歩留まりが飛躍的に向上し、信頼性が大幅に改
善される。またこのことから、半導体モジュールの歩留
りが改善されてコストが低減される。また半導体モジュ
ールそれ自体の信頼性の向上につながる。さらにこのよ
うな半導体モジュールは、中間のインタポーザ基板13
が反らないために、多段にスタツクした場合の実装の全
高を最小化することが可能になり、より薄型の半導体モ
ジュールが提供される。
Here, since the interposer substrate 13 after mounting the first bare chip 11 hardly warps, the belly portion or the middle portion of the bare chip 12 mounted on the opposite surface is heated and pressurized. The contact does not become strong at the time of
5 is reliably connected to the interposer substrate 13, thereby dramatically improving the connection yield and greatly improving the reliability. This also improves the yield of semiconductor modules and reduces costs. In addition, the reliability of the semiconductor module itself is improved. Further, such a semiconductor module is provided with an intermediate interposer substrate 13.
Does not warp, it is possible to minimize the total height of the mounting when stacking in multiple stages, and a thinner semiconductor module is provided.

【0020】ベアチップ11、12の電極15をインタ
ポーザ基板13の接続パターン16に接続するための異
方性導電膜22は、図2に示すようにエポキシ樹脂等の
マトリックス樹脂から構成されるとともに、その中に樹
脂粒子26を分散させたものである。ここでそれぞれの
樹脂粒子26は図3に示すように球状をなすとともに、
その外周部に金属メッキから成る金属層27が形成さ
れ、さらにその外周面を覆うように絶縁被膜28が形成
されている。
The anisotropic conductive film 22 for connecting the electrodes 15 of the bare chips 11 and 12 to the connection pattern 16 of the interposer substrate 13 is made of a matrix resin such as an epoxy resin as shown in FIG. The resin particles 26 are dispersed therein. Here, each resin particle 26 has a spherical shape as shown in FIG.
A metal layer 27 made of metal plating is formed on the outer peripheral portion, and an insulating coating 28 is formed so as to cover the outer peripheral surface.

【0021】このような異方性導電膜22をベアチップ
11、12とインタポーザ基板13との間に介在させて
加熱および加圧を行なうと、図4に示すように電極15
と接続パターン16との間においてこれらの電極25お
よび接続パターン16の高さによって樹脂粒子26が押
潰され、外側の絶縁被膜28が破壊されて金属層27が
露出し、これによって樹脂粒子26による電極15と接
続パターン16との電気的な接続が達成される。これに
対して電極15および接続パターン16が存在しない領
域においてベアチップ11、12とインタポーザ基板1
3との間の隙間が大きいために樹脂粒子26は球状の形
態をそのまま維持し、外周面の絶縁被膜28によって短
絡を防止する。すなわち電極16以外の領域における導
通が阻止され、これによって選択的な電気的接続が達成
される。
When heating and pressurization are performed with the anisotropic conductive film 22 interposed between the bare chips 11 and 12 and the interposer substrate 13, as shown in FIG.
The resin particles 26 are crushed by the heights of the electrodes 25 and the connection patterns 16 between the electrodes and the connection patterns 16, the outer insulating coating 28 is broken, and the metal layer 27 is exposed. Electrical connection between the electrode 15 and the connection pattern 16 is achieved. On the other hand, in a region where the electrode 15 and the connection pattern 16 do not exist, the bare chips 11 and 12 and the interposer substrate 1
3, the resin particles 26 maintain the spherical shape as they are, and short circuit is prevented by the insulating coating 28 on the outer peripheral surface. That is, conduction in a region other than the electrode 16 is prevented, thereby achieving a selective electrical connection.

【0022】このように本実施の形態においては、ベア
チップ11をフレキシブルなインタポーザ基板13へ異
方性導電膜22によって実装する。このときにインタポ
ーザ基板13の中間部分をバックアップシート21によ
って受けるようにし、加圧の圧着荷重を異方性導電膜2
2が均等に受けられるようにしている。そして一方の面
にベアチップ11が実装されたインタポーザ基板13を
反転して対称な反対面にベアチップ12を異方性導電膜
22によって実装している。
As described above, in the present embodiment, the bare chip 11 is mounted on the flexible interposer substrate 13 with the anisotropic conductive film 22. At this time, the intermediate portion of the interposer substrate 13 is received by the backup sheet 21, and a pressing pressure load is applied to the anisotropic conductive film 2.
2 is evenly received. Then, the interposer substrate 13 on which the bare chip 11 is mounted on one surface is inverted, and the bare chip 12 is mounted on the symmetrical opposite surface by the anisotropic conductive film 22.

【0023】従ってこれにより、とくにバックアップシ
ート21によってインタポーザ基板13の反りが低減す
ることから、反対側の後行面のベアチップ12の実装の
際におけるこのベアチップ12の電極15とインタポー
ザ基板13の接続パターン16との接続歩留りが大幅に
改善され、信頼性が向上することになり、ひいては半導
体モジュールのコストの低減につながることになる。
Accordingly, since the warp of the interposer substrate 13 is reduced particularly by the backup sheet 21, the connection pattern between the electrode 15 of the bare chip 12 and the interposer substrate 13 at the time of mounting the bare chip 12 on the opposite trailing surface is opposite. The connection yield with the semiconductor module 16 is greatly improved, the reliability is improved, and the cost of the semiconductor module is reduced.

【0024】以上本願の発明を図示の実施の形態によっ
て説明したが、本願に含まれる発明は上記実施の形態に
よって限定されることなく、本願の各発明の技術的思想
の範囲内で各種の変更が可能である。例えば上記実施の
形態においては、バックアップ手段としてベースプレー
ト20上に配されたバックアップシート21を用いるよ
うにしているが、このような構成に代えて、インタポー
ザ基板13のベアチップ11が搭載される面とは反対側
の面にダミーのパターンから成るバックアップ手段を設
けるようにしてもよい。
Although the invention of the present application has been described with reference to the illustrated embodiments, the invention included in the present application is not limited to the above embodiments, and various modifications may be made within the technical idea of each invention of the present application. Is possible. For example, in the above-described embodiment, the backup sheet 21 disposed on the base plate 20 is used as the backup means, but instead of such a configuration, the surface on which the bare chip 11 of the interposer substrate 13 is mounted is described. Backup means made of a dummy pattern may be provided on the opposite surface.

【0025】[0025]

【発明の効果】本願の一発明は、インタポーザ基板上に
半導体のベアチップを実装するようにした半導体モジュ
ールの製造方法において、ベースプレート上にインタポ
ーザ基板を載置するとともに、インタポーザ基板の下面
であってその中間部分をバックアップ手段によって受
け、インタポーザ基板上に感圧性接続手段を介して半導
体のベアチップを配置してインタポーザ基板に対して加
圧するようにしたものである。
According to one aspect of the present invention, there is provided a method for manufacturing a semiconductor module in which a semiconductor bare chip is mounted on an interposer substrate, wherein the interposer substrate is mounted on a base plate and the lower surface of the interposer substrate is provided. The intermediate portion is received by the backup means, and a semiconductor bare chip is arranged on the interposer substrate via the pressure-sensitive connection means to press the interposer substrate.

【0026】従ってこのような半導体モジュールの製造
方法によれば、ベアチップを載置してインタポーザ基板
に対して加圧しても、インタポーザ基板の中間部分がへ
こむように円弧状に変形することがなくなる。従って多
段スタック実装の際の全高を最小化することが可能にな
る。
Therefore, according to such a method of manufacturing a semiconductor module, even when a bare chip is placed and pressed against the interposer substrate, the intermediate portion of the interposer substrate is not deformed into an arc shape so as to be depressed. Therefore, it is possible to minimize the total height when mounting the multi-stage stack.

【0027】本願の別の発明は、インタポーザ基板の両
面にそれぞれ半導体のベアチップを感圧性接続手段を介
して実装するようにした半導体モジュールの製造方法に
おいて、インタポーザ基板の一方の面に第1の半導体の
ベアチップを実装する際にインタポーザ基板のベアチッ
プの実装面とは反対側の面であってその中間部分をバッ
クアップ手段によって受けるようにしたものである。
Another invention of the present application is directed to a method of manufacturing a semiconductor module in which semiconductor bare chips are mounted on both surfaces of an interposer substrate via pressure-sensitive connecting means, respectively, wherein a first semiconductor is mounted on one surface of the interposer substrate. When the bare chip is mounted, the surface of the interposer substrate opposite to the surface on which the bare chip is mounted and an intermediate portion thereof is received by the backup means.

【0028】従ってこのような半導体モジュールの製造
方法によれば、一方の面に第1の半導体のベアチップを
実装する際に接続を達成するために加圧力を加えてもイ
ンタポーザ基板の中間部分がへこむように変形すること
が防止される。従ってこの後にインタポーザ基板の反対
側の面にもう1つのベアチップを実装する際に、このも
う1つのベアチップの中間部分、すなわち腹の部分の当
りが強くなって周辺の電極への荷重量が弱まることが防
止され、これによって後から実装されるベアチップの接
続の歩留りが飛躍的に向上し、信頼性が改善される。
Therefore, according to such a method of manufacturing a semiconductor module, the intermediate portion of the interposer substrate is depressed even if a pressing force is applied to achieve connection when mounting the first semiconductor bare chip on one surface. Such deformation is prevented. Therefore, when another bare chip is mounted on the opposite surface of the interposer substrate thereafter, the contact of the intermediate portion of the other bare chip, that is, the antinode portion, becomes strong, and the load on the peripheral electrodes is reduced. Thus, the yield of connection of bare chips mounted later is remarkably improved, and reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一実施の形態の半導体モジュールの製造方法を
示す縦断面図である。
FIG. 1 is a longitudinal sectional view illustrating a method for manufacturing a semiconductor module of one embodiment.

【図2】異方性導電膜の拡大断面図である。FIG. 2 is an enlarged sectional view of an anisotropic conductive film.

【図3】異方性導電膜中に分散された樹脂粒子の拡大縦
断面図である。
FIG. 3 is an enlarged longitudinal sectional view of resin particles dispersed in an anisotropic conductive film.

【図4】異方性導電膜による電気的な接続の動作を示す
拡大断面図である。
FIG. 4 is an enlarged sectional view showing an operation of electrical connection by an anisotropic conductive film.

【図5】従来の半導体モジュールの製造方法を示す縦断
面図である。
FIG. 5 is a longitudinal sectional view showing a conventional method for manufacturing a semiconductor module.

【符号の説明】[Explanation of symbols]

1、2‥‥ベアチップ、3‥‥インタポーザ基板、4‥
‥ベースプレート、5‥‥異方性導電膜、6‥‥接続パ
ターン、7‥‥電極、11、12‥‥ベアチップ、13
‥‥インタポーザ基板、15‥‥電極、16‥‥接続パ
ターン、20‥‥ベースプレート、21‥‥バックアッ
プシート、22‥‥異方性導電膜、26‥‥樹脂粒子、
27‥‥金属層、28‥‥絶縁被膜
1, 2 ‥‥ bare chip, 3 ‥‥ interposer board, 4 ‥
{Base plate, 5} Anisotropic conductive film, 6} Connection pattern, 7} Electrode, 11, 12} Bare chip, 13
{Interposer substrate, 15} Electrode, 16} Connection pattern, 20} Base plate, 21} Backup sheet, 22} Anisotropic conductive film, 26} Resin particles,
27 ‥‥ metal layer, 28 ‥‥ insulation coating

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】インタポーザ基板上に半導体のベアチップ
を実装するようにした半導体モジュールの製造方法にお
いて、 ベースプレート上にインタポーザ基板を載置するととも
に、前記インタポーザ基板の下面であってその中間部分
をバックアップ手段によって受け、 前記インタポーザ基板上に感圧性接続手段を介して半導
体のベアチップを配置して前記インタポーザ基板に対し
て加圧することを特徴とする半導体モジュールの製造方
法。
1. A method of manufacturing a semiconductor module in which a semiconductor bare chip is mounted on an interposer substrate, wherein the interposer substrate is mounted on a base plate, and a lower portion of the interposer substrate and an intermediate portion thereof are backed up. A semiconductor bare chip is disposed on the interposer substrate via a pressure-sensitive connecting means, and pressure is applied to the interposer substrate.
【請求項2】前記バックアップ手段が前記インタポーザ
基板と前記ベースプレートとの間の隙間を埋めるシート
状体から構成されることを特徴とする請求項1に記載の
半導体モジュールの製造方法。
2. The method of manufacturing a semiconductor module according to claim 1, wherein said backup means comprises a sheet-like member which fills a gap between said interposer substrate and said base plate.
【請求項3】前記バックアップ手段が前記インタポーザ
基板の配線パターン間において前記インタポーザ基板と
前記ベースプレートとの間の隙間を埋めるシート状体か
ら構成されることを特徴とする請求項1に記載の半導体
モジュールの製造方法。
3. The semiconductor module according to claim 1, wherein said backup means comprises a sheet-like member which fills a gap between said interposer substrate and said base plate between wiring patterns of said interposer substrate. Manufacturing method.
【請求項4】インタポーザ基板の両面にそれぞれ半導体
のベアチップを感圧性接続手段を介して実装するように
した半導体モジュールの製造方法において、 前記インタポーザ基板の一方の面に第1の半導体のベア
チップを実装する際に前記インタポーザ基板の前記ベア
チップの実装面とは反対側の面であってその中間部分を
バックアップ手段によって受けるようにしたことを特徴
とする半導体モジュールの製造方法。
4. A method for manufacturing a semiconductor module, wherein semiconductor bare chips are mounted on both surfaces of an interposer substrate via pressure-sensitive connection means, respectively. A first semiconductor bare chip is mounted on one surface of the interposer substrate. A method of manufacturing the semiconductor module, wherein an intermediate portion of the interposer substrate opposite to the surface on which the bare chip is mounted is received by backup means.
【請求項5】前記インタポーザ基板の接続パターンと前
記半導体のベアチップの電極とが異方性導電膜によって
電気的に接続されることを特徴とする請求項4に記載の
半導体モジュールの製造方法。
5. The method according to claim 4, wherein the connection pattern of the interposer substrate and the electrode of the bare semiconductor chip are electrically connected by an anisotropic conductive film.
【請求項6】前記異方性導電膜によって接続が行なわれ
る際に前記半導体のベアチップが加圧および加熱されて
前記インタポーザ基板に実装されることを特徴とする請
求項4に記載の半導体モジュールの製造方法。
6. The semiconductor module according to claim 4, wherein said semiconductor bare chip is pressed and heated to be mounted on said interposer substrate when connection is made by said anisotropic conductive film. Production method.
JP2000234565A 2000-08-02 2000-08-02 Method of manufacturing semiconductor module Pending JP2002050734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000234565A JP2002050734A (en) 2000-08-02 2000-08-02 Method of manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000234565A JP2002050734A (en) 2000-08-02 2000-08-02 Method of manufacturing semiconductor module

Publications (1)

Publication Number Publication Date
JP2002050734A true JP2002050734A (en) 2002-02-15

Family

ID=18726912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000234565A Pending JP2002050734A (en) 2000-08-02 2000-08-02 Method of manufacturing semiconductor module

Country Status (1)

Country Link
JP (1) JP2002050734A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707501B2 (en) 2005-08-10 2010-04-27 International Business Machines Corporation Visual marker for speech enabled links

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707501B2 (en) 2005-08-10 2010-04-27 International Business Machines Corporation Visual marker for speech enabled links

Similar Documents

Publication Publication Date Title
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US6559523B2 (en) Device for attaching a semiconductor chip to a chip carrier
JPH1013003A (en) Semiconductor device
US20040007782A1 (en) Connecting circuit devices and assemblies thereof
JPH10189657A (en) Connection between terminals, mounting of semiconductor chip, bonding of semiconductor chip and connection structure between terminals
JP2002050734A (en) Method of manufacturing semiconductor module
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
KR101156860B1 (en) Coin head for substrate
JP2005340393A (en) Small-sized mount module and manufacturing method thereof
JP3519924B2 (en) Semiconductor device structure and method of manufacturing the same
JP4520052B2 (en) Semiconductor device and manufacturing method thereof
JPH09306952A (en) Semiconductor device and manufacture thereof
JP3608476B2 (en) Semiconductor chip mounting circuit board and method for mounting semiconductor chip on circuit board
JP3637438B2 (en) Wiring board manufacturing method
JP2003045911A (en) Mounting structure of semiconductor element and wiring board for mounting
JP2000174414A (en) Manufacture of wiring board
JP2003124258A (en) Mounting method of semiconductor chip and mounting structure of semiconductor chip
JP3706519B2 (en) Mounting method of semiconductor device
JP4540216B2 (en) Manufacturing method of semiconductor module
JP2675714B2 (en) Manufacturing method of protruding electrode
JPH10256306A (en) Preparation of circuit board
JP2000223533A (en) Semiconductor device
JPH1177559A (en) Heater table
JP4409070B2 (en) Mounting board and semiconductor module using the same
JP2000174165A (en) Semiconductor device and its manufacture