JP2002033473A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2002033473A JP2002033473A JP2000216199A JP2000216199A JP2002033473A JP 2002033473 A JP2002033473 A JP 2002033473A JP 2000216199 A JP2000216199 A JP 2000216199A JP 2000216199 A JP2000216199 A JP 2000216199A JP 2002033473 A JP2002033473 A JP 2002033473A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- ccd
- semiconductor device
- wiring
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電荷結合素子（Ｃ
ＣＤ、Charge Coupled Device）を用いた半導体装置に
関するものである。The present invention relates to a charge-coupled device (C)
The present invention relates to a semiconductor device using a CD (Charge Coupled Device).
【０００２】[0002]
【従来の技術】この種の半導体装置として、たとえば特
開平１０−２２３８７３号公報に開示されたようないわ
ゆる裏面照射型の半導体装置が知られている。表面照射
型ＣＣＤにおいては、受光部を覆っている転送電極を例
えば多結晶シリコンによる電極とし、各電極を例えば厚
さ数μｍ程度になるＰＳＧ膜によって分離して、表面を
受光面として撮像を行うが、特に多結晶シリコンは、波
長４００ｎｍ以下の光などの吸収係数が大きい入射エネ
ルギー線を吸収してしまう為、紫外光等に対する感度が
低くなってしまう。これに対して特開平１０−２２３８
７３号公報に開示された裏面照射型の半導体装置は、平
板状の半導体基板を有し、この半導体基板の一方側の表
面上に絶縁層を介して複数の電極を配列し、それらの電
極に電圧を印加して、半導体基板内に空乏層を形成する
ことにより注入された少数キャリアを蓄積するようにＣ
ＣＤが形成され、ＣＣＤと反対側の半導体基板を厚さ１
０〜４０μｍ程度まで削ることで薄型化し、ＣＣＤが形
成された側と反対側（裏面）からエネルギー線を入射し
て撮像を行うものである。したがって、表面側に配設さ
れる転送電極に影響されずに光などの入射・受光を行う
ことができ、紫外光などの短波長光に対しても高い感度
を有するＣＣＤが実現される。このようなＣＣＤは、紫
外光以外にもγ線や荷電粒子線など、吸収係数が大きい
エネルギー線の照射に対しても有効である。また、電子
衝撃型ＣＣＤとしても応用することができる。2. Description of the Related Art As this type of semiconductor device, there is known a so-called back-illuminated type semiconductor device as disclosed in, for example, Japanese Patent Application Laid-Open No. 10-223873. In a front-side illuminated CCD, a transfer electrode covering a light receiving unit is, for example, an electrode made of polycrystalline silicon, and each electrode is separated by, for example, a PSG film having a thickness of about several μm, and imaging is performed with the surface as a light receiving surface. However, in particular, polycrystalline silicon absorbs incident energy rays having a large absorption coefficient, such as light having a wavelength of 400 nm or less, so that the sensitivity to ultraviolet light or the like decreases. On the other hand, Japanese Unexamined Patent Application Publication No.
The back-illuminated type semiconductor device disclosed in Japanese Patent No. 73 has a flat semiconductor substrate, a plurality of electrodes arranged on one surface of the semiconductor substrate via an insulating layer, and A voltage is applied to form a depletion layer in the semiconductor substrate so that the injected minority carriers are accumulated.
A CD is formed and the semiconductor substrate on the opposite side of the CCD is
The thickness is reduced to about 0 to 40 μm to reduce the thickness, and energy rays are incident from the side (rear side) opposite to the side on which the CCD is formed to perform imaging. Therefore, light and the like can be incident and received without being affected by the transfer electrode disposed on the front surface side, and a CCD having high sensitivity to short-wavelength light such as ultraviolet light can be realized. Such a CCD is effective for irradiation of energy rays having a large absorption coefficient, such as γ rays and charged particle rays, in addition to ultraviolet light. Further, it can be applied as an electron impact type CCD.
【０００３】多結晶シリコンを転送電極として用いる場
合、抵抗が大きいという別の問題がある。特に、ＣＣＤ
の垂直シフトレジスタにおいて、高速の電荷転送を行う
場合、この多結晶シリコンの配線抵抗によって電荷転送
速度が制限されてしまう。また、外から加える転送電圧
によるクロック信号が配線の長さに応じて鈍ってしま
い、場所によって波形が歪んでその立ち上がり時間に違
いが生じ、結果としてＣＣＤの転送効率（ポテンシャル
ウェル間の電荷転送の割合）が劣化する。この波形の鈍
りについては、抵抗だけでなく容量との組み合せによっ
て決まるが、容量を変化させるとＣＣＤにおいて転送可
能な電荷量が変化してしまう。When polycrystalline silicon is used as the transfer electrode, there is another problem that the resistance is large. In particular, CCD
In the vertical shift register described above, when performing high-speed charge transfer, the charge transfer speed is limited by the wiring resistance of the polycrystalline silicon. Also, the clock signal due to the transfer voltage applied from the outside becomes dull according to the length of the wiring, and the waveform is distorted depending on the location, causing a difference in the rise time. Ratio) deteriorates. The dullness of the waveform is determined not only by the resistance but also by the combination with the capacitance. However, if the capacitance is changed, the amount of charge that can be transferred by the CCD changes.
【０００４】高速電荷転送を実現するために、例えば図
３に示すように転送電極とは別に転送電極が形成された
表面に金属または金属シリサイドからなる補助的な配線
を形成し、転送電極と電気的に接続して転送電圧を供給
することによって、高抵抗の多結晶シリコン製転送電極
の問題を解決することも考えられる。In order to realize high-speed charge transfer, for example, as shown in FIG. 3, an auxiliary wiring made of metal or metal silicide is formed on the surface on which the transfer electrode is formed separately from the transfer electrode, so that the transfer electrode is electrically connected to the transfer electrode. It is also conceivable that the problem of the high-resistance polycrystalline silicon transfer electrode can be solved by supplying the transfer voltage by connecting the electrodes in a stable manner.
【０００５】[0005]
【発明が解決しようとする課題】本発明者らの調査研究
の結果、前述した従来の裏面照射型半導体装置にあって
は、半導体基板の表面（支持基板と対向する面）側に、
ＣＣＤに電気的に接続される信号読出し用の多結晶シリ
コン電極等の固定パターンが配置されるため、この固定
パターンの存在に起因して以下に示す問題点を有してい
ることが判明した。この問題は特に高速電荷転送の為に
半導体基板の表面に金属、または金属シリサイドからな
る補助配線を形成する場合、顕著となる。As a result of the research conducted by the present inventors, in the above-mentioned conventional back-illuminated type semiconductor device, the surface of the semiconductor substrate (the surface facing the support substrate) is
Since a fixed pattern such as a polycrystalline silicon electrode for signal reading which is electrically connected to the CCD is arranged, it has been found that the following problems are caused due to the presence of the fixed pattern. This problem is particularly remarkable when an auxiliary wiring made of metal or metal silicide is formed on the surface of the semiconductor substrate for high-speed charge transfer.
【０００６】半導体基板の薄型部分は、上述したように
約１０〜４０μｍ程度と非常に薄いために、吸収長が短
い短波長の光は半導体基板（薄型部分）の受光部で十分
吸収されるが、吸収長のより長い長波長の光は半導体基
板の受光部で十分吸収しきれず、半導体基板を透過す
る。たとえば高強度の長波長の光が半導体基板に入射し
た場合には、入射した光は半導体基板を透過し、半導体
基板と支持基板との間に充填された絶縁性樹脂内での光
散乱、あるいは、絶縁性樹脂の界面又は支持基板の半導
体基板に対向する面の裏面側に取り付けられたペルチェ
素子の表面等での反射により、半導体基板に再入射す
る。半導体基板の表面側には上述した固定パターンが存
在することから、半導体基板に再入射する光の一部は固
定パターンにより遮られ、ＣＣＤにて検出された画像に
固定パターンを陰とする固定パターンノイズを発生させ
る。Since the thin portion of the semiconductor substrate is very thin, about 10 to 40 μm as described above, short-wavelength light having a short absorption length is sufficiently absorbed by the light receiving portion of the semiconductor substrate (thin portion). In addition, light having a longer wavelength having a longer absorption length cannot be sufficiently absorbed by the light receiving portion of the semiconductor substrate and passes through the semiconductor substrate. For example, when high-intensity long-wavelength light is incident on a semiconductor substrate, the incident light is transmitted through the semiconductor substrate, and is scattered in the insulating resin filled between the semiconductor substrate and the support substrate, or Then, the light re-enters the semiconductor substrate by reflection at the interface of the insulating resin or the surface of the Peltier element attached to the back surface of the surface of the support substrate facing the semiconductor substrate. Since the above-described fixed pattern exists on the front surface side of the semiconductor substrate, a part of the light re-entering the semiconductor substrate is blocked by the fixed pattern, and the fixed pattern which shades the fixed pattern in the image detected by the CCD is used. Generates noise.
【０００７】本発明は上述の点に鑑みてなされたもの
で、検出画像における固定パターンノイズの発生を抑制
することが可能な半導体装置を提供することを目的とす
る。The present invention has been made in view of the above points, and has as its object to provide a semiconductor device capable of suppressing occurrence of fixed pattern noise in a detected image.
【０００８】[0008]
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板の一方面側に電荷結合素子からなる電荷
読み出し部が形成され、半導体基板の他方面側で半導体
基板の一部が削られることにより、薄型化された薄型部
分が形成されて、半導体基板の他方面側からエネルギー
線が入射される半導体装置であって、半導体基板の一方
面側には、薄型部分を透過する光を反射する反射膜が絶
縁膜を介して形成されていることを特徴としている。In a semiconductor device according to the present invention, a charge reading portion comprising a charge-coupled device is formed on one surface of a semiconductor substrate, and a part of the semiconductor substrate is cut on the other surface of the semiconductor substrate. Accordingly, a thinned thin portion is formed, and the energy beam is incident from the other surface side of the semiconductor substrate, and light transmitted through the thin portion is applied to one surface side of the semiconductor substrate. It is characterized in that a reflecting film for reflection is formed via an insulating film.
【０００９】本発明に係る半導体装置では、反射膜が薄
型部分を透過した光を反射するので、従来の技術のよう
に他の構成要素にて散乱又は反射した光が半導体基板に
再入射するのを抑制する。これにより、検出画像に固定
パターンノイズが発生するのを抑制することができる。In the semiconductor device according to the present invention, since the reflection film reflects the light transmitted through the thin portion, the light scattered or reflected by other components re-enters the semiconductor substrate as in the prior art. Suppress. As a result, it is possible to suppress the occurrence of fixed pattern noise in the detected image.
【００１０】また、電荷読み出し部が形成された半導体
基板の一方面には、補助配線が形成されており、補助配
線が形成された半導体基板の一方面側には、絶縁膜を介
して反射膜が形成されていることが好ましい。たとえ
ば、電荷読み出し部（ＣＣＤ）１０３が形成された半導
体基板１０１の一方面に固定パターンとして補助配線１
０４が形成された半導体装置において、高強度の長波長
の光が半導体基板に入射した場合には、図４（ａ）に示
されるように、入射した光は半導体基板１０１の薄型部
分１０２を透過し、一部の光は補助配線１０４で反射し
て受光部に再入射する。このように、補助配線１０４が
存在する部分では半導体基板１０１を透過した光が反射
する一方、補助配線１０４が存在しない部分では半導体
基板１０１を透過した光が反射することなく半導体基板
１０１から出て行くので、図４（ｂ）に示されるよう
に、補助配線１０４の有無により、ＣＣＤ１０３にて検
出された画像に補助配線１０４の形状に起因したノイズ
が発生することになる。したがって、補助配線が形成さ
れた半導体基板の表面に絶縁膜を介して反射膜を形成す
ることにより、補助配線が存在しない部分においても反
射膜により半導体基板を透過した光が反射されるので、
検出画像に補助配線の形状に起因したノイズが発生する
のを確実に抑制することができる。An auxiliary wiring is formed on one surface of the semiconductor substrate on which the charge readout portion is formed, and a reflective film is formed on one surface of the semiconductor substrate on which the auxiliary wiring is formed via an insulating film. Is preferably formed. For example, the auxiliary wiring 1 is formed as a fixed pattern on one surface of the semiconductor substrate 101 on which the charge reading unit (CCD) 103 is formed.
In the semiconductor device in which the semiconductor device 04 is formed, when high-intensity long-wavelength light is incident on the semiconductor substrate, the incident light is transmitted through the thin portion 102 of the semiconductor substrate 101 as shown in FIG. However, some light is reflected by the auxiliary wiring 104 and re-enters the light receiving unit. As described above, light transmitted through the semiconductor substrate 101 is reflected in a portion where the auxiliary wiring 104 exists, whereas light transmitted through the semiconductor substrate 101 exits the semiconductor substrate 101 without being reflected in a portion where the auxiliary wiring 104 does not exist. 4B, noise due to the shape of the auxiliary wiring 104 is generated in the image detected by the CCD 103 depending on the presence or absence of the auxiliary wiring 104, as shown in FIG. Therefore, by forming a reflection film via an insulating film on the surface of the semiconductor substrate on which the auxiliary wiring is formed, light transmitted through the semiconductor substrate is reflected by the reflection film even in a portion where the auxiliary wiring does not exist.
Generation of noise due to the shape of the auxiliary wiring in the detected image can be reliably suppressed.
【００１１】また、補助配線は、金属又は金属シリサイ
ドからなることが好ましい。このように、補助配線が金
属又は金属シリサイドからなることにより、配線のパタ
ーン・形状等の自由度を大幅に増大させて、目的とする
性能や電荷読み出し部の具体的構成等に応じて、高速・
高効率での電荷転送を可能とする様々な配線パターンの
適用・実現が極めて容易となる。Preferably, the auxiliary wiring is made of metal or metal silicide. As described above, since the auxiliary wiring is made of metal or metal silicide, the degree of freedom of the wiring pattern and shape is greatly increased, and high-speed operation is performed in accordance with the intended performance and the specific configuration of the charge readout unit.・
It becomes extremely easy to apply and realize various wiring patterns that enable charge transfer with high efficiency.
【００１２】[0012]
【発明の実施の形態】以下、図面を参照しながら本発明
による半導体受光装置の好適な実施形態について詳細に
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor light receiving device according to the present invention will be described below in detail with reference to the drawings.
【００１３】図１は、本実施形態に係る半導体装置の断
面構造を説明するための概略図である。図１に示すよう
に、半導体装置１は、平板状の半導体基板２を有してい
る。この半導体基板２は、例えばシリコンのＰ+層３と
その上に形成されたＰエピタキシャル層４とで構成され
ている。この半導体基板２のＰエピタキシャル層４の表
面にはＣＣＤ８の光検出部及び電荷読み出し部が形成さ
れ、そのＰエピタキシャル層４と反対側のＣＣＤ８に対
応する部分では、Ｐ+層３の一部が除去されることでＰ
エピタキシャル層４が露出されて光ガイド凹部５が形成
され、アキュームレーション層２３が形成されている。
このため、半導体基板２には、ＣＣＤ８を含む薄型化さ
れた薄型部分６が設けられている。なお、Ｐ+層３及び
Ｐエピタキシャル層４からなる半導体基板２は、例えば
約３００〜６００μｍの厚さとなっており、薄型部分６
は約１５〜４０μｍの厚さとなっている。FIG. 1 is a schematic diagram for explaining a cross-sectional structure of the semiconductor device according to the present embodiment. As shown in FIG. 1, the semiconductor device 1 has a flat semiconductor substrate 2. The semiconductor substrate 2 includes, for example, a P + layer 3 of silicon and a P epitaxial layer 4 formed thereon. On the surface of the P epitaxial layer 4 of the semiconductor substrate 2, a photodetecting portion and a charge reading portion of the CCD 8 are formed, and in a portion corresponding to the CCD 8 opposite to the P epitaxial layer 4, a part of the P + layer 3 is formed. P is removed
The light guide recess 5 is formed by exposing the epitaxial layer 4, and the accumulation layer 23 is formed.
Therefore, the semiconductor substrate 2 is provided with a thinned portion 6 including the CCD 8. The semiconductor substrate 2 composed of the P + layer 3 and the P epitaxial layer 4 has a thickness of, for example, about 300 to 600 μm.
Has a thickness of about 15 to 40 μm.
【００１４】この薄型部分６は、その光ガイド凹部５側
の面が矩形状の平坦な光被照射面７となっており、その
光被照射面７はＣＣＤ８とほぼ同じ大きさに形成されて
いる。この薄型部分６は、光ガイド凹部５を通って光被
照射面７に照射される光をＣＣＤ８で検出するものであ
る。また、半導体基板２は、ＣＣＤ８の周辺領域に配線
（図示せず）を介してＣＣＤ８に電気的に接続されたＡ
ｌ等から形成された電極パッド１０を有し、その電極パ
ッド１０上には導電性バンプ１１（例えば金製のボール
バンプ）が取り付けられている。このとき、導電性バン
プ１１の接続強度を上げるために複数個の導電性バンプ
１１を取り付けてもよい。そして、ＣＣＤ８、電極パッ
ド１０及び導電性バンプ１１は相互に電気的に接続され
ている。The thin portion 6 has a flat, light-irradiated surface 7 having a rectangular flat surface on the side of the light guide recess 5, and the light-irradiated surface 7 is formed to have substantially the same size as the CCD 8. I have. The thin portion 6 is for detecting, with the CCD 8, the light irradiated to the light-irradiated surface 7 through the light guide concave portion 5. Further, the semiconductor substrate 2 is connected to a peripheral area of the CCD 8 via a wiring (not shown).
The electrode pad 10 is formed of a conductive bump 11 (for example, a gold ball bump). At this time, a plurality of conductive bumps 11 may be attached to increase the connection strength of the conductive bumps 11. The CCD 8, the electrode pad 10, and the conductive bump 11 are electrically connected to each other.
【００１５】本実施形態においては、図２に示されるよ
うに、ＣＣＤ８としてＦＦＴ型ＣＣＤ（例えば約２０μ
ｍ×２０μｍの画素が２次元的に、水平方向に５１２、
１０２４または２０４８列、垂直方向に１２８、２５６
または５１２行配置されてなる）が形成されている。た
だし、図２においては、ＦＦＴ型ＣＣＤの動作について
説明するため、電荷転送のための電極または配線等につ
いては従来の転送電極のみを示し、転送電極の表面側に
形成される補助配線及び付加配線の配線については図示
していない。In the present embodiment, as shown in FIG. 2, an FFT type CCD (for example, about 20 μm) is used as the CCD 8.
m × 20 μm pixels are two-dimensionally 512 in the horizontal direction.
1024 or 2048 rows, 128, 256 vertically
Or 512 rows). However, in FIG. 2, to explain the operation of the FFT type CCD, only the conventional transfer electrodes are shown for the electrodes or wires for charge transfer, and auxiliary wires and additional wires formed on the surface side of the transfer electrodes. Are not shown.
【００１６】半導体基板２の表面上の受光部２ａには、
垂直方向を電荷の転送方向とした垂直転送チャネル３６
が複数列（例えば幅約２０μｍで、５１２、１０２４ま
たは２０４８列）配列されており、これに直交する方向
（図中の水平方向）を長手方向として、多結晶シリコン
からなる複数の垂直転送電極から構成される垂直転送電
極群３７が配設されて、垂直シフトレジスタが形成され
ている。垂直転送電極群３７においては、複数相の転送
電圧、図２においては２相の転送電圧φV1及びφV2、が
印加される転送電極がそれぞれ組となって、受光部２ａ
において複数行（例えば幅約２０μｍで、１２８、２５
６または５１２行）の配列が形成されて、これによって
受光部２ａにおけるマトリクス状の２次元の画素配列が
構成されるとともに、垂直方向への電荷転送が行われ
る。The light receiving portion 2a on the surface of the semiconductor substrate 2 has
Vertical transfer channel 36 in which the vertical direction is the charge transfer direction
Are arranged in a plurality of rows (for example, 512, 1024 or 2048 rows having a width of about 20 μm), and a plurality of vertical transfer electrodes made of polycrystalline silicon The configured vertical transfer electrode group 37 is provided to form a vertical shift register. In the vertical transfer electrode group 37, transfer electrodes to which transfer voltages of a plurality of phases, in FIG. 2, two-phase transfer voltages φV1 and φV2 are applied form a set, and the light-receiving unit 2a
In a plurality of rows (eg, about 20 μm wide, 128, 25
An array of (6 or 512 rows) is formed, thereby forming a matrix two-dimensional pixel array in the light receiving section 2a, and performing charge transfer in the vertical direction.
【００１７】配列されたそれぞれの垂直転送チャネル３
６は水平転送チャネル３８（例えば幅約２５〜１００μ
ｍ）に接続され、これに直交して複数の水平転送電極か
らなる水平転送電極群３９が配設されて、水平シフトレ
ジスタが形成されている。なお、垂直転送電極群３７に
ついては、ＦＴ型ＣＣＤの場合には上下２つの領域に分
割されて、それぞれ受光部（上の領域）及び蓄積部（下
の領域）が形成される。Each of the arranged vertical transfer channels 3
6 is a horizontal transfer channel 38 (for example, about 25-100 μm wide).
m), and a horizontal transfer electrode group 39 composed of a plurality of horizontal transfer electrodes is arranged orthogonally to the horizontal shift register to form a horizontal shift register. In the case of an FT-type CCD, the vertical transfer electrode group 37 is divided into upper and lower regions, and a light receiving unit (upper region) and a storage unit (lower region) are formed.
【００１８】電荷蓄積期間に受光・撮像によってポテン
シャル井戸に蓄積された電荷は、垂直転送チャネル３６
及び垂直転送電極群３７を有する垂直シフトレジスタ
と、水平転送チャネル３８及び水平転送電極群３９を有
する水平シフトレジスタとによって、電荷転送期間に順
次転送され、時系列信号となる。転送された電荷は、一
定電位のアウトプットゲート４０の下を通過し、リセッ
トゲート４１によって一定の電位に保たれたフローティ
ングダイオード４２のポテンシャル井戸に送り込まれ
て、フローティングダイオード４２の電位を変化させ
る。この電位の変化をオンチップのＦＥＴ４３と、外付
けの負荷抵抗４４からなるソースフォロワ回路を通して
読み出し、出力端子４５より画像出力を得る。その後、
フローティングダイオード４２に送り込まれた電荷は、
リセットゲート４１の下を通過してリセットドレイン４
６より放出される。The charge accumulated in the potential well by light reception and imaging during the charge accumulation period is transferred to the vertical transfer channel 36.
A vertical shift register having a vertical transfer electrode group 37 and a horizontal shift register having a horizontal transfer channel 38 and a horizontal transfer electrode group 39 are sequentially transferred during a charge transfer period to become time-series signals. The transferred charges pass under the output gate 40 having a constant potential and are sent to the potential well of the floating diode 42 maintained at a constant potential by the reset gate 41, thereby changing the potential of the floating diode 42. This change in potential is read out through a source follower circuit including an on-chip FET 43 and an external load resistor 44, and an image output is obtained from an output terminal 45. afterwards,
The charge sent to the floating diode 42 is
After passing under the reset gate 41, the reset drain 4
Released from 6.
【００１９】なお、ＣＣＤの構成については、このよう
なＦＦＴ型ＣＣＤに限られるものではなく、例えばＦＴ
型ＣＣＤなど他の形態のＣＣＤを用いた半導体装置とす
ることも可能である。The structure of the CCD is not limited to such an FFT type CCD.
It is also possible to use a semiconductor device using a CCD of another form such as a type CCD.
【００２０】また、半導体装置１においては、図１及び
図３に示されるように、垂直転送電極群３７を構成して
いる多結晶シリコンからなる垂直シフトレジスタの転送
電極（以下、単に転送電極という）の表面側に、多結晶
シリコンよりも低抵抗である金属または金属シリサイド
製の補助配線を有する配線パターン５０が形成されてい
る。これにより、転送電圧を補助的に印加・供給する配
線を低抵抗化して、高速・高効率での電荷転送を実現し
ている。本実施形態で用いたＦＦＴ型ＣＣＤの画素配列
は、１８μｍ×１８μｍの画素が２次元的に、水平方向
に２０４８列、垂直方向に５１２行配列されて構成され
ており、受光部全体の面積は３６８６４×９２１６μｍ
2である。In the semiconductor device 1, as shown in FIGS. 1 and 3, transfer electrodes of a vertical shift register made of polycrystalline silicon constituting the vertical transfer electrode group 37 (hereinafter simply referred to as transfer electrodes). A wiring pattern 50 having an auxiliary wiring made of metal or metal silicide having a lower resistance than polycrystalline silicon is formed on the front surface side of ()). As a result, the resistance of the wiring for supplementarily applying and supplying the transfer voltage is reduced, and high-speed and high-efficiency charge transfer is realized. The pixel array of the FFT type CCD used in the present embodiment is configured such that pixels of 18 μm × 18 μm are two-dimensionally arranged in 2048 columns in the horizontal direction and 512 rows in the vertical direction. 36864 × 9216 μm
2
【００２１】本実施形態におけるＦＦＴ型ＣＣＤは３相
の転送電圧φV1、φV2、φV3による３相駆動型に構成さ
れ、水平方向を長手方向とする転送電極（図示していな
い）は、それぞれの画素行（水平方向の１次元の画素配
列）に対して、転送電圧φV1、φV2、φV3がそれぞれ印
加される３本の転送電極が配置されている。The FFT type CCD according to this embodiment is of a three-phase drive type using three-phase transfer voltages φV1, φV2, φV3, and a transfer electrode (not shown) having a horizontal direction as a longitudinal direction is provided for each pixel. Three transfer electrodes to which transfer voltages φV1, φV2, and φV3 are applied are arranged for each row (horizontal one-dimensional pixel array).
【００２２】転送電極（垂直転送電極群３７）の表面
は、その全面に絶縁膜である酸化膜６１が形成され、こ
の酸化膜６１の上面に、ＰＧＳ膜６２を介して金属また
は金属シリサイド製、好ましくはアルミニウム製、チタ
ンシリサイド製、又はタングステンシリサイド製の補助
配線（配線パターン５０）が形成される。これらの補助
配線は、薄い基板部分上にも比較的形成が容易な単一層
のアルミニウムによる配線パターンから形成されてい
る。また、酸化膜６１及びＰＧＳ膜６２には所定の部位
に、転送電極（垂直転送電極群３７）と配線パターン５
０の各部とを電気的に接続するための接続部である貫通
孔状のコンタクトホール６３が形成され、すべての転送
電極（垂直転送電極群３７）に対する転送電圧の補助的
な供給を実現している。An oxide film 61 which is an insulating film is formed on the entire surface of the transfer electrode (vertical transfer electrode group 37), and a metal or metal silicide film is formed on the upper surface of the oxide film 61 via a PGS film 62. Preferably, an auxiliary wiring (wiring pattern 50) made of aluminum, titanium silicide, or tungsten silicide is formed. These auxiliary wirings are formed from a wiring pattern of a single layer of aluminum which can be formed relatively easily even on a thin substrate portion. Further, the transfer electrode (vertical transfer electrode group 37) and the wiring pattern 5 are formed at predetermined positions on the oxide film 61 and the PGS film 62.
A contact hole 63 in the form of a through-hole is formed as a connection part for electrically connecting each part of the transfer electrodes 0 to 0, and the auxiliary supply of the transfer voltage to all the transfer electrodes (vertical transfer electrode group 37) is realized. I have.
【００２３】再び、図１を参照すると、電極パッド１０
及び配線パターン５０は、絶縁膜２４で覆われている。
この絶縁膜２４は、ＳｉＮ又はＳｉＯ2、あるいはポリ
イミド膜からなり、その厚さは１μｍ程度である。絶縁
膜２４には、導電性バンプ１１用の開口部が形成されて
いる。また、絶縁膜２４の表面には、厚さ１μｍ程度の
反射膜２５が形成されている。この反射膜２５はアルミ
ニウムからなり、その面積はＣＣＤ８の受光範囲を全て
覆うように設定されている。Referring again to FIG. 1, the electrode pad 10
The wiring pattern 50 is covered with the insulating film 24.
The insulating film 24 is made of SiN, SiO 2 , or a polyimide film, and has a thickness of about 1 μm. An opening for the conductive bump 11 is formed in the insulating film 24. On the surface of the insulating film 24, a reflective film 25 having a thickness of about 1 μm is formed. The reflection film 25 is made of aluminum, and its area is set so as to cover the entire light receiving range of the CCD 8.
【００２４】半導体装置１は、半導体基板２のＣＣＤ８
側に、導電性バンプ１１を介して対向配置された支持基
板１２を有している。この支持基板１２は、例えばベー
ス基板であるシリコン基板１３を有し、このシリコン基
板１３と半導体基板２の導電性バンプ１１との間は、シ
リコン基板１３側から順次積層される酸化シリコン膜１
４、電極パッド１５及びコンタクトパッド１６で構成さ
れている。また、酸化シリコン膜１４、電極パッド１５
及びコンタクトパッド１６は窒化シリコン膜１７ａで覆
われ、この窒化シリコン膜１７ａにおいて、電極パッド
１５上に形成されたワイヤボンディング用開口部１８を
通ってボンディングワイヤ（図示せず）の一端が電極パ
ッド１５に接続されている。このため、ＣＣＤ８で得ら
れた信号電荷が半導体基板２の電極パッド１０、導電性
バンプ１１、コンタクトパッド１６、電極パッド１５及
びボンディングワイヤを通って外部に取り出されるよう
になっている。The semiconductor device 1 includes a CCD 8 on the semiconductor substrate 2.
On the side, there is a support substrate 12 which is disposed to face the conductive bumps 11 therebetween. The support substrate 12 includes, for example, a silicon substrate 13 which is a base substrate. Between the silicon substrate 13 and the conductive bumps 11 of the semiconductor substrate 2, the silicon oxide film 1 is sequentially stacked from the silicon substrate 13 side.
4, the electrode pad 15 and the contact pad 16. Further, the silicon oxide film 14, the electrode pad 15
The contact pad 16 is covered with a silicon nitride film 17a. In this silicon nitride film 17a, one end of a bonding wire (not shown) passes through a wire bonding opening 18 formed on the electrode pad 15 and one end of the electrode pad 15 is formed. It is connected to the. Therefore, the signal charges obtained by the CCD 8 are taken out through the electrode pads 10, the conductive bumps 11, the contact pads 16, the electrode pads 15, and the bonding wires of the semiconductor substrate 2.
【００２５】なお、支持基板１２のベース基板としてシ
リコン基板１３としたが、ベース基板としては、比較的
硬質のものであれば如何なるものでもよい。例えば、セ
ラミックス、ガラス又はプラスチック類等であってもよ
い。この場合、電極パッド１５は、蒸着や導電性樹脂の
スクリーン印刷法、めっき法により形成される。また、
コンタクトパッド１６は、導電性バンプ１１との電気的
コンタクトを向上させる観点から、導電性バンプ１１側
からＡｕ／Ｐｔ／Ｔｉの順に構成されている。更に、シ
リコン基板１３の半導体基板２と反対側の面には、ウェ
ットエッチングによりシリコン基板１３に開口部を設け
るためのマスク用の窒化シリコン膜１７ｂが形成されて
いる。Although the silicon substrate 13 is used as the base substrate of the support substrate 12, any base substrate may be used as long as it is relatively hard. For example, ceramics, glass or plastics may be used. In this case, the electrode pads 15 are formed by vapor deposition, screen printing of a conductive resin, or plating. Also,
The contact pad 16 is formed in the order of Au / Pt / Ti from the conductive bump 11 side from the viewpoint of improving the electrical contact with the conductive bump 11. Further, on the surface of the silicon substrate 13 opposite to the semiconductor substrate 2, a silicon nitride film 17b for a mask for providing an opening in the silicon substrate 13 is formed by wet etching.
【００２６】支持基板１２には、半導体基板２の薄型部
分６に対向する位置に貫通孔１９が形成されている。支
持基板１２の窒化シリコン膜１７ａの表面と半導体基板
２（絶縁膜２４及び反射膜２５）とで形成される空隙、
及び、貫通孔１９内には、絶縁性の樹脂２７が充填さ
れ、この樹脂２７により樹脂部２６が構成されている。
この樹脂２７は、例えばエポキシ系樹脂、ウレタン系樹
脂、シリコーン系樹脂若しくはアクリル系樹脂又はこれ
らを複合させたものを含む接着性樹脂で構成されてい
る。A through hole 19 is formed in the support substrate 12 at a position facing the thin portion 6 of the semiconductor substrate 2. A gap formed between the surface of the silicon nitride film 17a of the support substrate 12 and the semiconductor substrate 2 (the insulating film 24 and the reflective film 25);
In addition, an insulating resin 27 is filled in the through hole 19, and a resin portion 26 is formed by the resin 27.
The resin 27 is made of, for example, an adhesive resin including an epoxy resin, a urethane resin, a silicone resin, an acrylic resin, or a composite thereof.
【００２７】本実施形態の半導体装置１は、図１に示さ
れるように、支持基板１２に冷却器２８が取り付けられ
ている。冷却器２８は、例えば適当な接着樹脂３１を介
して支持基板１２の窒化シリコン膜１７ｂに接合され、
樹脂部２６（樹脂２７）と冷却器２８との間には空隙２
９が形成されている。なお、冷却器２８としては、例え
ばペルチェ素子が用いられる。このような構成の半導体
装置１によれば、冷却器２８により接着樹脂３１を介し
た支持基板１２と空隙２９を介して樹脂部２６（樹脂２
７）が冷却されると、その冷却された樹脂部２６を介し
てＣＣＤ８が冷却され、ＣＣＤ８での暗電流ノイズが低
減されることとなる。なお、空隙２９は樹脂２７を充填
する際に形成されるが、現実的には空隙はない方が望ま
しい。In the semiconductor device 1 of the present embodiment, a cooler 28 is attached to the support substrate 12, as shown in FIG. The cooler 28 is joined to the silicon nitride film 17b of the support substrate 12 via, for example, an appropriate adhesive resin 31,
A gap 2 is provided between the resin portion 26 (resin 27) and the cooler 28.
9 are formed. As the cooler 28, for example, a Peltier element is used. According to the semiconductor device 1 having such a configuration, the cooler 28 allows the resin portion 26 (the resin 2) to be interposed between the support substrate 12 via the adhesive resin 31 and the gap 29.
7) is cooled, the CCD 8 is cooled via the cooled resin portion 26, and the dark current noise in the CCD 8 is reduced. Although the gap 29 is formed when the resin 27 is filled, it is preferable that there is no gap in reality.
【００２８】このように、本実施形態の半導体装置１に
おいて、半導体基板２のＣＣＤ８が形成された側の面に
は、絶縁膜２４を介して反射膜２５が形成されており、
この反射膜２５の面積がＣＣＤ８の受光範囲を全て覆う
ように設定されている。これにより、反射膜２５が半導
体基板２の薄型部分６を透過した光を反射するので、従
来の技術のように他の構成要素にて散乱又は反射した光
が半導体基板２に再入射するのを抑制する。この結果、
ＣＣＤ８にて検出される画像に垂直転送電極群３７、配
線パターン（補助配線）５０等の固定パターンの形状に
起因したノイズが発生するのを確実に抑制することがで
きる。As described above, in the semiconductor device 1 of this embodiment, the reflection film 25 is formed on the surface of the semiconductor substrate 2 on the side where the CCD 8 is formed, with the insulating film 24 interposed therebetween.
The area of the reflection film 25 is set so as to cover the entire light receiving range of the CCD 8. As a result, the reflection film 25 reflects the light transmitted through the thin portion 6 of the semiconductor substrate 2, so that light scattered or reflected by other components as in the related art does not re-enter the semiconductor substrate 2. Suppress. As a result,
Generation of noise due to the shape of the fixed pattern such as the vertical transfer electrode group 37 and the wiring pattern (auxiliary wiring) 50 in the image detected by the CCD 8 can be reliably suppressed.
【００２９】たとえば高強度の長波長の光が半導体基板
に入射した場合に、半導体基板２を透過した光の一部は
配線パターン（補助配線）５０で反射して受光部２ａ
（ＣＣＤ８）に再入射する。このように、配線パターン
５０が存在する部分では半導体基板２を透過した光が反
射する一方、配線パターン５０が存在しない部分では半
導体基板２を透過した光が反射することなく出て行くの
で、配線パターン５０の有無により、ＣＣＤ８にて検出
される画像に配線パターン５０の形状に起因したノイズ
が発生することになる。しかしながら、半導体装置１で
は、半導体基板２の配線パターン５０が形成された部分
の面に、絶縁膜２４を介して反射膜２５を形成すること
により、配線パターン５０が存在しない部分においても
反射膜２５により半導体基板２を透過した光が反射され
るので、配線パターン５０の有無による感度のばらつき
が抑制され、ＣＣＤ８にて検出される画像に配線パター
ン５０の形状に起因したノイズが発生するのを確実に抑
制することができる。For example, when high-intensity long-wavelength light is incident on the semiconductor substrate, a part of the light transmitted through the semiconductor substrate 2 is reflected by the wiring pattern (auxiliary wiring) 50 and is received by the light receiving portion 2a.
(CCD 8). As described above, light transmitted through the semiconductor substrate 2 is reflected in a portion where the wiring pattern 50 exists, whereas light transmitted through the semiconductor substrate 2 exits without reflection in a portion where the wiring pattern 50 does not exist. Depending on the presence or absence of the pattern 50, noise due to the shape of the wiring pattern 50 occurs in an image detected by the CCD 8. However, in the semiconductor device 1, the reflection film 25 is formed on the surface of the semiconductor substrate 2 where the wiring pattern 50 is formed via the insulating film 24. As a result, the light transmitted through the semiconductor substrate 2 is reflected, so that the variation in sensitivity due to the presence or absence of the wiring pattern 50 is suppressed, and it is ensured that noise due to the shape of the wiring pattern 50 is generated in an image detected by the CCD 8. Can be suppressed.
【００３０】また、配線パターン（補助配線）５０が金
属又は金属シリサイドからなることにより、配線のパタ
ーン・形状等の自由度を大幅に増大させて、目的とする
性能やＣＣＤ８の具体的構成等に応じて、高速・高効率
での電荷転送を可能とする様々な配線パターンの適用・
実現が極めて容易となる。Further, since the wiring pattern (auxiliary wiring) 50 is made of metal or metal silicide, the degree of freedom of the wiring pattern and shape is greatly increased, and the desired performance and the specific configuration of the CCD 8 can be improved. Depending on the application, various wiring patterns that enable high-speed and high-efficiency charge transfer
Realization becomes extremely easy.
【００３１】本発明は、前述した実施形態に限定される
ものではなく、上述した数値等も適宜変更して設定する
ことができる。The present invention is not limited to the above-described embodiment, and the above-described numerical values and the like can be appropriately changed and set.
【００３２】また、本実施形態においては、反射膜２５
にアルミニウムを用いるようにしているが、これに限ら
れるものではなく、半導体基板２の薄型部分６を透過す
る光を反射するものであればよく、たとえばチタン、ク
ロム等を用いてもよい。In this embodiment, the reflection film 25
Although aluminum is used for this purpose, the present invention is not limited to this, and any material that reflects light passing through the thin portion 6 of the semiconductor substrate 2 may be used. For example, titanium, chromium, or the like may be used.
【００３３】[0033]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、電荷読み出し部が形成された側の半導体基板の
表面には、薄型部分を透過する光を反射する反射膜が絶
縁膜を介して形成されており、この反射膜が薄型部分を
透過した光を反射するので、検出画像に固定パターンノ
イズが発生するのを抑制することができる。As described in detail above, according to the present invention, a reflection film for reflecting light transmitted through a thin portion is provided on the surface of the semiconductor substrate on the side where the charge readout portion is formed. The reflection film reflects light transmitted through the thin portion, so that generation of fixed pattern noise in the detected image can be suppressed.
【図１】本発明の実施形態に係る半導体装置の断面構造
を説明するための概略図である。FIG. 1 is a schematic diagram for explaining a cross-sectional structure of a semiconductor device according to an embodiment of the present invention.
【図２】本発明の第１実施形態に係る半導体装置を表面
側の構成を説明するための概略図である。FIG. 2 is a schematic diagram for explaining a configuration on a front side of the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の実施形態に係る半導体装置に含まれ
る、転送電極、補助配線からなる固定パターンの一例を
示す断面図である。FIG. 3 is a cross-sectional view illustrating an example of a fixed pattern including a transfer electrode and an auxiliary wiring included in the semiconductor device according to the embodiment of the present invention.
【図４】従来の半導体装置を示し、（ａ）は断面構造を
説明するための概略図であり、（ｂ）はＣＣＤの検出出
力を示す線図である。4A and 4B show a conventional semiconductor device, in which FIG. 4A is a schematic diagram for explaining a cross-sectional structure, and FIG. 4B is a diagram showing detection output of a CCD.
１…半導体装置、２…半導体基板、６…薄型部分、７…
光被照射面、８…ＣＣＤ、１２…支持基板、２４…絶縁
膜、２５…反射膜、２６…樹脂部、２８…冷却器、３６
…垂直転送チャネル、３７…垂直転送電極群、３８…水
平転送チャネル、３９…水平転送電極群、５０…配線パ
ターン。DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Semiconductor substrate, 6 ... Thin part, 7 ...
Light irradiated surface, 8: CCD, 12: support substrate, 24: insulating film, 25: reflective film, 26: resin part, 28: cooler, 36
... vertical transfer channel, 37 ... vertical transfer electrode group, 38 ... horizontal transfer channel, 39 ... horizontal transfer electrode group, 50 ... wiring pattern.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AB01 BA08 BA12 BA30 CA08 CA40 DA02 DB06 DB07 DD04 DD08 FA06 FA40 GA07 GA08 HA31 HA36 5C024 CX04 EX26 GY03 GY05 JX24 5F088 AB03 BA03 BB03 EA04 EA08 HA09 JA14 JA20 KA03 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M118 AA05 AB01 BA08 BA12 BA30 CA08 CA40 DA02 DB06 DB07 DD04 DD08 FA06 FA40 GA07 GA08 HA31 HA36 5C024 CX04 EX26 GY03 GY05 JX24 5F088 AB03 BA03 BB03 EA04 EA08 HA09 JA14 JA20 KA03
Claims (3)
らなる電荷読み出し部が形成され、前記半導体基板の他
方面側で前記半導体基板の一部が削られることにより、
薄型化された薄型部分が形成されて、前記半導体基板の
前記他方面側からエネルギー線が入射される半導体装置
であって、 前記半導体基板の前記一方面側には、前記薄型部分を透
過する光を反射する反射膜が絶縁膜を介して形成されて
いることを特徴とする半導体装置。1. A charge reading portion comprising a charge-coupled device is formed on one surface of a semiconductor substrate, and a part of the semiconductor substrate is cut off on the other surface of the semiconductor substrate.
A semiconductor device in which a thinned thin portion is formed and energy rays are incident from the other surface side of the semiconductor substrate, wherein light transmitted through the thin portion is provided on the one surface side of the semiconductor substrate. A reflection film for reflecting light is formed via an insulating film.
導体基板の前記一方面には、補助配線が形成されてお
り、 前記補助配線が形成された前記半導体基板の前記一方面
側には、前記絶縁膜を介して前記反射膜が形成されてい
ることを特徴とする請求項１に記載の半導体装置。2. An auxiliary wiring is formed on the one surface of the semiconductor substrate on which the charge readout portion is formed, and the semiconductor substrate on which the auxiliary wiring is formed is provided on the one surface with the auxiliary wiring. 2. The semiconductor device according to claim 1, wherein the reflection film is formed via an insulating film.
ドからなることを特徴とする請求項２に記載の半導体装
置。3. The semiconductor device according to claim 2, wherein said auxiliary wiring is made of metal or metal silicide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216199A JP2002033473A (en) | 2000-07-17 | 2000-07-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216199A JP2002033473A (en) | 2000-07-17 | 2000-07-17 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033473A true JP2002033473A (en) | 2002-01-31 |
Family
ID=18711499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000216199A Pending JP2002033473A (en) | 2000-07-17 | 2000-07-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033473A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189198A (en) * | 2005-12-15 | 2007-07-26 | Sanyo Electric Co Ltd | Semiconductor device |
| JP2015520939A (en) * | 2012-04-10 | 2015-07-23 | ケーエルエー−テンカー コーポレイション | Backside illuminated sensor with boron layer |
| WO2016039046A1 (en) * | 2014-09-09 | 2016-03-17 | 浜松ホトニクス株式会社 | Backside incidence type solid-state image pickup device |
| US9748294B2 (en) | 2014-01-10 | 2017-08-29 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US9748729B2 (en) | 2014-10-03 | 2017-08-29 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US9793673B2 (en) | 2011-06-13 | 2017-10-17 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US9860466B2 (en) | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US9935421B2 (en) | 2013-02-13 | 2018-04-03 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US10175555B2 (en) | 2017-01-03 | 2019-01-08 | KLA—Tencor Corporation | 183 nm CW laser and inspection system |
| US10197501B2 (en) | 2011-12-12 | 2019-02-05 | Kla-Tencor Corporation | Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors |
| US10199197B2 (en) | 2012-08-03 | 2019-02-05 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US10313622B2 (en) | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10462391B2 (en) | 2015-08-14 | 2019-10-29 | Kla-Tencor Corporation | Dark-field inspection using a low-noise sensor |
| US10748730B2 (en) | 2015-05-21 | 2020-08-18 | Kla-Tencor Corporation | Photocathode including field emitter array on a silicon substrate with boron layer |
| US10778925B2 (en) | 2016-04-06 | 2020-09-15 | Kla-Tencor Corporation | Multiple column per channel CCD sensor architecture for inspection and metrology |
| US10943760B2 (en) | 2018-10-12 | 2021-03-09 | Kla Corporation | Electron gun and electron microscope |
| US11114491B2 (en) | 2018-12-12 | 2021-09-07 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US11114489B2 (en) | 2018-06-18 | 2021-09-07 | Kla-Tencor Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US11848350B2 (en) | 2020-04-08 | 2023-12-19 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor using a silicon on insulator wafer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299067A (en) * | 1986-06-19 | 1987-12-26 | Nec Corp | Infrared ray detector |
| JPH0567015U (en) * | 1992-02-12 | 1993-09-03 | 日本電気株式会社 | Infrared detector |
| JPH06120381A (en) * | 1992-10-02 | 1994-04-28 | Hamamatsu Photonics Kk | Solid image pickup device |
| JPH06181299A (en) * | 1992-12-14 | 1994-06-28 | Mitsubishi Electric Corp | Solid-state image sensing element |
| JPH06268192A (en) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | Solid-state image sensing device |
| JP2000196063A (en) * | 1998-12-28 | 2000-07-14 | Hamamatsu Photonics Kk | Semiconductor energy detector |
-
2000
- 2000-07-17 JP JP2000216199A patent/JP2002033473A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299067A (en) * | 1986-06-19 | 1987-12-26 | Nec Corp | Infrared ray detector |
| JPH0567015U (en) * | 1992-02-12 | 1993-09-03 | 日本電気株式会社 | Infrared detector |
| JPH06120381A (en) * | 1992-10-02 | 1994-04-28 | Hamamatsu Photonics Kk | Solid image pickup device |
| JPH06181299A (en) * | 1992-12-14 | 1994-06-28 | Mitsubishi Electric Corp | Solid-state image sensing element |
| JPH06268192A (en) * | 1993-03-12 | 1994-09-22 | Toshiba Corp | Solid-state image sensing device |
| JP2000196063A (en) * | 1998-12-28 | 2000-07-14 | Hamamatsu Photonics Kk | Semiconductor energy detector |
Cited By (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189198A (en) * | 2005-12-15 | 2007-07-26 | Sanyo Electric Co Ltd | Semiconductor device |
| US9972959B2 (en) | 2011-06-13 | 2018-05-15 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US10193293B2 (en) | 2011-06-13 | 2019-01-29 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US9793673B2 (en) | 2011-06-13 | 2017-10-17 | Kla-Tencor Corporation | Semiconductor inspection and metrology system using laser pulse multiplier |
| US10197501B2 (en) | 2011-12-12 | 2019-02-05 | Kla-Tencor Corporation | Electron-bombarded charge-coupled device and inspection systems using EBCCD detectors |
| JP2022109263A (en) * | 2012-04-10 | 2022-07-27 | ケーエルエー コーポレイション | Inspection system, image sensor, and manufacturing method for the same |
| US10446696B2 (en) | 2012-04-10 | 2019-10-15 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| TWI708379B (en) * | 2012-04-10 | 2020-10-21 | 美商克萊譚克公司 | Image sensor, method of fabricating image sensor, and inspection system |
| EP3236501A1 (en) * | 2012-04-10 | 2017-10-25 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| US9818887B2 (en) | 2012-04-10 | 2017-11-14 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| US10121914B2 (en) | 2012-04-10 | 2018-11-06 | Kla-Tencor Corporation | Back-illuminated sensor with boron layer |
| JP7411712B2 (en) | 2012-04-10 | 2024-01-11 | ケーエルエー コーポレイション | Inspection system, image sensor, and method of manufacturing an image sensor. |
| JP2015520939A (en) * | 2012-04-10 | 2015-07-23 | ケーエルエー−テンカー コーポレイション | Backside illuminated sensor with boron layer |
| US10199197B2 (en) | 2012-08-03 | 2019-02-05 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US11081310B2 (en) | 2012-08-03 | 2021-08-03 | Kla-Tencor Corporation | Photocathode including silicon substrate with boron layer |
| US10439355B2 (en) | 2013-02-13 | 2019-10-08 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US9935421B2 (en) | 2013-02-13 | 2018-04-03 | Kla-Tencor Corporation | 193nm laser and inspection system |
| US10269842B2 (en) | 2014-01-10 | 2019-04-23 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US9748294B2 (en) | 2014-01-10 | 2017-08-29 | Hamamatsu Photonics K.K. | Anti-reflection layer for back-illuminated sensor |
| US10811459B2 (en) | 2014-09-09 | 2020-10-20 | Hamamatsu Photonics K.K. | Backside incidence type solid-state image pickup device |
| WO2016039046A1 (en) * | 2014-09-09 | 2016-03-17 | 浜松ホトニクス株式会社 | Backside incidence type solid-state image pickup device |
| JP2016058507A (en) * | 2014-09-09 | 2016-04-21 | 浜松ホトニクス株式会社 | Back incident solid state image sensor |
| KR20170049567A (en) | 2014-09-09 | 2017-05-10 | 하마마츠 포토닉스 가부시키가이샤 | Backside incidence type solid-state image pickup device |
| US10199149B2 (en) | 2014-10-03 | 2019-02-05 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US9748729B2 (en) | 2014-10-03 | 2017-08-29 | Kla-Tencor Corporation | 183NM laser and inspection system |
| US10194108B2 (en) | 2015-05-14 | 2019-01-29 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US9860466B2 (en) | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| US10748730B2 (en) | 2015-05-21 | 2020-08-18 | Kla-Tencor Corporation | Photocathode including field emitter array on a silicon substrate with boron layer |
| US10462391B2 (en) | 2015-08-14 | 2019-10-29 | Kla-Tencor Corporation | Dark-field inspection using a low-noise sensor |
| US10778925B2 (en) | 2016-04-06 | 2020-09-15 | Kla-Tencor Corporation | Multiple column per channel CCD sensor architecture for inspection and metrology |
| US10764527B2 (en) | 2016-04-06 | 2020-09-01 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10313622B2 (en) | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
| US10429719B2 (en) | 2017-01-03 | 2019-10-01 | Kla-Tencor Corporation | 183 nm CW laser and inspection system |
| US10175555B2 (en) | 2017-01-03 | 2019-01-08 | KLA—Tencor Corporation | 183 nm CW laser and inspection system |
| US11114489B2 (en) | 2018-06-18 | 2021-09-07 | Kla-Tencor Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US10943760B2 (en) | 2018-10-12 | 2021-03-09 | Kla Corporation | Electron gun and electron microscope |
| US11114491B2 (en) | 2018-12-12 | 2021-09-07 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor |
| US11848350B2 (en) | 2020-04-08 | 2023-12-19 | Kla Corporation | Back-illuminated sensor and a method of manufacturing a sensor using a silicon on insulator wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002033473A (en) | Semiconductor device | |
| US6204506B1 (en) | Back illuminated photodetector and method of fabricating the same | |
| JP4414646B2 (en) | Photodetector | |
| US20070012965A1 (en) | Photodetection system and module | |
| KR20110063626A (en) | Solid state imaging device and method of manufacturing the same | |
| US7728301B2 (en) | X-ray detector | |
| US8440954B2 (en) | Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus | |
| JP2995960B2 (en) | Infrared CCD | |
| US4327291A (en) | Infrared charge injection device imaging system | |
| JP4139051B2 (en) | Linear image sensor chip and linear image sensor | |
| JP5085122B2 (en) | Semiconductor light detection element and radiation detection apparatus | |
| JP4562875B2 (en) | Semiconductor device | |
| JP3587131B2 (en) | Photosensor array and method of manufacturing the same | |
| JP2002076312A (en) | Solid-state image pickup device | |
| JP4397989B2 (en) | Semiconductor energy detector | |
| JPH09275201A (en) | Solid-state image pick up device | |
| US6633058B1 (en) | Variable reticulation time delay and integrate sensor | |
| JP4494745B2 (en) | Semiconductor device | |
| JP4503452B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3641260B2 (en) | Solid-state imaging device | |
| JP4824241B2 (en) | Semiconductor energy detector | |
| JP2004179537A (en) | Solid-state imaging device and radiation imaging device | |
| JPH0319368A (en) | Solid-state image sensing device | |
| JP4315593B2 (en) | Semiconductor imaging apparatus and imaging system | |
| JP3146497B2 (en) | Mounting structure of light receiving element array and its signal processing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110104 |