JP4503452B2 - Method for manufacturing solid-state imaging device - Google Patents
Method for manufacturing solid-state imaging device Download PDFInfo
- Publication number
- JP4503452B2 JP4503452B2 JP2005026240A JP2005026240A JP4503452B2 JP 4503452 B2 JP4503452 B2 JP 4503452B2 JP 2005026240 A JP2005026240 A JP 2005026240A JP 2005026240 A JP2005026240 A JP 2005026240A JP 4503452 B2 JP4503452 B2 JP 4503452B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- imaging device
- glass
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title description 10
- 239000011521 glass Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000006059 cover glass Substances 0.000 claims description 34
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000007740 vapor deposition Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000013144 data compression Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置、及び固体撮像素子を含んだ光学モジュールに関する。 The present invention relates to a solid-state imaging device and an optical module including a solid-state imaging device.
図9は、固体撮像装置の一例を示す概略的な断面図である。
固体撮像素子の形成された半導体基板89が、パッケージ86内に載置、接着される。半導体基板89とインナリード90aとはワイアボンディングされ、ワイア88で電気的に接続される。インナリード90aは、パッケージ86の外部に引き出されてアウタリード90bとなる。
FIG. 9 is a schematic cross-sectional view illustrating an example of a solid-state imaging device.
A
固体撮像素子に入射する光を確保するとともに、固体撮像素子の形成された半導体基板89を保護するため、半導体基板89上方には、カバーガラス87が載置される。
固体撮像素子を、本図に示すようにパッケージングした固体撮像装置の場合、半導体基板89(半導体チップ)の大きさと比較した場合のパッケージ86の大きさの度合いが大きいため、このようにパッケージングされた固体撮像装置を使用した製品の小型化が困難となる。また、パッケージ86の価格が高いため、製品の安価な製造にも適さない。
A
In the case of the solid-state image pickup device in which the solid-state image pickup device is packaged as shown in this figure, the degree of the size of the
図10(A)〜(H)は、固体撮像装置の他の例(ウエハレベルで作製するチップサイズパッケージ(chip size package, CSP))の製造方法を示す概略的な断面図である。CSPは低価格であるため、これを用いる製品を安価に製造することができる。 10A to 10H are schematic cross-sectional views showing a method for manufacturing another example of a solid-state imaging device (chip size package (CSP) manufactured at a wafer level). Since CSP is inexpensive, products using it can be manufactured at low cost.
図10(A)を参照する。半導体基板91(ウエハ)に、複数の固体撮像素子92を形成する。なお、固体撮像素子92は、実際には本断面図には現れないが、説明の便宜上、点線で示してある。
Reference is made to FIG. A plurality of solid-
固体撮像素子92が形成されている側の半導体基板91表面上にパシベーション膜93を形成する。パシベーション膜93をエッチングして半導体基板91表面を露出させ、露出させた表面から導電性材料でパッド94を形成する。
A
図10(B)を参照する。固体撮像素子92が形成されている側の半導体基板91上に、接着剤95でカバーガラス96を接着する。接着剤95として、たとえばエポキシ樹脂系の接着剤を用いる。
Reference is made to FIG. A
図10(C)を参照する。固体撮像素子92が形成されていない側から、半導体基板91にノッチ(中途切断穴)97aを形成する。ノッチ97aは、たとえば機械研磨とエッチングによって隣接する固体撮像素子92間に形成する。ノッチ97aの形成に際しては、パシベーション膜93に切り込みが入らないようにする。
Reference is made to FIG. A notch (intermediate cut hole) 97 a is formed in the
図10(D)を参照する。固体撮像素子92が形成されていない側の半導体基板91上に、たとえばエポキシ樹脂系の接着剤98を用いて、背面カバーガラス99を接着する。接着剤98はノッチ97aに流し込むようにし、背面カバーガラス99は、ノッチ97aに蓋をするように接着する。背面カバーガラス99上に、エッチングによりバリア層100を形成する。
Reference is made to FIG. A
図10(E)を参照する。背面カバーガラス99の側から、背面カバーガラス99、接着剤98、パシベーション膜93及びパッド94を含む部分にノッチ97bを形成する。ノッチ97bは、たとえば機械研磨とエッチングによって隣接する固体撮像素子92間に形成する。
Reference is made to FIG. From the
図10(F)を参照する。ノッチ97b表面から背面カバーガラス99の表面に引き出されるリード線101を形成する。リード線101は、たとえばNi−Au層とAl層の2層構造を備え、厚さは約3μmである。金属層を蒸着後、フォトリソグラフィとエッチングでパタニングして形成する。
Reference is made to FIG. A
この結果、リード線101とパッド94とが電気的に接続される。両者の接点においては、Tコンタクト102が形成される。ここでTコンタクトとは2つの導電体が「T」字型に接触する結果、得られる接触状態をいう。背面カバーガラス99側において、リード線101はバリア層100と電気的に接続される。
As a result, the
図10(G)を参照する。リード線101を覆うように、パシベーション膜103を形成する。
図10(H)を参照する。バリア層100上にはんだボール104を形成した後、ノッチ97bの位置でカバーガラス96をダイシングし、個々の固体撮像素子の形成された半導体基板91(チップ)ごとに切り離す。
Reference is made to FIG. A
Reference is made to FIG. After the
上述のような工程を経て、CSPを製造することができる。(たとえば、特許文献1参照。)
図11は、固体撮像装置を用いて組み立てた光学モジュールの概略的な構成を示す断面図である。
The CSP can be manufactured through the steps as described above. (For example, see Patent Document 1.)
FIG. 11 is a cross-sectional view illustrating a schematic configuration of an optical module assembled using a solid-state imaging device.
固体撮像装置113が、支持基板112の表面上に載置、接着される。また、鏡筒114も支持基板112に当接され、接着される。被写体の像を固体撮像装置113上に結ばせる撮像レンズ115が、鏡筒114に支持される。入射光に含まれる赤外線を遮蔽する赤外線カットフィルタ116が、撮像レンズ115と固体撮像装置113との間の高さで鏡筒114に支持される。
A solid-
支持基板112の裏面上に、認識処理、データ圧縮、ネットワークコントロール等の各種処理を行う信号処理素子117、及び、固体撮像装置113等に駆動信号を供給する駆動IC(integrated circuit)118が接着されている。
A
小型機器、たとえば携帯電話機に組み込まれる光学モジュールは、その高さにたとえば5mm〜8mmという制限が課される。しかしこのような制限のもとでは、赤外線カットフィルタ116を鏡筒114内に設置することは困難である。
An optical module incorporated in a small device, for example, a mobile phone, is restricted to a height of, for example, 5 mm to 8 mm. However, it is difficult to install the
本発明の目的は、製品の小型化に適した固体撮像装置を提供することである。
また、本発明の他の目的は、小型化された光学モジュールを提供することである。
An object of the present invention is to provide a solid-state imaging device suitable for product miniaturization.
Another object of the present invention is to provide a miniaturized optical module.
本発明の一観点によれば、表面側に、受光領域を備える固体撮像素子が形成された半導体基板と、前記半導体基板の表面上に形成され、前記半導体基板の側端部に至る第1の接続端子と、前記半導体基板の側面及び裏面に形成された第1の絶縁構造と、前記半導体基板の裏面側に、前記第1の絶縁構造上に形成された第2の接続端子と、前記第1の接続端子と前記第2の接続端子とを電気的に接続する配線と、前記配線上に形成された第2の絶縁構造と、前記半導体基板の表面上方に形成され、赤外線遮蔽層を含み、前記受光領域に入射する光を導入する光導入窓とを有する固体撮像装置が提供される。 According to one aspect of the present invention, a semiconductor substrate on which a solid-state imaging device having a light receiving region is formed on the front surface side, and a first substrate formed on the surface of the semiconductor substrate and reaching a side edge of the semiconductor substrate. A connection terminal; a first insulation structure formed on a side surface and a back surface of the semiconductor substrate; a second connection terminal formed on the first insulation structure on a back surface side of the semiconductor substrate; A wiring for electrically connecting the first connection terminal and the second connection terminal; a second insulating structure formed on the wiring; and an infrared shielding layer formed above the surface of the semiconductor substrate. There is provided a solid-state imaging device having a light introduction window for introducing light incident on the light receiving region.
この固体撮像装置を用いると、製品を小型化することができる。
また、本発明の他の観点によれば、表面側に、受光領域を備える固体撮像素子が形成された半導体基板と、前記半導体基板の表面上に形成され、前記半導体基板の側端部に至る第1の接続端子と、前記半導体基板の側面及び裏面に形成された第1の絶縁構造と、前記半導体基板の裏面側に、前記第1の絶縁構造上に形成された第2の接続端子と、前記第1の接続端子と前記第2の接続端子とを電気的に接続する配線と、前記配線上に形成された第2の絶縁構造と、前記半導体基板の表面上方に形成され、赤外線遮蔽層を含み、前記受光領域に入射する光を導入する光導入窓と、前記光導入窓の上方に配置され、前記半導体基板上に光を結像するレンズとを有する光学モジュールが提供される。
When this solid-state imaging device is used, the product can be reduced in size.
According to another aspect of the present invention, a semiconductor substrate having a solid-state imaging device provided with a light receiving region on the surface side, and a semiconductor substrate formed on the surface of the semiconductor substrate and reaching a side edge of the semiconductor substrate. A first connecting terminal; a first insulating structure formed on a side surface and a back surface of the semiconductor substrate; and a second connecting terminal formed on the first insulating structure on a back surface side of the semiconductor substrate. A wiring for electrically connecting the first connection terminal and the second connection terminal; a second insulating structure formed on the wiring; and an infrared shielding layer formed above the surface of the semiconductor substrate. An optical module is provided that includes a light introduction window that includes a layer and introduces light incident on the light receiving region, and a lens that is disposed above the light introduction window and forms an image of light on the semiconductor substrate.
この光学モジュールは、小型化された光学モジュールである。 This optical module is a miniaturized optical module.
製品の小型化に適した固体撮像装置を提供することができる。
また、小型化された光学モジュールを提供することができる。
A solid-state imaging device suitable for downsizing of a product can be provided.
In addition, a miniaturized optical module can be provided.
図1(A)は、固体撮像素子を組み込んだ固体撮像装置の主要部の概略的な構成を示すブロック図であり、図1(B)及び(C)は、CCD型固体撮像素子の構成を示す概略的な平面図である。また、図1(D)は、MOS型固体撮像素子を説明するための図である。 FIG. 1A is a block diagram illustrating a schematic configuration of a main part of a solid-state imaging device incorporating a solid-state imaging device. FIGS. 1B and 1C illustrate a configuration of a CCD solid-state imaging device. FIG. FIG. 1D is a diagram for explaining a MOS solid-state imaging device.
図1(A)を参照する。固体撮像装置は、たとえば固体撮像素子51、駆動信号発生装置52、出力信号処理装置53、記録装置54、表示装置55、伝送装置56、及びテレビジョン57を含んで構成される。
Reference is made to FIG. The solid-state imaging device includes, for example, a solid-
固体撮像素子51は、画素ごとに入射光量に応じて信号電荷を発生させる光電変換素子(発生した信号電荷を蓄積する電荷蓄積領域)、光電変換素子で発生した信号電荷を転送するための垂直転送チャネル、垂直転送電極、水平転送チャネル、及び水平転送電極を備える。
The solid-
固体撮像素子51は、大別してCCD型とMOS型とを含む。CCD型は画素で発生した電荷を電荷結合装置(CCD)で転送する。MOS型は、画素で発生した電荷をMOSトランジスタで増幅して出力する。特に限定されないが、本明細書では、原則として、CCD型を例にとって説明する。
The solid-
駆動信号発生装置52は、固体撮像素子51を駆動する信号を発生し、出力する。駆動信号発生装置52は、たとえば固体撮像素子51の転送電極を駆動するための集積回路(integrated circuit, IC)を含む。駆動信号発生装置52から固体撮像素子51に出力される信号は、たとえば垂直CCD駆動信号、水平CCD駆動信号、出力アンプ駆動信号、及び基板バイアス信号である。
The
出力信号処理装置53は、AFE(analog front end processor)及びDSP(digital signal processor)を含んで構成される。
AFEは、固体撮像素子51から出力されたアナログの画像信号を、基準電位部分と信号電位部分との2箇所で相関二重サンプリングし、差分に適切なゲインをかけてA/D(analog to digital)変換してデジタルの画像信号として出力する。
The
The AFE performs correlated double sampling on the analog image signal output from the solid-
DSPは、AFEから出力されるデジタルの画像信号に対して、認識処理、データ圧縮、ネットワークコントロール等の各種処理を行って画像データを出力する
出力信号処理装置53で処理された画像データは、たとえば記憶カードである記録装置54、たとえば液晶表示装置である表示装置55、伝送装置56、またはテレビジョン57に出力される。
The DSP performs various processes such as recognition processing, data compression, and network control on the digital image signal output from the AFE, and outputs the image data. The image data processed by the output
図1(B)は、インターライン型のCCD固体撮像素子の概略的な構成を示す。CCD型固体撮像素子は、感光部62、垂直CCD部64、水平CCD部66、及び出力部67を含んで構成される。
FIG. 1B shows a schematic configuration of an interline type CCD solid-state imaging device. The CCD solid-state imaging device includes a
固体撮像素子は、たとえば行列状に配置された複数の感光部62、感光部62の各列に近接して形成された複数の垂直CCD部64、複数の垂直CCD部64に電気的に結合された水平CCD部66、及び水平CCD部66の端部に設けられ、水平CCD部66からの出力電荷信号を電圧に変換して出力する出力部67を含んで構成される。なお、本図は、感光部62等の形成された半導体基板を、その法線方向(上方)から見た図である。
The solid-state imaging device is electrically coupled to, for example, a plurality of
感光部62は、感光素子、たとえばフォトダイオード及び読み出し部を含んで構成される。フォトダイオードは、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷の垂直CCD部64(垂直転送チャネル)への読み出しは、読み出し部の電極に印加される電圧により制御される。垂直CCD部64(垂直転送チャネル)に読み出された信号電荷は、全体として垂直CCD部64内(垂直転送チャネル)を、水平CCD部66に向かう方向(垂直方向、列方向)に転送される。垂直CCD部64の末端まで転送された信号電荷は、水平CCD部66に転送され、水平CCD部66(水平転送チャネル)内を全体として水平方向(行方向)に転送され、出力部67で電荷・電圧変換されて外部に取り出される。
The
感光部62から垂直CCD部64(垂直転送チャネル)への電荷読み出し、及び、垂直CCD部64(垂直転送チャネル)内の電荷の転送は、固体撮像素子の垂直転送電極を駆動することにより行われる。また、水平CCD部66(水平転送チャネル)内の電荷転送は、固体撮像素子の水平転送電極を駆動することにより行われる。
The charge reading from the
なお、感光部62の配列は、図1(B)に示したような行方向及び列方向にそれぞれ一定ピッチで正方(テトラゴナル)行列的に配列される場合の他、行方向及び列方向に1つおきにたとえば1/2ピッチずつ位置をずらして配列されるハニカム配列がある。ハニカム配列では、第1の正方行列的に配列された感光部62と、その格子間位置に第2の正方行列的に配列された感光部62とを含む。
The
図1(C)は、ハニカム配列されたCCD型固体撮像素子の概略的な構成を示す。ハニカム配列とは、第1の正方行列的に配列された感光部62と、その格子間位置に第2の正方行列的に配列された感光部62とからなる感光部62の配列のことをいう。垂直CCD部64(垂直転送チャネル)は感光部62の間を蛇行するように形成される。なお、ハニカム配列とはいっても、この構成における感光部62は多くの場合、八角形状である。
FIG. 1C shows a schematic configuration of a CCD type solid-state imaging device arranged in a honeycomb. The honeycomb arrangement means an arrangement of the
図1(D)に、MOS型固体撮像素子の感光部の概略を示す。光電変換素子68で入射光量に応じて生成された信号電荷は、MOSトランジスタ69で増幅されて出力される。MOS型固体撮像素子は、垂直CCD部や水平CCD部を備えず、画素ごとに光電変換素子68及びMOSトランジスタ69を有する。
FIG. 1D shows an outline of the photosensitive portion of the MOS type solid-state imaging device. The signal charge generated according to the amount of incident light by the
図2(A)は、CCD型固体撮像素子の受光部の一部を示す概略的な平面図であり、図2(B)は、図2(A)の2B−2B線に沿う概略的な断面図である。
図2(A)を参照する。行列状に形成されたフォトダイオード71の列方向(図の上下方向)に沿って、垂直転送チャネル73が形成される。垂直転送チャネル73の上方を覆うように、第1層垂直転送電極75a、及び第2層垂直転送電極75bが列方向に交互に形成される。
2A is a schematic plan view showing a part of the light receiving portion of the CCD solid-state imaging device, and FIG. 2B is a schematic view taken along
Reference is made to FIG. A
第1層垂直転送電極75aは、フォトダイオード71で生成された信号電荷の垂直転送チャネル73への読み出し、及び、垂直転送チャネル73内の信号電荷の転送を行う。垂直転送チャネル73への信号電荷の読み出しは、読み出し部74を介して行われる。このため第1層垂直転送電極75aは、読み出し部74の上方を覆って形成される。
The first layer
第2層垂直転送電極75bは、垂直転送チャネル73内の信号電荷の転送に用いられる。
第1層及び第2層垂直転送電極75a、75bは、たとえば4電極を1組として用いられ、垂直転送チャネル73内の信号電荷を4相駆動で転送する。
The second layer
The first layer and the second layer
図2(B)を参照する。たとえばn型のシリコン基板である半導体基板81に形成されたp型のウエル層82に、n型の不純物添加領域で構成されるフォトダイオード71(電荷蓄積領域)と、それに近接するn型領域の垂直転送チャネル73が形成されている。垂直転送チャネル73上方には、第1層垂直転送電極75a、及び第2層垂直転送電極75bが、たとえばポリシリコンで形成される。アモルファスシリコンで形成することも可能である。
Reference is made to FIG. For example, a p-type well layer 82 formed on a
第1層及び第2層垂直転送電極75a、75bは、それに印加される電圧(駆動信号)で、垂直転送チャネル73のポテンシャルを制御することによって、信号電荷の垂直転送チャネル73内の転送を行う。また、第1層垂直転送電極75aは印加電圧(駆動信号)で、読み出し部のポテンシャルを制御することによって、入射光量に応じてフォトダイオード71で生成、蓄積された信号電荷を、垂直転送チャネル73に読み出す役割も果たす。垂直転送チャネル73、及びその上方の第1層及び第2層垂直転送電極75a、75bを含んで、垂直CCD部64は構成される。
The first layer and second layer
第1層及び第2層垂直転送電極75a、75b上方には、たとえばタングステンにより厚さ0.2μmの遮光膜79が形成されている。遮光膜79には、各フォトダイオード71の上方に開口部(光導入部)79aが形成されている。
A
開口部(光導入部)79aを通って、光が各フォトダイオード71に入射する。遮光膜79は、受光部に入射する光が光電変換素子71以外の領域に入射するのを防止する。
遮光膜79上方は、たとえばBPSG(boro-phospho silicate glass)で平坦化され、その平坦な表面上にカラーフィルタ層84が形成される。カラーフィルタ層84は、たとえばR(赤)部84r、G(緑)部84g、及びB(青)部84bの3原色のフィルタ部を含む。
Light enters each
The upper portion of the
カラーフィルタ層84上方に、R部84r、G部84g、及びB部84bに対応して、マイクロレンズ85が形成される。マイクロレンズ85は、各フォトダイオード71の上方に、たとえば微小な半球状の凸レンズが配列されたものである。マイクロレンズ85は入射光をフォトダイオード71に集光する。1つのマイクロレンズ85で集束される光は、R部84r、G部84g、B部84bのいずれかを通して1つのフォトダイオード71に入射する。
図3は、第1の実施例による固体撮像装置を示す概略的な断面図である。本図は、図10(H)に対応する図であり、図10(H)と比較した場合、カバーガラス96が、通常ガラス110と色ガラス111との積層構造となっている点において異なる。
FIG. 3 is a schematic cross-sectional view showing the solid-state imaging device according to the first embodiment. This figure is a figure corresponding to FIG. 10 (H), and is different in that the
固体撮像素子92の形成された半導体基板91の底面及び側面には接着剤98による絶縁層が形成され、半導体基板91の底面には接着剤98により背面カバーガラス99が接着されている。背面カバーガラス99上には、バリア層100が形成される。
An insulating layer made of an adhesive 98 is formed on the bottom and side surfaces of the
接着剤98による層及び背面カバーガラス99上にリード線101が形成される。リード線101は、半導体基板91表面上のパッド94(図3においては、パッドとその電気的延長部分も含めてパッド94としている。パッド94は、半導体基板91の表面上に形成され、半導体基板91の側端部に至る接続端子である。)とバリア層100とを電気的に接続している。リード線101上に絶縁膜であるパシベーション膜103が形成されている。
A
半導体基板91上には、接着剤95により通常ガラス110と色ガラス111との積層構造が接着されている。
通常ガラス110は、無色透明のガラスである。また、色ガラス111は、赤外線を遮蔽する機能を備える有色透明のガラスである。光は、色ガラス111、通常ガラス110の順に透過し、半導体基板91の固体撮像素子92に入射する。なお、固体撮像素子92は、次図(図4)の平面図から明らかなように、本断面図には現れないが、説明の便宜上、点線で示してある。
A laminated structure of
The
色ガラス111は、入射する光の赤外線を遮蔽する。すなわち、色ガラス111は、赤外線カットフィルタとしての機能を有する。しかし、光が、色ガラス111(赤外線カットフィルタ)を透過するときには、たとえば色ガラス111に添加されている添加物等により、放射線が放射される場合がある。通常ガラス110は、この放射線を除去(吸収)し、放射線の固体撮像素子92への入射を防止する。
The
図3に示した構造のほかにも、たとえば色ガラス111の外側に、更に通常ガラスを積層する構造を採用することが可能である。この構造は、後に変形例として説明する。その他、最内の位置に色ガラスを配置するのでない、様々な構造を採用することができる。
In addition to the structure shown in FIG. 3, for example, a structure in which normal glass is further laminated on the outside of the
なお、色ガラスはもろく、たとえ放射線の放射が少量だとしても、それだけではカバーガラスとして用いることは困難である。通常ガラス110を色ガラス111に貼り合わせることにより、放射線の除去(吸収)以外にも、色ガラスを物理的に補強し、積層構造をカバーガラスとして用いることができるという効果が得られる。
Colored glass is fragile, and even if it emits a small amount of radiation, it is difficult to use it as a cover glass by itself. By bonding the
図4は、第1の実施例による固体撮像装置の変形例を示す概略的な断面図である。第1の実施例による固体撮像装置においては、カバーガラス96が、通常ガラス110と色ガラス111との積層構造となっていたが、変形例においては、色ガラス111を2枚の通常ガラス110a及び110bで挟む構造を採用する。
FIG. 4 is a schematic cross-sectional view showing a modification of the solid-state imaging device according to the first embodiment. In the solid-state imaging device according to the first embodiment, the
このような構造を採ることで、強度を高めることができる。また、製造時のダイシング工程で、色ガラス111端部が欠けることを防止することができる。
図5は、図3に示した第1の実施例による固体撮像装置を、色ガラス111の上方から見た概略的な平面図である。
By adopting such a structure, the strength can be increased. Further, it is possible to prevent the end of the
FIG. 5 is a schematic plan view of the solid-state imaging device according to the first embodiment shown in FIG.
固体撮像素子が複数形成された半導体ウエハが、スクライブライン106で切断されることにより、個々の固体撮像装置に分離される。スクライブライン106の幅は、たとえば130μmである。
A semiconductor wafer on which a plurality of solid-state imaging devices are formed is separated into individual solid-state imaging devices by cutting along a
固体撮像装置を平面視した場合、そのほぼ中央に、受光領域(フォトダイオードアレイ領域)、水平転送チャネル等の形成された水平CCD部66、及び出力アンプの形成された出力部67が配置される。
When the solid-state imaging device is viewed in plan, a light receiving region (photodiode array region), a
Al配線部105は、たとえば略矩形状に形成された受光領域(フォトダイオードアレイ領域)を、水平CCD部66の形成されていない3辺に沿って囲むように形成される。Al配線部105は、受光領域(フォトダイオードアレイ領域)の垂直転送電極を駆動するためのポリシリコン配線(図5においては左右に配線されている。)の抵抗を下げるために左右の配線端部を結んでいる。したがって、垂直転送電極駆動配線数だけのAl配線が走っている。4相駆動の場合、原理的には、Al配線は4本で足りるが、実際上は、間引き動作等を実現するため10本程度が使用されている。
The
図中、点線で囲まれた範囲に半導体基板91が存在する。リード線101の幅は、たとえば150μm、隣りあうリード線101間の間隔は、たとえば200μm、リード線101の接触確保部分は、マージンを見込んでたとえば50μmである。
In the drawing, the
図6は、第1の実施例による固体撮像装置の製造方法の一工程を示す概略的な平面図である。
第1の実施例による固体撮像装置は、図10(A)〜(H)を用いて説明した従来のCSPの製造方法とほぼ同一の方法で製造される。異なるのは、従来のCSPの製造方法では、図10(B)に示す製造工程において、カバーガラス96を接着したが、本実施例の場合は、それと対応する工程において、まず、通常ガラスと色ガラスとを接着し、その後、その積層構造を、色ガラスを上にして、半導体基板(ウエハ)上に接着する点である。
FIG. 6 is a schematic plan view showing one step of the method of manufacturing the solid-state imaging device according to the first embodiment.
The solid-state imaging device according to the first embodiment is manufactured by substantially the same method as the conventional CSP manufacturing method described with reference to FIGS. The difference is that in the conventional CSP manufacturing method, the
前述のように、色ガラスはもろいため、半導体基板(ウエハ)全面を覆うことのできる大きさの色ガラスを作製することは極めて困難である。一方、たとえばダイシング工程の後に、個々のチップに色ガラスを接着しようとするとスループットが低下する。そこで複数枚の色ガラスを通常ガラスと接着した後、その積層構造を半導体基板(ウエハ)上に配置し、接着することでスループットの低下を防止する。 As described above, since colored glass is fragile, it is extremely difficult to produce colored glass having a size that can cover the entire surface of a semiconductor substrate (wafer). On the other hand, for example, if a colored glass is bonded to each chip after the dicing process, the throughput is lowered. Therefore, after a plurality of colored glasses are bonded to normal glass, the laminated structure is placed on a semiconductor substrate (wafer) and bonded to prevent a decrease in throughput.
図6には、通常ガラスと接着された色ガラスの半導体基板91(ウエハ)上における配置の一例を示した。色ガラス111a〜111dの4枚は同一大きさ、色ガラス111e及び111fの両枚は、それより大面積で同一大きさの色ガラスである。
FIG. 6 shows an example of the arrangement of colored glass bonded to normal glass on the semiconductor substrate 91 (wafer). Four of the colored glasses 111a to 111d are the same size, and both of the
円筒形の半導体基板91(ウエハ)の直径領域に、大面積の色ガラス111e、111fを配置する。また、直径領域から上下に離れた位置に、小面積の色ガラス111a〜111dを配置する。
Large-area
たとえば、このような配置で、通常ガラスと貼り合わせた複数枚の色ガラスを半導体基板91(ウエハ)に接着することで、ウエハレベルでの処理を可能にし、スループットの低下を防止する。 For example, in such an arrangement, a plurality of colored glasses bonded to normal glass are bonded to the semiconductor substrate 91 (wafer), thereby enabling processing at the wafer level and preventing a decrease in throughput.
図7は、第2の実施例による固体撮像装置を示す概略的な断面図である。第1の実施例においては、通常ガラス110と色ガラス111との積層構造をカバーガラスとして使用したが、第2の実施例においては、一方の面に金属蒸着膜109を形成した通常ガラス110cと、もう一枚の通常ガラス110dとの積層構造をカバーガラスとして用いる。
FIG. 7 is a schematic cross-sectional view showing the solid-state imaging device according to the second embodiment. In the first embodiment, the laminated structure of the
金属蒸着膜109は、たとえばCVD(chemical vapordeposition)法を用いて通常ガラス110c上に蒸着する。金属蒸着膜109は、赤外線カットフィルタの機能を有する。また、入射する光が600nm〜700nmの波長の光であるとき、その50%以上を透過する。
The metal vapor-deposited
通常ガラス110cは、金属蒸着膜109の形成された面を上面にして(金属蒸着膜109の形成されていない面が固体撮像素子92に対向するように)、配置される。これは金属蒸着膜109を固体撮像素子92から離すことで、たとえば発散光を用いて行う検査において、固体撮像素子92の受光面に映し出される金属蒸着膜109面内の欠陥を大きくし、欠陥発見を容易にするためである。
The
通常ガラス110dは、通常ガラス109cの金属蒸着膜109の形成された面に接着されることが望ましい。通常ガラス110dをこのように積層することにより、金属蒸着膜109にたとえば剥離等の欠陥があった場合、その拡大を防止することができる。また、金属蒸着膜109に埃等が付着することを防止することができる。
The
なお、製造工程においては、第1の実施例と同様に、2枚の通常ガラス110c、110dを接着した後に、その積層構造を半導体基板(ウエハ)上に接着する。
第2の実施例においては、ガラス面上に形成した金属蒸着膜109を赤外線カットフィルタとして使用した。このような構成には、金属蒸着膜109(赤外線カットフィルタ)の光透過率が色のスペクトルに対してシャープに変化する(金属蒸着膜109(赤外線カットフィルタ)の光透過率のスペクトル依存性がシャープである)という特徴がある。
In the manufacturing process, as in the first embodiment, after two
In the second embodiment, the metal
第2の実施例においては、通常ガラス110c上に金属蒸着膜109を形成して赤外線カットフィルタとしたが、金属蒸着膜109の代わりに有機材料膜を形成して、赤外線カットフィルタとして用いることもできる。有機材料膜も、入射する光が600nm〜700nmの波長の光であるとき、その50%以上が透過されるように形成する。
In the second embodiment, the metal vapor-deposited
図8は、実施例による固体撮像装置を用いて組み立てた光学モジュールの概略的な構成を示す断面図である。
第1または第2の実施例として示したような固体撮像装置120が、支持台121の表面上に載置、接着される。また、鏡筒114も支持台121に当接され、接着される。固体撮像装置120上に被写体の像を結ばせる撮像レンズ115が、鏡筒114に支持される。
FIG. 8 is a cross-sectional view illustrating a schematic configuration of an optical module assembled using the solid-state imaging device according to the embodiment.
The solid-
前述したように、実施例による固体撮像装置120は、カバーガラスの位置に、赤外線カットフィルタの機能を有するガラスを備えている。このため、固体撮像装置120と撮像レンズ115との間に、赤外線カットフィルタを設ける必要はない。したがって、実施例による固体撮像装置120を用いて組み立てた光学モジュールは、小型化が可能な光学モジュールである。
As described above, the solid-
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、固体撮像素子のn型とp型を反転させることも可能である。また、実施例においては、2次元固体撮像素子のパッケージングについて説明したが、1次元固体撮像素子のパッケージングに適用することも可能である。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。 As mentioned above, although this invention was demonstrated along the Example, this invention is not restrict | limited to these. For example, the n-type and p-type of the solid-state image sensor can be inverted. In the embodiment, the packaging of the two-dimensional solid-state imaging device has been described. However, the present invention can be applied to the packaging of a one-dimensional solid-state imaging device. It will be apparent to those skilled in the art that other various modifications, improvements, and combinations can be made.
携帯電話機に内蔵されるデジタルカメラ等、小型化の要求される製品に好適に用いることができる。 It can be suitably used for products that require downsizing, such as a digital camera built in a mobile phone.
51 固体撮像素子
52 駆動信号発生装置
53 出力信号処理装置
54 記録装置
55 表示装置
56 伝送装置
57 テレビジョン
62 感光部
64 垂直CCD部
66 水平CCD部
67 出力部
68 光電変換素子
69 MOSトランジスタ
71 フォトダイオード
73 垂直転送チャネル
74 読み出し部
75a 第1層垂直転送電極
75b 第2層垂直転送電極
79 遮光膜
79a 開口部(光導入部)
81 半導体基板
82 ウエル層
84 カラーフィルタ層
84r R部
84g G部
84b B部
85 マイクロレンズ
86 パッケージ
87 カバーガラス
88 ワイア
89 半導体基板
90a インナリード
90b アウタリード
91 半導体基板
92 固体撮像素子
93 パシベーション膜
94 パッド
95 接着剤
96 カバーガラス
97a,b ノッチ(中途切断穴)
98 接着剤
99 背面カバーガラス
100 バリア層
101 リード線
102 Tコンタクト
103 パシベーション膜
104 はんだボール
105 Al配線部
106 スクライブライン
109 金属蒸着膜
110、110a〜d 通常ガラス
111、111a〜f 色ガラス
112 支持基板
113 固体撮像装置
114 鏡筒
115 撮像レンズ
116 赤外線カットフィルタ
117 信号処理素子
118 駆動IC
120 固体撮像装置
121 支持台
51 Solid-
81 Semiconductor substrate 82
98 Adhesive 99
120 Solid-
Claims (1)
(b)前記固体撮像素子が形成されている側の前記半導体基板上に、絶縁膜及びパッドを形成する工程と、
(c)前記絶縁膜及びパッド上に、無色透明ガラス上に色ガラスが積層された積層構造を備えるカバーガラスを、前記半導体基板側に前記無色透明ガラスが配置されるように接着する工程と、
(d)前記固体撮像素子が形成されていない側から、隣接する前記固体撮像素子間の前記半導体基板に第1のノッチを形成する工程と、
(e)前記固体撮像素子が形成されていない側の前記半導体基板上に、背面カバーガラスを接着する工程と、
(f)背面カバーガラス上にバリア層を形成する工程と、
(g)前記背面カバーガラス側から、前記隣接する固体撮像素子間の前記背面カバーガラス、前記絶縁膜、及び前記パッドに、第2のノッチを形成する工程と、
(h)前記第2のノッチ表面から前記背面カバーガラス表面に引き出されるリード線であって、前記パッド及び前記バリア層と電気的に接続されるリード線を形成する工程と、
(i)前記リード線を覆うように絶縁膜を形成する工程と、
(j)前記第2のノッチの位置で前記カバーガラスをダイシングし、前記個々の固体撮像素子の形成された半導体基板ごとに切り離す工程と
を有し、
前記半導体基板が円形を有する半導体ウエハであり、前記カバーガラスに含まれる色ガラスは複数枚の色ガラスで構成され、
前記工程(c)において、前記半導体基板の直径上に画定される領域に、相対的に面積の大きい色ガラス、前記直径上に画定される領域ではない領域に、相対的に面積の小さい色ガラスが配置されるように、前記カバーガラスを接着する固体撮像装置の製造方法。 (A) forming a plurality of solid-state imaging elements on a semiconductor substrate;
(B) forming an insulating film and a pad on the semiconductor substrate on the side where the solid-state imaging element is formed;
(C) bonding a cover glass having a laminated structure in which a colored glass is laminated on a colorless transparent glass on the insulating film and the pad so that the colorless transparent glass is disposed on the semiconductor substrate side;
(D) forming a first notch in the semiconductor substrate between the adjacent solid-state image sensors from the side where the solid-state image sensor is not formed;
(E) bonding a back cover glass on the semiconductor substrate on the side where the solid-state imaging device is not formed;
(F) forming a barrier layer on the back cover glass;
From (g) the rear cover glass side, wherein the rear cover glass between adjacent solid-state imaging device, the insulating film, and the pad, and forming a second notch,
(H) forming a lead wire drawn from the second notch surface to the back cover glass surface and electrically connected to the pad and the barrier layer;
(I) forming an insulating film so as to cover the lead wire;
(J) dicing the cover glass at the position of the second notch , and separating each of the semiconductor substrates on which the individual solid-state imaging devices are formed,
The semiconductor substrate is a semiconductor wafer having a circular shape, and the colored glass contained in the cover glass is composed of a plurality of colored glasses,
In the step (c), a colored glass having a relatively large area in a region defined on the diameter of the semiconductor substrate, and a colored glass having a relatively small area in a region not defined on the diameter. A method of manufacturing a solid-state imaging device in which the cover glass is adhered so that the cover glass is disposed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026240A JP4503452B2 (en) | 2005-02-02 | 2005-02-02 | Method for manufacturing solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005026240A JP4503452B2 (en) | 2005-02-02 | 2005-02-02 | Method for manufacturing solid-state imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006216657A JP2006216657A (en) | 2006-08-17 |
JP4503452B2 true JP4503452B2 (en) | 2010-07-14 |
Family
ID=36979632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005026240A Expired - Fee Related JP4503452B2 (en) | 2005-02-02 | 2005-02-02 | Method for manufacturing solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4503452B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200737506A (en) | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
JP5258567B2 (en) | 2006-08-11 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Semiconductor device and manufacturing method thereof |
JP5010247B2 (en) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | Semiconductor device and manufacturing method thereof |
US10670639B2 (en) | 2017-02-21 | 2020-06-02 | Canon Kabushiki Kaisha | Apparatus for detecting alternating current zero cross and voltage |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758108A (en) * | 1980-09-25 | 1982-04-07 | Dainippon Printing Co Ltd | Color separation filter |
JPH0983736A (en) * | 1995-09-20 | 1997-03-28 | Kyocera Corp | Light quantity detection member and image input device having this light quantity detection member |
JP2005019573A (en) * | 2003-06-25 | 2005-01-20 | Sanyo Electric Co Ltd | Solid state imaging device and method of manufacturing the same |
JP2005026314A (en) * | 2003-06-30 | 2005-01-27 | Sanyo Electric Co Ltd | Method of manufacturing solid-state imaging device |
-
2005
- 2005-02-02 JP JP2005026240A patent/JP4503452B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758108A (en) * | 1980-09-25 | 1982-04-07 | Dainippon Printing Co Ltd | Color separation filter |
JPH0983736A (en) * | 1995-09-20 | 1997-03-28 | Kyocera Corp | Light quantity detection member and image input device having this light quantity detection member |
JP2005019573A (en) * | 2003-06-25 | 2005-01-20 | Sanyo Electric Co Ltd | Solid state imaging device and method of manufacturing the same |
JP2005026314A (en) * | 2003-06-30 | 2005-01-27 | Sanyo Electric Co Ltd | Method of manufacturing solid-state imaging device |
Also Published As
Publication number | Publication date |
---|---|
JP2006216657A (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8119435B2 (en) | Wafer level processing for backside illuminated image sensors | |
US7064405B2 (en) | Solid state imaging device with inner lens and manufacture thereof | |
US7964926B2 (en) | Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same | |
US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
KR102382364B1 (en) | Wafer level image sensor package | |
KR102483548B1 (en) | Image sensing apparatus | |
US8098312B2 (en) | Back-illuminated type solid-state image pickup apparatus with peripheral circuit unit | |
KR101773199B1 (en) | Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device | |
JP2010040621A (en) | Solid-state imaging device, and method of manufacturing the same | |
JP3778817B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR20100108109A (en) | Image sensor and fabricating method thereof | |
JP2010161321A (en) | Optical device and method of manufacturing the same | |
US7605404B2 (en) | Image pickup device and method of manufacturing the same | |
JP2004055674A (en) | Semiconductor device and method of manufacturing the same | |
JP2011146486A (en) | Optical device, method for manufacturing the same, and electronic apparatus | |
US9287318B2 (en) | Solid-state imaging sensor, method of manufacturing the same, and camera | |
JP4503452B2 (en) | Method for manufacturing solid-state imaging device | |
US20060057764A1 (en) | Image sensor and fabricating method thereof | |
JP2009176949A (en) | Backside irradiation-type solid state image pickup device and its production process | |
US11545512B2 (en) | Image sensor package with underfill and image sensor module including the same | |
JP4865267B2 (en) | Solid-state imaging device and endoscope | |
JP2006216698A (en) | Solid-state imaging device | |
JP2006032967A (en) | Image sensor and manufacturing method of same | |
US20220375983A1 (en) | Image sensor | |
JP5520646B2 (en) | Photoelectric conversion film laminated solid-state imaging device and imaging apparatus not equipped with a microlens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |