JP2002024196A - プロセッサ制御方式 - Google Patents

プロセッサ制御方式

Info

Publication number
JP2002024196A
JP2002024196A JP2000209363A JP2000209363A JP2002024196A JP 2002024196 A JP2002024196 A JP 2002024196A JP 2000209363 A JP2000209363 A JP 2000209363A JP 2000209363 A JP2000209363 A JP 2000209363A JP 2002024196 A JP2002024196 A JP 2002024196A
Authority
JP
Japan
Prior art keywords
processor
stop
processors
broadcast
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000209363A
Other languages
English (en)
Inventor
Kunihiro Saito
邦博 齊藤
Yasuharu Asai
康晴 浅井
Itai Tomioka
威泰 富岡
Tsuratoshi Nakano
連利 中野
Naoki Takatani
直樹 高谷
Masashi Uchijo
正志 内條
Toshiyuki Moriya
俊之 森谷
Eiji Shinohara
英二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP2000209363A priority Critical patent/JP2002024196A/ja
Publication of JP2002024196A publication Critical patent/JP2002024196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】 【課題】本発明は複数のプロセッサがネットワークで相
互に接続され,相互に同時性をもった処理を並列に行っ
てサービスを提供するシステムにおけるプロセッサ制御
方式に関し,複数プロセッサを同時制御することを可能
とすることを目的とする。 【解決手段】ネットワークに各プロセッサの動作を制御
する制御装置を接続すると共に,前記複数のプロセッサ
の中の特定の一つのプロセッサに一斉制御指示の同報送
信手段を設け,制御装置が前記特定のプロセッサへの一
斉制御指示を送信に対し,特定のプロセッサが一斉制御
指示を受け取ると一斉制御指示を含む同報を前記ネット
ワークに対して送信し,各プロセッサは同報を受け取る
と指令された制御を実行することにより全プロセッサが
同時に制御動作を行うよう構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数のプロセッサが
配置され,それらが相互に関連した処理を同時性を持っ
て並行して行うことによりサービスを提供するシステム
におけるプロセッサ制御方式に関する。
【0002】複数のプロセッサが配置され,それらが相
互に関連した処理を同時に行うことによりサービスを提
供するシステムとして,例えば複数のプロセッサにより
それぞれ呼処理を行う交換機システムがあり,そのよう
なシステムでは多数のプロセッサが相互に連携して,同
時並行処理を行うためのプログラムが備えられている。
そのようなシステムでは,サービスを長期間にわたって
安定して行うために高い信頼性が要求されており,新た
にプログラムを作成した時に,複数のプロセッサによる
動作を行って,エラーが発生しないか検証(デバッグ)
する必要がある。
【0003】
【従来の技術】複数のプロセッサからなる交換機システ
ムにおいて各プロセッサで実行するプログラムを検証
(デバッグ)する場合,複数のプロセッサの動作を制御
するための制御装置が設けられ,具体的には例えば,パ
ーソナルコンピュータ(パソコンという)が使用され
る。従来の複数のプロセッサが配置された交換機等のシ
ステムのプログラムの検証を行う場合の動作シーケンス
を図により説明する。
【0004】図19は従来例1の方法による制御シーケ
ンスを示す。図中,80−1,80−2,…,80−n
は制御装置(パソコン),81−1,81−2,…,8
1−nは交換機システム等を構成する複数のプロセッサ
を表し,a1〜anは各制御装置80−1〜80−nに
より実行されるスタート指示,b1〜bnは各制御装置
80−1〜80−nからそれぞれに対応する各プロセッ
サ81−1〜81−nとの間の伝送媒体,c1〜cnは
各プロセッサ81−1〜81−nの走行開始の時点を表
す。また,各プロセッサ81−1〜81−nの状態を表
す垂直の線の中で細線はユーザプログラムが停止状態で
あることを表し,太線はユーザプログラムが走行状態で
あることを表す。
【0005】この従来例1の場合,各制御装置80−1
〜80−nはそれぞれ操作者による同時操作により,一
斉にスタート指示が実行されるが,a2,a3,a1,
…anのような順に発生し,それぞれ伝送媒体b2,b
3,b1,…bnを介して対応する各プロセッサに供給
されc2,c3,c1,…cnの時点で走行開始する。
このように,制御装置がそれぞれ独立し,複数の操作者
により操作されるため,走行開始のプロセッサ間の時間
差はdで示すように大きくなり,同時制御は不可能であ
り,同時性が要求されるシステムについて正確なプログ
ラムの動作を検証することができなかった。この同時性
が要求されるのは,交換機システムの場合,各プロセッ
サがそれぞれ加入者回線や,中継線を所定回線ずつ分担
して呼処理を行うが,相互に制御信号の送受信を行うこ
とにより同時に処理を行う必要があるためである。
【0006】図20は従来例2の方法による制御シーケ
ンスである。図中,80は単一の制御装置,a1〜an
は一つの制御装置80により順に実行されるスタート指
示であり,81−1〜81−n,b1〜bn,c1〜c
nは上記図19の各符号と同じである。
【0007】この従来例2の場合,一つの制御装置80
から複数のスタート指示a1〜anを連続的に実行す
る。このスタート指示a1〜anは各伝送媒体b1〜b
nを介して複数のプロセッサ81−1〜81−nに供給
され,各プロセッサ81−1〜81−nはc1〜cnの
時点で走行開始する。
【0008】この従来例2でも,各プロセッサ間にdで
示すような時間差が生じてしまう。このため,従来例1
と同様に高い同時性が要求されるシステムについては問
題となる。
【0009】図19,図20ではプロセッサの実行制御
に関する従来例を示したが,同時性が要求される複数プ
ロセッサの動作では,一つのプロセッサがプログラム異
常が発生したり,予め設定しておいたブレークポイント
に達する等の何らかの原因で自律的に停止した場合に次
のように動作する。
【0010】図21は一つのプロセッサが停止した場合
の従来の制御シーケンスを示す。図中,80,81−1
〜81−n,b2〜bnは上記図19,図20の各符号
と同じであり,e1,e2は周期的な監視処理,f1〜
fnはプロセッサの走行停止の処理,g2〜gnはブレ
ーク指示を表す。
【0011】図21において,複数のプロセッサ81−
1〜81−nが処理を実行中(太線で示す)の時,制御
装置80は各プロセッサ81−1〜81−nに対して伝
送媒体を介してe1,e2で示すように周期的に監視処
理を行う。この例では,プロセッサ81−1が監視処理
e1の後に何らかの原因で停止した場合,このプロセッ
サ81−1の停止状態が監視処理e2のタイミングで制
御装置80により検出される。これを検出すると制御装
置80は,システムを構成する他の全てのプロセッサも
停止させる必要があるため,各プロセッサ81−2〜8
1−nに対するブレーク指示g2〜gnが実行され,伝
送媒体b2〜bnを介して送信されて,これを受信した
各プロセッサはf2〜fnで示すように走行を停止す
る。
【0012】
【発明が解決しようとする課題】上記したように,従来
の複数のプロセッサが配置され,それらが相互に関連し
た処理を同時性を持って並行して行うことによりサービ
スを提供するシステムにおいてプログラムを検証する場
合に,複数のプロセッサを同時に実行開始させたり,各
プロセッサを同時に走行停止させることが困難であっ
た。
【0013】本発明は複数のプロセッサが配置され,そ
れらが相互に関連した処理を同時性を持って並行して行
うことによりサービスを提供するシステムにおいて複数
プロセッサを同時制御することを可能とするプロセッサ
制御方式を提供することを目的とする。
【0014】
【課題を解決するための手段】図1は本発明の第1の原
理構成であり,図2は本発明の第2の原理構成,図3は
本発明の第3の原理構成,図4は本発明の第4の原理構
成である。
【0015】図1において,1は制御装置,2は分配
器,3−0は特定のプロセッサ,3−1〜3−nは普通
のプロセッサであり,4は伝送媒体,1aは特定のプロ
セッサへの指令指示手段,3aは指令指示受信手段,3
bは一斉制御指示同報送信手段,3cは同報受信実行手
段,3dは停止検出手段であり,特定のプロセッサ3−
0には3a,3b,3c,3dが設けられ,他の各プロ
セッサ3−1〜3−nには3c,3dが設けられてい
る。
【0016】図1の場合,制御装置1から各プロセッサ
に対しプログラムを実行(終了または停止)させたい場
合,特定のプロセッサへの指令指示手段1aを駆動する
ことで実行(終了または停止)の指令指示が送出され
て,伝送媒体4を介して分配器2へ送られると,分配器
2から伝送媒体4を介して宛て先の特定のプロセッサ3
−1の指令指示受信手段3aで受け取られ,これにより
一斉制御指示同報送信手段3bが駆動されて一斉制御指
示の同報が生成されて分配器2へ送出される。この一斉
制御指示の同報は分配器2を介して伝送媒体4から特定
のプロセッサ3−0を含む全てのプロセッサ3−0〜3
−nに送られ,各プロセッサ3−0〜3−nの同報受信
実行手段3cで受信されると,指示された指令(プログ
ラムの実行または終了)を実行する。
【0017】全プロセッサの中の一つが自律的に停止し
た場合,例えば,プロセッサ3−1が停止すると,その
中の停止検出手段3dで停止が検出され,一斉制御指示
同報送信手段3bが駆動され,停止指示を表す同報が伝
送媒体4,分配器2,伝送媒体4を介して全てのプロセ
ッサに送信される。これにより,全てのプロセッサ(既
に停止しているプロセッサ3−1を除く)の同報受信実
行手段3cでこれを受信することにより,プログラムの
実行を停止する。
【0018】このようにして,制御装置からの指示に対
して簡易な構成によりシステムを構成する多数のプロセ
ッサのプログラムの実行開始及び停止等の動作の同時性
を厳密に保つことができ,プロセッサ間の実行開始,停
止等の時間差を無くすことができる。
【0019】図2に示す第2の原理構成において,2,
4は上記図1の同一の各符号と同じであり説明を省略す
る。1は制御装置,3は複数設けられたプロセッサであ
る。この第2の原理構成では,制御装置1内の1bは任
意のプロセッサへの指令指示手段1bであり,各プロセ
ッサ3には上記図1の特定のプロセッサ3−0と同様の
構成,すなわち指令指示受信手段3a,一斉制御指示同
報送信手段3b,同報受信実行手段3c,停止検出手段
3dが設けられている。
【0020】この第2の原理構成では,制御装置1から
の任意のプロセッサを選択(指定)して実行(または終
了)の指令指示を送出すると,指定された任意のプロセ
ッサの指令指示受信手段3aで受信され,一斉制御指示
同報送信手段3bが駆動される。これにより一斉制御指
示の同報が生成されて分配器2へ送信される。この同報
は分配器2を介して伝送媒体4を介して選択されたプロ
セッサ3に対して送出され,各プロセッサは上記図1と
同様に指示を実行する。また,全プロセッサの中の一つ
が停止した場合は,上記図1と同様にそのプロセッサの
中の停止検出手段3dで検出し,一斉制御指示同報送信
手段3bが駆動されて一斉停止の同報が送信されて各プ
ロセッサを停止させる。
【0021】この第2の原理構成では,制御装置1を用
いてユーザは任意のどのプロセッサに指示を出しても,
同じ結果を得ることができ,特定のプロセッサに固定す
る場合に比べて自由度がある。
【0022】図3に示す第3の原理構成において,1〜
4は図1の同じ符号の各部に対応し,1は制御装置,2
は分配器,3−0は特定のプロセッサ,3−1〜3−n
はその他の各プロセッサ,4は伝送媒体を表し,1aは
特定のプロセッサへの指令指示手段,3aは指令指示受
信手段,3bは一斉制御指示同報送信手段,3cは同報
受信実行手段,3dは停止検出手段,3eは停止要因状
態保存手段であり,特定のプロセッサ3−0 は3a〜3
eを備え,他の各プロセッサ3−1〜3−nは3c,3
d,3eを備えている。
【0023】図3において,制御装置1の指令指示手段
1aから一斉停止指令を表す指示を特定のプロセッサ3
−0に宛てて送出する。その指令指示は分配器2を介し
て特定のプロセッサ3−0の指令指示受信手段3aで受
信される。これにより停止要因状態保存手段3eが駆動
されてこの時の停止要因(制御装置からの指示)と当該
プロセッサの停止前の状態を保存すると同時に,一斉制
御指示同報送信手段3bが駆動されて,この時の停止要
因を付加した一斉停止を表す制御指示の同報が送信され
る。この一斉停止の同報が分配器2を介して全プロセッ
サ3−0〜3−nへ送られ,各プロセッサ3−0〜3−
nの同報受信実行手段3cで受信されると,同報の指示
によりそれぞれのプログラムの実行を停止すると共に停
止要因状態保存手段3fが駆動されて停止前の動作状態
及び受信した停止要因を保存する。
【0024】この第3の原理構成により,制御装置から
の指令で一斉停止させた時に,各プロセッサの停止する
前の動作状態と停止要因が各プロセッサに保存すること
ができ,その後で保存されたデータの解析において停止
要因と停止時の動作状態を把握することができる。
【0025】図4に示す第4の原理構成において,1は
制御装置,2は分配器,3は複数個設けられたプロセッ
サ,4は伝送媒体である。また,制御装置1内の1cは
特定のプロセッサへの停止要因提示要求手段であり,各
プロセッサ3内の3aは指令指示受信手段,3bは一斉
制御指示同報送信手段,3cは同報受信実行手段,3d
は停止検出手段,3eは停止要因状態保存手段,3fは
停止要因検出手段である。
【0026】図4において,複数のプロセッサ3の中の
任意の一つが自律的に停止した場合,停止検出手段3d
により停止を検出すると,停止要因検出手段3fを駆動
して停止要因を検出して,このプロセッサの停止前の状
態と検出された停止要因とを停止要因状態保存手段3e
に保存すると共に一斉制御指示同報送信手段3bを駆動
する。一斉制御指示同報送信手段3bは検出された停止
要因を付加した一斉停止を表す同報をこのプロセッサか
ら分配器2を介して他の各プロセッサ3へ送信する。各
プロセッサ3はこの同報を同報受信実行手段3cで受信
すると,それぞれ指示された動作を停止させると共に,
停止したそれぞれのプロセッサの状態と受信した停止要
因を停止要因状態保存手段3eに保存する。この後,制
御装置1の停止要因提示要求手段1cを駆動して任意に
選択したプロセッサ3へ停止要因提示要求を送信する
と,選択されたプロセッサ3は停止要因状態保存手段3
eに保持していた停止要因を制御装置1に宛てて送信す
る。
【0027】この構成により,複数のプロセッサの中の
一つが自律的に停止した場合に,他の各プロセッサでも
停止要因と共にそれぞれのプロセッサの停止時の状態が
保存されるため,停止の原因や影響を解析するための資
料を提供することができる。
【0028】上記の各原理構成において,同時制御を行
うプロセッサをグループ分けして,グループ毎に同時制
御することは可能である。また,同報メッセージにより
時間を指定することで同時制御の開始や終了の時間指定
が可能となる。
【0029】
【発明の実施の形態】図5は本発明が実施されるシステ
ムの構成例であり,図中,10はワークステーション
(WSで表示し,図1の制御装置1に対応する),11
はマルチポートハブ(図1の分配器2に対応),12−
0,12−1,…12−nは交換機を構成する複数の機
構(分散した各通話路スイッチ)に対応してそれぞれを
制御するために設けられた処理装置(図1乃至図4の各
プロセッサ3,3−0〜3−nに対応),13は各処理
装置とマルチポートハブ11を接続するLANケーブル
(図1の伝送媒体4に対応),14はワークステーショ
ンが接続された基幹LANである。なお,各処理装置1
2−0〜12−nとしては,例えば,交換機の管理・制
御を行うメインプロセッサ,複数の通話路スイッチの制
御を行う各コールプロセッサが該当する。
【0030】この交換機の処理装置(プロセッサ)を接
続したLANの構成において,ワークステーション10
及び各交換機12−0〜12−nにはそれぞれ固有のI
Pアドレスが付与される。
【0031】図6は処理装置(プロセッサ)の実施例の
構成を示し,この処理装置(プロセッサ)は上記図5に
示す交換機を構成する複数の機構の制御を行う処理装置
(12−0〜12−n)である。図6において,12は
処理装置(プロセッサ),12aはCPU,12bはメ
モリ制御部,12cは各通話路スイッチの制御データを
格納したメモリ,12dは二重化構成の処理装置の待機
中(予備系)の処理装置に接続するためのバス変換制御
部,12eはHD(Hard Disc)やMO(Magneto Optica
l memory) を制御するディスク制御部,12fはLAN
ケーブルによりマルチポートハブ11と接続され,ワー
クステーションからスタート/ストップ指示受信,また
はブロードキャスト(同報)の送受信を行なうLAN制
御部,12gは制御する対象となる交換機の通話路スイ
ッチと接続するシステムバスである。
【0032】図6のような構成を備える複数の処理装置
(プロセッサ)を備えた図5のようなシステムにおい
て,本発明の第1乃至第4の原理による制御シーケンス
を図7乃至図12を用いて以下に説明する。
【0033】図7,図8は本発明の第1の原理構成によ
る制御シーケンスである。
【0034】図7は第1の原理構成に対応するシステム
の開始時の制御シーケンスであり,図中,10,11,
12−0〜12−nは上記図5の同じ符号の各部に対応
し,10はワークステーション(図ではWSと表示さ
れ,以下,WSという),11はマルチポートハブ(図
ではハブと表示され,以下ハブという),12−0は交
換機の管理・制御を行うメインプロセッサに該当する処
理装置で,12−1〜12−nは各通話路スイッチに対
応した呼処理プロセッサに該当する処理装置であり,図
では各処理装置を「プロセッサ」と表示し,以下の説明
でもプロセッサという。図7の各プロセッサの状態を示
すそれぞれの縦方向の線は,細線がプログラムの停止状
態を表し,太線がプログラムの走行状態を表す。
【0035】WS10から特定のプロセッサ12−0に
宛ててハブ11へスタート(開始)指示のメッセージを
送信すると(図7のa),ハブ11はこのメッセージを
宛先である特定のプロセッサ12−0に対し送信する
(同b)。特定のプロセッサ12−0はこのメッセージ
を受信すると,分配器11に対して一斉スタート指示を
含む同報のメッセージを送信する(図7のc)。分配器
11がこれを受け取ると同報であることを識別して,全
プロセッサ12−0〜12−nに対して一斉スタート指
示の同報を送信する(同d)。各プロセッサはこの同報
を受け取ると同時に走行を開始する(図7のe)。
【0036】図8は第1の原理構成に対応するシステム
の動作終了時の制御シーケンスである。図中,10,1
1,12−0〜12−nは上記図7と同じ符号の各部に
対応し,各プロセッサからの縦方向の細線,太線はそれ
ぞれ上記図7と同様の状態を表す。
【0037】WS10から特定のプロセッサ12−0に
宛ててハブ11へストップ(終了または停止)指示のメ
ッセージを送信すると(図8のa),ハブ11はこのメ
ッセージを宛先である特定のプロセッサ12−0に対し
送信する(同b)。特定のプロセッサ12−0はこのメ
ッセージを受信すると,分配器11に対して一斉ストッ
プ指示を含む同報のメッセージを送信する(図8の
c)。分配器11がこれを受け取ると,全プロセッサ1
2−0〜12−nに対して一斉ストップ指示の同報を送
信する(同d)。各プロセッサはこの同報を受け取ると
同時に走行を終了する(図8のe)。
【0038】図9は処理装置(プロセッサ)の自律的な
停止によりシステムの動作を停止する時の制御シーケン
スである。図中,10,11,12−0〜12−nは上
記図7,図8と同じ符号の各部に対応し,各プロセッサ
からの縦方向の細線,太線はそれぞれ上記図7,図8と
同様の状態を表す。
【0039】任意の一つのプロセッサ(図9の例ではプ
ロセッサ12−0)が何らかの要因で停止すると,停止
したプロセッサはハブ11へ一斉ブレーク(停止)指示
の同報メッセージを送信すると(図9のa),ハブ11
はこの一斉ブレーク指示の同報メッセージを受け取ると
全てのプロセッサに対してこの同報を送信する(同
b)。同報を受け取った各プロセッサ12−1〜12−
nは同時にプログラムの走行を停止する(図9のc)。
【0040】図10は第2の原理構成に対応する制御シ
ーケンスであり,A.とB.の2つの例を示す。図中の
10,11は上記図7〜図9と同じ符号の各部に対応
し,プロセッサ12−0〜12−nは全て同等(この例
では特定のプロセッサが存在しない)であり,各プロセ
ッサからの縦方向の線もそれぞれ上記図7〜図9と同様
に,細線はプログラムが停止状態であることを表し,太
線はプログラムが走行状態であることを表す。
【0041】図10のA.ではWS10から任意に選択
した一つのプロセッサ12−2に宛ててハブ11へ制御
指示(スタートまたはストップ)指示のメッセージを送
信すると(図10のa),ハブ11はこのメッセージを
宛先であるプロセッサ12−2に対し送信する(同
b)。プロセッサ12−2はこのメッセージを受信する
と,分配器11に対して一斉制御指示(スタート指示)
を含む同報のメッセージを送信する(図10のc)。分
配器11がこれを受け取ると同報であることを識別し
て,全プロセッサ12−0〜12−nに対し一斉制御指
示(スタート指示)の同報を送信し(図10のd),各
プロセッサはこれにより同時に制御指示(スタート)を
実行する(同e)。図10のB.はWS10で選択した
プロセッサを12−nとした場合であり,A.と同様の
シーケンスが実行される。
【0042】図11は第3の原理構成に対応する制御シ
ーケンスである。図中の10,11,12−0〜12−
nは上記図7〜図10の同じ符号の各部に対応する。こ
の図11の制御シーケンスは上記図8と同様の制御シー
ケンスである。すなわち,WS10から特定のプロセッ
サ12−0に宛ててハブ11へストップ(停止)指示の
メッセージを送信すると(図11のa),ハブ11はこ
のメッセージを宛先である特定のプロセッサ12−0に
対し送信する(同b)。特定のプロセッサ12−0はこ
のメッセージを受信すると,停止要因(制御装置1から
の指示)を保存すると共に分配器11に対して停止要因
が付加された一斉ストップ指示を含む同報のメッセージ
を送信する(図11のc)。分配器11がこれを受け取
ると,全プロセッサ12−0〜12−nに対して一斉ス
トップ指示の同報を送信する(同d)。各プロセッサ1
2−0〜12−nはこの同報を受け取るとプログラムの
実行を停止すると共に,停止要因及び停止前の各プロセ
ッサの状態を保存する。
【0043】図12は第4の原理構成に対応する制御シ
ーケンスである。図中,10,11,12−0〜12−
nは上記図7〜図11の同じ符号の各部に対応し,各プ
ロセッサ12−0〜12−nからの縦方向の線も上記図
7〜図9と同様の状態である。
【0044】任意の一つのプロセッサ(図12の例では
12−0とする)が何らかの要因(ブレークポイント,
エラーの発生等)で自律的に停止した場合,停止以前の
状態及び停止要因を保存し(図12のa),停止したプ
ロセッサ12−0は分配器11に対して一斉ブレーク指
示及び停止要因の同報を送信する(同b)。分配器11
は全プロセッサに対して停止要因を含む一斉ブレーク指
示の同報を送信する(図12のc)。同報を受け取った
各プロセッサ(12−0を除く)は,この指示により同
時にプログラムの走行を停止し,停止以前の状態及び停
止要因を保存する(図12のd)。この後,WS10か
ら任意のプロセッサに対して停止要因の提示を指示する
と(図12のe),分配器11を介して宛先のプロセッ
サ(図12の例では12−1)に送られ,停止要因提示
の指示を受け取ったプロセッサ12−1は,WS10に
対して保存している停止要因を送信する(同f)。
【0045】図13は同報のデータ構成の例を示す。同
報はブロードキャストフレームとして構成され,図13
のA.に示すように,MAC(Media Access Control)
ヘッダ,IP(Internet Protocol) ヘッダ,UDP(Use
r Datagram Protocol)ヘッダ,一斉制御データとから成
る。この中のMACヘッダは図13のB.に示すよう
に,(1) 宛先MACアドレス,(2) 発信元MACアドレ
ス,及び(3) イーサタイプからなる。IPヘッダは図1
3のC.に示すように,(1) バージョン,(2)サービスタ
イプ,(3)全長,(4)ID,(5) フラグ&フラグメントオフ
セット,(6)生存時間,(7) プロトコル,(8)ヘッダチェッ
クサム,(9)発信元IPアドレス,(10) 宛先IPアドレス
とから成る。また,UDPヘッダは図13のD.に示す
ように(1)発信元ポート番号,(2) 宛先ポート番号,(3)
ユーザデータグラム長及び(4) チェックサムとから成
る。また, 一斉制御データは図13のE.に示すよう
に,(1) 発信元交換機ID,(2) 一斉制御指示(スター
ト,ストップ,ブレーク度)が含まれ, (3) の停止要因
は本発明の第3及び第4の原理に基づく上記の図11,
図12に示す制御シーケンスにおいて使用する。
【0046】図14は複数プロセッサの同時制御の処理
フローであり,本発明の第1,第2の原理(図1,図
2)に対応する図7乃至図9に示す複数のプロセッサ
(プロセッサ)の各プロセッサにおいて実行される。
【0047】プロセッサが動作を開始して(動作可能状
態になって),実行制御指示を受信すると(図14のS
1),開始制御指示であるか判別する(同S2)。開始
制御指示の場合,各プロセッサのユーザプロセッサを同
時に開始し(同S3),開始制御指示でない場合は終了
制御指示か判別し(同S4),終了制御指示の場合は各
プロセッサのユーザプログラムを同時に終了する(同S
5)。終了制御指示でない場合,自律的な停止か判別し
(図14のS6),自律的な停止の場合は各プロセッサ
のユーザプログラムを同時に停止して終了し,上記S
2,S4,S6の各ステップの何れでもNOと判定され
た場合にも処理を終了する。
【0048】図15は任意に選ばれたプロセッサが行う
同時制御の処理フローであり,本発明の第2の原理(図
2)に対応する図10のA.及びB.の制御シーケンス
における選ばれたプロセッサ(プロセッサ)で実行され
る。制御装置(図5のWS10)から実行制御指示を受
信すると(図15のS1),受信した指示に対応した同
報を作成し(同S2),その同報を分配器に向けて送信
する(同S3)。
【0049】図16は任意に選ばれたプロセッサの停止
指示の同報による処理フローであり,本発明の第2の原
理に基づいて停止処理を行うためのフローである。任意
のプロセッサより停止指示の同報を受信すると(図16
のS1),自プロセッサのユーザプログラムを停止する
(同S2)。
【0050】次に図17は実行状態保存の処理フローで
あり,本発明の第3及び第4の原理(図3,図4)に対
応する図11,図12の制御シーケンスにおいて停止し
たプロセッサ(プロセッサ)で実行される。自プロセッ
サのユーザプログラムが停止すると(図17のS1),
停止以前の状態及び停止した要因を保存し(同S2),
他プロセッサに一斉ブレーク指示と共に停止要因を通知
する(同S3)。
【0051】図18は停止要因提示の処理フローであ
り,本発明の第4の原理(図4)に対応する図12の制
御シーケンスにおいて,WS10からの指示を受け取っ
たプロセッサ(プロセッサ)において実行される。ユー
ザ(WS10)からの停止要因の提示の要求が発生する
と(図18のS1),上記図17の処理フローにより保
存した要因を提示する(同S2)。 (付記1)複数のプロセッサがネットワークで相互に接
続され,相互に同時性をもった処理を並列に行ってサー
ビスを提供するシステムにおけるプロセッサ制御方式に
おいて,前記ネットワークに各プロセッサの動作を制御
する制御装置を接続すると共に,前記複数のプロセッサ
の中の特定の一つのプロセッサに一斉制御指示の同報送
信手段を設け,前記制御装置が前記特定のプロセッサへ
の一斉制御指示を送信に対し,前記特定のプロセッサが
前記一斉制御指示を受け取ると一斉制御指示を含む同報
を前記ネットワークに対して送信し,各プロセッサは前
記同報を受け取ると指示された制御を実行することによ
り全プロセッサが同時に制御動作を行うことを特徴とす
るプロセッサ制御方式。 (付記2)複数のプロセッサがネットワークで相互に接
続され,相互に同時性をもった処理を並列に行ってサー
ビスを提供するシステムにおけるプロセッサ制御方式に
おいて,前記ネットワークに各プロセッサの動作を制御
する制御装置を接続すると共に,前記複数のプロセッサ
のそれぞれに一斉制御指示の同報送信手段を設け,前記
制御装置は前記複数のプロセッサの中の任意に選択した
一つに対して一斉制御指示を送信し,前記選択した一つ
のプロセッサは前記分配器を介して前記一斉制御指示を
受け取ると一斉制御指示を含む同報をメッセージをネッ
トワークに対して送信し,各プロセッサが前記同報のメ
ッセージを受け取ると指示された制御を実行することに
より全プロセッサが同時に制御動作を行うことを特徴と
するプロセッサ制御方式。 (付記3)付記1または2の何れかにおいて,複数のプ
ロセッサの中の任意の一つが自律的に停止すると,一斉
停止を要求する同報を生成して分配器に送信すること
で,他の各プロセッサを一斉停止することを特徴とする
プロセッサ制御方式。 (付記4)付記1または2の何れかにおいて,前記一斉
制御指示に一斉スタート指令,一斉終了または停止令の
何れかが含まれていることを特徴とするプロセッサ制御
方式。 (付記5)付記1において,前記各プロセッサは指令に
より停止すると停止要因と停止前の状態を保存する手段
を備え,前記制御装置が前記特定のプロセッサに対して
一斉停止指示を送信すると,当該プロセッサは動作を停
止すると共に停止要因とプロセッサの停止前の状態とを
保存し,前記停止要因を付加した一斉停止指示を含む同
報を前記ネットワークに対して送信し,各プロセッサは
前記同報のメッセージを受け取ると動作を停止すると共
に,前記停止要因と当該プロセッサの停止前の状態情報
を保存することを特徴とするプロセッサ制御方式。 (付記6)複数のプロセッサがネットワークで相互に接
続され,相互に同時性をもった処理を並列に行ってサー
ビスを提供するシステムにおけるプロセッサ制御方式に
おいて,前記ネットワークに各プロセッサの動作を制御
する制御装置を接続すると共に,前記複数のプロセッサ
のそれぞれに停止検出手段と,停止要因とプロセッサの
停止前の状態とを保存する手段及び一斉制御指示の送信
手段とを備え,プロセッサが自律的に停止すると,当該
プロセッサの前記停止検出手段により検出して,前記停
止要因及び停止前の状態とを保存する手段を駆動して保
存を行うと共に前記停止要因を付加した一斉停止指示を
含む同報を前記一斉制御指示の送信手段から前記ネット
ワークに送信し,各プロセッサは前記同報を受け取ると
動作を停止すると共に,前記停止要因と停止前の状態を
保存することを特徴とするプロセッサ制御方式。 (付記7)付記6に記載のプロセッサ制御方式におい
て,制御装置が任意に選択した一つのプロセッサに対し
て,要因提示を要求する指示を送信すると,前記選択さ
れた一つのプロセッサは,自プロセッサが保存する停止
要因を応答として前記制御装置に返送することを特徴と
するプロセッサ制御方式。 (付記8)付記1乃至7の何れかにおいて,前記ネット
ワークは複数のプロセッサ及び制御装置が分配器を介し
て相互に接続されたLANとして構成されたことを特徴
とするプロセッサ制御方式。
【0052】
【発明の効果】本発明によれば一つの制御装置(ワーク
ステーション)と複数プロセッサ(処理装置)及びこれ
らを結ぶ通信ネットワークで構成されるシステムにおい
て,制御装置が複数プロセッサを同時に開始,終了し
て,あるプロセッサが何らかの要因で停止した場合,同
報によって他のプロセッサを同期的に終了させること
で,複数プロセッサの同時制御を実現することができ
る。また,同時制御を行うプロセッサのグループ分け
や,開始,終了時の時間指定も可能となる。
【0053】これにより,複数プロセッサを有するシス
テムの,プロセッサ間の同期性を著しく向上し,複数プ
ロセッサシステムの最大の特徴である同時並行処理によ
る処理能力の飛躍的な増加を最大限に活かすことがで
き,今後の交換機システムのような複数プロセッサシス
テムの機能の向上を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の原理構成を示す図である。
【図2】本発明の第2の原理構成を示す図である。
【図3】本発明の第3の原理構成を示す図である。
【図4】本発明の第4の原理構成を示す図である。
【図5】本発明が実施されるシステムの構成例を示す図
である。
【図6】処理装置(プロセッサ)の実施例の構成を示す
図である。
【図7】第1の原理構成に対応するシステムの開始時の
制御シーケンスを示す図である。
【図8】第1の原理構成に対応するシステムの動作終了
時の制御シーケンスを示す図である。
【図9】処理装置(プロセッサ)の自律的な停止により
システムの動作を停止する時の制御シーケンスを示す図
である。
【図10】第2の原理構成に対応する制御シーケンスを
示す図である。
【図11】第3の原理構成に対応する制御シーケンスを
示す図である。
【図12】第4の原理構成に対応する制御シーケンスを
示す図である。
【図13】同報のデータ構成の例を示す図である。
【図14】複数プロセッサの同時制御の処理フローを示
す図である。
【図15】任意に選ばれたプロセッサが行う同時制御の
処理フローを示す図である。
【図16】任意に選ばれたプロセッサの停止指示の同報
による処理フローを示す図である。
【図17】実行状態保存の処理フローを示す図である。
【図18】停止要因提示の処理フローを示す図である。
【図19】従来例1の方法による制御シーケンスを示す
図である。
【図20】従来例2の方法による制御シーケンスを示す
図である。
【図21】一つのプロセッサが停止した場合の従来の制
御シーケンスを示す図である。
【符号の説明】
1 制御装置 1a 特定のプロセッサへの指令指示手段 2 分配器 3−0 特定のプロセッサ 3−1〜3−n プロセッサ 3a 指令指示受信手段 3b 一斉制御指示同報送信手段 3c 同報受信実行手段 3d 停止検出手段 4 伝送媒体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅井 康晴 北海道札幌市厚別区下野幌テクノパーク1 丁目1番5号 富士通北海道通信システム 株式会社内 (72)発明者 富岡 威泰 北海道札幌市厚別区下野幌テクノパーク1 丁目1番5号 富士通北海道通信システム 株式会社内 (72)発明者 中野 連利 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 高谷 直樹 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 内條 正志 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 森谷 俊之 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 (72)発明者 篠原 英二 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 5B042 GA11 GB09 GC10 HH11 HH25 LA01 LA26 5B045 AA06 BB04 BB28 BB48 HH01 5K026 AA00 BB04 CC01 CC07 FF02 FF03 FF04

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサがネットワークで相互
    に接続され,相互に同時性をもった処理を並列に行って
    サービスを提供するシステムにおけるプロセッサ制御方
    式において,前記ネットワークに各プロセッサの動作を
    制御する制御装置を接続すると共に,前記複数のプロセ
    ッサの中の特定の一つのプロセッサに一斉制御指示の同
    報送信手段を設け,前記制御装置が前記特定のプロセッ
    サへの一斉制御指示を送信に対し,前記特定のプロセッ
    サが前記一斉制御指示を受け取ると一斉制御指示を含む
    同報を前記ネットワークに対して送信し,各プロセッサ
    は前記同報を受け取ると指示された制御を実行すること
    により全プロセッサが同時に制御動作を行うことを特徴
    とするプロセッサ制御方式。
  2. 【請求項2】 複数のプロセッサがネットワークで相互
    に接続され,相互に同時性をもった処理を並列に行って
    サービスを提供するシステムにおけるプロセッサ制御方
    式において,前記ネットワークに各プロセッサの動作を
    制御する制御装置を接続すると共に,前記複数のプロセ
    ッサのそれぞれに一斉制御指示の同報送信手段を設け,
    前記制御装置は前記複数のプロセッサの中の任意に選択
    した一つに対して一斉制御指示を送信し,前記選択した
    一つのプロセッサは前記分配器を介して前記一斉制御指
    示を受け取ると一斉制御指示を含む同報をメッセージを
    ネットワークに対して送信し,各プロセッサが前記同報
    のメッセージを受け取ると指示された制御を実行するこ
    とにより全プロセッサが同時に制御動作を行うことを特
    徴とするプロセッサ制御方式。
  3. 【請求項3】 請求項1において,前記各プロセッサは
    動作を停止すると停止要因と停止前の状態を保存する手
    段を備え,前記制御装置が前記特定のプロセッサに対し
    て一斉停止指示を送信すると,当該プロセッサは動作を
    停止すると共に停止要因とプロセッサの停止前の状態と
    を保存し,前記停止要因を付加した一斉停止指示を含む
    同報を前記ネットワークに対して送信し,各プロセッサ
    は前記同報のメッセージを受け取ると動作を停止すると
    共に,前記停止要因と当該プロセッサの停止前の状態情
    報を保存することを特徴とするプロセッサ制御方式。
  4. 【請求項4】 複数のプロセッサがネットワークで相互
    に接続され,相互に同時性をもった処理を並列に行って
    サービスを提供するシステムにおけるプロセッサ制御方
    式において,前記ネットワークに各プロセッサの動作を
    制御する制御装置を接続すると共に,前記複数のプロセ
    ッサのそれぞれに停止検出手段と,停止要因とプロセッ
    サの停止前の状態とを保存する手段及び一斉制御指示の
    送信手段とを備え,プロセッサが自律的に停止すると,
    当該プロセッサの前記停止検出手段により検出して,前
    記停止要因及び停止前の状態とを保存する手段を駆動し
    て保存を行うと共に前記停止要因を付加した一斉停止指
    示を含む同報を前記一斉制御指示の送信手段から前記ネ
    ットワークに送信し,各プロセッサは前記同報を受け取
    ると動作を停止すると共に,前記停止要因と停止前の状
    態を保存することを特徴とするプロセッサ制御方式。
JP2000209363A 2000-07-11 2000-07-11 プロセッサ制御方式 Pending JP2002024196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209363A JP2002024196A (ja) 2000-07-11 2000-07-11 プロセッサ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209363A JP2002024196A (ja) 2000-07-11 2000-07-11 プロセッサ制御方式

Publications (1)

Publication Number Publication Date
JP2002024196A true JP2002024196A (ja) 2002-01-25

Family

ID=18705782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209363A Pending JP2002024196A (ja) 2000-07-11 2000-07-11 プロセッサ制御方式

Country Status (1)

Country Link
JP (1) JP2002024196A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080931A1 (ja) * 2006-01-11 2007-07-19 Seiko Epson Corporation デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007080931A1 (ja) * 2006-01-11 2007-07-19 Seiko Epson Corporation デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム
US7992042B2 (en) 2006-01-11 2011-08-02 Seiko Epson Corporation Debug support device, and program for directing computer to perform debugging method

Similar Documents

Publication Publication Date Title
CN108206847B (zh) Cdn管理系统、方法及装置
US8977759B2 (en) System for managing audio/video streams using non-avb application layer structures in listener devices of an avb network
JP5416156B2 (ja) 統合監視システム及び統合監視プログラム
CN102708018A (zh) 一种异常处理方法及系统、代理设备与控制装置
WO2015090245A1 (zh) 文件传输方法、装置及分布式集群文件系统
CN101884208A (zh) 在多个适配器间同时支持多个虚拟ip地址的主机中的故障转移
WO2014103144A1 (ja) インタフェース装置、およびメモリバスシステム
JPS5923142B2 (ja) デ−タ通信システム用アダプタ
JPH04217136A (ja) データインテグリティを保証する通信システム
CN111835685A (zh) 一种监控Nginx网络隔离空间的运行状态的方法和服务器
JP4964666B2 (ja) 冗長化された通信経路を切り替える計算機、プログラム及び方法
JPH09200709A (ja) 映像伝送装置
JPH11203254A (ja) 共有プロセス制御装置及びプログラムを記録した機械読み取り可能な記録媒体
JP2010044553A (ja) データ処理方法、クラスタシステム、及びデータ処理プログラム
JP2002024196A (ja) プロセッサ制御方式
CN102907037A (zh) 一种多机间进行业务备份的方法、装置及系统
CN110971872B (zh) 一种基于分布式集群的视频图像信息采集方法
JPH1027146A (ja) 通信処理装置及び通信処理方法
JP2002149439A (ja) 分散処理システムにおけるサーバ切替え方法及びサーバ装置
JP2000244526A (ja) 多重化したネットワーク接続装置システム
JP3144787B2 (ja) 分散処理システムおよびその対話処理方法
JPH04316240A (ja) 回線交換システムにおけるタイムスロット分散管理方式
KR100771915B1 (ko) 디지털 보호 계전기 및 통신 이중화 방법
JP2812265B2 (ja) 情報処理装置システムのネットワーク管理方式
JP2001209623A (ja) 並列計算機システムの管理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051004

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051216