JP2002024050A - コントローラシステム - Google Patents

コントローラシステム

Info

Publication number
JP2002024050A
JP2002024050A JP2000204874A JP2000204874A JP2002024050A JP 2002024050 A JP2002024050 A JP 2002024050A JP 2000204874 A JP2000204874 A JP 2000204874A JP 2000204874 A JP2000204874 A JP 2000204874A JP 2002024050 A JP2002024050 A JP 2002024050A
Authority
JP
Japan
Prior art keywords
cpu
state
standby
cpus
request message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000204874A
Other languages
English (en)
Other versions
JP4465824B2 (ja
Inventor
Toshiyuki Nishiwaki
敏之 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2000204874A priority Critical patent/JP4465824B2/ja
Publication of JP2002024050A publication Critical patent/JP2002024050A/ja
Application granted granted Critical
Publication of JP4465824B2 publication Critical patent/JP4465824B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、稼働CPU間にて常時パラレルバ
スが使用でき、またシステムを稼動させて制御を継続さ
せたまま故障したCPUを交換保守することが可能なコ
ントローラシステムを提供することを課題とする。 【解決手段】 CPUを2つの連動グループに分ける。
CPU0が故障するとCPU1が稼動状態に切り替る。
CPU0は、自己の連動グループ2に属していない各稼
動CPUに待機切替え要求メッセージを発行して、待機
状態に切替えさせる。待機状態への切り替りを検知する
とペアとなっている連動グループ2のCPUが稼動状態
に切り替る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はCPUを1対1のペ
ア構成により冗長性を持たせた情報処理装置に関し、更
に詳しくはCPUの稼働/待機切替えの制御に関する。
【0002】
【従来の技術】図6にプログラマブルコントローラ等の
コントローラシステムの一般的な構成を示す。
【0003】この様なコントローラシステムは、CPU
やメモリ等によって構成される1乃至複数のCPUモジ
ュール、制御を行う機器と接続され測定値や制御命令等
を機器とやり取りするI/O(入出力)モジュール、不
図示の通信モジュール等がベースボード100に実装さ
れる構成を持ち、CPUが入力データを取込んで計算を
行い、結果をI/Oモジュールに送信してI/Oモジュ
ールに接続されている機器の制御を行う。同図の場合ベ
ースボード100−1〜100−3の3つのベースボー
ド上にCPUモジュールCPU0〜CPU7の8つのC
PUモジュールとI/OモジュールI/O0〜I/O3
の4つのI/Oモジュールが実装されている。
【0004】ベースボード100は実装されている各モ
ジュールに電源を供給するもので、また同一ベースボー
ド100上に実装された各モジュールをパラレルバス1
01により接続する。またシステムを構成する全モジュ
ールはシリアルバス102によりシリアル接続されてい
る。コントローラシステムでは、このシリアルバス10
2により、モジュール間のI/Oデータ転送機能及びメ
ッセージ通信機能、また各パラレルバス101により物
理アクセス機能による高速データ転送を可能としてい
る。
【0005】ところでこの様なコントローラシステムで
は、信頼性向上の為、2つのCPUモジュールを1組に
してシステムに冗長化を持たせた構成とする場合があ
る。例えば図6の構成において、8つのCPUモジュー
ルのうちCPU0とCPU1、CPU2とCPU3、C
PU4とCPU5、CPU6とCPU7とでペアを構成
して2重化を行う。またこの場合のシステムはデュプレ
ックス構成で、初期状態としてCPU0、CPU2、C
PU4、CPU6が稼働状態、CPU1、CPU3、C
PU5、CPU7が待機状態となっている。
【0006】図6の構成において、システムが稼動中の
時は稼動CPU間では主にパラレルバス101を用いて
データのやり取りが行われるが、このパラレルバス10
1を使用してデータの受け渡しができるCPUモジュー
ルの組合わせは限定される。図6の場合、CPU0はベ
ースボード100−1上の他のCPUモジュールCPU
1〜CPU3とはパラレルバス101−1を介してやり
取りを行えるが、ベースボード100−2上のCPU4
〜CPU7とはパラレルバス101による通信は行えな
い。
【0007】この点に対処するものとして、図7の構成
のように、全CPUモジュールを1つのベースボード1
00−4上に実装してCPUモジュール間を1つのパラ
レルバス101−4によって接続する構成がある。この
場合、全CPUモジュール間でこのパラレルバス101
−4によってデータ転送が可能となる。
【0008】あるいは図8の様な構成とすることも出来
る。この図8の構成は、全ての稼動CPUを1つのベー
スボード上に実装した構成で、稼動CPU0、CPU
2、CPU4、CPU6間ではパラレルバス101−5
を介して互いにデータ転送を行える。
【0009】
【発明が解決しようとする課題】一般的にベースボード
100は、コスト等の問題により、モジュール電源スイ
ッチやモジュールの活線脱着機能などは備えていない。
その為、例えば図7に示した構成の場合、初期状態から
CPU0が故障となった時にシステムを稼動したまま故
障したCPU0を交換しようとしても、ベースボード1
00−4上には4台のCPUモジュールが稼動運用中で
ある為、電源をオフにして、CPU0の交換保守をする
ことはできない。
【0010】さらに図8のような構成にした場合、上述
したシステム稼動中に故障CPUモジュールの交換が行
えない問題に加え、例えば初期状態からCPU0が故障
してCPU1が稼働CPUに切り替った場合、CPU1
と他の稼働状態にあるCPU2、CPU4、CPU6と
の間でパラレルバスによるデータ転送が行うことが出来
ない。
【0011】更に上記図7及び図8の構成の場合、ペア
となっているCPUの両方、例えばCPU0とCPU1
が共に故障した場合、3台の稼働CPUで運用すること
になり本来の性能を発揮できなくなってしまう。
【0012】上記問題点を鑑み、本発明は、稼働CPU
間にて、ソフトウエア処理が無く高速データ転送が可能
なパラレルバスを常時使用でき、更にシステムを稼動さ
せて制御を継続させたまま故障したCPUを交換保守す
ることが可能なコントローラシステムを提供することを
目的とする。
【0013】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によるコントローラシステムは、複数のCP
Uを備え、該CPUを多重化して冗長化を持たせる構成
を前提とし、各CPUは、待機切替え要求メッセージ発
行手段及び状態切替え手段を備える。
【0014】待機切替え要求メッセージ発行手段は、稼
働CPUに対して、待機切替え要求メッセージを発行す
る。状態切替え手段は、上記待機切替え要求メッセージ
を受取ると、稼働状態から待機状態に切替える。
【0015】上記各CPUは、例えば、複数の連動グル
ープに連動グループ分けされ、各CPUは自己がどの連
動グループに属するかを連動グループ記憶手段に記憶す
る。そして上記状態切替え手段は、自己が多重化してい
るCPUが待機状態に入ると、待機状態から稼動状態に
切替え、上記待機切替え要求メッセージ発行手段は、自
己が多重化するCPUが故障するなど稼働/待機切替え
要因が発生して自CPUが新たに稼働状態となった時、
自CPUと異なる連動グループに属するCPUに対し、
上記要求メッセージを発行する。
【0016】またCPUが故障し、該故障したCPUを
多重化しているCPUも全て故障状態にある時、コント
ローラシステムは運用停止状態に入る。本発明によれ
ば、自己が多重化しているCPUの故障等により新たに
稼動状態となったCPUは、他の稼動状態にあるCPU
に待機切替えメッセージを発行することによりそのCP
Uを待機状態にすることが出来る。従って、例えば、自
己と同一のベースボード上に実装されているCPU等任
意のCPUを稼動状態にするように設定することが出来
る。
【0017】
【発明の実施の形態】以下に本発明の一実施形態を説明
する。図1は、本実施形態のコントローラシステムの基
本構成を示す図である。同図のシステムは従来例と比較
の為8つのCPUと4つのI/Oを備え、システムが動
作中そのうちの4つが稼動状態にある構成としており、
この場合、基本接続構成は図8と同じになる。
【0018】同図のコントローラシステムは、システム
を構成する各モジュールが3つのベースボード10に実
装される構成で、ベースボード10−1にはCPUモジ
ュールCPU0、CPU2、CPU4及びCPU6が、
またベースボード10−2にCPUモジュールCPU
1、CPU3、CPU5及びCPU7が、更にベースボ
ード10−3にI/OモジュールI/O0、I/O1、
I/O2及びI/O3が実装されており、各モジュール
にはベースボード10から電力が供給されている。また
同一ベースボード10内の各モジュールを接続するパラ
レルバス11(11−1〜11−3)と、全モジュール
をシリアル接続するシリアルバス12を備え、このシリ
アルバス12を介して後述するステータス情報をやり取
りしている。
【0019】システムを構成する8つCPUモジュール
は図1に示すように、ベースボード10−1に実装され
ているCPU0、CPU2、CPU4及びCPU6を連
動グループ1、ベースボード10−2に実装されている
CPU1、CPU3、CPU5及びCPU7を連動グル
ープ2として定義されており、各CPUは自己や他のC
PUがどの連動グループに属するか記憶している。そし
て各CPUは、CPU0とCPU1、CPU2とCPU
3、CPU4とCPU5及びPU6とCPU7と連動グ
ループ1のCPUと連動グループ2のCPUの組合わせ
により2重化されており、初期状態として、連動グルー
プ1側のCPUが全て稼働状態、連動グループ2側のC
PUが全て待機状態となっている。
【0020】コントローラシステムが稼動状態に入る
と、各CPUモジュールはシリアルバス12からサイク
リックにステータス情報を送信する。図2は、このステ
ータス情報の構成例を示すものである。
【0021】図2の例の場合、このステータス情報は8
ビットのデータで、各ビットは送信元となっているCP
Uモジュールの状態をそれぞれ表す。例えば図2の場合
ビット7はそのCPUモジュール上でアプリケーション
ソフトが稼動中か否か、又ビット6はハードウエア故障
等の致命的故障である重故障であることを、ビット5は
一時的な故障である軽故障であることを示すフラグとな
っている。又ビット4は、そのCPUモジュールが現在
稼動中であるのか待機中であるのかを示す。
【0022】CPUモジュールは、シリアルバス12上
を定周期で送信されてくるステータス情報をサイクリッ
クに受信することにより他のCPUモジュールの状態を
監視し、正常に動作しているかどうかをチェックする。
このステータス情報により、各CPUモジュールは他の
CPUモジュールの故障状態、稼動/待機状態を認識す
ることが出来る。
【0023】図3及び図4は、システムが稼動中にCP
Uモジュールに異常が発生した時の処理を示す図であ
る。稼働状態にあるCPU0に異常が発生すると、その
異常内容に基づいてビット6又はビット7を1としたス
テータス情報をシリアルバス12上に送信する。CPU
0を2重化してペアとなっているCPU1はこのステー
タス情報からCPU0の故障を検知し、図3に示すよう
に、待機状態から稼働状態に切替る。
【0024】この図3の状態では、CPU1、CPU
2、CPU4及びCPU6が稼動状態にあり、このまま
ではCPU1と他の稼動CPUとではパラレルバス11
によるデータ転送は行えない。また、CPU2、CPU
4、CPU6が稼働状態である為、故障したモジュール
CPU0の交換保守の為にベースボード10−1の電源
をオフにすることは出来ない。
【0025】よって、稼働状態に切り替ったCPU1
は、まずシリアルバス12上の各CPUモジュールのス
テータス情報から他のCPU0、CPU2、CPU3、
CPU4、CPU5、CPU6、CPU7の稼働/待機
状態を調べる。その結果、CPU0は故障状態、CPU
2、CPU4、CPU6が稼働状態、CPU3、CPU
5、CPU7は待機状態であることを認識する。
【0026】CPU1は自己と同じ連動グループ2に属
さないCPUは、連動切替えグループ設定と不一致であ
ると判断し、シリアルバス12から待機切替え要求メッ
セージを発行する。
【0027】図4にCPU1による待機切替え要求メッ
セージの発行を示す。CPU1は自己が連動グループ2
に属するので、連動グループ2に属さず連動切替えグル
ープ設定と不一致であると判断した、CPU2、CPU
4、CPU6を連動グループ2のCPU3、CPU5、
CPU7と切替えるため、図4に示すように、シリアル
バス12からこれらのCPUモジュールに待機切替え要
求メッセージを発行する。このメッセージを受信した稼
働CPUは、強制的に待機CPUに切替る。
【0028】待機切替え要求メッセージを受信したCP
U2、CPU4、CPU6は稼働状態から待機状態に移
行する。また待機状態になったCPUを2重化してペア
となっているCPU3、CPU5、CPU7は、シリア
ルバス12上のステータス情報からペアとなっているC
PUが待機状態になったことを検出すると、自己を待機
状態から稼働状態に移行する。
【0029】この様に稼動CPUが全て連動グループ2
に属するものに切り替った後の状態では、稼働CPU間
ではパラレルバス11−2によるデータ転送が可能とな
る。また、故障したCPU0と同じベースボード10−
1上のCPU2、CPU4、CPU6は全て待機状態と
なっている為、ベースボード10−1の電源をオフにし
て故障したCPU0のモジュールを交換保守することが
出来る。
【0030】次にペアとなっているCPUが共に故障し
た場合について説明する。図5のように、CPU0とC
PU1が共に故障状態になった場合、連動グループ1、
及び連動グループ2共に4台の稼働CPUによる運用を
行うことは出来ない。
【0031】他のCPUの稼働/待機状態を監視してい
る各CPUは、シリアルバス上のステータス情報から、
CPU0及びCPU1が故障状態にあることを検出し、
連動CPUグループ動作が実行できないことを認識する
と、各CPUは運用停止状態となる。この運用停止状態
に入るとCPUモジュールは、アプリケーションプログ
ラムの実行やI/Oデータの転送を停止してシステムを
停止状態にする。また、CPUモジュールにあるアラー
ムLEDを点灯し、またアプリケーションプログラム実
行LEDを消灯して、運用者に通知する。これにより、
運用者は、コントローラシステムが故障によって停止状
態に入ったことが判り、直ちに保守を行うことが出来
る。
【0032】尚上記した実施形態では、CPUを2重化
したコントローラシステムについて記載しているが、本
発明はこれに限らず、連動グループ3、4・・と拡張す
ることによりCPUを3重化以上にした構成にも適用す
ることが出来る。この場合、待機状態にある連動グルー
プのうち稼動状態に切替えるものの選択方法は様々な手
法が考えられるが、例えば、連動グループに稼動状態に
なる優先順位を設定(連動グループ1、連動グループ
2、..の順に稼動等)しておいたり、或はネットワー
クアドレス順(ネットワークアドレスの大きな(小さ
な)順)に稼動状態に切替える。
【0033】又本実施形態では、各CPUが自己及び他
のCPUがどの連動グループに属するかを記憶してお
き、この記憶を元に他のCPUが自己と同じ連動グルー
プに属するかを判断していたが、この様な連動グループ
への所属を記憶しておく方式のほか、例えば各CPUの
ネットワークアドレスから自己と同じ連動グループに属
するかどうかを判断する構成として実現することも出来
る。
【0034】更に本実施形態では連動グループを同一の
ベースボードに実装されているグループとして設定した
が、本発明はこの様な連動グループの設定だけに限ら
ず、故障等の稼働/待機切替え要因の発生により新たに
稼動させたいCPUの組合わせにより任意に連動グルー
プを設定することが出来る。
【0035】
【発明の効果】本発明に基づいたコントローラシステム
によれば、故障したCPUが生じた場合に於ても、稼働
CPU間でのパラレルバスによるデータ転送を可能とす
る。
【0036】また、故障CPUモジュールに対して一旦
ベースボードの電源を切ってから故障CPUモジュール
を交換保守することが出来る。
【図面の簡単な説明】
【図1】本実施形態のコントローラシステムの基本構成
を示す図である。
【図2】ステータス情報の構成を示す図である。
【図3】故障CPU発生時の待機CPUの切替えを示す
図である。
【図4】CPU1による待機切替え要求メッセージの発
行を示す図である。
【図5】ペアCPUが同時に故障した時の状態を示す図
である。
【図6】コントローラシステムの一般的な構成を示す図
である。
【図7】全CPUモジュールを1つのベースボード上に
実装した構成のコントローラシステムを示す図である。
【図8】全ての稼動CPUモジュールを1つのベースボ
ード上に実装した構成を示す図である。
【符号の説明】
10、100 ベースボード 11、101 パラレルバス 12、102 シリアルバス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のCPUを備え、該CPUを多重化
    して冗長化を持たせる構成のコントローラシステムにお
    いて、 各CPUは、 稼働CPUに対して、待機切替え要求メッセージを発行
    する待機切替え要求メッセージ発行手段と、 前記待機切替え要求メッセージを受取ると、稼働状態か
    ら待機状態に切替える状態切替え手段とを備えることを
    特徴とするコントローラシステム。
  2. 【請求項2】 前記各CPUは、複数の連動グループに
    連動グループ分けされ、各CPUは自己がどの連動グル
    ープに属するかを記憶する連動グループ記憶手段を更に
    備え、 前記状態切替え手段は、自己が多重化しているCPUが
    待機状態に入ると、待機状態から稼動状態に切替え、 前記待機切替え要求メッセージ発行手段は、稼働/待機
    切替え要因が発生して自CPUが新たに稼働状態となっ
    た時、自CPUと異なる連動グループに属するCPUに
    対し、前記要求メッセージを発行することを特徴とする
    請求項1に記載のコントローラシステム。
  3. 【請求項3】 前記CPUが故障し、該故障したCPU
    を多重化しているCPUも全て故障状態にある時、シス
    テムを運用停止状態とすることを特徴とする請求項1又
    は2に記載のコントローラシステム。
  4. 【請求項4】 複数のCPUを備え、該CPUを多重化
    して冗長化を持たせる構成のコントローラシステムを構
    成するCPUモジュールにおいて、 稼働CPUに対して、待機切替え要求メッセージを発行
    する待機切替え要求メッセージ発行手段と、 前記待機切替え要求メッセージを受取ると、稼働状態か
    ら待機状態に切替える手段と、 自己が多重化しているCPUが、待機状態に入ったと
    き、自己を稼動状態に切替える手段とを備えることを特
    徴とするコントローラシステム。
JP2000204874A 2000-07-06 2000-07-06 コントローラシステム Expired - Lifetime JP4465824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204874A JP4465824B2 (ja) 2000-07-06 2000-07-06 コントローラシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204874A JP4465824B2 (ja) 2000-07-06 2000-07-06 コントローラシステム

Publications (2)

Publication Number Publication Date
JP2002024050A true JP2002024050A (ja) 2002-01-25
JP4465824B2 JP4465824B2 (ja) 2010-05-26

Family

ID=18702061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204874A Expired - Lifetime JP4465824B2 (ja) 2000-07-06 2000-07-06 コントローラシステム

Country Status (1)

Country Link
JP (1) JP4465824B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277210A (ja) * 2005-03-29 2006-10-12 Nec Corp クラスタシステム、ブレードサーバの電源制御方法及びそのプログラム
JP2006309477A (ja) * 2005-04-28 2006-11-09 Hitachi Ltd サーバ装置
JP2007172334A (ja) * 2005-12-22 2007-07-05 Internatl Business Mach Corp <Ibm> 並列型演算システムの冗長性を確保するための方法、システム、およびプログラム
JP2007304678A (ja) * 2006-05-09 2007-11-22 Kirin Engineering Co Ltd 制御システム及び制御装置群の更新方法
JP2008146239A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 二重化制御装置、及びそのメモリ部の複数ビットエラーの自動修復方法
JP2008158951A (ja) * 2006-12-26 2008-07-10 Meidensha Corp 管理cpuモジュール,プログラマブルコントローラ二重化システム
DE10325069B4 (de) * 2002-06-07 2012-05-24 Omron Corporation Programmierbare Steuerung mit CPU-Einheiten und Spezialfunktionsmodulen sowie Verfahren zur Aufdopplung
JP2015026291A (ja) * 2013-07-26 2015-02-05 富士通株式会社 メモリダンプ方法及びプログラム、並びに、情報処理装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10325069B4 (de) * 2002-06-07 2012-05-24 Omron Corporation Programmierbare Steuerung mit CPU-Einheiten und Spezialfunktionsmodulen sowie Verfahren zur Aufdopplung
JP4591149B2 (ja) * 2005-03-29 2010-12-01 日本電気株式会社 クラスタシステム、ブレードサーバの電源制御方法及びそのプログラム
JP2006277210A (ja) * 2005-03-29 2006-10-12 Nec Corp クラスタシステム、ブレードサーバの電源制御方法及びそのプログラム
US7788517B2 (en) 2005-03-29 2010-08-31 Nec Corporation Cluster system and method of controlling power-supply to blade servers included in cluster system
JP2006309477A (ja) * 2005-04-28 2006-11-09 Hitachi Ltd サーバ装置
JP4591185B2 (ja) * 2005-04-28 2010-12-01 株式会社日立製作所 サーバ装置
JP2007172334A (ja) * 2005-12-22 2007-07-05 Internatl Business Mach Corp <Ibm> 並列型演算システムの冗長性を確保するための方法、システム、およびプログラム
US8713352B2 (en) 2005-12-22 2014-04-29 International Business Machines Corporation Method, system and program for securing redundancy in parallel computing system
JP2007304678A (ja) * 2006-05-09 2007-11-22 Kirin Engineering Co Ltd 制御システム及び制御装置群の更新方法
JP4516933B2 (ja) * 2006-05-09 2010-08-04 キリンエンジニアリング株式会社 制御システム及び制御装置群の更新方法
JP2008146239A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 二重化制御装置、及びそのメモリ部の複数ビットエラーの自動修復方法
JP2008158951A (ja) * 2006-12-26 2008-07-10 Meidensha Corp 管理cpuモジュール,プログラマブルコントローラ二重化システム
JP2015026291A (ja) * 2013-07-26 2015-02-05 富士通株式会社 メモリダンプ方法及びプログラム、並びに、情報処理装置

Also Published As

Publication number Publication date
JP4465824B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
US5875290A (en) Method and program product for synchronizing operator initiated commands with a failover process in a distributed processing system
US4984240A (en) Distributed switching architecture for communication module redundancy
US6012150A (en) Apparatus for synchronizing operator initiated commands with a failover process in a distributed processing system
CN101207408B (zh) 一种用于主备倒换的综合故障检测装置和方法
JP2532317B2 (ja) プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法
EP1768320A2 (en) Information processing apparatuses, communication method, communication load decentralizing method and communication system
JP3882783B2 (ja) プログラマブルコントローラ及びcpuユニット並びに通信ユニット及び通信ユニットの制御方法
JP2004532442A5 (ja)
CN101483540A (zh) 一种高端数据通信设备中的主备倒换方法
CA2530913A1 (en) Fault tolerant computer system and interrupt control method for the same
US20060075085A1 (en) Method and a system for ensuring a bus and a control server
JP2001216204A (ja) 記憶制御装置
US20040059862A1 (en) Method and apparatus for providing redundant bus control
JP2002024050A (ja) コントローラシステム
JPH08320835A (ja) 外部バスの障害検出方法
JPH10154085A (ja) 二重化された監視/制御プロセッサによるシステム監視・制御方法および二重化監視/制御プロセッサ・システム
JPH08265319A (ja) 二重化監視制御システム
US20050022056A1 (en) Access by distributed computers to a same hardware resource
JP5287974B2 (ja) 演算処理システム、再同期方法、およびファームプログラム
JPH06325008A (ja) リセット機能を備えるコンピュータシステム
KR100440588B1 (ko) 계층적 구조를 지원하는 직렬 버스형 형상 인식 및 경보장치
JP7099272B2 (ja) 情報処理装置、ネットワークシステム及びチーミングプログラム
JP2737480B2 (ja) 二重化通信制御装置の切り替え方法及び装置
JPH10312301A (ja) 情報処理装置
JPH0697989A (ja) 二重系処理装置のプロセス系用回線への切替方法及び装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

R150 Certificate of patent or registration of utility model

Ref document number: 4465824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term