JP2002022798A - Noise-waveform-accompanied driver input generating method for semiconductor testing device - Google Patents

Noise-waveform-accompanied driver input generating method for semiconductor testing device

Info

Publication number
JP2002022798A
JP2002022798A JP2000202269A JP2000202269A JP2002022798A JP 2002022798 A JP2002022798 A JP 2002022798A JP 2000202269 A JP2000202269 A JP 2000202269A JP 2000202269 A JP2000202269 A JP 2000202269A JP 2002022798 A JP2002022798 A JP 2002022798A
Authority
JP
Japan
Prior art keywords
waveform
drv1
noise
driver
measuring device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000202269A
Other languages
Japanese (ja)
Inventor
Junichi Matsumoto
淳一 松本
Masakatsu Saijo
正克 西條
Toshiaki Kato
俊明 加藤
Shigeru Katakura
茂 片倉
Yoshimi Nakamura
▲吉▼見 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000202269A priority Critical patent/JP2002022798A/en
Publication of JP2002022798A publication Critical patent/JP2002022798A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a noise-waveform-accompanied driver input generating method for a semiconductor testing device, allowing the evaluation of noise resistance by applying an input waveform accompanied by noises to a measuring device. SOLUTION: To achieve the stepwise waveform, coaxial wires 3, 4 are connected to each other at a point on an I/F board 5 using two drivers DRVI(1), DRV2(2) and then the waveform is applied to the measuring device 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体試験装置に
おける、ノイズ波形を伴うドライバ入力発生方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for generating a driver input accompanied by a noise waveform in a semiconductor test apparatus.

【0002】[0002]

【従来の技術】半導体試験装置でLSIを試験するに
は、測定しようとするデバイスにパルス波形を印加して
実施する。一般的にこの入力波形は、ノイズが乗ってい
るとデバイスが誤動作を起こし歩留を落とすため、ノイ
ズの無い完全なパルス波形が理想的である。
2. Description of the Related Art An LSI is tested by a semiconductor test apparatus by applying a pulse waveform to a device to be measured. In general, the input waveform is ideally a complete pulse waveform without noise because noise causes the device to malfunction and lowers the yield.

【0003】ただしLSIの評価段階では、実使用状態
を考慮し、入力波形に対してノイズが乗ったときのデバ
イス耐性のマージン評価が必要になる場合が多々ある。
However, in the evaluation stage of the LSI, it is often necessary to evaluate the margin of the device resistance when noise is applied to the input waveform in consideration of the actual use state.

【0004】しかしながら、従来の入力ドライバは、パ
ルス波形を入力することを目的としており、任意のノイ
ズを伴った波形を出すことは想定していない。
However, the conventional input driver aims at inputting a pulse waveform and does not assume that a waveform accompanied by any noise is output.

【0005】[0005]

【発明が解決しようとする課題】上記したように、従来
の半導体試験装置の入力ドライバについては、ノイズ耐
性評価について考慮されて設計されているものはなく、
これを実現することは出来なかった。
As described above, no input driver of a conventional semiconductor test apparatus is designed in consideration of noise immunity evaluation.
This could not be achieved.

【0006】本発明は、上記問題点を除去し、ノイズを
伴う入力波形を測定デバイスに印加し、ノイズ耐性評価
を実現させることができる半導体試験装置のノイズ波形
を伴うドライバ入力発生方法を提供することを目的とす
るものである。
The present invention provides a method for generating a driver input with a noise waveform in a semiconductor test apparatus capable of eliminating the above-mentioned problems, applying an input waveform with noise to a measuring device, and realizing a noise tolerance evaluation. The purpose is to do so.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕半導体試験装置のノイズ波形を伴うドライバ入力
発生方法において、ドライバ出力2本を同軸配線で1点
に接続することにより、階段状波形を測定デバイスに供
給することを特徴とする。
According to the present invention, there is provided a method for generating a driver input accompanied by a noise waveform in a semiconductor test apparatus, wherein two driver outputs are connected to a single point by a coaxial wiring. Thus, a step-like waveform is supplied to the measurement device.

【0008】〔2〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバ出力3本を同
軸配線で1点に接続することにより、グリッチ波形を測
定デバイスに供給することを特徴とする。
[2] In a method of generating a driver input accompanied by a noise waveform of a semiconductor test apparatus, a glitch waveform is supplied to a measuring device by connecting three driver outputs to one point by a coaxial wiring.

【0009】〔3〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバにノイズ発生
回路を設けることにより、階段状波形を測定デバイスに
供給することを特徴とする。
[3] A method of generating a driver input accompanied by a noise waveform in a semiconductor test apparatus is characterized in that a noise generating circuit is provided in a driver to supply a step-like waveform to a measuring device.

【0010】〔4〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバにノイズ発生
回路を設けることにより、グリッチ波形を測定デバイス
に供給することを特徴とする。
[4] In a method for generating a driver input accompanied by a noise waveform of a semiconductor test apparatus, a glitch waveform is supplied to a measuring device by providing a noise generating circuit in the driver.

【0011】〔5〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバにノイズ発生
回路を設けることにより、階段状波形またはグリッチ波
形を測定デバイスに供給することを特徴とする。
[5] A method for generating a driver input accompanied by a noise waveform in a semiconductor test apparatus is characterized in that a stepwise waveform or a glitch waveform is supplied to a measuring device by providing a noise generating circuit in the driver.

【0012】〔6〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバに他のドライ
バと接続させるためのスイッチを設け、階段状波形また
はグリッチ波形を測定デバイスに供給することを特徴と
する。
[6] In a method of generating a driver input accompanied by a noise waveform of a semiconductor test apparatus, a switch for connecting a driver to another driver is provided, and a step-like waveform or a glitch waveform is supplied to a measuring device. I do.

【0013】〔7〕半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法において、ドライバに他の全ての
ドライバと接続させるためのスイッチを設け、同時測定
個数を減らさずに階段状波形またはグリッチ波形を測定
デバイスに供給することを特徴とする。
[7] In a method for generating a driver input accompanied by a noise waveform of a semiconductor test apparatus, a switch for connecting the driver to all other drivers is provided, and a step-like waveform or a glitch waveform can be generated without reducing the number of simultaneous measurements. It is characterized in that it is supplied to a measuring device.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1は本発明の第1実施例を示す回路図、
図2はその回路による階段状波形を出力させる説明図で
ある。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 2 is an explanatory diagram for outputting a step-like waveform by the circuit.

【0016】通常の使用法としては、ドライバ1本に対
して同軸配線を1本接続して測定デバイスにパルス波形
を供給する。
As a normal use, one coaxial wiring is connected to one driver to supply a pulse waveform to the measuring device.

【0017】この実施例では、図2に示すような階段状
波形を実現させるためには、図1に示すように、ドライ
バ(DRV1,DRV2)1,2を2本使用し、各々の
同軸配線3,4をI/Fボード5上(A)点で接続させ
てから測定デバイス6に波形を印加するようにする。
In this embodiment, in order to realize a step-like waveform as shown in FIG. 2, two drivers (DRV1, DRV2) 1 and 2 are used as shown in FIG. Waveforms are applied to the measuring device 6 after connecting the terminals 3 and 4 at the point (A) on the I / F board 5.

【0018】図2(a)に示すように、DRV1(1)
はVih/Vil=Vih1/Vil1の振幅を持った
波形を出力するものとし、タイミングT0でHighか
らLowに切り替えるものとする。
As shown in FIG. 2A, DRV1 (1)
Output a waveform having an amplitude of Vih / Vil = Vih1 / Vil1, and switch from High to Low at timing T0.

【0019】図2(b)に示すように、DRV2(2)
はVih/Vil=Vih2/Vil2の振幅を持った
波形を出力するものとし、タイミングT0に対してWだ
け遅らせてHighからLowに切り替えるものとす
る。ここで同軸配線3,4が(A)点で接続されている
ことから、I/Fボード5内の測定デバイス6には、図
2(c)に示すように、DRV1出力とDRV2出力の
合成された波形が印加されることとなる。
As shown in FIG. 2B, DRV2 (2)
Output a waveform having an amplitude of Vih / Vil = Vih2 / Vil2, and switch from High to Low by delaying the timing T0 by W. Since the coaxial wirings 3 and 4 are connected at the point (A), the measuring device 6 in the I / F board 5 combines the DRV1 output and the DRV2 output as shown in FIG. The applied waveform is applied.

【0020】このように、第1実施例によれば、測定デ
バイス6に印加される波形は、DRV1(1)とDRV
2(2)が合成され、図2(c)に示すような階段状波
形となる。すなわち、Vih=(Vih1+Vih2)
/2、Vil=(Vil1+Vil2)/2の振幅を持
ち、更にDRV1(1)のHighからLowへの切り
替え点T0からWの時間はVn=(Vil1+Vih
2)/2の電位を保持した階段状波形を測定デバイス6
に供給することができるようになる。これにより、測定
デバイス6の実使用状態を考慮した評価が可能となる。
As described above, according to the first embodiment, the waveforms applied to the measuring device 6 are DRV1 (1) and DRV1 (1).
2 (2) are combined to form a step-like waveform as shown in FIG. That is, Vih = (Vih1 + Vih2)
/ Vil = (Vil1 + Vil2) / 2, and the time from the switching point T0 of the DRV1 (1) from High to Low to W is Vn = (Vil1 + Vih).
2) A step-like waveform holding a potential of / 2 is measured by the measuring device 6.
Can be supplied. As a result, it is possible to perform an evaluation in consideration of the actual use state of the measuring device 6.

【0021】次に、本発明の第2実施例について説明す
る。
Next, a second embodiment of the present invention will be described.

【0022】図3は本発明の第2実施例を示す回路図、
図4はその回路によるグリッチ状波形を出力させる説明
図である。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention.
FIG. 4 is an explanatory diagram for outputting a glitch-like waveform by the circuit.

【0023】通常の使用法としては、ドライバ1本に対
して同軸配線を1本接続して測定デバイスにパルス波形
を供給する。
As a usual usage, one coaxial wiring is connected to one driver to supply a pulse waveform to a measuring device.

【0024】この実施例では、図4に示すようなグリッ
チ波形を実現させるためには、図3に示すようなドライ
バ11,12,13を3本使用し、各々の同軸配線1
4,15,16をI/Fボード17上(A)点で接続さ
せてから測定デバイス18に波形を印加するようにす
る。
In this embodiment, in order to realize a glitch waveform as shown in FIG. 4, three drivers 11, 12, and 13 as shown in FIG.
The waveforms are applied to the measuring device 18 after connecting the terminals 4, 15, and 16 on the I / F board 17 at the point (A).

【0025】図4(a)に示すように、DRV1(1
1)はVih/Vil=Vih1/Vil1の振幅を持
った波形を出力するものとし、タイミングT0でHig
hからLowに切り替えるものとする。図4(b)に示
すように、DRV2(12)はVih/Vil=Vih
2/Vil2の振幅を持った波形を出力するものとし、
タイミングT0に対してW1だけ遅らせて、Lowから
Highに切り替える。
As shown in FIG. 4A, DRV1 (1
1) is to output a waveform having an amplitude of Vih / Vil = Vih1 / Vil1, and to output Hig at timing T0.
It is assumed that h is switched to Low. As shown in FIG. 4B, DRV2 (12) is Vih / Vil = Vih
A waveform having an amplitude of 2 / Vil2 is output,
Switching from Low to High is delayed by W1 with respect to the timing T0.

【0026】図4(c)に示すように、DRV3(1
3)はVih/Vil=Vih3/Vil3の振幅を持
った波形を出力するものとし、タイミングT0に対して
W1+W2だけ遅らせてHighからLowに切り替え
る。この時、DRV2(12)も同時にHighからL
owに切り替えるものとする。ここで同軸配線14,1
5,16が(A)点で接続されていることから、I/F
ボード17内の測定デバイス18には、図4(d)に示
すような、DRV1出力とDRV2出力とDRV3出力
の合成された波形が印加されることとなる。
As shown in FIG. 4C, DRV3 (1
3) is to output a waveform having an amplitude of Vih / Vil = Vih3 / Vil3, and switch from High to Low with a delay of W1 + W2 with respect to timing T0. At this time, DRV2 (12) also changes from High to L at the same time.
ow. Here, coaxial wiring 14,1
5 and 16 are connected at the point (A), the I / F
As shown in FIG. 4D, a combined waveform of the DRV1, DRV2, and DRV3 outputs is applied to the measurement device 18 in the board 17.

【0027】このように、第2実施例によれば、測定デ
バイス18に印加される波形は、DRV1(11)とD
RV2(12)とDRV3(13)が合成され、図4
(d)に示すようなグリッチ波形となる。すなわち、V
ih=(Vih1+Vih2+Vih3)/3、Vil
=(Vil1+Vil2+Vil3)/3の振幅を持
ち、さらにDRV1(11)のHighからLowへの
切り替え点T0からW1の時間はVn1=(Vil1+
Vih2+Vih3)/3の電位を保持し、T0からW
1+W2の時間はVn2=(Vil1+Vih2+Vi
h3)/3の電位を保持したグリッチ波形を測定デバイ
スに供給することができるようになる。これにより、実
使用状態を考慮した測定デバイス18の評価が可能とな
る。
As described above, according to the second embodiment, the waveforms applied to the measuring device 18 are DRV1 (11) and DV1 (11).
RV2 (12) and DRV3 (13) are synthesized, and FIG.
A glitch waveform as shown in FIG. That is, V
ih = (Vih1 + Vih2 + Vih3) / 3, Vil
= (Vil1 + Vil2 + Vil3) / 3, and Vn1 = (Vil1 +) for the time from the switching point T0 of the DRV1 (11) from High to Low to W1.
Vih2 + Vih3) / 3, and T0 to W
The time of 1 + W2 is Vn2 = (Vil1 + Vih2 + Vi)
h3) / 3 can be supplied to the measuring device with the glitch waveform holding the potential. This makes it possible to evaluate the measuring device 18 in consideration of the actual use state.

【0028】次に、本発明の第3実施例について説明す
る。
Next, a third embodiment of the present invention will be described.

【0029】図5は本発明の第3実施例を示す回路図、
図6はその回路による階段状波形を出力させる説明図で
ある。
FIG. 5 is a circuit diagram showing a third embodiment of the present invention.
FIG. 6 is an explanatory diagram for outputting a step-like waveform by the circuit.

【0030】図5に示すように、テスタ内部でドライバ
の各々がノイズ発生回路23を有し、図6に示すような
階段状波形を出力させて、測定デバイス27に波形を印
加可能である。すなわち、測定デバイス27にパルス波
形を供給するドライバDRV1(21)に対し、ノイズ
発生回路DRV1′(22)の1組で構成され、DRV
1′(22)はスイッチSW1(24)を介してDRV
1(21)へ供給される。SW1(24)は制御信号S
CONTにより制御される。
As shown in FIG. 5, each of the drivers has a noise generating circuit 23 inside the tester, and can output a step-like waveform as shown in FIG. That is, a driver DRV1 (21) for supplying a pulse waveform to the measuring device 27 is provided with one set of a noise generation circuit DRV1 '(22).
1 '(22) is connected to the DRV via the switch SW1 (24).
1 (21). SW1 (24) is a control signal S
Controlled by CONT .

【0031】通常の状態では、図5に示すノイズ発生回
路23はSW1(24)によりOFFとなっており、図
6(a)に示すように、ドライバDRV1(21)はパ
ルス波形を測定デバイス27に供給する。一方、測定デ
バイスに、図6(c)に示す階段状波形を供給するに
は、SW1(24)をONに切り替えてノイズ発生回路
23をDRV1(21)と接続させる。
In a normal state, the noise generating circuit 23 shown in FIG. 5 is turned off by the switch SW1 (24). As shown in FIG. 6A, the driver DRV1 (21) outputs the pulse waveform to the measuring device 27. To supply. On the other hand, in order to supply the stepwise waveform shown in FIG. 6C to the measurement device, the switch SW1 (24) is turned on to connect the noise generation circuit 23 to the DRV1 (21).

【0032】図6(a)に示すように、DRV1をVi
h/Vil=Vih1/Vil1の振幅を持った波形を
出力するものとし、タイミングT0でHighからLo
wに切り替えるものとする。ノイズ発生回路23内のド
ライバDRV1′(22)は、図6(b)に示すよう
に、Vih/Vil=Vih2/Vil2の振幅を持っ
た波形を出力するものとし、タイミングT0に対してW
だけ遅らせてHighからLowに切り替えるものとす
る。ここでSW1(24)によりDRV1(21)とD
RV1′(22)が接続されていることから、I/Fボ
ード26内の測定デバイス27には、同軸配線25を介
してDRV1出力とDRV1′出力の合成された波形が
印加されることとなる。
As shown in FIG. 6A, DRV1 is set to Vi
It is assumed that a waveform having an amplitude of h / Vil = Vih1 / Vil1 is output, and from timing High to Lo at timing T0.
w. The driver DRV1 '(22) in the noise generating circuit 23 outputs a waveform having an amplitude of Vih / Vil = Vih2 / Vil2, as shown in FIG.
Switching from High to Low with a delay. Here, DRV1 (21) and D are determined by SW1 (24).
Since the RV1 '(22) is connected, a combined waveform of the DRV1 output and the DRV1' output is applied to the measurement device 27 in the I / F board 26 via the coaxial wiring 25. .

【0033】このように、第3実施例によれば、SW1
(24)を切り替えてノイズ発生回路23をDRV1
(21)と接続させた場合、測定デバイス27に印加さ
れる波形は、DRV1(21)とDRV1′(22)が
合成され、図6(c)に示すような階段状波形となる。
すなわち、Vih=(Vih1+Vih2)/2、Vi
l=(Vil1+Vil2)/2の振幅を持ち、更にD
RV1のHighからLowへ切り替え点T0からWの
時間はVn=(Vil1+Vih2)/2の電位を保持
した階段状波形を測定デバイス27に供給することがで
きるようになる。これにより、I/Fボード26の配線
を変更する事なく、実使用状態を考慮した測定デバイス
27の評価が可能となる。
As described above, according to the third embodiment, SW1
(24) is switched to set the noise generation circuit 23 to DRV1.
When connected to (21), the waveform applied to the measurement device 27 is a combination of DRV1 (21) and DRV1 '(22), resulting in a step-like waveform as shown in FIG.
That is, Vih = (Vih1 + Vih2) / 2, Vi
1 = (Vil1 + Vil2) / 2, and D
During the time from the switching point T0 to the switching point W of the RV1 from High to Low, the step-like waveform holding the potential of Vn = (Vil1 + Vih2) / 2 can be supplied to the measuring device 27. This makes it possible to evaluate the measuring device 27 in consideration of the actual use state without changing the wiring of the I / F board 26.

【0034】次に、本発明の第4実施例について説明す
る。
Next, a fourth embodiment of the present invention will be described.

【0035】図7は本発明の第4実施例を示す回路図、
図8はその回路によるグリッチ状波形を出力させる説明
図である。
FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention.
FIG. 8 is an explanatory diagram for outputting a glitch-like waveform by the circuit.

【0036】図7に示すように、テスタ内部でドライバ
の各々がノイズ発生回路34を有し、図8に示すような
グリッチ波形を出力させることが可能である。すなわ
ち、測定デバイス38にパルス波形を供給するドライバ
DRV1(31)に対しノイズ発生回路DRV1′(3
2)、DRV1″(33)の1組で構成され、DRV
1′(32)、DRV1″(33)はスイッチSW1
(35)を介してDRV1(31)へ供給される。SW
1(35)は制御信号SCONTにより制御される。
As shown in FIG. 7, each of the drivers has a noise generating circuit 34 inside the tester, and can output a glitch waveform as shown in FIG. That is, the noise generation circuit DRV1 '(3) is supplied to the driver DRV1 (31) that supplies the pulse waveform to the measurement device 38.
2), one set of DRV1 ″ (33),
1 '(32) and DRV1 "(33) are switches SW1
It is supplied to DRV1 (31) via (35). SW
1 (35) is controlled by the control signal S CONT .

【0037】通常の状態では、図7(a)に示すノイズ
発生回路はSW1(35)によりOFFとなっており、
ドライバDRV1(31)はパルス波形を測定デバイス
38に供給する。一方、測定デバイスに、図8(d)に
示すようなグリッチ波形を供給するには、SW1(3
5)をONに切り替えてノイズ発生回路をDRV1(3
1)と接続させる。
In a normal state, the noise generation circuit shown in FIG. 7A is turned off by SW1 (35).
The driver DRV1 (31) supplies a pulse waveform to the measurement device. On the other hand, in order to supply a glitch waveform as shown in FIG.
5) is turned ON, and the noise generation circuit is switched to DRV1 (3).
Connect to 1).

【0038】そこで、図8(a)に示すように、DRV
1をVih/Vil=Vih1/Vil1の振幅を持っ
た波形を出力するものとし、タイミングT0でHigh
からLowに切り替えるものとする。DRV1′(3
2)は図8(b)に示すようにVih/Vil=Vih
2/Vil2の振幅を持った波形を出力するものとし、
タイミングT0に対してW1だけ遅らせてLowからH
ighに切り替える。
Therefore, as shown in FIG.
1, a waveform having an amplitude of Vih / Vil = Vih1 / Vil1 is output, and High is output at timing T0.
To Low. DRV1 '(3
2) Vih / Vil = Vih as shown in FIG.
A waveform having an amplitude of 2 / Vil2 is output,
Delay from timing T0 by W1 to Low to H
Switch to igh.

【0039】図8(c)に示すように、DRV1″(3
3)はVih/Vil=Vih3/Vil3の振幅を持
った波形を出力するものとし、タイミングT0に対して
W1+W2だけ遅らせてHighからLowに切り替え
る。この時、DRV1′(32)も同時にHighから
Lowに切り替えるものとする。ここでSW1(35)
によりDRV1(31)とDRV1′(32)、DRV
1″(33)が接続されていることから、I/Fボード
37内の測定デバイス38には同軸配線36を介してD
RV1出力とDRV1′出力、DRV1″出力の合成さ
れた波形が印加されることとなる。
As shown in FIG. 8C, DRV1 ″ (3
3) is to output a waveform having an amplitude of Vih / Vil = Vih3 / Vil3, and switch from High to Low with a delay of W1 + W2 with respect to timing T0. At this time, the DRV 1 ′ (32) also switches from High to Low at the same time. Here, SW1 (35)
DRV1 (31) and DRV1 '(32), DRV
1 ″ (33) is connected to the measuring device 38 in the I / F board 37 via the coaxial wiring 36.
A combined waveform of the RV1 output, the DRV1 'output, and the DRV1 "output is applied.

【0040】このように、第4実施例によれば、SW1
(35)を切り替えてノイズ発生回路34をDRV1
(31)と接続させた場合、測定デバイス38に印加さ
れる波形は、DRV1(31)とDRV1′(32)、
DRV1″(33)が合成され、図8(d)に示すよう
なグリッチ波形となる。すなわち、Vih=(Vih1
+Vih2+Vih3)/3、Vil=(Vil1+V
il2+Vil3)/3の振幅を持ち、さらにDRV1
(31)のHighからLowへ切り替え点T0からW
1の時間はVn1=(Vil1+Vil2+Vih3)
/3の電位を保持し、T0からW1+W2の時間はVn
2=(Vil1+Vil2+Vih3)/3の電位を保
持したグリッチ波形を測定デバイス38に供給すること
ができるようになる。これにより、I/Fボード37の
配線を変更することなく、実使用状態を考慮した測定デ
バイス38の評価が可能となる。
As described above, according to the fourth embodiment, SW1
(35) is switched to set the noise generation circuit 34 to DRV1.
When connected to (31), the waveform applied to the measuring device 38 is DRV1 (31), DRV1 '(32),
DRV1 ″ (33) is synthesized to form a glitch waveform as shown in FIG. 8D. That is, Vih = (Vih1)
+ Vih2 + Vih3) / 3, Vil = (Vil1 + V)
il2 + Vil3) / 3, and DRV1
(31) Switching from High to Low from point T0 to W
Time 1 is Vn1 = (Vil1 + Vil2 + Vih3)
/ 3, and the time from T0 to W1 + W2 is Vn
A glitch waveform holding a potential of 2 = (Vil1 + Vil2 + Vih3) / 3 can be supplied to the measurement device 38. This makes it possible to evaluate the measuring device 38 in consideration of the actual use state without changing the wiring of the I / F board 37.

【0041】次に、本発明の第5実施例について説明す
る。
Next, a fifth embodiment of the present invention will be described.

【0042】図9は本発明の第5実施例を示す回路図、
図10はその回路による階段状波形を出力させる説明
図、図11はその回路によるグリッチ波形を出力させる
説明図である。
FIG. 9 is a circuit diagram showing a fifth embodiment of the present invention.
FIG. 10 is an explanatory diagram for outputting a staircase waveform by the circuit, and FIG. 11 is an explanatory diagram for outputting a glitch waveform by the circuit.

【0043】まず、図9に示すように、テスタ内部でド
ライバの各々がノイズ発生回路44を持ち、図10
(c)に示すような階段状波形または図11(d)に示
すようなグリッチ波形を出力させることが可能である。
つまり、測定デバイス49にパルス波形を供給するドラ
イバDRV1(41)に対しノイズ発生回路44のDR
V1′(42)、DRV1″(43)の1組で構成さ
れ、DRV1′(42)はスイッチSW1(45)を介
してDRV1(41)へ供給される。また、DRV1″
(43)はスイッチSW2(46)を介してDRV1
(41)へ供給される。SW1(45),SW2(4
6)はそれぞれ制御信号SCONT1 ,制御信号SCONT 2
より制御される。
First, as shown in FIG. 9, each of the drivers has a noise generating circuit 44 inside the tester.
It is possible to output a step-like waveform as shown in (c) or a glitch waveform as shown in FIG.
In other words, the driver DRV1 (41) that supplies a pulse waveform to the measurement device 49 receives the DR
V1 '(42) and DRV1 "(43), and DRV1' (42) is supplied to DRV1 (41) via switch SW1 (45).
(43) DRV1 via switch SW2 (46)
(41). SW1 (45), SW2 (4
6) Each control signal S CONT1, which is controlled by the control signal S CONT 2.

【0044】通常の状態では、図9に示すノイズ発生回
路44はSW1(45)によりOFFとなっており、ド
ライバDRV1(41)はパルス波形を測定デバイス4
9に供給する。一方、測定デバイス49に、図10
(c)に示す階段状波形を供給するには、SW1(4
5)をONに切り替えてノイズ発生回路44をDRV1
(41)と接続させ、SW2(46)はOFFとする。
In a normal state, the noise generation circuit 44 shown in FIG. 9 is turned off by the switch SW1 (45), and the driver DRV1 (41) outputs the pulse waveform to the measuring device 4.
9. On the other hand, FIG.
To supply the step-like waveform shown in (c), SW1 (4
5) is turned ON, and the noise generation circuit 44 is switched to DRV1.
(41) and SW2 (46) is turned off.

【0045】図10(a)に示すように、DRV1(4
1)をVih/Vil=Vih1/Vil1の振幅を持
った波形を出力するものとし、タイミングT0でHig
hからLowに切り替えるものとする。ノイズ発生回路
44内のドライバDRV1′(42)は、図10(b)
に示すようにVih/Vil=Vih2/Vil2の振
幅を持った波形を出力するものとし、タイミングT0に
対してWだけ遅らせてHighからLowに切り替える
ものとする。ここでSW1(45)によりDRV1(4
1)とDRV1′(42)が接続されていることから、
測定デバイス49には図10(c)に示すようにDRV
1出力とDRV1′出力の合成された波形が印加される
こととなる。
As shown in FIG. 10A, DRV1 (4
It is assumed that 1) outputs a waveform having an amplitude of Vih / Vil = Vih1 / Vil1, and Hig is output at timing T0.
It is assumed that h is switched to Low. The driver DRV1 '(42) in the noise generation circuit 44 is shown in FIG.
As shown in FIG. 7, a waveform having an amplitude of Vih / Vil = Vih2 / Vil2 is output, and the timing T0 is switched from High to Low with a delay of W. Here, DRV1 (4) is set by SW1 (45).
Since 1) and DRV1 '(42) are connected,
As shown in FIG.
A combined waveform of one output and DRV1 'output is applied.

【0046】また、測定デバイス49に図11(d)に
示すグリッチ波形を供給するには、SW1(45)をO
Nに切り替えてノイズ発生回路44をDRV1(41)
と接続させ、SW2(46)をONとする。図11
(a)に示すように、DRV1(41)をVih/Vi
l=Vih1/Vil1の振幅を持った波形を出力する
ものとし、タイミングT0でHighからLowに切り
替えるものとする。DRV1′(42)は図11(b)
に示すように、Vih/Vil=Vih2/Vil2の
振幅を持った波形を出力するものとし、タイミングT0
に対してW1だけ遅らせてLowからHighに切り替
える。
Further, in order to supply the glitch waveform shown in FIG.
N to DRV1 (41)
And SW2 (46) is turned on. FIG.
As shown in (a), DRV1 (41) is converted to Vih / Vi
It is assumed that a waveform having an amplitude of 1 = Vih1 / Vil1 is output, and that the waveform is switched from High to Low at timing T0. DRV1 '(42) is shown in FIG.
As shown in the figure, a waveform having an amplitude of Vih / Vil = Vih2 / Vil2 is output, and the timing T0
Is switched from Low to High with a delay of W1.

【0047】DRV1″(43)は図11(c)に示す
ように、Vih/Vil=Vih3/Vil3の振幅を
持った波形を出力するものとし、タイミングT0に対し
てW1+W2だけ遅らせてHighからLowに切り替
えるものとする。この時DRV1′(41)も同時にH
ighからLowに切り替えるものとする。
As shown in FIG. 11 (c), DRV1 ″ (43) outputs a waveform having an amplitude of Vih / Vil = Vih3 / Vil3, and is delayed from W0 by W1 + W2 with respect to the timing T0, and from Low to High. At this time, DRV1 '(41) is also set to H at the same time.
It is assumed that switching from high to Low is performed.

【0048】ここで、SW1(45),SW2(46)
によりDRV1(41)とDRV1′(42),DRV
1″(43)が接続されていることから、I/Fボード
48内の測定デバイス49にはDRV1出力とDRV
1′出力,DRV1″出力の合成された波形が同軸配線
47を介して印加されることとなる。
Here, SW1 (45) and SW2 (46)
DRV1 (41), DRV1 '(42), DRV
1 "(43) is connected to the measurement device 49 in the I / F board 48, so that the DRV1 output and the DRV1
The combined waveform of the 1 'output and the DRV1 "output is applied via the coaxial wiring 47.

【0049】このように、第5実施例によれば、SW1
(45)を切り替えてノイズ発生回路44のDRV1′
(42)をDRV1(41)と接続させ、SW2(4
6)によりDRV1″(43)を切り離した場合、測定
デバイス49に印加される波形は、DRV1(41)と
DRV1′(42)が合成され、図10(c)に示すよ
うな階段状波形となる。すなわち、Vih=(Vih1
+Vih2)/2、Vil=(Vil1+Vil2)/
2の振幅を持ち、更にDRV1(41)のHighから
Lowへ切り替え点T0からWの時間はVn=(Vil
1+Vih2)/2の電位を保持した階段状波形を測定
デバイス49に供給することができるようになる。
As described above, according to the fifth embodiment, SW1
(45) is switched to DRV1 'of the noise generation circuit 44.
(42) is connected to DRV1 (41), and SW2 (4
When DRV1 ″ (43) is cut off according to 6), the waveform applied to the measuring device 49 is a combination of DRV1 (41) and DRV1 ′ (42), and has a step-like waveform as shown in FIG. That is, Vih = (Vih1
+ Vih2) / 2, Vil = (Vil1 + Vil2) /
2 and the DRV1 (41) switches from High to Low from the point T0 to the time W from Vn = (Vil
A step-like waveform holding the potential of (1 + Vih2) / 2 can be supplied to the measuring device 49.

【0050】SW1(45)を切り替えてノイズ発生回
路44をDRV1(41)と接続させ、更にSW2(4
6)によりDRV1″(43)を接続した場合、測定デ
バイス49に印加される波形は、DRV1(41)とD
RV1′(42)、DRV1″(43)が合成され、図
11(d)に示すようなグリッチ波形となる。すなわ
ち、Vih=(Vih1+Vil2+Vih3)/3、
Vil=(Vil1+Vil2+Vil3)/3の振幅
を持ち、更にDRV1(41)のHighからLowへ
の切り替え点T0からW1の時間はVn1=(Vil1
+Vil2+Vih3)/3の電位を保持し、T0から
W1+W2の時間はVn2=(Vil1+Vih2+V
ih3)/3の電位を保持したグリッチ波形を測定デバ
イス49に供給することができるようになる。
The switch SW1 (45) is switched to connect the noise generation circuit 44 to the DRV1 (41).
When DRV1 ″ (43) is connected according to 6), the waveform applied to the measuring device 49 is DRV1 (41) and DV1 (41).
RV1 ′ (42) and DRV1 ″ (43) are combined to form a glitch waveform as shown in FIG. 11D. That is, Vih = (Vih1 + Vil2 + Vih3) / 3,
Vil = (Vil1 + Vil2 + Vil3) / 3, and Vn1 = (Vil1) during the time from the switching point T0 of the DRV1 (41) from High to Low to W1 from W1.
+ Vil2 + Vih3) / 3, and the time from T0 to W1 + W2 is Vn2 = (Vil1 + Vih2 + V)
A glitch waveform holding the potential of ih3) / 3 can be supplied to the measuring device 49.

【0051】これにより、I/Fボード48の配線を変
更することなく、実使用状態を考慮した測定デバイス4
9の評価が可能となる。
Thus, without changing the wiring of the I / F board 48, the measuring device 4 in consideration of the actual use state can be used.
9 is possible.

【0052】次に、本発明の第6実施例について説明す
る。
Next, a sixth embodiment of the present invention will be described.

【0053】図12は本発明の第6実施例を示す回路
図、図13はその回路により階段状波形を出力させる説
明図、図14はその回路によりグリッチ波形を出力させ
る説明図である。すなわち、図12はテスタ内部でスイ
ッチによるドライバ同士の接続切り替えを行い、図13
(c)に示すような階段状波形または図14(d)に示
すようなグリッチ波形を出力させることが可能である。
FIG. 12 is a circuit diagram showing a sixth embodiment of the present invention, FIG. 13 is an explanatory diagram for outputting a stepwise waveform by the circuit, and FIG. 14 is an explanatory diagram for outputting a glitch waveform by the circuit. That is, FIG. 12 performs connection switching between drivers by a switch inside the tester, and FIG.
It is possible to output a step-like waveform as shown in (c) or a glitch waveform as shown in FIG.

【0054】図12に示すように、測定デバイス59へ
パルス波形を供給するドライバDRV1(51)、ドラ
イバDRV2(52)、ドライバDRV3(53)で構
成され、これらのドライバはスイッチSW1(54)、
スイッチSW2(55)、スイッチSW3(56)を介
して互いに接続されている。SW1(54),SW2
(55),SW3(56)はそれぞれ、制御信号S
CONT1 ,SCONT2 ,SCONT3により制御が行われる。
As shown in FIG. 12, a driver DRV1 (51), a driver DRV2 (52), and a driver DRV3 (53) for supplying a pulse waveform to the measuring device 59 are provided. These drivers are switches SW1 (54),
They are connected to each other via a switch SW2 (55) and a switch SW3 (56). SW1 (54), SW2
(55) and SW3 (56) are control signals S
CONT1, controlled by S CONT2, S CONT3 is performed.

【0055】通常の状態では、図12に示すように、3
つのドライバはそれぞれ切り離された状態であり、それ
ぞれ別個にパルス波形を測定デバイス59に供給する。
In a normal state, as shown in FIG.
Each of the two drivers is in a disconnected state, and separately supplies a pulse waveform to the measuring device 59.

【0056】一方、測定デバイス59に図13(c)に
示す階段状波形を供給するには、制御信号SCONT2 によ
りスイッチSW2(55)を切り替えてDRV2(5
2)とDRV1(51)を接続させる。その場合、図1
3(a)に示すように、DRV1(51)をVih/V
il=Vih1/Vil1の振幅を持った波形を出力す
るものとし、タイミングT0でHighからLowへ切
り替えるものとする。DRV2(52)は図13(b)
に示すように、Vih/Vil=Vih2/Vil2の
振幅を持った波形を出力するものとし、タイミングT0
に対してWだけ遅らせてHighからLowに切り替え
るものとする。ここでSW2(55)によりDRV1
(51)とDRV2(52)が接続されていることか
ら、測定デバイス59には図13(c)に示すようにD
RV1出力とDRV2出力の合成された波形が印加され
ることとなる。
On the other hand, in order to supply the step-like waveform shown in FIG. 13C to the measuring device 59, the switch SW2 (55) is switched by the control signal S CONT2 and the DRV2 (5
2) and DRV1 (51) are connected. In that case, FIG.
As shown in FIG. 3 (a), DRV1 (51) is set to Vih / V
It is assumed that a waveform having an amplitude of il = Vih1 / Vil1 is output, and that the waveform is switched from High to Low at timing T0. DRV2 (52) is shown in FIG.
As shown in the figure, a waveform having an amplitude of Vih / Vil = Vih2 / Vil2 is output, and the timing T0
Is switched from High to Low with a delay of W. Here, DRV1 is set by SW2 (55).
Since (51) and DRV2 (52) are connected, as shown in FIG.
The combined waveform of the RV1 output and the DRV2 output is applied.

【0057】測定デバイス59に図14(d)に示すグ
リッチ波形を供給するには、制御信号SCONT2 によりス
イッチSW2(55)を切り替え、制御信号SCONT3
よりスイッチSW3(56)を切り替えてDRV2(5
2)とDRV3(53)をDRV1(51)と接続させ
る。
[0057] To supply the glitch waveform shown in FIG. 14 (d) to the measuring device 59, control signal S changeover switch SW2 (55) by CONT2, the control signal S CONT3 switches the switch SW3 (56) DRV2 ( 5
2) and DRV3 (53) are connected to DRV1 (51).

【0058】図14(a)に示すように、DRV1(5
1)をVih/Vil=Vih1/Vil1の振幅を持
った波形を出力するものとし、タイミングT0でHig
hからLowに切り替えるものとする。DRV2(5
2)は図14(b)に示すように、Vih/Vil=V
ih2/Vil2の振幅を持った波形を出力するものと
し、タイミングT0に対してW1だけ遅らせてLowか
らHighに切り替える。DRV3(53)は図14
(c)に示すように、Vih/Vil=Vih3/Vi
l3の振幅を持った波形を出力するものとし、タイミン
グT0に対してW1+W2だけ遅らせてHighからL
owに切り替える。この時DRV2(52)も同時にH
ighからLowに切り替えるものとする。
As shown in FIG. 14A, DRV1 (5
It is assumed that 1) outputs a waveform having an amplitude of Vih / Vil = Vih1 / Vil1, and Hig is output at timing T0.
It is assumed that h is switched to Low. DRV2 (5
2) Vih / Vil = V as shown in FIG.
It is assumed that a waveform having an amplitude of ih2 / Vil2 is to be output, and the timing is switched from Low to High by delaying the timing T0 by W1. DRV3 (53) is shown in FIG.
As shown in (c), Vih / Vil = Vih3 / Vi
It is assumed that a waveform having an amplitude of l3 is to be output, and the waveform is delayed from High by L
Switch to ow. At this time, DRV2 (52) is also H
It is assumed that switching from high to Low is performed.

【0059】ここで、SW2(55)およびSW3(5
6)によりDRV1(51)とDRV2(52),DR
V3(53)が接続されていることから、I/Fボード
57内の測定デバイス59には、図14(d)に示すよ
うにDRV1出力とDRV2出力、DRV3出力の合成
されたグリッチ波形が同軸配線58を介して印加される
こととなる。
Here, SW2 (55) and SW3 (5
6) DRV1 (51) and DRV2 (52), DRV1
Since V3 (53) is connected, the glitch waveform obtained by combining the DRV1 output, the DRV2 output, and the DRV3 output is coaxial to the measurement device 59 in the I / F board 57 as shown in FIG. This is applied via the wiring 58.

【0060】このように、第6実施例によれば、SW2
(55)を切り替えてDRV2(52)をDRV1(5
1)と接続させた場合、測定デバイス59に印加される
波形は、DRV1(51)とDRV2(52)が合成さ
れ、図13(c)に示すような階段状波形となる。すな
わち、Vih=(Vih1+Vih2)/2、Vil=
(Vil1+Vil2)/2の振幅を持ち、更にDRV
1(51)のHighからLowへの切り替え点T0か
らWの時間はVn=(Vil1+Vih2)/2の電位
を保持した階段状波形を測定デバイス59に供給するこ
とができるようになる。
As described above, according to the sixth embodiment, SW2
(55) is switched to DRV2 (52) for DRV1 (5
When connected to 1), the waveform applied to the measuring device 59 is a combination of DRV1 (51) and DRV2 (52), resulting in a step-like waveform as shown in FIG. That is, Vih = (Vih1 + Vih2) / 2, Vil =
(Vil1 + Vil2) / 2 amplitude and DRV
During the time from the switching point T0 from High to Low of 1 (51) from W to W, a step-like waveform holding the potential of Vn = (Vil1 + Vih2) / 2 can be supplied to the measuring device 59.

【0061】SW2(55)およびSW3(56)を切
り替えてDRV2(52),DRV3(53)をDRV
1(51)と接続させた場合、測定デバイス59に印加
される波形は、DRV1(51)とDRV2(52)と
DRV3(53)が合成され、図14(d)に示すよう
なグリッチ波形となる。すなわち、Vih=(Vih1
+Vil2+Vih3)/3、Vil=(Vil1+V
il2+Vil3)/3の振幅を持ち、更にDRV1
(51)のHighからLowへの切り替え点T0から
W1の時間はVn1=(Vil1+Vil2+Vih
3)/3の電位を保持し、T0からW1+W2の時間は
Vn2=(Vil1+Vih2+Vih3)/3の電位
を保持したグリッチ波形を測定デバイス59に供給する
ことができるようになる。
By switching SW2 (55) and SW3 (56), DRV2 (52) and DRV3 (53) are switched to DRV
1 (51), the waveform applied to the measurement device 59 is a combination of DRV1 (51), DRV2 (52) and DRV3 (53), and a glitch waveform as shown in FIG. Become. That is, Vih = (Vih1
+ Vil2 + Vih3) / 3, Vil = (Vil1 + V)
il2 + Vil3) / 3 with DRV1
The time from the switching point T0 from High to Low in (51) to W1 is Vn1 = (Vil1 + Vil2 + Vih).
3) A potential of 3/3 can be held, and a glitch waveform holding a potential of Vn2 = (Vil1 + Vih2 + Vih3) / 3 can be supplied to the measuring device 59 during the time from T0 to W1 + W2.

【0062】これにより、I/Fボード57の配線を変
更することなく、実使用状態を考慮した測定デバイス5
9の評価が可能となる。
As a result, the measurement device 5 can be used in consideration of the actual use state without changing the wiring of the I / F board 57.
9 is possible.

【0063】次に、本発明の第7実施例について説明す
る。
Next, a seventh embodiment of the present invention will be described.

【0064】図15は本発明の第7実施例を示す回路
図、図16はその回路により階段状波形を出力させる説
明図、図17はその回路によりグリッチ波形を出力させ
る説明図である。すなわち、図15はテスタ内部でスイ
ッチによるドライバ同士の接続切り替えを行い、図16
(c)に示すような階段状波形または図17(d)に示
すようなグリッチ波形を出力させることが可能である。
FIG. 15 is a circuit diagram showing a seventh embodiment of the present invention, FIG. 16 is an explanatory diagram for outputting a stepwise waveform by the circuit, and FIG. 17 is an explanatory diagram for outputting a glitch waveform by the circuit. That is, FIG. 15 shows that the connection between the drivers is switched by a switch inside the tester, and FIG.
It is possible to output a step-like waveform as shown in (c) or a glitch waveform as shown in FIG. 17 (d).

【0065】通常の測定時には、測定デバイス74,7
5,76へパルス波形を供給するドライバDRV1
1 (61)〜DRV1n (63)、および通常の測定時
には余剰となるドライバDRV1n+1 (64)、DRV
n+2 (65)で構成されている。DRV1n+1 (6
4)は、スイッチSW1(69−1)を介してDRV1
1 (61)〜DRV1n (63)へ接続され、DRV1
n+2 (65)は、スイッチSW2(69−2)を介して
DRV11 (61)〜DRV1n (63)へ接続されて
いる。SW1(69−1),SW2(69−2)はそれ
ぞれ制御信号SCONT1,制御信号SCONT2 により、ON
/OFFの制御が行われる。
At the time of normal measurement, the measuring devices 74 and 7
Driver DRV1 for supplying pulse waveform to 5, 76
1 (61) to DRV1 n (63), and drivers DRV1 n + 1 (64), DRV which become redundant during normal measurement.
1 n + 2 (65). DRV1 n + 1 (6
4) DRV1 via switch SW1 (69-1)
1 (61) to DRV1 n (63) are connected to DRV1
n + 2 (65) is connected via a switch SW2 (69-2) DRV1 1 (61 ) ~DRV1 to n (63). SW1 (69-1) and SW2 (69-2) are turned on by the control signal S CONT1 and the control signal S CONT2 , respectively.
/ OFF control is performed.

【0066】デバイス測定時にはn本の信号を入力する
必要があり、これに対応してn本のドライバDRV11
(61)〜DRV1n (63)が必要となる。通常の状
態では、図15において、各々のドライバはそれぞれ切
り離された状態であり、それぞれ別個のパルス波形を測
定デバイス74,75,76に供給する。
At the time of device measurement, it is necessary to input n signals, and correspondingly, n drivers DRV1 1
(61) to DRV1 n (63) are required. In a normal state, in FIG. 15, each driver is in a disconnected state, and supplies a separate pulse waveform to the measuring device 74, 75, 76.

【0067】測定デバイス74,75,76に、図16
(c)に示す階段状波形を供給するには、制御信号S
CONT1 によりスイッチSW1(69−1)を切り替え
て、余剰となっているドライバDRV1n+1 (64)を
DRV11 (61)〜DRV1n(63)と接続させ
る。
The measuring devices 74, 75, 76
To supply the step-like waveform shown in FIG.
By switching the switch SW1 (69-1) by CONT1, it is connected to a driver has a surplus DRV1 n + 1 (64) the DRV1 1 (61) ~DRV1 n ( 63).

【0068】図16(a)に示すように、DRV1
1 (61)〜DRV1n (63)をVih/Vil=V
ih1/Vil1の振幅を持った波形を出力するものと
し、タイミングT0でHighからLowに切り替える
ものとする。DRV1n+1 (64)は図16(b)に示
すように、Vih/Vil=Vih2/Vil2の振幅
を持った波形を出力するものとし、タイミングT0に対
してWだけ遅らせてHighからLowに切り替えるも
のとする。ここでSW1(69−1)によりDRV11
(61)〜DRV1n (63)とDRV1n+1 (64)
が接続されていることから、測定デバイス74,75,
76には、図16(c)に示すようにDRV11 (6
1)〜DRV1n (63)の出力とDRV1n+1 (6
4)の出力の合成された波形が印加されることとなる。
As shown in FIG. 16A, DRV1
1 (61) to DRV1 n (63) are calculated as Vih / Vil = V
It is assumed that a waveform having an amplitude of ih1 / Vil1 is output, and that the waveform is switched from High to Low at timing T0. As shown in FIG. 16B, DRV1 n + 1 (64) outputs a waveform having an amplitude of Vih / Vil = Vih2 / Vil2, and delays from timing T0 by W to change from High to Low. Shall switch. Here, DRV1 1 is set by SW1 (69-1).
(61) to DRV1 n (63) and DRV1 n + 1 (64)
Are connected, the measuring devices 74, 75,
76, DRV1 1 (6) as shown in FIG.
1) to DRV1 n (63) and DRV1 n + 1 (6
The combined waveform of the output of 4) is applied.

【0069】測定デバイス74,75,76に、図17
(d)に示すグリッチ波形を供給するには、制御信号S
CONT1 により、スイッチSW1(69−1)を切り替
え、さらに、制御信号SCONT2 によりスイッチSW2
(69−2)を切り替えて余剰となっているドライバD
RV1n+1 (64)、DRV1n+2 (65)をDRV1
1(61)〜DRV1n (63)と接続させる。
The measuring devices 74, 75, 76
To supply the glitch waveform shown in (d), the control signal S
The switch SW1 (69-1) is switched by CONT1 , and the switch SW2 is further switched by the control signal S CONT2.
Driver D that has become redundant after switching (69-2)
RV1 n + 1 (64) and DRV1 n + 2 (65) are converted to DRV1
1 (61) to DRV1 n (63).

【0070】DRV11 (61)〜DRV1n (63)
は図17(a)に示すように、Vih/Vil=Vih
1/Vil1の振幅を持った波形を出力するものとし、
タイミングT0でHighからLowに切り替えるもの
とする。DRV1n+1 (64)は図17(b)に示すよ
うに、Vih/Vil=Vih2/Vil2の振幅を持
った波形を出力するものとし、タイミングT0に対して
W1だけ遅らせてLowからHighに切り替える。
DRV1 1 (61) to DRV1 n (63)
Is Vih / Vil = Vih, as shown in FIG.
A waveform having an amplitude of 1 / Vil1 is output,
It is assumed that switching from High to Low is performed at timing T0. As shown in FIG. 17 (b), DRV1 n + 1 (64) outputs a waveform having an amplitude of Vih / Vil = Vih2 / Vil2, and delays from timing T0 by W1 to change from low to high. Switch.

【0071】DRV1n+2 (65)は図17(c)に示
すように、Vih/Vil=Vih3/Vil3の振幅
を持った波形を出力するものとし、図17(d)に示す
ようにタイミングT0に対してW1+W2だけ遅らせて
HighからLowに切り替える。この時、DRV1
n+1 (64)も同時にHighからLowに切り替える
ものとする。
DRV1 n + 2 (65) outputs a waveform having an amplitude of Vih / Vil = Vih3 / Vil3 as shown in FIG. 17C, and the timing shown in FIG. 17D. Switching from High to Low is delayed by T1 + W2 with respect to T0. At this time, DRV1
It is assumed that n + 1 (64) is simultaneously switched from High to Low.

【0072】ここで、SW1(69−1)およびSW2
(69−2)によりDRV11 (61)〜DRV1
n (63)とDRV1n+1 (64),DRV1n+2 (6
5)が接続されていることから、I/Fボード70内の
測定デバイス74,75,76にはDRV11 〜DRV
n 出力とDRVn+1 出力、DRV1n+2 出力の合成さ
れた波形が同軸配線66:71,67:72,68:7
3を介して印加されることとなる。
Here, SW1 (69-1) and SW2
According to (69-2), DRV1 1 (61) to DRV1
n (63), DRV1 n + 1 (64), DRV1 n + 2 (6
5) that are connected, the measuring device 74, 75, 76 in the I / F board 70 DRV1 1 to DRV
The combined waveforms of the 1 n output, the DRV n + 1 output, and the DRV 1 n + 2 output are coaxial wirings 66:71, 67:72, 68: 7.
3 will be applied.

【0073】このように、第7実施例によれば、SW1
(69−1)を切り替えてDRV1 n+1 (64)をDR
V11 (61)〜DRV1n (63)と接続させた場
合、測定デバイス74,75,76に印加される波形
は、DRV11 (61)〜DRV1n (63)とDRV
n+1 (64)が合成され、図16(c)に示すような
階段状波形となる。すなわち、Vih=(Vih1*
+Vih2)/(x+1)、Vil=(Vil1* x+
Vil2)/(x+1)の振幅を持ち、更にDRV11
(61)〜DRV1n (63)のHighからLowへ
の切り替え点T0からWの時間はVn=(Vil1*
+Vih2)/(x+1)の電位を保持した階段状波形
を測定デバイス74,75,76に供給することができ
るようになる。
As described above, according to the seventh embodiment, SW1
(69-1) is switched to DRV1 n + 1DR of (64)
V11(61)-DRV1nPlace connected with (63)
The waveforms applied to the measuring devices 74, 75, 76
Is DRV11(61)-DRV1n(63) and DRV
1n + 1(64) is synthesized, as shown in FIG.
It becomes a step-like waveform. That is, Vih = (Vih1*x
+ Vih2) / (x + 1), Vil = (Vil1*x +
Vil2) / (x + 1) and DRV11
(61)-DRV1nFrom (63) High to Low
The time from switching point T0 to W is Vn = (Vil1*x
+ Vih2) / (x + 1) stepped waveform holding potential
Can be supplied to the measuring devices 74, 75, 76.
Become so.

【0074】SW1(69−1)およびSW2(69−
2)を切り替えてDRV1n+1 (64)とDRV
n+2 (65)をDRV11 (61)〜DRV1n (6
3)と接続させた場合、測定デバイス74,75,76
に印加される波形は、DRV11 (61)〜DRV1n
(63)とDRV1n+1 (64)とDRVn+2 (65)
が合成され、図17(d)に示すようなグリッチ波形と
なる。すなわち、Vih=(Vih1* x+Vil2+
Vih3)/(x+2)、Vil=(Vil1* x+V
il2+Vil3)/(x+2)の振幅を持ち、更にD
RV1(61)のHighからLowへの切り替え点T
0からW1の時間はVn1=(Vil1* x+Vil2
+Vih3)/(x+2)の電位を保持し、T0からW
1+W2の時間はVn2=(Vil1* x+Vil2+
Vih3)/(x+2)の電位を保持したグリッチ波形
を測定デバイス74,75,76に供給することができ
るようになる。
SW1 (69-1) and SW2 (69-
2) Switch to DRV1 n + 1 (64) and DRV
n + 2 (65) is converted from DRV1 1 (61) to DRV1 n (6
When connected to 3), the measuring devices 74, 75, 76
Are applied to DRV1 1 (61) to DRV1 n
(63) and DRV1 n + 1 (64) and DRV n + 2 (65)
Are combined to form a glitch waveform as shown in FIG. That is, Vih = (Vih1 * x + Vil2 +
Vih3) / (x + 2), Vil = (Vil1 * x + V
il2 + Vil3) / (x + 2), and D
RV1 (61) switching point T from High to Low
The time from 0 to W1 is Vn1 = (Vil1 * x + Vil2)
+ Vih3) / (x + 2), and from T0 to W
The time of 1 + W2 is Vn2 = (Vil1 * x + Vil2 +
A glitch waveform holding the potential of (Vih3) / (x + 2) can be supplied to the measuring devices 74, 75, and 76.

【0075】これにより、I/Fボード70の配線を変
更することなく、実使用状態を考慮した測定デバイス7
4,75,76の評価が可能となる。
As a result, the measuring device 7 in consideration of the actual use state can be used without changing the wiring of the I / F board 70.
4,75,76 evaluations are possible.

【0076】また、上記した第1実施例、第2実施例、
第6実施例の場合は、ノイズを乗せようとするドライバ
本数に対して、階段状波形の場合で2倍、グリッチ波形
の場合で3倍のドライバ本数が必要となるため、量産選
別時に同時測定をする場合は通常状態よりも測定個数が
減少する。これに対して、本実施例の場合は、余剰とな
っているドライバ1〜2本でn本のドライバにノイズを
乗せることができるため、同時測定個数を減らさずに、
実使用状態を考慮した測定デバイスの選別が可能とな
る。
The first embodiment, the second embodiment,
In the case of the sixth embodiment, the number of drivers required to add noise is twice as large in the case of a staircase waveform and three times as large in the case of a glitch waveform. When the measurement is performed, the number of measurements is smaller than in the normal state. On the other hand, in the case of the present embodiment, noise can be added to n drivers by using one or two surplus drivers, so that the number of simultaneous measurements is not reduced,
The selection of the measuring device in consideration of the actual use state becomes possible.

【0077】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
Note that the present invention is not limited to the above-described embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0078】[0078]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
As described above, according to the present invention, the following effects can be obtained.

【0079】(A)ノイズ波形を伴うドライバ入力が可
能になり、実使用状態を考慮した半導体試験を行うこと
ができる。
(A) A driver input accompanied by a noise waveform can be performed, and a semiconductor test can be performed in consideration of an actual use state.

【0080】特に、階段状波形又はグリッチ波形を半導
体試験のためにの印加電圧として供給することができ
る。
In particular, a step-like waveform or a glitch waveform can be supplied as an applied voltage for a semiconductor test.

【0081】(B)I/Fボードの配線を変更すること
なく、実使用状態を考慮した半導体装置の試験が可能と
なる。
(B) The semiconductor device can be tested in consideration of the actual use state without changing the wiring of the I / F board.

【0082】(C)ノイズを乗せようとするドライバ本
数に対して、階段状波形の場合で2倍、グリッチ波形の
場合で3倍のドライバ本数が必要となるため、量産選別
時に同時測定をする場合は通常状態よりも測定個数が減
少するが、本発明の場合は、余剰となっているドライバ
1〜2本でn本のドライバにノイズを乗せることができ
るため、同時測定個数を減らさずに、実使用状態を考慮
した半導体装置の選別が可能となる。
(C) The number of drivers required to add noise is twice as large in the case of a staircase waveform and three times as many in the case of a glitch waveform. Therefore, simultaneous measurement is performed during mass production sorting. In this case, the number of measurements is smaller than in the normal state. However, in the case of the present invention, noise can be added to n drivers with one or two surplus drivers. In addition, it is possible to select a semiconductor device in consideration of an actual use state.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】本発明の第1実施例を示す回路による階段状波
形を出力させる説明図である。
FIG. 2 is an explanatory diagram for outputting a step-like waveform by a circuit according to the first embodiment of the present invention.

【図3】本発明の第2実施例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the present invention.

【図4】本発明の第2実施例を示す回路によるグリッチ
状波形を出力させる説明図である。
FIG. 4 is an explanatory diagram for outputting a glitch-like waveform by a circuit according to a second embodiment of the present invention.

【図5】本発明の第3実施例を示す回路図である。FIG. 5 is a circuit diagram showing a third embodiment of the present invention.

【図6】本発明の第3実施例を示す回路による階段状波
形を出力させる説明図である。
FIG. 6 is an explanatory diagram for outputting a step-like waveform by a circuit according to a third embodiment of the present invention.

【図7】本発明の第4実施例を示す回路図である。FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention.

【図8】本発明の第4実施例を示す回路によるグリッチ
状波形を出力させる説明図である。
FIG. 8 is an explanatory diagram for outputting a glitch-like waveform by a circuit according to a fourth embodiment of the present invention.

【図9】本発明の第5実施例を示す回路図である。FIG. 9 is a circuit diagram showing a fifth embodiment of the present invention.

【図10】本発明の第5実施例を示す回路による階段状
波形を出力させる説明図である。
FIG. 10 is an explanatory diagram for outputting a step-like waveform by a circuit according to a fifth embodiment of the present invention.

【図11】本発明の第5実施例を示す回路によるグリッ
チ波形を出力させる説明図である。
FIG. 11 is an explanatory diagram for outputting a glitch waveform by a circuit according to a fifth embodiment of the present invention.

【図12】本発明の第6実施例を示す回路図である。FIG. 12 is a circuit diagram showing a sixth embodiment of the present invention.

【図13】本発明の第6実施例を示す回路による階段状
波形を出力させる説明図である。
FIG. 13 is an explanatory diagram for outputting a step-like waveform by a circuit according to a sixth embodiment of the present invention.

【図14】本発明の第6実施例を示す回路によるグリッ
チ波形を出力させる説明図である。
FIG. 14 is an explanatory diagram for outputting a glitch waveform by a circuit according to a sixth embodiment of the present invention.

【図15】本発明の第7実施例を示す回路図である。FIG. 15 is a circuit diagram showing a seventh embodiment of the present invention.

【図16】本発明の第7実施例を示す回路による階段状
波形を出力させる説明図である。
FIG. 16 is an explanatory diagram for outputting a step-like waveform by a circuit according to a seventh embodiment of the present invention.

【図17】本発明の第7実施例を示す回路によるグリッ
チ波形を出力させる説明図である。
FIG. 17 is an explanatory diagram for outputting a glitch waveform by a circuit according to the seventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11,21,31,41,51 DRV1 2,12,52 DRV2 3,4,14,15,16,25,36,47,58,
66,67,68,71,72,73 同軸配線 5,17,26,37,48,57,70 I/Fボ
ード 6,18,27,38,49,59,74,75,76
測定デバイス 13,53 DRV3 22,32,42 DRV1′ 23,34,44 ノイズ発生回路 24,35,45,54,69−1 スイッチSW1 33,43 DRV1″ 46,55,69−2 スイッチSW2 56 スイッチSW3 61 DRV11 62 DRV12 63 DRV1n 64 DRV1n+1 65 DRV1n+2
1,11,21,31,41,51 DRV1 2,12,52 DRV2 3,4,14,15,16,25,36,47,58,
66, 67, 68, 71, 72, 73 Coaxial wiring 5, 17, 26, 37, 48, 57, 70 I / F board 6, 18, 27, 38, 49, 59, 74, 75, 76
Measurement device 13,53 DRV3 22,32,42 DRV1'23,34,44 Noise generation circuit 24,35,45,54,69-1 Switch SW1 33,43 DRV1 ″ 46,55,69-2 Switch SW2 56 Switch SW3 61 DRV1 1 62 DRV1 2 63 DRV1 n 64 DRV1 n + 1 65 DRV1 n + 2

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 俊明 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 片倉 茂 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 中村 ▲吉▼見 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 2G032 AB07 AE06 AE07 AG01  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Toshiaki Kato 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (72) Inventor Shigeru Katakura 1-7-112 Toranomon, Minato-ku, Tokyo Inside Electric Industry Co., Ltd. (72) Inventor Nakamura Yoshiyoshi F 7-term, 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. F-term (reference) 2G032 AB07 AE06 AE07 AG01

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ドライバ出力2本を同軸配線で1点に接
続することにより、階段状波形を測定デバイスに供給す
ることを特徴とする半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法。
1. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, wherein a stepwise waveform is supplied to a measuring device by connecting two driver outputs to a single point by coaxial wiring.
【請求項2】 ドライバ出力3本を同軸配線で1点に接
続することにより、グリッチ波形を測定デバイスに供給
することを特徴とする半導体試験装置のノイズ波形を伴
うドライバ入力発生方法。
2. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, wherein a glitch waveform is supplied to a measuring device by connecting three driver outputs to a single point by coaxial wiring.
【請求項3】 ドライバにノイズ発生回路を設けること
により、階段状波形を測定デバイスに供給することを特
徴とする半導体試験装置のノイズ波形を伴うドライバ入
力発生方法。
3. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, wherein a noise generating circuit is provided in the driver to supply a step-like waveform to a measuring device.
【請求項4】 ドライバにノイズ発生回路を設けること
により、グリッチ波形を測定デバイスに供給することを
特徴とする半導体試験装置のノイズ波形を伴うドライバ
入力発生方法。
4. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, wherein a glitch waveform is supplied to a measuring device by providing a noise generating circuit in the driver.
【請求項5】 ドライバにノイズ発生回路を設けること
により、階段状波形またはグリッチ波形を測定デバイス
に供給することを特徴とする半導体試験装置のノイズ波
形を伴うドライバ入力発生方法。
5. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, wherein a noise generating circuit is provided in the driver to supply a staircase waveform or a glitch waveform to a measuring device.
【請求項6】 ドライバに他のドライバと接続させるた
めのスイッチを設け、階段状波形またはグリッチ波形を
測定デバイスに供給することを特徴とする半導体試験装
置のノイズ波形を伴うドライバ入力発生方法。
6. A method for generating a driver input with a noise waveform in a semiconductor test apparatus, comprising: providing a switch for connecting a driver to another driver; and supplying a stepped waveform or a glitch waveform to a measurement device.
【請求項7】 ドライバに他の全てのドライバと接続さ
せるためのスイッチを設け、同時測定個数を減らさずに
階段状波形またはグリッチ波形を測定デバイスに供給す
ることを特徴とする半導体試験装置のノイズ波形を伴う
ドライバ入力発生方法。
7. A noise of a semiconductor test apparatus, wherein a driver is provided with a switch for connecting to all other drivers, and a step-like waveform or a glitch waveform is supplied to a measurement device without reducing the number of simultaneous measurements. Driver input generation method with waveform.
JP2000202269A 2000-07-04 2000-07-04 Noise-waveform-accompanied driver input generating method for semiconductor testing device Pending JP2002022798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000202269A JP2002022798A (en) 2000-07-04 2000-07-04 Noise-waveform-accompanied driver input generating method for semiconductor testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000202269A JP2002022798A (en) 2000-07-04 2000-07-04 Noise-waveform-accompanied driver input generating method for semiconductor testing device

Publications (1)

Publication Number Publication Date
JP2002022798A true JP2002022798A (en) 2002-01-23

Family

ID=18699815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000202269A Pending JP2002022798A (en) 2000-07-04 2000-07-04 Noise-waveform-accompanied driver input generating method for semiconductor testing device

Country Status (1)

Country Link
JP (1) JP2002022798A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360992B2 (en) 2015-08-18 2019-07-23 Samsung Electronics Co., Ltd. Test devices and test systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360992B2 (en) 2015-08-18 2019-07-23 Samsung Electronics Co., Ltd. Test devices and test systems

Similar Documents

Publication Publication Date Title
JP2004198191A (en) Interface circuit
JP5066076B2 (en) Test equipment and performance board
JPWO2007018020A1 (en) Semiconductor test equipment
US7373566B2 (en) Semiconductor device for accurate measurement of time parameters in operation
JP2608167B2 (en) IC tester
JP2002022798A (en) Noise-waveform-accompanied driver input generating method for semiconductor testing device
JPH07270492A (en) Semiconductor integrated circuit device
US6064242A (en) I/O pin electronics circuit having a pair of drivers
JP4119015B2 (en) Semiconductor test equipment
JPH0829488A (en) I/o pin electronics circuit
JP2001074805A (en) Test board for ic tester
JP2000035461A (en) Semiconductor testing device
JP5232729B2 (en) Output device and test device
JPH0675015A (en) Ac measuring voltage applying circuit synchronized with pattern signal generator
JP4729212B2 (en) Semiconductor test equipment
JP2009236516A (en) Semiconductor testing apparatus having timing calibration function
JP3069853U (en) Semiconductor test equipment
JP2000292504A (en) Lsi tester
JPH0980118A (en) Ic tester
JPH11125660A (en) Timing generator for semiconductor test device
JP4173229B2 (en) IC test equipment
KR20240003896A (en) Semiconductor test apparatus with improved edge output structure of timing generator
KR20010048756A (en) Boundary scan test circuit of semiconductor device
JP2004020408A (en) Testing device for semiconductor
JP2002131394A (en) Test waveform generator for semiconductor testing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629