JP2002016335A - Metal foil-clad laminated board containing internal layer circuit, printed wiring board, and its manufacturing method - Google Patents

Metal foil-clad laminated board containing internal layer circuit, printed wiring board, and its manufacturing method

Info

Publication number
JP2002016335A
JP2002016335A JP2000340995A JP2000340995A JP2002016335A JP 2002016335 A JP2002016335 A JP 2002016335A JP 2000340995 A JP2000340995 A JP 2000340995A JP 2000340995 A JP2000340995 A JP 2000340995A JP 2002016335 A JP2002016335 A JP 2002016335A
Authority
JP
Japan
Prior art keywords
metal foil
layer circuit
inner layer
test pattern
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000340995A
Other languages
Japanese (ja)
Other versions
JP3414379B2 (en
Inventor
Yukio Matsushita
幸生 松下
Toshiyuki Akamatsu
資幸 赤松
Tokio Yoshimitsu
時夫 吉光
Kanji Kurata
敢司 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000340995A priority Critical patent/JP3414379B2/en
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to PCT/JP2001/002571 priority patent/WO2001082665A1/en
Priority to TW090107337A priority patent/TW566068B/en
Priority to EP01917549A priority patent/EP1278407A4/en
Priority to US10/018,858 priority patent/US20020158639A1/en
Priority to CN01801065A priority patent/CN1366798A/en
Priority to AU44589/01A priority patent/AU4458901A/en
Priority to KR1020017016039A priority patent/KR20020021124A/en
Publication of JP2002016335A publication Critical patent/JP2002016335A/en
Application granted granted Critical
Publication of JP3414379B2 publication Critical patent/JP3414379B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an metal foil clad laminated board containing an internal layer circuit that can inspect the impedance value of the internal layer circuit during the manufacture of a printed wiring board, can reduce the manufacturing costs of the printed wiring board, and at the same time can shorten the manufacturing period of the printed wiring board. SOLUTION: In this metal foil clad laminated sheet containing the internal layer circuit, metal foil 21 is laminated at one side or both sides of a core part 2 having an internal layer circuit 1 via an insulating layer 20. In this case, a test pattern 3 for impedance measurement is formed in the same layer as the internal layer circuit 1, and at the same time at least one end of the test pattern 3 is exposed on an end face 16 at the core 2. A probe 31 of an impedance measuring instrument is brought closer from the side for bringing the probe 31 into contact with the test pattern 3 easily.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波用の多層プ
リント配線板に加工するなどして用いられる内層回路入
り金属箔張り積層板及びこれを用いたプリント配線板及
びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal foil-clad laminate having an inner layer circuit used for processing into a high-frequency multilayer printed wiring board, a printed wiring board using the same, and a method of manufacturing the same. .

【0002】[0002]

【従来の技術】電子機器等に用いられる回路板は、回路
板に設けた回路(回路パターン)とその回路を伝送する
信号とのインピーダンス整合をとることが行なわれてお
り、特に、回路が高周波の信号(高速信号)を伝送する
ための信号回路(信号パターン)である場合はインピー
ダンス整合が重要である。従って、回路板の信号回路は
そこを伝送する信号とインピーダンス整合がとれるよう
に設計されており、また、回路板の信号回路はそのイン
ピーダンス値が設計値から一定の許容範囲内に収まって
いるか否かが検査されて製品化されている。そして、信
号回路のインピーダンス値が設計値から一定の許容範囲
外に外れる回路板は不良品として破棄されている。
2. Description of the Related Art A circuit board used for an electronic device or the like is designed to match impedance between a circuit (circuit pattern) provided on the circuit board and a signal transmitted through the circuit. In the case of a signal circuit (signal pattern) for transmitting the signal (high-speed signal), impedance matching is important. Therefore, the signal circuit of the circuit board is designed so that impedance matching can be achieved with the signal transmitted therethrough, and the signal circuit of the circuit board determines whether the impedance value is within a certain allowable range from the design value. Has been inspected and commercialized. Then, a circuit board whose impedance value of the signal circuit is out of a predetermined allowable range from a design value is discarded as a defective product.

【0003】多層プリント配線板などのプリント配線板
を上記のような回路板として使用する場合は、インピー
ダンス整合が必要な信号回路は内層と外層に存在し、こ
れら内層回路(内層パターン)と外層回路(外層パター
ン)の両方に上記と同様の検査が行なわれているが、プ
リント配線板の内層回路のインピーダンス値が設計値か
ら一定の許容範囲内に収まっているか否かを検査する方
法としては、内層回路の信号回路のインピーダンス値を
直接測定する方法と、内層回路の信号回路とは別のテス
トパターンを設けてそのインピーダンス値を測定する方
法とがある。テストパターンはプリント配線板の製品と
なる部分であって内層回路の無い空き部分に設ける場合
と、プリント配線板の製品とならない部分(所謂、捨て
基板部分)に設ける場合とがあり、テストパターンのイ
ンピーダンス値も所定の一定の値となるように設計され
ている。そして、テストパターンのインピーダンス値を
測定し、テストパターンのインピーダンス値が設計値か
ら一定の許容範囲から外れるプリント配線板は、内層回
路の信号回路のインピーダンス値も設計値から一定の許
容範囲外に外れるものと見なし、不良品として破棄する
ようにしている。
When a printed wiring board such as a multilayer printed wiring board is used as a circuit board as described above, signal circuits requiring impedance matching exist in an inner layer and an outer layer, and the inner circuit (inner pattern) and the outer circuit are used. (Outer layer pattern) is subjected to the same inspection as described above. However, as a method for inspecting whether or not the impedance value of the inner layer circuit of the printed wiring board is within a certain allowable range from the design value, There are a method of directly measuring the impedance value of the signal circuit of the inner layer circuit, and a method of providing a test pattern different from the signal circuit of the inner layer circuit and measuring the impedance value. The test pattern may be provided in a portion of the printed wiring board that is to be a product and has no inner layer circuit, or may be provided in a portion of the printed wiring board that is not to be a product (a so-called discard substrate portion). The impedance value is also designed to be a predetermined constant value. Then, the impedance value of the test pattern is measured, and for a printed wiring board in which the impedance value of the test pattern deviates from the design value by a certain tolerance, the impedance value of the signal circuit of the inner layer circuit also deviates from the design value by a certain tolerance. And discard it as a defective product.

【0004】プリント配線板は例えばサブトラクティブ
法などで製造される。すなわち、まず、内層回路やテス
トパターンとなる複数の回路を内部及び表面に設けたコ
ア材の外側(表面)にプリプレグを重ね合わせると共に
このプリプレグの外側(表面)に金属箔を重ね合わせ
る。次に、コア材とプリプレグと金属箔を重ね合わせた
ものを加熱加圧(積層プレス成形)することによって、
プリプレグを硬化させて絶縁層(誘電体層)を形成する
と共にプリプレグの硬化によりコア材と絶縁層と金属箔
を接着して一体化する。このようにして最外層に金属箔
を有し内部に内層回路を有する内層回路入り金属箔張り
積層板を形成する。次に、内層回路入り金属箔張り積層
板に穴あけ加工を施してスルーホールやヴィアホールを
形成した後、メッキ加工を施してスルーホールメッキや
ヴィアホールメッキを形成し、次に、最外層の金属箔に
エッチング等の回路形成加工を施して外層回路を形成す
る。このようにして外層回路と複数の内層回路が絶縁層
を介して積層されたプリント配線板を形成することがで
きる。尚、内層回路のインピーダンス値が設計値から一
定の許容範囲外に外れる原因としては、内層回路のパタ
ーン形成時にエッチングしすぎたり(オーバーエッチン
グ)、積層時の樹脂の流れ不良等で内層回路の間や内層
回路と外層回路の間に形成される絶縁層の厚みが不均一
となったりすることが考えられる。
A printed wiring board is manufactured by, for example, a subtractive method. That is, first, a prepreg is superposed on the outside (surface) of a core material provided inside and on the surface with a plurality of circuits serving as an inner layer circuit and a test pattern, and a metal foil is superimposed on the outside (surface) of the prepreg. Next, the core material, the prepreg, and the metal foil are stacked and heated and pressed (laminated press molding),
The prepreg is cured to form an insulating layer (dielectric layer), and the core material, the insulating layer and the metal foil are bonded and integrated by curing the prepreg. In this way, a metal foil-clad laminate having an inner layer circuit having a metal foil in the outermost layer and an inner layer circuit therein is formed. Next, after making a hole in the metal foil-clad laminate containing the inner layer circuit to form through holes and via holes, plating is applied to form through hole plating and via hole plating, and then the outermost metal layer The foil is subjected to a circuit forming process such as etching to form an outer layer circuit. In this way, a printed wiring board in which the outer layer circuit and the plurality of inner layer circuits are stacked via the insulating layer can be formed. The cause of the impedance value of the inner layer circuit being out of a predetermined allowable range from the design value may be excessive etching during pattern formation of the inner layer circuit (over-etching), defective flow of resin at the time of lamination, or the like. Also, it is conceivable that the thickness of the insulating layer formed between the inner layer circuit and the outer layer circuit becomes uneven.

【0005】上記のように、プリント配線板の内層回路
のインピーダンス値が設計値から一定の許容範囲内に収
まっているか否かを検査する方法としては二種類ある
が、いずれの場合も外層回路を形成した後にしかこの検
査を行なうことができないものであった。すなわち、図
7に示すように、電源グランド回路11とインピーダン
ス値の測定の対象となる内層回路あるいはテストパター
ン3と電気的に接続されるスルーホールメッキ44やヴ
ィアホールメッキ41を形成した後、スルーホールメッ
キ44やヴィアホールメッキ41と接続される測定用端
子部(パッド部)42を外層回路とともに多層プリント
配線板の表面に形成し、この後、プリント配線板の外部
(上部)から測定用端子部42にインピーダンス値を測
定するための測定機器のプローブ31をほぼ垂直に接触
させることによって、内層回路の検査を行なうようにし
ていた。
As described above, there are two methods for checking whether or not the impedance value of the inner layer circuit of the printed wiring board is within a certain allowable range from the design value. This inspection can only be performed after formation. That is, as shown in FIG. 7, after forming the power ground circuit 11 and the through-hole plating 44 or the via-hole plating 41 electrically connected to the inner layer circuit or the test pattern 3 whose impedance value is to be measured, A measuring terminal portion (pad portion) 42 connected to the hole plating 44 and the via hole plating 41 is formed on the surface of the multilayer printed wiring board together with the outer layer circuit, and thereafter, the measuring terminals are externally (upper) of the printed wiring board. The inner layer circuit is inspected by bringing the probe 31 of the measuring device for measuring the impedance value into contact with the portion 42 almost vertically.

【0006】[0006]

【発明が解決しようとする課題】しかし上記の従来例で
は、内層回路入り金属箔張り積層板に外層回路を形成し
た後、内層回路のインピーダンス値が設計値から一定の
許容範囲内に収まっているか否かを検査するようにして
いるので、内層回路のインピーダンス値が設計値から一
定の許容範囲外に外れている内層回路入り金属箔張り積
層板にも外層回路を形成しなければならず、外層回路を
形成した付加価値の高い状態でプリント配線板が不良品
として破棄されることになって無駄が多く、また、プリ
ント配線板の製造数が安定しないものであった。従っ
て、プリント配線板の製造コストが高くなり、また、製
造期間も長期化するという問題があった。
However, in the above conventional example, after the outer layer circuit is formed on the metal foil-clad laminate containing the inner layer circuit, whether the impedance value of the inner layer circuit falls within a certain allowable range from the design value. In order to check whether or not the outer layer circuit must be formed on the metal foil-clad laminate with the inner layer circuit where the impedance value of the inner layer circuit is out of a certain allowable range from the design value, The printed wiring board is discarded as a defective product in a state of high added value in which the circuit is formed, which is wasteful, and the number of printed wiring boards manufactured is not stable. Therefore, there is a problem that the manufacturing cost of the printed wiring board is increased and the manufacturing period is lengthened.

【0007】本発明は上記の点に鑑みてなされたもので
あり、プリント配線板の製造途中で内層回路のインピー
ダンス値の検査を行なうことができ、プリント配線板の
製造コストを削減することができると共にプリント配線
板の製造期間を短縮することができる内層回路入り金属
箔張り積層板、及びこの内層回路入り金属箔張り積層板
を用いて形成されるプリント配線板及びその製造方法を
提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and can inspect the impedance value of an inner layer circuit during the manufacture of a printed wiring board, and can reduce the manufacturing cost of the printed wiring board. It is also an object of the present invention to provide a metal foil-clad laminate with an inner layer circuit capable of shortening the manufacturing period of a printed wiring board, a printed wiring board formed using this metal foil-clad laminate with an inner layer circuit, and a method of manufacturing the same. It is the purpose.

【0008】[0008]

【課題を解決するための手段】本発明の請求項1に係る
内層回路入り金属箔張り積層板は、内層回路1を有する
コア部2の片側または両側に絶縁層20を介して金属箔
21が積層された内層回路入り金属箔張り積層板におい
て、内層回路1と同じ層にインピーダンス測定用のテス
トパターン3を形成すると共にテストパターン3の少な
くとも一端をコア部2の端面16に露出して成ることを
特徴とするものである。
According to a first aspect of the present invention, there is provided a metal foil-clad laminate having an inner layer circuit, wherein a metal foil 21 is provided on one or both sides of a core portion 2 having an inner layer circuit 1 via an insulating layer 20. In the laminated metal foil-clad laminate with an inner layer circuit, a test pattern 3 for impedance measurement is formed on the same layer as the inner layer circuit 1 and at least one end of the test pattern 3 is exposed to an end face 16 of the core portion 2. It is characterized by the following.

【0009】また、本発明の請求項2に係る内層回路入
り金属箔張り積層板は、請求項1の構成に加えて、テス
トパターン3を内層回路1の外周に沿って形成して成る
ことを特徴とするものである。
A metal foil-clad laminate with an inner layer circuit according to a second aspect of the present invention is characterized in that, in addition to the configuration of the first aspect, a test pattern 3 is formed along the outer periphery of the inner layer circuit 1. It is a feature.

【0010】また、本発明の請求項3に係る内層回路入
り金属箔張り積層板は、請求項1又は2の構成に加え
て、テストパターン3を所定の回路抵抗値で形成して成
ることを特徴とするものである。
A metal foil-clad laminate with an inner layer circuit according to a third aspect of the present invention is the same as the first or second aspect, except that the test pattern 3 is formed with a predetermined circuit resistance value. It is a feature.

【0011】また、本発明の請求項4に係る内層回路入
り金属箔張り積層板は、請求項1乃至3のいずれかの構
成に加えて、テストパターン3のインピーダンス値を測
定する際に電圧の基準となる基準回路4をコア部2の端
面16に露出して成ることを特徴とするものである。
According to a fourth aspect of the present invention, there is provided a metal foil-clad laminate with an inner circuit according to any one of the first to third aspects. The reference circuit 4 serving as a reference is exposed on the end face 16 of the core portion 2.

【0012】また、本発明の請求項5に係る内層回路入
り金属箔張り積層板は、請求項4の構成に加えて、コア
部2の端面16に露出したテストパターン3の端部の近
辺において、基準回路4に切欠部5を形成して成ること
を特徴とするものである。
According to a fifth aspect of the present invention, there is provided a metal foil-clad laminate with an inner layer circuit according to the fourth aspect of the present invention. , A notch 5 is formed in the reference circuit 4.

【0013】また、本発明の請求項6に係る内層回路入
り金属箔張り積層板は、請求項1乃至5のいずれかの構
成に加えて、テストパターン3のインピーダンス値が設
計値から一定の許容範囲内に収っているかが確認されて
いることを特徴とするものである。
According to a sixth aspect of the present invention, there is provided a metal foil-clad laminate with an inner layer circuit according to any one of the first to fifth aspects, wherein the impedance value of the test pattern 3 is a certain allowable value from a design value. It is characterized in that it is confirmed that it is within the range.

【0014】本発明の請求項7に係るプリント配線板
は、請求項1乃至6のいずれかに記載の内層回路入り金
属箔張り積層板の金属箔21から外層の回路8を形成し
て成ることを特徴とするものである。
A printed wiring board according to a seventh aspect of the present invention is formed by forming an outer layer circuit 8 from the metal foil 21 of the metal foil-clad laminate containing the inner layer circuit according to any one of the first to sixth aspects. It is characterized by the following.

【0015】本発明の請求項8に係るプリント配線板の
製造方法は、請求項1乃至6のいずれかに記載の内層回
路入り金属箔張り積層板のテストパターン3の露出する
端部にプローブ31を接触させることによって、テスト
パターン3のインピーダンス値を測定し、テストパター
ン3のインピーダンス値が設計値から一定の許容範囲内
に収っている内層回路入り金属箔張り積層板の金属箔2
1から外層の回路8を形成することを特徴とするもので
ある。
According to a method of manufacturing a printed wiring board according to claim 8 of the present invention, a probe 31 is provided on an exposed end of the test pattern 3 of the metal foil-clad laminate having an inner layer circuit according to any one of claims 1 to 6. , The impedance value of the test pattern 3 is measured, and the metal foil 2 of the metal foil-clad laminate with the inner layer circuit in which the impedance value of the test pattern 3 is within a certain allowable range from the design value.
It is characterized in that a circuit 8 of an outer layer is formed from No. 1.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。
Embodiments of the present invention will be described below.

【0017】本発明のコア部2は内部と表面の一方ある
いは両方に内層回路(内層パターン)1を有して形成さ
れるものである。内層回路1は信号を伝送するための信
号回路(信号パターン)10と、電源供給路あるいはグ
ランドとなる電源グランド回路(電源グランドパター
ン)11で構成されており、電源グランド回路11は後
述のテストパターン3のインピーダンス値の測定の際に
電圧の基準となる基準回路4になるものである。また、
コア部2にはテストパターン3が設けられている。テス
トパターン3は信号回路10のインピーダンス値が設計
値から一定の許容範囲内に収まっているか否かを検査す
るために、インピーダンス値が測定される回路であっ
て、検査の対象となる信号回路10と同じ層に設けられ
ている。従って、検査の対象となる信号回路10が複数
層に形成されている場合は、テストパターン3も検査の
対象となる信号回路10にそれぞれ対応させて複数層に
形成されることになる。
The core portion 2 of the present invention is formed to have an inner layer circuit (inner layer pattern) 1 on one or both of the inside and the surface. The inner layer circuit 1 includes a signal circuit (signal pattern) 10 for transmitting a signal and a power ground circuit (power ground pattern) 11 serving as a power supply path or a ground. The reference circuit 3 serves as a voltage reference when the impedance value of the reference numeral 3 is measured. Also,
The core part 2 is provided with a test pattern 3. The test pattern 3 is a circuit whose impedance value is measured in order to inspect whether or not the impedance value of the signal circuit 10 is within a certain allowable range from the design value. Are provided in the same layer. Therefore, when the signal circuit 10 to be inspected is formed in a plurality of layers, the test patterns 3 are also formed in a plurality of layers corresponding to the signal circuits 10 to be inspected, respectively.

【0018】コア部2は従来から多層プリント配線板の
製造において内層材やコア材などと称して用いられてい
る回路基板(多層プリント配線板)をそのまま使用する
ことができる。また、コア部2を形成するにあたって
は、例えば、以下のようなサブトラクティブ法を採用す
ることができるが、これに限らず、従来からある他の多
層プリント配線板の製造方法を採用しても良い。
As the core 2, a circuit board (multilayer printed wiring board) conventionally used as an inner layer material or a core material in the production of a multilayer printed wiring board can be used as it is. Further, in forming the core portion 2, for example, the following subtractive method can be adopted, but the present invention is not limited to this, and another conventional method for manufacturing a multilayer printed wiring board may be adopted. good.

【0019】表面の一層のみに内層回路(内層回路1と
なるべき回路)1及びテストパターン3を有するコア部
2を形成するにあたっては、例えば、次のようにするこ
とができる。まず、プリプレグの片面あるいは両面に金
属箔を重ね合わせ、次に、プリプレグと金属箔を重ね合
わせたものを加熱加圧してプリプレグを硬化させて絶縁
層20を形成すると共にプリプレグの硬化により絶縁層
20と金属箔を一体化することによって、片面あるいは
両面金属箔張り積層板を形成する。プリプレグの樹脂と
しては、例えば、エポキシ樹脂やフェノール樹脂などの
従来からプリプレグの製造に用いられている任意の樹脂
を用いることができる。また、プリプレグの基材として
は、例えば、ガラス織布やガラス不織布や紙などの従来
からプリプレグの製造に用いられている任意の基材を用
いることができる。さらに、金属箔としては銅箔など従
来から金属箔張り積層板の製造に用いられている任意の
金属箔を用いることができる。
In forming the core portion 2 having the inner layer circuit (circuit to be the inner layer circuit 1) 1 and the test pattern 3 on only one surface, for example, the following can be performed. First, a metal foil is overlapped on one or both sides of the prepreg, and then the prepreg and the metal foil are stacked and heated and pressurized to cure the prepreg, thereby forming the insulating layer 20 and curing the insulating layer 20 by curing the prepreg. And the metal foil are integrated to form a single-sided or double-sided metal foil-clad laminate. As the resin of the prepreg, for example, any resin conventionally used in the production of prepreg, such as an epoxy resin or a phenol resin, can be used. Further, as the base material of the prepreg, for example, any base material conventionally used in the production of prepreg, such as glass woven fabric, glass nonwoven fabric, and paper, can be used. Furthermore, as the metal foil, any metal foil conventionally used for manufacturing a metal foil-clad laminate such as a copper foil can be used.

【0020】次に、金属箔張り積層板の金属箔に回路形
成工程を施して内層回路1とテストパターン3を形成す
る。回路形成工程は従来から行なわれている方法を用い
ることができる。例えば、まず、金属箔の表面にレジス
トフィルムを全面に亘って配置すると共にレジストフィ
ルムの表面に所望の回路パターンが形成されたマスクを
配置する。次に、マスクを介してレジストフィルムを露
光して光が照射された部分を硬化させる。次に、マスク
を外した後、レジストフィルムの未硬化部分を除去す
る。次に、レジストフィルムの硬化部分で覆われていな
い金属箔をエッチングで除去する。この後、レジストフ
ィルムを剥離除去することによって、絶縁層20に残存
する金属箔で内層回路1とテストパターン3を形成する
ことができる。この後、必要に応じて内層回路1同士を
スルーホールメッキ等で電気的に接続することによっ
て、表面の一層のみに内層回路1及びテストパターン3
を有するコア部2を形成することができる。
Next, an inner layer circuit 1 and a test pattern 3 are formed by performing a circuit forming step on the metal foil of the metal foil-clad laminate. The circuit forming step can use a conventional method. For example, first, a resist film is disposed over the entire surface of a metal foil, and a mask on which a desired circuit pattern is formed is disposed on the surface of the resist film. Next, the resist film is exposed through a mask to cure the light-irradiated portion. Next, after removing the mask, the uncured portion of the resist film is removed. Next, the metal foil not covered with the cured portion of the resist film is removed by etching. Thereafter, by peeling off the resist film, the inner layer circuit 1 and the test pattern 3 can be formed with the metal foil remaining on the insulating layer 20. Thereafter, if necessary, the inner layer circuits 1 are electrically connected to each other by through-hole plating or the like, so that the inner layer circuits 1 and the test patterns 3 are formed only on one surface.
Can be formed.

【0021】また、内部と表面の二層に内層回路1及び
テストパターン3を有するコア部2を形成するにあたっ
ては、例えば、次のようにすることができる。まず、上
記と同様にして表面の一層のみに内層回路1を有するコ
ア部2を形成した後、このコア部2の表面にプリプレグ
を重ね合わせると共にこのプリプレグの表面に金属箔を
重ね合わせる。この時、プリプレグを重ね合わせる代わ
りに、樹脂を塗布しても良い。次に、コア部2とプリプ
レグと金属箔を重ね合わせたものを加熱加圧してプリプ
レグを硬化させて絶縁層20を形成すると共にプリプレ
グの硬化によりコア部2と絶縁層20と金属箔を一体化
して積層する。次に、金属箔に上記と同様の回路形成工
程を施して内層回路1とテストパターン3を形成する。
この後、必要に応じて内層回路1同士をスルーホールメ
ッキ等で電気的に接続することによって、内部と表面の
二層に内層回路1及びテストパターン3を有するコア部
2を形成することができる。
In forming the core portion 2 having the inner layer circuit 1 and the test pattern 3 in two layers, the inside and the surface, for example, the following can be performed. First, after forming the core portion 2 having the inner layer circuit 1 on only one surface in the same manner as described above, a prepreg is laminated on the surface of the core portion 2 and a metal foil is laminated on the surface of the prepreg. At this time, a resin may be applied instead of overlapping the prepregs. Next, the core 2, the prepreg, and the metal foil are stacked and heated and pressed to cure the prepreg to form the insulating layer 20, and the core 2, the insulating layer 20, and the metal foil are integrated by curing the prepreg. And stack. Next, the same circuit forming process as described above is performed on the metal foil to form the inner layer circuit 1 and the test pattern 3.
Thereafter, if necessary, the inner layer circuits 1 are electrically connected to each other by through-hole plating or the like, so that the core portion 2 having the inner layer circuit 1 and the test pattern 3 can be formed in two layers on the inside and the surface. .

【0022】さらに、上記のような内部と表面の二層に
内層回路1及びテストパターン3を有するコア部2に対
して、コア部2の表面にプリプレグを介して金属箔を積
層する工程と、金属箔に回路形成を行なう工程と、必要
に応じてスルーホールメッキによる接続工程とを所望の
回数繰り返し行なうようにし、これにより、内部と表面
の三層以上に内層回路1及びテストパターン3を有する
コア部2を形成することができる。尚、テストパターン
3は一層に一つ形成しても良いし、一層に複数個形成し
ても良い。また、テストパターン3の形状は任意であっ
て、例えば、まっすぐな線路に形成することができる。
Further, a step of laminating a metal foil via a prepreg on the surface of the core portion 2 with respect to the core portion 2 having the inner layer circuit 1 and the test pattern 3 in the two layers of the inside and the surface as described above; The step of forming a circuit on the metal foil and, if necessary, the step of connecting by through-hole plating are repeated a desired number of times, whereby the inner layer circuit 1 and the test pattern 3 are provided in three or more layers on the inside and the surface. The core part 2 can be formed. Incidentally, one test pattern 3 may be formed on one layer, or a plurality of test patterns may be formed on one layer. The shape of the test pattern 3 is arbitrary, and for example, can be formed as a straight line.

【0023】上記コア部2のテストパターン3は、後述
の内層回路入り金属箔張り積層板やプリント配線板など
の製品に加工した際に、製品内に残る部分に設けても良
いし、製品内に残らない部分である捨て基板部分に設け
ても良い。また、図3に示すように、コア部2の内層回
路1が形成されていない部分にテストパターン3を形成
するのが好ましく、これにより、テストパターン3を内
層回路1と混在させて形成する場合に比べて、テストパ
ターン3を用いてインピーダンス測定を行う時に内層回
路1の影響を受けにくくすることができ、正確な測定結
果を得ることができるものである。さらに、テストパタ
ーン3は、内層回路1(内層回路1が形成された箇所)
の外周に沿って形成されるのが好ましく、例えば、図3
に示すように、内層回路1が形成された箇所が平面視で
四角形であり、且つテストパターン3がまっすぐな線路
形状である場合には、テストパターン3は内層回路1が
形成された箇所の外周の一辺に沿って形成されるのが好
ましい。このようにテストパターン3を内層回路1の外
周に沿って形成することによって、内層回路1の配線イ
ンピーダンスと同じインピーダンス値をテストパターン
3にて計測することができる。つまり、最終となり得る
製品の配線インピーダンスをテストパターン3で測定す
ることができるものである。
The test pattern 3 of the core portion 2 may be provided in a portion which remains in the product when it is processed into a product such as a metal foil-clad laminate or a printed wiring board with an inner layer circuit described later, or may be provided in the product. May be provided on the discarded substrate portion, which is a portion that does not remain on the substrate. Further, as shown in FIG. 3, it is preferable that the test pattern 3 is formed in a portion of the core portion 2 where the inner layer circuit 1 is not formed, so that the test pattern 3 is mixed with the inner layer circuit 1. In comparison with the above, when the impedance measurement is performed using the test pattern 3, the influence of the inner layer circuit 1 can be reduced, and an accurate measurement result can be obtained. Further, the test pattern 3 indicates the inner circuit 1 (where the inner circuit 1 is formed).
Is preferably formed along the outer periphery of
As shown in the figure, when the portion where the inner layer circuit 1 is formed is rectangular in plan view and the test pattern 3 is a straight line shape, the test pattern 3 is the outer periphery of the portion where the inner layer circuit 1 is formed. Is preferably formed along one side. By forming the test pattern 3 along the outer periphery of the inner layer circuit 1 in this way, the same impedance value as the wiring impedance of the inner layer circuit 1 can be measured by the test pattern 3. That is, the wiring impedance of the final product can be measured by the test pattern 3.

【0024】また、テストパターン3の回路抵抗値はコ
ア部2を用いて形成される後述のプリント配線板の種類
に応じて所定値に設定されている。例えば、プリント配
線板がノートパソコンに使用されるものであれば、テス
トパターン3の回路抵抗値は55Ωに形成することがで
き、また、プリント配線板が主記憶装置として用いられ
るメモリに使用されるものであれば、テストパターン3
の回路抵抗値は28Ωや40Ωや56Ωに形成すること
ができる。このようにコア部2を用いて形成されるプリ
ント配線板の種類に応じてテストパターン3を所定の回
路抵抗値に形成することによって、内層回路1を電子回
路として使用する条件で安定して動作するかを確認する
ことができるものである。
The circuit resistance of the test pattern 3 is set to a predetermined value according to the type of a printed wiring board to be described later formed using the core 2. For example, if the printed wiring board is used for a notebook computer, the circuit resistance of the test pattern 3 can be formed to 55Ω, and the printed wiring board is used for a memory used as a main storage device. Test pattern 3
Can be formed at 28Ω, 40Ω or 56Ω. As described above, the test pattern 3 is formed to have a predetermined circuit resistance value in accordance with the type of the printed wiring board formed by using the core portion 2, thereby stably operating under the condition that the inner layer circuit 1 is used as an electronic circuit. It is possible to confirm whether to do.

【0025】また、本発明のテストパターン3は従来の
テストパターンよりも長さを延長して形成されており、
これにより、図2に示すように、テストパターン3の一
端あるいは両端の端面が接触端子部15としてコア部2
の端面16とほぼ面一になるように露出させて形成され
ていると共に、内層回路1のうち電源グランド回路11
も従来の電源グランド回路よりも長さを延長して形成さ
れており、これにより、電源グランド回路11の一端あ
るいは両端の端面が接触端子部17としてコア部2の端
面16とほぼ面一になるように露出させて形成されてい
る。内層回路1のうち信号回路10はコア部2の端面1
6に露出しないように形成するのが好ましい。さらに、
信号回路10や電源グランド回路11及びテストパター
ン3のインピーダンス値が一定の値(設計値)となるよ
うに、信号回路10や電源グランド回路11及びテスト
パターン3の幅寸法や絶縁層20の厚みなどが設計され
ている。
The test pattern 3 of the present invention is formed to be longer than the conventional test pattern.
As a result, as shown in FIG. 2, one end or both end surfaces of the test pattern 3
Is formed so as to be substantially flush with the end face 16 of the power supply ground circuit 11 of the inner layer circuit 1.
The power supply ground circuit is formed so as to be longer than the conventional power supply ground circuit, so that one end or both end surfaces of the power supply ground circuit 11 are almost flush with the end surface 16 of the core portion 2 as the contact terminal portion 17. It is formed so as to be exposed. The signal circuit 10 of the inner layer circuit 1 is the end face 1 of the core 2.
6 is preferably formed so as not to be exposed. further,
The width dimensions of the signal circuit 10, the power ground circuit 11, and the test pattern 3, the thickness of the insulating layer 20, etc., so that the impedance values of the signal circuit 10, the power ground circuit 11, and the test pattern 3 become constant values (design values). Is designed.

【0026】そして、本発明の内層回路入り金属箔張り
積層板は上記のコア部2の片面あるいは両面に絶縁層2
0が形成され、且つ各絶縁層20の外面(表面)にベタ
面の金属箔21が形成されたものである。このような内
層回路入り金属箔張り積層板を形成するにあたっては例
えば次のようにおこなうことができる。まず、上記のコ
ア部2の片面あるいは両面にプリプレグを重ね合わせる
と共に各プリプレグの表面に金属箔21を重ね合わせ
る。プリプレグ及び金属箔21としては上記と同様のも
のを使用することができる。また、プリプレグを重ね合
わせる代わりに樹脂を塗布しても良い。次に、コア部2
とプリプレグと金属箔21を重ね合わせたものを加熱加
圧してプリプレグを硬化させて絶縁層20を形成すると
共にプリプレグの硬化によりコア部2と絶縁層20と金
属箔21を一体化して積層する。このようにしてコア部
2の片側または両側に絶縁層20を介して金属箔21が
積層された内層回路入り金属箔張り積層板を形成するこ
とができる。
The metal foil-clad laminate with the inner layer circuit according to the present invention is provided on one or both sides of the core 2 with an insulating layer 2.
0 is formed, and a solid metal foil 21 is formed on the outer surface (front surface) of each insulating layer 20. The formation of such a metal foil-clad laminate with an inner layer circuit can be performed, for example, as follows. First, a prepreg is superimposed on one or both surfaces of the core portion 2 and a metal foil 21 is superimposed on the surface of each prepreg. The same prepreg and metal foil 21 as described above can be used. Further, a resin may be applied instead of overlapping the prepregs. Next, the core part 2
The prepreg and the metal foil 21 are stacked and heated and pressurized to harden the prepreg to form the insulating layer 20, and the core 2, the insulating layer 20 and the metal foil 21 are integrally laminated by curing the prepreg. In this way, it is possible to form a metal foil-clad laminate with an inner circuit in which the metal foil 21 is laminated on one or both sides of the core portion 2 via the insulating layer 20.

【0027】本発明のプリント配線板は上記の内層回路
入り金属箔張り積層板の金属箔21に上記と同様の回路
形成工程を施すことによって金属箔21から外層の回路
8を形成して図5のように作製されるものであるが、内
層回路入り金属箔張り積層板の金属箔21に回路形成工
程を行なう前に、コア部2に形成された信号回路10が
設計値から一定の許容範囲(例えば、±10%以内のズ
レ)内に収まっているか否かを検査するようにしてい
る。この検査方法は、コア部2に設けたテストパターン
3のインピーダンス値を既知のインピーダンス測定器で
測定し、テストパターン3のインピーダンス値が設計値
から一定の許容範囲から外れる内層回路入り金属箔張り
積層板は、このテストパターン3と同じ層に形成された
信号回路10のインピーダンス値も設計値から一定の許
容範囲外に外れるものと見なして不良品として破棄する
ようにし、次工程の回路形成工程を行なわないようにす
る。一方、テストパターン3のインピーダンス値が設計
値から一定の許容範囲内に収まっている内層回路入り金
属箔張り積層板は、このテストパターン3と同じ層に形
成された信号回路10のインピーダンス値も設計値から
一定の許容範囲内に収まっているものと見なして良品と
し、次工程の回路形成工程を行なうようにする。
In the printed wiring board of the present invention, an outer layer circuit 8 is formed from the metal foil 21 by subjecting the metal foil 21 of the metal foil-clad laminate containing the inner layer circuit to the same circuit forming process as described above. Before the circuit forming process is performed on the metal foil 21 of the metal-foil-clad laminate including the inner layer circuit, the signal circuit 10 formed on the core 2 has a certain tolerance from a design value. (For example, a deviation within ± 10%) is inspected. In this inspection method, the impedance value of the test pattern 3 provided in the core part 2 is measured by a known impedance measuring instrument, and the impedance value of the test pattern 3 is out of a predetermined allowable range from a design value. The board regards the impedance value of the signal circuit 10 formed on the same layer as the test pattern 3 as being out of a predetermined allowable range from the design value and discards it as a defective product. Do not do it. On the other hand, in the metal foil-clad laminate with the inner layer circuit in which the impedance value of the test pattern 3 is within a certain allowable range from the design value, the impedance value of the signal circuit 10 formed in the same layer as the test pattern 3 is also designed. The product is regarded as being within a certain allowable range from the value and is regarded as a non-defective product, and the next circuit forming step is performed.

【0028】このようにしてテストパターン3のインピ
ーダンス値の測定結果に基づいて、信号回路10のイン
ピーダンス値が設計値から一定の許容範囲から外れてい
る可能性の高い内層回路入り金属箔張り積層板を検査し
て破棄すると共に信号回路10のインピーダンス値が設
計値から一定の許容範囲から外れている可能性の低い内
層回路入り金属箔張り積層板のみに回路形成工程を施す
のである。尚、コア部2に絶縁層20や金属箔21を形
成する前に、上記の検査を行なうようにしてもよいが、
絶縁層20や金属箔21を設けた後で検査を行なう方
が、プリント配線板の使用時に近い状態で信号回路10
の検査を行なうことができるので好ましい。
In this way, based on the measurement result of the impedance value of the test pattern 3, the metal foil-clad laminate with the inner layer circuit having a high possibility that the impedance value of the signal circuit 10 is out of a predetermined allowable range from the design value. Is inspected and discarded, and the circuit forming process is performed only on the metal foil-clad laminate with the inner layer circuit, which is unlikely to have the impedance value of the signal circuit 10 deviating from a design value within a certain allowable range. Note that the above inspection may be performed before forming the insulating layer 20 and the metal foil 21 on the core portion 2.
It is better to perform the inspection after providing the insulating layer 20 and the metal foil 21 in a state close to the time of using the printed circuit board.
Is preferable because the inspection can be performed.

【0029】テストパターン3のインピーダンス値を測
定する方法はTDR(Time Domain Reflection)を採用す
ることができる。また、インピーダンス測定器は、図4
に示すように、プローブ31とオシロスコープ32とス
テップパルス発生器33を具備して構成されるものであ
る。そして、テストパターン3のインピーダンス値を測
定するにあたっては、まず、図1に示すように、内層回
路入り金属箔張り積層板を略水平となるように支持台4
0に載せた後、プローブ31を内層回路入り金属箔張り
積層板の側方(横)から近づけて、プローブ31の一方
の接触子35をテストパターン3の接触端子部15に接
触させると共にプローブ31の他方の接触子36を電源
グランド回路11の接触端子部17に接触させる。次
に、ステップパルス発生器33で発生させたステップパ
ルスをプローブ31の接触子35からテストパターン3
に入力する。このようにステップパルスをテストパター
ン3に入力すると反射波が発生するが、この反射波とス
テップパルスである進行波をオシロスコープ32に取り
込む。次に、オシロスコープ32で反射波と進行波を時
分割して反射係数ρを求める。そして、テストパターン
3のインピーダンス値Zoを次式(1)により計算して
求める。
As a method of measuring the impedance value of the test pattern 3, TDR (Time Domain Reflection) can be adopted. FIG. 4 shows the impedance measuring device.
As shown in FIG. 1, the apparatus comprises a probe 31, an oscilloscope 32, and a step pulse generator 33. Then, when measuring the impedance value of the test pattern 3, first, as shown in FIG.
Then, the probe 31 is brought close to the side (side) of the metal foil-clad laminate with the inner layer circuit so that one contact 35 of the probe 31 contacts the contact terminal 15 of the test pattern 3 and the probe 31 Is brought into contact with the contact terminal portion 17 of the power ground circuit 11. Next, the step pulse generated by the step pulse generator 33 is applied to the test pattern 3 from the contact 35 of the probe 31.
To enter. When a step pulse is input to the test pattern 3 as described above, a reflected wave is generated. Next, the reflected wave and the traveling wave are time-divided by the oscilloscope 32 to obtain a reflection coefficient ρ. Then, the impedance value Zo of the test pattern 3 is calculated by the following equation (1).

【0030】 Zo=(1+ρ)/(1−ρ)×Zr …(1) 尚、Zrはステップパルスの周波数で決まる基準インピ
ーダンスである。
Zo = (1 + ρ) / (1-ρ) × Zr (1) where Zr is a reference impedance determined by the frequency of the step pulse.

【0031】このようにしてテストパターン3のインピ
ーダンス値を求めた後、この値が設計値から一定の許容
範囲内か外れるかを調べ、インピーダンス値を求めたテ
ストパターン3と同じ層に設けた信号回路10の検査を
行なうようにするのであり、外層の回路8を形成する前
にテストパターン3及び信号回路10のインピーダンス
値が設計値から一定の許容範囲内に収っているかが確認
されて品質保証がなされているものである。
After the impedance value of the test pattern 3 is obtained in this manner, it is checked whether the value falls within a predetermined allowable range from a design value, and the signal provided on the same layer as the test pattern 3 from which the impedance value is obtained is determined. The inspection of the circuit 10 is performed. Before forming the circuit 8 in the outer layer, it is confirmed whether the impedance values of the test pattern 3 and the signal circuit 10 are within a certain allowable range from the design value, and the quality is checked. It is guaranteed.

【0032】そして、本発明の内層回路入り金属箔張り
積層板では、内層回路1である信号回路10を有するコ
ア部2に信号回路10と同じ層においてテストパターン
3を設け、コア部2の端面16に露出するようにテスト
パターン3を形成すると共にテストパターン3のインピ
ーダンス値を測定する際に電圧の基準となる基準回路4
をコア部2の端面16に露出するように設けるので、イ
ンピーダンス測定器のプローブ31の接触子35、36
を内層回路入り金属箔張り積層板の側方から近づけてテ
ストパターン3と基準回路4に容易に接触させることが
でき、外層の回路8やスルーホールを形成していない状
態(形成する以前)であってもテストパターン3のイン
ピーダンス値を測定することができて信号回路10のイ
ンピーダンス値が設計値から一定の許容範囲内に収まっ
ているか否かを検査することができるものである。
In the metal foil-clad laminate with an inner layer circuit according to the present invention, a test pattern 3 is provided on the same layer as the signal circuit 10 on the core section 2 having the signal circuit 10 as the inner layer circuit 1. The test circuit 3 is formed so as to be exposed on the reference pattern 16 and a reference circuit 4 serving as a voltage reference when measuring the impedance value of the test pattern 3.
Are provided so as to be exposed on the end face 16 of the core portion 2, so that the contacts 35, 36 of the probe 31 of the impedance measuring device
Can be easily brought into contact with the test pattern 3 and the reference circuit 4 by approaching from the side of the metal foil-clad laminate with the inner layer circuit, and the circuit 8 and the through hole of the outer layer are not formed (before forming). Even if there is, the impedance value of the test pattern 3 can be measured, and it can be inspected whether the impedance value of the signal circuit 10 is within a certain allowable range from the design value.

【0033】また、本発明の内層回路入り金属箔張り積
層板及びこれを用いたプリント配線板の製造方法では、
上記のようにテストパターン3のインピーダンス値を測
定し、テストパターン3のインピーダンス値が設計値か
ら一定の許容範囲内にある内層回路入り金属箔張り積層
板に対してのみ金属箔21に回路形成を施して外層の回
路8を形成するので、信号回路10のインピーダンス値
が設計値から一定の許容範囲外にある可能性が高くて不
良と見なせる内層回路入り金属箔張り積層板を次工程の
回路形成工程に送ることが無くなって、無駄を少なくす
ることができるものである。従って、プリント配線板の
製造コストのダウンと製造数の安定化を図ることができ
るものである。
Further, in the metal foil-clad laminate with an inner layer circuit and the method of manufacturing a printed wiring board using the same according to the present invention,
The impedance value of the test pattern 3 is measured as described above, and a circuit is formed on the metal foil 21 only for the metal foil-clad laminate with the inner layer circuit where the impedance value of the test pattern 3 is within a certain allowable range from the design value. Since the circuit 8 of the outer layer is formed by applying the method, the metal foil-clad laminate with the inner layer circuit, which is considered to be defective due to the high possibility that the impedance value of the signal circuit 10 is out of a predetermined allowable range from the design value, is formed in the next step of circuit formation. This eliminates the need to send to the process, thereby reducing waste. Therefore, the manufacturing cost of the printed wiring board can be reduced and the number of manufactured printed wiring boards can be stabilized.

【0034】尚、上記のようにして製造される本発明の
プリント配線板はこれをコア部2として本発明の内層回
路入り金属箔張り積層板を形成することができるが、こ
の場合、外層の回路8がコア部2の表面に設けた内層回
路1となるものである。また、上記のテストパターン3
のインピーダンス値の測定をプリント配線板の完成後に
行なって、テストパターン3のインピーダンス値が所定
の範囲外にある不良のプリント配線板、すなわち、信号
回路10のインピーダンス値が所定の範囲外にあると見
なせる不良のプリント配線板を排除することもできる。
The printed wiring board of the present invention manufactured as described above can be used as the core part 2 to form the metal foil-clad laminate of the present invention containing an inner layer circuit. The circuit 8 becomes the inner layer circuit 1 provided on the surface of the core section 2. Also, the above test pattern 3
The impedance value of the test pattern 3 is measured after completion of the printed wiring board. If the impedance value of the test pattern 3 is out of the predetermined range, that is, if the impedance value of the signal circuit 10 is out of the predetermined range. Defective printed wiring boards that can be considered can also be eliminated.

【0035】図6(a)(b)に他の実施の形態を示
す。この内層回路入り金属箔張り積層板は、コア部2の
端面16の近傍において、基準回路4の端部に平面視で
略半円状の切欠部5を形成したものである。この切欠部
5はテストパターン3の露出部分である接触端子部15
の直下あるいは直上に位置する部分に形成されるもので
あり、切欠部5の位置において基準回路4の一部がコア
部2の端面16に露出しないように形成されている。そ
の他の構成は上記の実施の形態と同様である。
FIGS. 6A and 6B show another embodiment. The metal foil-clad laminate with the inner layer circuit has a cutout 5 having a substantially semicircular shape in a plan view at the end of the reference circuit 4 near the end face 16 of the core 2. The notch 5 is a contact terminal portion 15 which is an exposed portion of the test pattern 3.
The reference circuit 4 is formed so as not to be exposed at the end face 16 of the core portion 2 at the position of the cutout 5. Other configurations are the same as in the above embodiment.

【0036】図2に示すものでは、テストパターン3と
基準回路4の間の絶縁層が薄くてテストパターン3と基
準回路4の間隔が狭い場合に、テストパターン3に接触
させようとするプローブ31の接触子35が基準回路4
に誤って接触して短絡し、インピーダンス値の測定がで
きない恐れがある。そこで、図6(a)(b)に示すよ
うに、テストパターン3の接触端子部15の近辺におい
て、基準回路4に切欠部5を設けて基準回路4の一部が
露出しないようにすることによって、テストパターン3
と基準回路4の間隔が狭くても、テストパターン3に接
触させようとするプローブ31の接触子35が基準回路
4に誤って接触しにくくなり、プローブ31の接触子3
5を細くしたりすることなく安定して接触子35とテス
トパターン3の接触端子部15を接触させることがで
き、簡単にインピーダンス値の測定を行なうことができ
るものである。
In the probe shown in FIG. 2, when the insulating layer between the test pattern 3 and the reference circuit 4 is thin and the distance between the test pattern 3 and the reference circuit 4 is small, the probe 31 which is to be brought into contact with the test pattern 3 is used. The contact 35 of the reference circuit 4
May accidentally come into contact with each other and cause a short circuit, making it impossible to measure the impedance value. Therefore, as shown in FIGS. 6A and 6B, a notch 5 is provided in the reference circuit 4 near the contact terminal 15 of the test pattern 3 so that a part of the reference circuit 4 is not exposed. Test pattern 3
The contact 35 of the probe 31 that attempts to contact the test pattern 3 is less likely to accidentally contact the reference circuit 4 even if the distance between the probe 31 and the reference circuit 4 is small.
The contact 35 can be stably brought into contact with the contact terminal portion 15 of the test pattern 3 without reducing the thickness of the test pattern 5, and the impedance value can be easily measured.

【0037】[0037]

【発明の効果】上記のように本発明の請求項1の発明
は、内層回路を有するコア部の片側または両側に絶縁層
を介して金属箔が積層された内層回路入り金属箔張り積
層板において、内層回路と同じ層にインピーダンス測定
用のテストパターンを形成すると共にテストパターンの
少なくとも一端をコア部の端面に露出するので、インピ
ーダンス測定器のプローブを側方から近づけてテストパ
ターンに容易に接触させることができ、プリント配線板
の製造途中において外層の回路を形成する以前にテスト
パターンのインピーダンス値を測定することができるも
のであり、内層回路のインピーダンス値が設計値から一
定の許容範囲内に収まっているか否かを検査することが
できるものである。従って、内層回路のインピーダンス
値が設計値から一定の許容範囲から外れている内層回路
入り金属箔張り積層板に対して外層の回路を形成するこ
とが無くなって材料や工程の無駄が少なくなり、プリン
ト配線板の製造コストを削減することができると共にプ
リント配線板の製造期間を短縮することができるもので
ある。
As described above, the invention according to claim 1 of the present invention relates to a metal foil-clad laminate with an inner layer circuit in which a metal foil is laminated on one or both sides of a core portion having an inner layer circuit via an insulating layer. Since a test pattern for impedance measurement is formed on the same layer as the inner layer circuit and at least one end of the test pattern is exposed on the end face of the core, the probe of the impedance measuring instrument is brought close to the side to easily contact the test pattern. It is possible to measure the impedance value of the test pattern before forming the outer layer circuit during the manufacture of the printed wiring board, and the impedance value of the inner layer circuit is within a certain allowable range from the design value. It can be checked whether or not it is. Therefore, the circuit of the outer layer is not formed on the metal foil-clad laminate with the inner layer circuit in which the impedance value of the inner layer circuit is out of a predetermined allowable range from the design value. The manufacturing cost of the wiring board can be reduced, and the manufacturing period of the printed wiring board can be shortened.

【0038】また、本発明の請求項2の発明は、テスト
パターンを内層回路の外周に沿って形成するので、内層
回路の配線インピーダンスと同じインピーダンス値をテ
ストパターンにて計測することができる。つまり、最終
となり得る製品の配線インピーダンスをテストパターン
で測定することができるものである。
According to the second aspect of the present invention, since the test pattern is formed along the outer periphery of the inner layer circuit, the same impedance value as the wiring impedance of the inner layer circuit can be measured by the test pattern. That is, the wiring impedance of the final product can be measured by the test pattern.

【0039】また、本発明の請求項3の発明は、テスト
パターンを所定の回路抵抗値で形成するので、内層回路
を電子回路として使用する条件で安定して動作するかを
確認することができ、電子回路が安定して動作すること
を保証できるものである。
Further, according to the third aspect of the present invention, since the test pattern is formed with a predetermined circuit resistance value, it can be confirmed whether or not the circuit operates stably under the condition that the inner layer circuit is used as an electronic circuit. Thus, it is possible to guarantee that the electronic circuit operates stably.

【0040】また、本発明の請求項4の発明は、テスト
パターンのインピーダンス値を測定する際に電圧の基準
となる基準回路をコア部の端面に露出するので、インピ
ーダンス測定器のプローブの接触子を側方から近づけて
テストパターン及び基準回路に容易に接触させることが
でき、プリント配線板の製造途中において外層の回路を
形成する以前にテストパターンのインピーダンス値を測
定することができるものであり、内層回路のインピーダ
ンス値が設計値から一定の許容範囲内に収まっているか
否かを検査することができるものである。従って、内層
回路のインピーダンス値が設計値から一定の許容範囲か
ら外れている内層回路入り金属箔張り積層板に対して外
層の回路を形成することが無くなって材料や工程の無駄
が少なくなり、プリント配線板の製造コストを削減する
ことができると共にプリント配線板の製造期間を短縮す
ることができるものである。
According to the invention of claim 4 of the present invention, a reference circuit serving as a voltage reference when measuring the impedance value of the test pattern is exposed at the end face of the core portion. Can be easily brought into contact with the test pattern and the reference circuit by approaching from the side, and the impedance value of the test pattern can be measured before forming the circuit of the outer layer during the manufacture of the printed wiring board, It is possible to inspect whether the impedance value of the inner layer circuit is within a certain allowable range from the design value. Therefore, the circuit of the outer layer is not formed on the metal foil-clad laminate with the inner layer circuit in which the impedance value of the inner layer circuit is out of a predetermined allowable range from the design value. The manufacturing cost of the wiring board can be reduced, and the manufacturing period of the printed wiring board can be shortened.

【0041】また、本発明の請求項5の発明は、コア部
の端面に露出したテストパターンの端部の近辺におい
て、基準回路に切欠部を形成するので、テストパターン
に接触させるためのプローブの接触子が基準回路に接触
しにくくなって短絡を防止することができ、テストパタ
ーンと基準回路が近接していてもテストパターンのイン
ピーダンス測定を容易におこなうことができるものであ
る。
According to the invention of claim 5 of the present invention, a notch is formed in the reference circuit near the end of the test pattern exposed at the end face of the core portion. This makes it difficult for the contact to come into contact with the reference circuit, thereby preventing a short circuit. Even when the test pattern and the reference circuit are close to each other, the impedance of the test pattern can be easily measured.

【0042】また、本発明の請求項6の発明は、テスト
パターンのインピーダンス値が設計値から一定の許容範
囲内に収っているかが確認されているので、内層回路の
インピーダンス値も設計値から一定の許容範囲内に収っ
ていると見なすことができ、内層回路のインピーダンス
値が設計値から一定の許容範囲から外れている内層回路
入り金属箔張り積層板に対して外層の回路を形成するこ
とが無くなって材料や工程の無駄が少なくなり、プリン
ト配線板の製造コストを削減することができると共にプ
リント配線板の製造期間を短縮することができるもので
ある。
According to the invention of claim 6 of the present invention, since it is confirmed that the impedance value of the test pattern is within a certain allowable range from the design value, the impedance value of the inner layer circuit is also determined from the design value. An outer layer circuit is formed for a metal foil-clad laminate with an inner layer circuit in which the impedance value of the inner layer circuit is out of a certain allowable range from the design value, which can be regarded as falling within a certain allowable range. This eliminates waste of materials and processes, reduces the manufacturing cost of the printed wiring board, and shortens the manufacturing period of the printed wiring board.

【0043】また、本発明の請求項7の発明は、請求項
1乃至6のいずれかに記載の内層回路入り金属箔張り積
層板の金属箔から外層の回路を形成するので、内層回路
のインピーダンス値が設計値から一定の許容範囲から外
れていることを少なくすることができ、設計値に近いイ
ンピーダンス特性を有するものに形成することができる
ものである。
According to a seventh aspect of the present invention, since the outer layer circuit is formed from the metal foil of the metal foil-clad laminate containing the inner layer circuit according to any one of the first to sixth aspects, the impedance of the inner layer circuit is improved. It is possible to reduce that the value deviates from a design value within a certain allowable range, and it is possible to form a device having impedance characteristics close to the design value.

【0044】また、本発明の請求項8の発明は、請求項
1乃至6のいずれかに記載の内層回路入り金属箔張り積
層板のテストパターンの露出する端部にプローブを接触
させることによって、テストパターンのインピーダンス
値を測定し、テストパターンのインピーダンス値が設計
値から一定の許容範囲内に収っている内層回路入り金属
箔張り積層板の金属箔から外層の回路を形成するので、
外層の回路を形成する以前にテストパターンのインピー
ダンス値を測定することによって、内層回路のインピー
ダンス値が設計値から一定の許容範囲内に収まっている
か否かを検査することができるものであり、内層回路の
インピーダンス値が設計値から一定の許容範囲から外れ
ている内層回路入り金属箔張り積層板に対して外層の回
路を形成することが無くなって材料や工程の無駄が少な
くなり、製造コストを削減することができると共に製造
期間を短縮することができるものである。
According to the invention of claim 8 of the present invention, the probe is brought into contact with the exposed end of the test pattern of the metal foil-clad laminate with the inner layer circuit according to any one of claims 1 to 6 by: Since the impedance value of the test pattern is measured and the outer layer circuit is formed from the metal foil of the metal foil clad laminate with the inner layer circuit where the impedance value of the test pattern is within a certain allowable range from the design value,
By measuring the impedance value of the test pattern before forming the outer layer circuit, it is possible to inspect whether or not the impedance value of the inner layer circuit is within a certain allowable range from the design value. The circuit of the outer layer is not formed for the metal foil-clad laminate with the inner layer circuit where the impedance value of the circuit is out of the allowable range from the design value. And the manufacturing period can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の内層回路入り金属箔張り積層板の実施
の形態の一例を示す斜視図である。
FIG. 1 is a perspective view showing an example of an embodiment of a metal foil-clad laminate with an inner layer circuit of the present invention.

【図2】本発明の内層回路入り金属箔張り積層板の実施
の形態の一例を示す正面図である。
FIG. 2 is a front view showing an example of an embodiment of a metal foil-clad laminate with an inner layer circuit of the present invention.

【図3】本発明の内層回路入り金属箔張り積層板のコア
材の一例を示す平面図である。
FIG. 3 is a plan view showing an example of a core material of a metal foil-clad laminate having an inner layer circuit according to the present invention.

【図4】インピーダンス測定器の一例を示す概略図であ
る。
FIG. 4 is a schematic diagram illustrating an example of an impedance measuring device.

【図5】本発明のプリント配線板の実施の形態の一例を
示す正面図である。
FIG. 5 is a front view showing an example of an embodiment of the printed wiring board of the present invention.

【図6】本発明の内層回路入り金属箔張り積層板の実施
の形態の他例を示し、(a)は正面図、(b)は基準回
路の平面図である。
6A and 6B show another example of the embodiment of the metal foil-clad laminate with an inner layer circuit of the present invention, wherein FIG. 6A is a front view and FIG. 6B is a plan view of a reference circuit.

【図7】従来例を示す概略図である。FIG. 7 is a schematic view showing a conventional example.

【符号の説明】[Explanation of symbols]

1 内層回路 2 コア部 3 テストパターン 5 切欠部 8 外層の回路 16 端面 20 絶縁層 21 金属箔 31 プローブ DESCRIPTION OF SYMBOLS 1 Inner layer circuit 2 Core part 3 Test pattern 5 Notch part 8 Outer layer circuit 16 End face 20 Insulating layer 21 Metal foil 31 Probe

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉光 時夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 倉田 敢司 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5E317 AA02 BB01 BB11 CC53 CD29 GG17 5E338 AA03 BB75 CC01 CC10 CD14 CD33 EE11 EE32 EE33 5E346 AA05 AA06 AA12 AA14 AA15 BB01 BB11 CC02 CC08 CC31 DD02 DD32 EE01 GG28 GG32 HH03 HH33  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tokio Yoshimitsu 1048 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Works Co., Ltd. (72) Inventor Koji Kurata 1048 Kadoma Kadoma Kadoma City, Osaka Matsushita Electric Works Co., Ltd. F term (for reference) 5E317 AA02 BB01 BB11 CC53 CD29 GG17 5E338 AA03 BB75 CC01 CC10 CD14 CD33 EE11 EE32 EE33 5E346 AA05 AA06 AA12 AA14 AA15 BB01 BB11 CC02 CC08 CC31 DD02 DD32 EE01 GG28GG33 H33

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 内層回路を有するコア部の片側または両
側に絶縁層を介して金属箔が積層された内層回路入り金
属箔張り積層板において、内層回路と同じ層にインピー
ダンス測定用のテストパターンを形成すると共にテスト
パターンの少なくとも一端をコア部の端面に露出して成
ることを特徴とする内層回路入り金属箔張り積層板。
1. A metal foil-clad laminate with an inner layer circuit in which a metal foil is laminated on one or both sides of a core portion having an inner layer circuit via an insulating layer, a test pattern for impedance measurement is formed on the same layer as the inner layer circuit. A metal foil-clad laminate with an inner layer circuit, wherein the laminate is formed and at least one end of a test pattern is exposed to an end face of a core portion.
【請求項2】 テストパターンを内層回路の外周に沿っ
て形成して成ることを特徴とする請求項1に記載の内層
回路入り金属箔張り積層板。
2. The metal foil-clad laminate with an inner layer circuit according to claim 1, wherein the test pattern is formed along the outer periphery of the inner layer circuit.
【請求項3】 テストパターンを所定の回路抵抗値で形
成して成ることを特徴とする請求項1又は2に記載の内
層回路入り金属箔張り積層板。
3. The metal foil-clad laminate with an inner layer circuit according to claim 1, wherein the test pattern is formed with a predetermined circuit resistance value.
【請求項4】 テストパターンのインピーダンス値を測
定する際に電圧の基準となる基準回路をコア部の端面に
露出して成ることを特徴とする請求項1乃至3のいずれ
かに記載の内層回路入り金属箔張り積層板。
4. The inner layer circuit according to claim 1, wherein a reference circuit serving as a voltage reference when measuring the impedance value of the test pattern is exposed at an end face of the core portion. Metal foil clad laminate.
【請求項5】 コア部の端面に露出したテストパターン
の端部の近辺において、基準回路に切欠部を形成して成
ることを特徴とする請求項4に記載の内層回路入り金属
箔張り積層板。
5. The metal foil-clad laminate with an inner layer circuit according to claim 4, wherein a cutout is formed in the reference circuit near the end of the test pattern exposed on the end face of the core. .
【請求項6】 テストパターンのインピーダンス値が設
計値から一定の許容範囲内に収っているかが確認されて
いることを特徴とする請求項1乃至5のいずれかに記載
の内層回路入り金属箔張り積層板。
6. The metal foil with an inner layer circuit according to claim 1, wherein it is confirmed whether the impedance value of the test pattern is within a certain allowable range from the design value. Upholstered laminate.
【請求項7】 請求項1乃至6のいずれかに記載の内層
回路入り金属箔張り積層板の金属箔から外層の回路を形
成して成ることを特徴とするプリント配線板。
7. A printed wiring board comprising an outer layer circuit formed from the metal foil of the metal foil-clad laminate with the inner layer circuit according to claim 1.
【請求項8】 請求項1乃至6のいずれかに記載の内層
回路入り金属箔張り積層板のテストパターンの露出する
端部にプローブを接触させることによって、テストパタ
ーンのインピーダンス値を測定し、テストパターンのイ
ンピーダンス値が設計値から一定の許容範囲内に収って
いる内層回路入り金属箔張り積層板の金属箔から外層の
回路を形成することを特徴とするプリント配線板の製造
方法。
8. An impedance value of the test pattern is measured by bringing a probe into contact with an exposed end of the test pattern of the metal foil-clad laminate with an inner layer circuit according to claim 1. A method for manufacturing a printed wiring board, wherein an outer layer circuit is formed from a metal foil of a metal foil-clad laminate with an inner layer circuit in which the impedance value of a pattern falls within a predetermined allowable range from a design value.
JP2000340995A 1999-12-22 2000-11-08 Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same Expired - Fee Related JP3414379B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000340995A JP3414379B2 (en) 1999-12-22 2000-11-08 Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same
TW090107337A TW566068B (en) 2000-04-25 2001-03-28 Laminated board containing internal layer circuit of multi-layer printed board for high-frequency circuit, method of measuring circuit impedance for laminated board containing internal layer, and its measuring apparatus
EP01917549A EP1278407A4 (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board for high frequency circuit, and method and device for measuring circuit impedance of the laminate with inside layer circuit
US10/018,858 US20020158639A1 (en) 2000-04-25 2001-03-28 Laminate with an inside layer circuit used for multilayer printed circuit board for a high frequency circuit ,and method and device for measuring circuit impedance of the laminate with inside layer circuit
PCT/JP2001/002571 WO2001082665A1 (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board for high frequency circuit, and method and device for measuring circuit impedance of the laminate with inside layer circuit
CN01801065A CN1366798A (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board for high frequency circuit, and method and device for measuring circuit impedance of laminate with inside layer circuit
AU44589/01A AU4458901A (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board forhigh frequency circuit, and method and device for measuring circuit impedance o f the laminate with inside layer circuit
KR1020017016039A KR20020021124A (en) 2000-04-25 2001-03-28 Laminate with inside layer circuit used for multilayer printed circuit board for high frequency circuit, and method and device for measuring circuit impedance of the laminate with inside layer circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP36558099 1999-12-22
JP2000124566 2000-04-25
JP2000-124566 2000-04-25
JP11-365580 2000-04-25
JP2000340995A JP3414379B2 (en) 1999-12-22 2000-11-08 Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2002016335A true JP2002016335A (en) 2002-01-18
JP3414379B2 JP3414379B2 (en) 2003-06-09

Family

ID=27341712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340995A Expired - Fee Related JP3414379B2 (en) 1999-12-22 2000-11-08 Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3414379B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147823A (en) * 2004-11-19 2006-06-08 Toppan Printing Co Ltd Lamination wiring board with endpoint for measurement and its manufacturing method
CN114071857A (en) * 2020-08-05 2022-02-18 深南电路股份有限公司 Circuit board
KR20220169833A (en) * 2021-06-21 2022-12-28 성균관대학교산학협력단 High frequency Pulse Measurement System

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147823A (en) * 2004-11-19 2006-06-08 Toppan Printing Co Ltd Lamination wiring board with endpoint for measurement and its manufacturing method
CN114071857A (en) * 2020-08-05 2022-02-18 深南电路股份有限公司 Circuit board
CN114071857B (en) * 2020-08-05 2024-04-05 深南电路股份有限公司 Circuit board
KR20220169833A (en) * 2021-06-21 2022-12-28 성균관대학교산학협력단 High frequency Pulse Measurement System
KR102582403B1 (en) * 2021-06-21 2023-09-25 성균관대학교산학협력단 High frequency Pulse Measurement System

Also Published As

Publication number Publication date
JP3414379B2 (en) 2003-06-09

Similar Documents

Publication Publication Date Title
US6512181B2 (en) Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board
US20110019383A1 (en) Wiring board and method for manufacturing the same
US4668332A (en) Method of making multi-layer printed wiring boards
EP1009204A4 (en) Multilayer printed wiring board and method for manufacturing the same
TW488189B (en) Printed circuit board
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
JP2014190717A (en) Strip line resonator
JP2002016335A (en) Metal foil-clad laminated board containing internal layer circuit, printed wiring board, and its manufacturing method
JPWO2002067638A1 (en) Printed wiring board, multilayer printed wiring board, and foreign matter / void detection method in inner layer of multilayer printed wiring board
US6647311B1 (en) Coupler array to measure conductor layer misalignment
JP7049975B2 (en) Wiring board and wiring board inspection method
JP4779409B2 (en) Wiring board
JP2003318510A (en) Impedance checking laminated board, method of manufacturing the same, and impedance measuring method thereof
JP4613671B2 (en) Multilayer wiring board manufacturing method and multiwire wiring board manufacturing method
JP2001251060A (en) Multilayer printed wiring board
CN111132474A (en) High-frequency board and laminating method thereof
CN113079621B (en) PCB manufacturing method, PCB and leakage detection method of conductive medium
JPH0548272A (en) Printed circuit board
JP2004087853A (en) Multilayer metal foil clad laminate and its manufacturing method, and multilayer printed circuit board
JPH07243985A (en) Accuracy confirming method for printed wiring board
KR100570870B1 (en) Printed circuit board wherein a deviation between layers can examined
JP3979086B2 (en) Semiconductor circuit inspection jig
JP4131137B2 (en) Interposer substrate continuity inspection method
KR200325089Y1 (en) Non-contact sensor for test an open in a microcircuit board
JP4830287B2 (en) Multilayer wiring board with end points for measurement and method for manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030304

LAPS Cancellation because of no payment of annual fees