JP4830287B2 - Multilayer wiring board with end points for measurement and method for manufacturing the same - Google Patents
Multilayer wiring board with end points for measurement and method for manufacturing the same Download PDFInfo
- Publication number
- JP4830287B2 JP4830287B2 JP2004335550A JP2004335550A JP4830287B2 JP 4830287 B2 JP4830287 B2 JP 4830287B2 JP 2004335550 A JP2004335550 A JP 2004335550A JP 2004335550 A JP2004335550 A JP 2004335550A JP 4830287 B2 JP4830287 B2 JP 4830287B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- layer
- wiring board
- impedance
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、インピーダンス測定用テストパターンを有する測定用端点付積層配線基板及びその製造方法に関するものである。 The present invention relates to a laminated wiring board with end points for measurement having a test pattern for impedance measurement and a method for manufacturing the same.
電子機器等に用いられている積層配線基板に形成される伝送線路は、伝送する信号に合わせたインピーダンス整合が要求される。特に、伝送信号が高速(高周波)の場合にはインピーダンス整合が極めて重要になる為、伝送線路設計時からインピーダンスが整合されるように設計される。製品としてはインピーダンス値が設計値から一定の範囲内に収まっているものを良品(適合品)とし、範囲外の製品は不良品(不適合品)として選別される。 A transmission line formed on a multilayer wiring board used in an electronic device or the like is required to match impedance in accordance with a signal to be transmitted. In particular, impedance matching is extremely important when the transmission signal is high speed (high frequency), and therefore, the impedance is designed from the time of designing the transmission line. A product whose impedance value is within a certain range from the design value is determined as a non-defective product (conforming product), and a product outside the range is selected as a defective product (non-conforming product).
伝送線路のインピーダンスは製品の良否を左右するものであり、製品の出荷に際しては当然保証検査が行われる。積層配線基板のインピーダンス検査形態には2通りあり、実際の伝送線路を測定して検査する場合と、基板余剰部分で且つ伝送線路と同じ層にインピーダンス測定用テストパターンを形成して、そのテストパターンの測定を行い検査する場合とがあり、一般的に後者が採用される。テストパターンのインピーダンス測定により、その測定値が一定の範囲内に収まっているか否かで製品の良否を判別し、併せてインピーダンス測定値の変動がどうなっているのかを確認してロット内のばらつきの程度も保証する。 The impedance of the transmission line determines the quality of the product, and a warranty inspection is naturally performed when the product is shipped. There are two ways to test the impedance of a multilayer wiring board: when measuring and testing an actual transmission line, and by forming a test pattern for impedance measurement on the same layer as the transmission line in the excess part of the board, The latter is generally adopted. By measuring the impedance of the test pattern, it is possible to determine the quality of the product based on whether or not the measured value is within a certain range. Guarantee the degree of.
また、積層配線基板は、コア層両面あるいは片面の銅箔等からなる金属をサブトラクティブ法やセミアディティブ法によってパターニング処理して配線層を形成し、ポリイミドやガラスエポキシ樹脂等の絶縁材料をラミネートして絶縁層を形成して、この工程を複数回繰り返すことによって形成される。各層間の導通方法は工法や材料によって異なるが、例えばレーザー等によって絶縁層に孔をあけ、めっきを施して形成したビアによるものや、全層形成後にドリル等によってスルーホールを開け、その孔にめっきを施して形成したビアなどによる。 In addition, the laminated wiring board forms a wiring layer by patterning a metal made of copper foil on both sides or one side of the core layer by a subtractive method or a semi-additive method, and laminates an insulating material such as polyimide or glass epoxy resin. Then, an insulating layer is formed, and this process is repeated a plurality of times. The conduction method between the layers varies depending on the construction method and material, but for example, a hole is formed in the insulating layer with a laser or the like, and a via is formed by plating, or a through hole is drilled with a drill or the like after all the layers are formed. Depending on vias formed by plating.
上記積層配線基板のインピーダンス検査の実施方法として、テストパターンは外層だけでなくコア層を含む内層にも形成されており、これらテストパターンのインピーダンス検査を実施するためには、測定用端子を積層配線基板の最外層にビアを介して引き出さなければならない。そのため、積層配線基板のインピーダンスを検査するためには最外層までの全ての積層プロセスを終える必要があった。従って、全ての工程を終えてからでないと検査が不可能であったため、特定内層にインピーダンス異常で不良となる伝送線路が形成されていたとしても最外層検査時まで発見することができず、最終的に基板不良となり製品ロス、製品のコスト高、時間ロスに繋がるという問題を有している。 As a method for performing the impedance inspection of the above-mentioned multilayer wiring board, the test pattern is formed not only on the outer layer but also on the inner layer including the core layer. It must be pulled out via vias on the outermost layer of the substrate. Therefore, in order to inspect the impedance of the multilayer wiring board, it is necessary to finish all the lamination processes up to the outermost layer. Therefore, inspection is impossible only after all steps are completed, so even if a transmission line that is defective due to impedance abnormality is formed in a specific inner layer, it cannot be found until the outermost layer inspection, and the final In particular, there is a problem that the substrate becomes defective, leading to product loss, high product cost, and time loss.
この問題を回避するために、インピーダンス測定用テストパターンの測定用端子を積層配線基板の端面に形成し、プローブを端面接触させてテストパターンのインピーダンスを測定する方法が提案されている(例えば、特許文献1参照。)。 In order to avoid this problem, there has been proposed a method of measuring the impedance of a test pattern by forming a measurement terminal of a test pattern for impedance measurement on an end surface of a multilayer wiring board and bringing the probe into contact with the end surface (for example, a patent) Reference 1).
また、積層配線基板において測定保証すべき伝送線路は複数の層及び方向に存在し、テストクーポンもその種類に応じて複数本形成する必要があり、上記積層配線基板の端面にプローブを端面接触させてテストパターンのインピーダンスを測定する方法では、測定端子が基板周辺に複数点在し、プローブの位置合わせ等に時間を要し、タクト低下を招くという問題を有している。
また、位置合わせ動作、プローブの高さ制御、押し込み量制御に関しても様々な位置に測定用端子があるため、測定機構も複雑になるという問題を有している。
In addition, since there are measurement terminals at various positions in the alignment operation, the probe height control, and the push-in amount control, there is a problem that the measurement mechanism becomes complicated.
本発明は、上記問題点に鑑み考案されたもので、積層配線基板の作製途中で、積層配線基板の特性インピーダンスを容易に測定できる測定端点付積層配線基板及びその製造方法を提供することを目的とする。 The present invention has been devised in view of the above problems, and an object of the present invention is to provide a multilayer wiring board with a measuring end point and a method for manufacturing the same, in which the characteristic impedance of the multilayer wiring board can be easily measured during the production of the multilayer wiring board. And
本発明に於いて上記課題を達成するために、まず、請求項1においては、コア層の片面もしくは両面に絶縁層を介して複数の配線層とインピーダンス測定用テストパターンとグランド層とが形成されてなる積層配線基板であって、積層方向に対向するテストパターン同士は導通しており、積層方向に対向するグランド層同士は導通しており、インピーダンス測定用テストパターンとグランド層は導通しておらず、前記コア層の片方の面の端部にはインピーダンス測定用の測定用端点が設けてあり、前記コア層の前記測定用端点が設けられている領域には積層が行われず、前記測定用端点が配線層領域より突出しており、
前記積層配線基板の各絶縁層および各配線層が所定の順序で積層されることにより、各配線層の前記インピーダンス測定用テストパターンが、順次、ストリップライン構造となり、前記測定用端点からのインピーダンス測定が可能となることを特徴とする測定用端点付積層配線基板としたものである。
In order to achieve the above object in the present invention, first, in
By laminating each insulating layer and each wiring layer of the multilayer wiring board in a predetermined order, the impedance measurement test pattern of each wiring layer becomes a stripline structure in order, and impedance measurement from the measurement end point Thus, a laminated wiring board with end points for measurement is provided.
また、請求項2においては、前記測定用端点は、信号端子とグランド端子とで構成されており、前記信号端子はインピーダンス測定用テストパターンに、前記グランド端子はグランド層にそれぞれ電気的に接続されていることを特徴とする請求項1に記載の測定用端点付積層配線基板としたものである。
According to a second aspect of the present invention, the measurement end point includes a signal terminal and a ground terminal, the signal terminal is electrically connected to the impedance measurement test pattern, and the ground terminal is electrically connected to the ground layer. The laminated wiring board with end points for measurement according to
また、請求項3においては、前記コア層に対して片面積層の積層配線基板では、前記測定用端点が前記コア層の端部の2箇所に設けられていることを特徴とする請求項1または2に記載の測定用端点付積層配線基板としたものである。
Further, according to
また、請求項4においては、前記コア層に対して両面積層の積層配線基板では、前記測定用端点が前記コア層の端部の4箇所に設けられており、そのうち2箇所は、コア層に対して一方の面の積層配線のインピーダンス測定用であり、残りの2箇所はコア層に対して他方の面の積層配線のインピーダンス測定用であることを特徴とする請求項1または2に記載の測定用端点付積層配線基板としたものである。
According to a fourth aspect of the present invention, in the laminated wiring board laminated on both sides with respect to the core layer, the measurement end points are provided at four positions of the end portion of the core layer, two of which are provided on the core layer. 3. The method according to
さらにまた、請求項5においては、請求項1乃至4のいずれか一項に記載の積層配線基板の製造方法であって、前記インピーダンス測定用テストパターンがストリップライン構造になった時点で前記測定用端点にプローブを接触させてインピーダンスを測定し、そのインピーダンス値が許容範囲に入っていることを確認しながら積層配線基板を作製するようにしたことを特徴とする測定用端点付積層配線基板の製造方法としたものである。
Furthermore, in claim 5, there is provided the method for manufacturing a multilayer wiring board according to any one of
本発明の測定用端点付積層配線基板は、インピーダンス測定用の測定用端点がコア層の端部に形成され、且つ配線層領域より突出しているので、積層配線基板の製造途中でもインピーダンスの測定・確認作業ができるため、インピーダンス特性に優れた積層配線基板を作製できる。
また、本発明の測定用端点付積層配線基板の測定用端点の配置にすることにより、積層数に関係なくストリップライン構造で最外層を除く全層のインピーダンスが測定できる。
In the laminated wiring board with measurement endpoints of the present invention, the measurement endpoint for impedance measurement is formed at the end of the core layer and protrudes from the wiring layer region. Since the confirmation work can be performed, a laminated wiring board having excellent impedance characteristics can be manufactured.
In addition, by arranging the measurement end points of the laminated wiring board with measurement end points according to the present invention, the impedance of all layers except the outermost layer can be measured with a stripline structure regardless of the number of layers.
以下、本発明の実施の形態について説明する。
図1は、本発明の測定用端点付積層配線基板の一実施例を示す測定用端点付積層配線基板100の模式上面図である。図3は、本発明の測定用端点付積層配線基板の他の実施例を示す測定用端点付積層配線基板200の模式上面図である。
図2(a)は、図1の測定用端点付積層配線基板100をA−A’線で切断した模式構成断面図を、図2(b)は、図1の測定用端点付積層配線基板100をB−B’線で切断した模式構成断面図を、図2(c)は、図1の測定用端点付積層配線基板100をC−C’線で切断した模式構成断面図をそれぞれ示す。
測定用端点付積層配線基板100は、コア層11の片面に絶縁層と配線層を順次積層して作製した6層の積層配線基板のコア層11の端部に信号端子15とグランド端子16とからなる測定端点を2箇所(測定端点10a及び測定端点10b)設けたものである。
積層配線基板には配線層領域と同じ層にインピーダンス測定用テストパターン及びグランド層からなるテストクーポンが設けてあり、コア層11に形成されたインピーダンス測定用の測定用端点10a及び測定端点10bに電気的に接続されており、測定端点10a及び測定端点10bが形成されたコア層11が配線層領域より突出しているのが特徴である。
Embodiments of the present invention will be described below.
FIG. 1 is a schematic top view of a laminated
2A is a schematic cross-sectional view of the laminated
The laminated
The multilayer wiring board is provided with a test coupon including an impedance measurement test pattern and a ground layer in the same layer as the wiring layer region, and the impedance measurement
測定用端点10a及び測定端点10bの信号端子15は、インピーダンス測定用テストパターンに、グランド端子16はグランド層にそれぞれ接続されている。
The
上記したように、本発明の測定用端点付積層配線基板100は、測定用端点10a及び測定端点10bが積層配線基板よりも突出しているコア層11に形成されているため、積層配線基板の製造工程途中でも、従来から用いられている測定用プローブを測定用端点10a及び測定端点10bに容易に接触させて、インピーダンス測定を行うことができる。
As described above, the measurement-attached laminated
以下測定用端点付積層配線基板100のインピーダンス測定原理について説明する。
インピーダンスはTDR(Time Domain Reflectometry)法によって測定する。
このインピーダンス測定は、図11に示すように(ステップ)パルスジェネレータと、オシロスコープから構成され、(ステップ)パルスジェネレータから測定対象に入射するパルス電圧と、測定対象から反射してくる反射パルス電圧の比から反射係数ρを求め、演算式によって伝送線路のインピーダンスを求め、測定するものである。
Hereinafter, the principle of impedance measurement of the laminated
The impedance is measured by a TDR (Time Domain Reflectometry) method.
As shown in FIG. 11, this impedance measurement is made up of a (step) pulse generator and an oscilloscope, and (step) the ratio of the pulse voltage incident on the measurement object from the pulse generator and the reflected pulse voltage reflected from the measurement object. The reflection coefficient ρ is obtained from the above, and the impedance of the transmission line is obtained by an arithmetic expression and measured.
TDR測定器から測定対象に電圧を入射するには、一般に先端が針状の信号ピンとグランドピンからなる測定用プローブが用いられる。測定用プローブとTDR測定器の接続には高周波伝送特性の良好な同軸ケーブルが用いられ、それらの接続端子もまた高周波伝送特性の良好なものを使用する。測定用プローブ先端のピンはシングルエンド測定であれば通常2本〜3本で、伝送線路(測定対象)の信号線に接続(接触)させる信号ピンと、伝送線路(測定対象)のグランドパターンに接続(接触)させるグランドピンとから成る。 In order to inject a voltage from a TDR measurement device to a measurement object, a measurement probe having a needle-shaped signal pin and a ground pin is generally used. Coaxial cables with good high-frequency transmission characteristics are used for connection between the measurement probe and the TDR measuring device, and those connection terminals with good high-frequency transmission characteristics are also used. The number of pins at the tip of the measurement probe is usually two to three for single-ended measurement, and is connected to the signal pin to be connected (contacted) to the signal line of the transmission line (measurement target) and the ground pattern of the transmission line (measurement target) It consists of a ground pin to make contact.
測定用端点付積層配線基板100は、コア層11の端部に信号端子15及びグランド端子16からなる測定用端点10a及び測定端点10bが形成されており、測定用端点10a及び測定端点10bの中心にインピーダンス測定用テストパターンと電気的に接続された信号端子15が、信号端子15の両側にグランド層と電気的に接続されたグランド端子16が形成されている。
これは、測定プローブ先端のピンが信号ピン1本、グランドピン2本に対応したものであり、1本の信号ピンが信号端子15に、2本のグランドピンがグランド端子16に接触するようになっている。
信号端子15とグランド端子16の端子間距離は、使用するプローブ種類によって適宜設定される。
In the
This is because the pin at the tip of the measurement probe corresponds to one signal pin and two ground pins, so that one signal pin is in contact with the
The distance between the
測定用端点10a及び測定用端点10bの信号端子15とグランド端子16はコア層11の片面に形成されているが、測定プローブ先端のピン配置によっては、図12に示すように、コア層11の片面に信号ピン用の信号端子15を、もう一方の面にグランドピン用のグランド端子16を形成し、同図に示すような測定プローブ先端の信号ピンとグランドピンとによってコア層11を挟み込むようにして測定用端点10a及び測定端点10bの信号端子15及びグランド端子16に接触させることも可能である。
The
以下本発明の測定用端点付積層配線基板の製造方法について説明する。
積層配線基板は積層の方法とインピーダンス測定を実施する層によって異なる。例えば、片面積層で且つ全層(ただしコアの裏面は除く)のインピーダンス測定を実施する場合、コア2層から6層まで積層した場合を想定すると、図2(b)及び(c)に示すような層構成となる。全層のインピーダンス測定を実施する場合、本発明のテストパターンは基本的にストリップライン構造を有する為に、全層を一つの測定用端点で測定を行うことは不可能で、最低でも2系統の線路構造が必要で、この事例では、コア層11の端部の2箇所に測定用端点10a及び測定用端点10bを設けてある。
Hereinafter, the manufacturing method of the laminated wiring board with end points for measurement of the present invention will be described.
The laminated wiring board differs depending on the lamination method and the layer on which impedance measurement is performed. For example, when impedance measurement is performed on one layer and all layers (excluding the back surface of the core), assuming that the layers are laminated from the 2nd layer to the 6th layer, as shown in FIGS. 2 (b) and 2 (c) Layer structure. When impedance measurement is performed on all layers, the test pattern of the present invention basically has a stripline structure, so it is impossible to measure all layers at one measurement end point. A line structure is necessary, and in this case,
以下、図4〜図9の図面を用いて本発明の測定用端点付積層配線基板の製造方法について説明する。
まず、コア層11の端部に信号端子15及びグランド端子16からなる測定用端点10a及び測定用端点10bを、コア層11の一方の面にインピーダンス測定用テストパターン12、リード15a、グランド用ランド17、グランド層18及び配線層領域19を、他方の面にグランド層13、ビア14及び配線層領域(特に、図示せず)を、それぞれ形成し、両面配線基板20を作製する(図5(a)〜(d)参照)。
ここで、インピーダンス測定用テストパターン12は信号ランド12a及びリード15aを介して信号端子15に、グランド層13はビア14を介してグランド端子16に、それぞれ電気的に接続される。
また、測定用端点10a及び測定用端点10bの信号端子15とグランド端子16の配置は使用するプローブのピン配置によって適宜配置することができる。例えば、この事例に示したように、コア層11の一方の面に信号ピン用の信号端子15とグランドピン用のグランド端子16を配置したものか、コア層11の一方の面に信号ピン用の信号端子15を、他方の面にグランドピン用のグランド端子16を配置したいずれのものでもよい。
また、測定用端点10bに関しては、インピーダンス測定用テストパターンの形成層が1層ずれるだけで、測定用端点10aと基本的に同じ接続状態になるのでここでは詳細な説明は省略する。配線層領域についても詳細な説明は省略する。
Hereinafter, the manufacturing method of the laminated wiring board with a measuring end point according to the present invention will be described with reference to FIGS.
First, the
Here, the impedance
Further, the
Further, the
次に、ビルドアッププロセスにて絶縁層21、グランド層22、信号用ランド22a、ビア23、ビア24、インピーダンス測定用テストパターン27、グランド用ランド28及び配線層領域29を形成し、3層配線基板30を作製する(図6(a)〜(d)参照)。
ここで、グランド層22はビア24を介してグランド端子16に、信号用ランド22aはビア23を介して信号端子15に、それぞれ電気的に接続される。
Next, an insulating
Here, the
3層配線基板30にてストリップライン構造が初めて形成されるので、コア層11に形成されたインビーダンス測定用テストパターン12のインピーダンス測定が可能となり、TDR測定器を用いてコア層11の端部に形成された測定用端点10aにプローブを接触することによって図13(a)に示すようなインビーダンス波形が得られ、インビーダンスを測定することができる。
Since the stripline structure is formed for the first time on the three-
次に、ビルドアッププロセスにて絶縁層31、インビーダンス測定用テストパターン32、ビア33、グランド用ランド34、ビア35、グランド層38、信号用ランド38a
及び配線層領域39を形成し、4層配線基板40を作製する(図7(a)〜(d)参照)。
ここで、インピーダンス測定用テストパターン32はビア33を介して信号端子15に、グランド用ランド34はビア35を介してグランド端子16に、それぞれ電気的に接続される。
この4層配線基板40では、絶縁層21に形成したインビーダンス測定用テストパターン27のストリップライン構造が形成されるので、TDR測定器を用いて測定用端点10bにプローブを接触することによって、インビーダンス測定用テストパターン27のインピーダンスが測定できる。
Next, in the build-up process, the insulating
And the wiring layer area |
Here, the impedance
In this four-
次に、ビルドアッププロセスにて絶縁層41、グランド層42、信号用ランド42a、ビア43、ビア44、インピーダンス測定用テストパターン47、グランド用ランド48及び配線層領域49を形成し、5層配線基板50を作製する(図8(a)〜(d)参照)。
ここで、グランド層42はビア44を介して端子16に、信号用ランド42aはビア43を介して信号端子15に、それぞれ電気的に接続される。
この5層配線基板50では、TDR測定器を用いて測定用端点10aにプローブを接触させてインビーダンス測定を行うと、インビーダンス測定用テストパターン12と、インピーダンス測定用テストパターン32の2本のパターンのインピーダンスが並列で測定されることになり、測定結果としては図13(b)に示すようなインビーダンス波形がえられる。
Next, an insulating
Here, the
In this five-
この2本の並列のインビーダンス測定用テストパターンを電気回路の抵抗素子とみなし、インビーダンス測定用テストパターン12、インビーダンス測定用テストパターン32のそれぞれの抵抗値をZ1、Z2、2本のテストパターンを並列で測定した結果から得られるインビーダンス値をZallと置くことにする。すると、インピーダンス測定用テストパターン12のインピーダンスは測定済みであるので、Z1は既知となる。すなわち、抵抗素子を並列に接続したときの計算式から、1/Zall=1/Z1+1/Z2となるので、インピーダンス測定用テストパターン32の抵抗値(インピーダンス値)Z2は、
Z2=(Z1×Zall)/(Z1−Zall)で求めることができる。
The two parallel impedance measurement test patterns are regarded as resistance elements of the electric circuit, and the resistance values of the impedance
Z 2 = (Z 1 × Z all ) / (Z 1 −Z all ).
次に、ビルドアッププロセスにて絶縁層51、インピーダンス測定用テストパターン52、信号用ランド52a、ビア53、グランド用ランド54、ビア55、グランド層58、信号用ランド58a及び配線層領域59を形成し、片面6層の積層配線基板60を作製する(図9(a)〜(d)参照)。
ここで、インピーダンス測定用テストパターン52はビア53を介して信号端子15に、グランド用ランド54はビア55を介してグランド端子16に、それぞれ電気的に接続される。
しかしながら、測定用端点10aではインビーダンス測定用テストパターン52が表面に出てしまいストリップライン構造を形成できない。
Next, the insulating
Here, the impedance
However, the impedance
最後に、ソルダーレジスト61を形成して、本発明の測定端点付積層配線基板100を得る(図10(a)〜(d)参照)。
そして、インビーダンス測定を行う。さらに、上記の式よりインピーダンス測定用テストパターン52のインピーダンスを得ることができる。
Finally, the solder resist 61 is formed to obtain the
Then, an impedance measurement is performed. Furthermore, the impedance of the impedance
このように、片面積層の積層配線基板では、コア層11に測定端点10a及び測定端点10bからなる2箇所の測定用端点を設けることにより、積層配線基板の全層のインビーダンス測定が可能となる。
As described above, in the multilayer wiring board having a single area layer, by providing two measurement end points including the
以下、両面積層で積層配線基板を作製する工程でインビーダンス測定を実施する事例について説明する。
図3は、本発明の測定用端点付積層配線基板の他の実施例を示す測定用端点付積層配線基板200の模式上面図である。
図4(a)は、図3の測定用端点付積層配線基板200をA−A’線で切断した模式構成断面図を、図4(b)は、図3の測定用端点付積層配線基板200をB−B’線で切断した模式構成断面図を、図4(c)は、図3の測定用端点付積層配線基板200をC−C’線で切断した模式構成断面図を、それぞれ示す。
測定用端点付積層配線基板200は、端部に測定用端点を形成したコア層11の両面にインピーダンス測定用テストパターン、グランド層及び配線層領域を形成して作製した8層の測定用端点付積層配線基板である。
インピーダンス測定用テストパターン及びグランド層の基本層構成は上記片面積層の積層配線基板と変わらないが、大きく変わるのは測定用端点の数である。片面積層の積層配線基板では2箇所の測定用端点でほぼ全層のインビーダンス測定が可能であったが、両面積層の積層配線基板では全層のインビーダンス測定を行うために、4箇所の測定用端点を設けたものである。
Hereinafter, an example in which impedance measurement is performed in a process of manufacturing a multilayer wiring board by double-sided lamination will be described.
FIG. 3 is a schematic top view of a
4A is a schematic cross-sectional view of the
The
The basic layer configuration of the impedance measurement test pattern and the ground layer is the same as that of the single-layer laminated wiring board, but the number of measurement end points is greatly changed. In the single-layer multilayer wiring board, the impedance measurement of almost all layers was possible at two measurement end points, but in the double-layer laminated wiring board, the impedance measurement of all layers was performed at four locations. Are provided with measurement end points.
図3に示す8層の測定用端点付積層配線基板200に測定用端点10a、10b、10c、10dを設けた場合、例えば、測定用端点10a、10bを一方の面の4層積層配線基板の測定用端点として、測定用端点10c、10dを他方の片面の4層積層配線基板の測定用端点とすることにより、積層配線基板の製造工程中に4箇所の測定用端点10a、10b、10c、10dを用いて各層に設けられたインピーダンス測定用テストパターンのインピーダンスを順次測定することにより、8層の積層配線基板の全層のインビーダンス測定が可能となる。
When the
以下、両面積層の測定用端点付積層配線基板の製造方法について説明する。両面積層の積層配線基板の積層工程は基本的に片面積層と同じなので、製造工程図は省略する。 Hereinafter, a method for manufacturing a laminated wiring board with end points for measurement of double-sided lamination will be described. Since the lamination process of the double-sided laminated wiring board is basically the same as that of the single area layer, the manufacturing process diagram is omitted.
まず、コア層11の端部に信号端子15及びグランド端子16からなる測定用端点10a、測定用端点10b、測定用端点10c及び測定用端点10dを、コア層11の一方の面にインピーダンス測定用テストパターン12、信号用ランド12aを、他方の面にグランド層13を、それぞれ形成する(図4(b)〜(c)参照)。
ここで、インピーダンス測定用テストパターン12は信号用ランド12a及びリードを介して測定用端点10aの信号端子15に、グランド層13はリード(特に、図示せず)を介してグランド端子16に、それぞれ電気的に接続される。
First, the
Here, the impedance
次に、ビルドアッププロセスにて絶縁層21a及び21bを形成し、絶縁層21a上にグランド層22、信号用ランド22a、ビア23を、絶縁層21b上にインピーダンス測定用テストパターン24、信号用ランド24a、グラウンド用ランド25及びビア26を形成し、4層配線基板を作製する。
ここで、グランド層22はビア24を介してグランド端子16に、インピーダンス測定用テストパターン24は信号用ランド24a及びリード(特に、図示せず)を介して測定用端点10cの信号端子15に、それぞれ電気的に接続される。
ここで、4層配線基板のインピーダンス測定用テストパターン12ではストリップライン構造が形成されるので、TDR測定器を用いて測定端点10aにプローブを接触することによってインピーダンス測定用テストパターン12のインビーダンスを測定することができる。
Next, the insulating
Here, the
Here, since the stripline structure is formed in the impedance
次に、ビルドアッププロセスにて絶縁層31a及び31bを形成し、絶縁層31a上にインピーダンス測定用テストパターン32、信号用ランド32a、ビア35を、絶縁層3
1b上にグランド層36、ビア37を形成し、6層配線基板を作製する。
ここで、インピーダンス測定用テストパターン32はビア33を介して測定用端点10aの信号端子15に、グランド層36はビア37を介してグランド端子16に、それぞれ電気的に接続される。
ここで、6層配線基板のインピーダンス測定用テストパターン24ではストリップライン構造が形成されるので、TDR測定器を用いて測定端点10cにプローブを接触することによってインピーダンス測定用テストパターン24のインビーダンスを測定することができる。
Next, the insulating
A
Here, the impedance
Here, since the stripline structure is formed in the impedance
次に、ビルドアッププロセスにて両面に絶縁層41a及び41bを形成し、絶縁層41a上にグランド層42、信号用ランド42a、ビア43を、絶縁層41b上にインピーダンス測定用テストパターン44、信号用ランド44a、グラウンド用ランド45及びビア46を形成し、両面8層の積層配線基板を作製する。
ここで、グランド層42はビア44を介してグランド端子16に、インピーダンス測定用テストパターン44は信号用ランド44a及びビア46を介して測定用端点10cの信号端子15に、それぞれ電気的に接続される。
ここで、8層配線基板の測定用端点10aでは、インピーダンス測定用テストパターン12とインピーダンス測定用テストパターン32とのとの並列インピーダンスが測定され、インビーダンス測定用テストパターン12のインピーダンスは既知となっているので、上記の式よりインピーダンス測定用テストパターン32のインピーダンスを得ることができる。
しかしながら、測定用端点10cではインビーダンス測定用テストパターン44が表面に出てしまいストリップライン構造を形成できない。
Next, insulating
Here, the
Here, the parallel impedance of the impedance
However, at the
最後に、ソルダーレジスト62を形成して、本発明の測定端点付積層配線基板200を得る(図3及び図4(a)〜(c)参照)。
そして、インピーダンスを測定することにより、8層配線基板の全層のインピーダンスを測定することができる。
測定端点10b及び測定端点10dについては詳細な説明はしなかったが、測定用端点10a及び測定用端点10cと同様なインピーダンス測定ができる。
このように、両面積層の積層配線基板の場合測定端点10a、測定端点10b、測定端点10c及び測定端点10dにてストリップラインのインピーダンス測定を行うことにより、両面積層の積層配線基板の全層のインビーダンス測定が可能となる。
Finally, the solder resist 62 is formed to obtain the
And the impedance of all the layers of an 8-layer wiring board can be measured by measuring an impedance.
Although the
In this way, in the case of a double-sided laminated wiring board, the impedance of the strip line is measured at the
以下測定端点付積層配線基板の具体的実施例について説明する。
まず、両面に銅箔が積層された絶縁層をコア層11とし、コア層11の一方の面の端部に信号端子15及びグランド端子16からなる測定用端点10a及び測定用端点10bを、コア層11の一方の面にインピーダンス測定用テストパターン12、リード15a、グラウンド用ランド17、グランド層18及び配線層領域19を、他方の面にグランド層13及びビア14を、それぞれ形成し、両面配線板20を作製した(図5(a)〜(d)参照)。
ここで形成するインピーダンス測定用テストパターンのインピーダンス値の設計値を75Ωとした。
Hereinafter, specific examples of the laminated wiring board with measurement end points will be described.
First, an insulating layer in which copper foils are laminated on both surfaces is used as a
The design value of the impedance value of the impedance measurement test pattern formed here is 75Ω.
次に、ビルドアッププロセスにて絶縁層21、グランド層22、信号用ランド22a、ビア23、ビア24、インピーダンス測定用テストパターン27、グランド用ランド28及び配線層領域29を形成し、3層配線基板30を作製した(図6(a)〜(d)参照)。
ここで、グランド層22はビア24を介してグランド端子16に、信号用ランド22aは
ビア23を介して信号端子15に、それぞれ電気的に接続された。
さらに、3層配線基板30のコア層11に形成されたインビーダンス測定用テストパターン12のストリップラインのインピーダンス測定が可能となり、TDR測定器を用いてコア層11の端部に形成された測定用端点10aにプローブを接触してインピーダンスを測定した結果図14(a)に示すインピーダンス波形が得られた。
このインピーダンス波形測定結果より、コア層表面に形成されたインビーダンス測定用テストパターン12のインピーダンス値は77.1Ωであることが分かる。設計値75Ωに対して許容範囲を±10%と定めた場合、インピーダンス許容値は67.5〜82.5Ωとなり、許容範囲に収まっているのでこの時点では良品(適合品)として更に積層を行った。
Next, an insulating
Here, the
Furthermore, it becomes possible to measure the impedance of the strip line of the
From this impedance waveform measurement result, it can be seen that the impedance value of the impedance
次に、ビルドアッププロセスにて絶縁層31、インビーダンス測定用テストパターン32、ビア33、グランド用ランド34、ビア35、グランド層38、信号用ランド38a及び配線層領域39を形成し、4層配線基板40を作製した(図7(a)〜(d)参照)。
ここで、インピーダンス測定用テストパターン32はビア33を介して信号端子15に、グランド用ランド34はビア35にてグランド端子16に、それぞれ電気的に接続された。
Next, an insulating
Here, the impedance
次に、ビルドアッププロセスにて絶縁層41、グランド層42、信号用ランド42a、ビア43、ビア44、インピーダンス測定用テストパターン47、グランド用ランド48及び配線層領域49を形成し、5層配線基板50を作製した(図8(a)〜(d)参照)。
ここで、グランド層42はビア44を介してグランド端子16に、信号用ランド42aはビア43にて信号端子15に、それぞれ電気的に接続された。
この5層配線基板50の測定用端点10aから見た場合、インビーダンス測定用テストパターン12と、インピーダンス測定用テストパターン32との並列のストリップライン構造が形成されることになり、TDR測定器を用いて測定用端点10aにプローブを接触してインピーダンスを測定した結果、図14(b)に示すインピーダンス波形が得られた。このインピーダンス波形測定結果は、インビーダンス測定用テストパターン12と、インピーダンス測定用テストパターン32との合成インピーダンス波形となっており、合成インピーダンス値は39Ωとなる。
合成インピーダンス値をZall、インビーダンス測定用テストパターン12のインピーダンス値をZ1、インピーダンス測定用テストパターン32のインピーダンス値をZ2としたとき、1/Zall=1/Z1+1/Z2となるので、インビーダンス測定用テストパターン12のインピーダンス値は77.1Ωと分かっているので、Z2=(77.1×39)/(77.1−39)より、演算で求めることができ、インピーダンス測定用テストパターン32のインピーダンス値Z2は、78.9Ωとなり、設計値75Ωに対して許容範囲を±10%と定めた場合、インピーダンス許容値は67.5〜82.5Ωとなり、許容範囲に収まっているので、許容範囲に収まっているのでこの時点では良品(適合品)として更に積層を行った。
Next, an insulating
Here, the
When viewed from the
When the combined impedance value is Z all , the impedance value of the impedance
次に、ビルドアッププロセスにて絶縁層51、インピーダンス測定用テストパターン52、信号用ランド52a、ビア53、グランド用ランド54、ビア55、グランド層58、信号用ランド58a及び配線層領域59を形成し、6層配線基板60を作製した(図9(a)〜(d)参照)。
ここで、インピーダンス測定用テストパターン52はビア53を介して信号端子15に、グランド用ランド54はビア55を介してグランド端子16に、それぞれ電気的に接続された。
6層配線基板60ではインビーダンス測定用テストパターン52が表面に出てしまい測定
用端点10aにてストリップライン構造を形成できない。
Next, the insulating
Here, the impedance
In the six-
最後に、ソルダーレジスト61を形成し、本発明の測定端点付積層配線基板100を得た(図10(a)〜(d)参照)。
そして、インビーダンス測定を行うと、並列インピーダンスが測定され、上記の式よりインピーダンス測定用テストパターン52のインピーダンスを得ることができた。
Finally, a solder resist 61 was formed to obtain a
When impedance measurement was performed, the parallel impedance was measured, and the impedance of the impedance
10a、10b、10c、10d……測定端点
11……コア層
12、24、27、32、44、47、52……インピーダンス測定用テストパターン
12a、17、22a、27a、32a、36a、38a、42a、44a、47a、52a、58a……信号用ランド
13、18、22、36、38、42、58……グランド層
14、23、24、33、35、37、43、44、46、53、55……ビア
15……信号端子
15a……リード
19、29、39、49、59……配線層領域
20……両面配線基板
21、21a、21b、31、31a、31b、41、41a、41b、51……絶縁層25、28、34、45、54……グランド用ランド
30……3層配線基板
40……4層配線基板
50……5層配線基板
61、62……ソルダーレジスト
100、200……測定端点付積層配線基板
10a, 10b, 10c, 10d ...
Claims (5)
前記積層配線基板の各絶縁層および各配線層が所定の順序で積層されることにより、各配線層の前記インピーダンス測定用テストパターンが、順次、ストリップライン構造となり、前記測定用端点からのインピーダンス測定が可能となることを特徴とする測定用端点付積層配線基板。 A multilayer wiring board in which a plurality of wiring layers, an impedance measurement test pattern, and a ground layer are formed on one side or both sides of a core layer via an insulating layer, and the test patterns facing each other in the laminating direction are electrically connected to each other. In addition, the ground layers facing each other in the stacking direction are electrically connected, the impedance measurement test pattern and the ground layer are not electrically connected, and an end point for impedance measurement is provided at one end of the core layer. In the region where the measurement end point of the core layer is not stacked, the measurement end point protrudes from the wiring layer region ,
By laminating each insulating layer and each wiring layer of the multilayer wiring board in a predetermined order, the impedance measurement test pattern of each wiring layer becomes a stripline structure in order, and impedance measurement from the measurement end point A laminated wiring board with end points for measurement, characterized in that
5. The method of manufacturing a multilayer wiring board according to claim 1, wherein a probe is brought into contact with the measurement end point when the impedance measurement test pattern has a stripline structure. A method for manufacturing a laminated wiring board with a measuring end point, characterized in that a laminated wiring board is manufactured while measuring and confirming that the impedance value is within an allowable range.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335550A JP4830287B2 (en) | 2004-11-19 | 2004-11-19 | Multilayer wiring board with end points for measurement and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335550A JP4830287B2 (en) | 2004-11-19 | 2004-11-19 | Multilayer wiring board with end points for measurement and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147823A JP2006147823A (en) | 2006-06-08 |
JP4830287B2 true JP4830287B2 (en) | 2011-12-07 |
Family
ID=36627164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004335550A Expired - Fee Related JP4830287B2 (en) | 2004-11-19 | 2004-11-19 | Multilayer wiring board with end points for measurement and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4830287B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5603535B2 (en) * | 2007-11-29 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | Signal transmission circuit, characteristic adjustment method thereof, memory module, and circuit board manufacturing method |
KR102582403B1 (en) * | 2021-06-21 | 2023-09-25 | 성균관대학교산학협력단 | High frequency Pulse Measurement System |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5623893Y2 (en) * | 1974-11-28 | 1981-06-04 | ||
US5001604A (en) * | 1989-10-26 | 1991-03-19 | Lusby W Randolph | Embedded testing circuit and method for fabricating same |
JP3955376B2 (en) * | 1997-05-13 | 2007-08-08 | セイコーエプソン株式会社 | Liquid crystal display panel and liquid crystal display panel inspection method |
JP4034888B2 (en) * | 1998-10-30 | 2008-01-16 | イビデン株式会社 | Test coupon on printed wiring board |
JP2001007480A (en) * | 1999-06-22 | 2001-01-12 | Matsushita Electric Works Ltd | Method for managing multilayer printed circuit board |
JP3414379B2 (en) * | 1999-12-22 | 2003-06-09 | 松下電工株式会社 | Metal foil-clad laminate containing inner layer circuit, printed wiring board, and method of manufacturing the same |
JP2001251061A (en) * | 2000-03-02 | 2001-09-14 | Sony Corp | Multilayer printed wiring board |
JP2002196026A (en) * | 2000-12-27 | 2002-07-10 | Kyocera Corp | Method for measuring high frequency characteristics |
US20040108862A1 (en) * | 2001-02-19 | 2004-06-10 | Kenji Azuma | Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board |
JP2003142623A (en) * | 2001-10-31 | 2003-05-16 | Hitachi Ltd | Wiring board, manufacturing method therefor, semiconductor device and base substrate for forming the same |
-
2004
- 2004-11-19 JP JP2004335550A patent/JP4830287B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006147823A (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8151455B2 (en) | Printed circuit board and method of manufacturing the same | |
JP5556273B2 (en) | Wiring board | |
US20060096779A1 (en) | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board | |
JP2011003888A (en) | Multilayer printed circuit board and perforating method for the same | |
KR20090119704A (en) | Wiring board, method of manufacturing the same, and semiconductor package | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
US20080296051A1 (en) | Printed circuit board | |
JP4830287B2 (en) | Multilayer wiring board with end points for measurement and method for manufacturing the same | |
JP7049975B2 (en) | Wiring board and wiring board inspection method | |
JP2008060208A (en) | Multilayer printed circuit board, and probe card using the same | |
TWM622367U (en) | Electronic component carrier | |
JP4838034B2 (en) | Printed wiring board and manufacturing method thereof | |
TWI785621B (en) | Electronic component carrier board and wiring method thereof | |
JP3206635B2 (en) | Multilayer printed wiring board | |
JP7443598B2 (en) | How to adjust the characteristic impedance of the inspection jig | |
JP2017135128A (en) | Test coupon for wiring substrate evaluation | |
WO2023210526A1 (en) | Wiring board and mounting structure | |
KR100570870B1 (en) | Printed circuit board wherein a deviation between layers can examined | |
CN220173481U (en) | Multilayer circuit board and electronic equipment | |
JP2023155883A (en) | Inspection jig | |
JPH05335749A (en) | Printed wiring board and inspection method therefor | |
CN113068306A (en) | PCB and PCB mounting method | |
TW493074B (en) | Electronic mechanism for testing the degree of alignment for micro via | |
JPS60195986A (en) | Multilayer printed circuit board | |
KR20070076950A (en) | Multi-layered printed circuit board and the manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |