JP2002016068A5 - - Google Patents

Download PDF

Info

Publication number
JP2002016068A5
JP2002016068A5 JP2000195007A JP2000195007A JP2002016068A5 JP 2002016068 A5 JP2002016068 A5 JP 2002016068A5 JP 2000195007 A JP2000195007 A JP 2000195007A JP 2000195007 A JP2000195007 A JP 2000195007A JP 2002016068 A5 JP2002016068 A5 JP 2002016068A5
Authority
JP
Japan
Prior art keywords
film
element belonging
group
aluminum
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000195007A
Other languages
Japanese (ja)
Other versions
JP4099933B2 (en
JP2002016068A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2000195007A priority Critical patent/JP4099933B2/en
Priority claimed from JP2000195007A external-priority patent/JP4099933B2/en
Publication of JP2002016068A publication Critical patent/JP2002016068A/en
Publication of JP2002016068A5 publication Critical patent/JP2002016068A5/ja
Application granted granted Critical
Publication of JP4099933B2 publication Critical patent/JP4099933B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (19)

アルミニウムを主成分とする第1膜を形成する第1工程と、
該第1膜上にIVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て部分的に相互に連結されているか或いは点在する多数の島状部分からなる不完全な第2膜を形成する第2工程と、
前記第2膜上からのアルミニウム用のエッチングにより前記第2膜及び前記第1膜を一括してパターニングする第3工程と
を含むことを特徴とする配線の製造方法。
A first step of forming a first film containing aluminum as a main component;
The first film includes an element belonging to the group IVA, VA, or VIA and is thinner than the first film, and is partially interconnected in plan view on the first film. A second step of forming an incomplete second film composed of a large number of islands that are present or interspersed;
A third step of collectively patterning said second film and said first film by etching for aluminum from above said second film.
アルミニウムを主成分とする第1膜を形成する第1工程と、
該第1膜上にIVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て前記第1膜を覆う完全な第2膜を形成する第2工程と、
前記第2膜上からのアルミニウム用のエッチングにより前記第2膜及び前記第1膜を一括してパターニングする第3工程と
を含むことを特徴とする配線の製造方法。
A first step of forming a first film containing aluminum as a main component;
The first film includes an element belonging to the group IVA, VA, or VIA on the first film, is thinner than the first film, and completely covers the first film when viewed in plan on the first film. A second step of forming a simple second film;
A third step of collectively patterning said second film and said first film by etching for aluminum from above said second film.
前記第1工程及び前記第2工程では、真空状態を維持しつつターゲットを交換しての連続スパッタリングにより前記第1膜及び前記第2膜を連続的に形成することを特徴とする請求項1又は2に記載の配線の製造方法。2. The method according to claim 1, wherein in the first step and the second step, the first film and the second film are continuously formed by continuous sputtering while exchanging a target while maintaining a vacuum state. 3. 3. The method for manufacturing a wiring according to item 2. 前記第2膜は、20nm以下の膜厚を有することを特徴とする請求項1から3のいずれか一項に記載の配線の製造方法。4. The method according to claim 1, wherein the second film has a thickness of 20 nm or less. 5. 前記第1膜は、Al単体、AlとCu、Ti又はNbとの合金並びに該Al単体又は該合金のシリサイドのうちいずれか一つからなることを特徴とする請求項1から4のいずれか一項に記載の配線の製造方法。5. The method according to claim 1, wherein the first film is made of one of Al alone, an alloy of Al and Cu, Ti or Nb, and a silicide of the Al alone or the alloy. 13. The method for manufacturing a wiring according to the item. 前記第2膜は、前記IVA族に属する元素としてTi、Zr又はHf、前記VA族に属する元素としてV、Nb又はTa、若しくは前記VIA族に属する元素としてCr、Mo又はWを主成分とすることを特徴とする請求項1から5のいずれか一項に記載の配線の製造方法。The second film is mainly composed of Ti, Zr or Hf as an element belonging to the IVA group, V, Nb or Ta as an element belonging to the VA group, or Cr, Mo or W as an element belonging to the VIA group. The method of manufacturing a wiring according to claim 1, wherein: 前記第1膜を、TFT基板上、半導体基板上又はマイクロマシン用基板上に形成することを特徴とする請求項1から6のいずれか一項に記載の配線の製造方法。The method according to any one of claims 1 to 6, wherein the first film is formed on a TFT substrate, a semiconductor substrate, or a micromachine substrate. アルミニウムを主成分とする第1膜と、
該第1膜上に配置されており、IVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て部分的に相互に連結されているか或いは点在する多数の島状部分からなる不完全な第2膜と
を備えたことを特徴とする配線。
A first film mainly composed of aluminum;
The first film is disposed on the first film, contains an element belonging to the group IVA, VA, or VIA, is thinner than the first film, and is partially planar when viewed on the first film. And an incomplete second film composed of a number of island-shaped portions interconnected or interspersed with each other.
アルミニウムを主成分とする第1膜と、
該第1膜上に配置されており、IVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て前記第1膜を覆う完全な第2膜と
を備えたことを特徴とする配線。
A first film mainly composed of aluminum;
The first film is disposed on the first film, includes an element belonging to the group IVA, VA, or VIA, has a smaller thickness than the first film, and has a thickness in plan view on the first film. A complete second film covering the first film.
前記第1膜と前記第2膜との間には、酸化膜が形成されていないことを特徴とする請求項8又は9に記載の配線。10. The wiring according to claim 8, wherein an oxide film is not formed between the first film and the second film. 前記第2膜は、20nm以下の膜厚を有することを特徴とする請求項8から10のいずれか一項に記載の配線の製造方法。The method according to claim 8, wherein the second film has a thickness of 20 nm or less. 12. 前記第1膜は、Al単体、AlとCu、Ti又はNbとの合金並びに該Al単体又は該合金のシリサイドのうちいずれか一つからなることを特徴とする請求項8から11のいずれか一項に記載の配線。12. The method according to claim 8, wherein the first film is made of one of Al alone, an alloy of Al and Cu, Ti or Nb, and a silicide of the Al alone or the alloy. Wiring described in section. 前記第2膜は、前記IVA族に属する元素としてTi、Zr又はHf、前記VA族に属する元素としてV、Nb又はTa、若しくは前記VIA族に属する元素としてCr、Mo又はWを主成分とすることを特徴とする請求項8から12のいずれか一項に記載の配線。The second film is mainly composed of Ti, Zr or Hf as an element belonging to the IVA group, V, Nb or Ta as an element belonging to the VA group, or Cr, Mo or W as an element belonging to the VIA group. The wiring according to claim 8, wherein: 前記第2膜上に絶縁膜が形成されていることを特徴とする請求項8から13のいずれか一項に記載の配線。14. The wiring according to claim 8, wherein an insulating film is formed on the second film. 当該配線のコンタクト部分が、前記第2膜からなることを特徴とする請求項8から14のいずれか一項に記載の配線。15. The wiring according to claim 8, wherein a contact portion of the wiring is made of the second film. 前記第1膜は、TFT基板上、半導体基板上又はマイクロマシン用基板上に形成されていることを特徴とする請求項8から15のいずれか一項に記載の配線。The wiring according to any one of claims 8 to 15, wherein the first film is formed on a TFT substrate, a semiconductor substrate, or a micromachine substrate. 請求項8から16のいずれか一項に記載の配線を信号線として備えたことを特徴とする電気光学装置。An electro-optical device comprising the wiring according to any one of claims 8 to 16 as a signal line. アルミニウムを主成分とする第1膜を形成する第1工程と、
該第1膜上にIVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て部分的に相互に連結されているか或いは点在する多数の島状部分からなる第2膜を形成する第2工程と、
前記第2膜上からのアルミニウム用のエッチングにより前記第2膜及び前記第1膜を一括してパターニングする第3工程と
を含むことを特徴とする配線の製造方法。
A first step of forming a first film containing aluminum as a main component;
The first film includes an element belonging to the group IVA, VA, or VIA and is thinner than the first film, and is partially interconnected in plan view on the first film. A second step of forming a second film made up of a number of island-shaped portions that are
A third step of collectively patterning said second film and said first film by etching for aluminum from above said second film.
アルミニウムを主成分とする第1膜を形成する第1工程と、
該第1膜上にIVA族、VA族又はVIA族に属する元素を含むと共に前記第1膜に比べて膜厚が薄く且つ前記第1膜上で平面的に見て部分的に相互に連結されているか或いは点在する多数の島状部分からなる第2膜を形成する第2工程と、
前記第2膜上からのアルミニウム用のエッチングにより前記第2膜及び前記第1膜を一括してパターニングする第3工程と
を含むことを特徴とする配線。
A first step of forming a first film containing aluminum as a main component;
The first film includes an element belonging to the group IVA, VA, or VIA and is thinner than the first film, and is partially interconnected in plan view on the first film. A second step of forming a second film made up of a number of island-shaped portions that are
A third step of collectively patterning the second film and the first film by etching for aluminum from above the second film.
JP2000195007A 2000-06-28 2000-06-28 Wiring manufacturing method, wiring, and electro-optical device Expired - Fee Related JP4099933B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000195007A JP4099933B2 (en) 2000-06-28 2000-06-28 Wiring manufacturing method, wiring, and electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000195007A JP4099933B2 (en) 2000-06-28 2000-06-28 Wiring manufacturing method, wiring, and electro-optical device

Publications (3)

Publication Number Publication Date
JP2002016068A JP2002016068A (en) 2002-01-18
JP2002016068A5 true JP2002016068A5 (en) 2004-12-16
JP4099933B2 JP4099933B2 (en) 2008-06-11

Family

ID=18693750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000195007A Expired - Fee Related JP4099933B2 (en) 2000-06-28 2000-06-28 Wiring manufacturing method, wiring, and electro-optical device

Country Status (1)

Country Link
JP (1) JP4099933B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4781066B2 (en) * 2004-09-30 2011-09-28 株式会社半導体エネルギー研究所 Method for manufacturing display device
JP4754798B2 (en) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 Method for manufacturing display device

Similar Documents

Publication Publication Date Title
JP2005197289A5 (en)
WO2005077012A3 (en) Cmut devices and fabrication methods
JP2020509608A5 (en)
JPS6319876A (en) Thin film transistor device
JP2002016068A5 (en)
JP2008513999A5 (en)
JP2009117620A (en) Image reading device and method of manufacturing same
JP2002133614A5 (en)
JP5200366B2 (en) Thin film transistor panel and manufacturing method thereof
JP2002033282A5 (en)
JPH0755523A (en) Flow rate sensor
KR100552283B1 (en) Thin film transistor substrate using molybdenum and molybdenum alloys and its manufacturing method
JPH022523A (en) Forming method for picture element electrode and thin film transistor
JPS6260240A (en) Multilayer interconnection
JP2003152188A (en) Thin film transistor panel
KR20070044316A (en) Thin film transistor substrate and method for fabricating the same
JP2757538B2 (en) Method for manufacturing thin film transistor
JP2706044B2 (en) Semiconductor device
JP2535539B2 (en) Josephson circuit manufacturing method
CN116722016A (en) Array substrate manufacturing method capable of avoiding metal overetching caused by deep and shallow holes
JPH07105486B2 (en) Electrode wiring material
CN116722015A (en) Manufacturing method of array substrate capable of avoiding metal overetching through electrode bridging
JP2004296977A (en) Method of manufacturing semiconductor device
CN116722014A (en) Manufacturing method of array substrate capable of avoiding metal overetching
JPH04324833A (en) Manufacture of liquid crystal display device